JP7417079B2 - クランプ回路 - Google Patents

クランプ回路 Download PDF

Info

Publication number
JP7417079B2
JP7417079B2 JP2020034657A JP2020034657A JP7417079B2 JP 7417079 B2 JP7417079 B2 JP 7417079B2 JP 2020034657 A JP2020034657 A JP 2020034657A JP 2020034657 A JP2020034657 A JP 2020034657A JP 7417079 B2 JP7417079 B2 JP 7417079B2
Authority
JP
Japan
Prior art keywords
mode
sub
switching element
clamp circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020034657A
Other languages
English (en)
Other versions
JP2021141631A (ja
Inventor
実 麻植
知宏 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2020034657A priority Critical patent/JP7417079B2/ja
Publication of JP2021141631A publication Critical patent/JP2021141631A/ja
Application granted granted Critical
Publication of JP7417079B2 publication Critical patent/JP7417079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明はクランプ回路に関するものである。
DC-DCコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、クランプ回路が設けられている。
従来のクランプ回路として、例えば図5に示すように、第1の抵抗素子と、第2の抵抗素子及びコンデンサが並列に接続された並列回路部と、副スイッチング素子と、が互いに直列に接続された直列回路部を、主回路に設けられた主スイッチング素子に複数並列に設けたものが知られている。このクランプ回路は、主スイッチング素子の両端電圧が上昇して所定値以上になると、いずれか一方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該一方の副スイッチング素子をオフにする。その後、主スイッチング素子の両端電圧が上昇して再び所定値以上になると、他方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該他方の副スイッチング素子をオフにする。
特開2020-10532号公報
しかしながら上記した従来のクランプ回路は、大電流が流れ込んだ際に吸収する電流量が一定であるため、副スイッチング素子の許容電圧を超えないようにすると、その動作領域が狭くなってしまうという問題がある。
本発明は、このような問題に鑑みてなされたものであり、クランプ回路の動作領域を拡大することを主たる課題とするものである。
すなわち本発明に係るクランプ回路は、電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのクランプ回路であって、抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続されており、前記複数の副スイッチング素子がオンである第1モードで動作した後、前記第1モードより少ない数の前記副スイッチング素子がオンである第2モードで動作するように構成されている。
このような構成であれば、主スイッチング素子に大電流が流れ込んだ際に、サージ電圧の吸収初期におけるクランプ回路の等価抵抗を小さくし、その後この等価抵抗を段階的に大きくすることにより、クランプ回路の動作領域を拡大することができる。すなわち大電流が流れ込んだ際に、まず等価抵抗が小さい第1モードを取ることにより、印加される電圧が副スイッチング素子の許容電圧を超えないようにしながらサージ電流を吸収する。そしてその後、第1モードよりも等価抵抗が大きい第2モードに切り替えることで、第1モードにおいて電流増加を抑制した電流を、例えば動的制御による限流が可能な範囲まで限流することができる。
前記クランプ回路は、前記主スイッチング素子に流れ込む電流が所定の閾値を超えた場合に、前記第1モードで動作するように構成されていることが好ましい。
前記クランプ回路は、前記複数の直列回路部がそれぞれ備える前記抵抗素子が、抵抗値が互いに異なるものであることが好ましい。
このようにすれば、各抵抗素子の抵抗値を同じにする場合に比べて、クランプ回路全体の等価抵抗の段階をより多く設定することができる。これにより、流れ込む電流量に合わせて、より最適な等価抵抗値を選択することができる。
前記クランプ回路は、前記第2モードにおいて、前記クランプ回路の等価抵抗が段階的に大きくなるように、前記複数の副スイッチング素子の各々のオン・オフを切り替えるように構成されていることが好ましい。
このようにすれば、第2モードにおけるクランプ回路の起動時の電流を最大のものとして、段階的に電流を減じることができる。これにより、クランプ回路の動作の高速化と動作の安定を両立できる。
前記クランプ回路は、前記第2モードで動作した後、少なくとも1つの前記副スイッチング素子のオン・オフが所定のデューティ比で切り替わる第3モードで動作するように構成されていることが好ましい。
このようにすれば、第2モードにおいて電流を十分に限流した後、副スイッチング素子をチョッパ動作させることにより、サージ電圧を動的に吸収することができる。
前記クランプ回路は、前記副スイッチング素子が半導体スイッチであることが好ましい。
このようなものであれば、機械式スイッチである場合に比べて、副スイッチング素子のスイッチング速度を高速にできるので、第1モードと第2モードとを高速で切り替えることができる。
このように構成した本発明によれば、クランプ回路の動作領域を拡大することができる。
本実施形態のクランプ回路の構成を示す模式図である。 同実施形態のクランプ回路のサージ電圧吸収動作を説明するタイミングチャートである。 同実施形態のクランプ回路の制御装置の回路ブロック図である。 他の実施形態のクランプ回路のサージ電圧吸収動作を説明するタイミングチャートである。 従来のクランプ回路の構成を示す模式図である。
以下に本発明に係るクランプ回路の一実施形態について、図面を参照して説明する。
本実施形態のクランプ回路100は、図1に示すように、図示しない電力変換回路等の主回路に設けられた主スイッチング素子200に並列接続されて、例えば主スイッチング素子200のターンオフ時等に生じるサージ電圧から主スイッチング素子200や周辺の回路素子を保護するためのものである。なお図示しない主回路には、コイル及び抵抗素子11が直列接続されており、主スイッチング素子200のターンオフ前には、主回路のコイル及び抵抗素子11にはそれぞれ電流が流れている。
具体的にこのクランプ回路100は、主スイッチング素子200に並列接続され、抵抗素子11と副スイッチング素子12とが互いに直列接続された直列回路部1を備えている。抵抗素子11は、サージ電流のエネルギーを消費するためのものである。副スイッチング素子12は、抵抗素子11に流れる電流のオン・オフを切り替えるものである。本実施形態の副スイッチング素子12は、例えばMOSFET等の半導体スイッチである。
クランプ回路100は、このような直列回路部1を複数備えており、各直列回路部1が備える抵抗素子11は、互いに抵抗値が異なるように設定されている。ここでは、クランプ回路100は、第1直列回路部1Aと第2直列回路部1Bを備えており、第1直列回路部1Aが備える第1抵抗素子11Aの抵抗値Rが、第2直列回路部1Bが備える第2抵抗素子11Bの抵抗値Rよりも小さくなるように設定されている。
クランプ回路100はまた、各副スイッチング素子12A、12Bのオン・オフを制御するための制御装置(図示しない)を備えている。制御装置は、主スイッチング素子200に流れ込む電流の電流値iを検出するとともに、この検出した電流値iに基づいて各副スイッチング素子12A、12Bに制御信号を送信し、これらのオン・オフを切り替えるように構成されている。
しかして本実施形態のクランプ回路100は、図2に示すように、制御装置が各副スイッチング素子12A、12Bのオン・オフを切り替えることにより、複数のスイッチング素子12がオンである第1モードと、第1モードよりも少ない数の副スイッチング素子12がオンである第2モードとを取り得るように構成されている。そしてこのクランプ回路100は、例えば主スイッチング素子200のターンオフ時にサージ電圧が生じた場合に、クランプ回路100の等価抵抗が段階的に大きくなるようにすべく、まず第1モードで動作し、その後第2モードに切り替わるように構成されている。
第1モードでは、複数の直列回路部1A、1Bがそれぞれ備える副スイッチング素子12A、12Bのうち、一部(少なくとも2つ)又は全部がオンになるようにしている。本実施形態の第1モードでは、複数の直列回路部1A、1Bが備える各副スイッチング素子12A、12Bの全てがオンになるようにしており、具体的には、第1副スイッチング素子12Aと第2副スイッチング素子12Bの両方がオンになるようにしている。
第2モードでは、複数の直列回路部1A、1Bがそれぞれ備える副スイッチング素子12A、12Bのうち一部がオンになるようにし、クランプ回路100の等価抵抗が第1モードにおける等価抵抗よりも大きくなるようにしている。本実施形態の第2モードでは、複数の副スイッチング素子12A、12Bのうち、抵抗値が最も大きい抵抗素子11に直列接続されている1つの副スイッチング素子12をオンにするようにしている。具体的には、第2副スイッチング素子12Bがオンになり、第1副スイッチング素子12Aがオフになるようにしている。
さらに本実施形態のクランプ回路100は、図2に示すように、少なくとも1つの副スイッチング素子12のオン・オフが所定のデューティ比で切り替わる(すなわちチョッパ動作させる)第3モードを更に取り得るように構成されており、第2モードで動作した後に第3モードで動作するように構成されている。
この第3モードでは、クランプ回路100の等価抵抗が第2モードにおける等価抵抗よりも大きくなるように、チョッパ動作させる副スイッチング素子12のデューティ比が設定されている。このデューティ比は、一定でもよいし、時間が経つにつれて小さくなるようにしてもよい。本実施形態の第3モードでは、複数の副スイッチング素子12A、12Bのうち、抵抗値が最も小さい抵抗素子11に直列接続されている1つの副スイッチング素子12(具体的には第1副スイッチング素子12A)をチョッパ動作させるようにしている。
このような第1モード、第2モード及び第3モードをクランプ回路100が取り得るように、制御装置は、主回路を流れる電流と予め設定された閾値とを比較し、その比較結果に基づいて、各副スイッチング素子12A、12Bのオン・オフを制御するように構成されている。
具体的にこの制御装置は、図2に示すように、主回路を流れる電流の電流値iが上昇して所定の第1閾値iを超えると、第1副スイッチング素子12A及び第2副スイッチング素子12Bをオンにし、クランプ回路100を第1モードにするように構成されている。この第1閾値iは、クランプ対象(主スイッチング素子200)の周波数応答、クランプ回路100の周波数応答、クランプ対象(主スイッチング素子200)の絶縁耐圧及びクランプ回路100の絶縁耐圧に基づき設定されるものであり、クランプ動作中にクランプ対象(主スイッチング素子200)に印加される電圧が絶縁耐圧を超えない値となるように設定されている。
第1モードにおいて制御装置は、主回路を流れる電流の電流値iがさらに上昇して、第1閾値iより大きい所定の第2閾値iに達すると、第1副スイッチング素子12Aをオフにし、クランプ回路100を第2モードにするように構成されている。この第2閾値iは、クランプ対象(主スイッチング素子200)の絶縁耐圧を、第1モードにおけるクランプ回路100の等価抵抗で除した値となるように設定されている。
そして、この第2モードにおいて制御装置は、主回路を流れる電流の電流値iが降下し、第2閾値iよりも小さい所定の第3閾値に達すると、第2副スイッチング素子12Bをオフにし、第1スイッチング素子をチョッパ動作させる第3モードにするように構成されている。この第3閾値iは、クランプ対象(主スイッチング素子200)の絶縁耐圧を、第1モードにおけるクランプ回路100の等価抵抗で除した値であり、ここでは主スイッチング素子200の絶縁耐圧を、第2副スイッチング素子に直列に接続されている抵抗素子11Bの抵抗値で除した値となるように設定されている。
本実施形態の制御装置の回路ブロックを図3に示す。図3に示すように、第2副スイッチング素子12Bによる電流吸収能力では対応しきれない大電流が主スイッチング素子200に流れる場合、S2切替回路が第1副スイッチング素子12Aに対して動作指令を行い(第1モード及び第2モード)、S2切替回路からの動作指令が無くなった場合に、S1切替回路からの指令で第1副スイッチング素子12Aが駆動される(第3モード)。
<本実施形態の効果>
このように構成した本実施形態のクランプ回路100によれば、主スイッチング素子200に大電流が流れ込んだ際に、サージ電圧の吸収初期におけるクランプ回路100の等価抵抗を小さくし、その後この等価抵抗を段階的に大きくしていくことにより、クランプ回路100の動作領域を拡大することができる。すなわち、主スイッチング素子200に大電流が流れ込んだ際に、まず等価抵抗が小さい第1モードを取ることにより、印加される電圧が各副スイッチング素子12A、12Bの許容電圧を超えないようにしながら電流を吸収することができる。そしてその後、第1モードよりも等価抵抗が大きい第2モードに切り替えることで、第1モードにおいて電流増加を抑制した電流を、動的制御による限流が可能な範囲まで限流することができる。そして第3モードにおいて第1副スイッチング素子12Aをチョッパ動作させることにより、サージ電圧を動的に吸収することができる。
なお、本発明は前記実施形態に限られるものではない。
前記実施形態では、第2モードにおいてクランプ回路100の等価抵抗が常に一定になるように構成されていたが、これに限らない。他の実施形態では、第2モードにおいて等価抵抗が段階的に大きくなるように複数の副スイッチング素子12A、12Bのオン・オフを切り替えるように構成されてもよい。例えば図4に示すように、第1モードから第2モードに切り替わると、まず第1の副スイッチング素子12Aのみがオンになり、その後第2の副スイッチング素子12Bのみがオンになるように構成されてもよい。
前記実施形態のクランプ回路100は、互いに並列接続された2つの直列回路部1A、1Bを備えるものであったが、これに限らない。他の実施形態のクランプ回路100は、互いに並列接続された3つ以上の直列回路部1を備えるものであってもよい。この場合、クランプ回路100は、第1モードにおいて等価抵抗が段階的に大きくなるように複数の副スイッチング素子12A、12Bのオン・オフを切り替えるように構成されてもよい。
前記実施形態のクランプ回路100は、第3モードにおいて第1副スイッチング素子12Aがチョッパ動作するよう構成されていたがこれに限らない。他の実施形態では、第3モードにおいて第2副スイッチング素子12Bがチョッパ動作してもよく、第1副スイッチング素子12A及び第2副スイッチング素子12Bの両方がチョッパ動作するようにしてもよい。
前記実施形態では、各直列回路部1A、1Bが備える抵抗素子11A、11Bは抵抗値が異なるものであったが、これに限らない。他の実施形態では、各直列回路部1A、1Bが備える抵抗素子11A、11Bは抵抗値が等しくてもよい。
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
100・・・クランプ回路
1 ・・・直列回路部
11 ・・・抵抗素子
12 ・・・副スイッチング素子
200・・・主スイッチング素子

Claims (7)

  1. 電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのクランプ回路であって、
    抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続されており、
    前記複数の副スイッチング素子がオンである第1モードで動作した後、前記第1モードより少ない数の前記副スイッチング素子がオンである第2モードで動作し、
    前記主スイッチング素子に流れ込む電流が所定の閾値を超えた場合に、前記第1モードで動作するように構成されたクランプ回路。
  2. 前記複数の直列回路部がそれぞれ備える前記抵抗素子が、抵抗値が互いに異なるものである請求項に記載のクランプ回路。
  3. 前記第2モードにおいて、前記クランプ回路の等価抵抗が段階的に大きくなるように、前記複数の副スイッチング素子の各々のオン・オフを切り替えるように構成された請求項に記載のクランプ回路。
  4. 前記第2モードで動作した後、少なくとも1つの前記副スイッチング素子のオン・オフが所定のデューティ比で切り替わる第3モードで動作するように構成された請求項1~のいずれか一項に記載のクランプ回路。
  5. 前記副スイッチング素子が半導体スイッチである請求項1~のいずれか一項に記載のクランプ回路。
  6. 電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのクランプ回路であって、
    抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続されており、
    前記複数の副スイッチング素子がオンである第1モードで動作した後、前記第1モードより少ない数の前記副スイッチング素子がオンである第2モードで動作し、
    前記複数の直列回路部がそれぞれ備える前記抵抗素子が、抵抗値が互いに異なるものであり、
    前記第2モードにおいて、前記クランプ回路の等価抵抗が段階的に大きくなるように、前記複数の副スイッチング素子の各々のオン・オフを切り替えるように構成されたクランプ回路。
  7. 電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのクランプ回路であって、
    抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続されており、
    前記複数の副スイッチング素子がオンである第1モードで動作した後、前記第1モードより少ない数の前記副スイッチング素子がオンである第2モードで動作し、
    前記第2モードで動作した後、少なくとも1つの前記副スイッチング素子のオン・オフが所定のデューティ比で切り替わる第3モードで動作するように構成されたクランプ回路。
JP2020034657A 2020-03-02 2020-03-02 クランプ回路 Active JP7417079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020034657A JP7417079B2 (ja) 2020-03-02 2020-03-02 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020034657A JP7417079B2 (ja) 2020-03-02 2020-03-02 クランプ回路

Publications (2)

Publication Number Publication Date
JP2021141631A JP2021141631A (ja) 2021-09-16
JP7417079B2 true JP7417079B2 (ja) 2024-01-18

Family

ID=77669186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020034657A Active JP7417079B2 (ja) 2020-03-02 2020-03-02 クランプ回路

Country Status (1)

Country Link
JP (1) JP7417079B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208850A (ja) 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置
JP2003189590A (ja) 2001-12-19 2003-07-04 Fuji Electric Co Ltd 直列接続された電圧駆動型半導体素子の制御装置
JP2013066371A (ja) 2011-08-27 2013-04-11 Denso Corp 電力変換装置
JP2014127953A (ja) 2012-12-27 2014-07-07 Yazaki Corp 電磁誘導負荷の制御装置
JP2016127347A (ja) 2014-12-26 2016-07-11 富士ゼロックス株式会社 スイッチ装置
JP2020010532A (ja) 2018-07-10 2020-01-16 日新電機株式会社 スナバ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548583U (ja) * 1991-11-20 1993-06-25 株式会社東芝 スナバ回路
JPH06113534A (ja) * 1992-09-25 1994-04-22 Matsushita Electric Works Ltd 電源装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208850A (ja) 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置
JP2003189590A (ja) 2001-12-19 2003-07-04 Fuji Electric Co Ltd 直列接続された電圧駆動型半導体素子の制御装置
JP2013066371A (ja) 2011-08-27 2013-04-11 Denso Corp 電力変換装置
JP2014127953A (ja) 2012-12-27 2014-07-07 Yazaki Corp 電磁誘導負荷の制御装置
JP2016127347A (ja) 2014-12-26 2016-07-11 富士ゼロックス株式会社 スイッチ装置
JP2020010532A (ja) 2018-07-10 2020-01-16 日新電機株式会社 スナバ回路

Also Published As

Publication number Publication date
JP2021141631A (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
US11539294B2 (en) Multi-level power converter with light load flying capacitor voltage regulation
KR101772795B1 (ko) 전력 스위치에서의 과도 커뮤테이션 현상 방지
US7285941B2 (en) DC-DC converter with load intensity control method
KR20160089287A (ko) 전력 스위치에서의 과도 커뮤테이션 현상 방지
JP3978312B2 (ja) サイリスタ用ゲートドライバ
US20100066331A1 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
US20190089252A1 (en) High efficiency converter
JP2015177591A (ja) 半導体装置及び半導体システム
JP4204534B2 (ja) 電力変換装置
JP2008067593A (ja) 絶縁ゲート型半導体スイッチ素子のゲート駆動回路
US9490794B1 (en) Dynamic shutdown protection circuit
US6438002B2 (en) Active snubber circuit with controllable DV/DT
JP7417079B2 (ja) クランプ回路
JP2016534690A (ja) 直流電源及びその動作方法
JP4293197B2 (ja) 直流電源保持回路
JP2003009535A5 (ja)
JP7101334B2 (ja) スナバ回路
JP7339544B2 (ja) クランプ回路
CN212627663U (zh) 功率电路和包括半桥驱动器的电路
JP5638194B2 (ja) 電力用半導体素子のゲート回路
JP2000184612A (ja) Dc―dcコンバ―タの制御方法、dc―dcコンバ―タの制御回路、及び、dc―dcコンバ―タ
US9667150B2 (en) Apparatus for controlling surge voltage in DC-DC converter including snubber circuit
JP2006230042A (ja) 双方向スイッチ回路
JP2019161856A (ja) スイッチの駆動回路
JP2024006544A (ja) クランプ回路の制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7417079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150