JP7411870B2

JP7411870B2 - バリスタ集合体

Info

Publication number: JP7411870B2
Application number: JP2020566137A
Authority: JP
Inventors: 佳子東; 英一古賀; 将之高岸
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2019-01-16
Filing date: 2019-12-02
Publication date: 2024-01-12
Anticipated expiration: 2039-12-02
Also published as: WO2020149034A1; US11545284B2; JPWO2020149034A1; CN113272922B; US20220020512A1; CN113272922A

Description

本開示は、サージや静電気から半導体素子等を保護するバリスタ集合体に関する。

電子機器が有する回路を構成する素子、例えば半導体集積回路（ＩＣ）にサージや静電気等の異常電圧が印加されると、電子機器に誤作動または破壊されてしまうことがある。このような異常電圧から電子機器を保護する電子部品としてバリスタがあげられる。従来のバリスタに関する技術としては特許文献１および特許文献２があげられる。

特開２００８―２１８７４９号公報特開２００６－８６２７４号公報

酸化亜鉛バリスタは酸化亜鉛にビスマス元素、プラセオジウム元素などの添加物を添加し、焼結させたセラミックス多結晶体である。エネルギー量の大きなサージからの保護を目的とする場合、素子を大型化し内部電極の面積を拡大して対応を行ってきたが、静電容量が大きくなりすぎ、また十分なサージ耐性が得られなかった。従来のバリスタでは実現できない、大電流領域での良好なサージ耐性を有するバリスタが望まれている。

上記問題を解決するために本開示のバリスタ集合体は、並列に接続された複数のバリスタ素子を備えたものであって、以下の構成を有する。すなわち、複数のバリスタ素子の各々は焼結体と一対の外部電極とを備える。焼結体は複数のバリスタ層と複数の内部電極とを有しかつバリスタ層と内部電極とが交互に積層された積層体を焼結させたものである。焼結体はバリスタ層と内部電極とが接する面に沿う方向に位置する一対の端面を有する。一対の外部電極はそれぞれ一対の端面の上に設けられる。複数のバリスタ素子は第１グループバリスタ素子を複数個含む。第１グループバリスタ素子は、焼結体の表面積をＳ、焼結体の体積をＶとしたとき、Ｓ／Ｖ≧１．９ｍｍ^－１以上である。

以上のように構成することにより、静電容量を抑えながら、良好なサージ耐性を実現することができる。

図１は、本開示の実施の形態におけるバリスタ素子の断面図である。図２は、図１のバリスタ素子における電圧非直線性抵抗体組成物の一部を拡大した断面図である。図３は、本開示の実施の形態におけるバリスタ素子の製造方法を示すフロー図である。図４は、同実施の形態にかかる複数のグリーンシートを得るステップにおける装置の断面図である。図５は、本開示の実施例１における、バリスタ素子の表面積と体積の比と、ロードダンプサージ試験における素子破壊時の波形のトップの電圧との関係を示すグラフである。図６は、本開示の実施例１における、バリスタ素子の表面積と体積の比と、ＤＣ印加試験における素子破壊時の電流との関係を示すグラフである。図７は、本開示の実施例２における、Ｌ×Ｗ×Ｔ＝３．２×２．５×１．６ｍｍのバリスタ素子４個とＬ×Ｗ×Ｔ＝３．２×２．５×１．６ｍｍのバリスタ素子４個の連結構成の例を示す斜視図である。図８は、本開示の実施例３における、連結素子を構成する１０個の１．６×０．８×０．８ｍｍバリスタ素子のＶ_１ｍＡの変動係数σ/ｘと耐電流の関係を示すグラフである。図９は、本開示の実施例３における、連結素子を構成する５個の４．５×３．２×２．３ｍｍバリスタ素子のＶ_１ｍＡの変動係数σ/ｘと耐電流の関係を示すグラフである。

以下で説明する実施の形態は、いずれも一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であり、本開示にかかる発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、以下では、全ての図を通じて同一または相当する要素には同じ符号を付して、その重複する説明を省略する。

（実施例１）
本開示のバリスタは、素子を複数個連結した構成により、耐性を向上させるものである。すなわち、連結構成をとることにより、従来よりも静電容量（電極面積）を小さくしても、耐性を維持することが可能になる。

本開示のバリスタの用途は車載用途など、高エネルギーのサージに対するものである。高エネルギーサージ対策には、例えばサイズとして縦（Ｌ）５．７ｍｍ、横（Ｗ）５．０ｍｍ、高さ（Ｔ）３．２ｍｍ（５．７×５．０×３．０ｍｍ）に示す大型の積層バリスタがよく用いられるが、耐性が不十分であることが問題である。例えば、バッテリーラインの断線時に生じるロードダンプサージからエンジン電子制御ユニット（ＥＣＵ〉を保護するような用途では、保護効果の向上（ＩＳＯ規格の波形を印加した時の制限電圧の低圧化）に加え、直流（ＤＣ）電圧印加時の耐性も要求される。保護効果向上には、バリスタ電圧（Ｖ_１ｍＡ、１ｍＡ印加時の電圧）の低下が一般的な施策だが、ロードダンプサージ印加時の電流が増えるため、素子への負荷が増大する。また、ＤＣ電圧を印加したときも、電流量が増える。このように、保護効果向上と、ロードダンプサージ・ＤＣ耐性はトレードオフの関係になり、両立には課題がある。これまでは、素子を大型化し、積層数や対向する電極の面積を増加させ、電流密度を下げることで耐性の向上を図っていたが、見込まれる効果が得られなかった。この原因として考えられるのが、素子大型化に伴う、放熱性の低下である。そこで、高放熱性を維持し、電極面積を増加させる手法として、小型素子を連結する構成を用いた。なお、以下、縦Ｌｍｍ、横Ｗｍｍ、高さＴｍｍのサイズをＬ×Ｗ×Ｔｍｍサイズまたは単にＬ×Ｗ×Ｔと表記する。

図１は、実施の形態における積層バリスタの断面図である。

バリスタ素子１００は、バリスタ層１０ａと、バリスタ層１０ａに当接している内部電極１１（第１電極）と、バリスタ層１０ａに当接しバリスタ層１０ａを介して内部電極１１と対向している内部電極１２（第２電極）を有する。さらに、バリスタ層１０ａと同じ材料からなる無効層１０ｂが内部電極１１および内部電極１２のそれぞれに当接して配置されている。バリスタ層１０ａと無効層１０ｂとは一体に構成されて素体１０を形成する。内部電極１１は、素体１０に埋設され、一端が素体１０の一端面ＳＡに露出し一端面ＳＡで外部電極１３と電気的に接続している。内部電極１２は、内部電極１１に対向し素体１０に埋設され、一端が素体１０の一端面ＳＡとは反対側の他端面ＳＢに露出して他端面ＳＢで外部電極１４と電気的に接続している。

なお、本開示のバリスタは、一実施の形態として積層バリスタを例に説明するが、これに限定されるものではなく、異常電圧から電子機器を保護するために用いられる各種バリスタに適用することができる。

図２は、図１のバリスタ素子１００における素体１０の一部を拡大した断面図である。素体１０は、主成分として複数の酸化亜鉛粒子１０ｃと、ビスマス元素、コバルト元素、マンガン元素、アンチモン元素、ニッケル元素およびゲルマニウム元素を含む酸化物層１０ｄとからなる。複数の酸化亜鉛粒子１０ｃは、六方晶系からなる結晶構造を有する。酸化物層１０ｄは、複数の酸化亜鉛粒子１０ｃ間に介在している。

素体１０は、複数の酸化亜鉛粒子１０ｃと、複数の酸化亜鉛粒子１０ｃ間に介在する酸化物層１０ｄとからなる電圧非直線抵抗体組成物である。

バリスタの電圧非直線性について説明する。バリスタは、ある印加電圧値を境に抵抗値が急激に減少する。これによりバリスタは、電圧と電流との間に非直線的な特性を有する。すなわち、印加電圧が低電圧値の領域においてはより高い抵抗値を示し、高電圧値の領域においてはより低い抵抗値を示すバリスタが好ましい。本開示においては、この非直線性を電圧非直線抵抗体組成物に１ｍＡの電流を印加したときの電圧値Ｖ_１ｍＡ（バリスタ電圧）とする。

次に、バリスタ素子１００の製造方法について説明する。

図３は、バリスタ素子１００における製造工程を示す製造フロー図である。

まず、素体１０の出発原料として、酸化亜鉛粉末、酸化ビスマス粉末、酸化コバルト粉末、酸化マンガン粉末、酸化アンチモン粉末、酸化ニッケル粉末および酸化ゲルマニウム粉末を準備する。ここで、酸化亜鉛粉末は、扁平形状を有する。

出発原料の配合比は、酸化亜鉛粉末を９６．５４ｍｏｌ％、酸化ビスマス粉末を１．００ｍｏｌ％、酸化コバルト粉末を１．０６ｍｏｌ％、酸化マンガン粉末を０．３０ｍｏｌ％、酸化アンチモン粉末を０．５０ｍｏｌ％、酸化ニッケル粉末を０．５０ｍｏｌ％および酸化ゲルマニウム粉末を０．１０ｍｏｌ％である。これらの粉末と、有機バインダとを含むスラリーを準備する。なお、ここでｍｏｌ％とはモル百分率のことをいう。

次に、複数のグリーンシートを得るステップについて詳細に説明する。

図４は、複数のグリーンシートを得るステップを模式的に示す装置の断面図である。

上述のスラリー２０を幅ＬＡとして１８０μｍの隙間からポリエチレンテレフタレート（ＰＥＴ）からなるフィルム２１上に塗布して乾燥させることで複数のグリーンシートを得る。

次に、複数のグリーンシートの所定枚数に銀とパラジウムの合金粉末を含む電極ペーストを所定の形状に印刷し、これら複数のグリーンシートを所定数積層して積層体を得る。

次に、この積層体を、複数のグリーンシートの面方向と垂直方向に５５ＭＰａで加圧する。この加圧力は、３０ＭＰａ以上１００ＭＰａ以下の範囲が好ましい。積層体を３０ＭＰａ以上の圧力で加圧することで、グリーンシートの密着性が高まり、構造欠陥の無い素子が得られる。積層体を１００ＭＰａ以下で加圧することで、積層体の内部における電極ペーストの形状を保持し続けることができる。そして、得られた積層体を各素子サイズに切断し、積層体チップを作製する。

次に、この積層体チップを８５０℃で焼成することで、素体１０（電圧非直線性抵抗体組成物）と、内部電極１１および内部電極１２とからなる焼結体を得る。この焼成により、出発原料である複数の酸化亜鉛粉末が、図２に示す複数の酸化亜鉛粒子１０ｃとなり、複数の酸化亜鉛粒子１０ｃの間に酸化物層１０ｄが介在する電圧非直線性抵抗体を得ることができる。

次に、素体１０の一端面ＳＡと他端面ＳＢとに、銀とパラジウムの合金粉末を含む電極ペーストを塗布し、８００℃で熱処理することで、外部電極１３および外部電極１４を形成する。なお、外部電極１３および外部電極１４は、めっき法により形成しても良い。また、外部電極１３および外部電極１４として、電極ペーストを焼成して形成される外部電極と、めっき法により形成される外部電極とを組み合わせても良い。

素子サイズの影響のみ検討するため、同一組成の材料を使用し、素子のＶ_１ｍＡが２２Ｖ（±２Ｖ）となるように素体１０の厚みを設計、焼成後の材料定数が同じになるよう、焼成条件を決定した。

本開示のバリスタ集合体について詳細に説明する。

上述した製造方法によって得られたバリスタ素子１００を実施例１とし、従来のロードダンプサージ対策用の積層バリスタを比較例1としてそれぞれの耐性を評価した。同等の電流密度での評価を行うため、電極面積が等しくなるよう、各サイズの素子の静電容量から比較例１と同等の静電容量が得られる数量を求め、並列で連結した場合の耐性を評価し比較を行った。表1および表２に実施例1（素子Ｎｏ．１～６）および比較例1（素子Ｎｏ．１、２）の素子のサイズ、連結構成を示す。表１は実施例１における連結素子に使用したバリスタ素子の仕様と連結構成を示す表である。表２は、実施例１における連結素子に使用したバリスタ素子の連結時の静電容量とロードダンプサージ耐性及び耐電流の関係を示す表である。各素子サイズとその６面の表面積を合算した値をＳ、体積Ｖとする。Ｓ、Ｖとも、外部電極を含まない。Ｓ／Ｖは各素子サイズにおける体積と素子表面積の比を表現するものである。サージ耐量はＩＳＯ７６３７－２で規格されるロードダンプサージ波形を用い、制限電圧と耐電流を測定することにより評価した。また、ＤＣ電圧の耐性についても耐電流（熱暴走が開始する電流）を測定した。

図５はＳ／Ｖとロードダンプサージ耐性の関係である。Ｕｓはサージ波形のトップの電圧であり、各素子の破壊時の電圧値を用いた。ロードダンプサージ耐性は、ＩＳＯ７６３７－２で定められる条件において、ＤＣ＝１４Ｖ、Ｒｉ＝０．５Ω、ｔｄ＝０．２秒（ｓｅｃ）、インターバル１分（ｍｉｎ）で行い、１０回印加し破壊されなかった場合、耐久と判断した。表１に示すように、素子の小型化に伴い、Ｓ／Ｖは増加することがわかる。図５からも明らかなように、Ｓ／Ｖが増加すると、破壊電圧が大きくなり、耐性が向上する。Ｓ／Ｖ≧１．９の素子を２個以上連結した場合、連結時の比較例１－１および１－２よりも静電容量（電極面積）が小さい構成でも、ロードダンプサージ耐性の向上効果が得られる。以下、Ｓ／Ｖ≧１．９ｍｍ^－１の素子を第１グループバリスタ素子という。なお、素子Ｎｏ．１～４は耐性が非常に強く、Ｕｓ=１００Ｖを１０回印加しても破壊されなかった（図５中に白抜きで示す）。比較例1と同等の電極面積で、４０％以上の耐量向上が実現可能である。これは、セラミック素体に対する表面積の比率が増加したことにより、サージが印加されたときのジュール熱を放熱しやすくなった効果と考えられる。このように、放熱性が高い構成をとることにより、サージ耐性が大幅に向上する。また、実用途において、Ｕｓ=８７Ｖ印加でも破壊されなければ、８Ｗツェナーダイオードと同等の耐量が実現できる。すなわち、４．５×３．２×２．３ｍｍサイズの素子を５個並列接続させたバリスタ集合体の構成の破壊電圧はＵｓ＝９０Ｖであり、実用途に適用可能であることがわかる。また、小型素子連結により同等の電極面積で２８．５％の耐性向上が確認されている。つまり、現行のものよりも電極面積を減少させても、同等の耐性を得ることが可能である。これは、素子の低静電容量化につながる効果であり、高周波回路などへも応用可能な手法である。連結構造により、単一素子では困難な耐性を達成できることがわかる。なお、Ｌ×Ｗ×Ｔｍｍサイズの素子をｎ個並列接続させたバリスタ集合体を、Ｌ×Ｍ×Ｔｍｍサイズ×ｎ個と表記する。なお、以下、並列接続を単に連結と呼ぶことがある。

また本実施例の結果から、各素子に形成可能な電極面積と、印加させる異常電圧（ロードダンプサージ）のエネルギーとを考慮すると、連結素子数は５個以上（４．５×３．２×２．３ｍｍサイズの結果から）、実用的な実装面積を考慮し、２００個以下（１．６×０．８×０．８ｍｍサイズの結果から）が好ましい。

次に表１および表２に記載のＤＣ電圧試験における、比較例１と実施例１（素子Ｎｏ．１～６、比較例１の容量相当になるよう素子を連結）、の耐電流の結果について述べる。図６がＤＣ電圧試験時の耐電流への素子表面積の影響を示したものである。ロードダンプサージ耐性と同様に、ＤＣ耐性もＳ／Ｖが増加により改善することが確認された。ＤＣ電圧による破壊も熱損傷によるものであり、放熱性の高い構成をとることが、耐性向上に高い効果を示すことがわかる。例えば、比較例１－１（５．７×５．０×３．０ｍｍサイズ×１個）に対し、実施例１－５（４．５×３．２×２．３ｍｍサイズ×５個）は耐電流が０．１Ａから０．７２Ａまで、実施例１－６（５．７×５．０×２．０ｍｍサイズ×２個）は０．１Ａから０．６５Ａまで向上する。以上のようにＳ／Ｖ≧１．９ｍｍ^－１の素子を２個連結させることによりロードダンプサージ耐性を向上させる効果が得られるが、制限電圧をさらに下げるためには５個以上の連結を行う方がより好ましい。すなわち、第１グループバリスタ素子の連結数をｎ１とすると、２≦ｎ１が好ましく、５≦ｎ１がさらに好ましい。なお、第１グループバリスタ素子の連結数の上限は、実用的な実装面積を考慮した場合２００個である。すなわち、第１グループバリスタ素子の好ましい連結数ｎ１は、実用的な実装面積を考慮した場合、ｎ１≦２００である。

また、Ｓ/Ｖが２．７ｍｍ^－１以上の素子を用いると、ロードダンプサージおよびＤＣ耐性がともに著しく向上しており、放熱性による耐性向上において急激に効果が得られる構成であるといえる。

（実施例２）
Ｓ／Ｖの値が異なる素子を複数連結させることにより、さらに耐性を向上させることができる。この構成により電極面積を縮小させることができ、連結素子の低静電容量化、小型化の効果が得られる。表３、表４に実施例１、実施例および比較例の試験素子の構成と連結素子の静電容量と電極面積、およびＤＣ試験の結果（耐電流と耐電流密度）を示す。表３は実施例１および実施例２における連結素子に使用したバリスタ素子の仕様と、連結時の静電容量、電極面積、耐電流、耐電流密度、ロードダンプサージ耐性を示す表である。表４は比較例における連結素子に使用したバリスタ素子の仕様と、連結時の静電容量、電極面積、耐電流、耐電流密度、ロードダンプサージ耐性を示す表である。比較例において、比較例１－１はＬ×Ｗ×Ｔ＝５．７×５．０×３．０の単一素子、比較例１－２はＬ×Ｗ×Ｔ＝５．７×５．０×２．０の素子を二つ連結した結果である。それに対し、実施例１においては実施例１－５（実施例１の番号Ｎｏ．５にかかる素子、Ｌ×Ｗ×Ｔ＝４．５×３．２×２．３の素子を５個連結）を採用した。実施例２においては、実施例２－１としてＬ×Ｗ×Ｔ＝４．５×３．２×２．３の素子４個とＬ×Ｗ×Ｔ＝３．２×２．５×１．６の素子４個を連結した素子を採用した。実施例２－２として、Ｌ×Ｗ×Ｔ＝５．７×５．０×２．０の素子１個にＬ×Ｗ×Ｔ＝３．２×２．５×１．６の素子８個連結した素子を採用した。実施例２－３として、Ｌ×Ｗ×Ｔ＝４．５×３．２×２．３の素子３個とＬ×Ｗ×Ｔ＝３．２×２．５×１．６の素子を４個連結した素子を採用した。これら実施例の素子と比較例の素子との結果を記載する。

実施例２－１、実施例２－２の結果から、静電容量が同等（ただし、比較例１－１の静電容量以下）、すなわち、電極面積が同等でも、Ｓ／Ｖ＜１．９ｍｍ^－１の小型の素子を構成に組み込むと、耐電流密度が約５０％向上することがわかる。以下、Ｓ／Ｖ＜１．９ｍｍ^－１の素子を第２グループバリスタ素子という。また、実施例２－３の結果から、素子数を減らし、静電容量が１８％減少しても、比較例１－１、比較例１－２よりも耐電流密度とロードダンプサージ耐性が向上することがわかった。サイズの異なる素子を組み合わせることにより、耐性の向上および、連結素子数を少なくすることが可能になる。これは、放熱性のよい小型の素子を組み込んだことで、連結素子全体の放熱性が向上した効果が得られたためと考えられる。このように、小型の素子との連結により、大型素子の耐性は向上するが、５．７×５．０×３．０ｍｍサイズのように大きく、１素子あたりの静電容量が４０ｎＦ前後の大きな素子を連結については、連結時の静電容量を考慮すると、小型の素子の連結数は１個以上５個以下が好ましい。すなわち、第２グループバリスタ素子の連結数をｎ２とすると、１≦ｎ２≦５であることが好ましい。

さらに、階段状に素子を積み上げた形状の実装が可能になるため、スタック構造や、密着させた位置での実装形式においても、同サイズ素子を組み合わせるよりも放熱性が高く、耐性向上が可能になる。また、実装時は素子をスタックするだけでなく、図７のように、電極形成面をＬ×Ｗ×Ｔ＝４．５×３．２×２．３の素子はＬ×Ｔ面、Ｌ×Ｗ×Ｔ＝３．２×２．５×１．６の素子はＷ×Ｔ面にして、連結素子の幅を合わせて連結電極１５で連結しても良い。このようにすることにより、形状が異なっても１個のスタック構造とすることができる。なお、スタック構造のみならず、用途に合わせ、単一素子をそれぞれ並列に連結させることも可能である。

（実施例３）
連結する場合の各素子の特性の範囲について述べる。連結時の素子の特性分布については、連結する素子のＶ_１ｍＡの標準偏差σとＶ_１ｍＡの平均値ｘの比である変動係数σ／ｘを用いた。１．６×０．８×０．８ｍｍの素子について、Ｖ_１ｍＡのσ／ｘ＝０．００６～０．０５８の範囲になるよう、１０個ずつ選別を行い、連結した場合について、Ｖ_１ｍＡの変動係数σ／ｘを算出し、連結時の耐電流を評価した。その結果を図８に示す。σ／ｘ＞０．０３５で耐電流が４０％低下していることがわかる。それに対し、σ／ｘ≦０．０３５では耐電流の変化はほぼない。また図９は４．５×３．２×２．３ｍｍの素子を５個連結したときの結果である（σ／ｘ＝０．００５～０．０７５）。こちらもσ／ｘ＞０．０７で約３０％の耐電流低下が認められた。他サイズの素子でも、Ｖ_１ｍＡの改善による耐電流の向上は飽和し、同様の結果が得られており、バリスタ電圧の分布を０．０３５以下にすれば、耐性への影響はないことがわかる。

本開示のバリスタ集合体は、静電容量を抑えながら、良好なサージ耐性を実現することができ有用である。

１００バリスタ素子
１０素体
１０ａバリスタ層
１０ｂ無効層
１１内部電極
１２内部電極
１３外部電極
１４外部電極
１５連結電極
１０ｃ酸化亜鉛粒子
１０ｄ酸化物層
２０スラリー
２１フィルム

Claims

並列に接続された複数のバリスタ素子を備えたバリスタ集合体であって、
前記複数のバリスタ素子の各々は焼結体と一対の外部電極とを備え、
前記焼結体は複数のバリスタ層と複数の内部電極とを有しかつ前記バリスタ層と前記内部電極とが交互に積層された積層体を焼結させたものであり、
前記焼結体は前記バリスタ層と前記内部電極とが接する面に沿う方向に位置する一対の端面を有し、
前記一対の外部電極はそれぞれ前記一対の端面の上に設けられ、
前記複数のバリスタ素子は第１グループバリスタ素子を複数個含み、
前記第１グループバリスタ素子は、前記焼結体の表面積をＳ、前記焼結体の体積をＶとしたとき、Ｓ／Ｖ≧１．９ｍｍ^－１以上である、バリスタ集合体。
前記第１グループバリスタ素子の個数をｎ１としたとき、２≦ｎ１≦２００である請求項１に記載のバリスタ集合体。
前記ｎ１は、５≦ｎ１≦２００である請求項２に記載のバリスタ集合体。
複数のバリスタ素子は、第２グループバリスタ素子をさらに含み、
前記第２グループバリスタ素子は、前記焼結体の表面積をＳ、前記焼結体の体積をＶとしたとき、Ｓ／Ｖ＜１．９ｍｍ^－１であり、前記第２グループバリスタ素子の個数をｎ２としたとき、１≦ｎ２≦５である請求項２に記載のバリスタ集合体。
前記複数の第１グループバリスタ素子の各素子のうち同じ大きさである複数の前記第１グループバリスタ素子について１ｍＡ印加時の電圧の変動係数が０．０３５以下である請求項１に記載のバリスタ集合体。