JP7402112B2 - 圧電性単結晶膜を備えた複合基板の製造方法 - Google Patents

圧電性単結晶膜を備えた複合基板の製造方法 Download PDF

Info

Publication number
JP7402112B2
JP7402112B2 JP2020082667A JP2020082667A JP7402112B2 JP 7402112 B2 JP7402112 B2 JP 7402112B2 JP 2020082667 A JP2020082667 A JP 2020082667A JP 2020082667 A JP2020082667 A JP 2020082667A JP 7402112 B2 JP7402112 B2 JP 7402112B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
piezoelectric single
ion implantation
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020082667A
Other languages
English (en)
Other versions
JP2021177609A (ja
Inventor
和寿 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020082667A priority Critical patent/JP7402112B2/ja
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to EP21800359.8A priority patent/EP4148995A4/en
Priority to CN202180033640.0A priority patent/CN115516760A/zh
Priority to US17/998,171 priority patent/US20230216463A1/en
Priority to PCT/JP2021/016937 priority patent/WO2021225102A1/ja
Priority to KR1020227038131A priority patent/KR20230007356A/ko
Priority to TW110116338A priority patent/TW202213942A/zh
Publication of JP2021177609A publication Critical patent/JP2021177609A/ja
Application granted granted Critical
Publication of JP7402112B2 publication Critical patent/JP7402112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H03H2003/0414Resonance frequency
    • H03H2003/0421Modification of the thickness of an element
    • H03H2003/0442Modification of the thickness of an element of a non-piezoelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、弾性表面波デバイス用のタンタル酸リチウム単結晶などの圧電性単結晶膜を備えた複合基板の製造方法に関する。
携帯電話などの周波数調整・選択用の部品として、圧電基板上に弾性表面波を励起するための櫛形電極(IDT;Interdigital Transducer)が形成された弾性表面波(SAW;Surface Acoustic Wave)デバイスが用いられている。
弾性表面波デバイスには、小型で挿入損失が小さく、不要波を通さない性能が要求されるため、その材料としてタンタル酸リチウム(LiTaO;略号「LT」)やニオブ酸リチウム(LiNbO;略号「LN」)などの圧電材料が用いられる。
一方で、第四世代以降の携帯電話の通信規格は、送受信における周波数バンド間隔は狭く、バンド幅は広くなっている。このような通信規格のもとでは、弾性表面波デバイスに用いられる圧電材料は、その温度による特性変動を十分小さくする必要がある。
また、SAWデバイス作製の際、圧電材料の厚みばらつきはSAW速度のばらつきにつながるため、高精度な膜厚の制御が必要となる。
非特許文献1や非特許文献2には、LT基板をより線膨張係数の小さいサファイア基板やシリコン基板と接合し、LT基板を研削により薄膜化することで、酸化物単結晶の熱膨張の影響を抑え温度特性が改善されることが報告されている。
また、特許文献1には、弾性波装置の製造方法として、圧電基板の一方面からイオン注入した後、圧電基板を加熱しつつ、圧電基板の注入イオン濃度が最も高い高濃度イオン注入部分において、圧電膜と残りの圧電基板部分とを分離して、圧電膜を支持基板側に残存させることが記載されている。
国際公開第2012/086639号
電子情報通信学会論文誌A Vol.J98-A、No.9、pp.537-544 太陽誘電株式会社、"スマートフォンのRFフロントエンドに用いられるSAW-Duplexerの温度補償技術"、[online]、2012年11月8日、電波新聞ハイテクノロジー、[平成27年3月20日検索]、インターネット〈URL:http://www.yuden.co.jp./jp/product/tech/column/20121108.html〉
非特許文献1や非特許文献2に記載されているLT基板の研削を伴う複合基板の製造方法では、圧電性基板の薄膜化と共に膜厚均一性が悪化するという問題点がある。
また、特許文献1に記載されているイオン注入により圧電膜を得る方法では、膜厚均一性に優れた圧電膜が得られる一方で、これにより得た圧電膜は特性が劣化しているという問題点がある。本発明者らがその原因を調査したところ、イオン注入によりLT基板内をHイオンが通過することで、イオン注入層内部でLiイオンが移動し、イオン注入層内の圧電性が不均一になっていることがわかった。また、イオン注入層のイオン注入面まで一部Liイオンが移動・析出するため、イオン注入層中の特に水素イオン濃度の高い分離界面(圧電膜の露出面)でLi量が減少していることがわかった。
本発明者らは、特性劣化している圧電膜の露出面の研磨除去を検討したが、Li量の減少は、圧電膜の露出面のみに留まらず、圧電膜の総厚に対して露出面から3割以上の厚みの部分にまで及んでいた。そのため、この部分を研磨によって除去する必要があり、そうすると研磨量に応じて膜厚均一性が悪化するとともに、圧電性の回復も不十分になるという問題がある。
そこで本発明の目的は、上記の問題点に鑑み、膜厚均一性が良く、イオン注入によって特性劣化の影響がない圧電性単結晶膜を備えた複合基板の製造方法を提供することである。
上記の目的を達成するために、本発明は、圧電性単結晶膜を備えた複合基板の製造方法であって、タンタル酸リチウムまたはニオブ酸リチウムからなる圧電性単結晶基板の一方の面に対してイオン注入処理を行い、前記圧電性単結晶基板の内部にイオン注入層を形成する工程であって、前記イオン注入処理のイオン種が水素原子イオン(H)および水素分子イオン(H )の少なくとも一方を含み、イオン注入量が水素原子イオン(H)換算で1.0×1016atoms/cm以上、3.0×1017atoms/cm以下である工程と、前記圧電性単結晶基板の前記イオン注入層が形成された面と仮接合基板とを接合する工程と、前記圧電性単結晶基板を前記イオン注入層とその残りの部分とに分離し、前記仮接合基板上に2μm以下の厚みを有する圧電性単結晶膜を形成する工程と、前記圧電性単結晶膜の前記仮接合基板の接合面と対向する面に、支持基板を接合する工程と、前記仮接合基板の一部または全部を前記圧電性単結晶膜から分離する工程とを含む。
前記仮接合基板は、単結晶シリコン基板であってもよい。この場合、本発明に係る複合基板の製造方法は、前記仮接合基板の前記圧電性単結晶基板との接合面に対してイオン注入処理を行い、前記仮接合基板の内部にイオン注入層を形成する工程を更に含んでもよく、前記仮接合基板の一部を前記圧電性単結晶膜から分離することは、前記仮接合基板を前記仮接合基板のイオン注入層とその残りの部分とに分離することによって行い、前記圧電性単結晶膜上に2μm以下の厚みを有する単結晶シリコン膜を形成してもよい。
前記仮接合基板へイオン注入処理を行う場合、イオン種は水素原子イオン(H)および水素分子イオン(H )の少なくとも一方を含み、イオン注入量は水素原子イオン(H)換算で1.0×1016atoms/cm以上、2.0×1017atoms/cm以下であり、前記仮接合基板へのイオン注入量は、前記圧電性単結晶基板へのイオン注入量よりも少なくしてもよい。
前記仮接合基板を前記仮接合基板のイオン注入層とその残りの部分とに分離することは、熱処理、機械的衝撃、ジェット噴射、超音波振動および光照射からなる群から選択される少なくとも1つにより行ってもよい。
前記支持基板の材質は、ガラス、シリコン、石英、サファイア、スピネル、炭化ケイ素、窒化ケイ素および窒化アルミニウムからなる群から選ばれてもよい。
前記圧電性単結晶基板のイオン注入層とその残りの部分とに分離することは、熱処理、機械的衝撃、ジェット噴射、超音波振動および光照射からなる群から選択される少なくとも1つにより行われてもよい。
前記仮接合基板の全部を圧電性単結晶膜から分離する場合は、機械加工、ジェット噴射、超音波振動、光照射および薬液浸漬からなる群から選択される少なくとも1つにより行われてもよい。
このように本発明によれば、圧電性単結晶基板のイオン注入層が形成された面と仮接合基板とを接合した後、圧電性単結晶基板をイオン注入層とその残りの部分とに分離し、仮接合基板上に所定の厚みを有するイオン注入層(圧電性単結晶膜)を形成し、そして、この圧電性単結晶膜の露出面に支持基板を接合し、仮接合基板の一部または全部を圧電性単結晶膜から分離することで、圧電性単結晶基板を多量に研磨することなく、支持基板上に圧電性単結晶膜を形成することができ、よって、膜厚均一性が良く、また、Li量の減少が著しいイオン注入層の分離界面が支持基板に接合し、Li量の減少がないイオン注入層のイオン注入面が、支持基板とは反対側の面に位置することから、特性劣化の影響がない圧電性単結晶膜を備えた複合基板を製造することができる。
本発明に係る圧電性単結晶膜を備えた複合基板の製造方法の一実施の形態を説明する模式的なフロー図である。 比較例の複合基板の断面を示すTEM画像である。
以下、添付図面を参照して、本発明に係る圧電性単結晶膜を備えた複合基板の製造方法の一実施形態について説明するが、本発明の範囲は、これに限定されるものではない。
本実施形態の圧電性単結晶膜を備えた複合基板の製造方法は、図1に示すように、圧電性単結晶基板1をイオン注入処理し、圧電性単結晶基板1中にイオン注入層11を形成する工程(図1中の(a))と、仮接合基板2を準備する工程(図1中の(b))と、圧電性単結晶基板1のイオン注入層11側の面に仮接合基板2を接合する工程(図1中の(c))と、仮接合基板2にイオン注入層11を残して、圧電性単結晶基板1の残りの部分を分離する工程(図1中の(d))と、支持基板3を準備する工程(図1中の(e))と、イオン注入層11の露出面に支持基板3を接合する工程(図1中の(f))と、仮接合基板2をイオン注入層11から分離して、支持基板3上に圧電性単結晶膜としてイオン注入層11を備えた複合基板10を得る工程(図1中の(g))を含む。以下、各工程について詳細に説明する。
工程(a)において準備する圧電性単結晶基板1は、タンタル酸リチウム(LiTaO;略号「LT」)またはニオブ酸リチウム(LiNbO;略号「LN」)からなる。圧電性単結晶基板1は、ウェーハの形状で用いられてもよい。ウェーハのサイズは、特に限定されないが、例えば、直径2~12インチとしてもよく、板厚100~1000μmとしてもよい。圧電性単結晶基板1は、ウェーハ形状で市販されているものを用いてもよいし、圧電性単結晶インゴットをスライスする等してウェーハ形状に加工してもよい。
工程(a)では、圧電性単結晶基板1の張り合わせ面に対してイオン注入処理Yを行う。これにより、圧電性単結晶基板1の張り合わせ面に、イオン注入層11が形成される。イオン注入処理Yのイオン種は、水素原子イオン(H)および水素分子イオン(H )のどちらか一方を用いても、両方を用いてもよい。イオン注入量は、水素原子イオン(H)換算で、1.0×1016atoms/cm以上、3.0×1017atoms/cm以下である。1.0×1016atom/cm未満だと、後の工程でイオン注入層の脆化が起こり難い。3.0×1017atom/cmを超えると、イオン注入時にイオン注入した面においてマイクロキャビティが生じ、ウェーハ表面に凹凸が形成され所望の表面粗さが得られ難くなる。イオン注入量は、2.5×1016atoms/cm以上、1.5×1017atoms/cm以下がより好ましい。
また、イオンの加速電圧は、50KeV以上、200KeV以下が好ましい。加速電圧を調整することで、イオン注入の深さを変えることができる。このイオン注入層11の厚みが、得られる複合基板10の圧電性単結晶膜の厚みに実質的に相当する。
このようなイオン注入処理によって、圧電性単結晶基板1の張り合わせ面には、イオン注入層11が形成されるが、イオン注入により圧電性単結晶基板1内をHイオンが通過することで、イオン注入層11内部でLiイオンが移動し、イオン注入面側の表層部11aでは、Li量の減少はほとんど発生しないものの、イオン濃度の高い深層部11bでは、Li量が減少している。
なお、LTやLNからなる圧電性単結晶基板1のLi濃度については、公知の方法により測定することができ、例えば、ラマン分光法により評価することができる。LT基板については、ラマンシフトピークの半値幅とLi濃度(Li/(Li+Ta)の値)との間に、おおよそ線形な関係があることが知られている。したがって、このような関係を表す式を用いれば、圧電性単結晶基板の任意の位置における組成を評価することが可能である。
ラマンシフトピークの半値幅とLi濃度との関係式は、その組成が既知であって、Li濃度が異なる幾つかの試料のラマン半値幅を測定することによって得られるが、ラマン測定の条件が同じであれば、文献などで既に明らかになっている関係式を用いてもよい。例えば、タンタル酸リチウム単結晶については、以下の数式1を用いてもよい(2012 IEEE International Ultrasonics Symposium Proceedings, Page(s): 1252-1255参照)。
Li/(Li+Ta)=(53.15-0.5FWHM1)/100 (数式1)
ここで、「FWHM1」は、600cm-1付近のラマンシフトピークの半値幅である。測定条件の詳細については上記文献を参照されたい。
工程(b)で準備する仮接合基板2としては、例えば、単結晶シリコン基板や、石英基板、サファイア基板などを用いてよい。これらのうち、以下の理由のため、単結晶シリコン基板がより好ましい。仮接合基板2は、最終的に除去されるものであることから、加工性の良い材質が好適で、単結晶シリコン基板は、イオン注入による薄膜化や、研磨またはエッチング等の化学物理的な除去が容易である。また、一般にLT基板の抵抗率は1010Ω・cm以上であるのに対し、単結晶シリコン基板は高抵抗品であっても2×10Ω・cm未満と比較的抵抗率が低い。このため、LT基板と単結晶シリコン基板の接合体においては、電圧印加により圧電性を回復させること(再分極処理)が可能である。仮接合基板2は、ウェーハの形状で用いられてもよい。ウェーハのサイズは、直径2~12インチで、板厚100~2000μmが好ましい。
圧電性単結晶基板1の貼り合わせ面、仮接合基板2の貼り合わせ面、および詳しくは後述する支持基板3の張り合わせ面は、ラップ研磨する等の加工をして、いずれも鏡面にすることが好ましい。貼り合わせ面の表面粗さは、RMSで1.0nm以下が好ましい。RMSを1.0nm以下とすることで、これら基板を貼り合わせによって接合することができる。なお、RMSは、JIS B 0601:2013に規定される二乗平均平方根粗さRqともいう。
次に、図1の工程(c)に示すように、圧電性単結晶基板1の貼り合わせ面と仮接合基板2の貼り合わせ面を接合する。この工程(c)における接合方法としては、特に限定されないが、例えば、常温接合法、拡散接合法、プラズマ接合法、表面活性化接合法などの直接接合法を用いてもよいし、接着剤等を介して接合してもよい。これらの接合方法のうち、LT基板やLN基板の圧電性単結晶基板1と、単結晶シリコン基板等の仮接合基板2とでは、熱膨張係数の差が大きいことから、剥がれや欠陥等が発生するのを抑制するため、常温接合法を用いることが特に好ましい。接着剤を用いて接合する場合、例えば、UV硬化アクリル系接着剤や熱硬化性変性シリコーンを主成分とする接着剤を用いる。
常温接合法では、接合する前に、圧電性単結晶基板1と仮接合基板2の一方または両方の張り合わせ面に、表面活性化処理を行う。表面活性化処理としては、貼り合わせ面を常温で接合できるものであれば特に限定されないが、例えば、ビーム照射処理、オゾン水処理、UVオゾン処理などが挙げられる。ビーム照射処理の場合、ビーム源としては、例えば、アルゴンなどの不活性ガスをイオン化しビーム状態にしたイオンビームや、アルゴン原子としてビーム化する高速原子ビームなどが挙げられる。ビーム照射処理の雰囲気は、例えば、真空状態、特に、高真空状態にすることが好ましい。
そして、図1の工程(d)に示すように、仮接合基板2にイオン注入層11を残して圧電性単結晶基板1の残りの部分を分離する。これにより、仮接合基板2上にイオン注入層(圧電性単結晶膜)11が形成された第一の複合体4を得ることができる。この第一の複合体4では、イオン注入層11のうちLi量の減少のない表層部11aが仮接合基板2に接合し、Li量の減少が起こっている深層部11bが露出した状態となっている。
圧電性単結晶基板1をイオン注入層11とその残りの部分とに分離する方法としては、例えば、熱処理、機械的衝撃、ジェット噴射、超音波振動、光照射のいずれか1つまたは複数を併用してもよい。
熱処理による分離の場合、イオン注入層内部において注入した水素イオンから微小な気泡を形成させるため、100℃以上、200℃以下で第一の複合体4を加熱することが好ましい。加熱時間としては、50分以上、100時間以下とすることが好ましい。このような熱処理によって、圧電性単結晶基板1をイオン注入層11とその残りの部分とに分離させることができる。
機械的衝撃による分離の場合、例えば、楔状の刃などの器具(図示省略)を用いる。このような器具の材質としては、例えば、プラスチック(例えばポリエーテルエーテルケトン)や金属、ジルコニア、シリコン、ダイヤモンド等が挙げられる。また、器具の形状としては、鋭角な形状を有していればよい。機械的衝撃による分離は、例えば、第一の複合体4の側面から、イオン注入層11の端部に器具を接触させて衝撃を与えることで、その反対側の端部に向かってへき開が進行し、圧電性単結晶基板1をイオン注入層11とその残りの部分とに剥離させることができる。
ジェット噴射による分離の場合、例えば、気体または液体の流体のジェットを用いる。気体または液体の流体のジェットは、例えば、流速10~1000L/min程度の高圧エアまたは高圧水のジェットを用いることが好ましい。ジェット噴射による分離は、例えば、第一の複合体4の側面から、イオン注入層11の端部に連続的または断続的に吹き付けることで、圧電性単結晶基板1をイオン注入層11とその残りの部分とに剥離させることができる。
超音波振動による分離の場合、例えば、超音波カッターなどの超音波振動する器具や、超音波洗浄機などの超音波振動子を備えた水槽を用いる。超音波振動する器具は、振動子によって超音波を印可することができる楔形状の刃を有しており、この刃を第一の複合体4の側面から、イオン注入層11の端部に接触させることで、イオン注入層11を脆化させて、圧電性単結晶基板1をイオン注入層11とその残りの部分とに剥離させることができる。この場合の超音波の周波数としては、特に限定されないが、例えば、20~40kHzが好ましい。超音波振動子を備えた水槽では、水槽中に第一の複合体4を浸漬させて液体を介して超音波振動をイオン注入層11に与えることで、イオン注入層11を脆化させて、圧電性単結晶基板1をイオン注入層11とその残りの部分とに剥離させることができる。この場合の超音波の周波数としては、特に限定されないが、例えば、26kHz~1.6MHzが好ましい。水槽への浸漬時間は、例えば、1~60分間が好ましい。
光照射による分離の場合、例えば、可視光を照射することが好ましい。圧電性単結晶基板1の内部に形成されたイオン注入界面近傍がアモルファス化していることによって、可視光の吸収を受けやすく、エネルギーを選択的に受容しやすいという機構によってイオン注入層を脆化させ剥離することができる。可視光の光源は、例えば、Rapid Thermal Annealer(RTA)、グリーンレーザー光、またはフラッシュランプ光等が好ましい。
このようにして圧電性単結晶基板1をイオン注入層(圧電性単結晶膜)11とその残りの部分とに分離した後、必要により、仮接合基板2上の圧電性単結晶膜11の再分極処理を行ってもよい。再分極処理は、第一の複合体4に電圧を印加することによって行ってもよい。その他、公知の再分極処理を行ってもよい。
工程(e)で準備する支持基板3は、最終的に得られる複合基板10の支持基板となるものであり、例えば、ガラス、シリコン、石英、サファイア、スピネル、炭化ケイ素、窒化ケイ素および窒化アルミニウムからなる群から選ばれる材質の基板を用いることが好ましい。仮接合基板2は、ウェーハの形状で用いられてもよい。ウェーハのサイズは、直径2~12インチが好ましい。支持基板3の張り合わせ面は、上述したように、ラップ研磨する等の加工をして鏡面にすることが好ましい。
また、第一の複合体4のイオン注入層11の露出面についても、ラップ研磨する等の加工をして、その表面粗さをRMSで1.0nm以下としておくことが好ましい。また、この研磨によって、イオン注入層(圧電性単結晶膜)11の厚みを調整することもできる。
そして、図1の工程(f)に示すように、第一の複合体4の圧電性単結晶膜11の露出面に支持基板3を貼り合わせて接合することで、仮接合基板2と圧電性単結晶膜11と支持基板3とが順に積層された第二の複合体5を得ることができる。
第一の複合体4と支持基板3との接合方法は、支持基板3の材質に応じて、例えば、常温接合法、拡散接合法、プラズマ接合法、表面活性化接合法などの直接接合法を用いる。LTやLNの圧電性単結晶膜11と支持基板3とで膨張係数の差が大きい場合、剥がれや欠陥等が発生するのを抑制するため、常温接合法を用いることが好ましい。常温接合法では、上記の工程(c)と同様に、第一の複合体4の圧電性単結晶膜11の露出面と支持基板3の張り合わせ面の一方または両方に、表面活性化処理を行う。表面活性化処理としては、上記の工程(c)と同様に、例えば、ビーム照射処理などを行う。
そして、図1の工程(g)に示すように、第二の複合体5の圧電性単結晶膜11から仮接合基板2を分離することで、圧電性単結晶膜11が露出して、支持基板3上に圧電性単結晶膜11を備える複合基板10を得ることができる。この分離方法としては、例えば、機械加工、ジェット噴射、超音波振動、光照射、薬液浸漬のいずれか1つまたは複数を併用してもよい。
機械加工による分離の場合、例えば、研削、研磨の一方または両方を行う。研削としては、例えば、各種の番手の砥石を用いて仮接合基板2の露出面を研削する。研磨としては、例えば、酸化セリウム粒子やコロイダルシリカなどを含有するスラリーを用いて仮接合基板2の露出面を研磨する(ラップ研磨とも呼ばれる)。これにより、仮接合基板2を圧電性単結晶膜11上から除去することができる。
ジェット噴射による分離の場合、例えば、気体または液体の流体のジェットを用いる。気体または液体の流体のジェットは、例えば、流速10~1000L/min程度の高圧エアまたは高圧水のジェットを用いることが好ましい。ジェット噴射による分離は、例えば、第二の複合体5の側面から、仮接合基板2の端部に連続的または断続的に吹き付けることで、仮接合基板2を圧電性単結晶膜11から分離させることができる。
超音波振動による分離の場合、例えば、超音波カッターなどの超音波振動する器具や、超音波洗浄機などの超音波振動子を備えた水槽を用いる。超音波振動する器具は、振動子によって超音波を印可することができる楔形状の刃を有しており、この刃を第二の複合体5の側面から、仮接合基板2の端部に接触させることで、仮接合基板2を圧電性単結晶膜11から分離させることができる。この場合の超音波の周波数としては、特に限定されないが、例えば、20~40kHzが好ましい。超音波振動子を備えた水槽では、水槽中に第二の複合体5を浸漬させて液体を介して超音波振動を与えることで、仮接合基板2を圧電性単結晶膜11から分離させることができる。この場合の超音波の周波数としては、特に限定されないが、例えば、26kHz~1.6MHzが好ましい。水槽への浸漬時間は、例えば、1~60分間が好ましい。
光照射による分離の場合、例えば、可視光を照射することが好ましい。仮接合基板2と圧電性単結晶膜11との界面近傍がアモルファス化していることによって、可視光の吸収を受けやすく、エネルギーを選択的に受容しやすいという機構によって分離することができる。可視光の光源は、例えば、Rapid Thermal Annealer(RTA)、グリーンレーザー光、またはフラッシュランプ光等が好ましい。
接着剤を用いて接合した場合は、薬液浸漬により分離することができる。用いる薬液としては、用いた接着剤の硬化の態様にもよるが、例えば、p-メンタンなど炭化水素系溶媒や、N-メチルピロリドン、ジメチルホルムアミド、ジメチルスルホキシドなどの極性溶媒を用いることが好ましい。浸漬する時間は1~10分が好ましく、3~5分がより好ましい。
また、分離後、必要により、圧電性単結晶膜11の露出面をSC-1洗浄(アンモニア水、過酸化水素水、純水の混合液による洗浄)してもよく、これにより、圧電性単結晶膜11の露出面に残ったシリコン等の仮接合基板2の残部を酸化、エッチングして除去することができる。
このようにして得られた支持基板3上に圧電性単結晶膜11を備える複合基板10は、圧電性単結晶膜11のうちLi量の減少が起こっている深層部11bが支持基板3に接合し、Li量の減少のない表層部11aが露出した状態となっている。このように圧電性単結晶膜11の内部でLi量が減少している部分があっても、Li量の減少のない圧電性単結晶膜11の表層部11aが複合基板10の露出面側に位置することから、圧電体としての特性劣化を抑制することができる。また、圧電性単結晶基板1のイオン注入層11を多量に研磨することなく、支持基板3上に圧電性単結晶膜11を形成しているので、膜厚均一性が良い。
図1を用いて本実施の形態の圧電性単結晶膜を備えた複合基板の製造方法について説明してきたが、本発明はこれに限定されず、上述した工程を一部前後させたり、他の工程を新たに組み入れたりする等の多くの改変を採用することができる。例えば、仮接合基板2として単結晶シリコン基板を用いる場合、仮接合基板2を圧電性単結晶基板1に接合する前に、仮接合基板2の張り合わせ面にイオン注入処理をしてイオン注入層を形成する工程を行ってもよい。このように単結晶シリコンからなる仮接合基板2にイオン注入層を形成することで、仮接合基板2を分離する工程(g)において、工程(d)と同様の熱処理、機械的衝撃、ジェット噴射、超音波振動、光照射のいずれか1つまたは複数を併用することで、仮接合基板2のイオン注入層を第二の複合体5の圧電性単結晶膜11に残して、仮接合基板2の残りの部分を第二の複合体5から分離させることができる。
仮接合基板2へのイオン注入処理は、イオン種として水素原子イオン(H)および水素分子イオン(H )のどちらか一方または両方を用いてもよい。イオン注入量は、水素原子イオン(H)換算で1.0×1016atoms/cm以上、2.0×1017atoms/cm以下が好ましい。
このような仮接合基板2の分離を行った場合、圧電性単結晶膜11上に仮接合基板2のイオン注入層が残る。この仮接合基板2のイオン注入層については、除去してもよいし、残しておいてもよい。除去する場合、SC-1洗浄を行うことで、仮接合基板2のイオン注入層を酸化、エッチングして除去することができる。一方、複合基板10の用途によっては、仮接合基板2のイオン注入層を単結晶シリコン膜として残しておいてもよい。この場合、得られる複合基板は、支持基板と圧電性単結晶膜と単結晶シリコン膜とが順に積層された複合基板を得てもよい。
以下に、実施例および比較例について説明するが、本発明はこれらに限定されるものではない。
[実施例1]
圧電性単結晶基板として、400μmの厚みを有する片面鏡面の42°回転YカットのLiTaO基板(コングルーエント組成:Li量48.5%)と、仮接合基板として、400μmの厚みを有する片側鏡面の単結晶シリコン基板と、支持基板として、400μmの厚みを有する片側鏡面のサファイア基板とを用意した。これら3つの基板の鏡面側の表面粗さがRMSで1.0nm以下である事を確認した。その後、LT基板の鏡面側に、水素イオン(H)をドーズ量1×1017atoms/cm、加速電圧160KeVの条件にてイオン注入処理を施し、イオン注入層を形成した。
次に、LT基板と単結晶シリコン基板を非特許文献の「Takagi H. et al, “Room-temperature wafer bonding using argonbeam activation” From Proceedings-Electrochemical Society (2001), 99-35 (Semiconductor Wafer Bonding: Science, Technology, and Applications V), 265-274」に記載の常温接合法により接合して接合基板を作製した。具体的には、高真空のチヤンバー内に洗浄した基板をセットし、イオンビームを中性化したアルゴンの高速原子ビームを基板鏡面に照射して活性化処理を行った後、活性化処理したLT基板とシリコン基板の鏡面同士を接合した。この接合基板を120℃に加熱し、LT基板のイオン注入層をシリコン基板側に残してLT基板の残りの部分を接合基板から剥離した。その結果、シリコン基板上に900nm厚の薄化したLT膜(圧電性単結晶膜)が残ったLTonシリコンの第一の複合体を作製した。
続いて、この第一の複合体に650℃、300Vの条件で電圧を印加し再分極した後、LT膜の露出面を研磨して表面から30nmの厚みを除去し、表面粗さをRMSで1.0nm以下とした。そして、支持基板として準備したサファイア基板と常温接合法により接合し、サファイア/LT/単結晶シリコンの第二の複合体を得た。この第二の複合体の単結晶シリコン基板部分を研削研磨とSC-1洗浄により除去することで、LTonサファイアの複合基板を作製した。
このようにして得られたLTonサファイアの複合基板について、レーザーラマン分光測定装置(HORIBA Scientific社製LabRam HRシリーズ、He-Neイオンレーザー、スポットサイズ1μm、室温)を用いて、Li量の指標となる600cm-1付近のラマンシフトピークの半値幅(FWHM1)を測定し、測定した半値幅から上記の数式1を用いてLi濃度を算出した。その結果、LT膜の露出面(初期のLT基板のイオン注入面)のLi量は48.5%であった。初期のLT基板のLi量から減少がないことを確認した。
[実施例2]
単結晶シリコン基板の鏡面側にも、水素イオン(H)をドーズ量1.25×1017atoms/cm、加速電圧130KeVの条件にてイオン注入処理を施したことを除いて、実施例1と同様にして、LT基板と単結晶シリコン基板を準備し、イオン注入処理を施し、LT基板とシリコン基板を常温接合法により接合し、接合基板を得た。そして、この接合基板を実施例1と同様に加熱して、LT基板のイオン注入層を単結晶シリコン基板側に残してLT基板の残りの部分を接合基板から剥離することで、単結晶シリコン基板上に900nm厚の薄化したLT膜が残ったLTonシリコンの第一の複合体を作製した。
続いて、このLTonシリコンの複合基板に200℃、300Vの条件で電圧を印加し再分極した後、LT膜の露出面を研磨して表面から30nmの厚みを除去し、表面粗さをRMSで1.0nm以下とした。そして、実施例1と同様にサファイア基板と常温接合法により接合し、サファイア/LT/シリコンの第二の複合体を得た。この第2の複合体を300℃で加熱して、単結晶シリコン基板のイオン注入層をLT膜側に残して単結晶シリコン基板の残りの部分を第二の複合体から剥離した。そして、LT膜上に残った厚さ300nmのシリコン残膜をSC-1洗浄により除去することで、LTonサファイアの複合基板を作製した。
このようにして得られたLTonサファイアの複合基板について、実施例1と同様にレーザーラマン分光測定装置でLT膜のLi量を測定したところ、LT膜の露出面(初期のLT基板のイオン注入面)のLi量は48.5%であり、初期のLT基板のLi量から減少がないことを確認した。
[比較例]
実施例1と同様のLT基板とシリコン基板を準備し、LT基板の鏡面側に、水素イオン(H)をドーズ量1×1017atoms/cm、加速電圧160KeVの条件にてイオン注入処理を施すとともに、LT基板とシリコン基板を常温接合法により接合し、この接合基板を120℃に加熱し、LT基板をイオン注入層に沿って分離することでシリコン基板上に900nm厚の薄化したLT膜が残ったLTonシリコンの複合基板を作製した。
このようにして得られたLTonシリコンの複合基板の断面を透過電子顕微鏡(TEM)で観察した。その結果のTEM画像を図2に示す。また、このLTonシリコンの複合基板について、実施例1と同様にレーザーラマン分光測定装置でLT膜のLi量を測定した。その結果について、図2に示すTEM画像を参照して説明すると、支持基板23上のLT膜21の露出面22(イオン注入層の分離界面)のLi量は48.0%であり、実施例1、2と異なり、初期のLT基板よりもLi量が減少していることが分かった。比較例では、LT膜21のイオン注入面が支持基板23と接合しており、イオン注入側の表層部21aが支持基板23側に位置し、深層部21bが露出した状態になっている。実際、LT膜21の露出面22から約300nmの深さの層においてLi量が減少しており(図2の深層部21b)、一方、そこから支持基板23までの約650nmの厚みの層においてはLi量の減少がなかった(図2の表層部21a)。
1 圧電性単結晶基板
11 イオン注入層
11a 表層部
11b 深層部
2 仮接合基板
3 支持基板
4 第一の複合体
5 第二の複合体
10 複合基板
20 複合基板(比較例)
21 LT膜
21a 表層部
21b 深層部
22 分離界面
23 支持基板

Claims (5)

  1. 圧電性単結晶膜を備えた複合基板の製造方法であって、
    タンタル酸リチウムまたはニオブ酸リチウムからなる圧電性単結晶基板の一方の面に対してイオン注入処理を行い、前記圧電性単結晶基板の内部にイオン注入層を形成する工程であって、前記イオン注入処理のイオン種が水素原子イオン(H)および水素分子イオン(H )の少なくとも一方を含み、イオン注入量が水素原子イオン(H)換算で1.0×1016atoms/cm以上、3.0×1017atoms/cm以下である工程と、
    単結晶シリコン基板である仮接合基板の前記圧電性単結晶基板との接合面に対してイオン注入処理を行い、前記仮接合基板の内部にイオン注入層を形成する工程と、
    前記圧電性単結晶基板の前記イオン注入層が形成された面と前記仮接合基板の前記イオン注入処理をした接合面とを接合する工程と、
    前記圧電性単結晶基板を前記イオン注入層とその残りの部分とに分離し、前記仮接合基板上に2μm以下の厚みを有する圧電性単結晶膜を形成する工程と、
    前記圧電性単結晶膜の前記仮接合基板の接合面と対向する面に、支持基板を接合する工程と、
    前記仮接合基板の一部前記圧電性単結晶膜から分離する工程であって、前記仮接合基板を前記仮接合基板のイオン注入層とその残りの部分とに分離することによって行われ、前記圧電性単結晶膜上に2μm以下の厚みを有する単結晶シリコン膜を形成する工程
    を含む、圧電性単結晶膜を備えた複合基板の製造方法。
  2. 前記仮接合基板へのイオン注入処理は、イオン種が水素原子イオン(H)および水素分子イオン(H )の少なくとも一方を含み、イオン注入量が水素原子イオン(H)換算で1.0×1016atoms/cm以上、2.0×1017atoms/cm以下であり、前記仮接合基板へのイオン注入量は、前記圧電性単結晶基板へのイオン注入量よりも少なくする請求項に記載の圧電性単結晶膜を備えた複合基板の製造方法。
  3. 前記仮接合基板を前記仮接合基板のイオン注入層とその残りの部分とに分離することが、熱処理、機械的衝撃、ジェット噴射、超音波振動および光照射からなる群から選択される少なくとも1つにより行われる請求項又はに記載の圧電性単結晶膜を備えた複合基板の製造方法。
  4. 前記支持基板の材質が、ガラス、シリコン、石英、サファイア、スピネル、炭化ケイ素、窒化ケイ素および窒化アルミニウムからなる群から選ばれる請求項1~のいずれか一項に記載の圧電性単結晶膜を備えた複合基板の製造方法。
  5. 前記圧電性単結晶基板のイオン注入層とその残りの部分とに分離することが、熱処理、機械的衝撃、ジェット噴射、超音波振動および光照射からなる群から選択される少なくとも1つにより行われる請求項1~のいずれか一項に記載の圧電性単結晶膜を備えた複合基板の製造方法。
JP2020082667A 2020-05-08 2020-05-08 圧電性単結晶膜を備えた複合基板の製造方法 Active JP7402112B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020082667A JP7402112B2 (ja) 2020-05-08 2020-05-08 圧電性単結晶膜を備えた複合基板の製造方法
CN202180033640.0A CN115516760A (zh) 2020-05-08 2021-04-28 设置有压电单晶膜的复合基底的制造方法
US17/998,171 US20230216463A1 (en) 2020-05-08 2021-04-28 Method for manufacturing composite substrate provided with piezoelectric single crystal film
PCT/JP2021/016937 WO2021225102A1 (ja) 2020-05-08 2021-04-28 圧電性単結晶膜を備えた複合基板の製造方法
EP21800359.8A EP4148995A4 (en) 2020-05-08 2021-04-28 METHOD FOR PRODUCING A COMPOSITE SUBSTRATE WITH A PIEZOELECTRIC SINGLE CRYSTAL LAYER
KR1020227038131A KR20230007356A (ko) 2020-05-08 2021-04-28 압전성 단결정막을 구비한 복합 기판의 제조 방법
TW110116338A TW202213942A (zh) 2020-05-08 2021-05-06 具備壓電性單結晶膜之複合基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020082667A JP7402112B2 (ja) 2020-05-08 2020-05-08 圧電性単結晶膜を備えた複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021177609A JP2021177609A (ja) 2021-11-11
JP7402112B2 true JP7402112B2 (ja) 2023-12-20

Family

ID=78409630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020082667A Active JP7402112B2 (ja) 2020-05-08 2020-05-08 圧電性単結晶膜を備えた複合基板の製造方法

Country Status (7)

Country Link
US (1) US20230216463A1 (ja)
EP (1) EP4148995A4 (ja)
JP (1) JP7402112B2 (ja)
KR (1) KR20230007356A (ja)
CN (1) CN115516760A (ja)
TW (1) TW202213942A (ja)
WO (1) WO2021225102A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3131800B1 (fr) * 2022-01-07 2024-03-22 Soitec Silicon On Insulator Procédé de traitement de substrats
CN116761494A (zh) * 2023-08-22 2023-09-15 青禾晶元(晋城)半导体材料有限公司 一种复合压电衬底及其制备方法
CN117156947B (zh) * 2023-10-31 2024-02-20 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128268A1 (ja) 2011-03-22 2012-09-27 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
WO2013146374A1 (ja) 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623099B1 (ko) 2010-12-24 2016-05-20 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
EP2787638B1 (en) * 2012-11-14 2016-03-30 NGK Insulators, Ltd. Composite substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128268A1 (ja) 2011-03-22 2012-09-27 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
WO2013146374A1 (ja) 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法

Also Published As

Publication number Publication date
EP4148995A4 (en) 2024-06-12
TW202213942A (zh) 2022-04-01
KR20230007356A (ko) 2023-01-12
EP4148995A1 (en) 2023-03-15
JP2021177609A (ja) 2021-11-11
US20230216463A1 (en) 2023-07-06
WO2021225102A1 (ja) 2021-11-11
CN115516760A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
JP7402112B2 (ja) 圧電性単結晶膜を備えた複合基板の製造方法
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP6801109B2 (ja) 圧電性材料基板と支持基板との接合体
CN111066243B (zh) 弹性波元件及其制造方法
JP6648346B1 (ja) 圧電性材料基板と支持基板との接合体
JP7050940B2 (ja) ナノレベルの単結晶薄膜
JP7455205B2 (ja) 複合基板および複合基板の製造方法
WO2021225101A1 (ja) 圧電体複合基板およびその製造方法
WO2022259591A1 (ja) 複合基板および複合基板の製造方法
WO2024063072A1 (ja) 接合基板、及び接合基板の製造方法
EP4068625A1 (en) Joined body of piezoelectric material substrate and support substrate
EP3985869A1 (en) Composite substrate, elastic wave element, and production method for composite substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231208

R150 Certificate of patent or registration of utility model

Ref document number: 7402112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150