JP7400293B2 - Semiconductor device and semiconductor device manufacturing method - Google Patents

Semiconductor device and semiconductor device manufacturing method Download PDF

Info

Publication number
JP7400293B2
JP7400293B2 JP2019175304A JP2019175304A JP7400293B2 JP 7400293 B2 JP7400293 B2 JP 7400293B2 JP 2019175304 A JP2019175304 A JP 2019175304A JP 2019175304 A JP2019175304 A JP 2019175304A JP 7400293 B2 JP7400293 B2 JP 7400293B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
semiconductor chip
region
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019175304A
Other languages
Japanese (ja)
Other versions
JP2021002637A (en
Inventor
賢平 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2021002637A publication Critical patent/JP2021002637A/en
Application granted granted Critical
Publication of JP7400293B2 publication Critical patent/JP7400293B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含んでいる。また、半導体装置の小型化及びインテリジェント化を目的として、インテリジェントパワースイッチ等の半導体装置がある。インテリジェントパワースイッチは、縦型パワー半導体素子を含むトランジスタ部と、この縦型パワー半導体素子の制御・保護用回路を構成する横型半導体素子を含む制御回路部とを設けた半導体チップを搭載したものである（例えば、特許文献１参照）。 The semiconductor device includes, for example, a semiconductor chip such as an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In addition, there are semiconductor devices such as intelligent power switches for the purpose of making semiconductor devices smaller and more intelligent. An intelligent power switch is equipped with a semiconductor chip that includes a transistor section that includes a vertical power semiconductor element, and a control circuit section that includes a horizontal semiconductor element that constitutes a control and protection circuit for the vertical power semiconductor element. (For example, see Patent Document 1).

このような半導体装置では、温度差が大きい温度変化が生じる環境下でも高い信頼性が得られるために、半導体チップとダイパッドとを接合するはんだの強度を高め、半導体チップの剥離等を防ぐ必要がある。このため、はんだ量を増やしてはんだを厚くして、はんだの強度を高め、半導体装置の温度変化に対する信頼性の向上が図られている（例えば、特許文献２参照）。 In order to achieve high reliability in such semiconductor devices even in environments with large temperature differences and temperature changes, it is necessary to increase the strength of the solder that joins the semiconductor chip and the die pad to prevent the semiconductor chip from peeling off. be. For this reason, attempts have been made to increase the amount of solder and make the solder thicker to increase the strength of the solder and improve the reliability of semiconductor devices against temperature changes (for example, see Patent Document 2).

再公表２０１５－１７４１９７号公報Re-publication No. 2015-174197 特開２００２－３５３３７８号公報Japanese Patent Application Publication No. 2002-353378

半導体装置の小型化並びに半導体チップのサイズの縮小化に伴い、はんだの塗布領域も縮小化が必要となる。しかし、はんだの強度を高めるためにはんだを厚くするとその分はんだの量が増加してしまい、塗布領域も広がり、半導体装置の小型化が進まない。 With the miniaturization of semiconductor devices and the reduction in the size of semiconductor chips, the area to which solder is applied also needs to be reduced. However, if the solder is made thicker in order to increase the strength of the solder, the amount of solder increases accordingly, and the application area also becomes wider, which hinders the miniaturization of semiconductor devices.

また、はんだを厚くするとその厚さにばらつきが生じやすくなる。これに伴い、はんだに搭載される半導体チップも傾いてしまうおそれがある。傾いた半導体チップに対してボンディングワイヤをボンディングするとボンディングのための超音波が半導体チップに適切に伝わらず、ワイヤを確実に接合することができず、ボンディングワイヤの剥離等が生じやすくなる。 Additionally, thicker solder tends to cause variations in its thickness. As a result, the semiconductor chip mounted on the solder may also be tilted. When a bonding wire is bonded to a tilted semiconductor chip, ultrasonic waves for bonding are not properly transmitted to the semiconductor chip, the wire cannot be reliably bonded, and the bonding wire is likely to peel off.

本発明はこのような点に鑑みてなされたものであり、はんだの厚さの増大を抑制しつつ、信頼性を維持することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device and a method for manufacturing a semiconductor device that can maintain reliability while suppressing an increase in solder thickness. do.

本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、おもて面の接合領域に前記半導体チップが接合されるダイパッドと、前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、を有し、前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部のみに重複し、空洞部を含む第２部分とを備える、半導体装置を提供する。 According to one aspect of the present invention, there is provided a semiconductor chip including a transistor portion including a transistor configured at one end in a plan view, and a control circuit portion including a control circuit configured in the remaining portion; a die pad to which the semiconductor chip is bonded to a bonding area; and a solder provided between a back surface of the semiconductor chip and the bonding area to bond the semiconductor chip and the bonding area, the solder being A semiconductor device is provided, comprising a first portion that overlaps the transistor section in a plan view, and a second portion that overlaps only the control circuit section and includes a cavity.

本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、前記半導体チップが接合される接合領域がおもて面に設定されたダイパッドとを用意する用意工程と、前記半導体チップの前記制御回路部の裏面、または、前記ダイパッドの前記接合領域の前記半導体チップの前記制御回路部に対応する領域のいずれかのみに撥水領域を形成する撥水処理工程と、前記ダイパッドにはんだを介して前記半導体チップを接合する工程と、を有する半導体装置の製造方法を提供する。 According to one aspect of the present invention, the semiconductor chip is bonded to a semiconductor chip including a transistor portion including a transistor configured at one end in plan view and a control circuit portion including a control circuit configured in the remaining portion. a die pad having a bonding area set on the front surface thereof; and a step of preparing a die pad having a bonding area set on the front surface thereof; Provided is a method for manufacturing a semiconductor device, comprising: a water repellent treatment step of forming a water repellent region only in one of the regions corresponding to the above, and a step of bonding the semiconductor chip to the die pad via solder.

本発明の一観点によれば、平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、おもて面の接合領域に前記半導体チップが接合されるダイパッドと、前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、を有し、前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、はんだの空隙率が前記第１部分よりも大きい第２部分とを備える、半導体装置を提供する。 According to one aspect of the present invention, there is provided a semiconductor chip including a transistor portion including a transistor configured at one end in a plan view, and a control circuit portion including a control circuit configured in the remaining portion; a die pad to which the semiconductor chip is bonded to a bonding area; and a solder provided between a back surface of the semiconductor chip and the bonding area to bond the semiconductor chip and the bonding area, the solder being A semiconductor device is provided, comprising a first portion that overlaps the transistor portion in a plan view, and a second portion that overlaps the control circuit portion and has a larger porosity of solder than the first portion.

上記構成の半導体装置及び半導体装置の製造方法は、はんだの厚さの増大を抑制しつつ、信頼性を維持することができる。 The semiconductor device and the method for manufacturing the semiconductor device having the above configuration can maintain reliability while suppressing increase in solder thickness.

第１の実施の形態の半導体装置の外観を説明するための図である。1 is a diagram for explaining the appearance of a semiconductor device according to a first embodiment; FIG. 第１の実施の形態の半導体装置の透視的平面図である。1 is a perspective plan view of a semiconductor device according to a first embodiment; FIG. 第１の実施の形態の半導体装置の側断面図である。1 is a side sectional view of a semiconductor device according to a first embodiment; FIG. 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。3 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment. 第１の実施の形態の半導体装置の製造方法を説明するための図である。FIG. 3 is a diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment. 第１の実施の形態の半導体装置の製造方法に含まれるリードフレームのセット工程を説明するための図である。FIG. 3 is a diagram for explaining a lead frame setting process included in the semiconductor device manufacturing method of the first embodiment. 第１の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。FIG. 3 is a diagram for explaining a water repellent treatment step included in the method of manufacturing a semiconductor device according to the first embodiment. 第１の実施の形態の半導体装置の製造方法に含まれるはんだ塗布工程を説明するための図である。FIG. 3 is a diagram for explaining a solder application step included in the method for manufacturing a semiconductor device according to the first embodiment. 第１の実施の形態の半導体装置の製造方法に含まれる半導体チップセット工程を説明するための図である。FIG. 3 is a diagram for explaining a semiconductor chipset step included in the method for manufacturing a semiconductor device according to the first embodiment. 第１の実施の形態の半導体装置の製造方法に含まれる封止工程を説明するための図である。FIG. 3 is a diagram for explaining a sealing step included in the method for manufacturing a semiconductor device according to the first embodiment. 第１の実施の形態の半導体装置におけるダイパッドに対する撥水領域の形成領域を説明するための図である。FIG. 3 is a diagram for explaining a formation region of a water-repellent region for a die pad in the semiconductor device of the first embodiment. 第２の実施の形態の半導体装置の製造方法を説明するための図である。FIG. 7 is a diagram for explaining a method of manufacturing a semiconductor device according to a second embodiment. 第３の実施の形態の半導体装置の透視的平面図である。FIG. 7 is a perspective plan view of a semiconductor device according to a third embodiment. 第３の実施の形態の半導体装置の側断面図である。FIG. 7 is a side cross-sectional view of a semiconductor device according to a third embodiment. 第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図（その１）である。FIG. 7 is a diagram (part 1) for explaining a water repellent treatment step included in the method for manufacturing a semiconductor device according to the third embodiment; 第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図（その２）である。FIG. 7 is a diagram (part 2) for explaining a water repellent treatment step included in the method for manufacturing a semiconductor device according to the third embodiment; 第４の実施の形態の半導体装置の透視的平面図である。FIG. 7 is a perspective plan view of a semiconductor device according to a fourth embodiment. 第４の実施の形態の半導体装置の側断面図である。FIG. 7 is a side sectional view of a semiconductor device according to a fourth embodiment. 第４の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。FIG. 7 is a diagram for explaining a water repellent treatment step included in a method for manufacturing a semiconductor device according to a fourth embodiment. 第５の実施の形態の半導体装置の製造方法を説明するための図である。FIG. 7 is a diagram for explaining a method of manufacturing a semiconductor device according to a fifth embodiment.

［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置について、図１～図３を用いて説明する。図１は、第１の実施の形態の半導体装置の外観を説明するための図である。図２は、第１の実施の形態の半導体装置の透視的平面図であり、図３は、第１の実施の形態の半導体装置の側断面図である。なお、図２は、図１の半導体装置１０の平面図を透視的に示している。また、図３（Ａ）は、図２の一点鎖線Ｘ１－Ｘ１による断面図、図３（Ｂ）は、図２の一点鎖線Ｘ２－Ｘ２による断面図をそれぞれ表している。 [First embodiment]
Hereinafter, a semiconductor device according to a first embodiment will be described using FIGS. 1 to 3 with reference to the drawings. FIG. 1 is a diagram for explaining the appearance of a semiconductor device according to a first embodiment. FIG. 2 is a perspective plan view of the semiconductor device of the first embodiment, and FIG. 3 is a side sectional view of the semiconductor device of the first embodiment. Note that FIG. 2 shows a perspective plan view of the semiconductor device 10 of FIG. 1. Further, FIG. 3(A) shows a cross-sectional view taken along the dashed-dotted line X1-X1 in FIG. 2, and FIG. 3(B) shows a cross-sectional view taken along the dashed-dotted line X2-X2 in FIG.

また、第１，第２の実施の形態において、おもて面とは、図１の半導体装置１０が上側を向いた面であり、例えば、図２のダイパッド２０において半導体チップ５０が搭載された面がおもて面である。裏面とは、図１の半導体装置１０において、下側を向いた面を表す。例えば、図３のダイパッド２０において半導体チップ５０が搭載された面の反対側の面が裏面である。これらの図以外でもおもて面及び裏面は同様の方向性を意味する。 Further, in the first and second embodiments, the front surface is the surface on which the semiconductor device 10 in FIG. 1 faces upward, and for example, on the die pad 20 in FIG. The surface is the front. The back surface refers to the surface facing downward in the semiconductor device 10 of FIG. For example, in the die pad 20 of FIG. 3, the surface opposite to the surface on which the semiconductor chip 50 is mounted is the back surface. The front surface and the back surface have the same directionality in other drawings as well.

半導体装置１０は、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続する複数のボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている。半導体装置１０は、少なくとも、１つのダイパッド２０と１つの半導体チップ５０があればよい。このような構成を有する半導体装置１０は、封止側面７１，７２の長さは２．５ｍｍ以上、６ｍｍ以下、厚さは０．５ｍｍ以上、２ｍｍ以下である。 The semiconductor device 10 includes a die pad 20, a plurality of connection terminals 30, a semiconductor chip 50 disposed on the die pad 20 via a solder 40, and a plurality of bonding wires 60 that electrically connect the semiconductor chip 50 and the connection terminals 30. We are prepared. The semiconductor device 10 is configured such that these members are sealed in a substantially cubic shape by a sealing member 70. The semiconductor device 10 only needs to include at least one die pad 20 and one semiconductor chip 50. In the semiconductor device 10 having such a configuration, the length of the sealing side surfaces 71 and 72 is 2.5 mm or more and 6 mm or less, and the thickness is 0.5 mm or more and 2 mm or less.

ダイパッド２０は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、ダイパッド２０のおもて面には、後述するように、半導体チップ５０が接合される接合領域２１（後述）が設定されている。さらに、この接合領域２１には、撥水領域２３（図３（Ｂ））が形成されている。撥水領域２３は、ダイパッド２０の接合領域２１の中で、撥水領域２３以外の領域と比べてはんだ濡れ性が悪い領域である。そのため、ダイパッド２０の接合領域２１に、後述するようにはんだ４０が塗布されると、はんだ溶融した時に撥水領域２３でははんだ４０を弾き、撥水領域２３以外の接合領域２１にはんだ４０が流れる。このため、ダイパッド２０の接合領域２１の全面にはんだ４０を塗布すると、はんだ４０を溶融させた後には撥水領域２３以外の領域にははんだ４０が存在するものの、撥水領域２３上にははんだ４０が存在せず、空隙（空洞部４３）が生成される。なお、図２では、半導体チップ５０の制御回路部５２に対向するはんだ４０に含まれる空洞部４３の位置を破線で示している。 The die pad 20 is made of a metal having excellent thermal conductivity such as aluminum, iron, silver, copper, or an alloy containing at least one of these. Furthermore, a bonding region 21 (described later) to which a semiconductor chip 50 is bonded is set on the front surface of the die pad 20, as will be described later. Furthermore, a water-repellent region 23 (FIG. 3(B)) is formed in this bonding region 21. The water-repellent region 23 is a region in the bonding region 21 of the die pad 20 that has poor solder wettability compared to regions other than the water-repellent region 23 . Therefore, when solder 40 is applied to the bonding area 21 of the die pad 20 as described later, when the solder melts, the solder 40 is repelled in the water-repellent area 23 and the solder 40 flows to the bonding area 21 other than the water-repellent area 23. . Therefore, when the solder 40 is applied to the entire surface of the bonding area 21 of the die pad 20, although the solder 40 is present in areas other than the water-repellent area 23 after the solder 40 is melted, there is no solder 40 on the water-repellent area 23. 40 does not exist, and a void (cavity portion 43) is generated. In FIG. 2, the position of the cavity 43 included in the solder 40 facing the control circuit section 52 of the semiconductor chip 50 is indicated by a broken line.

ダイパッド２０の対向する短辺には、切り落とされたフレーム部（後述）からダイパッド２０を支持していた吊りピン部２２が構成されている。吊りピン部２２は、ダイパッド２０の対向するそれぞれの短辺に、２つずつ形成されていてよい。このようなダイパッド２０の裏面は、図示は省略するものの、封止部材７０の裏面側にあたる封止主面から表出されて、封止主面と同一平面を成している。また、ダイパッド２０の吊りピン部２２の端面は封止部材７０の対向する２つの封止側面７２から露出している。 A hanging pin portion 22 that supported the die pad 20 from a cut-off frame portion (described later) is formed on the opposite short side of the die pad 20. Two hanging pin portions 22 may be formed on each opposing short side of the die pad 20 . Although not shown, the back surface of the die pad 20 is exposed from the main sealing surface, which is the back surface of the sealing member 70, and is flush with the main sealing surface. Further, the end surfaces of the hanging pin portions 22 of the die pad 20 are exposed from two opposing sealing side surfaces 72 of the sealing member 70.

接続端子３０は、ボンディングワイヤ６０が接合される平板状であって、平面視でＴ字型あるいはＩ字型を成している（なお、図２では、Ｔ字型の場合を示している）。接続端子３０は、ダイパッド２０を挟んだ両側にそれぞれ４つずつ配列している。なお、接続端子３０の個数は一例であって、この場合に限らない。さらに、接続端子３０は、図示を省略するものの、その裏面が封止部材７０の封止主面から表出し、封止主面及びダイパッド２０の裏面と同一平面を成している。このような接続端子３０は、導電性に優れた銅あるいは銅合金等の金属により構成されている。そして、耐食性を向上させるために、例えば、すず、銀、すず合金または銀合金により構成される材料をめっき膜とするめっき処理等により表面に形成されている。 The connection terminal 30 has a flat plate shape to which the bonding wire 60 is bonded, and has a T-shape or an I-shape when viewed from above (note that FIG. 2 shows a T-shape). . Four connection terminals 30 are arranged on each side of the die pad 20 . Note that the number of connection terminals 30 is an example, and is not limited to this case. Furthermore, although not shown, the back surface of the connection terminal 30 is exposed from the main sealing surface of the sealing member 70 and is flush with the main sealing surface and the back surface of the die pad 20 . The connection terminal 30 is made of a metal such as copper or copper alloy, which has excellent conductivity. In order to improve corrosion resistance, the surface is formed by a plating process using a material made of, for example, tin, silver, a tin alloy, or a silver alloy as a plating film.

はんだ４０は、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。また、はんだ４０は、後の図８に示されるように、第１部分４１と第２部分４２とを含んでいる。 For example, the solder 40 is mainly made of at least one of the following alloys: an alloy consisting of tin-silver-copper, an alloy consisting of tin-zinc-bismuth, an alloy consisting of tin-copper, and an alloy consisting of tin-silver-indium-bismuth. Consists of lead-free solder as a component. Additionally, additives such as nickel, germanium, cobalt or silicon may be included. Further, the solder 40 includes a first portion 41 and a second portion 42, as shown in FIG. 8 later.

半導体チップ５０は、例えば、シリコンまたは炭化シリコンから構成された、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含むトランジスタ部５１を含んでいる。このような半導体チップ５０は、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。半導体チップ５０は、さらに、このようなスイッチング素子をそれぞれ制御するための制御回路を含む制御回路部５２を含んでいる。半導体チップ５０は、例えば、図２に示されるように、平面視で一端部にトランジスタ部５１が、残りの部分に制御回路部５２がそれぞれ構成されている。また、このような半導体チップ５０の長辺は、１．５ｃｍ以上、４ｃｍ以下、短辺は、１ｃｍ以上、３．２ｃｍ以下である。 The semiconductor chip 50 includes a transistor section 51 that is made of silicon or silicon carbide and includes switching elements such as IGBTs and power MOSFETs. Such a semiconductor chip 50 has, for example, an input electrode (drain electrode or collector electrode) as a main electrode on the back surface, a control electrode (gate electrode) and an output electrode (source electrode or emitter electrode) as the main electrode on the front surface. ). The semiconductor chip 50 further includes a control circuit section 52 including a control circuit for controlling each of such switching elements. For example, as shown in FIG. 2, the semiconductor chip 50 includes a transistor portion 51 at one end and a control circuit portion 52 at the remaining portion in plan view. Further, the long side of such a semiconductor chip 50 is 1.5 cm or more and 4 cm or less, and the short side is 1 cm or more and 3.2 cm or less.

上記の半導体チップ５０は、その裏面側がダイパッド２０上にはんだ４０により接合されている。この際、はんだ４０は、平面視で半導体チップ５０のトランジスタ部５１に重複する第１部分４１（図３（Ａ））と、半導体チップ５０の制御回路部５２に重複し、空洞部４３を含む第２部分４２（図３（Ｂ））とを備える。また、このようにして半導体チップ５０とダイパッド２０とを接合するはんだ４０の厚さは、１０μｍ以上、１００μｍ以下である。さらに、好ましくは、２０μｍ以上、１００μｍ以下である。この範囲より薄すぎても、厚すぎてもはんだ４０の強度が低下し、半導体チップ５０の剥離が生じやすくなる。 The back side of the semiconductor chip 50 described above is bonded onto the die pad 20 by solder 40. At this time, the solder 40 includes a first portion 41 (FIG. 3A) that overlaps with the transistor portion 51 of the semiconductor chip 50 in plan view, and a cavity portion 43 that overlaps with the control circuit portion 52 of the semiconductor chip 50. A second portion 42 (FIG. 3(B)). Further, the thickness of the solder 40 that joins the semiconductor chip 50 and the die pad 20 in this way is 10 μm or more and 100 μm or less. Furthermore, preferably it is 20 μm or more and 100 μm or less. If it is too thin or too thick than this range, the strength of the solder 40 will decrease and the semiconductor chip 50 will easily peel off.

ボンディングワイヤ６０は、導電性に優れたアルミニウム、銅等の金属、または、少なくともこれらの一種を含む合金等により構成されている。なお、半導体装置１０のボンディングワイヤ６０では、銅または銅合金により構成されている。また、この径は、１００μｍ以上、１ｍｍ以下であることが好ましい。また、ボンディングワイヤ６０に替えて、板状のリードフレームまたは薄帯状のリボン等の接続部材を用いてもよい。封止部材７０は、例えば、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂を用いることができる。 The bonding wire 60 is made of a highly conductive metal such as aluminum or copper, or an alloy containing at least one of these metals. Note that the bonding wire 60 of the semiconductor device 10 is made of copper or a copper alloy. Moreover, it is preferable that this diameter is 100 μm or more and 1 mm or less. Furthermore, instead of the bonding wire 60, a connecting member such as a plate-shaped lead frame or a thin strip-shaped ribbon may be used. For the sealing member 70, thermosetting resin such as epoxy resin and phenol resin can be used, for example.

次に、このような半導体装置１０の製造方法について、図４～図１０並びに図１～図３を用いて説明する。図４は、第１の実施の形態の半導体装置の製造方法を示すフローチャートであり、図５は、第１の実施の形態の半導体装置の製造方法を説明するための図である。図６は、第１の実施の形態の半導体装置の製造方法に含まれるリードフレームのセット工程を説明するための図であり、図７は、第１の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。図８は、第１の実施の形態の半導体装置の製造方法に含まれるはんだ塗布工程を説明するための図であり、図９は、第１の実施の形態の半導体装置の製造方法に含まれる半導体チップセット工程を説明するための図である。図１０は、第１の実施の形態の半導体装置の製造方法に含まれる封止工程を説明するための図である。図５は、図７及び図９の一点鎖線Ｘ－Ｘによる断面図をそれぞれ表している。図６～図１０は、平面の要部をそれぞれ表している。 Next, a method for manufacturing such a semiconductor device 10 will be explained using FIGS. 4 to 10 and FIGS. 1 to 3. FIG. 4 is a flowchart showing the method for manufacturing the semiconductor device according to the first embodiment, and FIG. 5 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment. FIG. 6 is a diagram for explaining a lead frame setting step included in the semiconductor device manufacturing method of the first embodiment, and FIG. 7 is a diagram for explaining a lead frame setting step included in the semiconductor device manufacturing method of the first embodiment. It is a figure for explaining the water repellent treatment process included. FIG. 8 is a diagram for explaining a solder application process included in the method for manufacturing a semiconductor device according to the first embodiment, and FIG. 9 is a diagram for explaining a solder application step included in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 3 is a diagram for explaining a semiconductor chipset process. FIG. 10 is a diagram for explaining a sealing process included in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 5 shows a cross-sectional view taken along the dashed line XX in FIGS. 7 and 9, respectively. 6 to 10 each represent the main parts of the plane.

［ステップＳ１］ ダイパッド２０及び接続端子３０を含むリードフレーム（後述）、半導体チップ５０、封止部材７０等を予め用意する。半導体チップ５０及び封止部材７０については既述のものを用意する。リードフレームは、例えば、銅または銅合金により構成される。 [Step S1] A lead frame (described later) including a die pad 20 and connection terminals 30, a semiconductor chip 50, a sealing member 70, and the like are prepared in advance. As for the semiconductor chip 50 and the sealing member 70, those already described are prepared. The lead frame is made of copper or a copper alloy, for example.

［ステップＳ２］ リードフレームを所定位置にセットする。例えば、図６に示すリードフレーム８０は、ダイパッド２０が吊りピン部２２を介して接続された一対のフレーム部８１と、一対のフレーム部８１を接続すると共に、複数の接続端子３０が接続されているタイバー８２とを有している。このようにリードフレーム８０は、ダイパッド２０と複数の接続端子３０とが一体となっている。このようなリードフレーム８０は、所定の金型で金属板を打ち抜くことで形成することができる。 [Step S2] Set the lead frame at a predetermined position. For example, the lead frame 80 shown in FIG. 6 connects a pair of frame parts 81 to which the die pad 20 is connected via the hanging pin part 22, and a plurality of connection terminals 30 are connected to the pair of frame parts 81. It has a tie bar 82. In this way, in the lead frame 80, the die pad 20 and the plurality of connection terminals 30 are integrated. Such a lead frame 80 can be formed by punching a metal plate using a predetermined mold.

［ステップＳ３］ リードフレーム８０に含まれるダイパッド２０の接合領域２１に、例えば、図７に示されるように、撥水処理を行って撥水領域２３を形成する。撥水領域２３は、後に接合領域２１に半導体チップ５０を接合させた際の制御回路部５２に対応する領域に形成される。また、ダイパッド２０の撥水領域２３の表面粗さは、他の接合領域２１の表面粗さよりも粗く構成されてもよい。このような撥水領域２３は、例えば、図５（Ａ）に示されるように当該領域にレーザー加工により形成される。レーザー加工により、表面粗さを粗くすることができる。または、大気中あるいは酸素中でレーザー加工することにより、当該領域に酸化膜を形成してもよい。または、ポリイミド等の樹脂を塗布してもよい。 [Step S3] Water repellent treatment is performed on the bonding region 21 of the die pad 20 included in the lead frame 80, as shown in FIG. 7, for example, to form a water repellent region 23. The water-repellent region 23 is formed in a region corresponding to the control circuit portion 52 when the semiconductor chip 50 is bonded to the bonding region 21 later. Furthermore, the surface roughness of the water-repellent region 23 of the die pad 20 may be configured to be rougher than the surface roughness of the other bonding regions 21 . Such a water-repellent region 23 is formed in the region by laser processing, for example, as shown in FIG. 5(A). Laser processing can increase surface roughness. Alternatively, an oxide film may be formed in the region by laser processing in air or oxygen. Alternatively, a resin such as polyimide may be applied.

［ステップＳ４］ リードフレーム８０に含まれるダイパッド２０の撥水領域２３を含む接合領域２１の全面に、図８に示されるように、はんだ４０を塗布する。この際のはんだ４０は、後に半導体チップ５０を接合した際にトランジスタ部５１と重複する第１部分４１と、同様に制御回路部５２と重複する第２部分４２とに便宜的に分けられる。なお、図８には、第２部分４２に撥水領域２３に対応する箇所を破線で示している。 [Step S4] As shown in FIG. 8, solder 40 is applied to the entire surface of the bonding region 21 including the water-repellent region 23 of the die pad 20 included in the lead frame 80. The solder 40 at this time is conveniently divided into a first portion 41 that overlaps with the transistor portion 51 when the semiconductor chip 50 is bonded later, and a second portion 42 that similarly overlaps with the control circuit portion 52. Note that in FIG. 8, the portions of the second portion 42 corresponding to the water-repellent regions 23 are shown with broken lines.

［ステップＳ５］ リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上に半導体チップ５０を位置合わせし（図５（Ｂ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、ダイパッド２０の接合領域２１の撥水領域２３を十分に濡らすことができず、また、撥水領域２３以外の接合領域２１は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図５（Ｃ）に示されるように、撥水領域２３に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、１０μｍ以上、１００μｍ以下である。なお、図９には、半導体チップ５０の制御回路部５２に空洞部４３に対応する箇所を破線で示している。 [Step S5] The semiconductor chip 50 is aligned on the solder 40 applied on the die pad 20 included in the lead frame 80 (FIG. 5(B)), and the semiconductor chip 50 is bonded to the solder 40 while heating to form the die pad. Press it to the 20 side to set it. The transistor portion 51 of the semiconductor chip 50 is bonded to the die pad 20 by solder 40 (first portion 41). On the other hand, the solder 40 (second portion 42) cannot sufficiently wet the water-repellent region 23 of the bonding region 21 of the die pad 20, and can sufficiently wet the bonding region 21 other than the water-repellent region 23. . Therefore, as shown in FIG. 5C, the solder 40 (second portion 42) includes a cavity 43 in a portion facing the water-repellent region 23, and is connected to the control circuit portion 52 of the semiconductor chip 50. The die pad 20 is bonded to the die pad 20. The thickness of the solder 40 at this time is 10 μm or more and 100 μm or less. In addition, in FIG. 9, the portion corresponding to the cavity 43 in the control circuit section 52 of the semiconductor chip 50 is shown by a broken line.

仮に、半導体チップ５０とダイパッド２０とを接合するはんだ４０の第２部分４２が空洞部４３を含んでいない場合には、熱サイクルにより、はんだ４０に熱応力が発生してはんだ４０の角部にクラックが発生してしまう。これにより、半導体装置１０の信頼性の低下を招いてしまう。はんだ４０の角部のクラックの発生を抑制するためにはんだ４０を厚くすることが考えられる。はんだ４０を厚くすると、はんだ４０に対するクラックの発生は抑制されるものの、既述の通り、はんだ４０の厚さが不均一になってはんだ４０に配置される半導体チップ５０が傾くおそれがあり、また、はんだ量の増加に伴い小型化が難しくなる。 If the second portion 42 of the solder 40 that joins the semiconductor chip 50 and the die pad 20 does not include the cavity 43, thermal stress will be generated in the solder 40 due to thermal cycles and the corners of the solder 40 will be damaged. Cracks will occur. This causes a decrease in the reliability of the semiconductor device 10. In order to suppress the occurrence of cracks at the corners of the solder 40, it is possible to make the solder 40 thicker. Although increasing the thickness of the solder 40 suppresses the occurrence of cracks in the solder 40, as described above, the thickness of the solder 40 becomes uneven, which may cause the semiconductor chip 50 placed on the solder 40 to tilt. , miniaturization becomes difficult as the amount of solder increases.

一方、第１の実施の形態のように半導体チップ５０とダイパッド２０とを接合するはんだ４０の第２部分４２が空洞部４３を含むことで、はんだ４０の角部のクラックの発生を抑制することができる。空洞部４３を含まないはんだ４０の対角線の長さに比べて、空洞部４３の縁部からはんだ４０の角部までの長さ（図９中の破線矢印）は短くなる。このため、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。したがって、このようなはんだ４０は厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。また、半導体チップ５０では、トランジスタ部５１の方が制御回路部５２よりも発熱量が大きい。特に近年はトランジスタ部５１で炭化シリコンが適用される場合が増えている。炭化シリコンが用いられた半導体素子は、シリコンが用いられた場合に比べて多くの電流を流すために発熱量も増加する。このため、半導体チップ５０のトランジスタ部５１は高い放熱性が求められ、はんだ４０の第１部分４１に空洞部４３を含ませることは好ましくない。このため、空洞部４３は、はんだ４０の第１部分４１ではなく、第２部分４２内に含ませることが望まれる。 On the other hand, since the second portion 42 of the solder 40 that joins the semiconductor chip 50 and the die pad 20 includes the cavity 43 as in the first embodiment, the occurrence of cracks at the corners of the solder 40 can be suppressed. I can do it. The length from the edge of the cavity 43 to the corner of the solder 40 (indicated by the dashed arrow in FIG. 9) is shorter than the length of the diagonal line of the solder 40 that does not include the cavity 43. Therefore, thermal stress caused to the solder 40 due to thermal cycles can be reduced, and cracks at the corners of the solder 40 can be prevented from occurring. Therefore, the thickness of such solder 40 can be reduced, and the semiconductor device 10 can be made smaller. Furthermore, since variations in the thickness of the solder 40 can be suppressed, the inclination of the semiconductor chip 50 bonded onto the solder 40 is also suppressed. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately. Therefore, the reliability of the semiconductor device 10 is maintained. Further, in the semiconductor chip 50, the transistor section 51 generates a larger amount of heat than the control circuit section 52. Particularly in recent years, silicon carbide has been increasingly used in the transistor section 51. Semiconductor elements using silicon carbide allow more current to flow than when silicon carbide is used, and therefore generate more heat. For this reason, the transistor portion 51 of the semiconductor chip 50 is required to have high heat dissipation properties, and it is not preferable for the first portion 41 of the solder 40 to include the cavity portion 43. For this reason, it is desirable that the cavity 43 be included in the second portion 42 of the solder 40 rather than in the first portion 41 .

なお、はんだ４０の第２部分４２に含まれる空洞部４３は、実際は、はんだ４０が全く含まれていないということではなく、他のはんだ４０の部分よりも空隙率が高い領域が一定の範囲を占めている。空隙率とは、はんだ４０内の空隙（ボイド）の総体積をはんだ４０の体積で割ったものである。はんだ４０の第２部分４２の空隙率は、１０％以上、３０％以下である。空隙率がこの範囲よりも小さい場合には、応力緩和の効果が得られない。また、空隙率がこの範囲よりも大きい場合には、はんだ４０の残存領域が少なくなりすぎてクラックが発生し易くなる。一般的に、塗布されて固化したはんだ４０には自然発生的に発生したボイドが含まれる。但し、はんだ４０の第１部分４１の空隙率は、第２部分の空隙率よりも十分低く、１％以上、１０％未満である。 Note that the hollow portion 43 included in the second portion 42 of the solder 40 does not actually contain any solder 40, but rather has a certain range of regions with higher porosity than other portions of the solder 40. is occupying. The porosity is the total volume of voids in the solder 40 divided by the volume of the solder 40. The porosity of the second portion 42 of the solder 40 is 10% or more and 30% or less. If the porosity is smaller than this range, no stress relaxation effect can be obtained. Furthermore, if the porosity is larger than this range, the remaining area of the solder 40 will be too small and cracks will easily occur. Generally, the solder 40 that has been applied and solidified includes naturally occurring voids. However, the porosity of the first portion 41 of the solder 40 is sufficiently lower than the porosity of the second portion, which is 1% or more and less than 10%.

［ステップＳ６］ リードフレーム８０のダイパッド２０にはんだ４０により接合された半導体チップ５０とタイバー８２とをボンディングワイヤ６０で電気的に接続する（図示を省略）。リードフレーム８０のダイパッド２０に配置された半導体チップ５０と接続端子３０とボンディングワイヤ６０とを、図１０に示されるように、封止部材７０を用いて所定の金型中で成形し、封止部材７０で封止する。 [Step S6] The semiconductor chip 50 bonded to the die pad 20 of the lead frame 80 by the solder 40 and the tie bar 82 are electrically connected by the bonding wire 60 (not shown). The semiconductor chip 50, the connection terminals 30, and the bonding wires 60 arranged on the die pad 20 of the lead frame 80 are molded and sealed in a predetermined mold using a sealing member 70, as shown in FIG. It is sealed with a member 70.

［ステップＳ７］ リードフレーム８０のフレーム部８１及びタイバー８２から封止部材７０で封止したダイパッド２０及び接続端子３０を分離する。この分離には、例えば、タイバー８２及び吊りピン部２２を金型で打ち抜き、あるいは、ダイシングブレードによるダイシングが行われる。以上の工程により、図１～図３に示される半導体装置１０が得られる。 [Step S7] The die pad 20 and the connection terminals 30 sealed with the sealing member 70 are separated from the frame portion 81 of the lead frame 80 and the tie bars 82. For this separation, for example, the tie bar 82 and the hanging pin part 22 are punched out with a die, or diced with a dicing blade. Through the above steps, the semiconductor device 10 shown in FIGS. 1 to 3 is obtained.

上記半導体装置１０は、平面視で一端部に構成されるトランジスタを備えるトランジスタ部５１と残りの部分に構成される制御回路を備える制御回路部５２とを含む半導体チップ５０と、おもて面の接合領域２１に半導体チップ５０が接合されるダイパッド２０と、を有している。さらに、半導体チップ５０の裏面と接合領域２１との間に設けられ、半導体チップ５０と接合領域２１とを接合するはんだ４０を有している。この際、はんだ４０は、平面視でトランジスタ部５１に重複する第１部分４１と制御回路部５２に重複し、空洞部４３を含む第２部分４２とを備える。または、はんだ４０は、平面視でトランジスタ部５１に重複する第１部分４１と制御回路部５２に重複し、はんだ４０の空隙率が第１部分４１よりも大きい第２部分４２とを備える。このような半導体装置１０は、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。このため、はんだ４０の厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。 The semiconductor device 10 includes a semiconductor chip 50 including a transistor section 51 including a transistor configured at one end in a plan view, and a control circuit section 52 including a control circuit configured at the remaining portion, and a semiconductor chip 50 on the front surface. It has a die pad 20 to which a semiconductor chip 50 is bonded to a bonding region 21 . Furthermore, it has a solder 40 that is provided between the back surface of the semiconductor chip 50 and the bonding area 21 and that bonds the semiconductor chip 50 and the bonding area 21. At this time, the solder 40 includes a first portion 41 that overlaps with the transistor portion 51 in a plan view, and a second portion 42 that overlaps with the control circuit portion 52 and includes a cavity portion 43. Alternatively, the solder 40 includes a first portion 41 that overlaps the transistor section 51 in a plan view, and a second portion 42 that overlaps the control circuit section 52 and has a larger porosity than the first section 41 . Such a semiconductor device 10 can reduce the thermal stress caused to the solder 40 due to thermal cycles, and prevent the occurrence of cracks at the corners of the solder 40. Therefore, the thickness of the solder 40 can be reduced, and the size of the semiconductor device 10 can be reduced. Furthermore, since variations in the thickness of the solder 40 can be suppressed, the inclination of the semiconductor chip 50 bonded onto the solder 40 is also suppressed. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately. Therefore, the reliability of the semiconductor device 10 is maintained.

次に、はんだ４０の第２部分４２に含まれる空洞部４３を生成するにあたり、ダイパッド２０に対する撥水領域２３の形成範囲について図１１を用いて説明する。図１１は、第１の実施の形態の半導体装置におけるダイパッドに対する撥水領域の形成領域を説明するための図である。なお、図１１に示す半導体装置１０は、図２に対応するものであり、図２において半導体チップ５０を除いた場合を示している。 Next, when creating the cavity 43 included in the second portion 42 of the solder 40, the formation range of the water-repellent region 23 with respect to the die pad 20 will be described using FIG. 11. FIG. 11 is a diagram for explaining the formation region of the water-repellent region for the die pad in the semiconductor device of the first embodiment. Note that the semiconductor device 10 shown in FIG. 11 corresponds to FIG. 2, and shows the case in which the semiconductor chip 50 is removed from FIG.

既述の通り、半導体装置１０は、はんだ４０の第２部分４２に空洞部４３を含むことで、空洞部４３の縁部からはんだ４０の角部までの長さ（図９中の破線矢印）が短くなり、はんだ４０の角部に対するクラックの発生を抑制している。このため、ダイパッド２０に形成する撥水領域２３をはんだ４０の第２部分４２に対応する領域内で最大にすることが求められる。一方で、撥水領域２３を広くし過ぎると、半導体チップ５０の制御回路部５２の放熱性が低下し過ぎてしまう。そこで、図１１に示されるように、ダイパッド２０の接合領域２１の端辺から内側に、接合領域２１の辺の長さに対して１０％入り込んで囲まれる最大領域２３ａ内に撥水領域２３を形成し、最大領域２３ａと同様の広さの撥水領域２３を形成する必要がある。なお、撥水領域２３の平面視の形状は、第１の実施の形態の円形に限らず、矩形、楕円形等、どのような形状であってもよい。 As described above, the semiconductor device 10 includes the cavity 43 in the second portion 42 of the solder 40, so that the length from the edge of the cavity 43 to the corner of the solder 40 (dashed line arrow in FIG. 9) is shortened, thereby suppressing the occurrence of cracks at the corners of the solder 40. Therefore, it is required that the water-repellent region 23 formed on the die pad 20 be maximized within the region corresponding to the second portion 42 of the solder 40. On the other hand, if the water-repellent region 23 is made too wide, the heat dissipation of the control circuit section 52 of the semiconductor chip 50 will be excessively reduced. Therefore, as shown in FIG. 11, a water-repellent region 23 is formed inward from the edge of the bonding region 21 of the die pad 20 within the maximum region 23a that is surrounded by 10% of the length of the side of the bonding region 21. It is necessary to form a water-repellent region 23 having the same width as the maximum region 23a. Note that the shape of the water-repellent region 23 in plan view is not limited to the circular shape of the first embodiment, but may be any shape such as a rectangular shape or an elliptical shape.

［第２の実施の形態］
第２の実施の形態では、撥水領域を半導体チップ５０側に形成して、はんだ４０に空洞部４３を含ませるようにする場合について図１２（並びに図４）を用いて説明する。図１２は、第２の実施の形態の半導体装置の製造方法を説明するための図である。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、半導体チップ５０の制御回路部５２の裏面に撥水領域５３を形成する。このような撥水領域５３は、当該領域にポリイミド等の樹脂を塗布してもよい。または、酸化膜を形成してもよい。あるいは、アルミニウムまたはニッケルを含むめっき膜を形成してもよい。そして、ステップＳ４によりダイパッド２０の接合領域２１にはんだ４０を塗布する。 [Second embodiment]
In the second embodiment, a case where a water-repellent region is formed on the semiconductor chip 50 side and a cavity 43 is included in the solder 40 will be described with reference to FIG. 12 (and FIG. 4). FIG. 12 is a diagram for explaining a method of manufacturing a semiconductor device according to the second embodiment. Even in this case, steps S1 and S2 are performed in the same way as in the manufacturing method shown in FIG. In the water repellent treatment process of step S3, a water repellent region 53 is formed on the back surface of the control circuit section 52 of the semiconductor chip 50. Such a water-repellent region 53 may be formed by applying a resin such as polyimide to the region. Alternatively, an oxide film may be formed. Alternatively, a plating film containing aluminum or nickel may be formed. Then, in step S4, solder 40 is applied to the bonding area 21 of the die pad 20.

そして、ステップＳ５の半導体チップ５０のセット工程が行われる。すなわち、リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上にこのように撥水領域５３が形成された半導体チップ５０を位置合わせし（図１２（Ａ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、半導体チップ５０の撥水領域５３を十分に濡らすことができず、撥水領域５３以外は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図１２（Ｂ）に示されるように、撥水領域５３に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、第１の実施の形態と同様に、１０μｍ以上、１００μｍ以下である。この後は図４のステップＳ６，Ｓ７と同様の工程を行うことで、半導体装置１０が得られる。 Then, the step of setting the semiconductor chip 50 in step S5 is performed. That is, the semiconductor chip 50 on which the water-repellent region 53 is formed in this way is aligned on the solder 40 applied on the die pad 20 included in the lead frame 80 (FIG. 12(A)), and the semiconductor chip is heated while being heated. 50 to the solder 40 and press it against the die pad 20 side to set it. The transistor portion 51 of the semiconductor chip 50 is bonded to the die pad 20 by solder 40 (first portion 41). On the other hand, the solder 40 (second portion 42) cannot sufficiently wet the water repellent area 53 of the semiconductor chip 50, but can sufficiently wet areas other than the water repellent area 53. Therefore, as shown in FIG. 12(B), the solder 40 (second portion 42) includes a cavity 43 in a portion facing the water-repellent region 53, and is connected to the control circuit portion 52 of the semiconductor chip 50. The die pad 20 is bonded to the die pad 20. The thickness of the solder 40 at this time is 10 μm or more and 100 μm or less, similar to the first embodiment. After this, the semiconductor device 10 is obtained by performing steps similar to steps S6 and S7 in FIG.

このようにして得られた半導体装置１０も、第１の実施の形態と同様に、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。このため、はんだ４０の厚さを薄くすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきも抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。 Similarly to the first embodiment, the semiconductor device 10 thus obtained can also reduce the thermal stress caused to the solder 40 due to thermal cycles, and prevent the occurrence of cracks at the corners of the solder 40. . Therefore, the thickness of the solder 40 can be reduced, and the size of the semiconductor device 10 can be reduced. Furthermore, since variations in the thickness of the solder 40 can be suppressed, the inclination of the semiconductor chip 50 bonded onto the solder 40 is also suppressed. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately. Therefore, the reliability of the semiconductor device 10 is maintained.

［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の半導体装置１０において、ダイパッド２０に撥水領域２３と共に、突起部を形成する場合について図１３及び図１４を用いて説明する。図１３は、第３の実施の形態の半導体装置の透視的平面図であり、図１４は、第３の実施の形態の半導体装置の側断面図である。なお、図１３は、半導体装置１０の平面図を透視的に示している。また、図１４は、図１３の一点鎖線Ｘ－Ｘによる断面図を表している。第３の実施の形態では、第１の実施の形態の半導体装置１０と同じ構成には同じ符号を付しており、それらの説明については省略する。 [Third embodiment]
In the third embodiment, a case where a protrusion is formed in the die pad 20 together with the water repellent region 23 in the semiconductor device 10 of the first embodiment will be described with reference to FIGS. 13 and 14. FIG. 13 is a perspective plan view of the semiconductor device of the third embodiment, and FIG. 14 is a side sectional view of the semiconductor device of the third embodiment. Note that FIG. 13 shows a perspective plan view of the semiconductor device 10. Further, FIG. 14 shows a cross-sectional view taken along the dashed line XX in FIG. In the third embodiment, the same components as the semiconductor device 10 of the first embodiment are given the same reference numerals, and their descriptions will be omitted.

半導体装置１０は、図１３及び図１４に示されるように、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続するボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている（図１参照）。 As shown in FIGS. 13 and 14, the semiconductor device 10 includes a die pad 20, a plurality of connection terminals 30, a semiconductor chip 50 disposed on the die pad 20 via a solder 40, and a semiconductor chip 50 and the connection terminals 30 connected together. A bonding wire 60 is provided for connection. The semiconductor device 10 is configured such that these members are sealed in a substantially cubic shape by a sealing member 70 (see FIG. 1).

ダイパッド２０は、既述の通り、半導体チップ５０が接合される接合領域２１（後述する図１５参照）の半導体チップ５０の制御回路部５２に対向する領域内に撥水領域２３が形成されている。さらに、第３の実施の形態のダイパッド２０の接合領域２１に突起部２４が形成されている。この突起部２４により、半導体チップ５０とダイパッド２０との間隙が一定に維持されている。なお、図１３及び図１４に示す突起部２４は、円柱状を成している場合を示している。 As described above, the die pad 20 has a water-repellent region 23 formed in a region facing the control circuit portion 52 of the semiconductor chip 50 in the bonding region 21 (see FIG. 15 described later) to which the semiconductor chip 50 is bonded. . Furthermore, a protrusion 24 is formed in the bonding region 21 of the die pad 20 of the third embodiment. The protrusion 24 maintains a constant gap between the semiconductor chip 50 and the die pad 20. Note that the protrusion 24 shown in FIGS. 13 and 14 has a cylindrical shape.

第１の実施の形態では、ダイパッド２０の接合領域２１の半導体チップ５０の制御回路部５２に対応する領域内に撥水領域２３を形成している。これにより、ダイパッド２０の接合領域２１に塗布されるはんだ４０は撥水領域２３上に空洞部４３を含むようになる。この結果、空洞部４３の縁部からはんだ４０の角部までの長さが短くなり、はんだ４０の角部に対するクラックの発生を抑制することができる。この撥水領域２３は、図１１に示したようにダイパッド２０の最大領域２３ａ内に形成される。この際、このダイパッド２０上にはんだ４０を塗布して半導体チップ５０を配置すると、半導体チップ５０は、はんだ４０の空洞部４３が含まれる側が傾いてしまい、はんだ４０の厚さにばらつきが生じてしまう。撥水領域２３の中心点がダイパッド２０の重心からずれて形成され、さらに、撥水領域２３の面積が比較的広めに形成された場合、撥水領域２３に対応してはんだ４０内に含まれる空洞部４３によりはんだ４０内に体積が少ない領域が生じる。このようなはんだ４０上に半導体チップ５０が配置されると、はんだ４０の空洞部４３側は半導体チップ５０を支持することができず、半導体チップ５０は傾いてしまう。このようにして、はんだ４０の厚さにばらつきが生じると、半導体チップ５０に対する放熱性にもばらつきが生じてしまい、半導体チップ５０に不具合が生じてしまう場合がある。 In the first embodiment, the water-repellent region 23 is formed in the region of the bonding region 21 of the die pad 20 that corresponds to the control circuit section 52 of the semiconductor chip 50. As a result, the solder 40 applied to the bonding region 21 of the die pad 20 includes a cavity 43 above the water-repellent region 23 . As a result, the length from the edge of the cavity 43 to the corner of the solder 40 is shortened, and the occurrence of cracks at the corner of the solder 40 can be suppressed. This water-repellent region 23 is formed within the maximum region 23a of the die pad 20, as shown in FIG. At this time, when the solder 40 is applied on the die pad 20 and the semiconductor chip 50 is placed, the side of the semiconductor chip 50 that includes the cavity 43 of the solder 40 is tilted, causing variations in the thickness of the solder 40. Put it away. When the center point of the water-repellent region 23 is formed to be shifted from the center of gravity of the die pad 20 and the area of the water-repellent region 23 is formed to be relatively large, the water repellent region 23 is included in the solder 40 corresponding to the water-repellent region 23. The cavity 43 creates a region within the solder 40 with a small volume. When the semiconductor chip 50 is placed on such solder 40, the cavity 43 side of the solder 40 cannot support the semiconductor chip 50, and the semiconductor chip 50 is tilted. In this way, when the thickness of the solder 40 varies, the heat dissipation performance for the semiconductor chip 50 also varies, which may cause a defect in the semiconductor chip 50.

そこで、第３の実施の形態では、上記のように、ダイパッド２０の半導体チップ５０が傾いてしまう側に突起部２４を設けた。これにより、撥水領域２３に対応する箇所に空洞部４３を含むはんだ４０上の半導体チップ５０が突起部２４により支持されて半導体チップ５０の傾きが防止される。このため、はんだ４０の厚さも略均一に維持されて、半導体チップ５０に対する放熱性のばらつきを抑制し、半導体装置１０の信頼性の低下を防止することができる。このため、突起部２４は円柱状に限らず、半導体チップ５０とダイパッド２０との間隙を一定に維持することができる形状であることを要する。このような形状として、例えば、凸状、角柱状、半楕円状、棒状等である。また、複数の突起部２４を点在させて配置させてもよく、また、平面視で矩形状の突起部２４を適宜配置してもよい。突起部２４の高さは、半導体チップ５０とダイパッド２０との間隙が所望の間隔となるように、１０μｍ以上、１００μｍ以下であることが好ましい。また、突起部２４の個数及び形成位置は一例であり、はんだ４０上に配置される半導体チップ５０を確実に支持して傾くことを抑制することができる箇所に形成される個数及び形成位置であればよい。 Therefore, in the third embodiment, as described above, the protrusion 24 is provided on the side of the die pad 20 on which the semiconductor chip 50 is inclined. As a result, the semiconductor chip 50 on the solder 40 including the cavity 43 at the location corresponding to the water-repellent region 23 is supported by the protrusion 24, thereby preventing the semiconductor chip 50 from tilting. Therefore, the thickness of the solder 40 is also maintained substantially uniform, suppressing variations in heat dissipation with respect to the semiconductor chip 50, and preventing a decrease in reliability of the semiconductor device 10. For this reason, the protrusion 24 is not limited to a cylindrical shape, but must have a shape that can maintain a constant gap between the semiconductor chip 50 and the die pad 20. Examples of such a shape include a convex shape, a prismatic shape, a semi-elliptical shape, and a rod shape. Further, a plurality of protrusions 24 may be arranged in a scattered manner, or protrusions 24 having a rectangular shape in plan view may be appropriately arranged. The height of the protrusion 24 is preferably 10 μm or more and 100 μm or less so that the gap between the semiconductor chip 50 and the die pad 20 is a desired distance. Further, the number and formation position of the protrusions 24 are merely an example, and the number and formation position may be such that the protrusions 24 are formed at a location that can reliably support the semiconductor chip 50 placed on the solder 40 and prevent it from tilting. Bye.

次に、このような突起部２４が形成されたダイパッド２０を含む半導体装置１０の製造方法について、図１５及び図１６並びに図４～図１０を用いて説明する。図１５及び図１６は、第３の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。なお、図１６（Ａ）は、図１５の一点鎖線Ｘ－Ｘにおける断面図である。図１６（Ｂ）は、撥水領域２３及び突起部２４が形成されたダイパッド２０の平面図である。図１６（Ｂ）では、ダイパッド２０の短手方向に平行であって長辺の中心を通る中心線Ｃ１と長手方向に平行であって短辺の中心を通る中心線Ｃ２とを示している。また、中心線Ｃ１，Ｃ２の交点はダイパッド２０の重心Ｇである。 Next, a method for manufacturing a semiconductor device 10 including a die pad 20 having such a protrusion 24 will be described with reference to FIGS. 15 and 16 and FIGS. 4 to 10. 15 and 16 are diagrams for explaining a water repellent treatment step included in the method of manufacturing a semiconductor device according to the third embodiment. Note that FIG. 16(A) is a cross-sectional view taken along the dashed line XX in FIG. 15. FIG. 16(B) is a plan view of the die pad 20 on which the water-repellent region 23 and the protrusion 24 are formed. FIG. 16B shows a center line C1 that is parallel to the lateral direction of the die pad 20 and passes through the center of the long side, and a center line C2 that is parallel to the longitudinal direction and passes through the center of the short side. Further, the intersection of the center lines C1 and C2 is the center of gravity G of the die pad 20.

第３の実施の形態の半導体装置１０についても、図４に示したフローチャートに従って製造される。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、リードフレーム８０に含まれるダイパッド２０の接合領域２１に、撥水処理を行って撥水領域２３を形成する。そして、ダイパッド２０の所定箇所に対してプレス加工を行って、図１５及び図１６（Ａ）に示されるように、ダイパッド２０のおもて面に突起部２４を形成する。なお、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。また、突起部２４は、ダイパッド２０に対するプレス加工を行って形成する場合に限らず、樹脂を塗布して形成してもよい。なお、このような樹脂は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂を用いることができる。また、このような突起部２４は、後にはんだ４０上に配置される半導体チップ５０を確実に支持することができる箇所に形成されることを要する。このため、突起部２４は、図１６（Ｂ）に示すダイパッド２０の制御回路部５２に対応する領域内に形成される。 The semiconductor device 10 of the third embodiment is also manufactured according to the flowchart shown in FIG. Even in this case, steps S1 and S2 are performed in the same way as in the manufacturing method shown in FIG. In the water repellent treatment step of step S3, water repellent treatment is performed on the bonding region 21 of the die pad 20 included in the lead frame 80 to form a water repellent region 23. Then, press working is performed on a predetermined location of the die pad 20 to form a protrusion 24 on the front surface of the die pad 20, as shown in FIGS. 15 and 16(A). Note that the protrusion 24 may be formed at the time of forming the lead frame 80 in step S2. Furthermore, the protrusions 24 are not limited to being formed by pressing the die pad 20, but may be formed by applying resin. Note that thermosetting resins such as maleimide-modified epoxy resins, maleimide-modified phenol resins, and maleimide resins can be used as such resins. Moreover, such a protrusion 24 needs to be formed at a location where it can reliably support the semiconductor chip 50 that will be placed on the solder 40 later. Therefore, the protruding portion 24 is formed in the region corresponding to the control circuit portion 52 of the die pad 20 shown in FIG. 16(B).

また、撥水領域２３の面積がダイパッド２０のおもて面の面積の１０％以上、３０％以下を占め、撥水領域２３の中心Ｐがダイパッド２０の重心Ｇから位置ずれしている場合、突起部２４は、中心線Ｃ１（重心Ｇ）よりも図１６中下側の制御回路部５２に対応する領域内に形成されることが好ましい。突起部２４は、より確実に半導体チップ５０を支持するためには、撥水領域２３の中心Ｐから制御回路部５２に対応する領域内に形成されることが好ましい。さらに、突起部２４は、重心Ｇから最も離れた図１６中下側の辺近傍に形成されることがより好ましい。このステップＳ３以降は、図４に示したフローチャートのステップＳ４～Ｓ７の工程が行われることで、図１３及び図１４に示す半導体装置１０が製造される。 Further, when the area of the water-repellent region 23 occupies 10% or more and 30% or less of the area of the front surface of the die pad 20, and the center P of the water-repellent region 23 is displaced from the center of gravity G of the die pad 20, The protrusion 24 is preferably formed in a region corresponding to the control circuit section 52 on the lower side in FIG. 16 than the center line C1 (center of gravity G). In order to more reliably support the semiconductor chip 50, the protrusion 24 is preferably formed within a region corresponding to the control circuit section 52 from the center P of the water repellent region 23. Furthermore, it is more preferable that the protrusion 24 be formed near the lower side in FIG. 16 that is farthest from the center of gravity G. After this step S3, the steps S4 to S7 of the flowchart shown in FIG. 4 are performed, thereby manufacturing the semiconductor device 10 shown in FIGS. 13 and 14.

このようにして得られた半導体装置１０も、第１，第２の実施の形態と同様に、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生が防止される。また、突起部２４により、半導体チップ５０とダイパッド２０との間隙を一定に保つことができる。このため、はんだ４０の厚さを薄く、略均一にすることができ、半導体装置１０の小型化を図ることができる。また、はんだ４０の厚さのばらつきもより確実に抑えることができるため、はんだ４０上に接合される半導体チップ５０の傾きも抑制される。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となり、半導体チップ５０に対する放熱性の低下を抑制することができる。したがって、半導体装置１０の信頼性が維持されるようになる。 Similarly to the first and second embodiments, the semiconductor device 10 obtained in this manner can also reduce the thermal stress caused to the solder 40 due to thermal cycles, and can prevent the occurrence of cracks at the corners of the solder 40. Prevented. Furthermore, the protrusion 24 allows the gap between the semiconductor chip 50 and the die pad 20 to be kept constant. Therefore, the thickness of the solder 40 can be made thin and substantially uniform, and the semiconductor device 10 can be made smaller. Moreover, since variations in the thickness of the solder 40 can be suppressed more reliably, the inclination of the semiconductor chip 50 bonded onto the solder 40 is also suppressed. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately, and a decrease in heat dissipation performance to the semiconductor chip 50 can be suppressed. Therefore, the reliability of the semiconductor device 10 is maintained.

［第４の実施の形態］
第４の実施の形態では、第３の実施の形態の半導体装置１０の変形例について図１７及び図１８を用いて説明する。図１７は、第４の実施の形態の半導体装置の透視的平面図であり、図１８は、第４の実施の形態の半導体装置の側断面図である。なお、第４の実施の形態でも、第３の実施の形態の半導体装置１０と同じ構成には同じ符号を付しており、それらの説明については省略する。 [Fourth embodiment]
In the fourth embodiment, a modification of the semiconductor device 10 of the third embodiment will be described with reference to FIGS. 17 and 18. FIG. 17 is a perspective plan view of the semiconductor device of the fourth embodiment, and FIG. 18 is a side sectional view of the semiconductor device of the fourth embodiment. Note that in the fourth embodiment as well, the same components as those in the semiconductor device 10 of the third embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

半導体装置１０は、図１７及び図１８に示されるように、ダイパッド２０と複数の接続端子３０とダイパッド２０上にはんだ４０を介して配置された半導体チップ５０と半導体チップ５０及び接続端子３０を電気的に接続するボンディングワイヤ６０とを備えている。半導体装置１０は、これらの部材が封止部材７０により略立方体状に封止されて構成されている。 As shown in FIGS. 17 and 18, the semiconductor device 10 includes a die pad 20, a plurality of connection terminals 30, a semiconductor chip 50 disposed on the die pad 20 via a solder 40, and a semiconductor chip 50 and the connection terminals 30 connected to each other with electricity. A bonding wire 60 is provided for connection. The semiconductor device 10 is configured such that these members are sealed in a substantially cubic shape by a sealing member 70.

ダイパッド２０は、第３の実施の形態と同様に、半導体チップ５０が接合される接合領域２１（後述する図１９参照）の半導体チップ５０の制御回路部５２に対向する領域内に撥水領域６３及び突起部２４が形成されている。この突起部２４により、半導体チップ５０とダイパッド２０との間隙が一定に維持されている。なお、図１７及び図１８に示す突起部２４は、円柱状を成している場合を示している。さらに、第４の実施の形態のダイパッド２０は、撥水領域６３の周囲を取り囲んで土手部２５が形成されている。この際、土手部２５の（ダイパッド２０の主面からの）高さは、撥水領域６３の主面よりも高位である。撥水領域６３及び土手部２５は、一体的に、樹脂により構成されている。なお、この樹脂は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂を用いることができる。このようなダイパッド２０では、撥水領域６３と土手部２５と半導体チップ５０の裏面とで囲まれる空洞部４３が構成される。 Similarly to the third embodiment, the die pad 20 has a water-repellent region 63 in a region facing the control circuit portion 52 of the semiconductor chip 50 in the bonding region 21 (see FIG. 19 described later) to which the semiconductor chip 50 is bonded. and a protrusion 24 are formed. The protrusion 24 maintains a constant gap between the semiconductor chip 50 and the die pad 20. Note that the protrusion 24 shown in FIGS. 17 and 18 has a cylindrical shape. Further, in the die pad 20 of the fourth embodiment, a bank portion 25 is formed surrounding the water-repellent region 63. At this time, the height of the bank portion 25 (from the main surface of the die pad 20 ) is higher than the main surface of the water-repellent region 63 . The water repellent region 63 and the bank portion 25 are integrally made of resin. Note that thermosetting resins such as maleimide-modified epoxy resin, maleimide-modified phenol resin, and maleimide resin can be used as this resin. In such a die pad 20, a cavity 43 is defined by the water-repellent region 63, the bank 25, and the back surface of the semiconductor chip 50.

第１～第３の実施の形態では、ダイパッド２０の接合領域２１の半導体チップ５０の制御回路部５２に対応する領域に撥水領域２３を形成している。これにより、ダイパッド２０に塗布されたはんだ４０を撥水領域２３で撥水させて、撥水領域２３に対応するはんだ４０の箇所に空洞部４３を含ませている。しかしながら、撥水領域２３ではんだ４０を確実に撥水させることが難しく、ある程度の量のはんだ４０が撥水領域２３上に残る。すなわち、撥水領域２３に対応するはんだ４０の箇所がはんだ４０の他の箇所よりもはんだ４０の密度が低くなっている。特に、撥水領域２３の縁部にはんだ４０が付着しやすい。すなわち、空洞部４３を確実に構成することができず、また、撥水領域２３の面積が実質的に小さくなってしまう場合がある。これに伴い、空洞部４３も小さくなってしまい、空洞部４３の縁部からはんだ４０の角部までの長さが実際の空洞部４３よりも長くなる。したがって、はんだ４０の角部のクラックの発生を確実に抑制することができなくなる場合がある。 In the first to third embodiments, the water-repellent region 23 is formed in the region of the bonding region 21 of the die pad 20 that corresponds to the control circuit section 52 of the semiconductor chip 50. As a result, the solder 40 applied to the die pad 20 is made to repel water in the water-repellent region 23, and the hollow portion 43 is included in the portion of the solder 40 that corresponds to the water-repellent region 23. However, it is difficult to reliably make the solder 40 water repellent in the water-repellent region 23, and a certain amount of the solder 40 remains on the water-repellent region 23. That is, the density of the solder 40 is lower in the portion of the solder 40 corresponding to the water-repellent region 23 than in other portions of the solder 40. In particular, the solder 40 tends to adhere to the edges of the water-repellent region 23. That is, the cavity 43 cannot be reliably formed, and the area of the water-repellent region 23 may become substantially smaller. Accordingly, the cavity 43 also becomes smaller, and the length from the edge of the cavity 43 to the corner of the solder 40 becomes longer than the actual cavity 43. Therefore, it may not be possible to reliably suppress the occurrence of cracks at the corners of the solder 40.

そこで、第４の実施の形態では、ダイパッド２０の撥水領域６３の周囲を取り囲む土手部２５が形成されている。これにより、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。 Therefore, in the fourth embodiment, a bank portion 25 is formed to surround the water-repellent region 63 of the die pad 20. This ensures that the solder 40 includes the cavity 43 at a location corresponding to the water-repellent region 63, and it is possible to maintain the cavity 43 corresponding to the area of the water-repellent region 63. Therefore, the length from the edge of the cavity 43 to the corner of the solder 40 can be maintained, the thermal stress caused to the solder 40 due to thermal cycles can be reduced, and the occurrence of cracks at the corner of the solder 40 can be reduced. This can be prevented more reliably.

次に、このような土手部２５が形成されたダイパッド２０を含む半導体装置１０の製造方法について、図１９並びに図４～図１０を用いて説明する。図１９は、第４の実施の形態の半導体装置の製造方法に含まれる撥水処理工程を説明するための図である。 Next, a method for manufacturing the semiconductor device 10 including the die pad 20 having such a bank portion 25 will be described with reference to FIG. 19 and FIGS. 4 to 10. FIG. 19 is a diagram for explaining a water repellent treatment step included in the method of manufacturing a semiconductor device according to the fourth embodiment.

第４の実施の形態の半導体装置１０についても、図４に示したフローチャートに従って製造される。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、リードフレーム８０に含まれるダイパッド２０の接合領域２１に、樹脂を塗布して撥水領域６３及び土手部２５を形成する。この際、ダイパッド２０のおもて面の所定の領域に塗布した樹脂から撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成する（図１８参照）。なお、第１の実施の形態でダイパッド２０にレーザーにより形成された撥水領域２３に対して、当該撥水領域２３を取り囲むように樹脂により土手部２５を形成してもよい。撥水領域６３及び土手部２５の形成後、ダイパッド２０に対してプレス加工を行って、図１９に示されるように、ダイパッド２０のおもて面に突起部２４を形成する。なお、突起部２４については、第３の実施の形態と同様にして形成される。また、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。このステップＳ３以降は、図４に示したフローチャートのステップＳ４～Ｓ７の工程が行われることで、図１７及び図１８に示す半導体装置１０が製造される。 The semiconductor device 10 of the fourth embodiment is also manufactured according to the flowchart shown in FIG. Even in this case, steps S1 and S2 are performed in the same way as in the manufacturing method shown in FIG. In the water repellent treatment process of step S3, a resin is applied to the bonding region 21 of the die pad 20 included in the lead frame 80 to form the water repellent region 63 and the bank portion 25. At this time, a water-repellent region 63 and a bank portion 25 surrounding the water-repellent region 63 are formed from resin applied to a predetermined region of the front surface of the die pad 20 (see FIG. 18). Note that the bank portion 25 may be formed of resin to surround the water-repellent region 23 formed on the die pad 20 by laser in the first embodiment. After forming the water-repellent region 63 and the bank portion 25, the die pad 20 is pressed to form a protrusion 24 on the front surface of the die pad 20, as shown in FIG. Note that the protrusion 24 is formed in the same manner as in the third embodiment. Furthermore, the protrusion 24 may be formed when the lead frame 80 is formed in step S2. After this step S3, the steps S4 to S7 of the flowchart shown in FIG. 4 are performed, thereby manufacturing the semiconductor device 10 shown in FIGS. 17 and 18.

このようにして得られた半導体装置１０は、ダイパッド２０上に撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成している。このため、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。さらに、半導体装置１０は、ダイパッド２０に突起部２４が形成されているため、第３の実施の形態と同様に、半導体チップ５０とダイパッド２０との間隙を一定に薄く保つことができる。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。 The semiconductor device 10 thus obtained has a water-repellent region 63 and a bank portion 25 surrounding the water-repellent region 63 on the die pad 20 . Therefore, the solder 40 reliably includes the cavity 43 at a location corresponding to the water-repellent region 63, and the cavity 43 corresponding to the area of the water-repellent region 63 can be maintained. Therefore, the length from the edge of the cavity 43 to the corner of the solder 40 can be maintained, the thermal stress caused to the solder 40 due to thermal cycles can be reduced, and the occurrence of cracks at the corner of the solder 40 can be reduced. This can be prevented more reliably. Further, in the semiconductor device 10, since the protrusion 24 is formed on the die pad 20, the gap between the semiconductor chip 50 and the die pad 20 can be kept constant and thin, similarly to the third embodiment. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately. Therefore, the reliability of the semiconductor device 10 is maintained.

［第５の実施の形態］
第５の実施の形態では、撥水領域６３及び土手部２５並びに突起部２４を半導体チップ５０側に形成して、はんだ４０に空洞部４３を含ませるようにする場合について図２０（並びに図４）を用いて説明する。図２０は、第５の実施の形態の半導体装置の製造方法を説明するための図である。この場合でも、図４に示した製造方法と同様にステップＳ１，Ｓ２が実施される。ステップＳ３の撥水処理工程において、半導体チップ５０の制御回路部５２の裏面に樹脂を塗布して撥水領域６３及び土手部２５を形成する。なお、図２０には図示を省略しているものの、ダイパッド２０に、突起部２４を形成する。なお、突起部２４については、第３の実施の形態と同様にして形成される。また、突起部２４は、ステップＳ２においてリードフレーム８０の形成時に形成してもよい。そして、ステップＳ４によりダイパッド２０の接合領域２１にはんだ４０を塗布する。 [Fifth embodiment]
In the fifth embodiment, a water-repellent region 63, a bank 25, and a protrusion 24 are formed on the semiconductor chip 50 side, and the solder 40 includes a cavity 43 in FIG. 20 (and FIG. ). FIG. 20 is a diagram for explaining a method for manufacturing a semiconductor device according to the fifth embodiment. Even in this case, steps S1 and S2 are performed in the same way as in the manufacturing method shown in FIG. In the water repellent treatment step of step S3, a resin is applied to the back surface of the control circuit section 52 of the semiconductor chip 50 to form the water repellent region 63 and the bank section 25. Although not shown in FIG. 20, a protrusion 24 is formed on the die pad 20. Note that the protrusion 24 is formed in the same manner as in the third embodiment. Furthermore, the protrusion 24 may be formed when the lead frame 80 is formed in step S2. Then, in step S4, solder 40 is applied to the bonding area 21 of the die pad 20.

そして、ステップＳ５の半導体チップ５０のセット工程が行われる。すなわち、リードフレーム８０に含まれるダイパッド２０上に塗布されたはんだ４０上にこのように撥水領域６３及び土手部２５が形成された半導体チップ５０を位置合わせし（図２０（Ａ））、加熱しながら半導体チップ５０をはんだ４０に接合してダイパッド２０側に押圧してセットする。はんだ４０（第１部分４１）により半導体チップ５０のトランジスタ部５１はダイパッド２０に接合する。一方、はんだ４０（第２部分４２）は、半導体チップ５０の撥水領域６３及び土手部２５を十分に濡らすことができず、撥水領域６３及び土手部２５以外は十分に濡らすことができる。このため、はんだ４０（第２部分４２）は、図２０（Ｂ）に示されるように、撥水領域６３及び土手部２５に対向する箇所には空洞部４３を含んで、半導体チップ５０の制御回路部５２とダイパッド２０とを接合する。この際のはんだ４０の厚さは、第１の実施の形態と同様に、５０μｍ以上、１００μｍ以下である。これ以降は、図４に示したステップＳ６，Ｓ７と同様の工程を行うことで、半導体装置１０が得られる。 Then, the step of setting the semiconductor chip 50 in step S5 is performed. That is, the semiconductor chip 50 on which the water-repellent region 63 and the bank portion 25 are formed in this way is aligned on the solder 40 applied on the die pad 20 included in the lead frame 80 (FIG. 20(A)), and heated. While doing so, the semiconductor chip 50 is bonded to the solder 40 and pressed against the die pad 20 side to set it. The transistor portion 51 of the semiconductor chip 50 is bonded to the die pad 20 by solder 40 (first portion 41). On the other hand, the solder 40 (second portion 42) cannot sufficiently wet the water-repellent region 63 and the bank portion 25 of the semiconductor chip 50, but can sufficiently wet the portions other than the water-repellent region 63 and the bank portion 25. Therefore, as shown in FIG. 20(B), the solder 40 (second portion 42) includes a cavity 43 in a portion facing the water-repellent region 63 and the bank portion 25, and controls the semiconductor chip 50. The circuit portion 52 and the die pad 20 are joined. The thickness of the solder 40 at this time is 50 μm or more and 100 μm or less, similar to the first embodiment. After this, the semiconductor device 10 is obtained by performing steps similar to steps S6 and S7 shown in FIG.

このようにして得られた半導体装置１０も、第４の実施の形態と同様に、ダイパッド２０上に撥水領域６３と当該撥水領域６３の周囲を取り囲む土手部２５とを形成している。このため、はんだ４０は、撥水領域６３に対応する箇所に確実に空洞部４３を含むようになり、撥水領域６３の面積に対応する空洞部４３を維持することができる。したがって、空洞部４３の縁部からはんだ４０の角部までの長さを維持することができ、熱サイクルによるはんだ４０に対して生じる熱応力を低減でき、はんだ４０の角部のクラックの発生をより確実に防止することができる。さらに、半導体装置１０は、ダイパッド２０に突起部２４が形成されているため、第４の実施の形態と同様に、半導体チップ５０とダイパッド２０との間隙を一定に薄く保つことができる。このため、半導体チップ５０に対するワイヤボンディングを適切に行うことが可能となる。したがって、半導体装置１０の信頼性が維持されるようになる。 The semiconductor device 10 thus obtained also has a water-repellent region 63 and a bank portion 25 surrounding the water-repellent region 63 on the die pad 20, as in the fourth embodiment. Therefore, the solder 40 reliably includes the cavity 43 at a location corresponding to the water-repellent region 63, and the cavity 43 corresponding to the area of the water-repellent region 63 can be maintained. Therefore, the length from the edge of the cavity 43 to the corner of the solder 40 can be maintained, the thermal stress caused to the solder 40 due to thermal cycles can be reduced, and the occurrence of cracks at the corner of the solder 40 can be reduced. This can be prevented more reliably. Furthermore, in the semiconductor device 10, since the protrusion 24 is formed on the die pad 20, the gap between the semiconductor chip 50 and the die pad 20 can be kept constant and thin, similarly to the fourth embodiment. Therefore, wire bonding to the semiconductor chip 50 can be performed appropriately. Therefore, the reliability of the semiconductor device 10 is maintained.

１０ 半導体装置
２０ ダイパッド
２１ 接合領域
２２ 吊りピン部
２３，５３，６３ 撥水領域
２３ａ 最大領域
２４ 突起部
２５ 土手部
３０ 接続端子
４０ はんだ
４１ 第１部分
４２ 第２部分
４３ 空洞部
５０ 半導体チップ
５１ トランジスタ部
５２ 制御回路部
６０ ボンディングワイヤ
７０ 封止部材
７１，７２ 封止側面
８０ リードフレーム
８１ フレーム部
８２ タイバー 10 Semiconductor device 20 Die pad 21 Bonding area 22 Hanging pin portion 23, 53, 63 Water repellent area 23a Maximum area 24 Projection 25 Bank portion 30 Connection terminal 40 Solder 41 First portion 42 Second portion 43 Cavity portion 50 Semiconductor chip 51 Transistor Part 52 Control circuit part 60 Bonding wire 70 Sealing member 71, 72 Sealing side surface 80 Lead frame 81 Frame part 82 Tie bar

Claims (22)

平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、
おもて面の接合領域に前記半導体チップが接合されるダイパッドと、
前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、
を有し、
前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部のみに重複し、空洞部を含む第２部分とを備える、
半導体装置。 a semiconductor chip including a transistor section including a transistor configured at one end in a plan view and a control circuit section including a control circuit configured in the remaining portion;
a die pad to which the semiconductor chip is bonded to a bonding area on a front surface;
a solder provided between the back surface of the semiconductor chip and the bonding region to bond the semiconductor chip and the bonding region;
has
The solder includes a first portion that overlaps the transistor portion in a plan view, and a second portion that overlaps only the control circuit portion and includes a cavity portion.
Semiconductor equipment. 前記第２部分は、前記接合領域の端辺から内側に、前記接合領域の辺の長さに対して１０％入り込んで囲まれる領域内に前記空洞部を含む、
請求項１に記載の半導体装置。 The second portion includes the hollow portion in a region surrounded by 10% of the length of the side of the bonding region inwardly from the edge of the bonding region.
The semiconductor device according to claim 1. 前記第２部分は、平面視で円形の前記空洞部を前記第２部分の中央部に含む、
請求項１または２に記載の半導体装置。 The second portion includes the hollow portion, which is circular in plan view, in a central portion of the second portion.
The semiconductor device according to claim 1 or 2. 前記ダイパッドは、前記接合領域の前記空洞部に対応する箇所に撥水領域が形成されている、
請求項１乃至３のいずれかに記載の半導体装置。 The die pad has a water-repellent region formed at a location corresponding to the cavity in the bonding region.
A semiconductor device according to any one of claims 1 to 3. 前記撥水領域における表面粗さは、前記撥水領域以外の前記接合領域の表面粗さよりも粗い、
請求項４に記載の半導体装置。 The surface roughness in the water-repellent region is rougher than the surface roughness of the bonding region other than the water-repellent region.
The semiconductor device according to claim 4. 前記撥水領域は、酸化膜が形成されている、
請求項４または５に記載の半導体装置。 The water repellent region has an oxide film formed thereon.
The semiconductor device according to claim 4 or 5. 前記撥水領域は、樹脂が塗布されている、
請求項４または５に記載の半導体装置。 The water-repellent area is coated with resin.
The semiconductor device according to claim 4 or 5. 前記半導体チップは、前記裏面の前記空洞部に対応する箇所に撥水領域が形成されている、
請求項１乃至３のいずれかに記載の半導体装置。 The semiconductor chip has a water-repellent region formed at a location corresponding to the cavity on the back surface.
A semiconductor device according to any one of claims 1 to 3. 前記撥水領域は、樹脂が塗布されている、
請求項８に記載の半導体装置。 The water-repellent area is coated with resin.
The semiconductor device according to claim 8. 前記ダイパッドの前記接合領域の重心から離間して、前記接合領域の前記第２部分が塗布される領域側に突起部が形成されている、
請求項４乃至９のいずれかに記載の半導体装置。 A protrusion is formed on a side of the area where the second portion of the bonding area is coated, spaced apart from the center of gravity of the bonding area of the die pad;
A semiconductor device according to any one of claims 4 to 9. 前記突起部は、前記撥水領域の中心から離間して、前記接合領域の前記第２部分が塗布される領域側に形成されている、
請求項１０に記載の半導体装置。 The protrusion is spaced apart from the center of the water-repellent area and is formed on the side of the area where the second portion of the bonding area is applied.
The semiconductor device according to claim 10. 前記ダイパッドは、前記撥水領域を取り囲み、前記ダイパッドの主面からの高さが前記撥水領域より高い土手部が形成されている、
請求項４乃至１１に記載の半導体装置。 The die pad has a bank portion surrounding the water repellent region and having a height higher than the water repellent region from the main surface of the die pad.
A semiconductor device according to any one of claims 4 to 11. 前記土手部は樹脂により形成されている、
請求項１２に記載の半導体装置。 The bank portion is formed of resin.
The semiconductor device according to claim 12. 平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、前記半導体チップが接合される接合領域がおもて面に設定されたダイパッドとを用意する用意工程と、
前記半導体チップの前記制御回路部の裏面、または、前記ダイパッドの前記接合領域の前記半導体チップの前記制御回路部に対応する領域のいずれかのみに撥水領域を形成する撥水処理工程と、
前記ダイパッドにはんだを介して前記半導体チップを接合する工程と、
を有する半導体装置の製造方法。 A semiconductor chip including a transistor portion including a transistor configured at one end and a control circuit portion including a control circuit configured at the remaining portion in a plan view, and a bonding region to which the semiconductor chip is bonded is a front surface. a preparation process of preparing a die pad set to
a water-repellent treatment step of forming a water-repellent region only on either the back surface of the control circuit portion of the semiconductor chip or a region of the bonding region of the die pad that corresponds to the control circuit portion of the semiconductor chip;
a step of joining the semiconductor chip to the die pad via solder;
A method for manufacturing a semiconductor device having the following. 前記撥水処理工程において、前記ダイパッドに対してレーザー加工を行って前記撥水領域を形成する、
請求項１４に記載の半導体装置の製造方法。 In the water repellent treatment step, laser processing is performed on the die pad to form the water repellent region.
The method for manufacturing a semiconductor device according to claim 14. 前記撥水処理工程において、前記半導体チップの前記制御回路部の裏面に樹脂を塗布して前記撥水領域を形成する、
請求項１５に記載の半導体装置の製造方法。 In the water repellent treatment step, a resin is applied to the back surface of the control circuit section of the semiconductor chip to form the water repellent region.
The method for manufacturing a semiconductor device according to claim 15. 前記ダイパッドの前記接合領域の重心から前記接合領域の前記制御回路部に対応する領域側に突起部が形成されている、
請求項１４に記載の半導体装置の製造方法。 A protrusion is formed from the center of gravity of the bonding region of the die pad to a side of the bonding region corresponding to the control circuit portion,
The method for manufacturing a semiconductor device according to claim 14. 前記撥水処理工程において、前記撥水領域と前記撥水領域を取り囲み、前記ダイパッドからの高さが前記撥水領域より高い土手部とを形成する、
請求項１４または１６に記載の半導体装置の製造方法。 In the water repellent treatment step, forming the water repellent region and a bank portion surrounding the water repellent region and having a higher height from the die pad than the water repellent region;
The method for manufacturing a semiconductor device according to claim 14 or 16. 前記撥水領域及び前記土手部は樹脂により形成する、
請求項１８に記載の半導体装置の製造方法。 The water repellent region and the bank are formed of resin.
The method for manufacturing a semiconductor device according to claim 18. 平面視で一端部に構成されるトランジスタを備えるトランジスタ部と残りの部分に構成される制御回路を備える制御回路部とを含む半導体チップと、
おもて面の接合領域に前記半導体チップが接合されるダイパッドと、
前記半導体チップの裏面と前記接合領域との間に設けられ、前記半導体チップと前記接合領域とを接合するはんだと、
を有し、
前記はんだは、平面視で前記トランジスタ部に重複する第１部分と前記制御回路部に重複し、前記はんだの空隙率が前記第１部分よりも大きい第２部分とを備える、
半導体装置。 a semiconductor chip including a transistor section including a transistor configured at one end in a plan view and a control circuit section including a control circuit configured in the remaining portion;
a die pad to which the semiconductor chip is bonded to a bonding area on a front surface;
a solder provided between the back surface of the semiconductor chip and the bonding region to bond the semiconductor chip and the bonding region;
has
The solder includes a first portion that overlaps the transistor portion in plan view and a second portion that overlaps the control circuit portion and has a larger porosity of the solder than the first portion.
Semiconductor equipment. 前記第２部分の空隙率は、１％以上、１０％未満である、
請求項２０に記載の半導体装置。 The porosity of the second portion is 1% or more and less than 10%.
The semiconductor device according to claim 20. 前記第１部分の空隙率は、１０％以上、３０％以下である、
請求項２０または２１に記載の半導体装置。 The porosity of the first portion is 10% or more and 30% or less,
The semiconductor device according to claim 20 or 21.
JP2019175304A 2019-06-21 2019-09-26 Semiconductor device and semiconductor device manufacturing method Active JP7400293B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019115114 2019-06-21
JP2019115114 2019-06-21

Publications (2)

Publication Number Publication Date
JP2021002637A JP2021002637A (en) 2021-01-07
JP7400293B2 true JP7400293B2 (en) 2023-12-19

Family

ID=73995579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019175304A Active JP7400293B2 (en) 2019-06-21 2019-09-26 Semiconductor device and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7400293B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243256A1 (en) * 2022-06-13 2023-12-21 富士電機株式会社 Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017511A (en) 2001-07-03 2003-01-17 Mitsubishi Electric Corp Semiconductor device
JP2004047783A (en) 2002-07-12 2004-02-12 Nissan Motor Co Ltd Cooling structure of element
JP2008181908A (en) 2007-01-23 2008-08-07 Rohm Co Ltd Semiconductor device and lead frame therefor
JP2017005125A (en) 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017511A (en) 2001-07-03 2003-01-17 Mitsubishi Electric Corp Semiconductor device
JP2004047783A (en) 2002-07-12 2004-02-12 Nissan Motor Co Ltd Cooling structure of element
JP2008181908A (en) 2007-01-23 2008-08-07 Rohm Co Ltd Semiconductor device and lead frame therefor
JP2017005125A (en) 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2021002637A (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
CN104025287A (en) Semiconductor device
JP6448388B2 (en) Power semiconductor device
JP2019186326A (en) Semiconductor device and manufacturing method of the same
JP2015156475A (en) Semiconductor device and manufacturing method of the same
JP7338204B2 (en) semiconductor equipment
JP7400293B2 (en) Semiconductor device and semiconductor device manufacturing method
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP4339660B2 (en) Semiconductor device
JP2018129388A (en) Semiconductor device and method of manufacturing the same
JP2006196765A (en) Semiconductor device
JP2011204863A (en) Semiconductor device, and method of manufacturing the same
JP7460051B2 (en) Semiconductor Device
JP2021027211A (en) Electronic device
JP5569097B2 (en) Semiconductor device and lead frame
JP2021027146A (en) Semiconductor device
JP7097933B2 (en) Manufacturing method of semiconductor device
JP7263792B2 (en) Semiconductor device and its manufacturing method
JP5477260B2 (en) Electronic device and manufacturing method thereof
JP6619119B1 (en) Semiconductor device
JP7390826B2 (en) Semiconductor device and semiconductor device manufacturing method
JP7322467B2 (en) semiconductor equipment
JP7175643B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2023105546A (en) Semiconductor device
JP2015167171A (en) semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150