JP7397978B2 - 縦型電界効果トランジスタとその形成方法 - Google Patents

縦型電界効果トランジスタとその形成方法 Download PDF

Info

Publication number
JP7397978B2
JP7397978B2 JP2022523405A JP2022523405A JP7397978B2 JP 7397978 B2 JP7397978 B2 JP 7397978B2 JP 2022523405 A JP2022523405 A JP 2022523405A JP 2022523405 A JP2022523405 A JP 2022523405A JP 7397978 B2 JP7397978 B2 JP 7397978B2
Authority
JP
Japan
Prior art keywords
region
semiconductor fin
field effect
confinement structure
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022523405A
Other languages
English (en)
Other versions
JP2022553305A (ja
Inventor
バリングハウス，イェンス
クレープス，ダニエル
ショルテン，ディック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2022553305A publication Critical patent/JP2022553305A/ja
Application granted granted Critical
Publication of JP7397978B2 publication Critical patent/JP7397978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、縦型電界効果トランジスタおよびその形成方法に関する。
従来のトランジスタ（例えばＭＯＳＦＥＴやＭＩＳＦＥＴなど）では、能動スイッチング素子が、反転チャネルによって、例えばｎｐｎ接合のｐ型領域によって提供され、ゲート電圧を印加することによって電子経路が形成される。パワーエレクトロニクスにおけるバンドギャップが大きい半導体（例えば、炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ））の用途では、いわゆるパワーＦｉｎＦＥＴ（Ｆｉｎ＝フィン、ＦＥＴ＝電界効果トランジスタ）の使用が有利になり得る。従来のパワーＦｉｎＦＥＴ１００の構造が図１に示されている。従来のパワーＦｉｎＦＥＴ１００は、基板１０２上に、ｎ型ドーピングを有するドリフト領域１０４、ドレイン電極１０６、ソース電極１０８、ゲート電極１１０、半導体フィン１１２、ゲート誘電体１１４、および絶縁体１１６を備える。半導体フィン１１２は、ｎ＋型ドーピング１１８によってソース電極１０８に接続される。パワーＦｉｎＦＥＴ１００では、スイッチング素子は狭い半導体フィン１１２からなり、半導体フィン１１２は、その幾何形状およびゲート金属化１１０の適切な選択によってスイッチング可能である。パワーＦｉｎＦＥＴ１００のチャネル抵抗は、ＳｉＣまたはＧａＮベースの従来のＭＯＳＦＥＴもしくはＭＩＳＦＥＴのチャネル抵抗よりも大幅に低い。これにより、構成部品全体のオン抵抗がより低くなる。従来の形態でのパワーＦｉｎＦＥＴ１００は、狭い半導体フィンの提供を必要とし、半導体フィンの横方向の幅がトランジスタのオン電圧を決定する。特に安全関連の用途で通常必要とされる正のオン電圧（閾値電圧）を実現するために（いわゆるノーマリーオフトランジスタ）、数百ｎｍ～１００ｎｍ未満の半導体フィンの幅が必要となる。半導体フィンの幅は、特に半導体フィンに使用される半導体材料と、ゲート金属の仕事関数とに依存する。そのような狭い半導体フィンは、パワートランジスタの大量生産で典型的に使用されているような従来のフォトリソグラフィでは製造することができない。
本発明の１つの課題は、より幅広の半導体フィンでも正のオン電圧を有する縦型電界効果トランジスタを実現可能にする、縦型電界効果トランジスタおよびその製造方法を提供することである。
この課題は、本発明の一態様によれば、縦型電界効果トランジスタによって解決される。縦型電界効果トランジスタは、第１の導電型を有するドリフト領域と、ドリフト領域上またはその上方にある半導体フィンと、半導体フィン上またはその上方にあるソース／ドレイン電極とを備え、半導体フィンが、ソース／ドレイン電極をドリフト領域に導通可能に接続する導通可能領域と、導通可能領域の横方向の隣に構成され、ソース／ドレイン電極からドリフト領域に向かって延びる閉じ込め構造とを備え、閉じ込め構造が、半導体フィン内の縦型電界効果トランジスタの導電性チャネルを、導通可能領域の領域に閉じ込めるように設計される。これにより、正のオン電圧（閾値電圧）を有する構造的に幅広の半導体フィンを備えた縦型電界効果トランジスタが実現可能になる。正の閾値電圧は、比較的狭い導通可能な半導体フィンによって実現される。この場合、決定的に重要なのは半導体フィンの構造的な幅ではなく、半導体フィンの導通可能領域の幅である。したがって、半導体フィンの幅の一部が非導電性または導通不能であるとき、より幅広の半導体フィンでも閾値電圧の上昇を達成することができる。例えば、閉じ込め構造は、半導体フィンの一部にｐ型ドープ領域の形で形成することができ、ここで、ｐ型ドープ領域は、トランジスタの動作時にフィン内で導通不能な領域として機能する。閾値電圧を決定する半導体フィンの幅は、半導体フィンの依然として導電性の領域の幅によって与えられる。
この課題は、本発明のさらなる態様によれば、縦型電界効果トランジスタを形成するための方法によって解決される。この方法は、第１の導電型を有するドリフト領域を形成するステップと、ドリフト領域上またはその上方に半導体フィンを形成するステップと、半導体フィン上またはその上方にソース／ドレイン電極を形成するステップとを含み、半導体フィンが、ソース／ドレイン電極をドリフト領域に導通可能に接続する導通可能領域と、導通可能領域の横方向の隣に構成され、ソース／ドレイン電極からドリフト領域に向かって延びる閉じ込め構造とを備え、閉じ込め構造が、半導体フィン内の縦型電界効果トランジスタの導電性チャネルを、導通可能領域の領域に閉じ込めるように設計される。これにより、半導体フィンの構造化または構造的な幅に関するリソグラフィ要件を低減することができる。
この態様のさらなる発展形態については、従属請求項および本明細書に記載する。本発明の実施形態を図面に示し、以下でより詳細に説明する。
関連技法のトランジスタ構造の概略断面図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタの概略図である。 実施形態による縦型電界効果トランジスタの概略図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタの概略断面図である。 実施形態による縦型電界効果トランジスタを形成するための方法のフローチャートである。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。 実施形態による形成中の縦型電界効果トランジスタの概略断面図である。
以下の詳細な説明では添付図面を参照する。添付図面は、本明細書の一部を成し、例示のために、本発明を実施することができる特定の例示的実施形態を示す。本発明の保護範囲から逸脱することなく、他の例示的実施形態を使用し、構造的または論理的な変更を行うことができることを理解されたい。本明細書で述べる様々な例示的実施形態の特徴は、特に明記しない限り、互いに組み合わせることができることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、本発明の保護範囲は、添付の特許請求の範囲によって定義される。図中、適切である限り、同一または類似の要素には同一の参照符号が付されている。
図２～図９は、種々の実施形態による縦型電界効果トランジスタの概略図を示す。種々の実施形態において、縦型電界効果トランジスタ２００、３００、４００、５００、６００、７００は、半導体基板２０２上にあるドリフト領域２０４と、ドリフト領域２０４上またはその上方にある半導体フィン２０６（その長手方向は図面の紙面に垂直に延びる）と、閉じ込め構造２１０と、第１のソース／ドレイン電極（例えばソース電極２１４）と、第２のソース／ドレイン電極（例えばドレイン電極２１６）とを備える。以下では、例として、第１のソース／ドレイン電極２１４がソース電極であり、第２のソース／ドレイン電極２１６がドレイン電極であると仮定する。縦型電界効果トランジスタ２００は、半導体フィン２０６の少なくとも１つの側壁の隣にゲート電極２１２をさらに備え、ゲート電極２１２は、絶縁体２１８によってソース電極２１４から電気的に絶縁される。ゲート電極２１２と半導体フィン２０６との間にゲート誘電体２２２が配置される。高濃度にドープされた接続領域２２０が、半導体フィン２０６をソース電極２１４に導通可能に接続することができる。さらに、ドリフト領域２０４上またはその上方に、半導体フィン２０６の少なくとも１つの側壁の横方向の隣に、ソース電極２１４を形成することができる。半導体フィン２０６は、導通可能領域２０８の隣に閉じ込め構造２１０を備える。閉じ込め構造２１０は、横方向において、導通可能領域２０８の電気的および構造的な広がりを制約する。導通可能領域２０８は、第１の導電型を有し、閉じ込め構造２１０は、第１の導電型とは異なる第２の導電型を有する。言い換えると、縦型電界効果トランジスタ２００、３００、４００、５００、６００、７００は、第１の導電型を有するドリフト領域２０４と、ドリフト領域２０４上またはその上方にある半導体フィン２０６と、半導体フィン２０６上またはその上方にあるソース電極２１４またはドレイン電極２１６とを備えることができる。半導体フィン２０６は、ソース電極２１４およびドレイン電極２１６をドリフト領域２０４に導通可能に接続する導通可能領域２０８を備え、さらに閉じ込め構造２１０を備え、閉じ込め構造２１０は、導通可能領域２０８の横方向の隣に形成され、ソース電極２１４またはドレイン電極２１６からドリフト領域２０４へ延びる。閉じ込め構造２１０は、半導体フィン２０６内の縦型電界効果トランジスタの導電性チャネルを導通可能領域２０８の領域に閉じ込めるように設計される。閉じ込め構造によって、半導体フィン内の導通可能領域の横方向の広がりを狭めることができる。導通可能領域がより強く空乏化され、縦型電界効果トランジスタの閾値電圧が高められる。さらに、様々な実施形態において、閉じ込め構造は、半導体フィン、特にゲート酸化物を電界スパイクから遮蔽するように設計することもできる。これにより、縦型電界効果トランジスタの逆方向抵抗および信頼性を高めることができる。
半導体基板２０２は、例えばＧａＮ基板２０２またはＳｉＣ基板２０２でよい。半導体基板２０２上に、弱いｎ型の半導体ドリフト領域２０４（ドリフトゾーン２０４とも呼ぶ）、例えばＧａＮドリフト領域２０４またはＳｉＣドリフト領域２０４を形成（例えば堆積）することができる。ドリフト領域２０４の上に、半導体フィン２０６の形態、例えばＧａＮまたはＳｉＣフィン２０６の形態でのｎ型半導体領域を形成することができる。半導体フィン２０６上またはフィン２０６の上側部分領域に、ｎ＋型接続領域２２０を形成することができ、ｎ＋型接続領域２２０によって、ソース電極２１４が半導体フィン２０６と接触される。ソース電極２１４は、閉じ込め構造２１０にも半導体フィン２０６にも接触することができる。基板２０２の裏側に、ドレイン電極２１６を設けることができる。閉じ込め構造２１０の領域とドリフト領域２０４との間に、動作中、空間電荷ゾーンを形成することができる。そのため、電流が流れることができる領域を減少させることができ、それにより抵抗を高めることができる。閉じ込め構造２１０の導入により、閉じ込め構造のない形態（図１）と比較して、電界効果トランジスタ２００、３００、４００、５００、６００、７００の全抵抗が高められる。逆方向時のドレイン電極２１６の電位は、閉じ込め構造２１０がない場合（図１を参照）のように半導体フィン２０６の底部付近ではなく、閉じ込め構造２１０のすぐ下で最大値を有する電界を生じる。これは、例えば、電界効果トランジスタの早期の電気的破壊を妨げる、またはドレイン電極２１６に印加された電圧がゲート電極２１２に達するのを妨げる。半導体フィン２０８は、ゲート電極２１２に隣接する領域で空乏化されている。ゲート電圧を印加しない場合、半導体フィン２０６の下の電子ガスがドリフト領域で枯渇する可能性があるので、電界効果トランジスタは自己遮断状態になることがある。ゲート電極２１０に正の電圧を印加することによって、ゲート電極２１２に隣接する半導体フィン２０８の領域に電子を蓄積することができる。電子は、ソース電極２１４から半導体フィン２０６を通って半導体フィン２０６の底部に流れ、そこからドリフト領域２０４を通り、基板２０２を通ってドレイン電極２１６に達することができる。
閉じ込め構造２１０は、ドリフト領域２０４内まで延びることができる。言い換えると、閉じ込め構造２１０は、例えば図２に示されるように、ドリフト領域２０４に配置されて、横方向においてゲート電極２１２の方向に延びる領域を有することができる。閉じ込め構造２１０は、ドリフト領域において遮蔽構造として機能することができて、例えば遮蔽構造のない電界効果トランジスタと比較して、電界の電界ピークをゲート電極２１２の下またはゲート電極２１２付近で低減する、またはドリフト領域２０４にシフトさせる。
閉じ込め構造２１０は、横方向において、導通可能領域２０８によって完全に囲まれ得る。閉じ込め構造２１０および導通可能領域は、例えば図３に示されるように、同軸形状に形成され得る。代替として、閉じ込め構造２１０は、図２、図６、および図７に示されるように、半導体フィン２０６の少なくとも１つの側壁に形成され得る。
閉じ込め構造２１０は、ゲート電極２１２の横方向の隣に配置された第１の部分４０４において、第２の部分におけるよりも大きい横方向の広がりを有することができ、それにより、導通可能領域は、例えば図４に示されるように、閉じ込め構造２１０の第１の部分４０４に対応する半導体フィン２０６の領域において狭窄部分４０２を有する。
第１と第２の導電型は、逆の導電型にすることができる。例えば、ドリフト領域２０４はｎ型でよく、閉じ込め構造２１０は、少なくとも１つのｐ型領域を備えることができる。代替としてまたは追加として、閉じ込め構造２１０は、例えば図５に示されるように第２の導通不能な閉じ込め構造５０２を備えることができる。
種々の実施形態において、半導体フィン内の電流の流れは、図８および図９に示されるように、部分的に水平方向にも生じ得る。このために、電流の流れを空間的に制約する、第１または第２の導電型のさらなる層または構造を提供することができる。例えば、フィン２０６に第１の導電型の導通可能領域８０４、８０６、８０８を提供することができ、閉じ込め構造は、領域２１０に加えて、電流の流れを制限するさらなる層または構造８０２を備えることができる。電流は、例えば、ソース電極２１４から領域８０６、８０４、８０８を通り、ドリフト領域２０４および基板２０２を通ってドレイン電極２１６まで流れる。電流経路の垂直方向の制約は、第２の導電型の領域８０２によって行われる。この実施形態は、例えばフィンの上側にある追加の閉じ込め構造５０２を示す図９に示されるように、前述の実施形態の特徴と組み合わせることができる。
さらに、種々の実施形態において、閉じ込め構造２１０は、ソース電極に接続されたｐｎ接合にわたってボディダイオードを提供するように設計することができる。例えば、種々の実施形態において、半導体フィン２０６の導電性領域２０８はｎ型ドープされ、閉じ込め構造２１０はｐ型ドープされる、または非導電性である。例えば逆ドーピングまたは不活性イオン種（例えばアルゴン）の導入によって、非導電性の閉じ込め構造２１０を形成することができる。非導電性の閉じ込め構造を有する実施形態では、閉じ込め構造が導通不能であるので、ボディダイオードは実現されない。
図１０は、種々の実施形態による縦型電界効果トランジスタを形成するための方法のフローチャートを示す。方法１０００は、第１の導電型を有するドリフト領域２０４を形成するステップ１０１０と、ドリフト領域２０４上またはその上方に半導体フィン２０６を形成するステップ１０２０と、半導体フィン２０６上またはその上方にソース／ドレイン電極２１４、２１６を形成するステップ１０３０とを含む。半導体フィン２０６は、ソース／ドレイン電極２１４、２１６をドリフト領域２０４に導通可能に接続する導通可能領域２０８と、導通可能領域２０８の横方向の隣に構成され、ソース／ドレイン電極２１４、２１６からドリフト領域２０４に向かって延びる閉じ込め構造２１０とを備える。閉じ込め構造２１０が、半導体フィン２０６内の縦型電界効果トランジスタの導電性チャネルを、導通可能領域２０８の領域に閉じ込めるように設計される。
図示されるすべての実施形態を、非導電性の閉じ込め構造２１０によっても実現することができる。
図１１、図１２、および図１３Ａ～図１３Ｆは、種々の実施形態による形成中の縦型電界効果トランジスタの概略断面図を示す。閉じ込め構造２１０は、半導体フィン幾何形状を作った後、イオン注入によって形成することができる。この場合、例えば注入されるイオンの強い入射角によって、図１１に示される断面を達成することができる。ここで、ドリフト領域２０４および半導体フィン２０８の表面にマスク１１２０が形成され、半導体フィン２０８の一部が露出する。半導体フィン２０８の露出部分は、閉じ込め構造２１０を形成するためにイオンビーム１１１０で照射される。例えば図１２に示されるように、注入中の基板２０２の回転により、半導体フィン２０６の異なる側を例えばｐ型ドープして、閉じ込め構造２１０を形成することができる。代替として、半導体フィンの形成前にイオンの注入を行うこともできる。この場合、例えばｐ型注入後に、ｐ型ドープ領域の一部が再び除去されることによって半導体フィンが形成され得る。代替実施形態は、閉じ込め構造２１０、例えばｐ型ドープ閉じ込め構造２１０の形状に関する。すなわち、閉じ込め構造２１０を半導体フィンの中央に形成することもできる（図４参照）。これにより、技術的に製造が難しい狭いウェブをなくすことができる。閉じ込め構造２１０の下端部は、半導体フィンの底部より高くても、低くても、または半導体フィンの底部と同じ高さでもよい。さらに、閉じ込め構造２１０は、図４および図１３Ａ～図１３Ｆに示されるように、深さにわたって異なる幅で作ることができる。閉じ込め構造２１０の幅が異なることにより、閉じ込め構造２１０と半導体フィン側壁との間の距離が大きい領域では順方向抵抗を低下させることができ、（ゲート誘電体に平行な）距離が小さい領域ではより強い空乏化が達成される。図１３Ａ～１３Ｆには、図４に示される構造を形成するための方法に関する一実施形態が示されている。この方法は、ｎ型ドープドリフト領域２０４での半導体フィン２０８の構造化を含む（図１３Ａ）。閉じ込め構造２１０の形成は、図４に示される狭窄領域４０２を形成するために、第１のｐ型ドーピング領域（図１３Ｂ）のイオン注入と第２のｐ型ドーピング領域（図１３Ｃ）のイオン注入とを含む。この方法は、ソース電極２１４用のｎ＋型接続領域２２０のイオン注入をさらに含むことができる。この方法は、ゲート誘電体、ゲート電極２１２、および絶縁体２１８の堆積および構造化をさらに含む。さらに、この方法は、ソース電極２１４およびドレイン電極２１６の堆積および構造化を含むことができる。これは、半導体フィン２０８の幅の限界寸法が、例えば、エピタキシまたは注入によってより正確に制御することができるｎ型ドープ層２０８の垂直方向の広がりによって定義されるという利点を有する。半導体フィンの導通可能領域は、ドリフト領域２０４と同様にドープすることができるが、必ずしもそうである必要はない。言い換えると、フィンの導通可能領域は、ドリフト領域と同じドーピング濃度を有することも、異なるドーピング濃度を有することもできる。閉じ込め構造２１０は、ソース電極２１４を介して、またはスーパーセル（図示せず）を介して接触可能である。任意選択で、電流拡散のために、より高濃度にｎ型ドープされた領域８０８を提供することができる（図８および図９参照）。一実施形態では、フィンの半導体材料（例えばＳｉＣ）とゲート誘電体（例えばゲート酸化物）との界面は、例えば、半導体材料（例えばＳｉＣ）のｎ型ドーピングを部分的になくすことによって中和される。これは、例えば逆極性イオン注入（Ｇｅｇｅｎｉｍｐｌａｎｔａｔｉｏｎ）によって、または代替として、電気的に不活性のイオン種（例えばアルゴン）を用いた不活性イオン注入（Ｔｏｔｉｍｐｌａｎｔａｔｉｏｎ）によって実現することができる。この注入によって、導電性チャネルは、半導体／誘電体界面から、中和された半導体／中和されていない半導体の界面（例えば中性ＳｉＣ／ｎ－ＳｉＣ界面）になる。この界面が低い欠陥密度を有する場合、それによりチャネル移動度が高められる。中性領域が注入によって生成される場合、半導体フィンの形成前に注入を行うことができる。この場合、後続のプロセスで、中性領域を部分的に除去して、半導体フィン２０８を形成することができる。導通可能領域と閉じ込め構造との横方向の距離およびドーピング比は、半導体フィンの導通可能領域の形状を決定することができる。したがって、適切な選択によって、導電性チャネルの形成を、ドリフト領域２０４の界面からゲート誘電体へ、半導体フィンの内部にずらすことができ、したがって、より高いチャネル移動度をもたらすことができる。代替形態として、中性領域５０２は、ｐ型ドープ領域２１０の生成と同様に、半導体フィン幾何形状を作った後に行うことができる。さらなる実施形態では、半導体フィンの代わりに、横方向両側で制限された構造が形成される。例えば、正方形または六角形の構造である。閉じ込め構造としてのｐ型ドープ領域は、例えば指向性注入によって、１つまたは複数の界面に作ることができる（図６および図７も参照）。
本明細書で述べて図面に示した実施形態は、例としてのみ選択されている。異なる実施形態は、完全に、または個々の特徴に関して、互いに組み合わせることができる。また、１つの実施形態を、さらなる実施形態の特徴によって補完することもできる。さらに、本明細書で述べる方法ステップを繰り返すことができ、記載されている順序とは異なる順序で実施することもできる。特に、本発明は、提示した方法に限定されない。

Claims (10)

  1. 第１の導電型を有するドリフト領域（２０４）と、
    前記ドリフト領域（２０４）上またはその上方にある半導体フィン（２０６）と、
    前記半導体フィン（２０６）上またはその上方にあるソースまたはドレイン電極（２１４、２１６）と
    を備える縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）であって、
    前記半導体フィン（２０６）が、前記ソースまたはドレイン電極（２１４、２１６）を前記ドリフト領域（２０４）に導通可能に接続する導通可能領域（２０８）と、導通可能領域（２０８）の横方向の隣に構成され、前記ソースまたはドレイン電極（２１４、２１６）から前記ドリフト領域（２０４）に向かって延びる閉じ込め構造（２１０）とを備え、前記閉じ込め構造（２１０）が、前記半導体フィン（２０６）内の前記縦型電界効果トランジスタの導電性チャネルを、前記導通可能領域（２０８）の領域に閉じ込めるように設計され、
    前記閉じ込め構造（２１０）が、前記半導体フィン（２０６）の少なくとも１つの側壁の隣に構成されたゲート電極（２１２）の横方向の隣に配置された第１の区域（４０４）において、前記ゲート電極（２１２）の前記横方向の隣以外の区域である第２の区域におけるものよりも大きい横方向の広がりを有し、それにより、前記導通可能領域は、前記閉じ込め構造（２１０）の前記第１の区域（４０４）に対応する前記半導体フィン（２０６）の領域において狭窄部分（４０２）を有する、縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  2. 前記閉じ込め構造（２１０）が、前記ドリフト領域（２０４）内まで延びる、請求項１に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  3. 前記閉じ込め構造（２１０）が、前記第１の導電型とは反対の第２の導電型を有する、請求項１または２に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  4. 前記閉じ込め構造（２１０）が非導電性である、請求項１または２に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  5. 前記閉じ込め構造（２１０）が、前記ドリフト領域（２０４）に配置され、横方向において前記ゲート電極（２１２）の方向に延びる領域を備える、請求項１から４のいずれか１項に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  6. 前記ドリフト領域（２０４）がｎ型であり、前記閉じ込め構造（２１０）が少なくとも１つのｐ型領域を有する、
    請求項１から４のいずれか１項に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  7. 前記閉じ込め構造（２１０）が、前記導通可能領域（２０８）によって横方向において完全に囲まれている、請求項１から６のいずれか１項に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  8. 前記閉じ込め構造（２１０）と前記導通可能領域とが同軸形状に形成される、請求項１から７のいずれか１項に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  9. 前記閉じ込め構造（２１０）が、前記半導体フィン（２０６）の少なくとも１つの側壁に形成される、請求項１から８のいずれか１項に記載の縦型電界効果トランジスタ（２００、３００、４００、５００、６００、７００）。
  10. 縦型電界効果トランジスタを形成するための方法であって、
    第１の導電型を有するドリフト領域（２０４）を形成するステップと、
    前記ドリフト領域（２０４）上またはその上方に半導体フィン（２０６）を形成するステップと、
    前記半導体フィン（２０６）上またはその上方にソースまたはドレイン電極（２１４、２１６）を形成するステップと
    を含み、
    前記半導体フィン（２０６）が、前記ソースまたはドレイン電極（２１４、２１６）を前記ドリフト領域（２０４）に導通可能に接続する導通可能領域（２０８）と、導通可能領域（２０８）の横方向の隣に構成され、前記ソースまたはドレイン電極（２１４、２１６）から前記ドリフト領域（２０４）に向かって延びる閉じ込め構造（２１０）とを備え、前記閉じ込め構造（２１０）が、前記半導体フィン（２０６）内の前記縦型電界効果トランジスタの導電性チャネルを、前記導通可能領域（２０８）の領域に閉じ込めるように設計され、
    前記閉じ込め構造（２１０）が、前記半導体フィン（２０６）の少なくとも１つの側壁の隣に構成されたゲート電極（２１２）の横方向の隣に配置された第１の区域（４０４）において、前記ゲート電極（２１２）の前記横方向の隣以外の区域である第２の区域におけるものよりも大きい横方向の広がりを有するように形成され、それにより、前記導通可能領域は、前記閉じ込め構造（２１０）の前記第１の区域（４０４）に対応する前記半導体フィン（２０６）の領域において狭窄部分（４０２）が形成される、方法。
JP2022523405A 2019-10-21 2020-09-21 縦型電界効果トランジスタとその形成方法 Active JP7397978B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019216142.1 2019-10-21
DE102019216142.1A DE102019216142A1 (de) 2019-10-21 2019-10-21 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
PCT/EP2020/076286 WO2021078450A1 (de) 2019-10-21 2020-09-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Publications (2)

Publication Number Publication Date
JP2022553305A JP2022553305A (ja) 2022-12-22
JP7397978B2 true JP7397978B2 (ja) 2023-12-13

Family

ID=72615855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523405A Active JP7397978B2 (ja) 2019-10-21 2020-09-21 縦型電界効果トランジスタとその形成方法

Country Status (6)

Country Link
US (1) US20240055528A1 (ja)
EP (1) EP4049318A1 (ja)
JP (1) JP7397978B2 (ja)
CN (1) CN114586174A (ja)
DE (1) DE102019216142A1 (ja)
WO (1) WO2021078450A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086548A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ
WO2008108299A1 (ja) 2007-03-06 2008-09-12 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008306095A (ja) 2007-06-11 2008-12-18 Rohm Co Ltd 半導体装置
WO2019103698A1 (en) 2017-11-24 2019-05-31 Elektrotechnický Ústav Sav Vertical gan transistor with insulating channel and the method of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69602114T2 (de) * 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
KR20140063703A (ko) * 2011-08-17 2014-05-27 램고스, 인크. 산화물 반도체 기판 상의 수직 전계 효과 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086548A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ
WO2008108299A1 (ja) 2007-03-06 2008-09-12 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008306095A (ja) 2007-06-11 2008-12-18 Rohm Co Ltd 半導体装置
WO2019103698A1 (en) 2017-11-24 2019-05-31 Elektrotechnický Ústav Sav Vertical gan transistor with insulating channel and the method of forming the same

Also Published As

Publication number Publication date
WO2021078450A1 (de) 2021-04-29
DE102019216142A1 (de) 2021-04-22
JP2022553305A (ja) 2022-12-22
US20240055528A1 (en) 2024-02-15
CN114586174A (zh) 2022-06-03
EP4049318A1 (de) 2022-08-31

Similar Documents

Publication Publication Date Title
US9214526B2 (en) Semiconductor device
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP5872281B2 (ja) ダイオードを含む半導体装置
CN104247026A (zh) 碳化硅半导体装置及其制造方法
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN113196500B (zh) 半导体装置及其制造方法
CN106057898B (zh) 包括晶体管的半导体器件
TWI595649B (zh) Semiconductor device
JP7371271B2 (ja) 縦型フィン電界効果トランジスタ、縦型フィン電界効果トランジスタ装置、および縦型フィン電界効果トランジスタの形成方法
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
JP7397978B2 (ja) 縦型電界効果トランジスタとその形成方法
CN104600067B (zh) 集成电路和制造集成电路的方法
JP7471403B2 (ja) 縦型電界効果トランジスタおよびその形成方法
JP2014011418A (ja) 半導体装置およびその製造方法
US20220285542A1 (en) Vertical field-effect transistor and method for forming same
JP2008523586A (ja) 絶縁ゲート電界効果トランジスタ
CN115136320A (zh) 垂直场效应晶体管、用于制造其的方法以及具有垂直场效应晶体管的构件
US11164964B2 (en) Power semiconductor device and method of fabricating the same
US9661707B2 (en) Method for manufacturing a semiconductor device using tilted ion implantation processes, semiconductor device and integrated circuit
JP7383168B2 (ja) 縦型電界効果トランジスタおよびその形成方法
JP2020126932A (ja) トレンチゲート型半導体装置
JP7111061B2 (ja) スイッチング素子
US11257915B2 (en) Semiconductor element having an enhancement-type transistor structure
US20240128372A1 (en) Method for manufacturing a vertical field effect transistor structure and corresponding vertical field effect transistor structure
US11869982B2 (en) Single sided channel mesa power junction field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231201

R150 Certificate of patent or registration of utility model

Ref document number: 7397978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150