JP7396820B2 - 表示装置及び表示装置の駆動方法 - Google Patents

表示装置及び表示装置の駆動方法 Download PDF

Info

Publication number
JP7396820B2
JP7396820B2 JP2019116370A JP2019116370A JP7396820B2 JP 7396820 B2 JP7396820 B2 JP 7396820B2 JP 2019116370 A JP2019116370 A JP 2019116370A JP 2019116370 A JP2019116370 A JP 2019116370A JP 7396820 B2 JP7396820 B2 JP 7396820B2
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
light emitting
emitting element
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019116370A
Other languages
English (en)
Other versions
JP2020109462A (ja
Inventor
ホン ソ キム
ボン ソク グ
ウミ ぺ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020109462A publication Critical patent/JP2020109462A/ja
Application granted granted Critical
Publication of JP7396820B2 publication Critical patent/JP7396820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置及び表示装置の駆動方法に関し、より詳しくは、ムラを防止し、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置及び表示装置の駆動方法に関する。
一般に、表示装置は、表示パネル及び表示パネル駆動部を含む。前記表示パネルは、複数のゲートラインと、複数のデータラインと、前記複数のゲートライン及び前記複数のデータラインに接続される複数のピクセル回路とを含む。前記ピクセル回路は、発光素子を含む。前記表示パネル駆動部は、前記複数のゲートラインにゲート信号を供するゲート駆動部と、前記データラインにデータ電圧を供するデータ駆動部と、前記発光素子の電源電圧を印加する電源電圧生成部とを含む。
前記発光素子の電流のリークによって、低階調でムラが目視されることがある。前記ムラによって、表示パネルの表示品質が低下することがある。
本発明の解決しようとする技術的課題は、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置を提供することである。
また、本発明の解決しようとする技術的課題は、前記表示装置の駆動方法を提供することである。
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極に、ハイ電源電圧を印加し、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する。前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含んでもよい。
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有してもよい。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する、前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
前記第１のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第１のオーバードライブレベルを有する複数のパルスを有する。前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第２のオーバードライブレベルを有する複数のパルスを有してもよい。
前記ピクセル回路は、更に、第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含んでもよい。
前記ピクセル回路は、更に、初期化電圧が印加される第１の電極、及び前記第１のノードに接続される第２の電極を有する第１のキャパシタと、前記第３のスイッチング素子の前記出力電極に接続される第１の電極、及びデータラインに接続される第２の電極を有する第２のキャパシタとを含んでもよい。
前記表示パネルは、赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを有する第１のサブピクセル行と、青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを有する第２のサブピクセル行とを含んでもよい。
前記表示パネルは、更に、前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される第１のデータラインと、前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される第２のデータラインとを含んでもよい。
前記第１のフレームの前記エミッション区間に先行する前記第１のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有してもよい。
前記第１のフレームの前記エミッション区間に後行する前記第２のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有してもよい。
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極にハイ電源電圧を印加し、前記第１の発光素子の第２の電極に第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に第２のロウ電源電圧を印加する。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧の波形と相異する。
前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧が前記ロウレベルを有する第２のロウ区間の幅は、前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧が前記ロウレベルを有する第１のロウ区間の幅よりも小さくてもよい。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する。前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
本発明の一実施形態による表示装置の駆動方法は、第１の発光素子の第１の電極及び第２の発光素子の第１の電極にハイ電源電圧を印加するステップと、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加するステップと、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加するステップとを含む。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有してもよい。
前記表示装置のピクセル回路は、前記第１の発光素子と、前記第２の発光素子と、第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含んでもよい。
本発明の一実施形態による表示装置及び表示装置の駆動方法によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対応し、選択的にオーバードライブを適用する、又は、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の短縮を防止することができる。
よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
図１は、本発明の一実施形態による表示装置を示すブロック図である。 図２は、図１の表示パネルを示す概念図である。 図３は、図２におけるピクセル回路を示す回路図である。 図４は、図２におけるピクセル回路に印加される信号を示すタイミング図である。 図５は、オン・バイアス区間において、図２におけるピクセル回路の動作を示す回路図である。 図６は、イニシャル区間において、図２におけるピクセル回路の動作を示す回路図である。 図７は、補償区間において、図２におけるピクセル回路の動作を示す回路図である。 図８は、第１の保持区間において、図２におけるピクセル回路の動作を示す回路図である。 図９は、プログラミング区間において、図２におけるピクセル回路の動作を示す回路図である。 図１０は、エミッション区間において、図２におけるピクセル回路の動作を示す回路図である。 図１１は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。 図１２は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
以下、添付の図面を参照して、本発明をより詳しく説明する。
図１は、本発明の一実施形態による表示装置を示すブロック図である。
図１に示すように、前記表示装置は、表示パネル１００と、表示パネル駆動部とを含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
前記表示パネル１００は、映像を表示する表示部と、前記表示部に隣接して配置される周辺部とを含む。
前記表示パネル１００は、複数のゲートライン（ＧＬ）と、複数のデータライン（ＤＬ）と、前記ゲートライン（ＧＬ）と前記データライン（ＤＬ）のそれぞれに電気的に接続された複数のピクセルとを含む。前記ゲートライン（ＧＬ）は、第１の方向（Ｄ１）に延在し、前記データライン（ＤＬ）は、前記第１の方向（Ｄ１）と交差する第２の方向（Ｄ２）に延在する。
前記駆動制御部２００は、外部の装置(図示せず)から入力映像データ（ＩＭＧ）及び入力制御信号（ＣＯＮＴ）を受信する。例えば、前記入力映像データ（ＩＭＧ）は、赤映像データ、緑映像データ、及び青映像データを含む。前記入力映像データ（ＩＭＧ）は、白映像データを含むことができる。前記入力映像データ（ＩＭＧ）は、マゼンタ映像データ、黄（ｙｅｌｌｏｗ）映像データ、及びシアン映像データも含むことができる。前記入力制御信号（ＣＯＮＴ）は、マスタークロック信号、データイネーブル信号を含む。更に、前記入力制御信号（ＣＯＮＴ）は、垂直同期信号及び水平同期信号を含む。
前記駆動制御部２００は、前記入力映像データ（ＩＭＧ）及び前記入力制御信号（ＣＯＮＴ）を基に、第１の制御信号（ＣＯＮＴ１）、第２の制御信号（ＣＯＮＴ２）、第３の制御信号（ＣＯＮＴ３）、第４の制御信号（ＣＯＮＴ４）、及びデータ信号（ＤＡＴＡ）を生成する。
また、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記ゲート駆動部３００の動作を制御するための前記第１の制御信号（ＣＯＮＴ１）を生成して、前記ゲート駆動部３００に出力する。前記第１の制御信号（ＣＯＮＴ１）は、垂直開始信号及びゲートクロック信号を含む。
更に、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記データ駆動部５００の動作を制御するための前記第２の制御信号（ＣＯＮＴ２）を生成して、前記データ駆動部５００に出力する。前記第２の制御信号（ＣＯＮＴ２）は、水平開始信号及びロード信号を含む。
前記駆動制御部２００は、前記入力映像データ（ＩＭＧ）を基に、データ信号（ＤＡＴＡ）を生成する。前記駆動制御部２００は、前記データ信号（ＤＡＴＡ）を、前記データ駆動部５００に出力する。
また、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記ガンマ基準電圧生成部４００の動作を制御するための前記第３の制御信号（ＣＯＮＴ３）を生成して、前記ガンマ基準電圧生成部４００に出力する。
更に、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記電源電圧生成部６００の動作を制御するための前記第４の制御信号（ＣＯＮＴ４）を生成して、前記電源電圧生成部６００に出力する。
前記ゲート駆動部３００は、前記駆動制御部２００から入力された前記第１の制御信号（ＣＯＮＴ１）に応答して、前記ゲートライン（ＧＬ）を駆動するためのゲート信号を生成する。前記ゲート駆動部３００は、前記ゲート信号を前記ゲートライン（ＧＬ）に順次出力する。
また、前記ゲート駆動部３００は、前記表示パネル１００に直接マウントされるか、テープキャリアパッケージ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ：ＴＣＰ）の形態で、前記表示パネル１００に接続される。一方、前記ゲート駆動部３００は、前記表示パネル１００の前記周辺部に集積される。
前記ガンマ基準電圧生成部４００は、前記駆動制御部２００から入力された前記第３の制御信号（ＣＯＮＴ３）に応答して、ガンマ基準電圧（ＶＧＲＥＦ）を生成する。前記ガンマ基準電圧生成部４００は、前記ガンマ基準電圧（ＶＧＲＥＦ）を、前記データ駆動部５００に提供する。前記ガンマ基準電圧（ＶＧＲＥＦ）は、それぞれのデータ信号（ＤＡＴＡ）に対応する値を有する。
本発明の一実施形態において、前記ガンマ基準電圧生成部４００は、前記駆動制御部２００内に配置されるか、前記データ駆動部５００内に配置される。
前記データ駆動部５００は、前記駆動制御部２００から、前記第２の制御信号（ＣＯＮＴ２）及び前記データ信号（ＤＡＴＡ）を入力され、前記ガンマ基準電圧生成部４００から前記ガンマ基準電圧（ＶＧＲＥＦ）を入力される。前記データ駆動部５００は、前記データ信号（ＤＡＴＡ）を、前記ガンマ基準電圧（ＶＧＲＥＦ）を用いて、アナログ形態のデータ電圧に変換する。前記データ駆動部５００は、前記データ電圧を、前記データライン（ＤＬ）に出力する。
また、前記データ駆動部５００は、前記表示パネル１００に直接マウントされるか、テープキャリアパッケージ（ＴＣＰ）の形態で、前記表示パネル１００に接続される。一方、前記データ駆動部５００は、前記表示パネル１００の前記周辺部に集積される。
前記電源電圧生成部６００は、前記第４の制御信号（ＣＯＮＴ４）を入力される。前記電源電圧生成部６００は、前記第４の制御信号（ＣＯＮＴ４）に応答して、前記表示パネル１００の電源電圧を生成して、前記表示パネル１００に出力する。例えば、前記電源電圧生成部６００は、前記表示パネル１００の発光素子のハイ電源電圧及びロウ電源電圧を生成して、前記表示パネル１００に出力する。
また、前記電源電圧生成部６００は、前記ゲート駆動部３００の電源電圧を生成して、前記ゲート駆動部３００に出力する。例えば、前記電源電圧生成部６００は、ゲートオン電圧及びゲートオフ電圧を生成して、前記ゲート駆動部３００に出力する。
更に、前記電源電圧生成部６００は、前記データ駆動部５００の電源電圧を生成して、前記データ駆動部５００に出力する。
前記電源電圧生成部６００は、前記駆動制御部２００の電源電圧を生成し、前記駆動制御部２００に出力する。
図２は、図１の表示パネルを示す概念図である。
図１及び図２に示しているように、前記表示パネル１００は、マトリックス状で配置されるサブピクセルを含む。
例えば、前記表示パネル１００は、行方向及び列方向に繰り返されるサブピクセル繰返しグループを含む。例えば、前記サブピクセル繰返しグループは、２行４列の８個のサブピクセルを含む。
前記サブピクセル繰返しグループは、赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを含む第１のサブピクセル行と、青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを含む第２のサブピクセル行とを含む。
前記表示パネル１００の第１のデータライン（ＤＬ１）は、前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される。前記表示パネル１００の第２のデータライン（ＤＬ２）は、前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される。
第１のサブピクセル列に沿って、赤サブピクセル及び青サブピクセルが交互に配置され、第２のサブピクセル列に沿って、緑サブピクセルが配置され、第３のサブピクセル列に沿って、青サブピクセル及び赤サブピクセルが交互に配置され、第４のサブピクセル列に沿って、緑サブピクセルが配置される。
本発明の一実施形態において、隣接する２つのサブピクセルは、１つのピクセル回路（ＰＣ）を形成する。
図３は、図２のピクセル回路を示す回路図である。
図１乃至図３に示しているように、前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）及び第２の発光素子（Ｌ２）を含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続される。
例えば、前記第１の発光素子（ＯＬ１）は、赤発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。例えば、前記第１の発光素子（ＯＬ１）は、青発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。前記ピクセル回路（ＰＣ）が、図２の第１のサブピクセル及び第２のサブピクセルを含む場合、前記第１の発光素子（ＯＬ１）は、赤発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。前記ピクセル回路（ＰＣ）が、図２の第３のサブピクセル及び第４のサブピクセルを含む場合、前記第１の発光素子（ＯＬ１）は、青発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。
前記電源電圧生成部６００は、前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極に、ハイ電源電圧（ＥＬＶＤＤ）を印加し、前記第１の発光素子（ＯＬ１）の第２の電極に、第１のロウ電源電圧（ＥＬＶＤＳＳ１）を印加し、前記第２の発光素子（ＯＬ２）の第２の電極に、第２のロウ電源電圧（ＥＬＶＤＳＳ２）を印加する。
前記ピクセル回路（ＰＣ）は、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）と、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）と、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）とを更に含む。
前記ピクセル回路は、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、及び前記第１のノードに接続される第２の電極を含む第１のキャパシター（ＣＳＴ）と、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシター（ＣＰＲ）とを更に含む。
図４は、図２におけるピクセル回路（ＰＣ）に印加される信号を示すタイミング図である。図５は、オン・バイアス区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図６は、イニシャル区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図７は、補償区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図８は、第１の保持区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図９は、プログラミング区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図１０は、エミッション区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。
図１乃至図１０に示しているように、前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
第１のフレームのエミッション区間において、前記第１の発光素子（ＯＬ１）及び前記第２の発光素子（ＯＬ２）に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第１の発光素子（ＯＬ１）に印加される第１のロウ電源電圧は、ロウレベルを有し、前記第２の発光素子（ＯＬ２）に印加される前記第２のロウ電源電圧は、ハイレベルを有する。発光素子は、ハイ電源電圧がハイレベルを有し、ロウ電源電圧がロウレベルを有することで発光する。前記第１のフレームのエミッション区間の間、前記第１の発光素子（ＯＬ１）は発光し、前記第２の発光素子（ＯＬ２）は、発光しない。
第２のフレームのエミッション区間において、前記第１の発光素子（ＯＬ１）及び前記第２の発光素子（ＯＬ２）に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第１の発光素子（ＯＬ１）に印加される第１のロウ電源電圧は、ハイレベルを有し、前記第２の発光素子（ＯＬ２）に印加される前記第２のロウ電源電圧は、ロウレベルを有する。前記第２のフレームのエミッション区間の間、前記第２の発光素子（ＯＬ２）は発光し、前記第１の発光素子（ＯＬ１）は、発光しない。
図５乃至図１０では、第１のフレームのオン・バイアス区間（ＯＮ ＢＩＡＳ）、イニシャル区間（ＩＮＩＴＩＡＬ）、補償区間（ＶＴＨ ＣＯＭＰ）、第１の保持区間（ＨＯＬＤ１）、プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）、及びエミッション区間（ＥＭＩＳＳＩＯＮ）を説明する。図５乃至図１０には示していないが、前記区間の間、第２のロウ電源電圧（ＥＬＶＤＳＳ２）は、続けてハイレベルを保持する。
前記オン・バイアス区間（ＯＮ ＢＩＡＳ）では、前記第１のスイッチング素子（Ｔ１）のヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）の改善のために、前記第１のスイッチング素子（Ｔ１）にオン・バイアス（ＶＩＮＩＴ＝Ｌ）を印加する。また、前記オン・バイアス区間（ＯＮ ＢＩＡＳ）で前記第１の発光素子（ＯＬ１）が発光しないように、前記第１のロウ電源電圧（ＥＬＶＳＳ）には、ハイレベルを印加する。
前記イニシャル区間（ＩＮＩＴＩＡＬ）では、初期化電圧（ＶＩＮＩＴ）、ゲート補償信号（ＧＣ）、及びゲート書き込み信号（ＧＷ）が全てロウレベルを有するので、前記第１のスイッチング素子（Ｔ１）、前記第２のスイッチング素子（Ｔ２）、及び前記第３のスイッチング素子（Ｔ３）が全て、オンにされる。前記ハイ電源電圧（ＥＬＶＤＤ）は、ロウレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）のロウレベルが、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧よりも大きく、前記イニシャル区間（ＩＮＩＴＩＡＬ）で前記第１のスイッチング素子（Ｔ１）の制御電極が初期化される。
前記補償区間（ＶＴＨ ＣＯＭＰ）では、前記第１のスイッチング素子（Ｔ１）のしきい値電圧が補償される。前記ハイ電源電圧（ＥＬＶＤＤ）のレベルが再度ハイレベルに増加し、且つ、前記第１のスイッチング素子（Ｔ１）のダイオード接続で、前記第１のスイッチング素子（Ｔ１）のしきい値電圧が補償される。
前記ハイ電源電圧のハイレベルをＥＬＶＤＤ＿Ｈとし、前記第１のスイッチング素子（Ｔ１）のしきい値電圧を｜ＶＴＨ｜とすると、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、 ＥＬＶＤＤ＿Ｈ－｜ＶＴＨ｜である。
第１の保持区間（ＨＯＬＤ１）で、前記ハイ電源電圧（ＥＬＶＤＤ）のレベルは、再度、ロウレベルに減少し、前記ゲート補償信号（ＧＣ）、及び前記ゲート書込み信号（ＧＷ）は、全てハイレベルを有する。前記第１の保持区間（ＨＯＬＤ１）の間、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、ＥＬＶＤＤ＿Ｈ－｜ＶＴＨ｜で一時的に保持される。
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）では、前記データライン（ＤＬ１）を介して、データ電圧（ＶＤＡＴＡ）が、前記第１のスイッチング素子（Ｔ１）の制御電極に書き込まれる。前記プログラミング区間において、前記データライン（ＤＬ１）に前記データ電圧（ＶＤＡＴＡ）が印加され、前記ゲート補償信号（ＧＣ）は、ハイレベルを有し、前記ゲート書込み信号（ＧＷ）は、ロウレベルを有する。そこで、前記第２のスイッチング素子（Ｔ２）はオフにされ、前記第３のスイッチング素子（Ｔ３）はオンにされ、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、ＥＬＶＤＤ＿Ｈ－｜ＶＴＨ｜＋ａΔＶＤＡＴＡとなる。
ここで、ａは、前記第１のキャパシタ（ＣＳＴ）のキャパシタンス、及び前記第２のキャパシタ（ＣＰＲ）のキャパシタンスで決められ、以下の式１の通りである。
[式１]
Figure 0007396820000001
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）でも、前記第１の発光素子（ＯＬ１）は発光しないように、前記ハイ電源電圧（ＥＬＶＤＤ）は、ロウレベルを有し、前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）は、ハイレベルを有する。
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で、複数のピクセル回路は、行に沿って順次プログラミングされ、前記プログラミング区間内で、前記データ電圧（ＶＤＡＴＡ）が書き込まれた後の区間を、第２の保持区間（ＨＯＬＤ２）と称する。
前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記サブピクセルは同時発光する。前述したように、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記第１の発光素子（ＯＬ１）が発光し、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記第２の発光素子（ＯＬ２）が発光する。
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）では、前記初期化電圧（ＶＩＮＩＴ）は、ハイレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）は、ハイレベルを有し、前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）は、ロウレベルを有し、前記第１のフレームのプログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で書き込まれた前記データ電圧を基に、前記第１の発光素子（ＯＬ１）が発光する。
これと同様に、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）では、前記初期化電圧（ＶＩＮＩＴ）は、ハイレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）は、ハイレベルを有し、前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）は、ロウレベルを有し、前記第２のフレームのプログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で書き込まれた前記データ電圧を基に、前記第２の発光素子（ＯＬ２）が発光する。
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形と相異する。
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルを保持することに対して、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルよりも大きいオーバードライブレベルを有する。前記ハイ電源電圧（ＥＬＶＤＤ）が前記ハイレベルよりも大きいオーバードライブレベルを有する区間を、オーバードライブ区間（ＯＶＤ）と称する。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）がオーバードライブしないことがある。それに対して、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）がオーバードライブ（ＯＶＤ）される。
低階調映像を表示するに際して、ピクセル回路のスイッチング素子の特性差、色による発光遅れの差などによって、一部のピクセルは、オンにされることに対して、一部のピクセルは、オンにされないことがある。これによって、ムラが発生することになる。
色による発光遅れは、緑発光素子が、赤発光素子及び青発光素子よりも大きいため、緑発光素子のみをオーバードライブすることによって、ムラを改善することができる。
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のみをオーバードライブすることによって、表示装置の寿命の急激な低下を抑制することができる。
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のムラの改善を行うことによって、低階調のムラを改善することができる。
前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記オーバードライブレベルを有する複数のパルスを含む。前記ハイ電源電圧（ＥＬＶＤＤ）の波形が、前記オーバードライブレベルを有する複数のパルスを有することによって、前記ハイ電源電圧（ＥＬＶＤＤ）の波形が、前記オーバードライブレベルを有する１つのパルスを含む場合に比べて、前記オーバードライブの効果を増加することができる。
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対して、選択的にオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の急激な低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
図１１は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、図１乃至図１０の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は省略する。
図１乃至図３、図５乃至図１１によると、前記表示装置は、表示パネル１００、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）及び第２の発光素子（Ｌ２）を含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続される。
前記ピクセル回路（ＰＣ）は、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）と、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）と、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）とを更に含む。
前記ピクセル回路は、更に、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、前記第１のノードに接続される第２の電極を含む第１のキャパシタ（ＣＳＴ）、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシタ（ＣＰＲ）を含む。
前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形と相異する。
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、前記第２のフレームの前記エミッション区間（ＥＬＶＤＤ）の初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有する。前記ハイ電源電圧（ＥＬＶＤＤ）が前記第１のオーバードライブレベルを有する区間を、第１のオーバードライブ区間（ＯＶＤ１）と称し、前記ハイ電源電圧（ＥＬＶＤＤ）が前記第２のオーバードライブレベルを有する区間を、第２のオーバードライブ区間（ＯＶＤ２）と称する。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）が弱くオーバードライブ（ＯＶＤ１）される。一方、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）が強くオーバードライブ（ＯＶＤ２）される。
色による発光遅れは、緑発光素子が、赤及び青発光素子よりも大きいため、緑発光素子のオーバードライブを大きくし、ムラを改善することができる。
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のオーバードライブを大きくし、表示装置の寿命の急激な低下を抑制することができる。
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のオーバードライブを大きくし、低階調のムラを改善することができる。
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第１のオーバードライブレベルを有する複数のパルスを含む。
また、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記オーバードライブレベルを有する複数のパルスを含む。
例えば、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形のパルスは、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形のパルスよりも多い。
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
図１２は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、図１乃至図１０の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は、省略する。
図１乃至図３、図５乃至図１０、及び図１２によると、前記表示装置は、表示パネル１００、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）と、第２の発光素子（Ｌ２）とを含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続されている。
前記ピクセル回路（ＰＣ）は、更に、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）を含む。
前記ピクセル回路は、更に、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、前記第１のノードに接続される第２の電極を含む第１のキャパシタ（ＣＳＴ）、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシタ（ＣＰＲ）を含む。
前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）の波形と相異する。
前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）が、前記ロウレベルを有する第２のロウ区間の幅は、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）が、前記ロウレベルを有する第１のロウ区間の幅よりも小さいことがある。前記第２のロウ区間を前記第１のロウ区間に比べて減少させることを、デューティー幅調整（ＤＲＡ）と称する。
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
前記緑発光素子に対して発光時間を減らす代わりに、前記緑発光素子に印加されるデータ電圧（ＶＤＡＴＡ）を増加させ、緑発光素子の発光遅れを改善し、ムラを改善することができる。
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子の発光遅れを改善し、低階調ムラを改善することができる。
本発明の一実施形態によると、エミッション区間において、緑発光素子の第２のロウ電源電圧（ＥＬＶＤＳＳ２）のロウ区間を減少させる代わりに、緑発光素子のデータ電圧（ＶＤＡＴＡ）を増加させて、低階調での画素均一性を改善することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
以上、本発明による表示装置及び表示装置の駆動方法を、実施形態を参照して説明したが、当該技術分野の当業者は、下記の特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解されるだろう。
以上で説明した本発明による表示装置及び表示装置の駆動方法によると、表示装置の表示品質を改善し、表示装置の寿命の急激な低下を抑制することができる。
１００:表示パネル
２００:駆動制御部
３００:ゲート駆動部
４００:ガンマ基準電圧生成部
５００:データ駆動部
６００:電源電圧生成部

Claims (17)

  1. 第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む表示パネルと、
    前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極に、ハイ電源電圧を印加し、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する電源電圧生成部とを含み、
    第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
    第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
    前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異し、
    前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
    前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする表示装置。
  2. 前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
    前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項１に記載の表示装置。
  3. 前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含むことを特徴とする請求項１に記載の表示装置。
  4. 第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む表示パネルと、
    前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極に、ハイ電源電圧を印加し、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する電源電圧生成部とを含み、
    第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
    第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
    前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異し、
    前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、
    前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有することを特徴とする表示装置。
  5. 前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
    前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項４に記載の表示装置。
  6. 前記第１のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第１のオーバードライブレベルを有する複数のパルスを有し、
    前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第２のオーバードライブレベルを有する複数のパルスを有することを特徴とする請求項４に記載の表示装置。
  7. 前記ピクセル回路は、更に、
    第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前
    記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、
    ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、
    ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含むことを特徴とする請求項１に記載の表示装置。
  8. 前記ピクセル回路は、更に、
    初期化電圧が印加される第１の電極、及び前記第１のノードに接続される第２の電極を有する第１のキャパシタと、
    前記第３のスイッチング素子の前記出力電極に接続される第１の電極、及びデータラインに接続される第２の電極を有する第２のキャパシタとを含むことを特徴とする請求項７に記載の表示装置。
  9. 前記表示パネルは、
    赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを有する第１のサブピクセル行と、
    青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを有する第２のサブピクセル行とを含むことを特徴とする請求項１に記載の表示装置。
  10. 前記表示パネルは、更に、
    前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される第１のデータラインと、
    前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される第２のデータラインとを含むことを特徴とする請求項９に記載の表示装置。
  11. 前記第１のフレームの前記エミッション区間に先行する前記第１のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項１に記載の表示装置。
  12. 前記第１のフレームの前記エミッション区間に後行する前記第２のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項１１に記載の表示装置。
  13. 第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む表示パネルと、
    前記第１の発光素子及び前記第２の発光素子に電気的に接続されたデータラインと、
    前記データラインに電気的に接続され、前記第２の発光素子を発光させるための第１の映像データに対応するデータ電圧を増加させて、増加させたデータ電圧を前記データラインに印加するデータ駆動部と、
    前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極にハイ電源電圧を印加し、前記第１の発光素子の第２の電極に第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に第２のロウ電源電圧を印加する電源電圧生成部とを含み、
    第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
    第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
    前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧の波形と相異するし、
    前記第２のフレームにおいて、前記第２のフレームの前記エミッション区間より前の区間で、前記第１の映像データに対応するデータ電圧を増加させて、増加させたデータ電圧を前記データラインに印加することを特徴とする表示装置。
  14. 前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
    前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項１３に記載の表示装置。
  15. 第１の発光素子の第１の電極及び第２の発光素子の第１の電極にハイ電源電圧を印加するステップと、
    前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加するステップと、
    前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加するステップとを含み、
    第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
    第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
    前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異し、
    前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
    前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする表示装置の駆動方法。
  16. 前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、
    前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有することを特徴とする請求項１５に記載の表示装置の駆動方法。
  17. 前記表示装置のピクセル回路は、
    前記第１の発光素子と、
    前記第２の発光素子と、
    第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、
    ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、
    ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含むことを特徴とする請求項１５に記載の表示装置の駆動方法。
JP2019116370A 2018-12-31 2019-06-24 表示装置及び表示装置の駆動方法 Active JP7396820B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0173938 2018-12-31
KR1020180173938A KR102581375B1 (ko) 2018-12-31 2018-12-31 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
JP2020109462A JP2020109462A (ja) 2020-07-16
JP7396820B2 true JP7396820B2 (ja) 2023-12-12

Family

ID=69104336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019116370A Active JP7396820B2 (ja) 2018-12-31 2019-06-24 表示装置及び表示装置の駆動方法

Country Status (5)

Country Link
US (1) US10825382B2 (ja)
EP (1) EP3675104A1 (ja)
JP (1) JP7396820B2 (ja)
KR (1) KR102581375B1 (ja)
CN (1) CN111462671B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157642A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 전계 발광 표시장치
WO2022014756A1 (ko) * 2020-07-17 2022-01-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220086900A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR20240048592A (ko) * 2022-10-06 2024-04-16 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148751A (ja) 2003-11-14 2005-06-09 Samsung Sdi Co Ltd 表示装置のピクセル回路，表示装置，及びその駆動方法
JP2005326830A (ja) 2004-04-13 2005-11-24 Sanyo Electric Co Ltd 表示装置
JP2006267766A (ja) 2005-03-25 2006-10-05 Quanta Display Inc ホワイトバランスの動的調整可能なアクティブマトリックス有機発光ダイオード駆動制御回路及びその調整方法
JP2017135697A (ja) 2015-12-31 2017-08-03 エルジー ディスプレイ カンパニー リミテッド 個人没入型機器の表示装置
US20180226028A1 (en) 2017-02-09 2018-08-09 Samsung Display Co., Ltd. Pixel and display device having the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739318B1 (ko) * 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR102093664B1 (ko) * 2012-11-20 2020-04-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2014125752A1 (ja) 2013-02-15 2014-08-21 シャープ株式会社 表示装置およびその駆動方法
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치
KR20150048377A (ko) * 2013-10-28 2015-05-07 삼성디스플레이 주식회사 유기전계 발광 표시장치 및 그 구동방법
KR20150083371A (ko) * 2014-01-09 2015-07-17 삼성디스플레이 주식회사 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
KR102150039B1 (ko) * 2014-07-14 2020-09-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102367483B1 (ko) * 2014-09-23 2022-02-25 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN106157877A (zh) * 2015-03-31 2016-11-23 上海和辉光电有限公司 像素结构和显示装置
KR102389343B1 (ko) * 2015-08-27 2022-04-25 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102442177B1 (ko) * 2015-09-16 2022-09-13 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102416677B1 (ko) * 2015-10-05 2022-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102432472B1 (ko) 2015-10-22 2022-08-17 엘지디스플레이 주식회사 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
US20180137602A1 (en) * 2016-11-14 2018-05-17 Google Inc. Low resolution rgb rendering for efficient transmission

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148751A (ja) 2003-11-14 2005-06-09 Samsung Sdi Co Ltd 表示装置のピクセル回路，表示装置，及びその駆動方法
JP2005326830A (ja) 2004-04-13 2005-11-24 Sanyo Electric Co Ltd 表示装置
JP2006267766A (ja) 2005-03-25 2006-10-05 Quanta Display Inc ホワイトバランスの動的調整可能なアクティブマトリックス有機発光ダイオード駆動制御回路及びその調整方法
JP2017135697A (ja) 2015-12-31 2017-08-03 エルジー ディスプレイ カンパニー リミテッド 個人没入型機器の表示装置
US20180226028A1 (en) 2017-02-09 2018-08-09 Samsung Display Co., Ltd. Pixel and display device having the same

Also Published As

Publication number Publication date
JP2020109462A (ja) 2020-07-16
CN111462671B (zh) 2024-03-15
CN111462671A (zh) 2020-07-28
EP3675104A1 (en) 2020-07-01
US10825382B2 (en) 2020-11-03
US20200211449A1 (en) 2020-07-02
KR20200083866A (ko) 2020-07-09
KR102581375B1 (ko) 2023-09-22

Similar Documents

Publication Publication Date Title
JP7396820B2 (ja) 表示装置及び表示装置の駆動方法
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
WO2017115713A1 (ja) 画素回路ならびに表示装置およびその駆動方法
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR102016562B1 (ko) 유기발광 표시장치
KR20190077689A (ko) 유기 발광 다이오드 디스플레이 장치
KR102647169B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN114694578B (zh) 显示装置
KR102588103B1 (ko) 표시 장치
KR20150144834A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
WO2021035809A1 (zh) 显示装置的驱动方法
KR20230044091A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20210056758A (ko) 에미션 구동 회로를 포함한 전계발광 표시패널
KR20210010739A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102652623B1 (ko) Oled 표시 장치의 구동 방법
KR102675755B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN220105999U (zh) 显示设备
JP2012155150A (ja) 画像表示装置及びその制御方法
KR20210035370A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160070653A (ko) Oled 표시 장치
US11361705B2 (en) Display device having interlaced scan signals
KR20190136396A (ko) 표시 장치
KR101995408B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20220152434A (ko) 표시 장치 및 이의 구동 방법
KR20210085502A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231130

R150 Certificate of patent or registration of utility model

Ref document number: 7396820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150