JP7383783B1 - デジタル移相回路 - Google Patents

デジタル移相回路 Download PDF

Info

Publication number
JP7383783B1
JP7383783B1 JP2022203323A JP2022203323A JP7383783B1 JP 7383783 B1 JP7383783 B1 JP 7383783B1 JP 2022203323 A JP2022203323 A JP 2022203323A JP 2022203323 A JP2022203323 A JP 2022203323A JP 7383783 B1 JP7383783 B1 JP 7383783B1
Authority
JP
Japan
Prior art keywords
line
circuit
parallel
phase shift
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022203323A
Other languages
English (en)
Other versions
JP2024088247A (ja
Inventor
雄介 上道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2022203323A priority Critical patent/JP7383783B1/ja
Priority to PCT/JP2023/038949 priority patent/WO2024135099A1/ja
Application granted granted Critical
Publication of JP7383783B1 publication Critical patent/JP7383783B1/ja
Publication of JP2024088247A publication Critical patent/JP2024088247A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】所望の移相特性を有しつつ移相量を動的に変更することができるデジタル移相回路を提供する。【解決手段】デジタル移相回路ＰＳ２は、固定インダクタ２１１，２２１と第１可変インダクタ（可変インダクタ２１２，２２２）とを直列接続した可変インダクタ回路（第１可変インダクタ回路２１０Ａ，第２可変インダクタ回路２２０Ａ）を備える。【選択図】図６

Description

本発明は、デジタル移相回路に関する。
近年、マイクロ波、準ミリ波、ミリ波等の高周波信号を用いた無線通信が脚光を浴びている。特に、準ミリ波帯より高周波における無線通信では、電波の直進性が高まるためビームフォーミングを行う必要があり、これを実現する移相回路が不可欠となる。
以下の特許文献１には、第１コイル及び第２コイルを備えるトランスと、トランスの寄生インダクタンス成分によるインピーダンスのずれを抑制するリアクタンス素子を有するインピーダンス調整用回路とを備える移相回路が開示されている。この移相回路では、ローバンドでの移相量が９０°より１８０°に近い移相量になり、ハイバンドでの移相量が１８０°より９０°に近い移相量になるように、トランス及びインピーダンス調整用回路が調整されている。
特許第６１６８２４３号公報
ところで、近年においては、移相量を動的に変更することができるデジタル制御型の移相回路（デジタル移相回路）が要求されている。このようなデジタル移相回路の構成要素としては、例えば、並列接続される２つのコンデンサと、何れか一方のコンデンサに直列接続されたスイッチとを備え、スイッチの開閉によって２つのコンデンサの合成容量を変えることで、移相量を動的に変更するものが考えられる。
ここで、デジタル移相回路においてインピーダンス整合を保ったまま所望の移相特性を実現するには、コンデンサの容量だけを変えればよいという訳ではなく、インダクタンスの大きさも同時に変える必要がある。しかしながら、一般的には、可変インダクタを実現することは容易ではないことから、所望の移相特性を有し、インピーダンス整合を保ちつつ移相量を動的に変更することができるデジタル移相回路を実現することは難しい。
本発明は、上記事情に鑑みてなされたものであり、所望の移相特性を有しつつ移相量を動的に変更することができるデジタル移相回路を提供することを目的とする。
上記課題を解決するために、本発明の第１の態様によるデジタル移相回路（ＰＳ２）は、固定インダクタ（２１１、２２１）と第１可変インダクタ（２１２、２２２）とを直列接続した可変インダクタ回路（２１０Ａ、２２０Ａ）を備える。
本発明の第１の態様によるデジタル移相回路では、第１可変インダクタのインダクタンスを変えることにより、所望の移相特性を有しつつ移相量を動的に変更することができる。
本発明の第２の態様によるデジタル移相回路は、本発明の第１の態様によるデジタル移相回路において、前記第１可変インダクタが、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路（２２ｃ１）と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路（２２ｐ３）と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路（２２ｃ２、２２ｃ２′）と、を含む第２線路（２２）と、前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体（３１）と、前記第２線路の一方の端部に接続された第２接地導体（３２）と、前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（４１）と、前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（４２）と、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する。
本発明の第３の態様によるデジタル移相回路は、本発明の第２の態様によるデジタル移相回路において、前記第２交差線路が、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、前記第２線路が、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路（２２ｐ４）と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路（２２ｃ３）と、を更に含む。
本発明の第４の態様によるデジタル移相回路は、本発明の第２の態様によるデジタル移相回路において、前記第１線路が、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路（２１ｃ１）と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路（２１ｐ２）と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路（２１ｃ２）と、を更に含む。
本発明の第５の態様によるデジタル移相回路は、本発明の第１の態様によるデジタル移相回路において、前記第１可変インダクタが、信号線路（１）と、前記信号線路の両側に設けられた内側線路（２）と、前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路（３）と、前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体（４ａ）と、前記外側線路の他方の端部に接続された第２接地導体（４ｂ）と、前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（７ａ）と、前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（７ｂ）と、を有する。
本発明の第６の態様によるデジタル移相回路は、本発明の第１～第５の何れかの態様によるデジタル移相回路において、第１ポート（Ｐ１００）と第２ポート（Ｐ２００）との間に接続された第１回路（１００）と、前記第１回路に並列接続された第２回路（２００Ａ）と、前記第２回路と共通帰線（Ｌ０）との間に接続された第３回路（３００Ａ）と、を備え、前記第２回路が、前記可変インダクタ回路である第１可変インダクタ回路（２１０Ａ）と、前記可変インダクタ回路である第２可変インダクタ回路（２２０Ａ）とが直列接続された回路を備える。
本発明の第７の態様によるデジタル移相回路は、本発明の第６の態様によるデジタル移相回路において、前記第１回路が、第１可変コンデンサ（１０１）を備え、前記第３回路が、第２可変インダクタ（３０２）と第２可変コンデンサ（３０３）とが直列接続された回路を備え、前記第１可変インダクタ回路と前記第２可変インダクタ回路との接続点（Ｑ）に接続される。
本発明の第８の態様によるデジタル移相回路は、第１ポート（Ｐ１００）と第２ポート（Ｐ２００）との間に接続された第１回路（１００）と、前記第１回路に並列接続された第２回路（２００、２００Ａ）と、前記第２回路と共通帰線（Ｌ０）との間に接続された第３回路（３００、３００Ａ）と、を備え、前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つが、可変インダクタ（２１２、２２２、３０２）を備える。
本発明の第９の態様によるデジタル移相回路は、本発明の第８の態様によるデジタル移相回路において、前記可変インダクタが、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路（２２ｃ１）と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路（２２ｐ３）と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路（２２ｃ２、２２ｃ２′）と、を含む第２線路（２２）と、前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体（３１）と、前記第２線路の一方の端部に接続された第２接地導体（３２）と、前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（４１）と、前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（４２）と、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する。
本発明の第１０の態様によるデジタル移相回路は、本発明の第９の態様によるデジタル移相回路において、前記第２交差線路が、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、前記第２線路が、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路（２２ｐ４）と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路（２２ｃ３）と、を更に含む。
本発明の第１１の態様によるデジタル移相回路は、本発明の第９の態様によるデジタル移相回路において、前記第１線路が、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路（２１ｃ１）と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路（２１ｐ２）と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路（２１ｃ２）と、を更に含む。
本発明の第１２の態様によるデジタル移相回路は、本発明の第８の態様によるデジタル移相回路において、前記可変インダクタが、信号線路（１）と、前記信号線路の両側に設けられた内側線路（２）と、前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路（３）と、前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体（４ａ）と、前記外側線路の他方の端部に接続された第２接地導体（４ｂ）と、前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（７ａ）と、前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（７ｂ）と、を有する。
本発明の第１３の態様によるデジタル移相回路は、本発明の第８～１２の何れかの態様によるデジタル移相回路（ＰＳ１）において、前記第１回路が、可変コンデンサ（１０１）を備え、前記第２回路が、第１固定インダクタ（２１１）と第２固定インダクタ（２２１）とが直列接続された回路を備え、前記第３回路が、前記可変インダクタ（３０２）と固定コンデンサ（３０１）とが直列接続された回路を備え、前記第１固定インダクタと前記第２固定インダクタとの接続点（Ｑ）に接続される。
本発明の第１４の態様によるデジタル移相回路は、本発明の第８～１２の何れかの態様によるデジタル移相回路（ＰＳ３）において、前記第１回路が、固定インダクタ（１０２）を備え、前記第２回路が、第１可変コンデンサ（２３１）と第２可変コンデンサ（２４１）とが直列接続された回路を備え、前記第３回路が、前記可変インダクタ（３０２）と固定コンデンサ（３０１）とが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点（Ｑ）に接続される。
本発明の第１５の態様によるデジタル移相回路は、本発明の第１～５の何れかの態様によるデジタル移相回路において、第１ポート（Ｐ１００）と第２ポート（Ｐ２００）との間に接続された第１回路（１００）と、前記第１回路に並列接続された第２回路（２００）と、前記第２回路と共通帰線（Ｌ０）との間に接続された第３回路（３００）と、を備え、前記第１回路が、前記可変インダクタ回路を備え、前記第２回路が、第１可変コンデンサ（２３１）と第２可変コンデンサ（２４１）とが直列接続された回路を備え、前記第３回路は、可変インダクタ（３０２）と固定コンデンサ（３０１）とが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点（Ｑ）に接続される。
本発明によれば、可変インダクタのインダクタンスを動的に変えることができるため、所望の移相特性を有しつつ移相量を動的に変更することができるという効果がある。
本発明の第１実施形態によるデジタル移相回路の構成を示す回路図である。 本発明の第１実施形態における可変インダクタの要部構成を示す平面図である。 図２中のＩＩ－ＩＩ線に沿う断面図矢視図である。 図２中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。 本発明の第１実施形態によるデジタル移相回路のシミュレーション結果を示す図である。 本発明の第２実施形態によるデジタル移相回路の構成を示す回路図である。 本発明の第２実施形態によるデジタル移相回路のシミュレーション結果を示す図である。 本発明の第３実施形態における可変インダクタの要部構成を示す平面図である。 デジタル移相回路の他の構成例を示す回路図である。 可変インダクタの他の構成例を示す平面図である。 可変インダクタの他の構成例を示す斜視図である。 可変インダクタの他の構成例を示す斜視図である。 可変インダクタの他の構成例を示す斜視図である。
以下、図面を参照して本発明の実施形態によるデジタル移相回路について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。
〔第１実施形態〕
〈デジタル移相回路〉
図１は、本発明の第１実施形態によるデジタル移相回路の構成を示す回路図である。図１に示す通り、本実施形態のデジタル移相回路ＰＳ１は、第１回路１００、第２回路２００、及び第３回路３００を備える。第１回路１００及び第２回路２００は、第１ポートＰ１００と第２ポートＰ２００との間に接続された回路であり、互いに並列接続されている。第３回路３００は、第２回路２００と共通帰線Ｌ０（グランド線）との間に接続された回路である。このようなデジタル移相回路ＰＳ１は、マイクロ波、準ミリ波、ミリ波等の高周波信号を入力とし、所定の位相だけシフトした高周波信号を外部に出力する。
デジタル移相回路ＰＳ１は、第１ポートＰ１００と第２ポートＰ２００との間において対称性を有する。このため、デジタル移相回路ＰＳ１は、高周波信号が第１ポートＰ１００から入力される場合には、所定の位相だけシフトした高周波信号を第２ポートＰ２００から外部に出力する。また、デジタル移相回路ＰＳ１は、高周波信号が第２ポートＰ２００から入力される場合には、所定の位相だけシフトした高周波信号を第１ポートＰ１００から外部に出力する。
第１回路１００は、可変コンデンサ１０１（第１可変コンデンサ）を備える。可変コンデンサ１０１の一方の電極は第１ポートＰ１００に接続されており、他方の電極は第２ポートＰ２００に接続されている。可変コンデンサ１０１は、デジタル移相回路ＰＳ１の移相量を変化させる際に、不図示の制御部によって制御される。
第２回路２００は、直列接続された第１固定インダクタ回路２１０と第２固定インダクタ回路２２０とを備える。第１固定インダクタ回路２１０は、固定インダクタ２１１を備えており、第２固定インダクタ回路２２０は、固定インダクタ２２１を備えている。固定インダクタ２１１の一端は第１ポートＰ１００に接続されており、他端は固定インダクタ２２１の一端に接続されている。固定インダクタ２２１の一端は固定インダクタ２１１の他端に接続されており、他端は第２ポートＰ２００に接続されている。
第３回路３００は、直列接続されたコンデンサ３０１と可変インダクタ３０２とを備えており、第２回路２００に設けられた第１固定インダクタ回路２１０と第２固定インダクタ回路２２０との接続点Ｑに接続されている。コンデンサ３０１の一方の電極は接続点Ｑに接続されており、他方の電極は可変インダクタ３０２の一端に接続されている。可変インダクタ３０２の一端はコンデンサ３０１の他方の電極に接続されており、他端は共通帰線Ｌ０に接続されている。可変インダクタ３０２は、可変コンデンサ１０１と同様に、デジタル移相回路ＰＳ１の移相量を変化させる際に、不図示の制御部によって制御される。尚、可変インダクタ３０２の詳細については後述する。
上記構成において、不図示の制御部が、可変コンデンサ１０１及び可変インダクタ３０２を制御し、可変コンデンサ１０１の容量の大きさ及び可変インダクタ３０２のインダクタンスの大きさを変えることにより、デジタル移相回路ＰＳ１の移相量が変化する。例えば、不図示の制御部が可変コンデンサ１０１の容量をＣxに設定し、可変インダクタ３０２のインダクタンスをＬxに設定すると、デジタル移相回路ＰＳ１から出力される高周波信号位相はφxになる。また、例えば、不図示の制御部が可変コンデンサ１０１の容量をＣyに設定し、可変インダクタ３０２のインダクタンスをＬyに設定すると、デジタル移相回路ＰＳ１から出力される高周波信号の位相はφyになる。このようにして、不図示の制御部によってデジタル移相回路ＰＳ１の移相量（位相φxと位相φyとの差）が制御される。
〈可変インダクタ〉
図２は、本発明の第１実施形態における可変インダクタの要部構成を示す平面図である。図３は、図２中のＩＩ－ＩＩ線に沿う断面図矢視図である。図４は、図２中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。図２～４に示す構成の可変インダクタＩＤ１は、図１に示す可変インダクタ３０２として用いられる。
図２に示す通り、可変インダクタＩＤ１は、信号線路１０と、第１線路２１と、第２線路２２と、第１接地導体３１と、第２接地導体３２と、を備える。本実施形態における第１線路２１は、第１平行線路２１ｐ１と、一対の上側パッド２１ｄ１、２１ｄ２と、を含む。本実施形態における第２線路２２は、第２平行線路２２ｐ２と、第１交差線路２２ｃ１と、第３平行線路２２ｐ３と、第２交差線路２２ｃ２と、上側パッド２２ｄと、を含む。また、本実施形態における可変インダクタＩＤ１は、第１電子スイッチ４１及び第２電子スイッチ４２と、複数の接続導体５０と、複数の接続パッドＰ１～Ｐ４と、を備える（図３及び図４も参照）。
信号線路１０は、図２に示す通り、一方向に延在する直線状の帯状導体である。即ち、信号線路１０は、一定の幅、一定の厚さ及び所定の長さを有する長尺板状の導体である。信号線路１０には、図２における紙面左側から紙面右側に向かって、つまり紙面左側の端部（入力端）から紙面右側の端部（出力端）に向かって信号電流が流れる。この信号電流は、上述したマイクロ波、準ミリ波、或いはミリ波の波長域を有する高周波信号である。信号線路１０は、例えば、入力端が図１に示すコンデンサ３０１の他方の電極に接続され、出力端が図１に示す共通帰線Ｌ０に接続される。
ここで、本実施形態では、信号線路１０の長手方向（信号線路１０が延在する方向）を、単に長手方向Ｘという。長手方向Ｘに沿って、信号線路１０の入力端から出力端に向かう向きを、＋Ｘの向き又は右方という。右方とは反対の向きを、左方又は－Ｘの向きという。信号線路１０に交差する（例えば、直交する）方向を、交差方向Ｙという。交差方向Ｙに沿う一つの向きを、奥側又は＋Ｙの向きという。奥側とは反対の向きを、手前側又は－Ｙの向きという。長手方向Ｘ及び交差方向Ｙの双方に交差する（例えば、直交する）方向を、上下方向Ｚという。上下方向Ｚに沿う一つの向きを、上方又は＋Ｚの向きという。上方とは反対の向きを、下方又は－Ｚの向きという。上下方向Ｚから見ることを、平面視という。
信号線路１０は、電気的には集中定数回路としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１０の長さ等、信号線路１０の形状に応じた大きさを有する寄生インダクタンスである。
第１平行線路２１ｐ１は、信号線路１０の他方の側方（－Ｙ側）に設けられた直線状の帯状導体である。第１平行線路２１ｐ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１平行線路２１ｐ１は、信号線路１０と平行（長手方向Ｘ）に延びている。第１平行線路２１ｐ１と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。
上側パッド２１ｄ１は、第１平行線路２１ｐ１の一端（－Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ１の長辺は交差方向Ｙに延びており、上側パッド２１ｄ１の短辺は長手方向Ｘに延びている。上側パッド２１ｄ１の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と略同一の位置にある。また、上側パッド２１ｄ１の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ１の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。
上側パッド２１ｄ２は、第１平行線路２１ｐ１の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ２の長辺は交差方向Ｙに延びており、上側パッド２１ｄ２の短辺は長手方向Ｘに延びている。上側パッド２１ｄ２の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と略同一の位置にある。また、上側パッド２１ｄ２の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ２の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。
第２平行線路２２ｐ２は、信号線路１０の一方の側方（＋Ｙ側）に設けられた直線状の帯状導体である。第２平行線路２２ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２平行線路２２ｐ２は、信号線路１０と平行（長手方向Ｘ）に延びている。第２平行線路２２ｐ２と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。
第２平行線路２２ｐ２は、信号線路１０に対して第１平行線路２１ｐ１とは逆側に設けられている。言い換えれば、第２平行線路２２ｐ２は、信号線路１０が交差方向Ｙにおいて第１平行線路２１ｐ１及び第２平行線路２２ｐ２の間に位置するように、配置されている。
第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）に接続された直線状の帯状導体である。第１交差線路２２ｃ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。つまり、本実施形態における第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）から奥側（＋Ｙ側）に向けて延びている。第１交差線路２２ｃ１の手前側の端縁（－Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。
上側パッド２２ｄは、第２平行線路２２ｐ２の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２２ｄの長辺は交差方向Ｙに延びており、上側パッド２２ｄの短辺は長手方向Ｘに延びている。上側パッド２２ｄの一方の短辺（－Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。また、上側パッド２２ｄの他方の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の他方の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２２ｄの交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。
第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ端）に接続された直線状の帯状導体である。第３平行線路２２ｐ３は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ側）から右側（＋Ｘ側）に向けて延びている。
第３平行線路２２ｐ３は、信号線路１０の一方側（＋Ｙ側）において、第２平行線路２２ｐ２よりも信号線路１０から遠い位置に設けられている。言い換えれば、第３平行線路２２ｐ３は、第２平行線路２２ｐ２が交差方向Ｙにおいて信号線路１０と第３平行線路２２ｐ３との間に位置するように、配置されている。
図２に示す通り、交差方向Ｙにおいて、第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離ｄ１は、第２平行線路２２ｐ２の中心線と第１接地導体３１の奥側の外縁（第３平行線路２２ｐ３側の外縁）との間の距離ｄ２よりも大きい。また、第３平行線路２２ｐ３の右端（＋Ｘ側）は、第２線路２２の上側パッド２２ｄの右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。
第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ側）に接続された直線状の帯状導体である。第２交差線路２２ｃ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ端）から手前側（－Ｙ側）に向けて延びている。
本実施形態における第２交差線路２２ｃ２の一端縁（－Ｙ側）は、上側パッド２２ｄの一方の短辺（－Ｙ側）及び第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。また、上側パッド２２ｄと第２交差線路２２ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第２交差線路の左側縁（－Ｘ側）は、信号線路１０の右端縁（＋Ｘ側）と略同一の位置にある。
また、本実施形態における第２交差線路２２ｃ２の一端（－Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第２線路２２の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。
以上説明した第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２は、奥側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。
第１接地導体３１は、信号線路１０の入力端側（－Ｘ側）に設けられる板状の導体である。第１接地導体３１は、電気的に接地されている。また、第１接地導体３１の右側（＋Ｘ側）の側縁には、長方形状の切欠き３１ａが形成されている。本実施形態では、この切欠き３１ａが形成されていることにより、第１接地導体３１と信号線路１０とが長手方向Ｘにおいて重なっていない。
また、本実施形態では、第１接地導体３１のうち切欠き３１ａよりも左側（－Ｘ側）に位置する部分を「基部３１ｂ」と称し、切欠き３１ａよりも手前側（－Ｙ側）に位置する部分を「第１突起部３１ｃ」と称し、切欠き３１ａよりも奥側（＋Ｙ側）に位置する部分を「第２突起部３１ｄ」という。第１突起部３１ｃ及び第２突起部３１ｄの各々は、基部３１ｂから右側（＋Ｘ側）に向けて突出している。尚、第１接地導体３１には、切欠き３１ａ、第１突起部３１ｃ、第２突起部３１ｄが形成されていなくともよい。例えば、第１接地導体３１の平面視形状は矩形形状であってもよい。
第１突起部３１ｃ及び第２突起部３１ｄの各々は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状を有する。第１突起部３１ｃは、上側パッド２１ｄ１と上下方向Ｚにおいて重なっている。第２突起部３１ｄは、上下方向Ｚにおいて、第１交差線路２２ｃ１の手前側（－Ｙ側）端部と上下方向Ｚにおいて重なっている。第１接地導体３１は、図３に示す通り、信号線路１０、第１線路２１（上側パッド２１ｄ１）、及び第２線路２２（第１交差線路２２ｃ１）よりも下方に位置する。
第２接地導体３２は、信号線路１０の出力端側（＋Ｘ側）に設けられる板状の導体である。第２接地導体３２は、電気的に接地されている。詳細な図示は省略するが、第２接地導体３２は、信号線路１０、及び第２線路２２（第２交差線路２２ｃ２）よりも下方に位置する。
第１接続パッドＰ１は、図３に示す通り、上述した上側パッド２１ｄ１と、上側中間パッド７１ａと、下側中間パッド７１ｂと、上述した第１突起部３１ｃと、を含む。上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、平面視において互いに重なっている。また、上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。
詳細な図示は省略するが、本実施形態における上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、互いに略同一の形状を有する。つまり、上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。
図３に示す通り、上側パッド２１ｄ１と上側中間パッド７１ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７１ａと下側中間パッド７１ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７１ｂと第１突起部３１ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第１接続パッドＰ１は、第１平行線路２１ｐ１の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。
尚、本明細書において「接続導体５０」は、上下方向Ｚに延在する導体であり、接続導体５０の上端に接続される部材と接続導体５０の下端に接続される部材とを電気的且つ機械的に接続する部材である。接続導体５０は、例えば絶縁層（不図示）を上下方向Ｚに貫通するビアである。
第２接続パッドＰ２は、図３に示す通り、上述した第１交差線路２２ｃ１の手前側（－Ｙ側）端部と、上側中間パッド７２ａと、下側中間パッド７２ｂと、上述した第２突起部３１ｄと、を含む。第１交差線路２２ｃ１の手前側（－Ｙ側）端部、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、平面視において互いに重なっている。また、第１交差線路２２ｃ１の手前側（－Ｙ側）端部、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。
詳細な図示は省略するが、本実施形態における上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、互いに略同一の形状を有する。つまり、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄの各々は、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。
図３に示す通り、第１交差線路２２ｃ１の手前側（－Ｙ側）端部と上側中間パッド７２ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７２ａと下側中間パッド７２ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７２ｂと第２突起部３１ｄとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第２接続パッドＰ２は、第２平行線路２２ｐ２の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。
第３接続パッドＰ３は、図４に示す通り、上述した上側パッド２１ｄ２と、上側中間パッド７３ａと、下側中間パッド７３ｂと、下側パッド３３ａと、を含む。上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、平面視において互いに重なっている。また、上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。
ここで、下側パッド３３ａは、図２に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ａは、第２接地導体３２とは別体に設けられる。下側パッド３３ａと第２接地導体３２とは、第１電子スイッチ４１の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ａは、第１電子スイッチ４１の状態に応じて、電気的接地の有無が切り替わる。
詳細な図示は省略するが、本実施形態における上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、互いに略同一の形状を有する。つまり、上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。
図４に示す通り、上側パッド２１ｄ２と上側中間パッド７３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７３ａと下側中間パッド７３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７３ｂと下側パッド３３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第３接続パッドＰ３は、第１平行線路２１ｐ１の他端（＋Ｘ側）と第１電子スイッチ４１とを、常時電気的に接続している。
第４接続パッドＰ４は、図４に示す通り、上述した上側パッド２２ｄと、上側中間パッド７４ａと、下側中間パッド７４ｂと、下側パッド３３ｂと、を含む。上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、平面視において互いに重なっている。また、上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。
ここで、下側パッド３３ｂは、図２に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ｂは、第２接地導体３２及び下側パッド３３ａとは別体に設けられる。下側パッド３３ｂと第２接地導体３２とは、第２電子スイッチ４２の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ｂは、第２電子スイッチ４２の状態に応じて、電気的接地の有無が切り替わる。
詳細な図示は省略するが、本実施形態における上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、互いに略同一の形状を有する。つまり、上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。
ここで、前述した通り、上側パッド２２ｄの交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい（図２も参照）。従って、第４接続パッドＰ４の交差方向Ｙにおける寸法の最大値は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。
また、前述した通り、本実施形態における第２交差線路２２ｃ２の一端縁（－Ｙ側）は、上側パッド２２ｄの一方の短辺（－Ｙ側）と略同一の位置にある（図２も参照）。従って、第２交差線路２２ｃ２の少なくとも一部と第４接続パッドＰ４の少なくとも一部（本実施形態では全部）とは、長手方向Ｘにおいて対向している。
第１電子スイッチ４１は、図２に示す通り、第３接続パッドＰ３の下側パッド３３ａと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第１電子スイッチ４１は、図２に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第３接続パッドＰ３の下側パッド３３ａに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。
第１電子スイッチ４１は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第１電子スイッチ４１は、スイッチ制御部８０によって、第１平行線路２１ｐ１の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。
第２電子スイッチ４２は、図２に示す通り、第４接続パッドＰ４の下側パッド３３ｂと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第２電子スイッチ４２は、図２に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第４接続パッドＰ４の下側パッド３３ｂに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。
第２電子スイッチ４２は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第２電子スイッチ４２は、スイッチ制御部８０によって、第２平行線路２２ｐ２の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。
スイッチ制御部８０は、上述した第１電子スイッチ４１及び第２電子スイッチ４２を制御する制御回路である。スイッチ制御部８０は、２つの出力ポートを備えており、各出力ポートから第１電子スイッチ４１及び第２電子スイッチ４２の各ゲート端子にゲート信号を個別に出力する。即ち、スイッチ制御部８０は、上記ゲート信号によって、第１電子スイッチ４１及び第２電子スイッチ４２を開状態又は閉状態にする。尚、スイッチ制御部８０は、図１に示す可変コンデンサ１０１及び可変インダクタ３０２を制御してデジタル移相回路ＰＳ１の移相量を変化させる不図示の制御部に設けられる。
次に、以上のように構成された可変インダクタＩＤ１の作用について説明する。
本実施形態における可変インダクタＩＤ１は、第１電子スイッチ４１及び第２電子スイッチ４２の導通状態に応じて動作モードが切り替えられる。即ち、可変インダクタＩＤ１の動作モードには、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が閉状態に設定される低インダクタンスモードと、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される高インダクタンスモードと、がある。
低インダクタンスモードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を閉状態に設定する。
第１電子スイッチ４１が閉状態に設定されることにより、第１平行線路２１ｐ１の他端（＋Ｘ側）は、第３接続パッドＰ３を介して、第２接地導体３２と接続される（図２参照）。一方、第１平行線路２１ｐ１の一端（－Ｘ側）は、第１接続パッドＰ１を介して、第１接地導体３１と常時接続されている（図２及び図３参照）。従って、第１平行線路２１ｐ１は、他端（＋Ｘ側）が第１電子スイッチ４１を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第１通電経路を形成する。
また、第２電子スイッチ４２が閉状態に設定されることにより、第２平行線路２２ｐ２の他端（＋Ｘ側）は、第４接続パッドＰ４を介して、第２接地導体３２と接続される（図２参照）。一方、第２平行線路２２ｐ２の一端（－Ｘ側）は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図２及び図３参照）。従って、第２平行線路２２ｐ２は、他端（＋Ｘ側）が第２電子スイッチ４２を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第２通電経路を形成する。
そして、第１平行線路２１ｐ１及び第２平行線路２２ｐ２の両端接続状態において、信号線路１０に入力端から出力端に向けた信号電流が流れると、当該信号電流の伝播に起因して、第１平行線路２１ｐ１及び第２平行線路２２ｐ２にリターン電流が生じる。当該リターン電流は、第１平行線路２１ｐ１及び第２平行線路２２ｐ２を、他端（＋Ｘ側）から一端（－Ｘ側）に向かって流れる。
即ち、第１通電経路を形成する第１平行線路２１ｐ１には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向きの第１リターン電流が流れる。また、第２通電経路を形成する第２平行線路２２ｐ２には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向き、つまり第１リターン電流と同じ向きの第２リターン電流が流れる。
ここで、第１平行線路２１ｐ１に流れる第１リターン電流及び第２平行線路２２ｐ２に流れる第２リターン電流は、何れも、信号電流の通電の向きとは逆向きである。従って、第１リターン電流及び第２リターン電流は、信号線路１０と第１平行線路２１ｐ１との電磁気的な結合（相互誘導）及び信号線路１０と第２平行線路２２ｐ２との電磁気的な結合（相互誘導）に起因して、可変インダクタＩＤ１の全体のインダクタンスを減少させるように作用する。信号線路１０のインダクタンスをＬｓlow、リターン経路（第１平行線路２１ｐ１及び第２平行線路２２ｐ２）のインダクタンスをＬｇlow、信号線路１０とリターン経路との相互インダクタンスをＭlowとする。低インダクタンスモードにおける可変インダクタＩＤ１の全体のインダクタンスＬlowは、Ｌｓlow＋Ｌｇlow－Ｍlowとなる。
上述した通り、高インダクタンスモードでは、第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される。よって、第１平行線路２１ｐ１には上述した第１導電経路が形成されず、また、第２平行線路２２ｐ２には上述した第２導電経路が形成されない。従って、第１平行線路２１ｐ１に流れる第１リターン電流は極めて小さくなり、また、第２平行線路２２ｐ２に流れる第２リターン電流は極めて小さくなる。
これに対して、第１交差線路２２ｃ１の手前側（－Ｙ側）端部は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図３参照）。また、第２交差線路２２ｃ２の一端（－Ｙ側）は、上述した通り、第２接地導体３２と常時接続されている。従って、第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２には、第２交差線路２２ｃ２の一端（－Ｙ側）から第１交差線路２２ｃ１の手前側（－Ｙ側）端部との間に電流が流れ得る第３通電経路が予め形成されている。このため、高インダクタンスモードでは、信号線路１０における信号電流に起因して、第２交差線路２２ｃ２の一端（－Ｙ側）から第３平行線路２２ｐ３を経由して第１交差線路２２ｃ１の手前側（－Ｙ側）端部に向かう第３リターン電流が流れる。
ここで、第３リターン電流は、信号線路１０と平行な第３平行線路２２ｐ３において、信号線路１０における信号電流の通電の向きとは逆向きに流れる。また、第３リターン電流が流れる第２交差線路２２ｃ２、第３平行線路２２ｐ３、及び第１交差線路２２ｃ１は、信号線路１０とは反対側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。従って、リターン経路（第３リターン電流が流れる経路）がループ線路を構成していない従来の構成と比較して、リターン経路のインダクタンスを増大させることができる。これにより、可変インダクタＩＤ１の全体のインダクタンスを増加させることができる。信号線路１０のインダクタンスをＬｓhigh、リターン経路（第２交差線路２２ｃ２、第３平行線路２２ｐ３、第１交差線路２２ｃ１）のインダクタンスをＬｇhigh、信号線路１０とリターン経路との相互インダクタンスをＭhighとする。高インダクタンスモードにおける可変インダクタＩＤ１の全体のインダクタンスＬhighは、Ｌｓhigh＋Ｌｇhigh－Ｍhighとなる。ここで、明らかに、Ｌｇlow＜Ｌｇhigh及びＭlow＞Ｍhighが成り立つから、Ｌhigh＞Ｌlowが成り立つ。
尚、第３リターン電流がリターン経路のインダクタンスを増加させるように作用する原理は次のように説明できる。つまり、第３リターン電流が第２交差線路２２ｃ２を流れる際に発生させる磁界、第３リターン電流が第３平行線路２２ｐ３を流れる際に発生させる磁界、及び第３リターン電流が第１交差線路２２ｃ１を流れる際に発生させる磁界は、何れも、上記ループ線路の中心Ｏ（図２参照）において同一の向き（＋Ｚの向き）である。このため、これらの磁界は互いに強め合う。従って、第３リターン電流が流れる線路がループ線路を構成していない従来の構成と比較して、第３リターン電流が生じさせる磁界を大きくし、リターン経路のインダクタンスを増大させることができる。また、ループの高さ（即ち、第３平行線路２２ｐ３の交差方向Ｙにおける位置、ならびに、第１交差線路２２ｃ１及び第２交差線路２２ｃ２の長さ）を調整することにより、リターン経路のインダクタンスの値を大きく変化させることができる。
図５は、本発明の第１実施形態によるデジタル移相回路のシミュレーション結果を示す図である。図５（ａ），（ｂ）に示すシミュレーション結果は何れも、デジタル移相回路ＰＳ１の通過位相特性及び反射係数の周波数特性を示すものである。但し、図５（ｂ）に示すシミュレーション結果は、図２に示す可変インダクタＩＤ１の距離ｄ１を、図５（ａ）に示すシミュレーション結果が得られた場合よりも大きく（例えば、８μｍ大きく）した場合に得られたものである。
図５（ａ），（ｂ）に示すグラフでは、横軸に周波数［ＧＨｚ］をとり、紙面左側の縦軸に位相［度］をとり、紙面右側の縦軸に反射係数［ｄＢ］をとってある。図５（ａ），（ｂ）において、符号Ｇ１１が付された曲線は可変インダクタＩＤ１が低インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ１の位相の周波数特性を示す曲線である。符号Ｇ１２が付された曲線は可変インダクタＩＤ１が高インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ１の位相の周波数特性を示す曲線である。また、符号Ｇ２１が付された曲線は可変インダクタＩＤ１が低インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ１の反射係数の周波数特性を示す曲線である。符号Ｇ２２が付された曲線は可変インダクタＩＤ１が高インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ１の反射係数の周波数特性を示す曲線である。
まず、図５（ａ）を参照すると、周波数が２４［ＧＨｚ］である場合において、可変インダクタＩＤ１が低インダクタンスモードに設定されたときと、高インダクタンスモードに設定されたときとで、約４６．４［度］の移相量Δθが実現できることが分かる。尚、移相量Δθは、可変インダクタＩＤ１が低インダクタンスモードに設定されたときのデジタル移相回路ＰＳ１の位相（第１の位相θL）と、可変インダクタＩＤ１が高インダクタンスモードに設定されたときのデジタル移相回路ＰＳ１の位相（第２の位相θH）との差の絶対値である。また、可変インダクタＩＤ１が低インダクタンスモードに設定された場合及び高インダクタンスモードに設定された場合の何れの場合であっても、デジタル移相回路ＰＳ１の反射係数が－１５［ｄＢ］以下であることから、インピーダンス整合が良好であることが分かる。
次に、図５（ｂ）を参照すると、周波数が２４［ＧＨｚ］である場合において、可変インダクタＩＤ１が低インダクタンスモードに設定されたときと、高インダクタンスモードに設定されたときとで、約６０［度］の移相量Δθが実現できることが分かる。このように、図２に示す可変インダクタＩＤ１の距離ｄ１を大きくすることで、移相量Δθをより大きくできることが判明した。尚、可変インダクタＩＤ１が低インダクタンスモードに設定された場合及び高インダクタンスモードに設定された場合の何れの場合であっても、デジタル移相回路ＰＳ１の反射係数が－１５［ｄＢ］以下であることから、インピーダンス整合が良好であることが分かる。
以上の通り、可変インダクタＩＤ１は、信号線路１０と、信号線路１０と平行に延びる第１平行線路２１ｐ１を含む第１線路２１と、信号線路１０と平行に延びる第２平行線路２２ｐ２と、第２平行線路２２ｐ２の一方の端部（－Ｘ側）から交差方向Ｙにおいて信号線路１０から遠ざかるように延びる第１交差線路２２ｃ１と、第１交差線路２２ｃ１の一方の端部（＋Ｙ側）から信号線路１０と平行に延びる第３平行線路２２ｐ３と、第３平行線路２２ｐ３の一方の端部（＋Ｘ側）から交差方向Ｙにおいて信号線路１０に近づくように延びる第２交差線路２２ｃ２と、を含む第２線路２２とを備える。第１平行線路２１ｐ１の一方の端部（－Ｘ側）及び第２平行線路２２ｐ２の一方の端部（－Ｘ側）は第１接地導体３１に電気的に接続され、第２線路２２の一方の端部（第２交差線路２２ｃ２の一方の端部（－Ｙ側））は第２接地導体３２に電気的に接続されている。そして、第１平行線路２１ｐ１の他方の端部（＋Ｘ側）と第２接地導体３２との間は第１電子スイッチ４１によって導通状態又は遮断状態に設定される。また、第２平行線路２２ｐ２の他端（＋Ｘ端）と第２接地導体３２との間は第２電子スイッチ４２によって導通状態又は遮断状態に設定される。
この構成によれば、第１電子スイッチ４１及び第２電子スイッチ４２を閉状態に設定すると、第１平行線路２１ｐ１に第１リターン電流が流れ、第２平行線路２２ｐ２に第２リターン電流が流れる。これにより、可変インダクタＩＤ１の全体のインダクタンスが低減される。これに対し、第１電子スイッチ４１及び第２電子スイッチ４２を開状態に設定すると、第２交差線路２２ｃ２の一端（－Ｙ側）から第３平行線路２２ｐ３を経由して第１交差線路２２ｃ１の手前側（－Ｙ側）端部に向かう第３リターン電流が流れる。これにより、リターン経路（第３リターン電流が流れる経路）がループ線路を構成していない従来の構成と比較して、リターン経路のインダクタンスを増大させることができる。これにより、可変インダクタＩＤ１の全体のインダクタンスを増加させることができる。このようにして、可変インダクタＩＤ１のインダクタンスを変化させることができる。
図１に示す本実施形態のデジタル移相回路ＰＳ１は、可変コンデンサ１０１に加えて可変インダクタ３０２を備えている。このため、可変コンデンサ１０１の容量とともに、可変インダクタ３０２のインダクタンスを変えることができる。従って、本実施形態のデジタル移相回路ＰＳ１は、所望の移相特性を有しつつ移相量を動的に変更することができる。
〔第２実施形態〕
〈デジタル移相回路〉
図６は、本発明の第２実施形態によるデジタル移相回路の構成を示す回路図である。尚、図６においては、図１に示す構成に相当する構成については同一の符号を付してある。図６に示す通り、本実施形態のデジタル移相回路ＰＳ２は、図１に示すデジタル移相回路ＰＳ１の第２回路２００を第２回路２００Ａに替え、第３回路３００を第３回路３００Ａに替えた構成である。このようなデジタル移相回路ＰＳ２は、図１に示すデジタル移相回路ＰＳ１よりも大きな移相量Δθを実現するものである。
第２回路２００Ａは、直列接続された第１可変インダクタ回路２１０Ａと第２可変インダクタ回路２２０Ａとを備える。第１可変インダクタ回路２１０Ａは、固定インダクタ２１１と可変インダクタ２１２とが直列接続された回路であり、第２可変インダクタ回路２２０Ａは、固定インダクタ２２１と可変インダクタ２２２とが直列接続された回路である。つまり、第１可変インダクタ回路２１０Ａは、図１に示す第１固定インダクタ回路２１０に可変インダクタ２１２を追加した構成であり、第２可変インダクタ回路２２０Ａは、図１に示す第２固定インダクタ回路２２０に可変インダクタ２２２を追加した構成である。
可変インダクタ２１２の一端は第１ポートＰ１００に接続されており、他端は固定インダクタ２１１の一端に接続されている。固定インダクタ２１１の一端は可変インダクタ２１２の他端に接続されており、他端は固定インダクタ２２１の一端に接続されている。固定インダクタ２２１の一端は固定インダクタ２１１の他端に接続されており、他端は可変インダクタ２２２の一端に接続されている。可変インダクタ２２２の一端は固定インダクタ２２１の他端に接続されており、他端は第２ポートＰ２００に接続されている。尚、第１可変インダクタ回路２１０Ａにおける固定インダクタ２１１と可変インダクタ２１２との接続関係、及び、第２可変インダクタ回路２２０Ａにおける固定インダクタ２２１と可変インダクタ２２２との接続関係は入れ替えられていてもよい。
図１に示す可変インダクタ３０２と同様に、図２～４に示す構成の可変インダクタＩＤ１が可変インダクタ２１２，２２２として用いられる。つまり、可変インダクタ２１２，２２２は、図１に示す可変インダクタ３０２と同様に、図４に示す第１電子スイッチ４１及び第２電子スイッチ４２の閉状態と開状態とを切り替えることにより、インダクタンスを変化させることができる。可変インダクタ２１２，２２２は、可変コンデンサ１０１及び可変インダクタ３０２と同様に、デジタル移相回路ＰＳ２の移相量を変化させる際に、不図示の制御部によって制御される。
第３回路３００Ａは、直列接続された可変インダクタ３０２と可変コンデンサ３０３（第２可変コンデンサ）とを備えており、第２回路２００Ａに設けられた第１可変インダクタ回路２１０Ａと第２可変インダクタ回路２２０Ａとの接続点Ｑに接続されている。可変インダクタ３０２の一端は接続点Ｑに接続されており、他端は可変コンデンサ３０３の一方の電極に接続されている。可変コンデンサ３０３の一方の電極は可変インダクタ３０２の他端に接続されており、他方の電極は共通帰線Ｌ０に接続されている。つまり、第３回路３００Ａは、図１に示す第３回路３００のコンデンサ３０１を可変コンデンサ３０３に替え、可変インダクタ３０２と可変コンデンサ３０３との接続順を入れ替えたものである。可変コンデンサ３０３は、可変コンデンサ１０１と同様に、デジタル移相回路ＰＳ１の移相量を変化させる際に、不図示の制御部によって制御される。
上記構成において、不図示の制御部が、可変コンデンサ１０１，３０３及び可変インダクタ２１２，２２２，３０２を制御し、可変コンデンサ１０１，３０３の容量の大きさ及び可変インダクタ２１２，２２２，３０２のインダクタンスの大きさを変える。これにより、デジタル移相回路ＰＳ２の移相量が変化する。
図７は、本発明の第２実施形態によるデジタル移相回路のシミュレーション結果を示す図である。図７に示すシミュレーション結果は、図５に示すシミュレーション結果と同様に、デジタル移相回路ＰＳ２の位相特性及び反射係数の周波数特性を示すものである。図７に示すグラフでは、図５（ａ），（ｂ）に示すグラフと同様に、横軸に周波数［ＧＨｚ］をとり、紙面左側の縦軸に位相［度］をとり、紙面右側の縦軸に反射係数［ｄＢ］をとってある。
図７において、符号Ｇ３１が付された曲線は可変インダクタ２１２，２２２，３０２が低インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ２の位相の周波数特性を示す曲線である。符号Ｇ３２が付された曲線は可変インダクタ２１２，２２２，３０２が高インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ２の位相の周波数特性を示す曲線である。また、符号Ｇ４１が付された曲線は可変インダクタ２１２，２２２，３０２が低インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ２の反射係数の周波数特性を示す曲線である。符号Ｇ４２が付された曲線は可変インダクタ２１２，２２２，３０２が高インダクタンスモードに設定された場合の、デジタル移相回路ＰＳ２の反射係数の周波数特性を示す曲線である。
図７を参照すると、周波数が２８［ＧＨｚ］である場合において、可変インダクタ２１２，２２２，３０２が低インダクタンスモードに設定されたときと、高インダクタンスモードに設定されたときとで、約１００［度］の移相量Δθが実現できることが分かる。また、可変インダクタ２１２，２２２，３０２が低インダクタンスモードに設定された場合及び高インダクタンスモードに設定された場合の何れの場合であっても、デジタル移相回路ＰＳ２の反射係数が－２８［ｄＢ］以下であることが分かる。
以上から、本実施形態のデジタル移相回路ＰＳ２は、第１実施形態のデジタル移相回路ＰＳ１よりも大きな移相量Δθを実現できているにも拘わらず、第１実施形態のデジタル移相回路ＰＳ１よりもインピーダンス整合が良好である。これは、第２回路２００Ａにおいてインダクタンスを可変にし、且つ、第３回路３００Ａにおいて容量を可変にしたことによる効果であると考えられる。
図６に示す本実施形態のデジタル移相回路ＰＳ２は、第１回路１００の可変コンデンサ１０１に加えて、第３回路３００Ａの可変コンデンサ３０３を備えている。また、第３回路３００Ａの可変インダクタ３０２に加えて、第２回路２００Ａの可変インダクタ２１２，２２２を備えている。このため、可変コンデンサ１０１，３０３の容量とともに、可変インダクタ２１２，２２２，３０２のインダクタンスを変えることができる。従って、本実施形態のデジタル移相回路ＰＳ２は、所望の移相特性を有しつつ移相量を動的に変更することができる。
〔第３実施形態〕
次に、本発明の第３実施形態によるデジタル移相回路について説明する。本実施形態のデジタル移相回路は、第１実施形態のデジタル移相回路ＰＳ１における可変インダクタ３０２として用いられていた可変インダクタＩＤ１を、図８に示す可変インダクタＩＤ２に変更したものである。このようなデジタル移相回路は、高周波信号の損失を低減するようにしたものである。
図８は、本発明の第３実施形態における可変インダクタの要部構成を示す平面図である。尚、図８に示す可変インダクタＩＤ２の基本的な構成は、図２に示す可変インダクタＩＤ１と同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図８に示す通り、可変インダクタＩＤ２は、図２に示す可変インダクタＩＤ１とは、第２線路２２の構成が異なる。具体的に、第２線路２２は、第２平行線路２２ｐ２と、第１交差線路２２ｃ１と、第３平行線路２２ｐ３と、第２交差線路２２ｃ２′と、第４平行線路２２ｐ４と、第３交差線路２２ｃ３と、上側パッド２２ｄと、を含む。
第２交差線路２２ｃ２′は、図２に示す第２交差線路２２ｃ２に替えて設けられる。本実施形態では、第３平行線路２２ｐ３の右端（＋Ｘ側）が第２平行線路２２ｐ２の右端（＋Ｘ側）よりも左方に位置する。また、本実施形態における第２交差線路２２ｃ２´は、図２に示す第２交差線路２２ｃ２とは異なり、平面視において第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１と交差するように延びている。
第２交差線路２２ｃ２′は、第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１と接触しないよう、これら第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも上方に位置している。より具体的に、第２交差線路２２ｃ２′は、これら第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１が形成された導電層と絶縁層を挟んで対向する別の導電層に形成される。また、第２交差線路２２ｃ２′は、第３平行線路２２ｐ３よりも上方に位置し、第２交差線路２２ｃ２′の他端（＋Ｙ側）と第３平行線路２２ｐ３の右端（＋Ｘ側）とは、不図示の導体（例えば、ビア）によって電気的に接続されている。尚、第２交差線路２２ｃ２′は、第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも下方に位置していてもよい。但し、第２交差線路２２ｃ２′が第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも上方に位置する構成は、配線を太くしやすく、これにより配線の抵抗値を下げやすいという点で好適である。
第４平行線路２２ｐ４及び第３交差線路２２ｃ３は、上下方向Ｚにおいて第２平行線路２２ｐ２、第１交差線路２２ｃ１、及び第３平行線路２２ｐ３と同じ位置にある。つまり、第４平行線路２２ｐ４及び第３交差線路２２ｃ３は、第２平行線路２２ｐ２、第１交差線路２２ｃ１及び第３平行線路２２ｐ３と同じ導電層に形成される。
第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）に接続された直線状の帯状導体である。第４平行線路２２ｐ４は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）から右側（＋Ｘ側）に向けて延びている。第２交差線路２２ｃ２′の一端（－Ｙ側）と第４平行線路２２ｐ４の左端（－Ｘ側）とは、不図示の導体（例えば、ビア）によって電気的に接続されている。
第４平行線路２２ｐ４は、信号線路１０の他方側（－Ｙ側）において、第１平行線路２１ｐ１よりも信号線路１０から遠い位置に設けられている。言い換えれば、第４平行線路２２ｐ４は、第１平行線路２１ｐ１が交差方向Ｙにおいて信号線路１０と第４平行線路２２ｐ４との間に位置するように、配置されている。また、第４平行線路２２ｐ４の右端（＋Ｘ側）は、第１線路２１の上側パッド２１ｄ２の右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。
第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）に接続された直線状の帯状導体である。第３交差線路２２ｃ３は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）から奥側（＋Ｙ側）に向けて延びている。
また、上側パッド２１ｄ２と第３交差線路２２ｃ３とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第３交差線路２２ｃ３の一端（＋Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第２線路２２の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。
本実施形態における可変インダクタＩＤ２では、第１実施形態における可変インダクタＩＤ１と同様に、第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２′が、奥側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成する。これに加えて、本実施形態における可変インダクタＩＤ２では、第２交差線路２２ｃ２′、第４平行線路２２ｐ４、及び第３交差線路２２ｃ３が、手前側（－Ｙ側）に凸となるＵ字状にループしたループ線路を構成する。つまり、高インダクタンスモード時におけるリターン経路（第３リターン電流が流れる線路）が、２つのループ線路を含んでいる。このため、第３リターン電流が生じさせる磁界をより大きくし、リターン経路のインダクタンス（可変インダクタＩＤ２の全体のインダクタンス）をより増大させることができる。
以上説明した通り、本実施形態に係る可変インダクタＩＤ２において、第２交差線路２２ｃ２′は、平面視において第２平行線路２２ｐ２及び第１平行線路２１ｐ１と交差するように延びており、第２線路２２は、第２交差線路２２ｃ２′の一方の端部から信号線路１０と平行に延びる第４平行線路２２ｐ４と、第４平行線路２２ｐ４の一方の端部から交差方向Ｙにおいて信号線路１０に近づくように延びる第３交差線路２２ｃ３と、を更に含む。この構成によれば、高インダクタンスモード時におけるリターン経路のインダクタンス（可変インダクタＩＤ２の全体のインダクタンス）の値をより増大させることができる。このため、可変インダクタＩＤ２が低インダクタンスモードに設定されたときのデジタル移相回路ＰＳ１の位相θLと、可変インダクタＩＤ２が高インダクタンスモードに設定されたときのデジタル移相回路ＰＳ１の位相θHとの差（移相量）をより大きくすることができる。
尚、本実施形態では、第１実施形態のデジタル移相回路ＰＳ１における可変インダクタ３０２として用いられていた可変インダクタＩＤ１を、図８に示す可変インダクタＩＤ２に変更した形態を例に挙げて説明した。しかしながら、第２実施形態のデジタル移相回路ＰＳ２における可変インダクタ２１２，２２２，３０２として用いられていた可変インダクタＩＤ１を、図８に示す可変インダクタＩＤ２に変更することも可能である。
以上、本発明の実施形態によるデジタル移相回路について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、本発明は、図１に示すデジタル移相回路ＰＳ１及び図６に示すデジタル移相回路ＰＳ２以外に、図９に示すデジタル移相回路ＰＳ３に適用することも可能である。
図９は、デジタル移相回路の他の構成例を示す回路図である。尚、図９においては、図１，６に示す構成に相当する構成については同一の符号を付してある。図９に示すデジタル移相回路ＰＳ３は、デジタル移相回路ＰＳ１，ＰＳ２と同様に、第１回路１００、第２回路２００、及び第３回路３００を備えるが、第１回路１００及び第２回路２００の内部構成が異なる。
具体的に、第１回路１００は固定インダクタ１０２を備える。固定インダクタ１０２の一端は第１ポートＰ１００に接続されており、他端は第２ポートＰ２００に接続されている。第２回路２００は、直列接続された第１コンデンサ回路２３０と第２コンデンサ回路２４０とを備える。第１コンデンサ回路２３０は可変コンデンサ２３１を備えており、第２コンデンサ回路２４０は可変コンデンサ２４１を備えている。可変コンデンサ２３１の一方の電極は第１ポートＰ１００に接続されており、他方の電極は可変コンデンサ２４１の一方の電極に接続されている。可変コンデンサ２４１の一方の電極は可変コンデンサ２３１の他方の電極に接続されており、他方の電極は第２ポートＰ２００に接続されている。尚、第３回路３００は、図１に示すデジタル移相回路ＰＳ１に設けられる第３回路３００と同様に、直列接続されたコンデンサ３０１と可変インダクタ３０２とを備える。
上記構成において、不図示の制御部が、可変コンデンサ２３１，２４１及び可変インダクタ３０２を制御し、可変コンデンサ２３１，２４１の容量の大きさ及び可変インダクタ３０２のインダクタンスの大きさを変える。これにより、デジタル移相回路ＰＳ３の移相量が変化する。このような構成のデジタル移相回路ＰＳ３においても、所望の移相特性を有しつつ移相量を動的に変更することができる。
尚、図１，図６，図９に示すデジタル移相回路ＰＳ１～ＰＳ３は、以下に示す構成（変形例）であってもよい。図１に示すデジタル移相回路ＰＳ１は、第２回路２００の固定インダクタ２１１に替えて可変インダクタが設けられ、且つ、固定インダクタ２２１に替えて可変インダクタが設けられた構成であってもよい。また、図１に示すデジタル移相回路ＰＳ１は、第３回路３００のコンデンサ３０１に替えて可変コンデンサが設けられた構成であってもよい。また、図１に示すデジタル移相回路ＰＳ１は、第３回路３００のコンデンサ３０１が省略された構成であってもよい。
図６に示すデジタル移相回路ＰＳ２は、第３回路３００Ａの可変インダクタ３０２が省略された構成であってもよい。また、図６に示すデジタル移相回路ＰＳ２は、第２回路２００Ａの固定インダクタ２１１，２２１が省略された構成であってもよい。
図９に示すデジタル移相回路ＰＳ３は、第１回路１００の固定インダクタ１０２に替えて可変インダクタが設けられた構成であってもよい。また、図９に示すデジタル移相回路ＰＳ３は、第１回路１００が、固定インダクタ１０２と図２～４に示す可変インダクタＩＤ１とを直列接続した回路、又は、固定インダクタ１０２と図８に示す可変インダクタＩＤ２とを直列接続した回路であってもよい。或いは、図９に示すデジタル移相回路ＰＳ３は、固定インダクタ１０２と図１０～１３に示す可変インダクタＩＤ３～ＩＤ６（詳細は後述する）とを直列接続した回路であってもよい。また、図９に示すデジタル移相回路ＰＳ３は、第３回路３００のコンデンサ３０１に替えて可変コンデンサが設けられた構成であってもよい。また、図９に示すデジタル移相回路ＰＳ３は、第３回路３００のコンデンサ３０１が省略された構成であってもよい。
また、図１，６，９に示すデジタル移相回路ＰＳ１～ＰＳ３及び上述した変形例を構成する素子（コンデンサ、インダクタ）のうち、何れの素子の素子値（容量、インダクタンス）を固定とするか可変とするかは適宜選択して決めてよい。但し、図６に示すデジタル移相回路ＰＳ２及びその変形例については、第１可変インダクタ回路２１０Ａ及び第２可変インダクタ回路２２０Ａを構成する素子を除く。
また、図１，６，９に示す可変インダクタ３０２及び図６に示す可変インダクタ２１２，２２２として用いられる可変インダクタは、図２～４に示す可変インダクタＩＤ１又は図８に示す可変インダクタＩＤ２に制限される訳ではない。例えば、図１０～１３に示す可変インダクタＩＤ３～ＩＤ６を用いることもできる。
図１０は、可変インダクタの他の構成例を示す平面図である。図１０に示す可変インダクタＩＤ３は、図２～４を用いて説明した可変インダクタＩＤ１を変形したものである。図１０に示す可変インダクタＩＤ３は、図２～４を用いて説明した可変インダクタＩＤ１とは第１線路２１の構成が異なる。具体的に、図１０に示す可変インダクタＩＤ３の第１線路２１は、第１平行線路２１ｐ１及び上側パッド２１ｄ２に加えて、第４交差線路２１ｃ１と、第５平行線路２１ｐ２と、第５交差線路２１ｃ２と、を備える。尚、上側パッド２１ｄ１は省略されている。
第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）に接続された直線状の帯状導体である。第４交差線路２１ｃ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。つまり、本実施形態における第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）から手前側（－Ｙ側）に向けて延びている。第４交差線路２１ｃ１の奥側の端縁（＋Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（＋Ｙ側）と略同一の位置にある。
第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一端（－Ｙ端）に接続された直線状の帯状導体である。第５平行線路２１ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一方の端部（－Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一方の端部（－Ｙ側）から右側（＋Ｘ側）に向けて延びている。
第５平行線路２１ｐ２は、信号線路１０の他方側（－Ｙ側）において、第１平行線路２１ｐ１よりも信号線路１０から遠い位置に設けられている。言い換えれば、第５平行線路２１ｐ２は、第１平行線路２１ｐ１が交差方向Ｙにおいて信号線路１０と第５平行線路２１ｐ２との間に位置するように、配置されている。
図１０に示す通り、交差方向Ｙにおいて、第１平行線路２１ｐ１の中心線と第５平行線路２１ｐ２の中心線との間の距離は、第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離ｄ１（図２参照）と同じ（又は、同程度）である。尚、第５平行線路２１ｐ２の右端（＋Ｘ側）は、上側パッド２１ｄ２の右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。
第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ側）に接続された直線状の帯状導体である。第５交差線路２１ｃ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ端）から奥側（＋Ｙ側）に向けて延びている。
本実施形態における第５交差線路２１ｃ２の他端縁（＋Ｙ側）は、上側パッド２１ｄ２の他方の短辺（＋Ｙ側）及び第１平行線路２１ｐ１の他方の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ２と第５交差線路２１ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第５交差線路の左側縁（－Ｘ側）は、信号線路１０の右端縁（＋Ｘ側）と長手方向Ｘにおいて略同一の位置にある。
また、本実施形態における第５交差線路２１ｃ２の他端（＋Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第１線路２１の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。
以上説明した第４交差線路２１ｃ１、第５平行線路２１ｐ２、及び第５交差線路２１ｃ２は、手前側（－Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。
図１１～１３は、可変インダクタの他の構成例を示す斜視図である。図１１に示す可変インダクタＩＤ４は、信号線路１、２つの内側線路２（内側線路２ａ，２ｂ）、２つの外側線路３（外側線路３ａ，３ｂ）、２つの接地導体４（接地導体４ａ，４ｂ）、複数の接続導体６、２つの電子スイッチ７（電子スイッチ７ａ，７ｂ）、及びスイッチ制御部８を備える。
信号線路１は、所定方向に延在する直線状の帯状導体である。即ち、信号線路１は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。図１１に示す例では、信号線路１には、手前側から奥側に向かって信号電流が流れる。尚、信号電流は、信号線路１の奥側から手前側に流れても良い。
内側線路２は、直線状の帯状導体である。即ち、内側線路２は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。内側線路２は、信号線路１の延在方向と同一な方向に延在する。内側線路２は、信号線路１と平行に設けられている。内側線路２ａは、信号線路１の一方側に所定の距離Ｍだけ離間して配置されており、内側線路２ｂは、信号線路１の他方側に所定の距離Ｍだけ離間して配置されている。所定の距離Ｍは、１０μｍ未満に設定されている。より好ましくは、所定の距離Ｍは、例えば２μｍ以下であり、信号線路１に対して内側線路２を可能な限り接近させることが望ましい。例えば、信号線路１に対して内側線路２を製造限界又は製造限界近くまで接近させるのが望ましい。
外側線路３は、内側線路２よりも信号線路１から遠い位置に設けられる直線状の帯状導体である。即ち、外側線路３は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。外側線路３は、内側線路２と同様に、信号線路１の延在方向と同一な方向に延在する。外側線路３は、信号線路１と平行に設けられている。外側線路３ａは、信号線路１の一方側において、内側線路２ａよりも信号線路１から遠い位置に設けられており、外側線路３ｂは、信号線路１の他方側において、内側線路２ｂよりも信号線路１から遠い位置に設けられている。
接地導体４は、内側線路２及び外側線路３から所定距離を隔てた下方に配置され、内側線路２及び外側線路３に直交するように設けられている直線状の帯状導体である。即ち、接地導体４は、一定幅、一定厚、及び、所定長さを有する長尺板状の導体である。接地導体４ａ（第１接地導体）は、内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各一端側に設けられ、これら内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各一端に電気的に接続されている。接地導体４ｂ（第２接地導体）は、内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各他端側に設けられ、外側線路３ａ及び外側線路３ｂの各他端に電気的に接続されている。尚、接地導体４ｂは、接地導体４ａに対して平行に配置されている。
複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、内側線路２ａの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｂは、内側線路２ｂの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｃは、外側線路３ａの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｄは、外側線路３ａの他端と接地導体４ｂとを電気的且つ機械的に接続する導体である。接続導体６ｅは、外側線路３ｂの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｆは、外側線路３ｂの他端と接地導体４ｂとを電気的且つ機械的に接続する導体である。
電子スイッチ７は、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。
電子スイッチ７ａ（第１電子スイッチ）は、内側線路２ａの他端と接地導体４ｂとの間に接続される。具体的に、電子スイッチ７ａは、ドレイン端子が内側線路２ａの他端に電気的に接続され、ソース端子が接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。電子スイッチ７ａは、スイッチ制御部８の制御によって、内側線路２ａの他端及び接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。尚、電子スイッチ７ａのサイズは、例えば、接地導体４ｂの幅以上である。
電子スイッチ７ｂ（第２電子スイッチ）は、内側線路２ｂの他端と接地導体４ｂとの間に接続される。具体的に、電子スイッチ７ｂは、ドレイン端子が内側線路２ｂの他端に電気的に接続され、ソース端子が接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。電子スイッチ７ｂは、スイッチ制御部８の制御によって、内側線路２ｂの他端及び接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。尚、電子スイッチ７ｂのサイズは、例えば、接地導体４ｂの幅以上である。
スイッチ制御部８は、電子スイッチ７（電子スイッチ７ａ及び電子スイッチ７ｂ）を制御する制御回路である。例えば、スイッチ制御部８は、２つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。尚、スイッチ制御部８は、図２，８に示すスイッチ制御部８０に相当するものである。
上記構成において、スイッチ制御部８により、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態に制御されると可変インダクタＩＤ４は低インダクタンスモードになる。これに対し、スイッチ制御部８により、電子スイッチ７ａ及び電子スイッチ７ｂが開状態に制御されると可変インダクタＩＤ４は高インダクタンスモードになる。
低インダクタンスモードでは、内側線路２（内側線路２ａ，２ｂ）を流れるリターン電流に起因して可変インダクタＩＤ４のインダクタンスが低減される。これに対し、高インダクタンスモードでは、リターン電流が外側線路３（外側線路３ａ，３ｂ）を流れるため、低インダクタンスモードと比較して、可変インダクタＩＤ４のインダクタンスが増大する。このように、図１１に示す可変インダクタＩＤ４は、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、インダクタンスを変化させることができる。
図１２に示す可変インダクタＩＤ５は、図１１に示す可変インダクタＩＤ４とは、外側線路３と内側線路２との間において、接地導体４ａ及び接地導体４ｂが多層構造で形成されている点が異なる。尚、接地導体４ａ及び接地導体４ｂは、内側線路２ａと内側線路２ｂとの間も多層構造で形成されてよい。
多層構造で形成された接地導体４ａは、複数のビアホール（接続導体６ａ，６ｂ，６ｃ，６ｅ）で互いに連結されている。多層構造で形成された接地導体４ｂは、複数のビアホール（接続導体６ｄ，６ｆ，６ｈ，６ｉ）で互いに連結されている。
このような構成により、外側線路３と内側線路２との間の接地導体４の抵抗値を下げることができ、高インダクタンスモードにおける高周波信号の損失を低減することができる。従って、高インダクタンスモードと低インダクタンスモードとにおける信号振幅のアンバランスを低減することができる。尚、図１２に示す可変インダクタＩＤ５も、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、可変インダクタＩＤ５のインダクタンスを変化させることができる。
図１３に示す可変インダクタＩＤ６は、図１１に示す可変インダクタＩＤ４とは、外側線路３ｂが省略されており、外側線路３が内側線路２の幅よりも広く形成されており、外側線路３と接地導体４ａ及び接地導体４ｂとが多層構造で形成されている点が異なる。尚、接地導体４ａ，４ｂの多層化と外側線路３の幅広化及び多層化とは、必要に応じていずれか一方のみが行われていてもよい、つまり、接地導体４ａ，４ｂの多層化のみが行われてもよく、外側線路３の幅広化及び多層化のみが行われてもよい。
このような構成により、可変インダクタＩＤ６の小型化を図ることができる。また、接地導体４ａ，４ｂのインピーダンスを低下させることができるため、可変インダクタＩＤ６の全体的な損失の低減を図ることができる。また、外側線路３のインピーダンスを低下させることができるため、低インダクタンスモードにおける可変インダクタＩＤ６の損失と高インダクタンスモードにおける可変インダクタＩＤ６の損失との差を縮小させることができる。尚、図１３に示す可変インダクタＩＤ６も、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、可変インダクタＩＤ６のインダクタンスを変化させることができる。
ＰＳ１～ＰＳ３…デジタル移相回路、１…信号線路、２ａ，２ｂ…内側線路、３，３ａ，３ｂ…外側線路、４ａ，４ｂ…接地導体、７ａ，７ｂ…電子スイッチ、１０…信号線路、２１…第１線路、２１ｃ１…第４交差線路、２１ｃ２…第５交差線路、２１ｐ１…第１平行線路、２１ｐ２…第５平行線路、２２…第２線路、２２ｃ１…第１交差線路、２２ｃ２，２２ｃ２′…第２交差線路、２２ｃ３…第３交差線路、２２ｐ２…第２平行線路、２２ｐ３…第３平行線路、２２ｐ４…第４平行線路、３１…第１接地導体、３２…第２接地導体、４１…第１電子スイッチ、４２…第２電子スイッチ、１００…第１回路、１０１…可変コンデンサ、２００…第２回路、２１０…第１固定インダクタ回路、２１０Ａ…第１可変インダクタ回路、２１１，２２１…固定インダクタ、２１２，２２２…可変インダクタ、２２０…第２固定インダクタ回路、２２０Ａ…第２可変インダクタ回路、３００…第３回路、３０２…可変インダクタ、３０３…可変コンデンサ、ＩＤ１～ＩＤ６…可変インダクタ、Ｌ０…共通帰線、Ｐ１００…第１ポート、Ｐ２００…第２ポート、Ｑ…接続点

Claims (13)

  1. 固定インダクタと第１可変インダクタとを直列接続した可変インダクタ回路を備え
    前記第１可変インダクタは、
    信号線路と、
    前記信号線路と平行に延びる第１平行線路を含む第１線路と、
    前記信号線路と平行に延びる第２平行線路と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路と、を含む第２線路と、
    前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
    前記第２線路の一方の端部に接続された第２接地導体と、
    前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
    前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
    前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する、
    デジタル移相回路。
  2. 前記第２交差線路は、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、
    前記第２線路は、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路と、を更に含む、
    請求項１記載のデジタル移相回路。
  3. 前記第１線路は、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路と、を更に含む、
    請求項１記載のデジタル移相回路。
  4. 前記第１可変インダクタは、
    信号線路と、
    前記信号線路の両側に設けられた内側線路と、
    前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路と、
    前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体と、
    前記外側線路の他方の端部に接続された第２接地導体と、
    前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
    前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、
    を有する、
    請求項１記載のデジタル移相回路。
  5. 第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第２回路は、前記可変インダクタ回路である第１可変インダクタ回路と、前記可変インダクタ回路である第２可変インダクタ回路とが直列接続された回路を備える、
    請求項１から請求項４の何れか一項に記載のデジタル移相回路。
  6. 固定インダクタと第１可変インダクタとを直列接続した可変インダクタ回路を備え、
    第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第２回路は、前記可変インダクタ回路である第１可変インダクタ回路と、前記可変インダクタ回路である第２可変インダクタ回路とが直列接続された回路を備え、
    前記第１回路は、第１可変コンデンサを備え、
    前記第３回路は、第２可変インダクタと第２可変コンデンサとが直列接続された回路を備え、前記第１可変インダクタ回路と前記第２可変インダクタ回路との接続点に接続される、
    デジタル移相回路。
  7. 第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つは、可変インダクタを備え、
    前記可変インダクタは、
    信号線路と、
    前記信号線路と平行に延びる第１平行線路を含む第１線路と、
    前記信号線路と平行に延びる第２平行線路と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路と、を含む第２線路と、
    前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
    前記第２線路の一方の端部に接続された第２接地導体と、
    前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
    前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
    前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する、
    デジタル移相回路。
  8. 前記第２交差線路は、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、
    前記第２線路は、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路と、を更に含む、
    請求項７記載のデジタル移相回路。
  9. 前記第１線路は、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路と、を更に含む、
    請求項７記載のデジタル移相回路。
  10. 前記可変インダクタは、
    信号線路と、
    前記信号線路の両側に設けられた内側線路と、
    前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路と、
    前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体と、
    前記外側線路の他方の端部に接続された第２接地導体と、
    前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
    前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、
    を有する、
    請求項７記載のデジタル移相回路。
  11. 第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つは、可変インダクタを備え、
    前記第１回路は、可変コンデンサを備え、
    前記第２回路は、第１固定インダクタと第２固定インダクタとが直列接続された回路を備え、
    前記第３回路は、前記可変インダクタと固定コンデンサとが直列接続された回路を備え、前記第１固定インダクタと前記第２固定インダクタとの接続点に接続される、
    デジタル移相回路。
  12. 第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つは、可変インダクタを備え、
    前記第１回路は、固定インダクタを備え、
    前記第２回路は、第１可変コンデンサと第２可変コンデンサとが直列接続された回路を備え、
    前記第３回路は、前記可変インダクタと固定コンデンサとが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点に接続される、
    デジタル移相回路。
  13. 固定インダクタと第１可変インダクタとを直列接続した可変インダクタ回路を備え、
    第１ポートと第２ポートとの間に接続された第１回路と、
    前記第１回路に並列接続された第２回路と、
    前記第２回路と共通帰線との間に接続された第３回路と、
    を備え、
    前記第１回路は、前記可変インダクタ回路を備え、
    前記第２回路は、第１可変コンデンサと第２可変コンデンサとが直列接続された回路を備え、
    前記第３回路は、可変インダクタと固定コンデンサとが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点に接続される、
    デジタル移相回路。
JP2022203323A 2022-12-20 2022-12-20 デジタル移相回路 Active JP7383783B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022203323A JP7383783B1 (ja) 2022-12-20 2022-12-20 デジタル移相回路
PCT/JP2023/038949 WO2024135099A1 (ja) 2022-12-20 2023-10-27 デジタル移相回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022203323A JP7383783B1 (ja) 2022-12-20 2022-12-20 デジタル移相回路

Publications (2)

Publication Number Publication Date
JP7383783B1 true JP7383783B1 (ja) 2023-11-20
JP2024088247A JP2024088247A (ja) 2024-07-02

Family

ID=88833503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022203323A Active JP7383783B1 (ja) 2022-12-20 2022-12-20 デジタル移相回路

Country Status (2)

Country Link
JP (1) JP7383783B1 (ja)
WO (1) WO2024135099A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011198A1 (ja) 2004-07-27 2006-02-02 Mitsubishi Denki Kabushiki Kaisha 移相回路および多ビット移相器
JP2007532060A (ja) 2004-03-31 2007-11-08 エックスコム ワイアレス インコーポレイテッド 電子制御されたデジタル／アナログ混載移相器
US20110267119A1 (en) 2010-05-03 2011-11-03 Michael Koechlin Wideband analog phase shifter
US20130222075A1 (en) 2008-02-28 2013-08-29 Ronald Eugene Reedy Methods and Apparatuses for use in Tuning Reactance in a Circuit Device
US10734972B1 (en) 2019-11-28 2020-08-04 Industrial Technology Research Institute Switch-type phase shifter
JP7111880B1 (ja) 2021-12-24 2022-08-02 株式会社フジクラ デジタル移相回路及びデジタル移相器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200302A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 可変移相器
US9660612B2 (en) * 2015-07-27 2017-05-23 Nokia Technologies Oy Phase shifted resonator
JP6969190B2 (ja) * 2017-07-26 2021-11-24 株式会社豊田中央研究所 可変移相器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007532060A (ja) 2004-03-31 2007-11-08 エックスコム ワイアレス インコーポレイテッド 電子制御されたデジタル／アナログ混載移相器
WO2006011198A1 (ja) 2004-07-27 2006-02-02 Mitsubishi Denki Kabushiki Kaisha 移相回路および多ビット移相器
US20130222075A1 (en) 2008-02-28 2013-08-29 Ronald Eugene Reedy Methods and Apparatuses for use in Tuning Reactance in a Circuit Device
US20110267119A1 (en) 2010-05-03 2011-11-03 Michael Koechlin Wideband analog phase shifter
US10734972B1 (en) 2019-11-28 2020-08-04 Industrial Technology Research Institute Switch-type phase shifter
JP7111880B1 (ja) 2021-12-24 2022-08-02 株式会社フジクラ デジタル移相回路及びデジタル移相器

Also Published As

Publication number Publication date
JP2024088247A (ja) 2024-07-02
WO2024135099A1 (ja) 2024-06-27

Similar Documents

Publication Publication Date Title
US8581677B2 (en) Variable resonator, variable bandwidth filter, and electric circuit device
JP2656000B2 (ja) ストリップライン型高周波部品
EP1143558B1 (en) Surface-mounted type antenna, method for adjusting and setting dual-resonance frequency thereof, and communication device including the surface-mounted type antenna
JP4029173B2 (ja) 伝送線路接続構造および送受信装置
US9484611B2 (en) Coupled line system with controllable transmission behaviour
US7936230B2 (en) Non-reciprocal component and method for making and using the component in a mobile terminal
JP4733675B2 (ja) 可変共振器、帯域幅可変フィルタ、電気回路装置
JP7383783B1 (ja) デジタル移相回路
JP4645603B2 (ja) アンテナ構造およびそれを備えた無線通信装置
JP7362964B1 (ja) デジタル移相回路及びデジタル移相器
WO2011067942A1 (ja) 無線通信端末
JP4724152B2 (ja) 非可逆回路素子
JP7387862B1 (ja) デジタル移相器
JP7314385B1 (ja) デジタル移相回路およびデジタル移相器
JP7382481B1 (ja) デジタル移相回路
US6621385B1 (en) Bias feed network arrangement for balanced lines
JP6337879B2 (ja) 方向性結合器及び高周波回路
JP7425920B1 (ja) 出力整合回路
JP7436733B1 (ja) 移相装置
JP2005244932A (ja) 周波数可変型高周波フィルタ
CN116111311A (zh) 一种功分器
Yuan Reconfigurable Varactor-Based Microwave Components for Low-Cost Antenna Array Design: Phase Shifters, Attenuators and Diplexers
EP1267481B1 (en) Multi-frequency dielectric resonator oscillator
KR100769535B1 (ko) 전송 선로 접속 구조 및 송수신 장치
US20160336634A1 (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231108

R151 Written notification of patent or utility model registration

Ref document number: 7383783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151