JP7377603B2 - 位相変動補償装置及び方法 - Google Patents

位相変動補償装置及び方法 Download PDF

Info

Publication number
JP7377603B2
JP7377603B2 JP2018538575A JP2018538575A JP7377603B2 JP 7377603 B2 JP7377603 B2 JP 7377603B2 JP 2018538575 A JP2018538575 A JP 2018538575A JP 2018538575 A JP2018538575 A JP 2018538575A JP 7377603 B2 JP7377603 B2 JP 7377603B2
Authority
JP
Japan
Prior art keywords
signal
phase
filter
phase error
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018538575A
Other languages
English (en)
Other versions
JP2019516260A (ja
Inventor
ペルルムッテル，ウリ
ケルネル，ミカエル
パルケル，ウリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2019516260A publication Critical patent/JP2019516260A/ja
Application granted granted Critical
Publication of JP7377603B2 publication Critical patent/JP7377603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本開示は一般に通信システムに関連し、特に、キャリア又はクロック信号の位相変動を補償するための装置及び方法に関連する。
キャリア信号の位相ノイズ又は位相ジッタは、システムのパフォーマンスにかなり影響を及ぼし得るので、多くの無線周波数(RF)通信システムにおける主要な制限要因となる。理想的な世界では位相ノイズの無い完全なキャリア信号を検討できるが、それは実際の通信環境には当てはまらない。むしろ全ての信号はそれらの中に何らかの位相ノイズ又は位相ジッタを有する。無線受信機の場合、システム内のローカル発振器における位相ノイズは、レシプロカル・ミキシング及びノイズ・フロアのような仕様に影響し得る。送信機の場合、それは送信されるワイドバンド・ノイズ・レベルに影響し得る。更に、位相ジッタは、その時点で位相により表現されるデータの個々のビットを誤読させてしまうかもしれないので、位相ノイズ等は位相変調を利用するシステムのビット・エラー・レートに影響を及ぼし得る。
システム側面は厳格な規制を有する低コストのクリスタルの使用を要求する。伝統的な位相ノイズ制御はアナログ位相ロック・ループ(APLLs)に基づく。新たに登場したディジタル位相ロック・ループ(DPLL)は、機能性及びパフォーマンスを維持するAPLLのディジタル的な具現化である。しかしながら、位相ロック・ループは、因果性(causality)、ループの遅延、及び安定性の考察に起因して本来的に次善策である。DPLLの利点の1つは、ディジタル位相エラー・メトリック(EM)の利用可能性である。
送信位相ノイズは伝統的にPLLにより処理されている。受信機は、一般に、パイロット又はデコードされたデータに基づく追加的な位相ノイズ・キャンセレーション方式を提供する。これらの方式は、熱雑音及びマルチパス・チャネルに有効であり、信号のフレーム構築及び適切なトレーニングに大きく依存する。
かくて、位相ノイズ或いは位相エラーの緩和についての改善されたコンセプトを求める要請がある。
以下、装置及び/又は方法の幾つかの具体例が添付図面を参照しながら単なる例示により説明される。
例示的なDPLLの基本ブロック図。 位相ノイズ・キャンセレーション装置の概略ブロック図。 位相ノイズ・キャンセレーション方法のフローチャートを示す図。 本開示の一例によるトランシーバ回路を示す図。 本開示の一例による送信回路を示す図。 DPLLの実際の実現例に対する位相ノイズ制御の潜在的なゲインを示す図。 キャリア位相エラー補償機能を含むデバイス例のブロック図。
様々な具体例は何らかの具体例が示される添付図面に関連して更に十分に説明される。図中、線、層、及び/又は領域の厚みは明確性のため誇張されているかもしれない。
従って、更なる具体例は様々な変形及び代替的な形態であり得る一方、それらのうち幾つかの具体例は、図中の例により示され、本願で詳細に説明される。しかしながら、具体例を開示される特定の形態に限定するような意図は存在せず、むしろ具体例は、本開示の範囲に該当する修正、等価、代替の全てを包含すべきであることが、理解されるべきである。図の説明を通じて、同様な番号は同様な又は類似する要素を指す。
或る要素が他の要素に「接続される」又は「結合される」ように言及されている場合、それは他の要素に直接的に接続又は結合されることが可能であり、或いは介在する要素が存在してもよいことが、理解されるであろう。これに対して、要素が他の要素に「直接的に接続される」又は「直接的に結合される」ように言及されている場合、介在する要素は存在しない。要素間の関係を説明するための他の言葉も同様に解釈されるべきである(例えば、「～の間に」と「～の間に直接的に」、「～に隣接する」と「～に直接的に隣接する」等)。
本願で使用される用語は、特定の具体例のみを説明するためのものであり、別の具体例の制限であるようには意図されていない。本願で使用されるように、「或る」及び「その」(“a,”“an” and“the”)のような形式の語は、文脈上別意を示していない限り、1つ以上の形態を包含するように意図されている。「～を有する」、「～を有している」、「～を含む」及び/又は「～を含んでいる」のような用語は、本願で使用される場合、言及される特徴、インテジャ(integers)、ステップ、オペレーション、エレメント、及び/又はコンポーネントの存在を指定しているが、1つ以上の他の特徴、インテジャ、ステップ、オペレーション、エレメント、及び/又はコンポーネントの存在又は追加を排除していないことが、理解されるであろう。
別意に定義されない限り、本願で使用される全ての用語(科学技術的な用語を含む)は、具体例が所属する技術分野における或る当業者により一般的に理解されるのと同じ意味を有する。例えば一般的に使用される辞書で定義されるもののような用語は、本願で明示的に別意に定義されない限り、関連する分野の文脈での各自の意味に合致する意味を有するように解釈されるべきであることが、更に理解されるであろう。
具体例及び対応する詳細な説明の一部は、コンピュータ・メモリ内のデータ・ビットの操作についてのソフトウェア又はアルゴリズム及びシンボル表現の観点から提示されるかもしれない。これらの説明及び表現は、当業者が他の当業者に各自の業務内容を効果的に伝えるものである。本願で使用される用語として及び一般的に使用されるように、アルゴリズムは、所望の結果を導出する一貫した一連のステップであると考えられる。ステップは、物理量の物理的な操作を必要とするものである。必須ではないが、通常、これらの量は、保存、伝送、結合、比較、及びその他の操作が行われることが可能な、光学的、電気的、又は磁気的な信号の形態をとる。しばしば、主に一般的な使用の理由により、これらの信号を、ビット、値、要素、シンボル、キャラクタ、ターム、数などとして言及することは便利であることが判明している。
以下の説明において、(例えば、フローチャートの形式で)例示の具体例はオペレーションのシンボル表現及び処理に関連して説明され、その処理等は、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造等を含むプログラム・モジュール又は機能プロセスとして実現されてもよく、また、特定のタスクを実行し或いは特定の抽象データ・タイプを実現し、既存のネットワーク・エレメント又は制御ノードで既存のハードウェアを利用して実現されてよい。そのような既存のハードウェアは、1つ以上の中央処理ユニット(CPUs)、ディジタル信号プロセッサ(DSPs)、特定用途向け集積回路(ASICs)、フィールド・プログラマブル・ゲート・アレイ(FPGAs)、コンピュータ等を含んでよい。
具体的に別意に言及されない限り、即ち本開示から明らかであるように、「処理する」、「演算する」、「算出する」、「決定する」、「表示する」等のような用語は、コンピュータ・システム又は類似する電子コンピューティング・デバイスの動作及び処理を指し、そのコンピュータ・システム等は、コンピュータ・システムのレジスタ及びメモリ内で物理的な電子量として表現されるデータを、コンピュータ・システム・メモリ又はレジスタ又はそのような他の情報ストレージ、送信又は表示デバイス内の物理量として同様に表現される他のデータに、操作及び変換する。
更に、具体例は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、又はそれらの任意の組み合わせにより実現されてよい。ソフトウェア、ファームウェア、ミドルウェア、又はマイクロコードで実現される場合、必要なタスクを実行するためのプログラム・コード又はコード・セグメントは、コンピュータ読み取り可能なストレージ媒体のようなマシン又はコンピュータ読み取り可能な媒体に保存されてよい。ソフトウェアで実現される場合、1つ以上のプロセッサが必要なタスクを実行することになる。
オール・ディジタル位相ロック・ループ(An All Digital Phase Locked Loop：ADPLL)は、(特に、システム・オン・チップ(SoC)の一部のような)ナノスケール・ディジタル相補型金属酸化物半導体(CMOS)で実現する従来の位相ロック・ループ(PLL)の代替物である。それらのアナログ対応物より優れたADPLLsの主要な利点の1つは、所望のフィルタリング機能を達成するためにディジタル回路を利用することにより、ループ・フィルタ内の大きなキャパシタの必要性を排除することである。その結果の面積の節約は、低コスト・ソリューションを達成するために重要である。更に、ADPLLにおける位相エラー信号は、アキュムレータ、サンプラ、及びタイム・トゥ・ディジタル変換器(TDCs)のようなディジタル回路により生成されるディジタル・ワードである。結果的に、非常に魅力的な、ほぼディジタル的な設計フローが達成されることが可能である。更に、特にADPLLのディジタル・アーキテクチャは、再設定可能なゲイン及びフィルタにより、或いは校正のためのソフトウェア支援ディジタル・プロセッサにより、補強されることが可能である。
ADPLLsの一般的なアプリケーションは周波数シンセサイザである。周波数シンセサイザでは、ADPLLsは、既に存在するリファレンス・クロックに基づくクロック又はキャリア信号を生成するために使用されることが可能である。幾つかの実現において、新たに生成されたクロック又はキャリア信号は、複数のリファレンス・クロック信号の周波数におけるものであるとすることが可能である。
図1は例示的なDPLL100の基本ブロック図を示す。
DPLL100は、リファレンス信号として役割を果たすことが可能な入力信号102と、フィードバックされ且つ選択的に周波数分割される出力信号132，132’との間の位相差(位相エラー)を検出する位相ディテクタ110を有する。ADPLLsで使用されることが可能な位相ディテクタの具体例は、タイム・トゥ・ディジタル変換器(a Time-to-Digital Converter：TDC)との選択的な組み合わせによるディジタル位相周波数ディテクタ(a digital Phase Frequency Detector：PFD)である。例えば、PFDsは複数のフリップ・フロップを利用して実現されることが可能である。ディジタル位相ディテクタ又はコンパレータの他の例は、排他的OR(XOR)論理ゲート、サンプル・ホールド回路、チャージ・ポンプ、又は論理回路(フリップ・フロップから成る論理回路)を利用して実現されることが可能である。
位相ディテクタ110は、信号102及び132’の間で検出された位相差に関連するディジタル信号又はワード112を出力することが可能である。このディジタル位相エラー・ワード112(位相エラー・メトリック・サンプルと言及することも可能である)は、ディジタル・ループ・フィルタ120へ供給されることが可能であり、ディジタル・ループ・フィルタ120は、ループ・フィルタ120の出力に結合されるディジタル制御発振器(DCO)又は数値制御発振器(NCO)130のために、ディジタル位相ワード112と(周波数)制御ワードとの間で変換を行うことが可能である。DCO130はDPLLsにおける電圧制御発振器(VCO)で置換されることも可能であることに留意を要する。DCOはADPLLsで使用される。ディジタル・ループ・フィルタ120は、例えば因果的なロー・パス・フィルタ(a causal low pass filter)として実現されることが可能である。ディジタル・ループ・フィルタ120の機能の1つは、ループ・ダイナミクスを決定することであるとすることが可能であり、リファレンス信号102の周波数変動、(選択的な)フィードバック周波数ディバイダ140の変動のような外乱に対して或いは起動時にループ100がどのように応答するかを決定する。別の一般的な考察は、DCO制御入力に適用される位相ディテクタ出力に生じるリファレンス周波数エネルギ(リップル)量を制限することである。この周波数はDCO130を変調し、FMサイドバンドを生成することが可能である。
DCO130はディジタル信号ジェネレータであるとすることが可能であり、ディジタル信号ジェネレータは、通常的には正弦波である波形132についての同期した(即ち、クロックに合わせられた)離散時間の離散値表現を生成することが可能である。一例において、DCO130は1つ以上のリング・オシレータを利用して実現されることが可能である。幾つかの具体例において、DCO130は、アナログ信号を提供する出力において、ディジタル・アナログ・コンバータ(DAC)に関連して使用されることが可能である。上述したように、DCO130は、DPLL設計では電圧制御発振器(VCO)により置換されることも可能である。
フィードバック経路における選択的なディバイダ140は、出力信号132の位相ではなく入力又はリファレンス信号102の周波数を有する信号132’を生成するために、DPLLの出力信号132において周波数分割を実行することが可能である。このコンポーネントは、(例えば、キャリア周波数のような)出力周波数に等しい入力又はリファレンス周波数を有するように設計されるDPLLsでは存在しなくてよいことに留意を要する。
本開示による恩恵を享受する当業者は、図1はDPLLの基本概念を単に示しているに過ぎないことを認めるであろう。様々な代替及び変形は、当該技術分野で知られており、本開示による教示にも適用可能である。しかし、全てのDPLLsの共通の特徴は、ディジタル位相エラー・メトリック・サンプル112の利用可能性である。本開示は、これらのエラー・メトリック・サンプルを利用して、生成されるキャリア信号132と組み合わせられることになる又は組み合わせられたデータ経路サンプルの位相を回転させ(ディ・ローテート(de-rotate))し、DPLLにより生成されるキャリア信号132の残留位相ノイズを補償することを提案する。この追加的なロジックは、位相ノイズ・キャンセラ(Phase Noise Canceler：PNC)と言及されることが可能であり、モバイル・フォン、スマート・フォン、タブレットPC、ラップトップPC等のような無線通信デバイスの送信機及び/又は受信機に配置されることが可能である。提案されるPNCの概念は,DPLLs/ADPLLsを使用する任意の回路に有用であり得ることに留意を要する。如何なるDPLLベースのクロック・ジェネレータも、位相エラー補償に使用されることが可能なジッタ/ノイズ推定をもたらし得る。
図2には、例示的なPNC装置200の概略ブロック図が示されている。
装置200は、出力信号212を生成するDPLL210を有し、出力信号は例えばキャリア信号又は他の何らかのクロック信号であってもよい。以下において、出力信号212は説明の便宜上キャリア信号とされる。キャリア信号212は、情報を運ぶ目的で他の信号とともに変調(修正)されることが可能な波形(例えば、正弦波)と考えられてよい。幾つかの例において、キャリア信号212は、RFドメインのキャリア周波数を有する無線(RF)キャリア信号であるとすることが可能である。DPLL100に類似していてもよいDPLL210は、リファレンス信号218とDPLL210により生成されるキャリア信号212との間の位相エラー信号216に対する位相エラー出力部214を有する。上述したように、位相エラー信号216は、位相エラー・メトリック・サンプルを有することが可能である。幾つかの実施例において、リファレンス信号218は、公称ターゲット・キャリア周波数により規定されるような公称ターゲット位相を表すことが可能である。従って、位相エラー信号216は、リファレンス信号218としての公称ターゲット・キャリア信号とDPLL210により生成されるキャリア信号212との間の位相差を表すことが可能である。装置200は位相エラー出力部214に結合される位相ローテータ220を更に有し、位相ローテータは、補償されたデータ信号224を生成するために、位相エラー216に基づいてデータ信号の位相を回転させる(又はディ・ローテートする)ように構成される。言い換えれば、位相ローテータ220は、リファレンス信号218に対して、キャリア信号212の位相エラーをできるだけキャンセルするように、データ信号222の位相を変化させる。データ信号222又は補償されたデータ信号224は有効なデータを含むことが可能な点に留意を要する。即ち、データ信号222又は補償されたデータ信号224の振幅及び/又は位相は、2人以上の参加者の中での情報交換に関するメッセージを運ぶことが可能である。
補償されたデータ信号224は、キャリア信号212とコンバインされることになっていてもよいし或いは既にコンバインされていてもよいことに留意を要する。従って、幾つかの例において、装置200は位相を回転する前又は後に、信号222をキャリア信号212と結合するように構成される1つ以上の信号コンバイナを有することが可能である。例えば、信号222及び212の組み合わせは、周波数アップ又はダウン変換のためのものであってもよい。即ち、幾つかの実現において、装置200は、キャリア信号212を利用して、データ信号222又は補償されたデータ信号224をアップ及び/又はダウン・コンバートするように構成される1つ以上の周波数ミキサを有していてもよい。前者の場合(周波数アップ・コンバージョンの場合)、データ信号222又は補償されたデータ信号224は送信機における送信信号であるとすることが可能である一方、後者の場合(周波数ダウン・コンバージョンの場合)、データ信号222又は補償されたデータ信号224は受信機における受信信号であるとすることが可能である。かくて、理想的な又は公称キャリア信号218からの(実際の)キャリア信号212の位相変位は、キャリア信号212と組み合わせられるデータ信号222又は補償されたデータ信号224において削減され或いは解消されることさえあり得る。
図2に示されるように、装置200はフィルタ回路230も選択的に有することが可能であり、フィルタ回路230は位相エラー出力214と位相ローテータ220との間に結合されることが可能である。選択的なフィルタ回路230はDPLL230のディジタル・ループ・フィルタとは相違する又は別個であるとすることが可能であり、選択的なフィルタ回路230は、平滑化された位相エラー値216’を生成するように構成されることが可能である。言い換えれば、フィルタ回路230は、例えばリファレンス・クロック・ジッタ又は量子化ノイズのようなDPLL210により生じる信号216中の他のエラー又はノイズの影響から、信号216中の実際の位相エラーを分離するために使用されてよい。DPLL210により引き起こされるエラー又はノイズの影響(例えば、リファレンス・クロックの位相ジッタ、量子化ノイズ等)は、リファレンス信号218とキャリア信号212との間の実際の位相エラーよりかなり高い帯域幅を有することが可能であるので、フィルタ回路230は、リファレンス信号218とキャリア信号212との間の実際の位相エラーの帯域幅に調整されたカットオフ周波数を有するロー・パス・フィルタを有することが可能である。76.8MHzのリファレンス・クロックの下では、カットオフ周波数は4ないし6MHzの範囲内にあってもよい(例えば、5MHzであってもよい)。
幾つかの実現において、フィルタ回路230はフィルタ係数を有するディジタル・フィルタを有することが可能であり、フィルタ係数は位相エラー・サンプル及び/又は位相エラー統計に基づいて算出されることが可能である。例えば、フィルタは最小二乗平均エラー(MMSE)基準に基づくことが可能である。そのようなディジタル・フィルタは、所望信号とノイズのある位相エラー信号216と間の二乗平均エラー(MSE)を最小化することが可能である。実際の実現に関し、線形MMSE(LMMSE)フィルタが選択されることが可能である。例えばLMMSEフィルタは、ウィーナー・コルモゴロフ・フィルタ又はカルマン・フィルタ(Wiener-Kolmogorov filters or Kalman filters)である。ディジタル・フィルタは、幾つかの例において、有限インパルス応答(FIR)フィルタとして実現されることが可能である。n次フィルタ出力サンプルoutnは、次式に従って算出されることが可能である：
Figure 0007377603000001
 ここで、coefkはk番目のpnc_tapsフィルタ係数を示し、n番目の入力サンプルはinnのように示される。しかしながら、本開示による恩恵を享受する当業者は、無限インパルス応答(IIR)フィルタ設計も実現可能であることを認めるであろう。
幾つかの例において、フィルタ回路230は適応ディジタル・フィルタを有することが可能である。適応フィルタは、例えば、DPLL210の設定が修正される場合に(例えば、異なるキャリア周波数にセットアップされる場合に)、位相エラー信号216の変動する信号統計に適応することが可能である。追加的又は代替的に、適応フィルタは、例えば、所望信号とノイズのある信号位相エラー信号216との間の差分の最小二乗平均を生成することに関連するフィルタ係数を発見することにより、所望のフィルタを再現するために使用される最小二乗平均(LMS)フィルタのような、判定フィードバックに基づく適応フィルタ係数を有することが可能である。
幾つかの例において、フィルタ回路230は非因果性フィルタ(a non-causal filter)を有することが可能であり、そのフィルタの出力は過去、現在、及び未来の入力に基づく。非因果性フィルタは、エラーの最小化に関し、因果性フィルタより優れている可能性がある。更に、非因果性フィルタはゼロ位相を有することが可能であり、即ち、全ての周波数でゼロ位相を有する周波数ドメインにおける応答を有することが可能である。しかしながら、非因果性フィルタは、フィルタ遅延を引き起こすであろう。幾つかの実現において、このフィルタ遅延は、データ信号222のデータ経路における本来的な信号処理遅延に相当し得る。代替的に、データ信号222は、フィルタリングされる又は平滑化される位相エラー値216’との時間調整を行うためにそれに応じて更に遅延させられるかもしれない。
本開示による恩恵を享受する当業者は、装置200の実施例が対応する方法を実行するために使用され得ることを認めるであろう。図3には、キャリア位相変動を補償するそのような方法300の上位概念的なフローチャートが示されている。
方法300は、キャリア信号を生成し、リファレンス信号とキャリア信号との間の位相エラーを決定するようにDPLLを使用する処理310を含む。方法300は、キャリア信号と結合する前又は後に、位相エラーに基づいてデータ信号の位相を回転させること(330)を更に含む。処理310及び330の間に、方法300は、非因果性であってもよいディジタル・ロー・パス・フィルタを有するDPLLの位相エラー・サンプルをフィルタリングすること(320)を選択的に更に含むことが可能である。この例では、データ信号の位相は、フィルタリングされた位相エラー・サンプルに基づいて回転又は変更されてよい。
図4及び図5を参照しながら、直交変調信号及び極座標変調信号の位相を回転させることに関する幾つかの例が説明される。
図4は受信機部分(Rx)460及び送信機部分(Tx)450の双方を有するトランシーバ回路400を示す。Rx部分460及びTx部分450は、図示の例では同相(I)及び直交(Q)成分を有する直交変調信号を使用する。本開示による位相補正又は補償は、トランシーバ回路400のRx及びTx部分の双方に適用されることが可能である。
トランシーバ回路400は、図1に関連して説明されたDPLL100と比較して類似する構造を有するADPLL410を有する。ここで、位相ディテクタ110は、ADPLL410により生成される出力又はキャリア信号412のディジタル表現を生成するタイム・トゥ・ディジタル変換器(TDC)411を有する。ここで、キャリア信号412は、例えば、2.4GHzのキャリア周波数又は5ないし6GHzの範囲内にあるキャリア周波数を有する矩形波によるものであるとすることが可能である。しかしながら、任意のキャリア周波数が可能である。TDC411は、通常、追加的な量子化ノイズ及びジッタをディジタル出力信号に導入し、例えば、ディジタル・ワードは、キャリア信号エッジから、TDC411に提供されるリファレンス・クロックの最近接エッジにかけて遅延を示すことに、留意を要する。幾つかの実現において、このTDCリファレンス・クロックは76.8MHzという周波数を有してもよい。TDC411のディジタル・クロックは、公称キャリア信号418のディジタル表現とともに、エラー・メトリック演算ブロック413へ供給される。公称キャリア信号(リファレンス信号)418とTDC411の出力信号との比較に基づいて、エラー・メトリック演算ブロック413は、TDC411の出力信号と公称キャリア信号418との間の瞬時位相差を表すロウ位相エラー・メトリック・サンプル416(raw phase error metric samples)を算出又は生成する。言い換えれば、ロウ位相エラー・メトリック・サンプル416は、TDC出力信号の公称周波数ターゲットからの逸脱を反映している。本開示による恩恵を享受する当業者は、ロウ位相エラー・メトリック・サンプル416はTDC411により導入される量子化及びジッタの影響に依然としてさらされていることを、認めるであろう。ADPLL410の中で、その影響は、ディジタル・ループ・フィルタ120を利用して、トラッキング・エラー、ノイズ・リジェクション、及びループ安定性を最適化することで削減されてもよい。ループ・フィルタ120の出力はDCO130を制御し、DCO130は位相エラーに寄与するDCOノイズを導入する。
ADPLL410はロウ位相エラー・メトリック・サンプル416のための出力部414を有し、そのサンプル416は特別に設計されるディジタル平滑化フィルタ430によりフィルタリングされる。そのフィルタ係数は、例えば、既知のパワー・スペクトル密度(PSD)特性に基づいて予め算出されてもよい。幾つかの実現では、パイロット又はデコードされたデータを利用して適応的な演算又は精緻化が実行可能であってもよい。説明される例では、ディジタル・フィルタ430が「ディジタル非因果性LMMSE FIRフィルタ」として実現される。例えば、フィルタ入力信号の自己相関行列(太文字のRyy)と、入力及び所望信号の相互相関ベクトル(太文字のryx)とに基づくフィルタ係数(太文字のw)の計算は、w=Ryy -1ryx(太文字)に従って取得されることが可能である。
フィルタ430の出力における平滑化された位相エラー・メトリック・サンプル416’は、トランシーバ回路400のTx経路450のIQデータ・サンプルを回転させる(又はディ・ローテートする)ために、及び/又はトランシーバ回路400のRx経路450のIQデータ・サンプルを回転させる(又はディ・ローテートする)ために使用されてよい。Tx経路450は、例えば、直交振幅変調(QAM)のような直交変調方式に従ってIQデータ・サンプルを提供するディジタル・ベースバンド・プロセッサ451を有する。IQデータ・サンプルの各ペアは、振幅及び位相を有する複素数値のデータ・シンボルを表現する。IQデータ・サンプルは、平滑化された位相エラー・メトリック・サンプル416’を利用して個々の位相値を回転させる(又はディ・ローテートする)ために、位相ローテータ420へ供給される。言い換えれば、例えば、平滑化された位相エラー推定値がφであったとすると、位相ローテータ420は1つ以上のIQデータ・サンプルの位相を「－φ」だけ回転させ得る。このプロセスは、位相ローテータ420の出力部において、補償されたIQデータ・サンプルを導く。補償されたIQデータ・サンプルの各ペアは、従って、或る振幅と補償された又は回転させられた(ディ・ローテートした)位相とを有する複素数値データ・シンボルを表現する。説明される例では、補償されたIQデータ・サンプルを有するディジタル・ベースバンド信号は、ディジタル・アナログ変換器(DAC)452を利用してディジタル・アナログ変換される。結果の補償されたアナログ・ベースバンド信号は、ADPLL410により生成されるキャリア信号412とともにミキシングすることにより、RFドメインへアップ・コンバートされる。このため、Tx経路450は、RF送信信号454を生成するために、ベースバンド信号をキャリア信号412と混合するように構成されたミキサ453を有してもよい。ベースバンド・ドメインにおける位相補償に起因して、結果のRF送信信号454は、リファレンス信号418に関して、キャリア位相エラーを理想的に有しない、或いは少なくとも削減されたキャリア位相エラーしか有しない。
本開示による恩恵を享受する当業者は、位相補償は必ずしもベースバンド・ドメインで実行されなければならない訳ではなく、例えばベースバンド信号をキャリア信号412と混合した後に、中間周波数(IF)又はRFドメインで実行されることも可能であることが、認めるであろう。
図4のTx部分450から見受けられるように、本開示は、キャリア信号412を生成し、リファレンス信号418とキャリア信号412との間の位相エラー416，416’を決定するように構成されるDPLL410を有する送信機回路を提供する。位相ローテータ420は、DPLL410と送信データ経路450との間に結合され、位相エラー416，416’に基づいて送信信号の位相を回転するように構成される。
図4から見受けられるように、位相エラー補償は、追加的又は代替的に、トランシーバ・デバイス400のRxブランチ460で実行されることが可能である。ここで、変調データを有するRF受信信号464は、リファレンス信号418に対して位相エラーを有するキャリア信号412と混合することにより、ベースバンド・ドメインへダウン・コンバートされる。このため、Rx経路460は、アナログ・ベースバンド信号を生成するために、受信したRF信号464をキャリア信号412と混合するように構成されるミキサ463を有してもよい。結果のアナログ・ベースバンド信号は、その後、アナログ・ディジタル変換器(ADC)462を利用してアナログ・ディジタル変換される。結果のディジタル・ベースバンド信号のIQデータ・サンプルは、平滑化された位相エラー・メトリック・サンプル416’を利用して個々の位相値を回転させる(ディ・ローテートする)ために、位相ローテータ420へ供給される。これは、位相ローテータ420の出力において、補償されたIQデータ・サンプルを導出する。かくて、キャリア信号412とのミキシングに起因する位相エラーは少なくとも削減され得る。補償されたIQデータ・サンプルは、以後、ディジタルRxベースバンド・プロセッサ461により更に処理されてよい。
図4のRx部分460から見受けられるように、本開示は、キャリア信号412を生成し、リファレンス信号418とキャリア信号412との間の位相エラー416，416’を決定するように構成されるDPLL410を有する受信回路も提供する。受信回路の位相ローテータ420は、DPLL410と受信データ経路460との間に結合され、位相エラー416，416’に基づいて受信信号の位相を回転させるように構成される。
特に、Rx部分460に関し、フィルタ430は、パイロット信号に基づいて及び/又はデシジョン・フィードバックに基づく適応ディジタル・フィルタであるとすることが可能である。適応フィルタは、例えば、受信信号及び/又は位相エラー信号416の変動する信号統計に適応することが可能である。追加的又は代替的に、フィルタ430は、所望信号と実際の信号位相エラー信号416との間の差分の最小二乗平均を生成することに関連するフィルタ係数を発見することにより、所望のフィルタを再現するために使用される適応最小二乗平均(LMS)フィルタであるとすることが可能である。
図5には、本開示の位相エラー補償の概念を利用する送信機500の別の例が示されている。
送信機500は、同一又は類似のディジタル位相エラー平滑化フィルタ430とともに同一又は類似のADPLL410を使用する。図4に関連して説明されたIQ変調方式の代わりに、送信機500はポーラー変調(polar modulation)を利用するTx経路550を使用する。極座標がカーテシアン座標に類似性を有するのと同様に、ポーラー変調は直交変調と類似して理解されることが可能である。直交変調は、カーテシアン座標x及びyを利用する。直交変調を考察する場合、x軸はI軸(同相軸)と呼ばれ、y軸はQ軸(直交軸)と呼ばれる。ポーラー変調は、r(振幅)及びθ(位相)という極座標を利用する。図4の直交変調アプローチは線形RF電力増幅器を必要とし、線形RF電力増幅器は、電力効率の改善と増幅器の線形性の維持との間で設計における競合を招き得る。線形性を妥協することは、通常、隣接チャネル・デグラデーションにより劣化した信号品質を引き起こし、その劣化はネットワーク・パフォーマンス及びキャパシティを制限する基本的要因となり得る。一方、電力効率を妥協することは、電力消費を増やし(これは携帯デバイスにおけるバッテリ寿命を短縮し)、より多くの熱を発生してしまう。電力増幅器における線形性の問題は、電力増幅器の入力信号が「一定の包絡線」であること(即ち、振幅変動を含まないこと)を要求することによって緩和されることが可能である。ポーラー変調システムでは、電力増幅器の入力信号は、位相においてのみ変動してよい。振幅変調は、供給電圧を変える又は変調することにより、電力増幅器のゲインを直接的に制御することによって達成されることが可能である。かくて、ポーラー変調システムは、クラスE及びクラスFのような非常に非線形な電力増幅器の利用を許容する。
Tx経路550は、ポーラー変調方式に従ってディジタル位相データ・サンプルを提供するディジタル・ベースバンド・プロセッサ551を有する。平滑化された位相エラー・メトリック・サンプル416’及び公称キャリア位相418を利用して個々の位相値を回転させるため(ディ・ローテートするために)、位相データ・サンプルは位相ローテータ520へ供給される。例えば、平滑化された位相エラー推定値がφであったとすると、位相ローテータ520は、対応する公称キャリア位相を「－φ」だけ変更し得る。図5の例において、位相ローテータ520は、DPLLリファレンス・クロックからTx経路550のモデム・クロックへの位相レート変換を選択的に実行してもよい。位相ローテータ520は、その出力において、補償された位相データ・サンプルを生成する。キャリア信号412の位相は、補償又は変調された位相データ・サンプルに従って変調されてよい。これは、ディレイ・トゥ・タイム変換器(a Delay-to-Time Converter：DTC)552により、キャリア信号412と補償された位相データ・サンプルとを結合することにより行われてもよい。DTC552は、キャリア信号412と、位相ローテータ520から到来する補償又は変調された位相データ・サンプルとに基づいて、変調されたキャリア信号を生成する。これにより、キャリア信号の変調は、キャリア信号412の位相エラーを補償しており、それにより、変調されたキャリア信号の位相は(所望の)公称キャリア位相418に理想的に対応するようになる。その後、ディジタル電力増幅器553のゲインを直接的に制御することにより、振幅変調は達成されることが可能であり、変調されたデータ554を有するRF信号をもたらす結果となる。
図6は、DPLLの実際の実装例によるPNCの潜在的なゲインを示す。図示されるように、統合位相ノイズ(Integrated Phase Noise：IPN)マージンは8dBに及ぶ。
図7は例えばモバイル・デバイスのようなデバイス例のブロック図であり、そのデバイスでは実施例に従うキャリア位相エラーの補償/相殺が実現され得る。デバイス700は、コンピューティング・タブレット、モバイル・フォン、スマート・フォン、ワイヤレス対応の電子書籍端末、ウェアラブル・コンピューティング・デバイス、或いはその他のモバイル・デバイスのようなモバイル・コンピューティング・デバイスを表現する。或るコンポーネントが概略的に示されており、そのようなデバイスの全てのコンポーネントがデバイス700に示されているわけではないことが、理解されるであろう。
デバイス700は、デバイス700の主要な処理オペレーションを実行するプロセッサ710を含む。プロセッサ710は、マイクロプロセッサ、アプリケーション・プロセッサ、マイクロコントローラ、プログラマブル論理デバイス、又はその他の処理手段のような1つ以上の物理デバイスを含むことが可能である。プロセッサ710により実行される処理オペレーションは、アプリケーション及び/又はデバイス機能が実行されるオペレーティング・プラットフォーム又はオペレーティング・システムの実行を含む。処理オペレーションは、人間であるユーザに対する又は他のデバイスに対するI/O(入力/出力)関連オペレーション、パワー・マネジメント(電力管理)に関連するオペレーション、及び/又はデバイス700を他のデバイスに接続することに関連するオペレーションを含む。処理オペレーションは、オーディオI/O及び/又はディスプレイI/Oに関連するオペレーションを含むことが可能である。
一実施形態では、デバイス700はオーディオ・サブシステム720を含み、オーディオ・サブシステム720は、コンピューティング・デバイスにオーディオ機能を提供することに関連するハードウェア・コンポーネント(例えば、オーディオ・ハードウェア、及びオーディオ回路)及び/又はソフトウェア・コンポーネント(例えば、ドライバ、コード)を表現する。オーディオ機能は、スピーカ及び/又はヘッドフォン出力に加えて、マイクロフォン入力を含むことが可能である。そのような機能のデバイスは、デバイス700に統合されることが可能であり、或いはデバイス700に接続されることが可能である。一実施形態において、ユーザは、プロセッサ710により受信及び処理されるオーディオ・コマンドを提供することにより、デバイス700と相互作用する。
ディスプレイ・サブシステム730は、コンピューティング・デバイスと相互作用するためにユーザに視覚的及び/又は触覚的なディスプレイを提供するハードウェア・コンポーネント(例えば、ディスプレイ・デバイス)及びソフトウェア・コンポーネント(例えば、ドライバ)を表現する。ディスプレイ・サブシステム730はディスプレイ・インターフェース732を含み、ディスプレイ・インターフェース732は、ユーザに表示を提供するために使用される特定のスクリーン又はハードウェア・デバイスを含む。一実施形態では、ディスプレイ・インターフェース732は、ディスプレイに関連する少なくとも何らかの処理を実行するためにプロセッサ710から分離したロジックを含む。一実施形態では、ディスプレイ・サブシステム730は、ユーザに対する出力及び入力の双方を提供するタッチスクリーン・デバイスを含む。一実施形態では、ディスプレイ・サブシステム730は、ユーザに出力を提供する高解像度(HD)ディスプレイを含む。高解像度は、100PPI(1インチ当たりのピクセル)又はそれ以上であるピクセル密度を有するディスプレイを指すことが可能であり、フルHD(例えば、1080p)、レティーナ・ディスプレイ、4k(超高解像度又はUHD)等々のようなフォーマットを含むことが可能である。
I/Oコントローラ740は、ユーザとの相互作用に関連するハードウェア・デバイス及びソフトウェア・コンポーネントを表現する。I/Oコントローラ740は、オーディオ・サブシステム720及び/又はディスプレイ・サブシステム730の一部分であるハードウェアを管理するように動作することが可能である。更に、I/Oコントローラ740は、デバイス700につながる追加的なデバイスのための接続ポイントを示し、その接続ポイントを介してユーザはシステムと相互作用し得る。例えば、デバイス700に取り付けられることが可能なデバイスは、マイクロフォン・デバイス、スピーカ又はステレオ・システム、ビデオ・システムその他のディスプレイ・システム、キーボード又はキーパッド・デバイス、或いは他のI/Oデバイス(カード・リーダ又は他のデバイスのような特定のアプリケーションとともに使用するためのもの)を含んでいてもよい。
上述したように、I/Oコントローラ740は、オーディオ・サブシステム720及び/又はディスプレイ・サブシステム730と相互作用することが可能である。例えば、マイクロフォン又は他のオーディオ・デバイスを介する入力は、デバイス700の1つ上のアプリケーション又は機能に、入力又はコマンドを提供することが可能である。追加的に、オーディオ出力が、表示出力の代わりに又は追加的に提供されることが可能である。別の例において、ディスプレイ・サブシステムがタッチスクリーンである場合、ディスプレイ・デバイスは、I/Oコントローラ740により少なくとも部分的に管理されることが可能な入力デバイスとして動作する。I/Oコントローラ740により管理されるI/O機能を提供するために、デバイス700に追加的なボタン又はスイッチが存在することも可能である。
一実施形態において、I/Oコントローラ740は、加速度計、カメラ、光センサその他の環境センサ、ジャイロスコープ、グローバル・ポジショニング・システム(GPS)、又は、デバイス700に包含され得る他のハードウェアのようなデバイスを管理する。入力は、直接的なユーザの相互作用の一部であるとすることが可能であることに加えて、動作に影響するシステムへの環境入力を提供することであるとすることも可能である(動作は、例えば、ノイズに対するフィルタリング、輝度検出に関する表示の調整、カメラに関するフラッシュの適用、又はその他の機能動作である)。一実施形態では、デバイス700は、バッテリ電力使用量、バッテリの充電、電力節約動作に関連する動作を管理するパワー・マネジメント750を含む。
メモリ・サブシステム760は、デバイス700に情報を保存するメモリ・デバイス762を含む。メモリ・サブシステム760は、不揮発性メモリ・デバイス(メモリ・デバイスへの電力が遮断されても状態が変わらないもの)、及び/又は揮発性メモリ・デバイス(メモリ・デバイスへの電力が遮断されると状態が途絶えてしまうもの)を含むことが可能である。メモリ760は、アプリケーション・データ、ユーザ・データ、音楽、写真、文書その他のデータ、及びシステム・データ(長期間又は短期間であるかによらないもの)(システム700の機能及びアプリケーションの実行に関連するもの)を保存することが可能である。一実施形態では、メモリ・サブシステム760はメモリ・コントローラ764を含む(メモリ・コントローラ764は、システム700の制御の一部分と考えられることが可能であり、潜在的にプロセッサ710の一部分であると考えられる)。メモリ・コントローラ764は、メモリ762へのコマンドを生成及び発行するスケジューラを含む。
接続(Connectivity)770は、デバイス700に外部デバイスとの通信を可能にするためにハードウェア・デバイス(例えば、無線及び/又は有線コネクタ及び通信ハードウェア)及びソフトウェア・コンポーネント(例えば、ドライバ、プロトコル・スタック)を含む。外部デバイスは、ワイヤレス・アクセス・ポイント、基地局又はその他のコンピューティング・デバイスのような個々のデバイス、及び、ヘッドセット、プリンタ又はその他のデバイスのようなペリフェラルであるとすることが可能である。
接続770は複数の異なる種類の接続を含むことが可能である。一般化のために、デバイス700はセルラ接続772及びワイヤレス接続774とともに説明される。セルラ接続772は、GSM(global system for mobile communications)又はその変形又は派生、CDMA(code division multiple access)又はその変形又は派生、TDM(time division multiplexing)又はその変形又は派生、LTE(long term evolution)(「4G」のようにも言及される)、又はその他のセルラ・サービス規格により提供されるもののようなワイヤレス・キャリアにより提供されるセルラ・ネットワーク接続を一般的に指す。ワイヤレス接続774は、セルラではないワイヤレス接続を指し、パーソナル・エリア・ネットワーク(例えば、ブルートゥース（登録商標）)、ローカル・エリア・ネットワーク(例えば、WiFi)、及び/又はワイド・エリア・ネットワーク(例えば、WiMax)、或いはその他の無線通信(例えば、NFC)を含むことが可能である。無線通信は、非固形媒体を介する変調された電磁放射を利用することによるデータの伝送を指す。有線通信は固形通信媒体を介して生じる。
ペリフェラル・コネクション780は、ハードウェア・インターフェース及びコネクション、並びにペリフェラル・コネクションを行うためのソフトウェア・コンポーネント(例えば、ドライバ、プロトコル・スタック)を含む。デバイス700は、他のコンピューティング・デバイスに対するペリフェラル・デバイス(「TO」782)、及びそこに接続されるペリフェラル・デバイス(「FROM」784)の何れであるとすることも可能であることが、理解されるであろう。デバイス700は、(例えば、ダウンロード及び/又はアップロード、変更、同期などのような)デバイス700でコンテンツを管理すること等の目的で他のコンピューティング・デバイスに接続するための「ドッキング」コネクタを一般に有する。追加的に、ドッキング・コネクタは、デバイス700が所定のペリフェラルに接続することを許容することが可能であり、そのペリフェラルは、例えば、視聴覚システム又はその他のシステムに対するコンテンツ出力を制御することをデバイス700に許容する。
専用ドッキング・コネクタ又は他の専用コネクション・ハードウェアに加えて、デバイス700は、共通の又は標準のコネクタを介してペリフェラル・コネクション780を設定することが可能である。共通タイプは、USB(Universal Serial Bus)コネクタ(任意の数の様々なハードウェア・インターフェースを含むことが可能である)、MDP(MiniDisplayPort)を含むディスプレイポート(DisplayPort)、HDMI(High Definition Multimedia Interface)、ファイヤワイヤ又は他のタイプを含むことが可能である。
要するに、本開示はDPLLから利用可能なエラー・メトリック・サンプルに基づくディジタル位相ノイズ・キャンセレーション方式を提案する。エラー・メトリック・サンプルは、ディジタル推定ノイズの影響を最小化するために平滑化されることが可能である。アプリケーションは、ディジタル送信機及び受信機における位相ノイズ・キャンセレーションであるとすることが可能である。この方式は、LMMSEという意味で最適な非因果性のスムージングをサポートすることが可能である。平滑化部の適応データ/パイロット支援適応化が受信機で可能である。PNCは非因果性フィルタの恩恵を提供し得る。ノイズはDCO/VCO位相から直接的に推定されることが可能であるので、トレーニングは必要とされない。位相ノイズは、フレーム構成によらず、任意の時間に推定及び復元されることが可能である。
ポーラー変調に関連するアプリケーションでは、ディジタル電力増幅器(DPA)のための変調クロック信号を生成するために、キャリア位相がデータ位相に組み合わせられることが可能である。キャリア位相変動は、データ位相により補償されることが可能である。DPLLエラー・メトリックは、LMMSEフィルタにより平滑化され、データ・チェーンへ適用されることが可能である。キャリア位相を遅延させることにより、最適な非因果性フィルタがサポートされることが可能である。IQ変調に関連するアプリケーションでは、データはキャリア位相によりアップ・ミキシングされることが可能である。平滑化された位相エラー推定は、ベースバンド信号をディ・ローテートするために使用されることが可能である。IQ復調に関連するアプリケーションでは、データはキャリア位相によりダウン・ミキシングされることが可能である。平滑化された位相エラー推定は、ベースバンド信号をディ・ローテートするために使用されることが可能である。追加的なデータ経路遅延により、最適な非因果性フィルタがサポートされることが可能である。
以下の具体例は更なる実施形態に関連する。
具体例1は、キャリア又はクロック信号の位相変動を補償する装置であり、本装置は、ディジタル位相ロック・ループにより生成される出力信号(例えば、キャリア信号又はクロック信号)とリファレンス信号との間の位相エラーのための位相エラー出力部を有するディジタル位相ロック・ループを有する。本装置は、位相エラー出力部に結合され、位相エラーに基づいてデータ信号の位相を回転させるように構成される位相ローテータを更に有する。
具体例2では、具体例1の装置が、データ信号の位相を回転させる前又は後に、データ信号を出力信号に結合するように構成される信号コンバイナを選択的に更に有することが可能である。
具体例3では、具体例1又は2のうち何れかについてのデータ信号が送信信号であるとすることが可能である。
具体例4では、具体例1又は2のうち何れかについてのデータ信号が受信信号であるとすることが可能である。
具体例5では、上記の具体例のうち何れかについてのデータ信号がディジタル・ベースバンド信号であるとすることが可能である。
具体例6では、具体例5のディジタル・ベースバンド信号は選択的に直交変調信号又はポーラー変調信号であるとすることが可能である。
具体例7では、具体例5又は6の装置は、ディジタル・ベースバンド信号を生成するために、受信したRF信号を出力信号に結合するように構成される信号コンバイナを選択的に更に有することが可能である。
具体例8では、具体例5又は6の装置は、RF送信信号を生成するために、ディジタル・ベースバンド信号を出力信号に結合するように構成される信号コンバイナを選択的に更に有することが可能である。
具体例9では上記の具体例のうち何れかの装置は、位相エラー出力部と位相ローテータとの間に結合され、位相エラーをノイズから分離するように構成されるフィルタ回路を選択的に更に有することが可能である。
具体例10では、具体例9のフィルタ回路は、位相エラー・サンプル及び/又は位相エラー統計に基づくフィルタ係数を有するディジタル・フィルタを選択的に更に有することが可能である。
具体例11では、具体例9又は10のフィルタ回路は、デシジョン・フィードバックに基づく適応フィルタ係数を有する適応ディジタル・フィルタを選択的に有することが可能である。
具体例12では、具体例9ないし11のうち何れかのフィルタ回路は、非因果性フィルタを選択的に有することが可能である。
具体例13では、具体例9ないし12のうち何れかのフィルタ回路は、ロー・パス・フィルタを選択的に有することが可能である。
具体例14では、具体例9ないし13のうち何れかのフィルタ回路は、線形フィルタを選択的に有することが可能である。
具体例15では、具体例9ないし14のうち何れかのフィルタ回路は、線形MMSEフィルタを選択的に有することが可能である。
具体例16は送信回路であり、送信回路は、キャリア信号を生成し、リファレンス信号とキャリア信号との間の位相エラーを決定するように構成されるディジタル位相ロック・ループを有する。送信回路は、ディジタル位相ロック・ループと送信データ経路との間に結合され、位相エラーに基づいて送信信号の位相を回転させるように構成される位相ローテータを更に有する。
具体例17では、具体例16の送信回路は、RF信号を生成するために、送信信号をキャリア信号に結合するように構成される信号コンバイナを選択的に更に有することが可能である。
具体例18では、具体例16又は17の送信回路は、ディジタル位相ロック・ループと送信データ経路との間に結合され、平滑化された位相エラー・サンプルを生成するように構成されるディジタル非因果性フィルタを選択的に更に有することが可能である。
具体例19は受信回路であり、受信回路は、キャリア信号を生成し、リファレンス信号とキャリア信号との間の位相エラーを決定するように構成されるディジタル位相ロック・ループを有する。受信回路は、ディジタル位相ロック・ループと受信データ経路との間に結合され、位相エラーに基づいて受信信号の位相を回転させるように構成される位相ローテータを更に有する。
具体例20では、具体例19の受信回路は、受信信号を生成するために、受信したRF信号をキャリア信号と結合する信号コンバイナを選択的に更に有することが可能である。
具体例21では、具体例19又は20の受信回路は、ディジタル位相ロック・ループと受信データ経路との間に結合され、平滑化された位相エラー・サンプルを生成するように構成されるディジタル非因果性線形フィルタを選択的に更に有することが可能である。
具体例22では、具体例21のディジタル非因果性線形フィルタは、検出されたデータ・サンプルのデシジョン・フィードバックに基づく適応フィルタであるとすることが可能である。
具体例23はキャリア又はクロック信号の位相変動を補償する装置である。装置は、ディジタル位相ロック・ループにより生成される出力信号(例えば、キャリア又はクロック信号)とリファレンス信号との間の位相エラーを決定する手段と、ディジタル信号を出力信号に結合する前又は後に、位相エラーに基づいてデータ信号の位相を回転させる手段とを有する。
具体例24では、具体例23の装置は、非因果性ディジタル・ロー・パス・フィルタを有するディジタル位相ロック・ループの位相エラー・サンプルをフィルタリングする手段と、フィルタリングされた位相エラー・サンプルに基づいてデータ信号の位相を回転させる手段とを選択的に有することが可能である。
具体例25は位相変動を補償する方法である。方法は、ディジタル位相ロック・ループにより生成される出力信号とリファレンス信号との間の位相エラーを決定するステップと、データ信号の位相を、出力信号に結合する前又は後に、位相エラーに基づいて回転させるステップとを含む。
具体例26では、具体例25の方法は、ディジタル・ロー・パス・フィルタにより前記ディジタル位相ロック・ループの位相エラー・サンプルをフィルタリングするステップと、フィルタリングされた位相エラー・サンプルに基づいてデータ信号の位相を回転させるステップとを選択的に有することが可能である。
具体例27では、具体例26のフィルタリングは、非因果性フィルタにより位相エラー・サンプルをフィルタリングすることを含むことが可能である。
具体例28では、具体例25ないし27のうち何れかのデータ信号の位相を回転させることは、直交変調された信号及び/又はポーラー変調された信号の位相を回転させることを含むことが可能である。
具体例29は、コンピュータ読み取り可能なプログラム・コードを組み込ませた非一時的なコンピュータ読み取り可能な媒体を有するコンピュータ・プログラム・プロダクトであり、コンピュータ読み取り可能なプログラム・コードは、コンピュータ、プロセッサ、又はプログラム可能なハードウェア・コンポーネントにロードされると、位相変動補償方法を実行するように構成されている。コンピュータで実行される方法は、ディジタル位相ロック・ループにより生成される出力信号とリファレンス信号との間の位相エラーを決定するステップと、位相エラーに基づいてデータ信号の位相を回転させるステップとを有する。
本記載及び図面は開示の原理を単に説明しているに過ぎない。従って、当業者は本開示に従って様々な代替的な構成を案出できることが認められるであろう。更に、本願に記載される全ての具体例は、技術を進歩させるために本発明が貢献する概念及び開示の原理を読者が理解することを促す教育的目的だけのためであるように原則として明示的に意図されており、本発明はそのように具体的に記載された具体例及び条件に限定することなく解釈されるべきである。更に、本開示の原理、側面、及び実施形態、並びにそれらの特定の具体例を記述する全ての説明は、それらの均等物を包含するように意図される。
本願における如何なるブロック図も、開示の原理を組み込む回路例の概念図を表現していることが、当業者によって認められるべきである。同様に、任意のフローチャート、流れ図、状態遷移図、擬似コード等は、様々なプロセスを表現していることが認められ、それらは、コンピュータ読み取り可能な媒体で実質的に表現されてよく、従ってコンピュータ又はプロセッサにより実行されてもよく、そのようなコンピュータ又はプロセッサが明示的に示されているか否かによらない。
更に、以下の請求項の内容は詳細な説明に組み込まれ、各請求項は個々の実施例としてそれ自身自律し得る。各請求項は個々の実施例としてそれ自体自律し得るが、留意すべきことは、従属請求項が1つ以上の他の請求項との特定の組み合わせに関して特許請求の範囲の中で言及されていたとしても、他の実施例は、他の従属請求項又は独立項それぞれの対象事項とともに、従属請求項の組み合わせを含んでよいことである。そのような組み合わせは、特定の組み合わせが意図されていないことが言及されない限り、本願では提案されている。更に、ある請求項の特徴を、他の任意の独立請求項に対して、たとえその請求項が独立請求項に直接的に従属してい なかったとしても、包含するように意図されている。
明細書又は特許請求の範囲に開示される方法は、これらの方法の個々の処理それぞれを実行する手段を有するデバイスによって実現されてよいことが、更に留意されるべきである。
更に、明細書又は特許請求の範囲に開示される複数の処理又は機能の開示は、特定の順序に収まるように解釈されなくてよいことが理解されるべきである。更に、複数の処理又は機能の開示は、そのような処理又は機能が技術的な理由により相互に置換可能でない限り、それらを特定の順序に限定していない。更に、幾つかの実施形態では、単独の処理が複数の副次的な処理を含んでも良いし、複数の副次的な処理に分割されてもよい。そのような副次的な処理は、明示的に排除されない限り、その単独の処理の開示の一部分に含まれてよい。

Claims (21)

  1. 位相変動を補償する装置であって：
    出力信号とリファレンス信号との間の位相エラーのための位相エラー出力部を有するディジタル位相ロック・ループであって、前記出力信号は前記ディジタル位相ロック・ループにより生成される、ディジタル位相ロック・ループ；
    前記位相エラー出力部に結合され、少なくとも部分的に位相エラー統計に基づいて前記位相エラーをノイズから分離するように構成され、フィルタリングされた位相エラーを生成する、フィルタ回路であって、
    デシジョン・フィードバックに基づく適応フィルタ係数を有する、適応ディジタル・フィルタ、
    非因果性フィルタ、
    線形最小二乗平均エラーフィルタ、の少なくとも１つを含む、フィルタ回路；及び
    前記フィルタ回路に結合され、前記フィルタリングされた位相エラーに基づいてデータ信号の位相を回転させるように構成される位相ローテータ；
    を有する装置。
  2. 前記データ信号の位相を回転させる前又は後に、前記データ信号を前記出力信号に結合するように構成される信号コンバイナ；
    を更に有する請求項１に記載の装置。
  3. 前記データ信号は送信信号である、請求項１又は２に記載の装置。
  4. 前記データ信号は受信信号である、請求項１又は２に記載の装置。
  5. 前記データ信号はディジタル・ベースバンド信号である、請求項１又は２に記載の装置。
  6. 前記ディジタル・ベースバンド信号は、直交変調信号又はポーラー変調信号である、請求項５に記載の装置。
  7. 前記ディジタル・ベースバンド信号を生成するために、受信したRF信号を前記出力信号に結合するように構成される信号コンバイナ；
    を更に有する請求項５又は６に記載の装置。
  8. RF送信信号を生成するために、前記ディジタル・ベースバンド信号を前記出力信号に結合するように構成される信号コンバイナ；
    を更に有する請求項５又は６に記載の装置。
  9. 前記フィルタ回路は、位相エラー・サンプル及び/又は前記位相エラー統計に基づくフィルタ係数を有するディジタル・フィルタを有する、請求項１に記載の装置。
  10. 前記非因果性フィルタは、前記フィルタリングされた位相エラーに代表される平滑化された位相エラー・サンプルを生成するように構成されるディジタル非因果性フィルタである、請求項１に記載の装置。
  11. 前記フィルタ回路はロー・パス・フィルタを有する、請求項１又は９に記載の装置。
  12. キャリア信号を生成し、リファレンス信号と前記キャリア信号との間の位相エラーを決定するように構成されるディジタル位相ロック・ループ；
    前記位相エラーを受信し、少なくとも部分的に位相エラー統計に基づいて前記位相エラーをノイズから分離するように構成され、フィルタリングされた位相エラーを生成する、フィルタ回路であって、
    デシジョン・フィードバックに基づく適応フィルタ係数を有する、適応ディジタル・フィルタ、
    非因果性フィルタ、
    線形最小二乗平均エラーフィルタ、の少なくとも１つを含む、フィルタ回路;及び
    前記フィルタ回路と送信データ経路との間に結合され、前記フィルタリングされた位相エラーに基づいて送信信号の位相を回転させるように構成される位相ローテータ；
    を有する送信回路。
  13. RF信号を生成するために、前記送信信号を前記キャリア信号に結合するように構成される信号コンバイナ；
    を更に有する請求項１２に記載の送信回路。
  14. 前記非因果性フィルタは、前記フィルタリングされた位相エラーに代表される平滑化された位相エラー・サンプルを生成するように構成されるディジタル非因果性フィルタである請求項１２又は１３に記載の送信回路。
  15. キャリア信号を生成し、リファレンス信号と前記キャリア信号との間の位相エラーを決定するように構成されるディジタル位相ロック・ループ；
    前記ディジタル位相ロック・ループに結合され、前記位相エラーを受信し、少なくとも部分的に位相エラー統計に基づいて前記位相エラーをノイズから分離するように構成され、フィルタリングされた位相エラーを生成する、フィルタ回路であって、
    デシジョン・フィードバックに基づく適応フィルタ係数を有する、適応ディジタル・フィルタ、
    非因果性フィルタ、
    線形最小二乗平均エラーフィルタ、の少なくとも１つを含む、フィルタ回路; 及び
    前記フィルタ回路と受信データ経路との間に結合され、前記フィルタリングされた位相エラーに基づいて受信信号の位相を回転させるように構成される位相ローテータ；
    を有する受信回路。
  16. 前記受信信号を生成するために、受信したRF信号を前記キャリア信号と結合するように構成される信号コンバイナ；
    を更に有する請求項１５に記載の受信回路。
  17. 前記非因果性フィルタは、前記フィルタリングされた位相エラーに代表される平滑化された位相エラー・サンプルを生成するように構成されるディジタル非因果性フィルタである請求項１５又は１６に記載の受信回路。
  18. 前記ディジタル非因果性フィルタは、検出されたデータ・サンプルのデシジョン・フィードバックに基づく適応フィルタである、請求項１７に記載の受信回路。
  19. 位相変動を補償する方法であって：
    ディジタル位相ロック・ループにより生成される出力信号とリファレンス信号との間の位相エラーを決定するステップ；
    前記ディジタル位相ロック・ループの位相エラー・サンプルを非因果性線形フィルタでフィルタリングするステップであって、前記位相エラー・サンプルは前記フィルタリングされた位相エラーに代表され、前記位相エラーをノイズから分離してフィルタリングされた位相エラーを生成するステップ;及び
    データ信号を前記出力信号に結合する前又は後に、前記データ信号の位相を前記フィルタリングされた位相エラーに基づいて回転させるステップ；
    を有する方法。
  20. ディジタル・ロー・パス・フィルタにより前記ディジタル位相ロック・ループの位相エラー・サンプルをさらにフィルタリングするステップ；
    を有する請求項１９に記載の方法。
  21. 前記データ信号の位相を回転させることは、直交変調信号及び/又はポーラー変調信号の位相を回転させることを含む、請求項１９に記載の方法。
JP2018538575A 2016-03-11 2017-01-26 位相変動補償装置及び方法 Active JP7377603B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16159874.3A EP3217554B1 (en) 2016-03-11 2016-03-11 Apparatuses and methods for compensating phase fluctuations
EP16159874.3 2016-03-11
PCT/IB2017/050409 WO2017153853A1 (en) 2016-03-11 2017-01-26 Apparatuses and methods for compensating phase fluctuations

Publications (2)

Publication Number Publication Date
JP2019516260A JP2019516260A (ja) 2019-06-13
JP7377603B2 true JP7377603B2 (ja) 2023-11-10

Family

ID=55527407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018538575A Active JP7377603B2 (ja) 2016-03-11 2017-01-26 位相変動補償装置及び方法

Country Status (6)

Country Link
US (1) US10615953B2 (ja)
EP (1) EP3217554B1 (ja)
JP (1) JP7377603B2 (ja)
KR (1) KR20180115265A (ja)
CN (1) CN108604980B (ja)
WO (1) WO2017153853A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2566748B (en) * 2017-09-26 2022-08-17 Focal Point Positioning Ltd A method and system for calibrating a system parameter
GB201804867D0 (en) 2018-03-27 2018-05-09 Ocado Innovation Ltd A transporting device
DE112018007419T5 (de) * 2018-03-30 2020-12-10 Intel IP Corporation Techniken zum adressieren von phasenrauschen und phasenregelschleifen-performance
WO2020125790A1 (en) * 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. Polar transmitter with feedthrough compensation
CN111722520B (zh) * 2019-03-21 2022-04-05 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
KR102189256B1 (ko) * 2019-07-10 2020-12-09 인하대학교 산학협력단 고속 직렬 인터페이스용 카운팅 기반의 눈-열림 모니터링 시스템
CN110445610B (zh) * 2019-08-26 2021-11-30 上海循态量子科技有限公司 连续变量量子密钥分发***的偏振追踪方法、***及介质
TWI788658B (zh) * 2020-04-15 2023-01-01 瑞昱半導體股份有限公司 具自干擾校正能力的傳送器和具自干擾校正能力的傳送方法
CN113595640B (zh) * 2020-04-30 2023-06-27 华为技术有限公司 一种信号处理方法及装置
CN114051255B (zh) * 2021-11-15 2024-04-09 贵州电网有限责任公司 一种盲区弱区的移动通信信号优化方法
US20230384373A1 (en) * 2022-05-30 2023-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Electronic circuit and method of error correction
CN115499098B (zh) * 2022-09-14 2023-04-07 中国科学院空间应用工程与技术中心 自适应的物理层网络编码传输方法、装置、设备及介质
CN116232319B (zh) * 2023-05-08 2023-07-28 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425060A (en) 1993-01-25 1995-06-13 Harris Corporation Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals
JP2006121677A (ja) 2004-09-28 2006-05-11 Micronas Gmbh 搬送波再生のための回路および方法
US20150311908A1 (en) 2014-04-29 2015-10-29 Telefonaktiebolaget L M Ericsson (Publ) Local oscillator interference cancellation

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914934B1 (en) * 1999-09-03 2005-07-05 Agere Systems Inc. Multiplier-free methods and apparatus for signal processing in a digital communication system
DE60102548T2 (de) * 2000-02-04 2005-02-24 Koninklijke Philips Electronics N.V. Fm-rundfunkempfänger
US6549561B2 (en) * 2001-02-21 2003-04-15 Magis Networks, Inc. OFDM pilot tone tracking for wireless LAN
US6856191B2 (en) * 2003-02-21 2005-02-15 Optichron, Inc. Nonlinear filter
ATE554535T1 (de) * 2003-05-16 2012-05-15 Marvell Int Ltd Verfahren und vorrichtung zum entzerren und vermindern von übersprechen
US7447278B2 (en) * 2003-05-21 2008-11-04 International Business Machines Corporation Apparatus for transmitting and receiving data
DE102005001696B4 (de) * 2005-01-13 2013-04-25 Wipro Limited Spreizspektrum Empfänger und Verfahren zur Kompensation des Trägerfrequenzversatzes in einem solchen Spreizspektrum Empfänger
CN101273264A (zh) * 2005-09-22 2008-09-24 阿凡田国际有限公司 用于确定溶解度曲线和亚稳区的***和方法
US7613260B2 (en) * 2005-11-21 2009-11-03 Provigent Ltd Modem control using cross-polarization interference estimation
US20070160168A1 (en) * 2006-01-11 2007-07-12 Beukema Troy J Apparatus and method for signal phase control in an integrated radio circuit
TW200832925A (en) * 2007-01-26 2008-08-01 Sunplus Technology Co Ltd Phase locked loop with phase rotation for spreading spectrum
JP4623182B2 (ja) * 2008-09-24 2011-02-02 ソニー株式会社 受信装置、受信方法、およびプログラム
JP5394882B2 (ja) * 2009-10-27 2014-01-22 シャープ株式会社 受信機及び受信方法
US7986190B1 (en) * 2009-10-30 2011-07-26 Pmc-Sierra, Inc. Jitter attenuation with a fractional-N clock synthesizer
JP5578601B2 (ja) * 2009-11-05 2014-08-27 日本電気株式会社 搬送波再生回路、復調回路および搬送波再生方法
US8619755B2 (en) * 2010-09-10 2013-12-31 Broadcom Corporation Systems and methods for providing a dual-master mode in a synchronous ethernet environment
US8493907B2 (en) * 2011-06-29 2013-07-23 Broadcom Corporation Frequency offset estimation scheme in scheduled based wireless system
CN102332935B (zh) * 2011-09-21 2014-02-19 北京华力创通科技股份有限公司 载波补偿***和方法
US8983309B2 (en) 2012-02-13 2015-03-17 Ciena Corporation Constrained continuous phase modulation and demodulation in an optical communications system
US9094028B2 (en) 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
IN2014DN08872A (ja) * 2012-04-24 2015-05-22 Nec Corp
US9041444B1 (en) * 2013-11-27 2015-05-26 Broadcom Corporation Time-to-digital convertor-assisted phase-locked loop spur mitigation
US9927489B2 (en) * 2014-01-15 2018-03-27 International Business Machines Corporation Testing integrated circuit designs containing multiple phase rotators
CN104539567B (zh) * 2014-12-23 2017-10-17 电子科技大学 一种基于相位调制的1090es信号扩容方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425060A (en) 1993-01-25 1995-06-13 Harris Corporation Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals
JP2006121677A (ja) 2004-09-28 2006-05-11 Micronas Gmbh 搬送波再生のための回路および方法
US20150311908A1 (en) 2014-04-29 2015-10-29 Telefonaktiebolaget L M Ericsson (Publ) Local oscillator interference cancellation

Also Published As

Publication number Publication date
US20190052452A1 (en) 2019-02-14
JP2019516260A (ja) 2019-06-13
WO2017153853A1 (en) 2017-09-14
CN108604980B (zh) 2021-12-14
CN108604980A (zh) 2018-09-28
KR20180115265A (ko) 2018-10-22
US10615953B2 (en) 2020-04-07
EP3217554B1 (en) 2019-10-02
EP3217554A1 (en) 2017-09-13

Similar Documents

Publication Publication Date Title
JP7377603B2 (ja) 位相変動補償装置及び方法
US20070160168A1 (en) Apparatus and method for signal phase control in an integrated radio circuit
US11349486B1 (en) High-order phase tracking loop with segmented proportional and integral controls
US11595028B2 (en) Frequency doubler with duty cycle correction
US9041444B1 (en) Time-to-digital convertor-assisted phase-locked loop spur mitigation
US20180316482A1 (en) Sampling rate synchronization between transmitters and receivers
US7679459B2 (en) Multiphase signal generator
TWI439043B (zh) 在電路中處理信號的方法及系統
US11411569B2 (en) Calibration of sampling-based multiplying delay-locked loop (MDLL)
US11258451B2 (en) Apparatus and method for generating an oscillation signal, mobile communication systems and mobile device
US20180167056A1 (en) Apparatuses and methods for shifting a digital signal by a shift time to provide a shifted signal
JP2018037798A (ja) 無線通信装置および集積回路
TWI654846B (zh) 具有雙相鎖迴路之時脈產生電路
US9634694B2 (en) Transmitter with a reduced complexity digital up-converter
JP6652130B2 (ja) 無線アクセスシステム及びその制御方法
US20140093009A1 (en) Distributed polyphase filter
US11025260B1 (en) Phase-locked loop (PLL) with multiple error determiners
US10931288B2 (en) Quadrature delay locked loops
US10944409B2 (en) Phase-locked loop and method for the same
JP2010050780A (ja) 無線通信端末および無線通信制御方法
Reddy Experimental validation of timing, frequency and phase correction of received signals using software defined radio testbed
JP2017011621A (ja) 無線通信装置、集積回路および無線通信方法
WO2020060680A1 (en) Apparatuses for generating an oscillation signal
TWI726390B (zh) 用於全數位鎖相迴路的裝置和方法
EP4395225A2 (en) Systems for and methods of jitter reduction

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220330

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220407

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220701

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220706

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221226

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230220

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231030

R150 Certificate of patent or registration of utility model

Ref document number: 7377603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150