TWI726390B - 用於全數位鎖相迴路的裝置和方法 - Google Patents

用於全數位鎖相迴路的裝置和方法 Download PDF

Info

Publication number
TWI726390B
TWI726390B TW108129613A TW108129613A TWI726390B TW I726390 B TWI726390 B TW I726390B TW 108129613 A TW108129613 A TW 108129613A TW 108129613 A TW108129613 A TW 108129613A TW I726390 B TWI726390 B TW I726390B
Authority
TW
Taiwan
Prior art keywords
par
signal
otw
otw signal
peak
Prior art date
Application number
TW108129613A
Other languages
English (en)
Other versions
TW202015343A (zh
Inventor
伊曼紐萊 洛彼里
梅格納斯歐洛弗 維克倫得
查爾斯章艾 王
薩瓦多瑞 盤尼西
理查 麥康諾
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202015343A publication Critical patent/TW202015343A/zh
Application granted granted Critical
Publication of TWI726390B publication Critical patent/TWI726390B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/001Synchronization between nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在本案內容的一個態樣中,提供了一種方法、一種電腦可讀取媒體和一種裝置。該裝置可以接收與低路徑傳遞資訊和傳輸資料相關聯的otw訊號。該裝置可以在將otw訊號發送給振盪器之前,將成本函數和更新函數應用於otw訊號。該裝置可以至少部分地基於更新函數的輸出,來決定用於在估計振盪器的增益時使用的校正因數。

Description

用於全數位鎖相迴路的裝置和方法
概括而言,本案內容係關於在無線通訊設備中使用全數位鎖相迴路(ADPLL)的訊號調制。
在無線通訊網路中的無線站(STA)和存取點(AP)之間的無線通訊通常處於高資料速率並且需要維持高水平的可靠性和服務品質(QoS)。無線站(STA)亦可以被稱為存取終端(AT)。如今,在家庭、辦公室和各種公共設施中部署無線區域網路(WLAN)是常見的。這種網路通常使採用無線AP,其將在特定地點(例如,家庭、辦公室、公共設施等)的多個無線STA連接到諸如網際網路等的另一網路。這種無線設備包括物聯網路(IoT)設備,其使用諸如以下各項的協定來進行無線通訊:藍芽®低能(BLE)、BLE長距離、藍芽®基本速率(BR)、藍芽®增強資料速率(EDR)、IEEE 802.15.4 Zigbee、無線區域網路(WLAN)(802.11a/b/g/n/ah/ac/ax)等。概括而言,本案內容涉及此類無線設備中的全數位鎖相迴路(ADPLL)。
在無線設備內的各種功能方塊可能需要在多個不同的操作條件下一致地操作,以便在發射器和接收器(例如,STA和AP)之間維持高水平的鏈路可靠性。一個此類功能方塊是ADPLL。低功耗、在操作期間本端振盪器頻率的低頻率偏移以及在大的溫度變化內維持一致的指令引數是在用於無線設備中的ADPLL的實現和操作所考慮的許多參數當中。需要進一步改進ADPLL技術以便維持無線設備的一致的指令引數。
下文提供了一或多個態樣的簡化概述,以便提供對此類態樣的基本理解。該概述不是對所有預期態樣的詳盡綜述,而且既不意欲標識所有態樣的關鍵或重要元素,亦不意欲圖示任何或所有態樣的範疇。其唯一目的是以簡化的形式提供一或多個態樣的一些概念,作為稍後提供的更加詳細的描述的前序。
在本案內容的一個態樣中,提供了一種方法、一種電腦可讀取媒體和一種裝置。該裝置可以接收與低路徑傳遞資訊和傳輸資料相關聯的振盪器調諧字(otw)訊號。該裝置可以在將該otw訊號發送給振盪器之前,將成本函數和更新函數應用於該otw訊號。該裝置可以至少部分地基於該更新函數的輸出,來決定用於在估計該振盪器的增益時使用的校正因數。
為了實現前述和相關目的,一或多個態樣包括下文中充分描述並且在請求項中具體指出的特徵。以下描述和附圖詳細地闡述了一或多個態樣的某些說明性特徵。然而,這些特徵指示可以採用各個態樣的原理的各種方式中的僅一些方式,並且該描述意欲包括所有此類態樣以及它們的均等物。
概括而言,本案內容涉及ADPLL,其用於以最小調制不準確度來一致地操作,同時允許無線設備建立、繼續和維持與另一無線設備的通訊鏈路。
在針對出於說明的目的而提供的各個實例的以下描述以及相關圖中提供了本案內容的這些和其他態樣。在不脫離本案內容的範疇的情況下,設計了替代態樣。另外,可能沒有詳細地描述或者可能省略了本案內容的公知態樣,以便不會造成更多的相關細節模糊。
本發明所屬領域中具有通常知識者將明白的是,可以使用多種不同的技術和方法中的任意一種來表示以下描述的資訊和訊號。例如,可能貫穿以下描述提及的資料、指令、命令、資訊、訊號、位元、符號和碼片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子、或者其任意組合來表示,這部分地取決於特定應用、部分地取決於期望設計、部分地取決於對應的技術等。
此外,依據要由例如計算設備的元件來執行的動作序列,描述了許多態樣。將意識到的是,本文描述的各個動作可以由特定電路(例如,特殊應用積體電路(ASIC))、由一或多個處理器執行的程式指令或者由這二者的組合來執行。另外,對於本文描述的各態樣之每一者態樣,對應形式的任何此類態樣可以被實現為例如「被配置為」執行所描述的動作的「邏輯單元」。
圖1是示出實例無線存取點(AP)110與無線存取終端(AT)120相通訊的圖。除非另有說明,術語「存取終端」和「存取點」並不意欲特定於或者限於任何特定無線電存取技術(RAT)。通常,存取終端可以是允許使用者在通訊網路上進行通訊的任何無線通訊設備(例如,行動電話、路由器、個人電腦、伺服器、娛樂設備、啟用物聯網路(IoT)/萬物聯網路(IoE)的設備、車輛內通訊設備等),並且可以在不同的RAT環境中替代地被稱為使用者裝置(UD)、行動站(MS)、用戶站(STA)、使用者設備(UE)等。類似地,根據存取點所部署的網路,存取點可以在與存取終端進行通訊時根據一或多個RAT進行操作,並且可以替代地被稱為基地台(BS)、網路節點、節點B、進化型節點B(eNB)等。例如,此類存取點可以與小型細胞存取點相對應。「小型細胞」通常代表一類低功率存取點,其可以包括或者以其他方式被稱為毫微微細胞、微微細胞、微細胞、Wi-Fi AP、其他小型覆蓋區域AP等。可以部署小型細胞,以補充巨集細胞覆蓋,小型細胞可以覆蓋鄰近區域內的幾個街區或者農村環境中的幾平方英哩,從而導致改善的訊號傳遞、遞增的容量增長、更豐富的使用者體驗等。
在圖1的實例中,存取點110和存取終端120通常均包括用於經由至少一種指定的RAT與其他網路節點進行通訊的無線通訊設備(由通訊設備112和122表示)。通訊設備112和122可以以不同的方式被配置用於根據指定的RAT來發送和編碼訊號(例如,訊息、指示、資訊等)以及相反地用於根據指定的RAT來接收和解碼訊號(例如,訊息、指示、資訊、引導頻等)。存取點110的通訊設備112包括被配置為根據給定RAT(例如,藍芽®、藍芽®低能、Wi-Fi等)進行操作的RAT收發機140。類似地,存取終端120的通訊設備122包括被配置為根據RAT進行操作的RAT收發機150。如本文中使用的,「收發機」可以包括發射器電路、接收器電路或者其組合,但是不需要在所有設計中都提供發送和接收功能兩者。例如,可以在一些設計中採用低功能接收器電路,以在提供完整通訊是不必要的時減少成本。RAT收發機140和150可以分別包括ADPLL 142和ADPLL 152,如本文將進一步描述的。
存取點110和存取終端120通常亦可以均包括用於控制它們相應的通訊設備112和122的操作(例如,指導、修改、啟用、禁用等)的通訊控制器(由通訊控制器114和124表示)。通訊控制器114和124可以在相應的主機系統功能(被示為處理系統116和126以及記憶體部件118和128)的指導下或以其他方式結合相應的主機系統功能進行操作。在一些設計中,通訊控制器114和124可以部分地或完全地歸入相應的主機系統功能中。
轉到更詳細地示出的通訊,存取終端120可以經由無線鏈路130與存取點110發送和接收訊息,這些訊息包括與各種類型的通訊(例如,語音、資料、多媒體服務、相關聯的控制訊號傳遞等)相關的資訊。無線鏈路130可以在可以與其他通訊以及其他RAT共享的感興趣的通訊媒體(在圖1中通過舉例的方式示為媒體132)上進行操作。這種類型的媒體可以由與一或多個發射器/接收器對(諸如針對媒體132,為存取點110和存取終端120)之間的通訊相關聯的一或多個頻率、時間及/或空間通訊資源(例如,包含跨越一或多個載波的一或多個通道)組成。
作為特定實例,媒體132可以對應於與其他RAT共享的免許可頻帶的至少一部分。通常,存取點110和存取終端120可以根據一或多個RAT(這取決於它們所部署的網路),經由無線鏈路130進行操作。這些網路可以包括例如以下各項的不同變型:分碼多工存取(CDMA)網路、分時多工存取(TDMA)網路、分頻多工存取(FDMA)網路、正交FDMA(OFDMA)網路、單載波FDMA( SC-FDMA)網路等。儘管已經(例如,由諸如美國聯邦傳播委員會(FCC)之類的政府實體)為此類通訊預留了不同的經許可頻帶,但是某些通訊網路(特別是採用小型細胞存取點的那些通訊網路)已經將操作擴展到免許可頻帶,例如無線區域網路(WLAN)技術(尤其是IEEE 802.11ax WLAN技術(通常被稱為「Wi-Fi」))所使用的免許可國家資訊基礎設施(U-NII)頻帶。
與使用類比鎖相迴路(APLL)相比,在無線設備內採用ADPLL可以降低無線設備的功耗。鎖相迴路(PLL)可以被認為是電子電路中的控制系統,其包括可變頻率振盪器,該可變頻率振盪器用於調整和維持振盪器以便以特定頻率和一致相位輸出來輸出訊號。ADPLL 142和152是電子電路,其中振盪器可以與PLL的操作耦合。此外,為了傳輸無線訊號,可以將所發送的資料適當地調制在載波訊號上,該載波訊號的頻率由與PLL的操作耦合的振盪器控制。因此,ADPLL 142和152亦包括用於以特定載波頻率將資料調制到載波訊號上的電路。ADPLL亦可能需要將資料調制到寬頻率頻寬上,以便以高資料速率與目的地進行通訊。在將資料調制到載波訊號上的同時將載波頻率維持在特定頻率處始終是ADPLL的設計和實現中的挑戰。本案內容的一或多個態樣提供ADPLL的操作,使得即使在高資料速率下亦將任何調制誤差最小化。
可以在許多應用中使用鎖相迴路,這包括在無線收發機(亦即,接收器及/或發射器)的本端振盪器中的使用。在某些應用中,這種鎖相迴路是利用類比電路來實現的。然而,隨著數位電路的操作速度增加,使用數位構建塊來實現用於傳統類比應用的鎖相迴路的至少部分變得更加可行。這些鎖相迴路通常被稱為全數位鎖相迴路(ADPLL)。
在操作中,ADPLL可以被配置為接收表示期望輸出頻率的頻率訊號(例如,FREQ)。當ADPLL被鎖定時,輸出訊號的相位及/或頻率可以相對於頻率訊號被鎖定。
在一些應用中,可以將調制器與ADPLL一起使用以產生具有各種頻率的輸出訊號。在一些實例中,可以使用調制器來實現對輸出頻率的更精細的調諧,或者在無線收發機的情況下,使得收發機能夠執行對數位資料的頻率調制及/或相位調制。
ADPLL的調制可以使用經校準的高通路徑以便具有高於PLL頻寬的調制速率,以及使用ADPLL的較慢的低通路徑以提供調制的精確穩定。然而,對高路徑的校準可能是耗時的、複雜的並且容易出錯。例如,由於大量通訊通道,用於無線通訊的收發機可能產生許多頻率,其中每個操作頻率可能需要單獨的校準。此外,由於溫度或其他與程序相關的條件變化,某些傳統的ADPLL可能在操作期間漂移偏離校準。下文結合圖2-9中的任何圖來描述實例ADPLL的額外細節。
圖2是根據本案內容的某些態樣的示例性ADPLL 200的簡化方塊圖。ADPLL 200可以對應於圖1的存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、ADPLL 400、600、裝置802/802'。可以(例如,在存取點110的RAT收發機140及/或存取終端120的RAT收發機150中)使用ADPLL 200來執行調制功能,以便將發送資料調制到載波訊號上。
在圖2中,ADPLL 200被示為多個互連的功能方塊。這些功能方塊可以以多種不同的方式來實現,例如被儲存在記憶體塊(例如,記憶體部件128和118)中並且由處理器(例如,處理系統126和116)執行的軟體。儘管各個功能方塊被示出為不同的(其中它們的操作是分開的),但是這些功能中的一或多個功能可以一起及/或單獨地執行。可以在數位訊號處理域中執行這些塊的功能。
ADPLL 200可以接收發送資料(txdata)訊號201、頻率控制字(FCW)訊號202,以在將txdata訊號201傳輸給另一設備之前使用DCO 209對txdata訊號201進行調制。亦可以使用高通路徑傳遞函數將txdata訊號201輸入到高通增益單元208中,以便在DCO 209處存在增益時將其縮放KTX/KDCOest 倍,其中KTX是先驗決定的縮放因數(例如,預定增益值),並且KDCO是DCO 209的實際增益。最初,ADPLL 200可以將內置的預定模式用於KDCO估計。在決定初始KDCOest 之後,ADPLL 200可以在連續執行迴路中使用資料傳輸模式來補償時變現象(例如振盪器牽引),以便決定可以在進行傳輸之前對txdata訊號201進行調制時使用的經校準的KDCOest
FCW訊號202可以是與比率Fout/Fref相關聯的值,其中Fout是由DCO 209輸出的訊號,並且Fref是與載波訊號的通道中心頻率相關聯的頻率參考訊號(例如,Fref)。在某些配置中,FCW訊號202可以由耦合到在圖2中所示的ADPLL 200的壓控振盪器(VCO)時鐘(在圖2中未圖示)來產生。在圖2中示出的ADPLL 200可以使用兩點調制來產生用於VCO時鐘的輸入頻率資料的全通傳遞函數。
可以將txdata訊號201和FCW訊號202輸入到加法器203中,以通過對txdata訊號201和FCW訊號202進行求和來形成數位參考資訊(例如,低通資料資訊和由FCW值表示的載波的求和)。可以使用高通路徑傳遞函數來輸入txdata訊號201,並且可以使用低通路徑傳遞函數來輸入FCW訊號202。可以將來自加法器203的結果輸入到另一加法器204中,以便通過從參考資訊中減去回饋資訊來產生誤差訊號。與圖2相關聯的回饋迴路可以在回饋路徑和前向路徑之間(在加法器203之後)對誤差訊號進行操作,以嘗試將調制誤差減小到零。
可以將誤差訊號傳遞給積分器205,積分器205隨著時間對誤差訊號進行積分。可以通過低通濾波器206對來自積分器205的輸出進行濾波,以從誤差訊號中去除高頻分量。可以將經濾波的誤差訊號輸入到加法器207中。
ADPLL 200可以將txdata訊號201縮放KTX/KDCOest 倍,其中KTX是先驗地建立的縮放因數,並且KDCOest 是估計的KDCO。當ADPLL 200的實際KDCO不等於KTX時,KDCOest 可以用於對KTX進行縮放。例如,若增益(KTX)需要為25 kHz/最低有效位元(LSB),並且期望頻率偏離為±250 kHz,則無線設備(例如,數據機、ADPLL等)可能會產生±10碼的訊號。因為實際KDCO可能與25 kHz/LSB假設不同,所以ADPLL 200可以使用KDCOest 來調整KTX。在將txdata訊號201發送給另一設備之前,ADPLL 200可以使用各種技術(例如,線性平均估計)來估計KDCOest ,將ADPLL 200鎖定到兩個不同的頻率。這兩個頻率可以由FCW訊號202來設置。例如,兩個頻率可以相隔1 MHz。可以進行對針對兩個頻率的平均otw碼的決定。增益可以被決定為Df/Dcode,其中Df在本實例中是1 MHz,並且Dcode是與兩個不同頻率相關聯的兩個平均otw碼之間的差。在發送載波訊號之前估計KDCO可以被稱為靜態估計。
另外,可以將經縮放的txdata訊號輸入到加法器207中,加法器207將(下文描述的)低通路徑資訊和經縮放的txdata訊號相加以產生振盪器調諧字(otw)訊號216。可以將otw訊號216輸入到DCO 209中,並且otw訊號可以用於對DCO 209的頻率進行調制。可以使用otw訊號216來對DCO 209的頻率進行調制,以便校正DCO 209處的任何增益。可以將Fout 210(例如,DCO 209的輸出)發送給耦合到ADPLL 200的功率放大器(PA)(在圖2中未圖示)。PA可以將Fout 210發送給發射器(例如,天線)以便傳輸給另一無線設備。在某些態樣中,可以將Fout 210調制為txdata訊號。通過對txdata訊號201進行調制,時變現象(例如,振盪器牽引)以便決定KDCOest ,如下文所描述的。
例如,亦可以將Fout 210發送給相位增量器(PI)211(例如,計數器),其對參考時鐘週期內的VCO時鐘週期的數量進行計數。當PI 211被配置為對整數倍的VCO時鐘進行計數時,可以將時間到數位轉換器(TDC)212包括在ADPLL 200中以對VCO時鐘週期的小數部分進行評估。
加法器213可以對VCO時鐘週期的整數部分和小數部分進行求和,以產生關於參考相位的回饋相位資訊(例如,與VCO相位相關聯)。可以將加法器213的輸出輸入到微分器214中,微分器214將回饋相位資訊轉換成回饋頻率資訊。可以將回饋頻率資訊與參考資訊(例如,txdata訊號201和FCW訊號202的求和)進行比較。
對KDCO的準確估計可以降低複雜性並且增加高通路徑傳遞函數的效能。在任何時間點的KDCO可以是頻率以及無線設備的當前處理狀態、ADPLL 200的電壓輸入和溫度(PVT)的函數。對於兩點調制,如在本案內容中描述的,調制準確度可以取決於對KDCO的估計。
在某些實現中,可以靜態地估計KDCO(例如,在資料傳輸開始之前)。然而,某些場景(例如,ADPLL 200的振盪器牽引、電壓駐波比(VSWR)變化、快速變化的溫度或其他實體參數)可能影響KDCO估計的準確度等。因此,在資料傳輸的調制期間和在發送資料時持續地對KDCO進行估計(例如,即時KDCO估計),這可能是有益的。
發射器可能受到由於所發送的RF輸出(例如,Fout 210)和外來噪音源的電源-地耦合造成的振盪器牽引而引起的調制失真的影響。關於極化發射器,當在片上系統(SoC)輸出、PA輸出或輸出的諧波處的暫態發射頻率與DCO 209處的諧振頻率相似時,可能在DCO 209處產生頻率牽引力。存在可以通過其來發生這種牽引的各種機制。例如,侵略訊號可能造成(例如,DCO 209的)諧振電路中的電容變化及/或磁干擾(其對應於諧振電路中的幅度波動),從而在DCO 209處產生寄生頻率調制。當在DCO 209處發生頻率牽引力時,KDCOest 可能在操作期間變化。下文結合圖3描述振盪器牽引可能如何造成錯誤KDCO估計的實例。
因為DCO 209的KDCO可能在整個調制程序中改變,所以執行即時KDCO估計以便在資料傳輸的調制期間及/或在對資料的發送期間持續地更新KDCOest ,這可能是有益的,如上文結合圖2所描述的。換句話說,可以對KDCOest 在調制期間的任何變化進行偵測並且校正,以便提高系統的準確度。
本案內容提供了一種用於執行即時KDCO估計以便避免由振盪器牽引造成的發射器效能的降級的機制。例如,除了上文結合圖2所描述的其他塊之外,本案內容的ADPLL亦可以包括成本函數和更新函數。ADPL可以使用成本函數和更新函數,以便執行即時KDCO估計,例如如下文結合圖4-9所描述的。
圖3是根據本案內容的某些態樣的振盪器牽引在極化發射器中的效果的曲線示圖300。在圖3所示的實例中,假設在圖2中所示的txdata訊號201與‘1’位元值相關聯,並且fout = FCW*fref+Df,其中Df=KDCO*KTX/KDCOest *txdata。如上所提到的,當振盪器牽引耦合到DCO 209時,KDCOest 可能顯著地變化,如在圖3看到的。因此,可能需要對KDCOest 進行更新以便避免發射器效能的降級。可以通過在傳輸期間對otw訊號216的形狀(例如,凸起、凹陷等)進行監測來決定KDCOest 的準確度。
圖4是根據本案內容的某些態樣的可以被配置用於即時KDCO估計的示例性ADPLL 400的簡化方塊圖。ADPLL 400可以對應於圖1的存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、或者圖2中的ADPLL。可以在存取點110的RAT收發機140及/或存取終端120的RAT收發機150中使用ADPLL 400,以執行將發送資料調制到載波訊號上以便從相應設備進行傳輸的操作(例如,調制功能)。上文結合圖2描述的Txdata訊號201、FCW訊號202、otw訊號216、Fout 210和功能方塊203、204、205、206、207、208、209、211、212、213和214亦被包括在圖4中所示的ADPLL 400中。
參考圖4,otw訊號216可以在被輸入到DCO 209之前被輸入到成本函數410中,以便校正在KDCOest 中可能由例如振盪器牽引(例如,KDCOpulling )造成的任何誤差。成本函數410在形狀上可以是凸起的並且具有絕對最小值,在該絕對最小值處發生最佳KDCO校準。成本函數410可以從otw訊號216中提取多個參數(例如,otw訊號216的直流(DC)分量等),以便偵測KDCOest 是否與DCO 209的實際KDCO相匹配。在某些實現中,成本函數410可以通過下文所示的等式1來表示,其中C是成本函數,PAR是表示otw訊號216的峰均比的運運算元,其是「|otw – DC(otw)|」的函數,其中otw是otw訊號216的值,並且DC是otw訊號216的均值、平均值或DC值。 C = PAR(|otw – DC(otw)|)             等式1
在從otw訊號216提取參數之後,成本函數410可以將經修改的otw訊號發送給更新函數420。更新函數420可以操縱經修改的otw訊號,以便獲得當DCO 209的KDCO偏離KDCOest 時對初始KDCOest 進行校正的訊號。結合圖5描述了與產生成本函數相關聯的額外細節。
在某些其他配置中,成本函數410(此處是C=PAR)可以是基於PAR-1的正規化誤差或絕對誤差otw-ref(otw)的。我們對於otw在任何時間處的理想參考值ref(otw)可以分別在峰或反峰間隔期間被近似為otw的平均值(μ(otw))。利用μ(otw)對絕對誤差進行正規化,我們得到otw/μ(otw) - 1,其中otw/μ(otw)的峰和反峰是作為PAR計算得到的。作為實現細節,在PAR函數內,基於例如在txdata 201中的轉換,針對每個峰和反峰間隔來對峰值、反峰值和平均值進行重置和取樣。在我們具有將給予我們ref(otw)的參考模型的情況下,則作為PAR的實現,我們可以使用成本函數C=otw-ref(otw)+1,其中+1被添加以與假設的更新函數相容,該更新函數減去假設的統一的PAR偏差。可以針對每個取樣對基於ref(otw)的成本函數410進行更新,而可以在每個峰/反峰間隔將基於PAR計算的成本函數410更新一次。實現ref(otw)的參考模型可以是基於經修改的圖2的,其中KDCO(209)被模型替換,並且ref(otw)被看作otw(216)。與基於PAR來實現成本函數410相比,這種實現在硬體態樣更加昂貴,如在本發明中描述的。在某些其他配置中,可以通過計算其間隔內的峰值、反峰值和平均值來決定成本函數410;此類模型可以是基於所提到的參考模型的或者僅是txdata 201的某個函數。
例如,從數學觀點來看,峰和反峰不必是反峰的實際峰。相反,可以選擇一個值或取樣來表示峰和反峰的過衝和下衝或者簡單地表示誤差,並且仍然能夠利用具有如下的屬性的量來表示PAR:具有為1的理想收斂值。應當理解的是,對成本函數410的上述實例的修改在本案內容的範疇內。
更新函數420可以被配置為控制KDCOpulling (例如,或者在KDCO估計中由VSWR、溫度等造成的其他誤差),並且動態地重新縮放KDCOest 以便與DCO 209處的KDCO相匹配。換句話說,更新函數420可以使用成本函數410來決定/更新在高通增益單元430處的係數KDCOpulling ,或者將輸出發送給決定/更新KDCOpulling 的高通增益單元430,直到達到對KDCO的最佳估計為止。結合圖6描述了成本函數410、更新函數420和高通增益單元430的額外細節。
圖5是根據本案內容的某些態樣的可以如何使用otw訊號的PAR來產生成本函數410的曲線示圖500。
在某些配置中,可以根據數位域中可用的資料來建立成本函數(C)。在圖5的實例中,可以使用otw訊號216。為了產生成本函數410,可以定義關於otw訊號216的三個子函數。這三個子函數可以包括在傳輸符號內的otw訊號216的峰值、在相同傳輸符號內的otw訊號的平均值、以及峰或反峰提取器(例如,參見圖6)。成本函數410可以被定義為峰子函數和平均子函數之間的比。峰子函數和平均子函數之間的比可以被稱為PAR。峰子函數或反峰子函數可以用於決定對更新函數420的指導。如圖5中所示,PAR可以具有為1的絕對最小值,其可以在調制模式(例如,在沒有濾波的情況下)中是有用的。PAR的絕對最小值可以與資料傳輸模式無關。
圖6是根據本案內容的某些態樣的可以被配置用於即時KDCO估計的示例性ADPLL 600的簡化方塊圖。ADPLL 600可以對應於圖1的存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、或者圖2中的ADPLL。可以在存取點110的RAT收發機140及/或存取終端120的RAT收發機150中使用ADPLL 600,以執行將發送資料調制到載波訊號上以便從相應設備進行傳輸的操作(例如,調制功能)。上文結合圖2或圖4描述的Txdata訊號201、FCW訊號202、otw訊號216、Fout 210和功能方塊203、204、205、206、207、208、209、211、212、213、214、410、420和430亦被包括在圖6中所示的ADPLL 600的方塊圖中。
參照圖6,成本函數410可以包括DC阻擋器619,其可以被配置為去除otw訊號216的DC訊號部分以便產生經修改的otw訊號(例如,DC阻擋器619的輸出可以是「otw − DC(otw)」)。可以將經修改的otw訊號輸入到絕對值功能單元618中以獲得經修改的otw訊號的類比電流(AC)部分的絕對值(例如,絕對值功能單元618的輸出可以是「|otw – DC(otw)|」)。可以將經修改的otw訊號的絕對值輸入到度量選擇塊617、反峰提取器620、平均塊613及/或峰提取器611中的一者或多者中。
當txdata訊號201大於平均值時,峰提取器611可以觸發並且輸出初始otw跳變(例如,如在圖3中看到的,高或低)。平均塊613可以被配置為在N個取樣上對AC分量進行平均。N的值可以是任意的,但是舉例而言,若使用一個符號週期,則平均塊613可以對40個取樣(例如,40 MHz參考時鐘和1 Msymb/sec資料速率)進行平均。平均塊613可以將otw訊號216的AC部分的平均值發送給倒數塊615。反峰提取器620可以被配置為當txdata訊號201小於平均值時,觸發並且輸出初始otw跳變。
倒數塊615可以被配置為獲得otw訊號216的AC訊號部分的平均值的倒數。可以將otw訊號216的AC訊號部分的平均值的倒數輸入到乘法器612及/或乘法器616中。
度量選擇塊617可以被配置為計算otw訊號216的AC訊號部分的PAR及/或反PAR,以便決定AC訊號部分正在上升(例如,峰)還是下降(反峰)。基於該決定,度量選擇塊617可以被配置為選擇被傳遞給多工器(MUX)614的適當度量(例如,與峰或反峰相關)。
乘法器612可以被配置為將從峰提取器611接收的峰值乘以從平均塊613接收的平均值的倒數,以便獲得otw訊號216的PAR。乘法器616可以被配置為將從反峰提取器620接收的反峰值乘以從平均塊613接收的平均值的倒數,以便獲得otw訊號216的反PAR。
MUX 614可以由度量選擇塊617控制,並且接收指示哪個度量要傳遞給更新函數420的訊號。MUX 614可以將與PAR以及峰值或反峰值(例如,取決於otw訊號216正在上升還是下降)相關聯的資訊傳遞給加法器624。當存在峰時,otw訊號216將是在下降,而當存在反峰時,otw訊號216將是在上升。更新函數420可以使用PAR以及峰值或反峰值來決定及/或更新可以由ADPLL 600用來確保KDCOest 等於DCO 209的實際KDCO的校正因數(例如,KDCOpulling )。
可以將PAR輸入到加法器624中,並且加法器624可以被配置為去除PAR中的偏差。偏差可以是為1的值,因為當PAR為1時,KDCO被正確地估計。可以將不具有偏差的PAR輸入到增益因數單元623中。增益因數單元623可以通過調整增益來去除迴路的收斂速度和穩定性。積分器622可以接收PAR。積分器622可以被配置為對PAR中的誤差進行積分以便更新和去除任何隨機波動。可以在對誤差進行積分時使用任何數量的發送符號,並且所使用的符號的數量越大,積分器622越能夠準確地去除隨機波動,但是演算法將收斂得越慢。在從PAR去除隨機波動之後,可以將訊號輸入到加法器621中,加法器621可以將偏差添加回訊號以便產生被輸入到高通增益單元430中的校正因數(例如,KDCOpulling )。高通增益單元430可以使用KDCOpulling 來對KDCOest 進行校準。
隨後,高通增益單元208可以將包括經校正的KTX/KDCOest 值的otw訊號216輸入到DCO 209中。使用經校正的KTX/KDCOest ,即使當在調制程序中發生KDCO波動時,ADPLL 600中的DCO 209亦能夠對txdata訊號201正確地調制。
通過監測otw訊號216,本案內容的ADPLL 400可以即時偵測KDCO是否偏離以及在哪個方向上偏離初始估計(KDCOest )。
圖7A和7B是無線通訊的方法的流程圖700。該方法可以由第一無線設備(例如,圖1的存取點110、存取終端120、存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、ADPLL 200、400、600、裝置802/802')來執行。在圖7A和7B中,利用虛線圖示了可選操作。
參照圖7A,在702處,第一無線設備可以接收與低路徑傳遞資訊和傳輸資料相關聯的otw訊號。例如,參照圖4和6,otw訊號216在被輸入到DCO 209之前,可以被輸入到成本函數410中,以便校正在KDCOest 中可能由例如振盪器牽引(例如,KDCOpulling )造成的任何誤差。
在704處,第一無線設備可以在將otw訊號發送給振盪器之前將成本函數和更新函數應用於otw訊號。例如,參照圖4,成本函數410可以將經修改的otw訊號發送給更新函數420。更新函數420可以操縱經修改的otw訊號,以便獲得在DCO 209的KDCO偏離KDCOest 時校正初始KDCOest 的訊號。
在706處,第一無線設備可以通過去除otw訊號的DC部分來獲得otw訊號的AC部分,從而將成本函數應用於otw訊號。例如,參照圖6,成本函數410可以包括DC阻擋器619,其可以被配置為去除otw訊號216的DC訊號部分以便產生經修改的otw訊號。
在708處,第一無線設備可以通過決定與otw訊號的AC部分相關聯的PAR以及與otw訊號的AC部分相關聯的反PAR比,來將成本函數應用於otw訊號。例如,參考圖6,度量選擇塊617可以被配置為計算otw訊號216的AC訊號部分的PAR及/或反PAR,以便決定AC訊號部分正在上升(例如,反峰)還是下降(例如,峰)。
在710處,第一無線設備可以通過至少部分地基於otw訊號的PAR比和反PAR比來選擇供更新函數使用的度量,從而將成本函數應用於otw訊號。例如,參照圖6,基於決定AC訊號部分正在上升(例如,反峰)亦是下降(例如,峰),度量選擇塊617可以被配置為選擇供更新函數420使用的適當度量,其被傳遞到多工器(MUX)614。根據otw訊號正在下降還是上升,度量可以與otw訊號的峰或otw訊號的反峰相關。
在712處,第一無線設備可以通過決定與otw訊號相關聯的峰值或與otw訊號相關聯的反峰值來將成本函數應用於otw訊號。例如,參照圖6,當txdata訊號201大於平均值時,峰提取器611可以觸發並且輸出初始otw跳變。反峰提取器620可以被配置為當txdata訊號201小於平均值時觸發並且輸出初始otw跳變。
在714處,第一無線設備可以通過將與otw訊號相關聯的以下各項中的一項或多項發送給更新函數,來將成本函數應用於otw訊號:度量、PAR、反PAR、峰值或反峰值。例如,參照圖6,MUX 614可以從度量選擇塊617接收度量和PAR,從峰提取器611接收峰值,以及從反峰提取器620接收反峰值。
參照圖7B,在716處,第一無線設備可以通過從PAR去除偏差來將更新函數應用於otw訊號。例如,參照圖6,可以將PAR輸入到加法器624中,並且加法器624可以被配置為去除PAR中的偏差。偏差可以是為1的值,因為當PAR為1時,KDCO被正確地估計。
在718處,第一無線設備可以通過在去除偏差之後將增益因數應用於PAR,從而將更新函數應用於otw訊號。例如,參照圖6,可以將不具有偏差的PAR輸入到增益因數單元623中。增益因數單元623可以通過調整增益來去除迴路的收斂速度和穩定性。
在720處,第一無線設備可以通過在應用增益因數之後對PAR的至少一部分進行積分,從而將更新函數應用於otw訊號。例如,參照圖6,積分器622可以被配置為對PAR中的誤差進行積分,以便更新和去除任何隨機波動。可以在對誤差進行積分時使用任何數量的發送符號,並且所使用的符號的數量越大,積分器622就越能夠準確地去除隨機波動,但是演算法將收斂得越慢。
在722處,第一無線設備可以通過將偏差應用於PAR以獲得PAR的輸出,從而將更新函數應用於otw訊號。例如,參照圖6,在從PAR去除隨機波動時,可以將訊號輸入到加法器621中,加法器621可以將偏差添加回訊號以便產生被輸入到高通增益單元430的校正因數(例如,KDCOpulling )。
在724處,第一無線設備可以至少部分地基於將成本函數和更新函數應用於otw訊號來決定用於在估計振盪器的增益時使用的校正因數。例如,參照圖6,更新函數420可以使用PAR以及峰值或反峰值來決定及/或更新可以由ADPLL 600用來確保KDCOest 等於DCO 209的實際KDCO的校正因數(例如,KDCOpulling )。
在726處,第一無線設備可以至少部分地基於校正因數來決定經校準的振盪器增益。例如,參照圖6,高通增益單元430可以使用KDCOpulling 來對KDCOest 進行校準。
在728處,第一無線設備可以使用振盪器,至少部分地基於經校準的振盪器增益來對資料傳輸進行調制。例如,參照圖6,使用經校正的KTX/KDCOest ,即使當在調制程序期間發生KDCO波動時,ADPLL 600中的DCO 209亦能夠對txdata訊號201正確地調制。
在730處,第一無線設備可以將經調制的資料傳輸發送給第二無線設備。例如,參照圖6,可以將Fout 210(例如,DCO 209的輸出)發送給耦合到ADPLL 200的PA(在圖6中未圖示)。PA可以將Fout 210發送給發射器(例如,天線),以便傳輸給另一無線設備。在某些態樣中,Fout 210可以是已經使用經校準的KDCOest 縮放因數進行調制的txdata訊號,經校準的KDCOest 縮放因數補償例如振盪器牽引的時變現象。
圖8是示出示例性裝置802中的不同單元/部件之間的資料流的概念性資料流圖800。該裝置可以是第一無線設備(例如,圖1的存取點110、存取終端120、存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、ADPLL 200、400、600、裝置802/802'),其與第二無線設備850(例如,圖1的存取點110、存取終端120、存取點110的RAT收發機140的ADPLL 142、存取終端120的RAT收發機150的ADPLL 152、ADPLL 200、400、600)相通訊。該裝置可以包括接收部件804、txdata部件806、otw產生部件808、成本函數部件810、更新函數部件812、校準部件814、調制部件816和發送部件818。
txdata部件806可以被配置為產生要發送給otw產生部件808的一或多個txdata封包。otw產生部件808可以被配置為至少部分地基於FCW訊號(例如,低路徑傳遞資訊)以及從txdata部件806接收的txdata傳輸來產生otw訊號。otw產生部件808可以被配置為將otw訊號發送給成本函數部件810。
成本函數部件810及/或更新函數部件812可以被配置為在將otw訊號發送給調制部件816(例如,振盪器或DCO)之前將成本函數應用於otw訊號。在某些態樣中,成本函數部件810可以被配置為通過去除otw訊號的DC部分以獲得otw訊號的AC部分來將成本函數應用於otw訊號。在某些其他態樣中,成本函數部件810可以被配置為通過決定與otw訊號的AC部分相關聯的PAR比以及與otw訊號的AC部分相關聯的反PAR比來將成本函數應用於otw訊號。在某些態樣中,成本函數部件810可以被配置為通過至少部分地基於otw訊號的PAR比和反PAR比來選擇供更新函數使用的度量,來將成本函數應用於otw訊號。在某些其他態樣中,成本函數部件810可以被配置為通過決定與otw訊號相關聯的峰值或與otw訊號相關聯的反峰值來將成本函數應用於otw訊號。在某些其他態樣中,成本函數部件810可以被配置為通過將與otw訊號相關聯的以下各項中的一項或多項發送給更新函數來將成本函數應用於otw訊號:度量、PAR、反PAR、峰值或反峰值。
更新函數部件812可以被配置為通過從PAR移除偏差來將成本函數應用於otw訊號。在某些態樣中,更新函數部件812可以被配置為通過在去除偏差之後將增益因數應用於PAR,來將成本函數應用於otw訊號。在某些其他態樣中,更新函數部件812可以被配置為通過在應用增益因數之後對PAR的至少一部分進行積分來將成本函數應用於otw訊號。在某些其他態樣中,更新函數部件812可以被配置為通過將偏差應用於PAR以獲得PAR的輸出來將成本函數應用於otw訊號。在某些配置中,更新函數部件812可以被配置為至少部分地基於將成本函數和更新函數應用於otw訊號,來決定用於在估計振盪器的增益時使用的校正因數。更新函數部件812可以被配置為將校正因數發送給校準部件814。
在某些配置中,校準部件814可以被配置為至少部分地基於校正因數來決定經校準的振盪器增益。可以將經校準的振盪器增益發送給調制部件816(例如,在經修改的otw訊號中)。
在某些配置中,調制部件816可以被配置為使用振盪器,至少部分地基於經校準的振盪器增益來對資料傳輸進行調制。可以將經調制的資料傳輸(例如,經調制的txdata)發送給發送部件818。
發送部件818可以被配置為將經調制的txdata發送給第二無線設備850。接收部件804可以被配置為從第二無線設備850接收資料(例如,rxdata)。
該裝置可以包括執行上述圖7A和7B的流程圖中的演算法的方塊之每一者方塊的額外部件。因此,上述圖7A和7B的流程圖之每一者方塊可以由部件來執行,並且該裝置可以包括那些部件中的一或多個部件。這些部件可以是被專門配置為執行所述程序/演算法的一或多個硬體部件,由被配置為執行所述程序/演算法的處理器來實現,被儲存在電腦可讀取媒體之內以由處理器來實現,或者其某種組合。
圖9是圖示用於採用處理系統914的裝置802'的硬體實現的實例的圖900。處理系統914可以利用通常由匯流排924表示的匯流排架構來實現。根據處理系統914的具體應用和整體設計約束,匯流排924可以包括任意數量的互連匯流排和橋接器。匯流排924將各種電路連接在一起,這些電路包括由處理器904、部件804、806、810、812、814、816、818、820以及電腦可讀取媒體/記憶體906表示的一或多個處理器及/或硬體部件。匯流排924亦可以連接各種其他電路,例如,定時源、周邊設備、電壓調節器和功率管理電路,它們是本發明所屬領域中公知的,並且因此將不再進行描述。
處理系統914可以耦合到收發機910。收發機910耦合到一或多個天線920。收發機910提供用於在傳輸媒體上與各種其他裝置進行通訊的方式。收發機910從一或多個天線920接收訊號,從所接收的訊號中提取資訊,並且向處理系統914(具體而言,接收部件804)提供所提取的資訊。此外,收發機910從處理系統914(具體而言,發送部件818)接收資訊,並且基於所接收的資訊來產生要施加於一或多個天線920的訊號。處理系統914包括耦合到電腦可讀取媒體/記憶體906的處理器904。處理器904負責一般處理,其包括執行在電腦可讀取媒體/記憶體906上儲存的軟體。軟體在由處理器904執行時使得處理系統914執行以上針對任何特定的裝置描述的各種功能。電腦可讀取媒體/記憶體906亦可以用於儲存由處理器904在執行軟體時操控的資料。處理系統914亦包括部件804、806、808、810、812、814、818、820中的至少一個部件。這些部件可以是在處理器904中執行的、常駐/儲存在電腦可讀取媒體/記憶體906中的軟體部件、耦合到處理器904的一或多個硬體部、或其某種組合。
在某些配置中,用於無線通訊的裝置802/802'可以包括:用於接收與低路徑傳遞資訊和傳輸資料相關聯的otw訊號的單元。在某些其他配置中,用於無線通訊的裝置802/802'可以包括:用於在將otw訊號發送給振盪器之前將成本函數應用於otw訊號的單元和用於在將otw訊號發送給振盪器之前將更新函數應用於otw訊號的單元。在某些態樣中,該單元包括用於將成本函數應用於otw訊號的單元,其可以被配置為去除otw訊號的DC部分以獲得otw訊號的AC部分。在某些態樣中,該單元包括用於將成本函數應用於otw訊號的單元,其可以被配置為決定與otw訊號的AC部分相關聯的PAR以及與otw訊號的AC部分相關聯的反PAR比。在某些態樣中,該單元包括用於將成本函數應用於otw訊號的單元,其可以被配置為至少部分地基於otw訊號的PAR比和反PAR比來選擇供更新函數使用的度量。在某些態樣中,用於將成本函數應用於otw訊號的單元可以被配置為決定與otw訊號相關聯的峰值或與otw訊號相關聯的反峰值。在某些其他態樣中,用於將更新函數應用於otw訊號的單元可以被配置為從PAR去除偏差。在某些其他態樣中,用於將更新函數應用於otw訊號的單元可以被配置為在去除偏差之後將增益因數應用於PAR。在某些其他態樣中,用於將更新函數應用於otw訊號的單元可以被配置為在應用增益因數之後對PAR的至少一部分進行積分。在某些其他態樣中,用於將更新函數應用於otw訊號的單元可以被配置為將偏差應用於PAR以獲得PAR的輸出。在某些其他配置中,用於無線通訊的裝置802/802'可以包括:用於至少部分地基於將成本函數和更新函數應用於otw訊號,來決定用於在估計振盪器的增益時使用的校正因數的單元。在某些其他配置中,用於無線通訊的裝置802/802'可以包括:用於至少部分地基於校正因數來決定經校準的振盪器增益的單元。在某些其他配置中,用於無線通訊的裝置802/802'可以包括:用於使用振盪器,至少部分地基於經校準的振盪器增益來對資料傳輸進行調制的單元。在某些其他配置中,用於無線通訊的裝置802/802'可以包括用於將經調制的資料傳輸發送給第二無線設備的單元。上述單元可以是通訊設備112、122、RAT收發機140、150、ADPLL 142、152、200、400、600、通訊控制器114、124、處理系統116、126、記憶體部件118、128、成本函數410、更新函數420、高通增益單元208、高通增益單元430、裝置802的上述部件中的一或多個部件及/或裝置802'的被配置為執行由上述單元記載的功能的處理系統914。
應當理解的是,所揭示的程序/流程圖中的方塊的特定次序或層次是對實例方法的說明。應當理解的是,根據設計偏好,可以重新排列這些程序/流程圖中的方塊的特定次序或層次。此外,可以將一些方塊組合或者將其省略。所附的方法請求項以示例性次序提供了各個方塊的元素,而並不意味著限於所提供的特定次序或層次。
提供了先前描述以使本發明所屬領域中任何具有通常知識者能夠實施本文所描述的各個態樣。對這些態樣的各種修改對於本發明所屬領域中具有通常知識者將是容易顯而易見的,並且本文定義的通用原理可以應用於其他態樣。因此,請求項並不意欲限於本文所示出的態樣,而是被賦予與文字請求項相一致的全部範疇,其中除非明確地聲明,否則對單數形式的元素的提及並不意欲意指「一個且僅一個」,而是意指「一或多個」。本文中使用「示例性」一詞意指「用作實例、例子或說明」。在本文中被描述為「示例性」的任何態樣不一定被解釋為比其他態樣優選或者有優勢。除非另外特別聲明,否則術語「一些」代表一或多個。諸如「A、B或C中的至少一個」、「A、B或C中的一或多個」、「A、B和C中的至少一個」、「A、B和C中的一或多個」以及「A、B、C或其任意組合」之類的組合包括A、B及/或C的任意組合,並且可以包括多個A、多個B或多個C。具體而言,諸如「A、B或C中的至少一個」、「A、B或C中的一或多個」、「A、B和C中的至少一個」、「A、B和C中的一或多個」以及「A、B、C或其任意組合」之類的組合可以是僅A、僅B、僅C、A和B、A和C、B和C、或者A和B和C,其中任何此類組合可以包含A、B或C中的一或多個成員或一些成員。貫穿本案內容所描述的各個態樣的元素的所有結構和功能均等物都通過引用的方式明確地併入本文,並且意欲被請求項所包括,這些結構和功能均等物對於本發明所屬領域中具有通常知識者來說是已知的或者將要已知的。此外,本文中沒有任何揭示內容意欲奉獻給公眾,無論此種揭示內容是否明確地記載在請求項中。詞語「模組」、「機制」、「元素」、「設備」等等可以不是詞語「單元」的替代。因此,任何請求項元素皆不應當被解釋為單元加功能,除非該元素是使用短語「用於……的單元」來明確地記載的。
110:無線存取點(AP) 112:通訊設備 114:通訊控制器 116:處理系統 118:記憶體部件 120:存取終端 122:通訊設備 124:通訊控制器 126:處理系統 128:記憶體部件 130:無線鏈路 132:媒體 140:RAT收發機 142:ADPLL 150:RAT收發機 152:ADPLL 200:ADPLL 201:發送資料(txdata)訊號 202:頻率控制字(FCW)訊號 203:加法器 204:加法器 205:積分器 206:低通濾波器 207:加法器 208:功能方塊 209:功能方塊 210:Fout 211:功能方塊 212:功能方塊 213:功能方塊 214:功能方塊 300:曲線示圖 400:ADPLL 410:成本函數 420:更新函數 430:高通增益單元 500:曲線示圖 600:ADPLL 611:峰提取器 612:乘法器 613:平均塊 614:MUX 615:倒數塊 616:乘法器 617:度量選擇塊 618:絕對值功能單元 619:DC阻擋器 620:反峰提取器 621:加法器 622:積分器 623:增益因數單元 624:加法器 700:加法器 702:方塊 704:方塊 706:方塊 708:方塊 710:方塊 712:方塊 714:方塊 716:方塊 718:方塊 720:方塊 722:方塊 724:方塊 726:方塊 728:方塊 730:方塊 800:資料流圖 802:裝置 802':裝置 804:接收部件 806:txdata部件 808:otw產生部件 810:成本函數部件 812:更新函數部件 814:校準部件 816:調制部件 818:發送部件 850:第二無線設備 900:圖 904:處理器 906:電腦可讀取媒體/記憶體 910:收發機 914:處理系統 920:天線 924:匯流排
提供附圖以輔助對本案內容的各個態樣的描述,並且附圖被提供僅是為了對這些態樣進行說明,而非對其進行限制。
圖1圖示包括存取點(AP)與存取終端(AT)相通訊的的實例無線通訊系統。
圖2是根據本案內容的某些態樣的示例性ADPLL的簡化方塊圖。
圖3是根據本案內容的某些態樣的振盪器牽引在極化發射器中的效果的曲線示圖。
圖4是根據本案內容的某些態樣的可以被配置用於估計數控振盪器(DCO)處的增益的示例性ADPLL的簡化方塊圖。
圖5是根據本案內容的某些態樣的使用otw訊號的峰均比(PAR)來產生成本函數的曲線示圖。
圖6是根據本案內容的某些態樣的可以被配置用於估計DCO處的增益的示例性ADPLL的簡化方塊圖。
圖7A和7B是無線通訊的方法的流程圖。
圖8是示出示例性裝置中的不同單元/部件之間的資料流的概念性資料流圖。
圖9是示出用於採用處理系統的裝置的硬體實現的實例的圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
201:發送資料(txdata)訊號
202:頻率控制字(FCW)訊號
203:加法器
204:加法器
205:積分器
206:低通濾波器
207:加法器
208:功能方塊
209:功能方塊
210:Fout
211:功能方塊
212:功能方塊
213:功能方塊
214:功能方塊
410:成本函數
420:更新函數
430:高通增益單元
600:ADPLL
611:峰提取器
612:乘法器
613:平均塊
614:MUX
615:倒數塊
616:乘法器
617:度量選擇塊
618:絕對值功能單元
619:DC阻擋器
620:反峰提取器
621:加法器
622:積分器
623:增益因數單元
624:加法器

Claims (9)

  1. 一種包括一全數位鎖相迴路(ADPLL)的一第一無線設備的無線通訊的方法,包括以下步驟:接收與低路徑傳遞資訊和傳輸資料相關聯的一振盪器調諧字(otw)訊號;在將該otw訊號發送給一振盪器之前,將一成本函數和一更新函數應用於該otw訊號;及至少部分地基於該更新函數的一輸出,來決定用於在估計該振盪器的一增益時使用的一校正因數,其中該將該成本函數應用於該otw訊號之步驟包括以下步驟:去除該otw訊號的一直流(DC)部分以獲得該otw訊號的一類比電流(AC)部分;決定與該otw訊號的該AC部分相關聯的一峰均比(PAR)以及與該otw訊號的該AC部分相關聯的一反PAR比;至少部分地基於該otw訊號的該PAR比和該反PAR比來選擇供該更新函數使用的一度量;決定與該otw訊號相關聯的一峰值或與該otw訊號相關聯的一反峰值;及 將與該otw訊號相關聯的以下各項中的一項或多項發送給該更新函數:該度量、該PAR、該反PAR、該峰值或該反峰值。
  2. 根據請求項1之方法,其中該將該更新函數應用於該otw訊號包括以下步驟:從該PAR去除一偏差;在去除該偏差之後將一增益因數應用於該PAR;在應用該增益因數之後對該PAR的至少一部分進行積分;及將該偏差應用於該PAR以獲得該PAR的該輸出。
  3. 一種用於包括一全數位鎖相迴路(ADPLL)的一第一無線設備的無線通訊的裝置,包括:用於接收與低路徑傳遞資訊和傳輸資料相關聯的一振盪器調諧字(otw)訊號的單元;用於在將該otw訊號發送給一振盪器之前,將一成本函數和一更新函數應用於該otw訊號的單元;及用於至少部分地基於該更新函數的一輸出,來決定用於在估計該振盪器的一增益時使用的一校正因數的單元,其中該用於將該成本函數應用於該otw訊號的單元被配置為: 去除該otw訊號的一直流(DC)部分以獲得該otw訊號的一類比電流(AC)部分;決定與該otw訊號的該AC部分相關聯的一峰均比(PAR)以及與該otw訊號的該AC部分相關聯的一反PAR比;至少部分地基於該otw訊號的該PAR比和該反PAR比來選擇供該更新函數使用的度量;決定與該otw訊號相關聯的一峰值或與該otw訊號相關聯的一反峰值;及將與該otw訊號相關聯的以下各項中的一項或多項發送給該更新函數:該度量、該PAR、該反PAR、該峰值或該反峰值。
  4. 根據請求項3之裝置,其中該用於將該更新函數應用於該otw訊號的單元被配置為:從該PAR去除一偏差;在去除該偏差之後將一增益因數應用於該PAR;在應用該增益因數之後對該PAR的至少一部分進行積分;及將該偏差應用於該PAR以獲得該PAR的該輸出。
  5. 根據請求項4之裝置,亦包括:用於至少部分地基於該校正因數來決定一經校準的振盪器增益的單元;及 用於使用該振盪器,至少部分地基於該經校準的振盪器增益來對該資料傳輸進行調制的單元;及用於將該經調制的資料傳輸發送給一第二無線設備的單元。
  6. 一種用於包括一全數位鎖相迴路(ADPLL)的一第一無線設備的無線通訊的裝置,包括:接收與低路徑傳遞資訊和傳輸資料相關聯的一振盪器調諧字(otw)訊號;在將該otw訊號發送給一振盪器之前,將一成本函數和一更新函數應用於該otw訊號;及至少部分地基於該更新函數的一輸出,來決定用於在估計該振盪器的一增益時使用的一校正因數,其中該至少一個處理器被配置為通過以下操作來將該成本函數應用於該otw訊號:去除該otw訊號的一直流(DC)部分以獲得該otw訊號的一類比電流(AC)部分;決定與該otw訊號的該AC部分相關聯的一峰均比(PAR)以及與該otw訊號的該AC部分相關聯的一反PAR比;至少部分地基於該otw訊號的該PAR比和該反PAR比來選擇供該更新函數使用的一度量; 決定與該otw訊號相關聯的一峰值或與該otw訊號相關聯的一反峰值;及將與該otw訊號相關聯的以下各項中的一項或多項發送給該更新函數:該度量、該PAR、該反PAR、該峰值或該反峰值。
  7. 根據請求項6之裝置,其中該至少一個處理器被配置為通過以下操作來將該更新函數應用於該otw訊號:從該PAR去除一偏差;在去除該偏差之後將一增益因數應用於該PAR;在應用該增益因數之後對該PAR的至少一部分進行積分;及將該偏差應用於該PAR以獲得該PAR的該輸出。
  8. 一種儲存包括一全數位鎖相迴路(ADPLL)的一第一無線設備的電腦可執行代碼的非暫態電腦可讀取媒體,包括用於進行以下操作的代碼:接收與低路徑傳遞資訊和傳輸資料相關聯的一振盪器調諧字(otw)訊號;在將該otw訊號發送給一振盪器之前,將一成本函數和一更新函數應用於該otw訊號;及至少部分地基於該更新函數的一輸出,來決定用於在估計該振盪器的一增益時使用的一校正因數, 其中該用於將該成本函數應用於該otw訊號的代碼被配置為:去除該otw訊號的一直流(DC)部分以獲得該otw訊號的一類比電流(AC)部分;決定與該otw訊號的該AC部分相關聯的一峰均比(PAR)以及與該otw訊號的該AC部分相關聯的一反PAR比;至少部分地基於該otw訊號的該PAR比和該反PAR比來選擇供該更新函數使用的一度量;決定與該otw訊號相關聯的一峰值或與該otw訊號相關聯的一反峰值;及將與該otw訊號相關聯的以下各項中的一項或多項發送給該更新函數:該度量、該PAR、該反PAR、該峰值或該反峰值。
  9. 根據請求項8之非暫態電腦電腦可讀取媒體,其中該用於將該更新函數應用於該otw訊號的代碼被配置為:從該PAR去除一偏差;在去除該偏差之後將一增益因數應用於該PAR;在應用該增益因數之後對該PAR的至少一部分進行積分;及將該偏差應用於該PAR以獲得該PAR的該輸出。
TW108129613A 2018-09-28 2019-08-20 用於全數位鎖相迴路的裝置和方法 TWI726390B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/146,355 2018-09-28
US16/146,355 US10771234B2 (en) 2018-09-28 2018-09-28 Apparatus and method for an all-digital phase lock loop

Publications (2)

Publication Number Publication Date
TW202015343A TW202015343A (zh) 2020-04-16
TWI726390B true TWI726390B (zh) 2021-05-01

Family

ID=67811027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129613A TWI726390B (zh) 2018-09-28 2019-08-20 用於全數位鎖相迴路的裝置和方法

Country Status (3)

Country Link
US (1) US10771234B2 (zh)
TW (1) TWI726390B (zh)
WO (1) WO2020068292A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344170B (en) * 1997-05-01 1998-11-01 Ind Tech Res Inst High frequency fully digital phase locked loop
US6826247B1 (en) * 2000-03-24 2004-11-30 Stmicroelectronics, Inc. Digital phase lock loop
US20070105587A1 (en) * 2006-03-29 2007-05-10 Wei Lu Architecture of future open wireless architecture (owa) radio system
TWI360950B (en) * 2008-10-09 2012-03-21 Univ Nat Chiao Tung Digital loop filter for all-digital phase-locked l
TW201820789A (zh) * 2016-11-17 2018-06-01 台灣積體電路製造股份有限公司 針對全數位鎖相迴路應用中之時間數位轉換器解析度之使用倍頻器電路的非基於pvt (製程、電壓、溫度)的校準功能

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183860B2 (en) 2004-08-12 2007-02-27 Texas Instruments Incorporated Gain calibration of a digital controlled oscillator
US7714665B2 (en) * 2006-02-16 2010-05-11 Texas Instruments Incorporated Harmonic characterization and correction of device mismatch
US7518461B1 (en) 2007-02-28 2009-04-14 Matsushita Electric Industrial Co., Ltd. Method of configuring a polar-based modulator using a parameter look-up table
US20090108891A1 (en) 2007-10-26 2009-04-30 Matsushita Electric Industrial Co., Ltd. Bandwidth control in a mostly-digital pll/fll
US7760042B2 (en) 2008-06-26 2010-07-20 Infineon Technologies Ag Phase locked loop based frequency modulator with accurate oscillator gain adjustment
WO2011001652A1 (ja) 2009-07-02 2011-01-06 三洋電機株式会社 Pll回路、およびそれを搭載した無線通信装置
JP5205427B2 (ja) * 2010-09-13 2013-06-05 株式会社東芝 局部発振器
EP3190704B1 (en) 2016-01-06 2018-08-01 Nxp B.V. Digital phase locked loops
US9847800B1 (en) 2016-05-25 2017-12-19 Intel IP Corporation Direct compensation of IQ samples for undesired frequency deviation in phase locked loops
EP3264607A1 (en) 2016-07-01 2018-01-03 Intel IP Corporation Method to mitigate undesired oscillator frequency modulation effects inside a synthesizer due to interference signals and synthesizer circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344170B (en) * 1997-05-01 1998-11-01 Ind Tech Res Inst High frequency fully digital phase locked loop
US6826247B1 (en) * 2000-03-24 2004-11-30 Stmicroelectronics, Inc. Digital phase lock loop
US20070105587A1 (en) * 2006-03-29 2007-05-10 Wei Lu Architecture of future open wireless architecture (owa) radio system
TWI360950B (en) * 2008-10-09 2012-03-21 Univ Nat Chiao Tung Digital loop filter for all-digital phase-locked l
TW201820789A (zh) * 2016-11-17 2018-06-01 台灣積體電路製造股份有限公司 針對全數位鎖相迴路應用中之時間數位轉換器解析度之使用倍頻器電路的非基於pvt (製程、電壓、溫度)的校準功能

Also Published As

Publication number Publication date
US10771234B2 (en) 2020-09-08
WO2020068292A1 (en) 2020-04-02
TW202015343A (zh) 2020-04-16
US20200106599A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
CN109600328B (zh) 用于稳定调制指数校准和动态控制的电路、设备和方法
JP5307291B2 (ja) アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ
US7457979B2 (en) Synchronous follow-up apparatus and synchronous follow-up method
US11387833B1 (en) Differential digital-to-time converter for even-order INL cancellation and supply noise/disturbance rejection
JP4740905B2 (ja) Adpll周波数シンセサイザ
US20100283665A1 (en) Mitigation of RF Oscillator Pulling through Adjustable Phase Shifting
TWI523473B (zh) 用於使用軌跡中點轉動偵測高階調變之符號時序錯誤的位元同步器及相關方法
JP5926371B2 (ja) 基地局同期
US11212017B2 (en) Phase-locked loop (PLL) calibration
US20170134030A1 (en) All-digital phase lock loop spur reduction using a crystal oscillator fractional divider
US20170373709A1 (en) Time to digital converter, radio communication device, and radio communication method
US20180062826A1 (en) Radio communication device and integrated circuitry
US11258451B2 (en) Apparatus and method for generating an oscillation signal, mobile communication systems and mobile device
US9806880B1 (en) Dynamic adjustment of a response characteristic of a phase-locked loop digital filter
US9191190B2 (en) Methods and apparatus for digital host-lock mode in a transceiver
US9197241B2 (en) Output power control for RF digital-to-analog converter
TWI726390B (zh) 用於全數位鎖相迴路的裝置和方法
US20170371990A1 (en) Model-based calibration of an all-digital phase locked loop
JP2017011621A (ja) 無線通信装置、集積回路および無線通信方法
US20220077864A1 (en) Phase locked loop and electronic device including the same
WO2021011955A1 (en) System and method for correcting phase noise in a communication system
Li et al. An effective approach for parameter determination of the digital phase-locked loop in the z-domain
WO2017044824A1 (en) Iterative frequency offset estimation in wireless networks
US20230013565A1 (en) Multiple PLL System with Common and Difference Mode Loop Filters
WO2024059513A1 (en) Multiphase frequency modulation for reduced peak deviation