JP7375553B2 - power converter - Google Patents

power converter Download PDF

Info

Publication number
JP7375553B2
JP7375553B2 JP2020000534A JP2020000534A JP7375553B2 JP 7375553 B2 JP7375553 B2 JP 7375553B2 JP 2020000534 A JP2020000534 A JP 2020000534A JP 2020000534 A JP2020000534 A JP 2020000534A JP 7375553 B2 JP7375553 B2 JP 7375553B2
Authority
JP
Japan
Prior art keywords
voltage
power
phase
arm
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000534A
Other languages
Japanese (ja)
Other versions
JP2021111987A (en
Inventor
孝明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020000534A priority Critical patent/JP7375553B2/en
Publication of JP2021111987A publication Critical patent/JP2021111987A/en
Application granted granted Critical
Publication of JP7375553B2 publication Critical patent/JP7375553B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、有効電力及び無効電力の少なくとも一方を供給する電力変換装置に関する。 The present invention relates to a power conversion device that supplies at least one of active power and reactive power.

電力系統の品質維持のため、無効電力を補償する電力変換装置が運用されている。このような電力変換装置の大容量化が望まれている。自己消弧形の半導体スイッチ素子を用いることによって小型化を図りつつ、大容量化を実現することができる電力変換方式として、モジュラーマルチレベルカスケード変換器の実用化が進められている（例えば、特許文献１及び２並びに非特許文献１及び２）。 In order to maintain the quality of power systems, power converters that compensate for reactive power are used. It is desired to increase the capacity of such power conversion devices. Practical use of modular multilevel cascade converters is underway as a power conversion method that can achieve large capacity while reducing size by using self-extinguishing semiconductor switching elements (for example, patented Literatures 1 and 2 and Non-patent Literatures 1 and 2).

特開２０１２－４４８３９号公報Japanese Patent Application Publication No. 2012-44839 特開２０１７－１４３６２６号公報Japanese Patent Application Publication No. 2017-143626

Ｈ．アカギ（Ｈ．Ａｋａｇｉ）著，「（Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｎｖｅｒｔｅｒｓ： Ｆｕｎｄａｍｅｎｔａｌ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ）」，（米国），米国電気電子学会誌（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ），ｐｐ２０４８－２０６５，Ｖｏｌｕｍｅ：１０５，Ｉｓｓｕｅ：１１，Ｎｏｖ．２０１７H. H. Akagi, "(Multilevel Converters: Fundamental Circuits and Systems)", (USA), Proceedings of the IEEE, pp2048-2065, V olume:105, Issue:11, Nov. 2017 Ｔ． タナカ（Ｔ． Ｔａｎａｋａ）著，「（Ａｓｙｍｍｅｔｒｉｃａｌ Ｒｅａｃｔｉｖｅ Ｐｏｗｅｒ Ｃａｐａｂｉｌｉｔｙ ｏｆ Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃａｓｃａｄｅ Ｃｏｎｖｅｒｔｅｒ （ＭＭＣＣ） ｂａｓｅｄ ＳＴＡＴＣＯＭｓ ｆｏｒ Ｏｆｆｓｈｏｒｅ Ｗｉｎｄ Ｆａｒｍ）」，（米国），米国電気電子学会誌（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ），ｐｐ５１４７－５１６４，Ｖｏｌｕｍｅ：３４，Ｎｕｍｂｅｒ： ６，Ｊｕｎｅ．２０１９T. T. Tanaka, “(Asymmetrical Reactive Power Capability of Modular Multilevel Cascade Converter (MMCC) based STATCOMs for Offshore Wind Farm), (USA), IEEE Transaction on Power Electronics, pp5147- 5164, Volume: 34, Number: 6, June. 2019

本発明の目的は、電力系統が故障し、系統電圧が三相不平衡に陥っても、安定して運転を継続することができる電力変換装置を提供することにある。 An object of the present invention is to provide a power conversion device that can continue to operate stably even if the power system fails and the system voltage becomes three-phase unbalanced.

上記目的を達成するために、本発明の一態様による電力変換装置は、直列接続された第一アーム及び第二アームをそれぞれ有する複数のレグと、前記複数のレグのそれぞれに設けられた前記第一アームの両端部のうちの前記第二アームに接続されていない端部が互いに接続された第一接続部と、前記複数のレグのそれぞれに設けられた前記第二アームの両端部のうちの前記第一アームに接続されていない端部が互いに接続された第二接続部と、前記複数のレグを制御する制御装置とを備え、前記第一アームは、直列接続された２個の半導体スイッチ及び該２個の半導体スイッチに並列接続された蓄電素子を有する第一電力変換回路セルと、前記第一電力変換回路セルに直列に接続された第一コイルとを有し、前記第二アームは、直列接続された２個の半導体スイッチ及び該２個の半導体スイッチに並列接続された蓄電素子を有する第二電力変換回路セルと、前記第二電力変換回路セルに直列に接続された第二コイルとを有し、前記制御装置は、前記第一接続部の第一電圧及び前記第二接続部の第二電圧のそれぞれに含まれる同一の電圧成分を調整して前記複数のレグのそれぞれの間で流入出する第一電力を制御する電力制御部を有する。 In order to achieve the above object, a power conversion device according to one aspect of the present invention includes a plurality of legs each having a first arm and a second arm connected in series, and a plurality of legs provided on each of the plurality of legs. a first connecting portion in which the ends of one arm that are not connected to the second arm are connected to each other; and a first connecting portion in which the ends of one arm that are not connected to the second arm are connected to each other; and A second connecting portion whose ends not connected to the first arm are connected to each other, and a control device that controls the plurality of legs, and the first arm includes two semiconductor switches connected in series. and a first power inverter circuit cell having a power storage element connected in parallel to the two semiconductor switches, and a first coil connected in series to the first power inverter circuit cell; , a second power inverter circuit cell having two semiconductor switches connected in series and a storage element connected in parallel to the two semiconductor switches; and a second coil connected in series to the second power inverter circuit cell. and the control device adjusts the same voltage component included in each of the first voltage of the first connection portion and the second voltage of the second connection portion to generate voltage between each of the plurality of legs. It has a power control section that controls the first power flowing in and out.

本発明の一態様によれば、電力系統が故障し、系統電圧が三相不平衡に陥っても、安定して運転を継続することができる。 According to one aspect of the present invention, even if the power system fails and the system voltage becomes three-phase unbalanced, stable operation can be continued.

本発明の第１実施形態による電力変換装置の概略構成を示す回路ブロック図である。1 is a circuit block diagram showing a schematic configuration of a power conversion device according to a first embodiment of the present invention. 本発明の第１実施形態による電力変換装置に備えられた複数のレグのそれぞれに設けられた電力変換回路セルの概略構成を示す回路図である。FIG. 2 is a circuit diagram showing a schematic configuration of a power conversion circuit cell provided in each of a plurality of legs included in the power conversion device according to the first embodiment of the present invention. 本発明の第１実施形態による電力変換装置の概略構成を示す簡易ブロック図である。1 is a simple block diagram showing a schematic configuration of a power conversion device according to a first embodiment of the present invention. 本発明の第１実施形態による電力変換装置に備えられた制御装置の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a control device included in a power conversion device according to a first embodiment of the present invention. FIG. 本発明の第１実施形態による電力変換装置に備えられた制御装置に設けられた電圧抑制部の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a voltage suppressor provided in a control device included in a power conversion device according to a first embodiment of the present invention. 本発明の第１実施形態による電力変換装置に備えられた制御装置に設けられたアーム電圧指令値生成部の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of an arm voltage command value generation section provided in a control device included in a power conversion device according to a first embodiment of the present invention. 本発明の第２実施形態による電力変換装置に備えられた制御装置の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a control device included in a power conversion device according to a second embodiment of the present invention. 本発明の第２実施形態による電力変換装置に備えられた制御装置に設けられた電圧抑制部の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a voltage suppressor provided in a control device included in a power conversion device according to a second embodiment of the present invention. 本発明の第２実施形態による電力変換装置に備えられた制御装置に設けられたアーム電圧指令値生成部の概略構成を示すブロック図である。FIG. 3 is a block diagram showing a schematic configuration of an arm voltage command value generation section provided in a control device included in a power conversion device according to a second embodiment of the present invention. 本発明の第１実施形態による電力変換装置の効果を説明する図であって、系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。FIG. 2 is a diagram illustrating the effects of the power conversion device according to the first embodiment of the present invention, and is a graph showing a simulation result of the maximum value of reactive power at the time of a system failure. 本発明の第２実施形態による電力変換装置の効果を説明する図であって、系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。It is a figure explaining the effect of the power conversion device by a 2nd embodiment of the present invention, and is a graph showing the simulation result of the maximum value of reactive power at the time of a grid failure. 参考例における系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the maximum value of reactive power at the time of a system failure in a reference example. 本発明の第３実施形態による電力変換装置に備えられた複数のレグのそれぞれに設けられた電力変換回路セルの概略構成を示す回路図である。FIG. 7 is a circuit diagram showing a schematic configuration of a power conversion circuit cell provided in each of a plurality of legs included in a power conversion device according to a third embodiment of the present invention.

〔第１実施形態〕
本発明の第１実施形態による電力変換装置について図１から図６を用いて説明する。本実施形態による電力変換装置について、電力系統向けの自励式静止形無効電力補償装置（（Ｓｔａｔｉｃ Ｖａｒ Ｃｏｍｐｅｎｓａｔｏｒ：ＳＴＡＴＣＯＭ）の用途を想定した場合の二重スターブリッジセル型（Ｄｏｕｂｌｅ Ｓｔａｒ Ｂｒｉｄｇｅ Ｃｅｌｌｓ：ＤＳＢＣ）の三相モジュラーマルチレベル変換器（以下、「モジュラーマルチレベル変換器」を「ＭＭＣＣ」と略記する場合がある）を例にとって説明する。 [First embodiment]
A power conversion device according to a first embodiment of the present invention will be described using FIGS. 1 to 6. The power conversion device according to the present embodiment is of a double star bridge cell type (DSBC) assuming the use of a self-excited static var compensator (STATCOM) for power grids. A three-phase modular multilevel converter (hereinafter, "modular multilevel converter" may be abbreviated as "MMCC") will be described as an example.

（電力制御システム）
本実施形態による電力変換装置が用いられる電力制御システムについて図１を用いて説明する。図１は、本実施形態による電力変換装置１が用いられる電力制御システムＰＳの概略構成を示す回路ブロック図である。 (power control system)
A power control system using a power converter according to this embodiment will be described using FIG. 1. FIG. 1 is a circuit block diagram showing a schematic configuration of a power control system PS in which a power conversion device 1 according to the present embodiment is used.

図１に示すように、電力制御システムＰＳは、三相電力系統２と、三相電力系統２から供給される電力を電源として動作する負荷装置（不図示）と、三相電力系統２に連系する電力変換装置１とを備えている。三相電力系統２は、三相の交流電力を生成する三相交流電源２１と、三相交流電源２１で生成された電力が供給されるケーブル２２とを有している。三相交流電源２１は、Ｕ相の交流電力を供給するＵ相交流電源２１１と、Ｖ相交流電力を供給するＶ相交流電源２１２と、Ｗ相交流電力を供給するＷ相交流電源２１３とを有している。ケーブル２２は、Ｕ相交流電源で生成されたＵ相の交流電力が供給されるＵ相ケーブル２２１と、Ｖ相交流電源２１２で生成されたＶ相の交流電力が供給されるＶ相ケーブル２２２と、Ｗ相交流電源２１３で生成されたＷ相の交流電力が供給されるＷ相ケーブル２２３とを有している。 As shown in FIG. 1, the power control system PS includes a three-phase power system 2, a load device (not shown) that operates using power supplied from the three-phase power system 2, and a load device (not shown) that is connected to the three-phase power system 2. The power converter 1 is equipped with a power converter 1 that is connected to the power converter 1. The three-phase power system 2 includes a three-phase AC power supply 21 that generates three-phase AC power, and a cable 22 to which the power generated by the three-phase AC power supply 21 is supplied. The three-phase AC power supply 21 includes a U-phase AC power supply 211 that supplies U-phase AC power, a V-phase AC power supply 212 that supplies V-phase AC power, and a W-phase AC power supply 213 that supplies W-phase AC power. have. The cables 22 include a U-phase cable 221 to which U-phase AC power generated by a U-phase AC power supply is supplied, and a V-phase cable 222 to which V-phase AC power generated by a V-phase AC power supply 212 is supplied. , and a W-phase cable 223 to which W-phase AC power generated by the W-phase AC power supply 213 is supplied.

（電力変換装置）
次に、電力制御システムＰＳに設けられた電力変換装置の構成について図１を用いて説明する。
図１に示すように、本実施形態による電力変換装置１は、三相電力系統２に連系された主回路部３と、主回路部３に設けられたＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗ（複数のレグの一例）を制御する制御装置５（詳細は後述する）とを備えている。電力変換装置１に備えられた主回路部３は、直列接続された下アーム（第一アームの一例）３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム（第二アームの一例）３１Ｕｐ，３１Ｖｐ，３１Ｗｐを有するＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗを備えている。このように、電力変換装置１は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗを用いた三相電圧形電力変換器である。 (Power converter)
Next, the configuration of the power conversion device provided in the power control system PS will be described using FIG. 1.
As shown in FIG. 1, the power converter 1 according to the present embodiment includes a main circuit section 3 connected to a three-phase power system 2, a U-phase leg 31U, a V-phase leg 31V, and a U-phase leg 31U provided in the main circuit section 3. and a control device 5 (details will be described later) that controls the W-phase leg 31W (an example of a plurality of legs). The main circuit unit 3 provided in the power converter 1 includes a lower arm (an example of a first arm) 31Un, 31Vn, 31Wn and an upper arm (an example of a second arm) 31Up, 31Vp, 31Wp connected in series. It includes a phase leg 31U, a V-phase leg 31V, and a W-phase leg 31W. In this way, the power converter 1 is a three-phase voltage type power converter using the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W.

主回路部３は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎの両端部のうちの上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐに接続されていない端部が互いに接続された下側中性点（第一接続部の一例）３２ｎを備えている。詳細は後述するが、下アーム３１Ｕｎ、下アーム３１Ｖｎ及び下アーム３１Ｗｎは、スター結線（Ｙ結線）されており、下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎのそれぞれの当該端部の接続部が当該スター結線の中性点になっている。 The main circuit section 3 is connected to upper arms 31Up, 31Vp, and 31Wp of both ends of lower arms 31Un, 31Vn, and 31Wn provided on each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. A lower neutral point (an example of a first connection part) 32n is provided in which the opposite ends are connected to each other. Although the details will be described later, the lower arm 31Un, the lower arm 31Vn, and the lower arm 31Wn are star-connected (Y-connected). It has become a neutral point.

主回路部３は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐの両端部のうちの下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎに接続されていない端部が互いに接続された上側中性点（第二接続部の一例）３２ｐを備えている。詳細は後述するが、上アーム３１Ｕｐ、上アーム３１Ｖｐ及び上アーム３１Ｗｐは、スター結線（Ｙ結線）されており、上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐのそれぞれの当該端部の接続部が当該スター結線の中性点になっている。 The main circuit section 3 is connected to lower arms 31Un, 31Vn, and 31Wn of both ends of upper arms 31Up, 31Vp, and 31Wp provided on each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. An upper neutral point (an example of a second connection part) 32p is provided where the ends connected to each other are connected to each other. Although the details will be described later, the upper arm 31Up, the upper arm 31Vp, and the upper arm 31Wp are star-connected (Y-connected), and the connection portions of the respective ends of the upper arms 31Up, 31Vp, and 31Wp are connected to the star-connected It has become a neutral point.

Ｕ相レグ３１Ｕは、下アーム３１Ｕｎ及び上アーム３１Ｕｐを有している。Ｖ相レグ３１Ｖは、下アーム３１Ｖｎ及び上アーム３１Ｖｐを有している。Ｗ相レグ３１Ｗは、下アーム３１Ｗｎ及び上アーム３１Ｗｐを有している。Ｕ相レグ３１Ｕは、下アーム３１Ｕｎと上アームＵｐとの接続部に設けられた端子３１Ｕｔを介して三相電力系統２のＵ相ケーブル２２１に接続されている。Ｖ相レグ３１Ｖは、下アーム３１Ｖｎと上アームＶｐとの接続部に設けられた端子３１Ｖｔを介して三相電力系統２のＶ相ケーブル２２２に接続されている。Ｗ相レグ３１Ｗは、下アーム３１Ｗｎと上アームＷｐとの接続部に設けられた端子３１Ｗｔを介して三相電力系統２のＷ相ケーブル２２３に接続されている。 The U-phase leg 31U has a lower arm 31Un and an upper arm 31Up. The V-phase leg 31V has a lower arm 31Vn and an upper arm 31Vp. The W-phase leg 31W has a lower arm 31Wn and an upper arm 31Wp. The U-phase leg 31U is connected to the U-phase cable 221 of the three-phase power system 2 via a terminal 31Ut provided at the connection between the lower arm 31Un and the upper arm Up. The V-phase leg 31V is connected to the V-phase cable 222 of the three-phase power system 2 via a terminal 31Vt provided at the connection between the lower arm 31Vn and the upper arm Vp. The W-phase leg 31W is connected to the W-phase cable 223 of the three-phase power system 2 via a terminal 31Wt provided at the connection between the lower arm 31Wn and the upper arm Wp.

図１に示すように、Ｕ相レグ３１Ｕに設けられた下アーム３１Ｕｎは、電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘ（第一電力変換回路セルの一例）と、電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘに直列に接続された交流リアクトル３１２Ｕｎ（第一コイルの一例）とを有している。ここで、ｘは、下アーム３１Ｕｎに設けられた電力変換回路セルの個数を示している。Ｕ相レグ３１Ｕに設けられた上アーム３１Ｕｐは、電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘ（第二電力変換回路セルの一例）と、電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘに直列に接続された及び交流リアクトル３１２Ｕｐ（第二コイルの一例）とを有している。ここで、ｘは、上アーム３１Ｕｐに設けられた電力変換回路セルの個数を示している。 As shown in FIG. 1, the lower arm 31Un provided on the U-phase leg 31U includes power inverter circuit cells 311Un1, . . . , 311Unx (an example of a first power inverter circuit cell) and power inverter circuit cells 311Un1, . ..., 311Unx and an AC reactor 312Un (an example of a first coil) connected in series. Here, x indicates the number of power conversion circuit cells provided in the lower arm 31Un. The upper arm 31Up provided on the U-phase leg 31U is connected in series to the power conversion circuit cells 311Up1, ..., 311Upx (an example of a second power conversion circuit cell) and the power conversion circuit cells 311Up1, ..., 311Upx. It has an AC reactor 312Up (an example of a second coil) connected thereto. Here, x indicates the number of power conversion circuit cells provided in the upper arm 31Up.

Ｖ相レグ３１Ｖに設けられた下アーム３１Ｖｎは、電力変換回路セル３１１Ｖｎ１，・・・，３１１Ｖｎｘ（第一電力変換回路セルの一例）と、電力変換回路セル３１１Ｖｎ１，・・・，３１１Ｖｎｘに直列に接続された交流リアクトル３１２Ｖｎ（第一コイルの一例）とを有している。ここで、ｘは、下アーム３１Ｖｎに設けられた電力変換回路セルの個数を示している。Ｖ相レグ３１Ｖに設けられた上アーム３１Ｖｐは、電力変換回路セル３１１Ｖｐ１，・・・，３１１Ｖｐｘ（第二電力変換回路セルの一例）と、電力変換回路セル３１１Ｖｐ１，・・・，３１１Ｖｐｘに直列に接続された交流リアクトル３１２Ｖｐ（第二コイルの一例）とを有している。ここで、ｘは、上アーム３１Ｖｐに設けられた電力変換回路セルの個数を示している。 The lower arm 31Vn provided on the V-phase leg 31V is connected in series to the power conversion circuit cells 311Vn1, ..., 311Vnx (an example of the first power conversion circuit cell) and the power conversion circuit cells 311Vn1, ..., 311Vnx. It has a connected AC reactor 312Vn (an example of a first coil). Here, x indicates the number of power conversion circuit cells provided in the lower arm 31Vn. The upper arm 31Vp provided on the V-phase leg 31V is connected in series to the power inverter circuit cells 311Vp1,..., 311Vpx (an example of the second power inverter circuit cell) and the power inverter circuit cells 311Vp1,..., 311Vpx. It has a connected AC reactor 312Vp (an example of a second coil). Here, x indicates the number of power conversion circuit cells provided in the upper arm 31Vp.

Ｗ相レグ３１Ｗに設けられた下アーム３１Ｗｎは、電力変換回路セル３１１Ｗｎ１，・・・，３１１Ｗｎｘ（第一電力変換回路セルの一例）と、電力変換回路セル３１１Ｗｎ１，・・・，３１１Ｗｎｘ（第一電力変換回路セルの一例）に直列に接続された交流リアクトル３１２Ｗｎ（第一コイルの一例）とを有している。ここで、ｘは、下アーム３１Ｗｎに設けられた電力変換回路セルの個数を示している。Ｗ相レグ３１Ｗに設けられた上アーム３１Ｗｐは、電力変換回路セル３１１Ｗｐ１，・・・，３１１Ｗｐｘ（第二電力変換回路セルの一例）と、電力変換回路セル３１１Ｗｐ１，・・・，３１１Ｗｐｘに直列に接続された交流リアクトル３１２Ｗｐ（第二コイルの一例）とを有している。ここで、ｘは、上アーム３１Ｗｐに設けられた電力変換回路セルの個数を示している。 The lower arm 31Wn provided on the W-phase leg 31W connects power conversion circuit cells 311Wn1, . . . , 311Wnx (an example of a first power conversion circuit cell) and power conversion circuit cells 311Wn1, . It has an AC reactor 312Wn (an example of a first coil) connected in series with an AC reactor 312Wn (an example of a power conversion circuit cell). Here, x indicates the number of power conversion circuit cells provided in the lower arm 31Wn. The upper arm 31Wp provided on the W-phase leg 31W is connected in series to the power inverter circuit cells 311Wp1,..., 311Wpx (an example of a second power inverter circuit cell) and the power inverter circuit cells 311Wp1,..., 311Wpx. It has a connected AC reactor 312Wp (an example of a second coil). Here, x indicates the number of power conversion circuit cells provided in the upper arm 31Wp.

図１に示すように、Ｕ相レグ３１Ｕに設けられた下アーム３１Ｕｎにおいて、直列接続された電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘのうちの電力変換回路セル３１１Ｕｎ１が交流リアクトル３１２Ｕｎに接続されている。Ｕ相レグ３１Ｕに設けられた上アーム３１Ｕｐにおいて、直列接続された電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘのうちの電力変換回路セル３１１Ｕｐｘが交流リアクトル３１２Ｕｐに接続されている。交流リアクトル３１２Ｕｎ及び交流リアクトル３１２Ｕｐの接続部が端子３１Ｕｔに接続されている。交流リアクトル３１２Ｕｎ及び交流リアクトル３１２Ｕｐの接続部が端子３１Ｕｔを介して三相電力系統２のＵ相ケーブル２２１に接続されている。 As shown in FIG. 1, in the lower arm 31Un provided on the U-phase leg 31U, the power converter circuit cell 311Un1 of the power converter circuit cells 311Un1, . . . , 311Unx connected in series is connected to the AC reactor 312Un. ing. In the upper arm 31Up provided on the U-phase leg 31U, the power conversion circuit cell 311Upx of the power conversion circuit cells 311Up1, . . . , 311Upx connected in series is connected to the AC reactor 312Up. A connecting portion of AC reactor 312Un and AC reactor 312Up is connected to terminal 31Ut. A connecting portion of AC reactor 312Un and AC reactor 312Up is connected to U-phase cable 221 of three-phase power system 2 via terminal 31Ut.

Ｖ相レグ３１Ｖに設けられた下アーム３１Ｖｎにおいて、直列接続された電力変換回路セル３１１Ｖｎ１，・・・，３１１Ｖｎｘのうちの電力変換回路セル３１１Ｖｎ１が交流リアクトル３１２Ｖｎに接続されている。Ｖ相レグ３１Ｖに設けられた上アーム３１Ｖｐにおいて、直列接続された電力変換回路セル３１１Ｖｐ１，・・・，３１１Ｖｐｘのうちの電力変換回路セル３１１Ｖｐｘが交流リアクトル３１２Ｖｐに接続されている。交流リアクトル３１２Ｖｎ及び交流リアクトル３１２Ｖｐの接続部が端子３１Ｖｔに接続されている。交流リアクトル３１２Ｖｎ及び交流リアクトル３１２Ｖｐの接続部が端子３１Ｖｔを介して三相電力系統２のＶ相ケーブル２２２に接続されている。 In the lower arm 31Vn provided on the V-phase leg 31V, the power conversion circuit cell 311Vn1 of the power conversion circuit cells 311Vn1, . . . , 311Vnx connected in series is connected to the AC reactor 312Vn. In the upper arm 31Vp provided on the V-phase leg 31V, the power conversion circuit cell 311Vpx of the power conversion circuit cells 311Vp1, . . . , 311Vpx connected in series is connected to the AC reactor 312Vp. A connecting portion of AC reactor 312Vn and AC reactor 312Vp is connected to terminal 31Vt. A connecting portion of AC reactor 312Vn and AC reactor 312Vp is connected to V-phase cable 222 of three-phase power system 2 via terminal 31Vt.

Ｗ相レグ３１Ｗに設けられた下アーム３１Ｗｎにおいて、直列接続された電力変換回路セル３１１Ｗｎ１，・・・，３１１Ｗｎｘのうちの電力変換回路セル３１１Ｗｎ１が交流リアクトル３１２Ｗｎに接続されている。Ｗ相レグ３１Ｗに設けられた上アーム３１Ｗｐにおいて、直列接続された電力変換回路セル３１１Ｗｐ１，・・・，３１１Ｗｐｘのうちの電力変換回路セル３１１Ｗｐｘが交流リアクトル３１２Ｗｐに接続されている。交流リアクトル３１２Ｗｎ及び交流リアクトル３１２Ｗｐの接続部が端子３１Ｗｔに接続されている。交流リアクトル３１２Ｗｎ及び交流リアクトル３１２Ｗｐの接続部が端子３１Ｗｔを介して三相電力系統２のＷ相ケーブル２２３に接続されている。 In the lower arm 31Wn provided on the W-phase leg 31W, the power conversion circuit cell 311Wn1 of the power conversion circuit cells 311Wn1, . . . , 311Wnx connected in series is connected to the AC reactor 312Wn. In the upper arm 31Wp provided on the W-phase leg 31W, the power conversion circuit cell 311Wpx of the power conversion circuit cells 311Wp1, . . . , 311Wpx connected in series is connected to the AC reactor 312Wp. A connecting portion of AC reactor 312Wn and AC reactor 312Wp is connected to terminal 31Wt. A connecting portion of AC reactor 312Wn and AC reactor 312Wp is connected to W-phase cable 223 of three-phase power system 2 via terminal 31Wt.

図１に示すように、下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎｘ及び上アーム３１Ｕｐに設けられた電力変換回路セル３１１Ｕｐ１がＵ相レグ３１Ｕの両端に配置されている。下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｘ及び上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐ１がＶ相レグ３１Ｖの両端に配置されている。下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｘ及び上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐ１がＷ相レグ３１Ｗの両端に配置されている。 As shown in FIG. 1, a power conversion circuit cell 311Unx provided on the lower arm 31Un and a power conversion circuit cell 311Up1 provided on the upper arm 31Up are arranged at both ends of the U-phase leg 31U. A power conversion circuit cell 311Vnx provided on the lower arm 31Vn and a power conversion circuit cell 311Vp1 provided on the upper arm 31Vp are arranged at both ends of the V-phase leg 31V. A power conversion circuit cell 311Wnx provided on the lower arm 31Wn and a power conversion circuit cell 311Wp1 provided on the upper arm 31Wp are arranged at both ends of the W-phase leg 31W.

電力変換回路セル３１１Ｕｎｘの電力変換回路セル（不図示）と接続されていない側の端部と、電力変換回路セル３１１Ｖｎｘの電力変換回路セル（不図示）と接続されていない側の端部と、電力変換回路セル３１１Ｗｎｘの電力変換回路セル（不図示）と接続されていない側の端部とが互いに接続されて下側中性点３２ｎが構成されている。電力変換回路セル３１１Ｕｐ１の電力変換回路セル（不図示）と接続されていない側の端部と、電力変換回路セル３１１Ｖｐ１の電力変換回路セル（不図示）と接続されていない側の端部と、電力変換回路セル３１１Ｗｐ１の電力変換回路セル（不図示）と接続されていない側の端部とが互いに接続されて上側中性点３２ｐが構成されている。 An end of the power inverter circuit cell 311Unx that is not connected to the power inverter circuit cell (not shown), and an end of the power inverter circuit cell 311Vnx that is not connected to the power inverter circuit cell (not shown), Ends of the power inverter circuit cell 311Wnx that are not connected to the power inverter circuit cell (not shown) are connected to each other to form a lower neutral point 32n. An end of the power inverter circuit cell 311Up1 that is not connected to the power inverter circuit cell (not shown), and an end of the power inverter circuit cell 311Vp1 that is not connected to the power inverter circuit cell (not shown), The ends of the power inverter circuit cell 311Wp1 that are not connected to the power inverter circuit cell (not shown) are connected to each other to form an upper neutral point 32p.

下アーム３１Ｕｎ、下アーム３１Ｖｎ及び下アーム３１Ｗｎは、スター結線（Ｙ結線）され、上アーム３１Ｕｐ、上アーム３１Ｕｐ及び上アーム３１Ｗｐは、スター結線（Ｙ結線）されている。このため、主回路部３は、ダブルスター結線構造を有している。下側中性点３２ｎは、下アーム３１Ｕｎ、下アーム３１Ｖｎ及び下アーム３１Ｗｎが互いに結線された結線部に形成されている。上側中性点３２ｐは、上アーム３１Ｕｐ、上アーム３１Ｕｐ及び上アーム３１Ｗｐが互いに結線された結線部に形成されている。下側中性点３２ｎ及び上側中性点３２ｐは、電気的に絶縁されている。 The lower arm 31Un, the lower arm 31Vn, and the lower arm 31Wn are star-connected (Y-connected), and the upper arm 31Up, the upper arm 31Up, and the upper arm 31Wp are star-connected (Y-connected). Therefore, the main circuit section 3 has a double star connection structure. The lower neutral point 32n is formed at a connection portion where the lower arm 31Un, the lower arm 31Vn, and the lower arm 31Wn are connected to each other. The upper neutral point 32p is formed at a connection portion where the upper arm 31Up, the upper arm 31Up, and the upper arm 31Wp are connected to each other. The lower neutral point 32n and the upper neutral point 32p are electrically insulated.

（電力変換回路セル）
次に、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗにそれぞれ設けられた電力変換回路セルの具体的な構成について図１を参照しつつ図２を用いて説明する。Ｕ相レグ３１Ｕの下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相レグ３１Ｖの下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐのそれぞれに設けられた電力変換回路セルは、互いに同様の構成を有している。そこで、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた電力変換回路セルの具体的な構成について、下アーム３１Ｕｎ及び上アーム３１Ｕｐに設けられた電力変換回路セルを例にとって説明する。 (Power conversion circuit cell)
Next, the specific configuration of the power inverter circuit cells provided in each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W will be described using FIG. 2 while referring to FIG. 1. The power conversion circuit cells provided in each of the lower arm 31Un and upper arm 31Up of the U-phase leg 31U, the lower arm 31Vn and upper arm 31Vp of the V-phase leg 31V, and the lower arm 31Wn and upper arm 31Wp of the W-phase leg 31W are as follows: They have similar configurations. Therefore, regarding the specific configuration of the power inverter circuit cells provided in each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W, the power inverter circuit cells provided in the lower arm 31Un and upper arm 31Up are taken as an example. I will explain it to you.

図２は、Ｕ相レグ３１Ｕの下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘのうちの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）及びＵ相レグ３１Ｕの上アーム３１Ｕｐに設けられた電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘのうちの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）の回路構成の一例を示す図である。 FIG. 2 shows a power conversion circuit cell 311Uni (i is a natural number from 1 to x) of power conversion circuit cells 311Un1, ..., 311Unx provided in a lower arm 31Un of a U-phase leg 31U and a U-phase leg 31U. FIG. 3 is a diagram showing an example of the circuit configuration of a power conversion circuit cell 311Upi (i is a natural number from 1 to x) among power conversion circuit cells 311Up1, .

図２に示すように、電力変換回路セル３１１Ｕｎｉは、直列に接続された複数（本実施形態では２個）の半導体モジュールＭａ及び半導体モジュールＭｂと、直列に接続された複数（本実施形態では２個）の半導体モジュールＭｃ及び半導体モジュールＭｄを有している。半導体モジュールＭａ及び半導体モジュールＭｂと、半導体モジュールＭｃ及び半導体モジュールＭｄとは、並列に接続されている。さらに、電力変換回路セル３１１Ｕｎｉは、半導体モジュールＭａ，Ｍｂ及び半導体モジュールＭｃ，Ｍｄに並列に接続されたコンデンサＣ１を有している。本実施形態では、電力変換回路セル３１１Ｕｎｉに設けられた蓄電素子は、コンデンサＣ１を有している。 As shown in FIG. 2, the power conversion circuit cell 311Uni includes a plurality of (two in this embodiment) semiconductor modules Ma and a semiconductor module Mb connected in series (two in this embodiment), and a plurality (in this embodiment, two) of semiconductor modules Ma and Mb connected in series. It has a semiconductor module Mc and a semiconductor module Md. Semiconductor module Ma and semiconductor module Mb, and semiconductor module Mc and semiconductor module Md are connected in parallel. Furthermore, the power conversion circuit cell 311Uni has a capacitor C1 connected in parallel to the semiconductor modules Ma and Mb and the semiconductor modules Mc and Md. In this embodiment, the power storage element provided in the power conversion circuit cell 311Uni has a capacitor C1.

半導体モジュールＭａは、半導体スイッチＱａと、半導体スイッチＱａに逆並列接続された還流用ダイオードＤａとを有している。半導体モジュールＭｂは、半導体スイッチＱｂと、半導体スイッチＱｂに逆並列接続された還流用ダイオードＤｂとを有している。半導体モジュールＭｃは、半導体スイッチＱｃと、半導体スイッチＱｃに逆並列接続された還流用ダイオードＤｃとを有している。半導体モジュールＭｄは、半導体スイッチＱｄと、半導体スイッチＱｄに逆並列接続された還流用ダイオードＤｄとを有している。 The semiconductor module Ma includes a semiconductor switch Qa and a freewheeling diode Da connected in antiparallel to the semiconductor switch Qa. The semiconductor module Mb includes a semiconductor switch Qb and a freewheeling diode Db connected in antiparallel to the semiconductor switch Qb. The semiconductor module Mc includes a semiconductor switch Qc and a freewheeling diode Dc connected in antiparallel to the semiconductor switch Qc. The semiconductor module Md includes a semiconductor switch Qd and a freewheeling diode Dd connected in antiparallel to the semiconductor switch Qd.

したがって、電力変換回路セル３１１Ｕｎｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。さらに、電力変換回路セル３１１Ｕｎｉは、直列接続された２個の半導体スイッチＱｃ，Ｑｄを有している。２個の半導体スイッチＱｃ，Ｑｄは、２個の半導体スイッチＱａ，Ｑｂ及びコンデンサＣ１に並列に接続されている。 Therefore, the power inverter circuit cell 311Uni includes two semiconductor switches Qa and Qb connected in series and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb. Furthermore, the power conversion circuit cell 311Uni has two semiconductor switches Qc and Qd connected in series. The two semiconductor switches Qc and Qd are connected in parallel to the two semiconductor switches Qa and Qb and the capacitor C1.

本実施形態では、半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄは、例えば絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）で構成されている。半導体スイッチＱａのコレクタ端子は、還流用ダイオードＤａのカソード端子、半導体スイッチＱｃのコレクタ端子及び還流用ダイオードＤｃのカソード端子に接続されている。半導体スイッチＱａのエミッタ端子は、還流用ダイオードＤａのアノード端子、半導体スイッチＱｂのコレクタ端子及び還流用ダイオードＤｂのカソード端子に接続されている。半導体スイッチＱａのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱａのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ａが入力され、半導体スイッチＱａのオン／オフが制御される。 In this embodiment, the semiconductor switches Qa, Qb, Qc, and Qd are configured with, for example, insulated gate bipolar transistors (IGBTs). The collector terminal of the semiconductor switch Qa is connected to the cathode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qc, and the cathode terminal of the freewheeling diode Dc. The emitter terminal of the semiconductor switch Qa is connected to the anode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qb, and the cathode terminal of the freewheeling diode Db. A gate terminal of the semiconductor switch Qa is connected to the control device 5. As a result, the gate pulse signal S Uni_a output from the control device 5 is input to the gate terminal of the semiconductor switch Qa, and the on/off of the semiconductor switch Qa is controlled.

半導体スイッチＱｂのエミッタ端子は、半導体スイッチＱａのエミッタ端子及び還流用ダイオードＤａのアノード端子に接続されている。半導体スイッチＱｂのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｂが入力され、半導体スイッチＱｂのオン／オフが制御される。 The emitter terminal of the semiconductor switch Qb is connected to the emitter terminal of the semiconductor switch Qa and the anode terminal of the freewheeling diode Da. A gate terminal of the semiconductor switch Qb is connected to the control device 5. As a result, the gate pulse signal S Uni_b output from the control device 5 is input to the gate terminal of the semiconductor switch Qb, and the on/off of the semiconductor switch Qb is controlled.

半導体スイッチＱｃのエミッタ端子は、還流用ダイオードＤｃのアノード端子、半導体スイッチＱｄのコレクタ端子及び還流用ダイオードＤｄのカソード端子に接続されている。半導体スイッチＱｃのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｃが入力され、半導体スイッチＱｃのオン／オフが制御される。 The emitter terminal of the semiconductor switch Qc is connected to the anode terminal of the freewheeling diode Dc, the collector terminal of the semiconductor switch Qd, and the cathode terminal of the freewheeling diode Dd. A gate terminal of the semiconductor switch Qc is connected to the control device 5. As a result, the gate pulse signal S Uni_c output from the control device 5 is input to the gate terminal of the semiconductor switch Qb, and the on/off of the semiconductor switch Qc is controlled.

半導体スイッチＱｄのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｄのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｄが入力され、半導体スイッチＱｄのオン／オフが制御される。 A gate terminal of the semiconductor switch Qd is connected to the control device 5. As a result, the gate pulse signal S Uni_d output from the control device 5 is input to the gate terminal of the semiconductor switch Qd, and the on/off of the semiconductor switch Qd is controlled.

コンデンサＣ１の一方の電極は、半導体スイッチＱａのコレクタ端子、還流用ダイオードＤａのカソード端子、半導体スイッチＱｃのコレクタ端子及び還流用ダイオードＤｃのカソード端子に接続されている。コンデンサＣ１の他方の電極は、半導体スイッチＱｂのエミッタ端子、還流用ダイオードＤｂのアノード端子、半導体スイッチＱｄのエミッタ端子及び還流用ダイオードＤｄのアノード端子に接続されている。 One electrode of the capacitor C1 is connected to the collector terminal of the semiconductor switch Qa, the cathode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qc, and the cathode terminal of the freewheeling diode Dc. The other electrode of the capacitor C1 is connected to the emitter terminal of the semiconductor switch Qb, the anode terminal of the freewheeling diode Db, the emitter terminal of the semiconductor switch Qd, and the anode terminal of the freewheeling diode Dd.

半導体モジュールＭａ及び半導体モジュールＭｂの接続部は、電力変換回路セル３１１Ｕｎｉの端子Ｔ１に接続されている。半導体モジュールＭｃ及び半導体モジュールＭｄの接続部は、電力変換回路セル３１１Ｕｎｉの端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｎｉ（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ１は、電力変換回路セル３１１Ｕｎｉ－１（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｎｉ（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ２は、電力変換回路セル３１１Ｕｎｉ＋１（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｎ１の端子Ｔ１は、交流リアクトル３１２Ｕｎの一端子に接続されている。電力変換回路セル３１１Ｕｎｘの端子Ｔ２は、下側中性点３２ｎに接続されている。電力変換回路セル３１１Ｕｎｘの端子Ｔ２は、下側中性点３２ｎを介してＶ相レグ３１Ｖの下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｘ（図１参照）の端子Ｔ２（不図示）及びＷ相レグ３１Ｗの下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｘ（図１参照）の端子Ｔ２（不図示）に接続されている。 The connection portion between the semiconductor module Ma and the semiconductor module Mb is connected to the terminal T1 of the power conversion circuit cell 311Uni. A connecting portion between the semiconductor module Mc and the semiconductor module Md is connected to a terminal T2 of the power conversion circuit cell 311Uni. Terminal T1 of power inverter circuit cell 311Uni (i=2,3,...,x-1) is terminal T2 of power inverter circuit cell 311Uni-1 (i=2,3,...,x-1) It is connected to the. Terminal T2 of power inverter circuit cell 311Uni (i=1,2,...,x-1) is connected to terminal T1 of power inverter circuit cell 311Uni+1 (i=1,2,...,x-1) has been done. Terminal T1 of power conversion circuit cell 311Un1 is connected to one terminal of AC reactor 312Un. A terminal T2 of the power conversion circuit cell 311Unx is connected to the lower neutral point 32n. The terminal T2 of the power inverter circuit cell 311Unx is connected to the terminal T2 (not shown) and W of the power inverter circuit cell 311Vnx (see FIG. 1) provided on the lower arm 31Vn of the V-phase leg 31V via the lower neutral point 32n. It is connected to a terminal T2 (not shown) of a power conversion circuit cell 311Wnx (see FIG. 1) provided on the lower arm 31Wn of the phase leg 31W.

端子Ｔ１及び端子Ｔ２の電位差である電圧ｖＵｎｉは、端子Ｔ１の電位の方が端子Ｔ２の電位よりも高い場合を正の電圧とし、端子Ｔ１の電位の方が端子Ｔ２の電位よりも低い場合を負の電圧とする。 The voltage v Uni , which is the potential difference between terminal T1 and terminal T2, is a positive voltage when the potential of terminal T1 is higher than the potential of terminal T2, and when the potential of terminal T1 is lower than the potential of terminal T2. Let be a negative voltage.

電力変換回路セル３１１Ｕｎｉは、コンデンサＣ１の両電極間の電圧を検出する電圧検出部３１３を有している。電圧検出部３１３は、制御装置５に接続されている。電圧検出部３１３は、検出した電圧ｖｃ＿Ｕｎｉを制御装置５に出力するように構成されている。電圧ｖｃ＿Ｕｎｉは、半導体モジュールＭａ，Ｍｃに接続された一方の電極の電位の方が半導体モジュールＭｂ，Ｍｄに接続された他方の電極の電位よりも高い場合を正の電圧とし、当該一方の電極の電位の方が当該他方の電極の電位よりも低い場合を負の電圧とする。 The power conversion circuit cell 311Uni has a voltage detection section 313 that detects the voltage between both electrodes of the capacitor C1. Voltage detection section 313 is connected to control device 5. The voltage detection unit 313 is configured to output the detected voltage v c_Uni to the control device 5 . The voltage v c_Uni is a positive voltage when the potential of one electrode connected to the semiconductor modules Ma, Mc is higher than the potential of the other electrode connected to the semiconductor modules Mb, Md. A case where the potential of the electrode is lower than the potential of the other electrode is considered to be a negative voltage.

図２に示すように、電力変換回路セル３１１Ｕｐｉは、電力変換回路セル３１１Ｕｎｉと同様の構成を有している。このため、電力変換回路セル３１１Ｕｐｉに関し、電力変換回路セル３１１Ｕｎｉと同様の作用・機能を有する構成要素には、同一の符号を付して説明を省略する。 As shown in FIG. 2, the power conversion circuit cell 311Upi has the same configuration as the power conversion circuit cell 311Uni. For this reason, regarding the power inverter circuit cell 311Upi, components having the same actions and functions as the power inverter circuit cell 311Uni are given the same reference numerals and explanations thereof will be omitted.

電力変換回路セル３１１Ｕｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。さらに、電力変換回路セル３１１Ｕｐｉは、直列接続された２個の半導体スイッチＱｃ，Ｑｄを有している。２個の半導体スイッチＱｃ，Ｑｄは、２個の半導体スイッチＱａ，Ｑｂ及びコンデンサＣ１に並列に接続されている。本実施形態では、電力変換回路セル３１１Ｕｐｉに設けられた蓄電素子は、コンデンサＣ１を有している。 The power conversion circuit cell 311Upi includes two semiconductor switches Qa and Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb. Furthermore, the power conversion circuit cell 311Upi has two semiconductor switches Qc and Qd connected in series. The two semiconductor switches Qc and Qd are connected in parallel to the two semiconductor switches Qa and Qb and the capacitor C1. In this embodiment, the power storage element provided in the power conversion circuit cell 311Upi includes a capacitor C1.

半導体スイッチＱａのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱａのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ａが入力され、半導体スイッチＱａのオン／オフが制御される。半導体スイッチＱｂのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｂが入力され、半導体スイッチＱｂのオン／オフが制御される。半導体スイッチＱｃのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｃのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｃが入力され、半導体スイッチＱｃのオン／オフが制御される。半導体スイッチＱｄのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｄのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｄが入力され、半導体スイッチＱｄのオン／オフが制御される。 A gate terminal of the semiconductor switch Qa is connected to the control device 5. As a result, the gate pulse signal S Upi_a output from the control device 5 is input to the gate terminal of the semiconductor switch Qa, and the on/off of the semiconductor switch Qa is controlled. A gate terminal of the semiconductor switch Qb is connected to the control device 5. As a result, the gate pulse signal S Upi_b output from the control device 5 is input to the gate terminal of the semiconductor switch Qb, and the on/off of the semiconductor switch Qb is controlled. A gate terminal of the semiconductor switch Qc is connected to the control device 5. As a result, the gate pulse signal S Upi_c output from the control device 5 is input to the gate terminal of the semiconductor switch Qc, and the on/off of the semiconductor switch Qc is controlled. A gate terminal of the semiconductor switch Qd is connected to the control device 5. As a result, the gate pulse signal S Upi_d output from the control device 5 is input to the gate terminal of the semiconductor switch Qd, and the on/off of the semiconductor switch Qd is controlled.

電力変換回路セル３１１Ｕｐｉに設けられた半導体モジュールＭａ及び半導体モジュールＭｂの接続部は、電力変換回路セル３１１Ｕｐｉの端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｐｉに設けられた半導体モジュールＭｃ及び半導体モジュールＭｄの接続部は、電力変換回路セル３１１Ｕｐｉの端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｐｉ（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ１は、電力変換回路セル３１１Ｕｐｉ－１（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｐｉ（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ２は、電力変換回路セル３１１Ｕｐｉ＋１（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｐｘの端子Ｔ２は、交流リアクトル３１２Ｕｐの他端子に接続されている。なお、交流リアクトル３１２Ｕｐの一端子は、交流リアクトル３１２Ｕｎの他端子に接続されている。電力変換回路セル３１１Ｕｐ１の端子Ｔ１は、上側中性点３２ｐに接続されている。電力変換回路セル３１１Ｕｐ１の端子Ｔ１は、上側中性点３２ｐを介してＶ相レグ３１Ｖの上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐ１（図１参照）の端子Ｔ１（不図示）及びＷ相レグ３１Ｗの上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐ１（図１参照）の端子Ｔ１（不図示）に接続されている。 A connection portion between the semiconductor module Ma and the semiconductor module Mb provided in the power conversion circuit cell 311Upi is connected to the terminal T1 of the power conversion circuit cell 311Upi. A connection portion between the semiconductor module Mc and the semiconductor module Md provided in the power conversion circuit cell 311Upi is connected to the terminal T2 of the power conversion circuit cell 311Upi. The terminal T1 of the power inverter circuit cell 311Upi (i=2,3,...,x-1) is the terminal T2 of the power inverter circuit cell 311Upi-1 (i=2,3,...,x-1). It is connected to the. Terminal T2 of power inverter circuit cell 311Upi (i=1,2,...,x-1) is connected to terminal T1 of power inverter circuit cell 311Upi+1 (i=1,2,...,x-1) has been done. Terminal T2 of power conversion circuit cell 311Upx is connected to the other terminal of AC reactor 312Up. Note that one terminal of the AC reactor 312Up is connected to the other terminal of the AC reactor 312Un. Terminal T1 of power conversion circuit cell 311Up1 is connected to upper neutral point 32p. The terminal T1 of the power inverter circuit cell 311Up1 is connected to the terminal T1 (not shown) of the power inverter circuit cell 311Vp1 (see FIG. 1) provided on the upper arm 31Vp of the V-phase leg 31V via the upper neutral point 32p and the W-phase It is connected to a terminal T1 (not shown) of a power conversion circuit cell 311Wp1 (see FIG. 1) provided on the upper arm 31Wp of the leg 31W.

電力変換回路セル３１１Ｕｐｉの端子Ｔ１及び端子Ｔ２の電位差である電圧ｖＵｐｉは、端子Ｔ１の電位の方が端子Ｔ２の電位よりも高い場合を正の電圧とし、端子Ｔ１の電位の方が端子Ｔ２の電位よりも低い場合を負の電圧とする。 The voltage v Upi , which is the potential difference between the terminal T1 and the terminal T2 of the power conversion circuit cell 311Upi, is a positive voltage when the potential of the terminal T1 is higher than the potential of the terminal T2, and the potential of the terminal T1 is higher than the potential of the terminal T2. If the potential is lower than the potential of , it is considered a negative voltage.

電力変換回路セル３１１Ｕｐｉに設けられた電圧検出部３１３は、検出した電圧ｖｃ＿Ｕｐｉを制御装置５に出力するように構成されている。電圧ｖｃ＿Ｕｐｉは、半導体モジュールＭａ，Ｍｃに接続された一方の電極の電位の方が半導体モジュールＭｂ，Ｍｄに接続された他方の電極の電位よりも高い場合を正の電圧とし、当該一方の電極の電位の方が当該他方の電極の電位よりも低い場合を負の電圧とする。 The voltage detection unit 313 provided in the power conversion circuit cell 311Upi is configured to output the detected voltage v c_Upi to the control device 5. The voltage v c_Upi is a positive voltage when the potential of one electrode connected to the semiconductor modules Ma, Mc is higher than the potential of the other electrode connected to the semiconductor modules Mb, Md. A case where the potential of the electrode is lower than the potential of the other electrode is considered to be a negative voltage.

本実施形態において、各アームに設けられる電力変換回路セルの直列数は、電力変換装置１の装置仕様の１つである最大出力電圧に応じて決定される。したがって、電力変換装置１は、アームごとに電力変換回路セルを１個又は複数個（２個以上）有していてもよい。また、本実施形態では、電力変換回路セルは、２レベル型のフルブリッジ変換器セルの回路構成を有しているが、両極性の電圧を出力可能であれば他の型（例えば中性点クランプ３レベル型のフルブリッジ変換器セル等）でもよい。 In this embodiment, the number of power conversion circuit cells arranged in each arm in series is determined according to the maximum output voltage, which is one of the device specifications of the power conversion device 1. Therefore, the power conversion device 1 may have one or more (two or more) power conversion circuit cells for each arm. Further, in this embodiment, the power conversion circuit cell has a circuit configuration of a two-level full-bridge converter cell, but other types (for example, a neutral point (clamp 3-level full bridge converter cell, etc.) may also be used.

（制御装置）
次に、電力変換装置１に備えられて半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御する制御装置（制御部の一例）５について、図１及び図２を参照しつつ図３から図６を用いて説明する。制御装置５を説明するに当たって、電力変換装置１の各部の電圧及び電流を定義する。図３は、電力変換装置１に備えられた主回路部３が簡易等価回路で図示されるとともに、各部の電圧及び電流を示している。また、図３では、制御装置５の図示が省略されている。以下の説明では、簡単化のため、半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御するゲートパルス信号を生成するためのパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）によって発生する高調波の影響は無視する。また、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐは、指令値どおりの電圧成分及び電流成分のみを出力すると仮定する。 (Control device)
Next, a control device (an example of a control unit) 5 that is included in the power conversion device 1 and controls the semiconductor switches Qa, Qb, Qc, and Qd will be described using FIGS. 3 to 6 with reference to FIGS. 1 and 2. I will explain. In explaining the control device 5, the voltage and current of each part of the power conversion device 1 will be defined. FIG. 3 illustrates the main circuit section 3 provided in the power conversion device 1 as a simple equivalent circuit, and also shows the voltage and current of each section. Further, in FIG. 3, illustration of the control device 5 is omitted. In the following explanation, for the sake of simplicity, the influence of harmonics generated by pulse width modulation (PWM) for generating gate pulse signals that control semiconductor switches Qa, Qb, Qc, and Qd will be ignored. . In addition, the lower arms 31Un, 31Vn, 31Wn and the upper arms 31Up, 31Vp, 31Wp provided in the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W, respectively, transmit only the voltage and current components according to the command values. Assume that you want to output.

図３に示すように、三相電力系統２に関する系統電圧及び系統電流を以下のとおりとする。各相の系統電流の極性は、三相電力系統２から電力変換装置１に向かって流れる電流を正とし、電力変換装置１から三相電力系統２に向かって流れる電流を負とする。
ｖｕ：Ｕ相交流電源２１１が出力する系統電圧
ｖｖ：Ｖ相交流電源２１２が出力する系統電圧
ｖｗ：Ｗ相交流電源２１３が出力する系統電圧
ｉｕ：Ｕ相交流電源２１１からＵ相レグ３１Ｕに流入する系統電流
ｉｖ：Ｖ相交流電源２１２からＶ相レグ３１Ｖに流入する系統電流
ｉｗ：Ｗ相交流電源２１３からＷ相レグ３１Ｗに流入する系統電流 As shown in FIG. 3, the system voltage and system current regarding the three-phase power system 2 are as follows. The polarity of the system current of each phase is such that a current flowing from the three-phase power system 2 toward the power converter 1 is positive, and a current flowing from the power converter 1 toward the three-phase power system 2 is negative.
v u : System voltage outputted by the U-phase AC power supply 211 v v : System voltage outputted by the V-phase AC power supply 212 v w : System voltage outputted by the W-phase AC power supply 213 i u : U-phase voltage outputted from the U-phase AC power supply 211 System current flowing into the leg 31U i v : System current flowing into the V-phase leg 31V from the V-phase AC power supply 212 i w : System current flowing into the W-phase leg 31W from the W-phase AC power supply 213

Ｕ相レグ３１Ｕに設けられた下アーム（以下、「Ｕ相の下アーム」と称する場合がある）３１Ｕｎ及び上アーム（以下、「Ｕ相の上アーム」と称する場合がある）３１Ｕｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。また、Ｖ相レグ３１Ｖに設けられた下アーム（以下、「Ｖ相の下アーム」と称する場合がある）３１Ｖｎ及び上アーム（以下、「Ｖ相の上アーム」と称する場合がある）３１Ｖｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。さらに、Ｗ相レグ３１Ｗに設けられた下アーム（以下、「Ｗ相の下アーム」と称する場合がある）３１Ｗｎ及び上アーム（以下、「Ｗ相の上アーム」と称する場合がある）３１Ｗｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。
ｖＵｎ：Ｕ相の下アーム３１Ｕｎの両端電圧
ｖＵｐ：Ｕ相の上アーム３１Ｕｐの両端電圧
ｖＶｎ：Ｖ相の下アーム３１Ｖｎの両端電圧
ｖＶｐ：Ｖ相の上アーム３１Ｖｐの両端電圧
ｖＷｎ：Ｗ相の下アーム３１Ｗｎの両端電圧
ｖＷｐ：Ｗ相の上アーム３１Ｗｐの両端電圧 Each of the lower arm (hereinafter sometimes referred to as "U-phase lower arm") 31Un and upper arm (hereinafter sometimes referred to as "U-phase upper arm") 31Up provided on the U-phase leg 31U. The voltage at both ends (output voltage) is as follows. In addition, the lower arm (hereinafter sometimes referred to as "V-phase lower arm") 31Vn and upper arm (hereinafter sometimes referred to as "V-phase upper arm") 31Vp provided on the V-phase leg 31V. The voltage across each end (output voltage) is as follows. Furthermore, the lower arm (hereinafter sometimes referred to as "W-phase lower arm") 31Wn and upper arm (hereinafter sometimes referred to as "W-phase upper arm") 31Wp provided on the W-phase leg 31W. The voltage across each end (output voltage) is as follows.
v Un : Voltage across the U-phase lower arm 31Un v Up : Voltage across the U-phase upper arm 31Up v Vn : Voltage across the V-phase lower arm 31Vn v Vp : Voltage across the V-phase upper arm 31Vp v Wn : Voltage across the W-phase lower arm 31Wn v Wp : Voltage across the W-phase upper arm 31Wp

Ｕ相の下アーム３１Ｕｎ、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ、Ｖ相の上アーム３１Ｖｐ、Ｗ相の下アーム３１Ｗｎ及びＷ相の上アーム３１Ｗｐのそれぞれの一端子から他端子に流れる出力電流を以下のとおりとする。各アームの出力電流の極性は、電力変換回路セルの端子Ｔ１から端子Ｔ２（図２参照）に向かって流れる電流を正とし、端子Ｔ２から端子Ｔ１に向かって流れる電流を負とする。
ｉＵｎ：Ｕ相の下アーム３１Ｕｎの出力電流
ｉＵｐ：Ｕ相の上アーム３１Ｕｐの出力電流
ｉＶｎ：Ｖ相の下アーム３１Ｖｎの出力電流
ｉＶｐ：Ｖ相の上アーム３１Ｖｐの出力電流
ｉＷｎ：Ｗ相の下アーム３１Ｗｎの出力電流
ｉＷｐ：Ｗ相の上アーム３１Ｗｐの出力電流 From one terminal to the other terminal of each of the U-phase lower arm 31Un, the U-phase upper arm 31Up, the V-phase lower arm 31Vn, the V-phase upper arm 31Vp, the W-phase lower arm 31Wn, and the W-phase upper arm 31Wp. The flowing output current is as follows. Regarding the polarity of the output current of each arm, a current flowing from the terminal T1 of the power conversion circuit cell toward the terminal T2 (see FIG. 2) is positive, and a current flowing from the terminal T2 toward the terminal T1 is negative.
i Un : Output current of U-phase lower arm 31Un i Up : Output current of U-phase upper arm 31Up i Vn : Output current of V-phase lower arm 31Vn i Vp : Output current of V-phase upper arm 31Vp i Wn : Output current of W-phase lower arm 31Wn i Wp : Output current of W-phase upper arm 31Wp

Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ、Ｗ相レグ３１Ｗのそれぞれを循環する循環電流を以下のとおりとする。各レグにおける循環電流の極性は、上アームから下アームに向かって流れる電流を正とし、下アームから上アームに向かって流れる電流を負とする。
ｉｃｉｒ＿ｕ：Ｕ相レグ３１Ｕを循環する循環電流
ｉｃｉｒ＿ｖ：Ｖ相レグ３１Ｖを循環する循環電流
ｉｃｉｒ＿ｗ：Ｗ相レグ３１Ｗを循環する循環電流 Circulating currents circulating through each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W are as follows. Regarding the polarity of the circulating current in each leg, a current flowing from the upper arm toward the lower arm is positive, and a current flowing from the lower arm toward the upper arm is negative.
i cir_u : Circulating current circulating through the U-phase leg 31U i cir_v : Circulating current circulating through the V-phase leg 31V i cir_w : Circulating current circulating through the W-phase leg 31W

下側中性点３２ｎの電位と接地電位との電位差である零相電圧と、上側中性点３２ｐの電位と接地電位との電位差である零相電圧とを以下のとおりとする。
ｖＺｎ：下側中性点３２ｎの零相電圧
ｖＺｐ：上側中性点３２ｐの零相電圧 The zero-sequence voltage, which is the potential difference between the potential of the lower neutral point 32n and the ground potential, and the zero-sequence voltage, which is the potential difference between the potential of the upper neutral point 32p and the ground potential, are as follows.
v Zn : Zero-sequence voltage at the lower neutral point 32n v Zp : Zero-sequence voltage at the upper neutral point 32p

Ｕ相の下アーム３１Ｕｎに設けられた交流リアクトル３１２Ｕｎ、Ｕ相の上アーム３１Ｕｐに設けられた交流リアクトル３１２Ｕｐ、Ｖ相の下アーム３１Ｖｎに設けられた交流リアクトル３１２Ｖｎ、Ｖ相の上アーム３１Ｖｐに設けられた交流リアクトル３１２Ｖｐ、Ｗ相の下アーム３１Ｗｎに設けられた交流リアクトル３１２Ｗｎ及びＷ相の上アーム３１Ｗｐに設けられた交流リアクトル３１２Ｗｐのそれぞれで発生する誘起電圧を以下のとおりとする。
ｖＬ＿Ｕｎ：交流リアクトル３１２Ｕｎの誘起電圧
ｖＬ＿Ｕｐ：交流リアクトル３１２Ｕｐの誘起電圧
ｖＬ＿Ｖｎ：交流リアクトル３１２Ｖｎの誘起電圧
ｖＬ＿Ｖｐ：交流リアクトル３１２Ｖｐの誘起電圧
ｖＬ＿Ｗｎ：交流リアクトル３１２Ｗｎの誘起電圧
ｖＬ＿Ｗｐ：交流リアクトル３１２Ｗｐの誘起電圧 An AC reactor 312Un provided on the U-phase lower arm 31Un, an AC reactor 312Up provided on the U-phase upper arm 31Up, an AC reactor 312Vn provided on the V-phase lower arm 31Vn, and an AC reactor 312Vn provided on the V-phase upper arm 31Vp. The induced voltages generated in each of the AC reactor 312Vp provided in the AC reactor 312Vp, the AC reactor 312Wn provided in the W-phase lower arm 31Wn, and the AC reactor 312Wp provided in the W-phase upper arm 31Wp are as follows.
v L_Un : Induced voltage of AC reactor 312Un v L_Up : Induced voltage of AC reactor 312Up v L_Vn : Induced voltage of AC reactor 312Vn v L_Vp : Induced voltage of AC reactor 312Vp v L_Wn : Induced voltage of AC reactor 312Wn v L_Wp : AC reactor Tor 312Wp induced voltage

各アームの電力変換回路セルに設けられたコンデンサＣ１の電圧平均値は、以下のとおりとする。
ｖＣ＿Ｕｎ：Ｕ相レグ３１Ｕの下アーム３１Ｕｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｕｐ：Ｕ相レグ３１Ｕの上アーム３１Ｕｐにおけるコンデンサの電圧平均値
ｖＣ＿Ｖｎ：Ｖ相レグ３１Ｖの下アーム３１Ｖｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｖｐ：Ｖ相レグ３１Ｖの上アーム３１Ｖｐにおけるコンデンサの電圧平均値
ｖＣ＿Ｗｎ：Ｗ相レグ３１Ｗの下アーム３１Ｗｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｗｐ：Ｗ相レグ３１Ｗの上アーム３１Ｗｐにおけるコンデンサの電圧平均値 The average voltage value of the capacitor C1 provided in the power conversion circuit cell of each arm is as follows.
v C_Un : Average voltage value of the capacitor at the lower arm 31Un of the U-phase leg 31U v C_Up : Average voltage value of the capacitor at the upper arm 31Up of the U-phase leg 31U v C_Vn : Average voltage value of the capacitor at the lower arm 31Vn of the V-phase leg 31V Value v C_Vp : Average voltage value of the capacitor at the upper arm 31Vp of the V-phase leg 31V v C_Wn : Average voltage value of the capacitor at the lower arm 31Wn of the W-phase leg 31W v C_Wp : Voltage of the capacitor at the upper arm 31Wp of the W-phase leg 31W Average value

図１に示すように、これらの電圧及び電流のうち、系統電圧ｖｕ，ｖｖ，ｖｗは電圧検出部（不図示）、系統電流ｉｕ，ｉｖ，ｉｗ及び出力電流ｉＵｎ，ｉＵｐ，ｉＶｎ，ｉＶｐ，ｉＷｎ，ｉＷｐは電流検出部（不図示）で検出されて制御装置５に入力されるようになっている。さらに、電力変換回路セル３１１Ｕｎｉ，３１１Ｕｐｉ，３１１Ｖｎｉ，３１１Ｖｐｉ，３１１Ｗｎｉ，３１１Ｗｐｉのそれぞれに設けられたコンデンサＣ１の電圧ＶＣ＿Ｕｎｉ，ＶＣ＿Ｕｐｉ，ＶＣ＿Ｖｎｉ，ＶＣ＿Ｖｐｉ，ＶＣ＿Ｗｎｉ，ＶＣ＿Ｗｐｉは、電圧検出部３１３（図２参照）で検出されて制御装置５に入力されるようになっている。
系統電圧ｖｕ，ｖｖ，ｖｗを検出する電圧検出部、出力電流ｉＵｎ，ｉＵｐ，ｉＶｎ，ｉＶｐ，ｉＷｎ，ｉＷｐを検出する電流検出部及び電圧検出部３１３は、蓄電素子の蓄積エネルギー又は当該蓄積エネルギーに準ずる量を検出する検出部に相当する。詳細は後述するが、本実施形態では、電圧検出部３１３は、例えば蓄積エネルギーに準ずる量としてコンデンサＣ１の電圧ＶＣ＿Ｕｎｉ，ＶＣ＿Ｕｎｐ，ＶＣ＿Ｖｎｉ，ＶＣ＿Ｖｎｐ，ＶＣ＿Ｗｎｉ，ＶＣ＿Ｗｐｉを検出する。制御装置５は、主回路部３から入力されるこれらの電流及び電圧に基づいてアーム間の電力が平衡になるように半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御するように構成されている。 As shown in FIG. 1, among these voltages and currents, grid voltages v u , v v , v w are detected by a voltage detection unit (not shown), grid currents i u , i v , i w and output currents i Un , i Up , i Vn , i Vp , i Wn , and i Wp are detected by a current detection section (not shown) and input to the control device 5 . Furthermore, the voltages V C_Uni , V C_Upi , V C_Vni , V C_Vpi , V C_Wni , and V C_Wpi of the capacitors C1 provided in each of the power conversion circuit cells 311Uni, 311Upi, 311Vni, 311Vpi, 311Wni, and 311Wpi are determined by the voltage detection unit 313. (see FIG. 2) and is input to the control device 5.
The voltage detection unit that detects the grid voltages v u , v v , v w , the current detection unit that detects the output currents i Un , i Up , i Vn , i Vp , i Wn , i Wp and the voltage detection unit 313 are This corresponds to a detection unit that detects the accumulated energy of the element or an amount equivalent to the accumulated energy. Although details will be described later, in this embodiment, the voltage detection unit 313 detects the voltages V C_Uni , V C_Unp , V C_Vni , V C_Vnp , V C_Wni , and V C_Wpi of the capacitor C1 as amounts corresponding to the stored energy, for example. The control device 5 is configured to control the semiconductor switches Qa, Qb, Qc, and Qd based on these currents and voltages input from the main circuit section 3 so that the power between the arms is balanced.

具体的には、図４に示すように、制御装置５は、下側中性点３２ｎの零相電圧ｖＺｎ（第一電圧の一例）及び上側中性点３２ｐの零相電圧ｖＺｐ（第二電圧の一例）のそれぞれに含まれる同一の電圧成分を調整してＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれの間で流入出する第一零相電力（第一電力の一例）を制御するレグ間電力平衡化制御部（電力制御部の一例）５ａを有している。第一零相電力は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれと三相電力系統２との間に流れる系統電流（電流の一例）及び当該電圧成分によって発生する電力である。 Specifically, as shown in FIG. 4, the control device 5 controls the zero-sequence voltage vZn (an example of the first voltage) at the lower neutral point 32n and the zero-sequence voltage vZp (the first voltage) at the upper neutral point 32p. The first zero-sequence power (one example of two voltages) flowing in and out between the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W is adjusted by adjusting the same voltage component contained in each of the It has an inter-leg power balancing control section (an example of a power control section) 5a that controls a power control section (an example of a power control section). The first zero-sequence power is the power generated by the system current (an example of current) flowing between each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W and the three-phase power system 2 and the voltage component. be.

また、制御装置５は、Ｕ相レグ３１Ｕの下アーム３１Ｕｎ及び上アーム３１Ｕｐの両端電圧のアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆ、Ｖ相レグ３１Ｖの下アーム３１Ｖｎ及び上アーム３１Ｖｐの両端電圧のアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆ、並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐの両端電圧のアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆ、を生成する電流調整部５ｂを有している。また、制御装置５は、ゲートパルス信号を生成するゲートパルス信号生成部５ｃを有している。また、制御装置５は、キャリア波を生成するキャリア波生成部５ｄを有している。 The control device 5 also provides an arm voltage command value v u_acr_ref of the voltage across the lower arm 31Un and upper arm 31Up of the U-phase leg 31U, and an arm voltage command value of the voltage across the lower arm 31Vn and upper arm 31Vp of the V-phase leg 31V. v v_acr_ref and an arm voltage command value v w_acr_ref of the voltage across the lower arm 31Wn and upper arm 31Wp of the W-phase leg 31W. Further, the control device 5 includes a gate pulse signal generation section 5c that generates a gate pulse signal. Further, the control device 5 includes a carrier wave generation section 5d that generates a carrier wave.

レグ間電力平衡化制御部５ａは、Ｕ相レグ３１Ｕに設けられたコンデンサＣ１の電圧の平均値並びにＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられたコンデンサＣ１の電圧の平均値の差分と、Ｖ相レグ３１Ｖに設けられたコンデンサＣ１の電圧の平均値並びにＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられたコンデンサＣ１の電圧の平均値の差分と、Ｗ相レグ３１Ｗに設けられたコンデンサＣ１の電圧の平均値並びにＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられたコンデンサＣ１の電圧の平均値の差分との平衡（バランス）が維持されるように制御するコンデンサ電圧平衡化制御部５１を有している。 The inter-leg power balancing control unit 5a determines the average value of the voltage of the capacitor C1 provided in the U-phase leg 31U and the voltage of the capacitor C1 provided in each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. and the average value of the voltage of the capacitor C1 provided on the V-phase leg 31V, and the average value of the voltage of the capacitor C1 provided on each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. and the average value of the voltage of the capacitor C1 provided on the W-phase leg 31W, and the difference between the average value of the voltage of the capacitor C1 provided on each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. The capacitor voltage balancing control section 51 controls the capacitor voltage so that the balance of the capacitor voltage is maintained.

レグ間電力平衡化制御部５ａは、Ｕ相レグ３１Ｕの下アームＵｎの両端電圧ｖＵｎ及び上アーム３１Ｕｐの両端電圧ｖＵｐ、Ｖ相レグ３１Ｖの下アームＶｎの両端電圧ｖＶｎ及び上アーム３１Ｖｐの両端電圧ｖＶｐ、並びにＷ相レグ３１Ｗの下アームＷｎの両端電圧ｖＷｎ及び上アーム３１Ｗｐの両端電圧ｖＷｐのそれぞれの指令値を生成するアーム電圧指令値生成部５２を有している。 The inter-leg power balancing control unit 5a controls a voltage v Un across the lower arm Un of the U-phase leg 31U and a voltage v Up across the upper arm 31Up, a voltage v Vn across the lower arm Vn of the V-phase leg 31V, and a voltage v Vn across the lower arm 31V and the upper arm 31Vp. It has an arm voltage command value generation unit 52 that generates command values for the voltage v Vp across the lower arm Wn of the W-phase leg 31W, and the voltage v Wn across the lower arm Wn and the voltage v Wp across the upper arm 31Wp of the W-phase leg 31W.

コンデンサ電圧平衡化制御部５１は、Ｕ相レグ３１Ｕの下アームＵｎに設けられたコンデンサＣ１の電圧の平均値（電圧平均値）及び上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧平均値の平均値と、主回路部３に設けられた全てのコンデンサＣ１の電圧平均値との差分であるコンデンサ電圧平均差分値を検出するコンデンサ電圧平均差分検出部５１１を有している。主回路部３に設けられた全てのコンデンサＣ１の電圧平均値は、Ｕ相レグ３１Ｕの下アームＵｎに設けられたコンデンサＣ１の電圧平均値、Ｕ相レグ３１Ｕの上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧平均値、Ｖ相レグ３１Ｖの下アームＶｎに設けられたコンデンサＣ１の電圧平均値、Ｖ相レグ３１Ｖの上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧平均値、Ｗ相レグ３１Ｗの下アームＷｎに設けられたコンデンサＣ１の電圧平均値及びＷ相レグ３１Ｗの上アーム３１Ｗｐに設けられたコンデンサＣ１の電圧平均値の平均値である。 The capacitor voltage balancing control unit 51 controls the average value (voltage average value) of the voltage of the capacitor C1 provided in the lower arm Un of the U-phase leg 31U and the average value of the voltage average value of the capacitor C1 provided in the upper arm 31Up. and a capacitor voltage average difference detection unit 511 that detects a capacitor voltage average difference value that is the difference between the voltage average value of all the capacitors C1 provided in the main circuit unit 3. The average voltage value of all the capacitors C1 provided in the main circuit section 3 is the average voltage value of the capacitor C1 provided in the lower arm Un of the U-phase leg 31U, and the voltage average value of the capacitor C1 provided in the upper arm 31Up of the U-phase leg 31U. Average voltage value of C1, average voltage value of capacitor C1 installed in the lower arm Vn of V-phase leg 31V, average voltage value of capacitor C1 installed in upper arm 31Vp of V-phase leg 31V, lower voltage of W-phase leg 31W This is the average value of the voltage average value of the capacitor C1 provided in the arm Wn and the voltage average value of the capacitor C1 provided in the upper arm 31Wp of the W-phase leg 31W.

コンデンサ電圧平均差分検出部５１１は、Ｖ相レグ３１Ｖの下アームＶｎに設けられたコンデンサＣ１の電圧平均値及び上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧平均値の平均値と、主回路部３に設けられた全てのコンデンサＣ１の電圧平均値との差分も検出するように構成されている。さらに、コンデンサ電圧平均差分検出部５１１は、Ｗ相レグ３１Ｗの下アームＷｎに設けられたコンデンサＣ１の電圧平均値及び上アーム３１Ｗｐに設けられたコンデンサＣ１の電圧平均値の平均値と、主回路部３に設けられた全てのコンデンサＣ１の電圧平均値との差分も検出するように構成されている。 The capacitor voltage average difference detection unit 511 detects the average voltage value of the capacitor C1 provided in the lower arm Vn of the V-phase leg 31V and the average value of the voltage average value of the capacitor C1 provided in the upper arm 31Vp, and the main circuit unit 3 It is configured to also detect the difference between the voltage average value of all the capacitors C1 provided in the . Further, the capacitor voltage average difference detection unit 511 detects the average voltage value of the capacitor C1 provided in the lower arm Wn of the W-phase leg 31W and the average voltage value of the capacitor C1 provided in the upper arm 31Wp, and the main circuit. It is configured to also detect the difference between the voltage average value of all the capacitors C1 provided in the section 3.

また、コンデンサ電圧平衡化制御部５１は、下側中性点３２ｎの零相電圧ｖＺｎ及び上側中性点３２ｐの零相電圧ｖＺｐのそれぞれに含まれる同一の電圧成分を調整してコンデンサ電圧平均差分検出部５１１で検出されたコンデンサ電圧平均差分値を抑制する電圧抑制部５１２を有している。 Further, the capacitor voltage balancing control unit 51 adjusts the same voltage component included in each of the zero-sequence voltage vZn of the lower neutral point 32n and the zero-sequence voltage vZp of the upper neutral point 32p to adjust the capacitor voltage. It has a voltage suppression section 512 that suppresses the capacitor voltage average difference value detected by the average difference detection section 511.

レグ間電力平衡化制御部５ａ、電流調整部５ｂ、ゲートパルス信号生成部５ｃ及びキャリア波生成部５ｄなどの詳細については後述する。 Details of the inter-leg power balancing control section 5a, current adjustment section 5b, gate pulse signal generation section 5c, carrier wave generation section 5d, etc. will be described later.

次に、制御装置５に設けられたレグ間電力平衡化制御部５ａの機能について、まず、数式によって説明し、次いで当該機能が発揮される構成についてブロック図を用いて説明する。 Next, the function of the inter-leg power balancing control section 5a provided in the control device 5 will be explained first using mathematical formulas, and then the configuration in which the function is performed will be explained using a block diagram.

ここで、一例としてＵ相の下アーム３１Ｕｎに着目する。Ｕ相の下アーム３１Ｕｎの両端電圧ｖＵｎは、交流リアクトル３１２Ｕｎの両端電圧をｖＬ＿Ｕｎとすると、以下の式（１）によって定義することができる。 Here, as an example, attention will be paid to the U-phase lower arm 31Un. The voltage v Un across the lower arm 31Un of the U phase can be defined by the following equation (1), where the voltage across the AC reactor 312Un is v L_Un .

Figure 0007375553000001
Figure 0007375553000001

また、Ｕ相の下アームのコンデンサＣ１の電圧平均値ｖｃ＿Ｕｐは、以下の式（２）によって定義することができる。 Further, the voltage average value v c_Up of the capacitor C1 of the lower arm of the U phase can be defined by the following equation (2).

Figure 0007375553000002
Figure 0007375553000002

式（１）及び式（２）中の「ｉ」は自然数である。また、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１Ｗｐの両端電圧ｖＵｐ，ｖＶｎ，ｖＶｐ，ｖＷｎ，ｖＷｐは、式（１）と同様に定義できる。また、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１ＷｐのコンデンサＣ１の電圧平均値ｖＣ＿Ｕｐ，ｖＣ＿Ｖｎ，ｖＣ＿Ｖｐ，ｖＣ＿Ｗｎ，ｖＣ＿Ｗｐは、式（１）と同様に定義できる。 "i" in equations (1) and (2) is a natural number. Further, the voltages across the U-phase upper arm 31Up, the V-phase lower arm 31Vn and the upper arm 31Vp, and the W-phase lower arm 31Wn and the upper arm 31Wp, v Up , v Vn , v Vp , v Wn , v Wp are calculated using the formula It can be defined similarly to (1). Further, the voltage average values of the capacitors C1 of the upper arm 31Up of the U phase, the lower arm 31Vn and the upper arm 31Vp of the V phase, and the lower arm 31Wn and the upper arm 31Wp of the W phase v C_Up , v C_Vn , v C_Vp , v C_Wn , v C_Wp can be defined similarly to equation (1).

Ｕ相レグ３１Ｕを循環する循環電流ｉｃｉｒ＿ｕ、Ｖ相レグ３１Ｖを循環する循環電流ｉｃｉｒ＿ｖ及びＷ相レグ３１Ｗを循環する循環電流ｉｃｉｒ＿ｗには、以下の式（３）に示す制約がある。 The circulating current i cir_u circulating through the U-phase leg 31U, the circulating current i cir_v circulating through the V-phase leg 31V, and the circulating current i cir_w circulating through the W-phase leg 31W are subject to constraints as shown in equation (3) below.

Figure 0007375553000003
Figure 0007375553000003

Ｕ相レグ３１ＵにおけるコンデンサＣ１の電圧平均値及び主回路部３の全体におけるコンデンサＣ１の電圧平均値の差分であるコンデンサ電圧平均差分値ｖＣ＿Ｕは、以下の式（４）によって定義することができる。また、Ｖ相レグ３１ＶにおけるコンデンサＣ１の電圧平均値及び主回路部３の全体におけるコンデンサＣ１の電圧平均値の差分であるコンデンサ電圧平均差分値ΔｖＣ＿Ｖは、以下の式（５）によって定義することができる。さらに、Ｗ相レグ３１ＷにおけるコンデンサＣ１の電圧平均値及び主回路部３の全体におけるコンデンサＣ１の電圧平均値の差分であるコンデンサ電圧平均差分値ΔｖＣ＿Ｗは、以下の式（６）によって定義することができる。 The capacitor voltage average difference value v C_U , which is the difference between the average voltage value of the capacitor C1 in the U-phase leg 31U and the average voltage value of the capacitor C1 in the entire main circuit section 3, can be defined by the following equation (4). . In addition, the capacitor voltage average difference value Δv C_V , which is the difference between the average voltage value of the capacitor C1 in the V-phase leg 31V and the average voltage value of the capacitor C1 in the entire main circuit section 3, is defined by the following equation (5). Can be done. Furthermore, the capacitor voltage average difference value Δv C_W , which is the difference between the average voltage value of the capacitor C1 in the W-phase leg 31W and the average voltage value of the capacitor C1 in the entire main circuit section 3, is defined by the following equation (6). Can be done.

Figure 0007375553000004
Figure 0007375553000004

式（４）から式（６）において、右辺の第１項は、各レグにおけるコンデンサＣ１の電圧平均値、すなわち上アーム及び下アームのそれぞれのコンデンサＣ１の電圧平均値の平均値を示している。また、式（４）から式（６）において、右辺の第２項は、主回路部３の全体におけるコンデンサＣ１の電圧平均値、すなわち、主回路部３に設けられた全ての上アーム及び下アームのそれぞれのコンデンサＣ１の電圧平均値の平均値を示している。 In equations (4) to (6), the first term on the right side indicates the average voltage value of capacitor C1 in each leg, that is, the average value of the voltage average values of capacitor C1 in each of the upper and lower arms. . In addition, in equations (4) to (6), the second term on the right side is the average voltage value of the capacitor C1 in the entire main circuit section 3, that is, all the upper and lower arms provided in the main circuit section 3. The average value of the voltage average values of each capacitor C1 of the arm is shown.

式（４）から式（６）に示す各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗは、３相２相座標変換をすることによって、便宜的に式（７）に示すように、コンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿β，ΔｖＣ＿０と表記することができる。 The capacitor voltage average difference values Δv C_U , Δv C_V , Δv C_W in each leg shown in equations (4) to (6) can be calculated as shown in equation (7) for convenience by performing three-phase and two-phase coordinate transformation. The capacitor voltage average difference values can be expressed as Δv C_α , Δv C_β , and Δv C_0 .

Figure 0007375553000005
Figure 0007375553000005

電力変換装置１では、三相平衡電力を出力している条件かつ電力変換装置１を構成する使用部品の特性にばらつきがない理想条件では、各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿β，ΔｖＣ＿０はゼロとなる。しかしながら、例えば三相電力系統２が故障し、系統電圧ｖｕ，ｖｖ，ｖｗが三相不平衡になっている条件で、電力変換装置１の運転を継続する場合、電力変換装置１は三相不平衡電力を出力することになる。系統電圧ｖｕ，ｖｖ，ｖｗが三相不平衡になっている条件では、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの間でコンデンサＣ１の両電極間の電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉが不平衡状態になる（アンバランスしてしまう）。したがって、各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗを電力変換装置１の仕様で規定された範囲内に抑える必要がある。本実施形態による電力変換装置１は、三相不平衡電力を出力する条件であっても、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗにおけるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βを所定の範囲内に抑えることが可能であり、安定して運転を継続することができる。当該所定の範囲内は例えば、コンデンサＣ１の両電極間の電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉの絶対最大定格の１％から２％の範囲内である。 In the power converter 1, under ideal conditions in which three-phase balanced power is output and there are no variations in the characteristics of the parts used to configure the power converter 1, the capacitor voltage average difference values in each leg Δv C_α , Δv C_β , Δv C_0 becomes zero. However, if the power conversion device 1 continues to operate under the condition that the three-phase power system 2 has failed and the system voltages v u , v v , v w are unbalanced in the three phases, the power conversion device 1 Three-phase unbalanced power will be output. Under the condition that the system voltages v u , v v , v w are three-phase unbalanced, the voltage between both electrodes of the capacitor C1 between the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W is v c_Uni , v c_Upi , v c_Vni , v c_Vpi , v c_Wni , and v c_Wpi become unbalanced (unbalanced). Therefore, it is necessary to suppress the capacitor voltage average difference values Δv C_U , Δv C_V , and Δv C_W in each leg within the range defined by the specifications of the power converter 1 . The power converter 1 according to the present embodiment maintains capacitor voltage average difference values Δv C_α and Δv C_β in the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W even under the condition of outputting three-phase unbalanced power. It is possible to keep it within a predetermined range, and stable operation can be continued. The predetermined range is, for example, within a range of 1% to 2% of the absolute maximum rating of the voltages v c_Uni , v c_Upi , v c_Vni , v c_Vpi , v c_Wni , v c_Wpi between both electrodes of the capacitor C1.

そこで、本実施形態による電力変換装置１は、下側中性点３２ｎの零相電圧ｖＺｎ及び上側中性点３２ｐの零相電圧ｖＺｐのそれぞれに含まれる同一の電圧成分を活用するように構成されている。これにより、電力変換装置１は、三相電力系統２が故障し、系統電圧ｖｕ，ｖｖ，ｖｗが三相不平衡に陥っても、安定して運転を継続することができる。 Therefore, the power converter 1 according to the present embodiment utilizes the same voltage component contained in each of the zero-sequence voltage vZn of the lower neutral point 32n and the zero-sequence voltage vZp of the upper neutral point 32p. It is configured. Thereby, even if the three-phase power system 2 fails and the system voltages v u , v v , v w fall into three-phase imbalance, the power conversion device 1 can continue to operate stably.

表１は、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１Ｗｐが出力可能な両端電圧（出力電圧）、出力電流及び出力電力を示す一覧表である。 Table 1 shows the voltages (output voltages), output currents, and It is a list showing output power.

Figure 0007375553000006
Figure 0007375553000006

表１において、各アームが出力可能な出力電力は、以下のとおりとする。
ｐＵｎ：Ｕ相の下アーム３１Ｕｎの出力電力
ｐＵｐ：Ｕ相の上アーム３１Ｕｐの出力電力
ｐＶｎ：Ｖ相の下アーム３１Ｖｎの出力電力
ｐＶｐ：Ｖ相の上アーム３１Ｖｐの出力電力
ｐＷｎ：Ｗ相の下アーム３１Ｗｎの出力電力
ｐＷｐ：Ｖ相の上アーム３１Ｖｐの出力電力 In Table 1, the output power that each arm can output is as follows.
p Un : Output power of U-phase lower arm 31Un p Up : Output power of U-phase upper arm 31Up p Vn : Output power of V-phase lower arm 31Vn p Vp : Output power of V-phase upper arm 31Vp p Wn : Output power of W-phase lower arm 31Wn p Wp : Output power of V-phase upper arm 31Vp

Ｕ相レグ３１Ｕから三相電力系統２に流入する流入電力をΔｐ＿Ｕとし、Ｖ相レグ３１Ｖから三相電力系統２に流入する流入電力をΔｐ＿Ｖとし、Ｗ相レグ３１Ｗから三相電力系統２に流入する流入電力をΔｐ＿Ｗとすると、それぞれの流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗは、以下の式（８）のように定義できる。 The inflow power flowing into the three-phase power system 2 from the U-phase leg 31U is Δp _U , the inflow power flowing into the three-phase power system 2 from the V-phase leg 31V is Δp _V , and the inflow power flowing into the three-phase power system 2 from the W-phase leg 31W is Δp _V. Let Δp _W be the inflow power flowing into the inflow, the respective inflow powers Δp _U , Δp _V , and Δp _W can be defined as in the following equation (8).

Figure 0007375553000007
Figure 0007375553000007

ここで、式（８）の右辺の第１項は、電力変換装置１と三相電力系統２との間で流入出する電力である。式（８）の右辺の第１項のそれぞれは、電力変換装置１が正相無効電力を出力している条件では、系統周波数の２倍の脈動があるものの、時間累積を行うとゼロとなる。しかしながら、三相電力系統２の故障時に電力変換装置１が運転を継続して逆相無効電力を出力している条件では、式（８）の右辺の第一項のそれぞれは、時間累積を行うと有限の値を持つ。この有限の値は、単位がジュール（Ｊ）であり、エネルギー値である。すなわち、三相電力系統２の故障時に電力変換装置１が運転を継続すると、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの間で、コンデンサＣ１の電圧が不平衡状態（アンバランス）になる。そこで、式（８）の右辺の第２項の零相電圧ｖＺｐ，ｖＺｎ及び式（８）の右辺の第３項の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの値を調整することによって第２項及び第３項の値を調整し、流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗの不平衡状態を抑制することができる。本実施形態による電力変換装置１は、式（８）の右辺の第２項の値を調整して、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの間のコンデンサ電圧（レグ間コンデンサ電圧）の不平衡状態（すなわち流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗの不平衡状態）を制御する点に特徴を有している。 Here, the first term on the right side of equation (8) is the power flowing in and out between the power conversion device 1 and the three-phase power system 2. Each of the first terms on the right side of equation (8) shows that under the condition that the power converter 1 is outputting positive-sequence reactive power, there is pulsation that is twice the grid frequency, but it becomes zero after time accumulation. . However, under the condition that the power converter 1 continues to operate and outputs reverse-phase reactive power when the three-phase power system 2 fails, each of the first terms on the right side of equation (8) performs time accumulation. and has a finite value. This finite value is in joules (J) and is an energy value. That is, if the power conversion device 1 continues to operate during a failure of the three-phase power system 2, the voltage of the capacitor C1 will be in an unbalanced state (unbalanced) between the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. become. Therefore, by adjusting the values of the zero-sequence voltages v Zp , v Zn in the second term on the right side of equation (8) and the circulating currents i cir_u , i cir_v , i cir_w in the third term on the right side of equation (8), By adjusting the values of the second term and the third term, it is possible to suppress the unbalanced state of the inflow powers Δp _U , Δp _V , and Δp _W . The power conversion device 1 according to the present embodiment adjusts the value of the second term on the right side of equation (8) to adjust the capacitor voltage between the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W (the inter-leg capacitor It is characterized in that it controls the unbalanced state of the inflow power (ie, the unbalanced state of the inflow powers Δp _U , Δp _V , Δp _W ).

Ｕ相レグ３１Ｕの流入電力をΔｐ＿Ｕ、Ｖ相レグ３１Ｖの流入電力をΔｐ＿Ｖ及びＷ相レグ３１Ｗの流入電力をΔｐ＿Ｗは、３相２相座標変換することにより、便宜的に式（９）のよう表記することができる。 The inflow power of the U-phase leg 31U is Δp_U , the inflow power of the V-phase leg 31V is Δp_V , and the inflow power of the W-phase leg 31W is Δp_W. ).

Figure 0007375553000008
Figure 0007375553000008

本実施形態では、式（８）の右辺の第２項、すなわち下側中性点３２ｎの零相電圧ｖＺｎ及び上側中性点３２ｐの零相電圧ｖＺｐ並びに三相電力系統２からＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗに流入する系統電流ｉｕ，ｉｖ，ｉｗによって発生する第一零相電力によって、各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿β，ΔｖＣ＿０が平衡化（バランス）される。電力変換装置１は、制御装置５のレグ間電力平衡化制御部５ａに設けられたコンデンサ電圧平衡化制御部５１において、各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿β，ΔｖＣ＿０を平衡（バランス）するようになっている。電力変換装置１は、各レグにおけるコンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗを所定の範囲内に抑えることによって、レグ間の電力バランスを制御することができる。 In this embodiment, the second term on the right side of equation (8), that is, the zero-sequence voltage vZn of the lower neutral point 32n, the zero-sequence voltage vZp of the upper neutral point 32p, and the U-phase from the three-phase power system 2 The capacitor voltage average difference values Δv C_α , Δv C_β , Δv in each leg are determined by the first zero-sequence power generated by the system currents i u , i v , i w flowing into the leg 31U, the V-phase leg 31V , and the W-phase leg 31W. C_0 is balanced. The power converter 1 balances the capacitor voltage average difference values Δv C_α , Δv C_β , Δv C_0 in each leg in the capacitor voltage balancing control unit 51 provided in the inter-leg power balancing control unit 5 a of the control device 5 ( balance). The power conversion device 1 can control the power balance between the legs by suppressing the capacitor voltage average difference values Δv C_U , Δv C_V , Δv C_W in each leg within a predetermined range.

具体的には、系統電圧ｖｕ，ｖｖ，ｖｗの角周波数をωＳ、正相成分の実効値をＶＳ＿ｐ、逆相成分の実効値をＶＳ＿ｎ及び逆相成分の位相差をΦｖｎとおくと、系統電圧ｖｕ，ｖｖ，ｖｗは、以下の式（１０）として定義することができる。 Specifically, the angular frequency of the system voltages v u , v v , v w is ω S , the effective value of the positive phase component is V S_p , the effective value of the negative phase component is V S_n , and the phase difference of the negative phase component is Φ vn , the system voltages v u , v v , v w can be defined as the following equation (10).

Figure 0007375553000009
Figure 0007375553000009

三相電力系統２に故障が発生していない条件では、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎはゼロである。しかしながら、単相地絡や二相短絡といった三相不平衡になる系統故障が三相電力系統２に発生すると、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎは有限値を持つことになる。 Under conditions where no failure has occurred in the three-phase power system 2, the effective value VS_n of the negative phase components of the system voltages v u , v v , v w is zero. However, when a system fault that causes three-phase unbalance, such as a single-phase ground fault or a two-phase short circuit, occurs in the three-phase power system 2, the effective value V S_n of the negative phase component of the system voltages v u , v v , v w becomes finite. It will have a value.

系統電流ｉｕ，ｉｖ，ｉｗの実効値をＩＳ、系統電圧ｖｕ，ｖｖ，ｖｗの位相に対する位相差をΦｐｆとおくと、電力変換装置１に流入する系統電流ｉｕ，ｉｖ，ｉｗは、以下の式（１１）として定義することができる。本実施形態による電力変換装置１が無効電力補償装置として動作させることを想定されている場合には、系統電流ｉｕ，ｉｖ，ｉｗの位相差Φｐｆは、±π／２のどちらかをとることになる。 Assuming that the effective values of the grid currents i u , i v , i w are I S and the phase difference with respect to the phases of the grid voltages v u , v v , v w is Φ pf , the grid current i u flowing into the power conversion device 1 is , i v , i w can be defined as the following equation (11). When the power conversion device 1 according to the present embodiment is assumed to operate as a reactive power compensator, the phase difference Φ pf of the grid currents i u , i v , i w is either ±π/2. will be taken.

Figure 0007375553000010
Figure 0007375553000010

電力変換装置１に注入する上側中性点３２ｐの零相電圧ｖＺｐ及び下側中性点３２ｎの零相電圧ｖＺｎそれぞれの系統電圧ｖｕに対する位相差をΦｚとおき、実効値をＶｚとおくと、零相電圧ｖＺｐ及び零相電圧ｖＺｎは、以下の式（１２）として定義することができる。実効値Ｖｚは、零相電圧ｖＺｐ，ｖＺｎのそれぞれに含まれる同一の電圧成分に相当する。 The phase difference between the zero-sequence voltage vZp of the upper neutral point 32p and the zero-sequence voltage vZn of the lower neutral point 32n injected into the power converter 1 with respect to the system voltage vu is Φz , and the effective value is V z , the zero-sequence voltage v Zp and the zero-sequence voltage v Zn can be defined as the following equation (12). The effective value V z corresponds to the same voltage component included in each of the zero-phase voltages v Zp and v Zn .

Figure 0007375553000011
Figure 0007375553000011

式（１０）、式（１１）及び式（１２）を式（９）に代入すると、流入電力Δｐ＿αの直流成分ΔＰ＿α及び流入電力Δｐ＿βの直流成分ΔＰ＿βは、以下の式（１３）のように定まる。 By substituting equations (10), (11), and (12) into equation (9), the DC component ΔP _α of the inflow power Δp _α and the DC component ΔP _β of the inflow power Δp _β are expressed by the following equation (13). It is determined as follows.

Figure 0007375553000012
Figure 0007375553000012

式（１３）に示すように、本実施形態による電力変換装置１は、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚを調整し、無効電力を制御して系統電圧ｖｕ，ｖｖ，ｖｗの正相成分の実効値ＶＳ＿ｐを調整することによって、レグ間の流入電力Δｐ＿α，ｐ＿βの差、すなわちレグ間のコンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗを所定の範囲内に抑えることができる。 As shown in equation (13), the power converter 1 according to the present embodiment adjusts the effective value V z of the zero-sequence voltages v Zp , v Zn , controls reactive power, and adjusts the system voltages v u , v v , By adjusting the effective value V S_p of the positive phase component of v w , the difference between the inflow powers Δp _α and p _β between the legs, that is, the capacitor voltage average difference values Δv C_U , Δv C_V , and Δv C_W between the legs, can be adjusted to a predetermined value. It can be kept within the range.

次に、本実施形態による電力変換装置１に備えられた制御装置５の制御ブロックについて、図４から図６を用いて説明する。 Next, a control block of the control device 5 provided in the power conversion device 1 according to the present embodiment will be explained using FIGS. 4 to 6.

図４に示すように、レグ間電力平衡化制御部５ａのコンデンサ電圧平衡化制御部５１に設けられたコンデンサ電圧平均差分検出部５１１には、Ｕ相の下アーム３１Ｕｎの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３（図２参照）で検出された電圧ｖｃ＿Ｕｎｉが入力される。また、コンデンサ電圧平均差分検出部５１１には、Ｕ相の上アーム３１Ｕｐの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３（図２参照）で検出された電圧ｖｃ＿Ｕｐｉが入力される。また、コンデンサ電圧平均差分検出部５１１には、Ｖ相の下アーム３１Ｖｎの電力変換回路セル３１１Ｖｎｉ及び上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３で検出された電圧ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉが入力される。さらに、コンデンサ電圧平均差分検出部５１１には、Ｗ相の下アーム３１Ｗｎの電力変換回路セル３１１Ｗｎｉ及び上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３で検出された電圧ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉが入力される。 As shown in FIG. 4, the capacitor voltage average difference detection unit 511 provided in the capacitor voltage balancing control unit 51 of the inter-leg power balancing control unit 5a has a power inverter circuit cell 311Uni ( (i is a natural number from 1 to x) is inputted with the voltage v c_Uni detected by the voltage detection unit 313 (see FIG. 2). In addition, the capacitor voltage average difference detection unit 511 includes a voltage detection unit 313 (see FIG. 2) provided in each of the power conversion circuit cells 311Upi (i is a natural number from 1 to x) of the upper arm 31Up of the U phase. The detected voltage v c_Upi is input. In addition, the capacitor voltage average difference detection unit 511 has a power inverter circuit cell 311Vni of the lower arm 31Vn of the V phase and a power inverter circuit cell 311Vpi (i is a natural number from 1 to x) provided in the upper arm 31Vp. The voltages v c_Vni and v c_Vpi detected by the provided voltage detection section 313 are input. Furthermore, the capacitor voltage average difference detection unit 511 has a power conversion circuit cell 311Wni of the W-phase lower arm 31Wn and a power conversion circuit cell 311Wpi (i is a natural number from 1 to x) provided in the upper arm 31Wp. The voltages v c_Wni and v c_Wpi detected by the provided voltage detection unit 313 are input.

コンデンサ電圧平均差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｕｎｉ及び電圧ｖｃ＿Ｕｐｉを用いて、式（２）に基づく演算を実行し、下アーム３１Ｕｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｕｎｉの平均値と、上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｕｐｉの平均値とを算出する。また、コンデンサ電圧平均差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｖｎｉ及び電圧ｖｃ＿Ｖｐｉを用いて、式（２）に基づく演算を実行し、下アーム３１Ｖｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｖｎｉの平均値と、上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｖｐｉの平均値とを算出する。また、コンデンサ電圧平均差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｗｎｉ及び電圧ｖｃ＿Ｗｐｉを用いて、式（２）に基づく演算を実行し、下アーム３１Ｗｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｗｎｉの平均値と、上アーム３１Ｗｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｗｐｉの平均値とを算出する。さらに、コンデンサ電圧平均差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉを用いて、主回路部３に設けられた全てのコンデンサＣ１の電圧平均値を算出する。 The capacitor voltage average difference detection unit 511 uses the voltage v c_Uni and the voltage v c_Upi input from the voltage detection unit 313 to perform calculation based on equation (2), and calculates the voltage of the capacitor C1 provided in the lower arm 31Un. The average value of v c_Uni and the average value of voltage v c_Upi of capacitor C1 provided in upper arm 31Up are calculated. Further, the capacitor voltage average difference detection unit 511 uses the voltage v c_Vni and the voltage v c_Vpi input from the voltage detection unit 313 to execute calculation based on equation (2), and calculates the capacitor C1 provided in the lower arm 31Vn. The average value of the voltage v c_Vni of , and the average value of the voltage v c_Vpi of the capacitor C1 provided in the upper arm 31Vp are calculated. Further, the capacitor voltage average difference detection unit 511 uses the voltage v c_Wni and the voltage v c_Wpi input from the voltage detection unit 313 to execute calculation based on equation (2), and calculates the capacitor C1 provided in the lower arm 31Wn. The average value of the voltage v c_Wni of , and the average value of the voltage v c_Wpi of the capacitor C1 provided in the upper arm 31Wp are calculated. Further, the capacitor voltage average difference detection unit 511 uses the voltages v c_Uni , v c_Upi , v c_Vni , v c_Vpi , v c_Wni , v c_Wpi input from the voltage detection unit 313 to detect all the voltages provided in the main circuit unit 3 . Calculate the average voltage value of capacitor C1.

コンデンサ電圧平均差分検出部５１１は、算出したこれらの平均値を用いて、式（４）から式（６）に基づく演算を実行し、コンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗを算出する。さらに、コンデンサ電圧平均差分検出部５１１は、算出したこれらの平均値を用いて、式（７）に基づく演算を実行し、３相２相座標変換されたコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿β，ΔｖＣ＿０を算出する。コンデンサ電圧平均差分検出部５１１は、算出したコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βを電圧抑制部５１２に出力する。このように、コンデンサ電圧平均差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉを用いてコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βを検出し、検出したコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βを電圧抑制部５１２に出力するように構成されている。 The capacitor voltage average difference detection unit 511 uses these calculated average values to execute calculations based on equations (4) to (6), and calculates capacitor voltage average difference values Δv C_U , Δv C_V , Δv C_W do. Furthermore, the capacitor voltage average difference detection unit 511 uses these calculated average values to execute the calculation based on equation (7), and obtains the capacitor voltage average difference values Δv C_α , Δv C_β after three-phase and two-phase coordinate transformation. , Δv C_0 . The capacitor voltage average difference detection unit 511 outputs the calculated capacitor voltage average difference values Δv C_α and Δv C_β to the voltage suppressing unit 512. In this way, the capacitor voltage average difference detection unit 511 uses the voltages v c_Uni , v c_Upi , v c_Vni , v c_Vpi , v c_Wni , v c_Wpi input from the voltage detection unit 313 to determine the capacitor voltage average difference values Δv C_α , It is configured to detect Δv C_β and output the detected capacitor voltage average difference values Δv C_α and Δv C_β to the voltage suppressor 512 .

図５に示すように、コンデンサ電圧平衡化制御部５１に設けられた電圧抑制部５１２は、フィードバック部５１２ＦＢと、フィードフォワード部５１２ＦＦとを有している。フィードバック部５１２ＦＢは、コンデンサ電圧平均差分検出部５１１から入力されるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βに基づいて、上側中性点３２ｐの零相電圧ｖＺｐ及び下側中性点３２ｎの零相電圧ｖＺｎの指令値を生成するように構成されている。フィードフォワード部５１２ＦＦは、逆相電圧成分によって発生するレグ間の出力電力の不平衡状態を、レグ間のコンデンサ電圧が不平衡状態（アンバランス）になる前に補正するように構成されている。 As shown in FIG. 5, the voltage suppression section 512 provided in the capacitor voltage balancing control section 51 includes a feedback section 512FB and a feedforward section 512FF. Based on the capacitor voltage average difference values Δv C_α and Δv C_β inputted from the capacitor voltage average difference detection unit 511, the feedback unit 512FB calculates the zero-sequence voltage v Zp of the upper neutral point 32p and the zero-phase voltage v Zp of the lower neutral point 32n. It is configured to generate a command value for the phase voltage vZn . The feedforward unit 512FF is configured to correct an unbalanced state of output power between legs caused by a negative phase voltage component before the capacitor voltage between the legs becomes unbalanced.

図５に示すように、電圧抑制部５１２に設けられたフィードバック部５１２ＦＢは、コンデンサ電圧平均差分検出部５１１（図４参照）から出力されたコンデンサ電圧平均差分値ΔｖＣ＿αが入力される低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）５１２ＦＢａを有している。また、フィードバック部５１２ＦＢは、コンデンサ電圧平均差分検出部５１１から出力されたコンデンサ電圧平均差分値ΔｖＣ＿αが入力される低域通過フィルタ５１２ＦＢｆを有している。電圧検出部３１３が検出する電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉには、Ｕ相交流電源２１１、Ｖ相交流電源２１２及びＷ相交流電源２１３（図１参照）からそれぞれ出力される交流電源の周波数の２倍成分の脈動が重畳されている。このため、電力変換装置１は、当該脈動が上下アームのコンデンサ電圧の平衡化制御に影響を与えないように、当該脈動を減衰させる目的で低域通過フィルタ５１２ＦＢａ，５１２ＦＢｆが設けられている。 As shown in FIG. 5, the feedback section 512FB provided in the voltage suppression section 512 is a low-pass filter that receives the capacitor voltage average difference value Δv C_α output from the capacitor voltage average difference detection section 511 (see FIG. 4). It has a filter (Low Pass Filter: LPF) 512FBa. The feedback unit 512FB also includes a low-pass filter 512FBf into which the capacitor voltage average difference value Δv C_α output from the capacitor voltage average difference detection unit 511 is input. The voltages vc_Uni , vc_Upi , vc_Vni , vc_Vpi , vc_Wni , vc_Wpi detected by the voltage detection unit 313 include a U-phase AC power supply 211, a V-phase AC power supply 212, and a W-phase AC power supply 213 (see FIG. 1). The pulsation of twice the frequency of the AC power source outputted from each of the two is superimposed. Therefore, the power conversion device 1 is provided with low-pass filters 512FBa and 512FBf for the purpose of attenuating the pulsation so that the pulsation does not affect the balancing control of the capacitor voltages of the upper and lower arms.

フィードバック部５１２ＦＢは、低域通過フィルタ５１２ＦＢａを通過してコンデンサ電圧平均差分値ΔｖＣ＿αから高周波の脈動が除去されたコンデンサ電圧平均差分値ΔＶＣ＿αの極性を反転させた信号が入力される加算部５１２ＦＢｂを有している。加算部５１２ＦＢｂには、０ボルトの電圧（例えばグランドと同電位の電圧）も入力されるように構成されている。加算部５１２ＦＢｂは、０ボルトの直流信号と極性反転されたコンデンサ電圧平均差分値ΔＶＣ＿αの信号とを加算、すなわち０ボルトの直流信号からコンデンサ電圧平均差分値ΔＶＣ＿αの信号を減算した信号を出力するように構成されている。 The feedback unit 512FB is an addition unit 512FBb to which a signal obtained by inverting the polarity of the capacitor voltage average difference value ΔV C_α , which has passed through the low-pass filter 512FBa and from which high-frequency pulsation is removed from the capacitor voltage average difference value ΔV C_α, is input. have. The adder 512FBb is configured so that a voltage of 0 volts (for example, a voltage at the same potential as ground) is also input. The adder 512FBb adds the 0 volt DC signal and the signal of the capacitor voltage average difference value ΔV C_α whose polarity has been inverted, that is, outputs a signal obtained by subtracting the capacitor voltage average difference value ΔV C_α signal from the 0 volt DC signal. is configured to do so.

フィードバック部５１２ＦＢは、加算部５１２ＦＢｂに接続されたＰＩ制御部５１２ＦＢｃを有している。ＰＩ制御部５１２ＦＢｃは、加算部５１２ＦＢｂから入力される信号に比例積分制御を施すように構成されている。ＰＩ制御部５１２ＦＢｃにおいて施される比例演算には、加算部５１２ＦＢｂでの加算結果の単位を電圧から電力に変換するパラメータが含まれている。これにより、ＰＩ制御部５１２ＦＢｃは、流入電力Δｐ＿αの直流成分ΔＰ＿αの指令値である直流成分指令値Ｐα＿ｒｅｆを出力することができる。直流成分指令値Ｐα＿ｒｅｆは、コンデンサ電圧平均差分値ΔＶＣ＿αをゼロに近づけるための指令値である。 The feedback section 512FB includes a PI control section 512FBc connected to the addition section 512FBb. The PI control section 512FBc is configured to perform proportional-integral control on the signal input from the addition section 512FBb. The proportional calculation performed in the PI control unit 512FBc includes a parameter for converting the unit of the addition result in the addition unit 512FBb from voltage to power. Thereby, the PI control unit 512FBc can output a DC component command value P α_ref that is a command value of the DC component ΔP _α of the inflow power Δp _α . The DC component command value P α_ref is a command value for bringing the capacitor voltage average difference value ΔV C_α close to zero.

フィードバック部５１２ＦＢは、低域通過フィルタ５１２ＦＢｆを通過してコンデンサ電圧平均差分値ΔｖＣ＿βから高周波の脈動が除去されたコンデンサ電圧平均差分値ΔＶＣ＿βの極性を反転させた信号が入力される加算部５１２ＦＢｇを有している。加算部５１２ＦＢｇには、０ボルトの電圧（例えばグランドと同電位の電圧）も入力されるように構成されている。加算部５１２ＦＢｇは、０ボルトの直流信号と極性反転されたコンデンサ電圧平均差分値ΔＶＣ＿βの信号とを加算、すなわち０ボルトの直流信号からコンデンサ電圧平均差分値ΔＶＣ＿βの信号を減算した信号を出力するように構成されている。 The feedback unit 512FB is an addition unit 512FBg that receives a signal obtained by inverting the polarity of the capacitor voltage average difference value ΔV C_β , which has passed through the low-pass filter 512FBf and has high-frequency pulsations removed from the capacitor voltage average difference value ΔV C_β . have. The adder 512FBg is configured so that a voltage of 0 volts (for example, a voltage at the same potential as ground) is also input. The adder 512FBg adds the 0 volt DC signal and the signal of the capacitor voltage average difference value ΔV C_β whose polarity has been inverted, that is, outputs a signal obtained by subtracting the capacitor voltage average difference value ΔV C_β signal from the 0 volt DC signal. is configured to do so.

フィードバック部５１２ＦＢは、加算部５１２ＦＢｇに接続されたＰＩ制御部５１２ＦＢｈを有している。ＰＩ制御部５１２ＦＢｈは、加算部５１２ＦＢｇから入力される信号に比例積分制御を施すように構成されている。ＰＩ制御部５１２ＦＢｈにおいて施される比例演算には、加算部５１２ＦＢｇでの加算結果の単位を電圧から電力に変換するパラメータが含まれている。これにより、ＰＩ制御部５１２ＦＢｈは、流入電力Δｐ＿βの直流成分ΔＰ＿βの指令値である直流成分指令値Ｐβ＿ｒｅｆを出力することができる。直流成分指令値Ｐβ＿ｒｅｆは、コンデンサ電圧平均差分値ΔＶＣ＿βをゼロに近づけるための指令値である。 The feedback section 512FB includes a PI control section 512FBh connected to the addition section 512FBg. The PI control section 512FBh is configured to perform proportional-integral control on the signal input from the addition section 512FBg. The proportional calculation performed in the PI control unit 512FBh includes a parameter for converting the unit of the addition result in the addition unit 512FBg from voltage to power. Thereby, the PI control unit 512FBh can output a DC component command value P β_ref , which is a command value of the DC component ΔP _β of the inflow power Δp _β . The DC component command value P β_ref is a command value for bringing the capacitor voltage average difference value ΔV C_β close to zero.

図５に示すように、フィードバック部５１２ＦＢは、ＰＩ制御部５１２ＦＢｃから出力される直流成分指令値Ｐα＿ｒｅｆと、ＰＩ制御部５１２ＦＢｈから出力される直流成分指令値Ｐβ＿ｒｅｆとが入力されて第一零相電力の振幅を演算する振幅演算部５１２ＦＢｄを有している。振幅演算部５１２ＦＢｄは、直流成分指令値Ｐα＿ｒｅｆの自乗と直流成分指令値Ｐβ＿ｒｅｆの自乗との和の平方根によって第一零相電力の振幅を算出する。 As shown in FIG. 5, the feedback unit 512FB receives the DC component command value P α_ref output from the PI control unit 512FBc and the DC component command value P β_ref output from the PI control unit 512FBh, and outputs the first zero. It has an amplitude calculation unit 512FBd that calculates the amplitude of the phase power. The amplitude calculation unit 512FBd calculates the amplitude of the first zero-sequence power by the square root of the sum of the square of the DC component command value P α_ref and the square of the DC component command value P β_ref .

フィードバック部５１２ＦＢは、振幅演算部５１２ＦＢｄから出力された第一零相電力の振幅の信号を系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳの極性を反転させた信号で除算する除算部５１２ＦＢｅを有している。除算部５１２ＦＢｅは、振幅演算部５１２ＦＢｄから出力された第一零相電力の振幅の信号を系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳの極性を反転させた信号（負極性の信号）で除算することによって、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚの信号の極性を反転させた信号（負極性の信号）を算出することができる。電圧抑制部５１２は、振幅演算部５１２ＦＢｄ及び除算部５１２ＦＢｅによって、零相電圧ｖＺｐ，ｖＺｎのそれぞれに含まれる同一の電圧成分に相当する零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚを抽出することができる。 The feedback unit 512FB is a division unit that divides the amplitude signal of the first zero-sequence power output from the amplitude calculation unit 512FBd by a signal in which the polarity of the effective value IS of the system currents i u , i v , i w is inverted. It has 512FBe. The dividing unit 512FBe converts the signal of the amplitude of the first zero-sequence power output from the amplitude calculation unit 512FBd into a signal with the polarity of the effective value IS of the system currents i u , i v , i w inverted (a negative polarity signal). ), it is possible to calculate a signal (negative polarity signal) in which the polarity of the signal of the effective value V z of the zero-phase voltages v Zp and v Zn is inverted. The voltage suppressing unit 512 uses the amplitude calculating unit 512FBd and the dividing unit 512FBe to calculate the effective value V z of the zero-sequence voltages v Zp and v Zn corresponding to the same voltage component included in each of the zero-sequence voltages v Zp and v Zn . can be extracted.

フィードバック部５１２ＦＢは、低域通過フィルタ５１２ＦＢａから出力されるコンデンサ電圧平均差分値ΔＶＣ＿αと、低域通過フィルタ５１２ＦＢｆから出力されるコンデンサ電圧平均差分値ΔＶＣ＿βとが入力されて流入電力Δｐ＿α，Δｐ＿βの直流成分指令値Ｐα＿ｒｅｆ，Ｐβ＿ｒｅｆの位相差を演算する位相差演算部５１２ＦＢｉを有している。ここで、流入電力Δｐ＿α，ｐ＿βの直流成分指令値Ｐα＿ｒｅｆ，Ｐβ＿ｒｅｆの位相差は、Ｕ相の系統電圧ｖｕの位相に対する流入電力Δｐ＿α，ｐ＿βの直流成分指令値Ｐα＿ｒｅｆ，Ｐβ＿ｒｅｆの位相の差である。位相差演算部５１２ＦＢｉは、コンデンサ電圧平均差分値ΔＶＣ＿αに対するコンデンサ電圧平均差分値ΔＶＣ＿βの比を演算する演算部５１２ＦＢｉ－１を有している。位相差演算部５１２ＦＢｉは、演算部５１２ＦＢｉ－１から入力される演算結果の正接（タンジェント）の逆関数（アークタンジェント）を演算して第一零相電力の位相の指令値を算出する算出部５１２ＦＢｉ－２を有している。零相電圧ｖＺｐ，ｖＺｎは、コンデンサ電圧平均差分値ΔＶＣ＿α，ΔＶＣ＿βと同位相である。このため、第一零相電力の位相の指令値は、コンデンサ電圧平均差分値ΔＶＣ＿α，ΔＶＣ＿βを用いて算出することができる。 The feedback unit 512FB receives the capacitor voltage average difference value ΔV C_α output from the low-pass filter 512FBa and the capacitor voltage average difference value ΔV C_β output from the low-pass filter 512FBf, and receives the inflow power Δp _α , Δp It has a phase difference calculation unit 512FBi that calculates the phase difference between the DC component command values P α_ref and P β_ref of _β . Here, the phase difference between the DC component command values P α_ref and P β_ref of the inflow powers Δp _α and p _β is the DC component command value P α_ref of the inflow powers Δp _α and p _β with respect to the phase of the U-phase grid voltage v u P is the phase difference of β_ref . The phase difference calculation section 512FBi has a calculation section 512FBi-1 that calculates the ratio of the capacitor voltage average difference value ΔV C_β to the capacitor voltage average difference value ΔV C_α . The phase difference calculation unit 512FBi calculates the command value of the phase of the first zero-sequence power by calculating the inverse function (arctangent) of the tangent of the calculation result input from the calculation unit 512FBi-1. -2. The zero-phase voltages v Zp and v Zn are in phase with the capacitor voltage average difference values ΔV C_α and ΔV C_β . Therefore, the command value of the phase of the first zero-phase power can be calculated using the capacitor voltage average difference values ΔV C_α and ΔV C_β .

フィードバック部５１２ＦＢは、位相差演算部５１２ＦＢｉから入力される第一零相電力の位相の指令値の信号の極性を反転させた信号（負極性の信号）と、系統電流ｉｕ，ｉｖ，ｉｗの位相差Φｐｆの信号とを加算する加算部５１２ＦＢｊを有している。すなわち、加算部５１２ＦＢｊは、系統電流ｉｕ，ｉｖ，ｉｗの位相差Φｐｆから第一零相電力の位相を減算するのと等価の演算を実行する。これにより、加算部５１２ＦＢｊは、系統電流ｉｕ，ｉｖ，ｉｗに対する第一零相電力の位相差、すなわち系統電圧ｖｕに対する零相電圧ｖＺｐ，ｖＺｎの位相差Φｚを算出する。 The feedback unit 512FB receives a signal (negative polarity signal) obtained by inverting the polarity of the first zero-phase power phase command value signal input from the phase difference calculation unit 512FBi, and grid currents i u , i v , i It has an adding unit 512FBj that adds the phase difference Φ of w and the signal of pf . That is, the adder 512FBj performs an operation equivalent to subtracting the phase of the first zero-sequence power from the phase difference Φ pf of the system currents i u , i v , i w . Thereby, the adder 512FBj calculates the phase difference of the first zero-sequence power with respect to the grid currents i u , i v , i w , that is, the phase difference Φ z of the zero-sequence voltages v Zp , v Zn with respect to the grid voltage v u .

フィードバック部５１２ＦＢは、除算部５１２ＦＢｅから出力される零相電圧の実効値Ｖｚの極性を反転させた信号（負極性の信号）と、加算部５１２ＦＢｊから出力される零相電圧ｖＺｐ，ｖＺｎの位相差Φｚの信号とが入力される零相電圧演算部５１２ＦＢｋを有している。零相電圧演算部５１２ＦＢｋは、式（１２）で表される演算を実行して零相電圧ｖＺｐ，ｖＺｎの指令値を出力するように構成されている。零相電圧演算部５１２ＦＢｋに入力される値は、コンデンサ電圧平均差分値に基づいている。このため、零相電圧演算部５１２ＦＢｋが出力する零相電圧ｖＺｐ，ｖＺｎの指令値は、現在のコンデンサ電圧平均差分値が小さくなるように補正するための補正値になる。 The feedback unit 512FB receives a signal (negative polarity signal) obtained by inverting the polarity of the effective value V z of the zero-sequence voltage outputted from the division unit 512FBe, and zero-phase voltages v Zp , v Zn outputted from the addition unit 512FBj. It has a zero-phase voltage calculation unit 512FBk to which a signal of phase difference Φ z is input. The zero-sequence voltage calculation unit 512FBk is configured to execute the calculation expressed by Equation (12) and output command values for the zero-sequence voltages v Zp and v Zn . The value input to the zero-phase voltage calculation unit 512FBk is based on the capacitor voltage average difference value. Therefore, the command values of the zero-phase voltages v Zp and v Zn output by the zero-phase voltage calculation unit 512FBk are correction values for correcting the current capacitor voltage average difference value to be small.

図５に示すように、電圧抑制部５１２に設けられたフィードフォワード部５１２ＦＦは、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎ及び系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳを乗算した値を√３で除算し且つ－１を乗算した値の信号を系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳの信号の極性を反転させた信号（負極性の信号）で除算する除算部５１２ＦＦａを有している。Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗに設けられたコンデンサＣ１の電圧の不平衡状態に対して逆方向に電力を制御（例えば、コンデンサＣ１の電圧が高い場合にはコンデンサＣ１を放電する方向に電力を制御）するために、除算部５１２ＦＦａの一方に－１を乗算した値が入力される。除算部５１２ＦＦａは、入力される２つの信号を演算して、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚを出力する。 As shown in FIG. 5, the feedforward unit 512FF provided in the voltage suppression unit 512 is configured to control the effective value V S_n of the negative phase component of the system voltages v u , v v , v w and the system currents i u , i v , i The signal obtained by multiplying the effective value I S of w by √3 and multiplying by -1 is the signal obtained by inverting the polarity of the signal of the effective value I S of the system currents i u , i v , i w (a negative polarity signal). The power is controlled in the opposite direction when the voltage of the capacitor C1 provided on the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W is unbalanced (for example, when the voltage of the capacitor C1 is high, the capacitor C1 is In order to control the electric power in the direction of discharging, a value multiplied by -1 is input to one of the dividers 512FFa. The division unit 512FFa calculates the two input signals and outputs the effective value V z of the zero-phase voltages v Zp and v Zn .

フィードフォワード部５１２ＦＦは、除算部５１２ＦＦａから入力される零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚの信号と、零相電圧ｖＺｐ，ｖＺｎの位相差Φｚの信号とが入力される零相電圧演算部５１２ＦＦｂを有している。零相電圧演算部５１２ＦＦｂに入力される零相電圧ｖＺｐ，ｖＺｎの位相差Φｚの信号は、式（１１）の右辺の第１項、すなわち、逆相電圧の影響により発生する電力の不平衡（アンバランス）を打ち消す値に設定されている。すなわち、零相電圧ｖＺｐ，ｖＺｎの位相差Φｚは、式（１３）の右辺の第２項が式（１３）の右辺の第１項と１８０度反転した値であり、「Φｚ＝２×Φｐｆ－Φｖｎ」となる。ここで、Φｖｎは、Ｕ相レグ３１Ｕの正相電圧の位相を基準にした場合の逆相電圧の位相差である。零相電圧演算部５１２ＦＦｂは、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚの信号及び零相電圧ｖＺｐの位相差Φｚの信号を用いて、式（１２）で表される演算を実行するように構成されている。 The feedforward unit 512FF receives a signal of the effective value V z of the zero-phase voltages v Zp , v Zn input from the dividing unit 512FFa, and a signal of the phase difference Φ z of the zero-phase voltages v Zp , v Zn . It has a zero-phase voltage calculation section 512FFb. The signal of the phase difference Φ z between the zero-sequence voltages v Zp and v Zn that is input to the zero-sequence voltage calculation unit 512FFb is the first term on the right side of equation (11), that is, the amount of power generated due to the influence of the negative sequence voltage. It is set to a value that cancels out imbalance. That is, the phase difference Φ z between the zero-sequence voltages v Zp and v Zn is a value in which the second term on the right side of equation (13) is reversed by 180 degrees from the first term on the right side of equation (13), and "Φ z =2×Φ pf −Φ vn ”. Here, Φ vn is the phase difference between the negative phase voltage when the phase of the positive phase voltage of the U-phase leg 31U is taken as a reference. The zero-sequence voltage calculation unit 512FFb performs the calculation expressed by equation (12) using the signal of the effective value V z of the zero-sequence voltages v Zp and v Zn and the signal of the phase difference Φ z of the zero-sequence voltage v Zp . configured to run.

電力変換装置１では、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎが判ると、レグ間に生じるコンデンサＣ１の電圧の不平衡状態の程度が予測できる。系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎ、系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳ、系統電流ｉｕの位相差Φｐｆ、上側中性点３２ｐ及び下側中性点３２ｎに流入出する循環電流ｉｃｉｒ＿ｎの位相差Φｃｉｒ＿ｎなどのフィードフォワード部５１２ＦＦに入力される信号は、電力変換装置１に設けられた電圧検出部で検出された系統電圧ｖｕ，ｖｖ，ｖｗや電流検出部で検出された系統電流ｉｕ，ｉｖ，ｉｗなどの検出値から得られる。このため、フィードフォワード部５１２ＦＦは、検出値から予測されるコンデンサＣ１の電圧の不平衡状態に基づく零相電圧ｖＺｐ，ｖＺｎの指令値を零相電圧演算部５１２ＦＦｂから出力する。 In the power conversion device 1, when the effective value VS_n of the negative phase component of the system voltages v u , v v , v w is known, the degree of the unbalanced state of the voltage of the capacitor C1 occurring between the legs can be predicted. Effective value VS_n of negative phase components of system voltages v u , v v , v w , effective value I S of system currents i u , i v , i w , phase difference Φ pf of system current i u , upper neutral point 32p and the phase difference Φ cir_n between the circulating currents i cir_n flowing into and out of the lower neutral point 32 n. It is obtained from detected values such as voltages v u , v v , v w and system currents i u , i v , i w detected by the current detection unit. Therefore, the feedforward unit 512FF outputs command values for the zero-phase voltages v Zp and v Zn based on the unbalanced state of the voltage of the capacitor C1 predicted from the detected values from the zero-phase voltage calculation unit 512FFb.

図５に示すように、電圧抑制部５１２は、零相電圧演算部５１２ＦＢｋから入力される零相電圧ｖＺｐ，ｖＺｎの指令値と、零相電圧演算部５１２ＦＦｂから入力される零相電圧ｖＺｐ，ｖＺｎの指令値とを加算する加算部５１２Ｆを有している。零相電圧演算部５１２ＦＢｋから入力される零相電圧ｖＺｐ，ｖＺｎの指令値の信号は、負極性の信号であり、零相電圧演算部５１２ＦＦｂから入力される零相電圧ｖＺｐの指令値の信号は、正極性の信号である。このため、加算部５１２Ｆは、零相電圧演算部５１２ＦＦｂから入力される零相電圧ｖＺｐ，ｖＺｎの指令値の信号から零相電圧演算部５１２ＦＢｋから入力される零相電圧ｖＺｐ，ｖＺｎの指令値の信号を減算するのと等価の演算を実行する。これにより、加算部５１２Ｆは、検出値に基づく零相電圧ｖＺｐ，ｖＺｎの指令値の信号を現在のコンデンサ電圧平均差分値が小さくなるように補正するための補正値としての零相電圧ｖＺｐ，ｖＺｎの指令値で補正して、零相電圧指令値ｖＺｐ＿ｒｅｆを出力する。これにより、電圧抑制部５１２から出力される零相電圧指令値ｖＺｐ＿ｒｅｆは、コンデンサ電圧平均差分値を抑制させるための指令値となる。零相電圧指令値ｖＺｐ＿ｒｅｆは、零相電圧ｖＺｐ及び零相電圧ｖＺｎの両方の指令値として用いられる。 As shown in FIG. 5, the voltage suppressing unit 512 uses command values of zero-sequence voltages v Zp and v Zn inputted from a zero-sequence voltage calculation unit 512FBk, and zero-sequence voltage v inputted from a zero-sequence voltage calculation unit 512FFb. It has an addition section 512F that adds the command values of Zp and vZn . The signals of the command values of the zero-phase voltages v Zp and v Zn input from the zero-phase voltage calculation unit 512FBk are signals of negative polarity, and the command values of the zero-phase voltage v Zp input from the zero-phase voltage calculation unit 512FFb. The signal is a positive polarity signal. For this reason, the addition unit 512F calculates the zero-phase voltages v Zp , v Zn input from the zero-phase voltage calculation unit 512FBk from the signals of the command values of the zero-phase voltages v Zp , v Zn input from the zero-phase voltage calculation unit 512FFb . Performs an operation equivalent to subtracting the command value signal. As a result, the adder 512F uses the zero-phase voltage v as a correction value for correcting the command value signals of the zero-phase voltages v Zp and v Zn based on the detected values so that the current capacitor voltage average difference value becomes small. The zero-phase voltage command value v Zp_ref is output by correcting the command values of Zp and v Zn . Thereby, the zero-phase voltage command value v Zp_ref output from the voltage suppressing section 512 becomes a command value for suppressing the capacitor voltage average difference value. The zero-sequence voltage command value v Zp_ref is used as a command value for both the zero-sequence voltage v Zp and the zero-sequence voltage v Zn .

このように、電力変換装置１は、蓄電素子としてのコンデンサＣ１の蓄積エネルギー又は当該蓄積エネルギーに準ずる量を検出する電圧検出部３１３を備え、電力変換装置１に備えられたレグ間電力平衡化制御部５ａは、電圧検出部３１３で検出された検出値に応じて零相電圧ｖＺｐの実効値Ｖｚ（電圧成分の一例）を調整する電圧抑制部（調整部の一例）５１２を有している。本実施形態では、電圧検出部３１３は、蓄電素子の蓄積エネルギーに準ずる量としてコンデンサＣ１の両電極間の電圧を検出する。電圧抑制部５１２は、電圧検出部３１３が検出するコンデンサＣ１の電圧に基づくコンデンサ電圧平均差分値を用いて、零相電圧ｖＺｐの実効値Ｖｚを調整するための零相電圧指令値ｖＺｐ＿ｒｅｆを生成するように構成されている。 In this way, the power conversion device 1 includes the voltage detection unit 313 that detects the stored energy of the capacitor C1 as a power storage element or an amount equivalent to the stored energy, and performs inter-leg power balancing control provided in the power conversion device 1. The unit 5a includes a voltage suppressing unit (an example of an adjusting unit) 512 that adjusts the effective value Vz (an example of a voltage component) of the zero-phase voltage vZp according to the detected value detected by the voltage detecting unit 313. There is. In this embodiment, the voltage detection unit 313 detects the voltage between both electrodes of the capacitor C1 as an amount corresponding to the stored energy of the power storage element. The voltage suppressing unit 512 uses the capacitor voltage average difference value based on the voltage of the capacitor C1 detected by the voltage detecting unit 313 to generate a zero-phase voltage command value vZp_ref for adjusting the effective value Vz of the zero-phase voltage vZp . is configured to generate.

図６は、レグ間電力平衡化制御部５ａに設けられたアーム電圧指令値生成部５２の概略構成の一例を示すブロック図である。図６では、理解を容易にするため、アーム電圧指令値生成部５２に接続されたコンデンサ電圧平衡化制御部５１、電流調整部５ｂ及びゲートパルス信号生成部５ｃ並びにゲートパルス信号生成部５ｃに接続されたキャリア波生成部５ｄが併せて図示されている。 FIG. 6 is a block diagram showing an example of a schematic configuration of the arm voltage command value generation section 52 provided in the inter-leg power balancing control section 5a. In FIG. 6, for ease of understanding, the capacitor voltage balancing control section 51 connected to the arm voltage command value generation section 52, the current adjustment section 5b, the gate pulse signal generation section 5c, and the connection to the gate pulse signal generation section 5c are shown. A carrier wave generating section 5d is also shown.

図６に示すように、アーム電圧指令値生成部５２は、電流検出部（不図示）で検出されたＵ相の下アーム３１Ｕｎの出力電流ｉＵｎ及びＵ相の上アーム３１Ｕｐの出力電流ｉＵｐのそれぞれの電流信号を加算する加算部５２１ｕを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｕから出力される加算信号を２分の１に減算する減算部５２２ｕを有している。アーム電圧指令値生成部５２は、加算部５２１ｕ及び減算部５２２ｕによって、現時点でＵ相レグ３１Ｕを循環する循環電流ｉｃｉｒ＿ｕを算出することができる。加算部５２１ｕ及び減算部５２２ｕは、Ｕ相の下アーム３１Ｕｎに流れる出力電流ｉＵｎとＵ相の上アーム３１Ｕｐに流れる出力電流ｉＵｐとを用いて循環電流ｉｃｉｒ＿ｕを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｕの電流値は、Ｕ相の下アーム３１Ｕｎに流れる出力電流ｉＵｎ及び上アーム３１Ｕｐに流れる出力電流ｉＵｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates an output current i Un of the U-phase lower arm 31Un and an output current i Up of the U-phase upper arm 31Up detected by a current detection unit (not shown). It has an adding section 521u that adds the respective current signals. Further, the arm voltage command value generation section 52 includes a subtraction section 522u that subtracts the addition signal output from the addition section 521u by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_u circulating through the U-phase leg 31U at the current time using the addition unit 521u and the subtraction unit 522u. The addition unit 521u and the subtraction unit 522u are an example of a calculation unit that calculates the circulating current i cir_u using the output current i Un flowing to the U-phase lower arm 31Un and the output current i Up flowing to the U-phase upper arm 31Up. Equivalent to. In the present embodiment, the current value of the circulating current i cir_u is half the sum of the respective current values of the output current i Un flowing to the U-phase lower arm 31Un and the output current i Up flowing to the upper arm 31Up.

アーム電圧指令値生成部５２は、減算部５２２ｕに接続されたＰ制御部５２４ｕを有している。Ｐ制御部５２４ｕは、減算部５２２ｕから入力される循環電流ｉｃｉｒ＿ｕの信号に比例制御を施すように構成されている。Ｐ制御部５２４ｕにおいて施される比例演算には、電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｕは、電流調整部５ｂで生成されるアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆを生成することができる。アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＵ相交流電源２１１とＵ相レグ３１Ｕとの間で入流出させる無効電圧の指令値である。 The arm voltage command value generation section 52 has a P control section 524u connected to a subtraction section 522u. The P control section 524u is configured to perform proportional control on the signal of the circulating current i cir_u input from the subtraction section 522u. The proportional calculation performed in the P control unit 524u includes a parameter for converting current into voltage. Thereby, the P control unit 524u can generate the arm voltage command correction value v u_cir_ref for correcting the arm voltage command value v u_acr_ref generated by the current adjustment unit 5b. The arm voltage command value v u_acr_ref is a command value of a reactive voltage to be input/output between the U-phase AC power supply 211 and the U-phase leg 31U of the three-phase power system 2.

図６に示すように、アーム電圧指令値生成部５２に接続された電流調整部５ｂは、例えばＡＣＲ（Ａｕｔｏ Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒ）で構成されている。電流調整部５ｂには、電力変換装置１に設けられた電圧検出部（不図示）で検出された系統電圧ｖｕ，ｖｖ，ｖｗが入力される。また、電流調整部５ｂには、電力変換装置１に設けられた電流検出部（不図示）で検出された三相電力系統２から主回路部３に流入する系統電流ｉｕ，ｉｖ，ｉｗが入力される。さらに、電流調整部５ｂには、系統電流ｉｕ，ｉｖ，ｉｗの指令値である系統電流指令値ｉｕ＿ｒｅｆ，ｉｖ＿ｒｅｆ，ｉｗ＿ｒｅｆが入力される。電流調整部５ｂは、入力される系統電圧ｖｕ，ｖｖ，ｖｗ、系統電流ｉｕ，ｉｖ，ｉｗ及び系統電流指令値ｉｕ＿ｒｅｆ，ｉｖ＿ｒｅｆ，ｉｗ＿ｒｅｆに基づいて、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆ，ｖｖ＿ａｃｒ＿ｒｅｆ，ｖｗ＿ａｃｒ＿ｒｅｆを生成するように構成されている。アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＶ相交流電源２１２とＶ相レグ３１Ｖとの間で入流出させる無効電圧の指令値である。アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＷ相交流電源２１３とＷ相レグ３１Ｗとの間で入流出させる無効電圧の指令値である。 As shown in FIG. 6, the current adjustment section 5b connected to the arm voltage command value generation section 52 is composed of, for example, an ACR (Auto Current Regulator). System voltages v u , v v , v w detected by a voltage detection unit (not shown) provided in the power converter 1 are input to the current adjustment unit 5 b. In addition, the current adjustment unit 5b includes system currents i u , i v , i w is input. Further, grid current command values i u_ref , i v_ref , i w_ref , which are command values for grid currents i u , i v , i w , are input to the current adjustment unit 5b. The current adjustment unit 5b sets an arm voltage command based on input system voltages v u , v v , v w , system currents i u , i v , i w and system current command values i u_ref , i v_ref , i w_ref It is configured to generate the values v u_acr_ref , v v_acr_ref , v w_acr_ref . The arm voltage command value v v_acr_ref is a command value of a reactive voltage to be input/output between the V-phase AC power supply 212 and the V-phase leg 31V of the three-phase power system 2. The arm voltage command value v w_acr_ref is a command value of a reactive voltage to be input/output between the W-phase AC power supply 213 and the W-phase leg 31W of the three-phase power system 2.

図６に示すように、アーム電圧指令値生成部５２は、Ｐ制御部５２４ｕから出力されるアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｕ及び第二加算部５２６ｕを有している。第一加算部５２５ｕには、電流調整部５ｂから出力されるＵ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｕには、電流調整部５ｂから出力されるＵ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。 As shown in FIG. 6, the arm voltage command value generation section 52 includes a first addition section 525u and a second addition section 526u into which the arm voltage command correction value v u_cir_ref output from the P control section 524u is input. There is. A signal obtained by inverting the polarity of the arm voltage command value v u_acr_ref of the U-phase leg 31U output from the current adjustment unit 5b is also input to the first addition unit 525u. A signal that does not invert the polarity of the arm voltage command value v u_acr_ref of the U-phase leg 31U output from the current adjustment unit 5b is also input to the second addition unit 526u.

第一加算部５２５ｕは、Ｕ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｕは、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｕ相の上アーム３１Ｕｐのアーム電圧予備指令値ｖｕｐ＿ｐｒｅ＿ｒｅｆを生成する。第二加算部５２６ｕは、Ｕ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｕは、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｕ相の下アーム３１Ｕｎのアーム電圧予備指令値ｖｕｎ＿ｐｒｅ＿ｒｅｆを生成する。 The first addition unit 525u adds the signal of the arm voltage command correction value v u_cir_ref to the signal obtained by inverting the polarity of the arm voltage command value v u_acr_ref of the U-phase leg 31U. As a result, the first addition unit 525u generates an arm voltage reserve of the U-phase upper arm 31Up, which has shifted the voltage of the signal obtained by inverting the polarity of the arm voltage command value v u_acr_ref to the positive side by the arm voltage command correction value v u_cir_ref . A command value v up_pre_ref is generated. The second addition unit 526u adds the signal of the arm voltage command correction value v u_cir_ref to the signal of the arm voltage command value v u_acr_ref of the U-phase leg 31U. As a result, the second adder 526u generates an arm voltage preliminary command value v un_pre_ref of the U-phase lower arm 31Un, which is obtained by voltage-shifting the signal of the arm voltage command value v u_acr_ref to the positive side by the arm voltage command correction value v u_cir_ref . generate.

図６に示すように、アーム電圧指令値生成部５２は、第一加算部５２５ｕで生成されたアーム電圧予備指令値ｖｕｐ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第一演算部５２７ｕを有している。また、アーム電圧指令値生成部５２は、第二加算部５２６ｕで生成されたアーム電圧予備指令値ｖｕｎ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第二演算部５２８ｕを有している。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates the arm voltage preliminary command value v up_pre_ref generated by the first addition unit 525u and the zero-phase voltage command value v output from the capacitor voltage balancing control unit 51. It has a first calculation unit 527u to which Zp_ref is input. Further, the arm voltage command value generation unit 52 receives the arm voltage preliminary command value v un_pre_ref generated by the second addition unit 526u and the zero-phase voltage command value v Zp_ref output from the capacitor voltage balancing control unit 51. It has a second calculation unit 528u.

第一演算部５２７ｕは、アーム電圧予備指令値ｖｕｐ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第一演算部５２７ｕは、第一加算部５２５ｕで生成されたアーム電圧予備指令値ｖｕｐ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第一演算部５２７ｕは、アーム電圧予備指令値ｖｕｐ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＵｐ＿ｒｅｆを生成する。また、第二演算部５２８ｕは、アーム電圧予備指令値ｖｕｎ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第二演算部５２８ｕは、第二加算部５２６ｕで生成されたアーム電圧予備指令値ｖｕｎ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第二演算部５２８ｕは、アーム電圧予備指令値ｖｕｎ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＵｎ＿ｒｅｆを生成する。第一演算部５２７ｕで生成されたアーム電圧指令値ｖＵｐ＿ｒｅｆ及び第二演算部５２８ｕで生成されたアーム電圧指令値ｖＵｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。 The first calculation unit 527u is configured to perform an addition process of adding the signal of the arm voltage preliminary command value v up_pre_ref and the signal of the zero-phase voltage command value v Zp_ref . The first calculation unit 527u applies the signal of the zero-phase voltage command value v Zp_ref to the signal of the arm voltage preliminary command value v up_pre_ref generated by the first addition unit 525u. Thereby, the first calculation unit 527u generates an arm voltage command value vUp_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value vup_pre_ref . Further, the second calculation unit 528u is configured to perform an addition process of adding the signal of the arm voltage preliminary command value v un_pre_ref and the signal of the zero-phase voltage command value v Zp_ref . The second calculation unit 528u applies the signal of the zero-phase voltage command value vZp_ref to the signal of the arm voltage preliminary command value vun_pre_ref generated by the second addition unit 526u. Thereby, the second calculation unit 528u generates an arm voltage command value v Un_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value v un_pre_ref . The arm voltage command value v Up_ref generated by the first calculation unit 527u and the arm voltage command value v Un_ref generated by the second calculation unit 528u are input to the gate pulse signal generation unit 5c.

図６に示すように、アーム電圧指令値生成部５２は、電流検出部（不図示）で検出されたＶ相の下アーム３１Ｖｎの出力電流ｉＶｎ及びＶ相の上アーム３１Ｖｐの出力電流ｉＶｐのそれぞれの電流信号を加算する加算部５２１ｖを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｖから出力される加算信号を２分の１に減算する減算部５２２ｖを有している。アーム電圧指令値生成部５２は、加算部５２１ｖ及び減算部５２２ｖによって、現時点でＶ相レグ３１Ｖを循環する循環電流ｉｃｉｒ＿ｖを算出することができる。加算部５２１ｖ及び減算部５２２ｖは、Ｖ相の下アーム３１Ｖｎに流れる出力電流ｉＶｎとＶ相の上アーム３１Ｖｐに流れる出力電流ｉＶｐとを用いて循環電流ｉｃｉｒ＿ｖを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｖの電流値は、Ｖ相の下アーム３１Ｖｎに流れる出力電流ｉＶｎ及びＶ相の上アーム３１Ｖｐに流れる出力電流ｉＶｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates an output current iVn of the V-phase lower arm 31Vn and an output current iVp of the V-phase upper arm 31Vp detected by a current detection unit (not shown). It has an adding section 521v that adds the respective current signals. Further, the arm voltage command value generation section 52 includes a subtraction section 522v that subtracts the addition signal output from the addition section 521v by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_v circulating through the V-phase leg 31V at the current time using the addition unit 521v and the subtraction unit 522v. The addition unit 521v and the subtraction unit 522v are an example of a calculation unit that calculates the circulating current i cir_v using the output current i Vn flowing to the V-phase lower arm 31Vn and the output current i Vp flowing to the V-phase upper arm 31Vp. Equivalent to. In this embodiment, the current value of the circulating current i cir_v is half the sum of the respective current values of the output current i Vn flowing to the V-phase lower arm 31Vn and the output current i Vp flowing to the V-phase upper arm 31Vp. become.

アーム電圧指令値生成部５２は、減算部５２２ｖに接続されたＰ制御部５２４ｖを有している。Ｐ制御部５２４ｖは、減算部５２２ｖから入力される循環電流ｉｃｉｒ＿ｖの信号に比例制御を施すように構成されている。Ｐ制御部５２４ｖにおいて施される比例演算には、電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｖは、電流調整部５ｂで生成されるアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆを生成することができる。 The arm voltage command value generation section 52 has a P control section 524v connected to a subtraction section 522v. The P control section 524v is configured to perform proportional control on the signal of the circulating current i cir_v input from the subtraction section 522v. The proportional calculation performed by the P control unit 524v includes a parameter for converting current into voltage. Thereby, the P control unit 524v can generate an arm voltage command correction value vv_cir_ref for correcting the arm voltage command value vv_acr_ref generated by the current adjustment unit 5b.

図６に示すように、アーム電圧指令値生成部５２は、Ｐ制御部５２４ｖから出力されるアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｖ及び第二加算部５２６ｖを有している。第一加算部５２５ｖには、電流調整部５ｂから出力されるＶ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｖには、電流調整部５ｂから出力されるＶ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。 As shown in FIG. 6, the arm voltage command value generation section 52 includes a first addition section 525v and a second addition section 526v to which the arm voltage command correction value v v_cir_ref output from the P control section 524v is input. There is. A signal obtained by inverting the polarity of the arm voltage command value vv_acr_ref of the V-phase leg 31V output from the current adjustment unit 5b is also input to the first addition unit 525v. A signal that does not invert the polarity of the arm voltage command value vv_acr_ref of the V-phase leg 31V output from the current adjustment unit 5b is also input to the second addition unit 526v.

第一加算部５２５ｖは、Ｖ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｖは、アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｖ相の上アーム３１Ｖｐのアーム電圧予備指令値ｖｖｐ＿ｐｒｅ＿ｒｅｆを生成する。第二加算部５２６ｖは、Ｖ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｖは、アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｖ相の下アーム３１Ｖｎのアーム電圧予備指令値ｖｖｎ＿ｐｒｅ＿ｒｅｆを生成する。 The first addition unit 525v adds the signal of the arm voltage command correction value vv_cir_ref to the signal obtained by inverting the polarity of the arm voltage command value vv_acr_ref of the V-phase leg 31V. As a result, the first adding unit 525v generates an arm voltage reserve of the V-phase upper arm 31Vp, which voltage-shifts the signal obtained by inverting the polarity of the arm voltage command value v v_acr_ref to the positive side by the arm voltage command correction value v v_cir_ref . A command value v vp_pre_ref is generated. The second adder 526v adds the signal of the arm voltage command correction value vv_cir_ref to the signal of the arm voltage command value vv_acr_ref of the V-phase leg 31V. As a result, the second adder 526v generates an arm voltage preliminary command value vvn_pre_ref of the V-phase lower arm 31Vn, which is a voltage shift of the arm voltage command value vv_acr_ref to the positive side by the arm voltage command correction value vv_cir_ref . generate.

図６に示すように、アーム電圧指令値生成部５２は、第一加算部５２５ｖで生成されたアーム電圧予備指令値ｖｖｐ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第一演算部５２７ｖを有している。また、アーム電圧指令値生成部５２は、第二加算部５２６ｖで生成されたアーム電圧予備指令値ｖｖｎ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第二演算部５２８ｖを有している。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates the arm voltage preliminary command value vvp_pre_ref generated by the first addition unit 525v and the zero-phase voltage command value v output from the capacitor voltage balancing control unit 51. It has a first calculation unit 527v to which Zp_ref is input. Further, the arm voltage command value generation unit 52 receives the arm voltage preliminary command value vvn_pre_ref generated by the second addition unit 526v and the zero-phase voltage command value vZp_ref output from the capacitor voltage balancing control unit 51. It has a second calculation section 528v.

第一演算部５２７ｖは、アーム電圧予備指令値ｖｖｐ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第一演算部５２７ｖは、第一加算部５２５ｖで生成されたアーム電圧予備指令値ｖｖｐ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第一演算部５２７ｖは、アーム電圧予備指令値ｖｖｐ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＶｐ＿ｒｅｆを生成する。また、第二演算部５２８ｖは、アーム電圧予備指令値ｖｖｎ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第二演算部５２８ｖは、第二加算部５２６ｖで生成されたアーム電圧予備指令値ｖｖｎ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第二演算部５２８ｖは、アーム電圧予備指令値ｖｖｎ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＶｎ＿ｒｅｆを生成する。第一演算部５２７ｖで生成されたアーム電圧指令値ｖＶｐ＿ｒｅｆ及び第二演算部５２８ｖで生成されたアーム電圧指令値ｖＶｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。 The first calculation unit 527v is configured to perform an addition process of adding the signal of the arm voltage preliminary command value vvp_pre_ref and the signal of the zero-phase voltage command value vZp_ref . The first calculation unit 527v applies the signal of the zero-phase voltage command value vZp_ref to the signal of the arm voltage preliminary command value vvp_pre_ref generated by the first addition unit 525v. Thereby, the first calculation unit 527v generates an arm voltage command value vVp_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value vvp_pre_ref . Further, the second calculation unit 528v is configured to perform an addition process of adding the signal of the arm voltage preliminary command value vvn_pre_ref and the signal of the zero-phase voltage command value vZp_ref . The second calculation unit 528v applies the signal of the zero-phase voltage command value vZp_ref to the signal of the arm voltage preliminary command value vvn_pre_ref generated by the second addition unit 526v. Thereby, the second calculation unit 528v generates an arm voltage command value vVn_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value vvn_pre_ref . The arm voltage command value vVp_ref generated by the first calculation unit 527v and the arm voltage command value vVn_ref generated by the second calculation unit 528v are input to the gate pulse signal generation unit 5c.

図６に示すように、アーム電圧指令値生成部５２は、電流検出部（不図示）で検出されたＷ相の下アーム３１Ｗｎの出力電流ｉＷｎ及びＷ相の上アーム３１Ｗｐの出力電流ｉＷｐのそれぞれの電流信号を加算する加算部５２１ｗを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｗから出力される加算信号を２分の１に減算する減算部５２２ｗを有している。アーム電圧指令値生成部５２は、加算部５２１ｗ及び減算部５２２ｗによって、現時点でＷ相レグ３１Ｗを循環する循環電流ｉｃｉｒ＿ｗを算出することができる。加算部５２１ｗ及び減算部５２２ｗは、Ｗ相の下アーム３１Ｗｎに流れる出力電流ｉＷｎとＷ相の上アーム３１Ｗｐに流れる出力電流ｉＷｐとを用いて循環電流ｉｃｉｒ＿ｗを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｗの電流値は、Ｗ相の下アーム３１Ｗｎに流れる出力電流ｉＷｎ及びＷ相の上アーム３１Ｗｐに流れる出力電流ｉＷｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates an output current iWn of the W-phase lower arm 31Wn and an output current iWp of the W-phase upper arm 31Wp detected by a current detection unit (not shown). It has an adding section 521w that adds the respective current signals. Further, the arm voltage command value generation section 52 includes a subtraction section 522w that subtracts the addition signal output from the addition section 521w by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_w circulating through the W-phase leg 31W at the current time using the addition unit 521w and the subtraction unit 522w. The addition unit 521w and the subtraction unit 522w are an example of a calculation unit that calculates the circulating current i cir_w using the output current i Wn flowing to the W-phase lower arm 31Wn and the output current i Wp flowing to the W-phase upper arm 31Wp. Equivalent to. In this embodiment, the current value of the circulating current i cir_w is half the sum of the respective current values of the output current i Wn flowing to the W-phase lower arm 31Wn and the output current i Wp flowing to the W-phase upper arm 31Wp. become.

アーム電圧指令値生成部５２は、減算部５２２ｗに接続されたＰ制御部５２４ｗを有している。Ｐ制御部５２４ｗは、減算部５２２ｗから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｗにおいて施される比例演算には、電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｗは、電流調整部５ｂで生成されるアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆを生成することができる。 The arm voltage command value generation section 52 has a P control section 524w connected to a subtraction section 522w. The P control section 524w is configured to perform proportional control on the signal input from the subtraction section 522w. The proportional calculation performed by the P control unit 524w includes a parameter for converting current into voltage. Thereby, the P control unit 524w can generate the arm voltage command correction value v w_cir_ref for correcting the arm voltage command value v w_acr_ref generated by the current adjustment unit 5b.

図６に示すように、アーム電圧指令値生成部５２は、Ｐ制御部５２４ｗから出力されるアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｗ及び第二加算部５２６ｗを有している。第一加算部５２５ｗには、電流調整部５ｂから出力されるＷ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｗには、電流調整部５ｂから出力されるＷ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。 As shown in FIG. 6, the arm voltage command value generation section 52 includes a first addition section 525w and a second addition section 526w to which the arm voltage command correction value v w_cir_ref output from the P control section 524w is input. There is. A signal obtained by inverting the polarity of the arm voltage command value vw_acr_ref of the W-phase leg 31W output from the current adjustment unit 5b is also input to the first addition unit 525w. A signal that does not invert the polarity of the arm voltage command value vw_acr_ref of the W-phase leg 31W output from the current adjustment unit 5b is also input to the second addition unit 526w.

第一加算部５２５ｗは、Ｗ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｗは、アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｗ相の上アーム３１Ｗｐのアーム電圧予備指令値ｖｗｐ＿ｐｒｅ＿ｒｅｆを生成する。第二加算部５２６ｗは、Ｗ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｗは、アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｗ相の下アーム３１Ｗｎのアーム電圧予備指令値ｖｗｎ＿ｐｒｅ＿ｒｅｆを生成する。 The first addition unit 525w adds the signal of the arm voltage command correction value v w_cir_ref to the signal obtained by inverting the polarity of the arm voltage command value v w_acr_ref of the W-phase leg 31W. As a result, the first addition unit 525w generates an arm voltage reserve of the W-phase upper arm 31Wp, which has shifted the voltage of the signal obtained by inverting the polarity of the arm voltage command value v w_acr_ref to the positive side by the arm voltage command correction value v w_cir_ref . A command value v wp_pre_ref is generated. The second addition unit 526w adds the signal of the arm voltage command correction value v w_cir_ref to the signal of the arm voltage command value v w_acr_ref of the W-phase leg 31W. As a result, the second adder 526w generates an arm voltage preliminary command value vwn_pre_ref of the W-phase lower arm 31Wn, which is a voltage shift of the arm voltage command value vw_acr_ref to the positive side by the arm voltage command correction value vw_cir_ref . generate.

図６に示すように、アーム電圧指令値生成部５２は、第一加算部５２５ｗで生成されたアーム電圧予備指令値ｖｗｐ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第一演算部５２７ｗを有している。また、アーム電圧指令値生成部５２は、第二加算部５２６ｗで生成されたアーム電圧予備指令値ｖｗｎ＿ｐｒｅ＿ｒｅｆ及びコンデンサ電圧平衡化制御部５１から出力された零相電圧指令値ｖＺｐ＿ｒｅｆが入力される第二演算部５２８ｗを有している。 As shown in FIG. 6, the arm voltage command value generation unit 52 generates the arm voltage preliminary command value vwp_pre_ref generated by the first addition unit 525w and the zero-phase voltage command value v output from the capacitor voltage balancing control unit 51. It has a first calculation unit 527w to which Zp_ref is input. Further, the arm voltage command value generation unit 52 receives the arm voltage preliminary command value v wn_pre_ref generated by the second addition unit 526w and the zero-phase voltage command value v Zp_ref output from the capacitor voltage balancing control unit 51. It has a second calculation section 528w.

第一演算部５２７ｗは、アーム電圧予備指令値ｖｗｐ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第一演算部５２７ｗは、第一加算部５２５ｗで生成されたアーム電圧予備指令値ｖｗｐ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第一演算部５２７ｗは、アーム電圧予備指令値ｖｗｐ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＷｐ＿ｒｅｆを生成する。また、第二演算部５２８ｗは、アーム電圧予備指令値ｖｗｎ＿ｐｒｅ＿ｒｅｆの信号及び零相電圧指令値ｖＺｐ＿ｒｅｆの信号を加算する加算処理を実行するように構成されている。第二演算部５２８ｗは、第二加算部５２６ｗで生成されたアーム電圧予備指令値ｖｗｎ＿ｐｒｅ＿ｒｅｆの信号に零相電圧指令値ｖＺｐ＿ｒｅｆの信号を印加する。これにより、第二演算部５２８ｗは、アーム電圧予備指令値ｖｗｎ＿ｐｒｅ＿ｒｅｆの信号にコンデンサＣ１の不平衡状態を抑制させる信号成分が加味されたアーム電圧指令値ｖＷｎ＿ｒｅｆを生成する。第一演算部５２７ｗで生成されたアーム電圧指令値ｖＷｐ＿ｒｅｆ及び第二加算部５２６ｗで生成されたアーム電圧指令値ｖＷｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。 The first calculation unit 527w is configured to perform an addition process of adding the signal of the arm voltage preliminary command value v wp_pre_ref and the signal of the zero-phase voltage command value v Zp_ref . The first calculation unit 527w applies the signal of the zero-phase voltage command value vZp_ref to the signal of the arm voltage preliminary command value vwp_pre_ref generated by the first addition unit 525w. Thereby, the first calculation unit 527w generates an arm voltage command value v Wp_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value v wp_pre_ref . Further, the second calculation unit 528w is configured to perform an addition process of adding the signal of the arm voltage preliminary command value v wn_pre_ref and the signal of the zero-phase voltage command value v Zp_ref . The second calculation unit 528w applies the signal of the zero-phase voltage command value vZp_ref to the signal of the arm voltage preliminary command value vwn_pre_ref generated by the second addition unit 526w. Thereby, the second calculation unit 528w generates an arm voltage command value vWn_ref in which a signal component for suppressing the unbalanced state of the capacitor C1 is added to the signal of the arm voltage preliminary command value vwn_pre_ref . The arm voltage command value vWp_ref generated by the first calculation unit 527w and the arm voltage command value vWn_ref generated by the second addition unit 526w are input to the gate pulse signal generation unit 5c.

図６に示すように、アーム電圧指令値生成部５２は、キャリア波生成部５ｄを有している。キャリア波生成部５ｄは、Ｕ相レグ３１Ｕのためのキャリア波ＳＣｕｉ、Ｖ相レグ３１Ｖのためのキャリア波ＳＣｖｉ及びＷ相レグ３１Ｗようのキャリア波ＳＣｗｉを生成してゲートパルス信号生成部５ｃに出力する。キャリア波ＳＣｕｉ、キャリア波ＳＣｖｉ及びキャリア波ＳＣｗｉは、相間においては同位相であり、相内では位相が１／（ｘ＋１）度ずつずらされている。 As shown in FIG. 6, the arm voltage command value generation section 52 includes a carrier wave generation section 5d. The carrier wave generation unit 5d generates a carrier wave SCui for the U-phase leg 31U, a carrier wave SCvi for the V-phase leg 31V, and a carrier wave SCwi for the W-phase leg 31W, and outputs them to the gate pulse signal generation unit 5c. do. The carrier wave SCui, the carrier wave SCvi, and the carrier wave SCwi have the same phase between phases, and are shifted in phase by 1/(x+1) degrees within the phase.

ゲートパルス信号生成部５ｃは、第一演算部５２７ｕから入力されるアーム電圧指令値ｖＵｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｕｉに基づいて、Ｕ相レグ３１Ｕの上アーム３１Ｕｐに設けられた電力変換回路セル３１１Ｕｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＵｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＵｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＵｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＵｐｉ＿ｄを生成する。 The gate pulse signal generation unit 5c is provided in the upper arm 31Up of the U-phase leg 31U based on the arm voltage command value v Up_ref input from the first calculation unit 527u and the carrier wave SCui input from the carrier wave generation unit 5d. A gate pulse signal S Upi_a for controlling the semiconductor switch Qa provided in each of the power inverter circuit cells 311Upi (i is a natural number from 1 to x) and a gate pulse signal S Upi_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Upi_c for controlling the semiconductor switch Qc and a gate pulse signal S Upi_d for controlling the semiconductor switch Qd.

ゲートパルス信号生成部５ｃは、第二演算部５２８ｕから入力されるアーム電圧指令値ｖｕｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｕｉに基づいて、Ｕ相レグ３１Ｕの下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＵｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＵｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＵｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＵｎｉ＿ｄを生成する。 The gate pulse signal generation section 5c is provided in the lower arm 31Un of the U-phase leg 31U based on the arm voltage command value v un_ref inputted from the second calculation section 528u and the carrier wave SCui inputted from the carrier wave generation section 5d. A gate pulse signal S Uni_a for controlling the semiconductor switch Qa provided in each of the power inverter circuit cells 311Uni (i is a natural number from 1 to x) and a gate pulse signal S Uni_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Uni_c for controlling the semiconductor switch Qc and a gate pulse signal S Uni_d for controlling the semiconductor switch Qd.

ゲートパルス信号生成部５ｃは、第一演算部５２７ｖから入力されるアーム電圧指令値ｖｖｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｖｉに基づいて、Ｖ相レグ３１Ｖの上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＶｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＶｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＶｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＶｐｉ＿ｄを生成する。 The gate pulse signal generation section 5c is provided in the upper arm 31Vp of the V-phase leg 31V based on the arm voltage command value v vp_ref inputted from the first calculation section 527v and the carrier wave SCvi inputted from the carrier wave generation section 5d. A gate pulse signal S Vpi_a for controlling the semiconductor switch Qa provided in each of the power inverter circuit cells 311Vpi (i is a natural number from 1 to x) and a gate pulse signal S Vpi_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Vpi_c for controlling the semiconductor switch Qc and a gate pulse signal S Vpi_d for controlling the semiconductor switch Qd.

ゲートパルス信号生成部５ｃは、第二演算部５２８ｖから入力されるアーム電圧指令値ｖｖｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｖｉに基づいて、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＶｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＶｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＶｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＶｎｉ＿ｄを生成する。 The gate pulse signal generation section 5c is provided in the lower arm 31Vn of the V-phase leg 31V based on the arm voltage command value vvn_ref inputted from the second calculation section 528v and the carrier wave SCvi inputted from the carrier wave generation section 5d. A gate pulse signal S Vni_a for controlling the semiconductor switch Qa provided in each of the power conversion circuit cells 311Vni (i is a natural number from 1 to x) and a gate pulse signal S Vni_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Vni_c for controlling the semiconductor switch Qc and a gate pulse signal S Vni_d for controlling the semiconductor switch Qd.

ゲートパルス信号生成部５ｃは、第一演算部５２７ｗから入力されるアーム電圧指令値ｖｗｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｗｉに基づいて、Ｗ相レグ３１Ｗの上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＷｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＷｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＷｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＷｐｉ＿ｄを生成する。 The gate pulse signal generation section 5c is provided in the upper arm 31Wp of the W-phase leg 31W based on the arm voltage command value v wp_ref inputted from the first calculation section 527w and the carrier wave SCwi inputted from the carrier wave generation section 5d. A gate pulse signal S Wpi_a for controlling the semiconductor switch Qa provided in each of the power conversion circuit cells 311Wpi (i is a natural number from 1 to x) and a gate pulse signal S Wpi_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Wpi_c for controlling the semiconductor switch Qc and a gate pulse signal S Wpi_d for controlling the semiconductor switch Qd.

ゲートパルス信号生成部５ｃは、第二演算部５２８ｗから入力されるアーム電圧指令値ｖＷｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｗｉに基づいて、Ｗ相レグ３１Ｗの下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＷｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＷｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＷｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＷｎｉ＿ｄを生成する。 The gate pulse signal generation section 5c is provided in the lower arm 31Wn of the W-phase leg 31W based on the arm voltage command value vWn_ref inputted from the second calculation section 528w and the carrier wave SCwi inputted from the carrier wave generation section 5d. A gate pulse signal S Wni_a for controlling the semiconductor switch Qa provided in each of the power conversion circuit cells 311Wni (i is a natural number from 1 to x) and a gate pulse signal S Wni_b for controlling the semiconductor switch Qb. , generates a gate pulse signal S Wni_c for controlling the semiconductor switch Qc and a gate pulse signal S Wni_d for controlling the semiconductor switch Qd.

このように、ゲートパルス信号ＳＵｎｉ＿ａ～ＳＵｎｉ＿ｄ，ＳＵｐｉ＿ａ～ＳＵｐｉ＿ｄ，ＳＶｎｉ＿ａ～ＳＶｎｉ＿ｄ，ＳＶｐｉ＿ａ～ＳＶｐｉ＿ｄ，ＳＷｎｉ＿ａ～ＳＷｎｉ＿ｄ，ＳＷｐｉ＿ａ～ＳＷｐｉ＿ｄは、レグ間の出力電力差（すなわちレグ間のコンデンサ電圧平均差分値）を抑制するためのアーム電圧指令値ｖＵｎ＿ｒｅｆ，ｖＵｐ＿ｒｅｆ，ｖＶｎ＿ｒｅｆ，ｖＶｐ＿ｒｅｆ，ｖＷｎ＿ｒｅｆ，ｖＷｐ＿ｒｅｆに基づいて生成されている。このため、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アームＶｐ並びにＷ相の下アーム３１Ｗｕ及び上アームＷｐのそれぞれに設けられた半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄがゲートパルス信号ＳＵｎｉ＿ａ～ＳＵｎｉ＿ｄ，ＳＵｐｉ＿ａ～ＳＵｐｉ＿ｄ，ＳＶｎｉ＿ａ～ＳＶｎｉ＿ｄ，ＳＶｐｉ＿ａ～ＳＶｐｉ＿ｄ，ＳＷｎｉ＿ａ～ＳＷｎｉ＿ｄ，ＳＷｐｉ＿ａ～ＳＷｐｉ＿ｄによってオン／オフ動作することにより、レグ間の出力電力差（すなわちレグ間のコンデンサ電圧平均差分値）が抑制される。 In this way, the gate pulse signals S Uni_a ~ SU ni_d , S Upi_a ~ S Upi_d , S Vni_a ~ S Vni_d , S Vpi_a ~ S Vpi_d , S Wni_a ~ S Wni_d , S Wpi_a ~ S Wpi_d are the output power differences between the legs. (that is, the capacitor voltage average difference value between legs) is generated based on arm voltage command values v Un_ref , v Up_ref , v Vn_ref , v Vp_ref , v Wn_ref , and v Wp_ref . For this reason, the semiconductor switches Qa, Qb, Qc, Qd provided in the lower arm 31Un and upper arm 31Up of the U phase, the lower arm 31Vn and upper arm Vp of the V phase, and the lower arm 31Wu and upper arm Wp of the W phase, respectively. is turned on/off by gate pulse signals S Uni_a ~ SU ni_d , S Upi_a ~ S Upi_d , S Vni_a ~ S Vni_d , S Vpi_a ~ S Vpi_d , S Wni_a ~ S Wni_d , S Wpi_a ~ S Wpi_d , The output power difference (ie, the capacitor voltage average difference value between the legs) is suppressed.

つまり、レグ間電力平衡化制御部５ａは、アーム電圧指令値生成部５２で生成されたアーム電圧指令値ｖＵｎ＿ｒｅｆ～ｖＷｐ＿ｒｅｆに基づくゲートパルス信号ＳＵｎｉ＿ａ～ＳＷｐｉ＿ｄによってＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御することにより、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの第一零相電力の電力差を抑制する。すなわち、レグ間電力平衡化制御部５ａは、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれの間の電力の不平衡状態を抑制するように、蓄電エネルギーに準ずる量として検出されたＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの第一零相電力の電力差を調整する。その結果、電力変換装置１は、系統電圧が三相不平衡に陥っても、安定して運転を継続することができる。 That is, the inter-leg power balancing control unit 5a uses the gate pulse signals S Uni_a to S Wpi_d based on the arm voltage command values v Un_ref to v Wp_ref generated by the arm voltage command value generation unit 52 to By controlling the semiconductor switches Qa, Qb, Qc, and Qd provided in each of the leg 31V and the W-phase leg 31W, the power of the first zero-sequence power of the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W is Suppress the difference. That is, the inter-leg power balancing control unit 5a detects the power as an amount equivalent to the stored energy so as to suppress the unbalanced state of power among each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. The power difference between the first zero-phase power of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W is adjusted. As a result, the power conversion device 1 can continue to operate stably even if the system voltage becomes three-phase unbalanced.

以上説明したように、本実施形態による電力変換装置１は、直列接続された下アーム３１Ｕｎ及び上アーム３１Ｕｐを有するＵ相レグ３１Ｕ、直列接続された下アーム３１Ｖｎ及び上アーム３１Ｖｐを有するＶ相レグ３１Ｖ及び直列接続された下アーム３１Ｗｎ及び上アーム３１Ｗｐを有するＷ相レグ３１Ｗを備えている。また、電力変換装置１は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗに設けられた下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎの両端部のうちの上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐに接続されていない端部が互いに接続された下側中性点３２ｎと、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗに設けられた上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐの両端部のうちの下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎに接続されていない端部が互いに接続された上側中性点３２ｐとを備えている。さらに、電力変換装置１は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗを制御する制御装置５を備えている。 As described above, the power converter 1 according to the present embodiment includes a U-phase leg 31U having a lower arm 31Un and an upper arm 31Up connected in series, and a V-phase leg having a lower arm 31Vn and an upper arm 31Vp connected in series. 31V and a W-phase leg 31W having a lower arm 31Wn and an upper arm 31Wp connected in series. Further, the power converter 1 is connected to upper arms 31Up, 31Vp, and 31Wp of both ends of lower arms 31Un, 31Vn, and 31Wn provided on the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. A lower neutral point 32n whose ends are connected to each other, and a lower arm 31Un of both ends of upper arms 31Up, 31Vp, and 31Wp provided on the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. , 31Vn, and 31Wn, and an upper neutral point 32p whose ends are connected to each other. Furthermore, the power conversion device 1 includes a control device 5 that controls a U-phase leg 31U, a V-phase leg 31V, and a W-phase leg 31W.

下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎは、直列接続された半導体スイッチＱａ，Ｑｂ及び半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１を有する電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘと、電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘに直列に接続された交流リアクトル３１２Ｕｎとを有している。
上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐは、半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１を有する電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘと、電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘに直列に接続された交流リアクトル３１２Ｕｐとを有している。
制御装置５は、下側中性点３２ｎの零相電圧ｖＺｎ及び上側中性点３２ｐの零相電圧ｖＺｐのそれぞれに含まれる同一の電圧成分に相当する実効値Ｖｚを調整してＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれの間で流入出する第一零相電力を調整するレグ間電力平衡化制御部５ａを有している。 The lower arms 31Un, 31Vn, 31Wn include power conversion circuit cells 311Un1, . . . , 311Unx having semiconductor switches Qa, Qb connected in series and a capacitor C1 connected in parallel to the semiconductor switches Qa, Qb; It has an AC reactor 312Un connected in series to 311Un1, . . . , 311Unx.
Upper arms 31Up, 31Vp, 31Wp are connected in series to power conversion circuit cells 311Up1, . It has a connected AC reactor 312Up.
The control device 5 adjusts the effective value Vz corresponding to the same voltage component contained in each of the zero-sequence voltage vZn of the lower neutral point 32n and the zero-sequence voltage vZp of the upper neutral point 32p, and It has an inter-leg power balancing control section 5a that adjusts the first zero-sequence power flowing in and out between each of the phase leg 31U, V-phase leg 31V, and W-phase leg 31W.

このような構成を備える電力変換装置は、系統電圧が三相不平衡に陥っても、安定して運転を継続することができる。 A power conversion device having such a configuration can continue to operate stably even if the grid voltage becomes unbalanced in three phases.

〔第２実施形態〕
本発明の第２実施形態による電力変換装置について図７から図９を用いて説明する。本実施形態による電力変換装置は、上記第１実施形態による電力変換装置１と異なり、零相電圧、系統電流及び循環電流によって発生する電力によってレグ間の電力を平衡化（バランス）させる点に特徴を有している。以下、本実施形態による電力変換装置の説明において、図１から図３を参照するとともに、上記第１実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。 [Second embodiment]
A power conversion device according to a second embodiment of the present invention will be described using FIGS. 7 to 9. The power conversion device according to this embodiment is different from the power conversion device 1 according to the first embodiment described above in that the power between the legs is balanced using the power generated by the zero-sequence voltage, the grid current, and the circulating current. have. Hereinafter, in the description of the power conversion device according to the present embodiment, reference will be made to FIGS. 1 to 3, and the same reference numerals will be given to components that perform the same actions and functions as the power conversion device 1 according to the first embodiment. Therefore, the explanation will be omitted.

本実施形態では一例として、レグ間のコンデンサ電圧を平衡化する方法として、コンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βを、式（８）の右辺の第２項及び第３項を併用して、すなわち零相電圧ｖＺｐ，ｖＺｎ、系統電流ｉｕ，ｉｖ，ｉｗ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する電力によってレグ間の電力を平衡化する方法について説明する。ここでは、式（８）の右辺の第３項の具体例として、直流の循環電流と、零相電圧の直流の電圧成分（零相電圧ｖ＿Ｚｐ及び零相電圧ｖ＿Ｚｎの差分）とを用いる方法について説明する。直流の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの振幅をＩｃｉｒとおき、位相をΦｃｉｒとおくと、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗは、以下の式（１４）として定義することができる。位相Φｃｉｒは、系統電流に対する循環電流の位相差である。ここで、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗは、便宜的に位相Φｃｉｒを用いて定義されている。位相Φｃｉｒは、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのレグ間（相間）の電流分担を決定するパラメータに相当する。 In this embodiment, as an example, as a method of balancing the capacitor voltage between the legs, the capacitor voltage average difference values Δv C_α and Δv C_β are used together with the second and third terms on the right side of equation (8), That is, a method of balancing power between legs using power generated by zero-phase voltages v Zp , v Zn , system currents i u , i v , i w and circulating currents i cir_u , i cir_v , i cir_w will be described. Here, as a specific example of the third term on the right side of equation (8), we use a DC circulating current and a DC voltage component of the zero-sequence voltage (the difference between the zero-sequence voltage v_Zp and the zero-sequence voltage v_Zn ). Explain the method. When the amplitude of the DC circulating currents i cir_u , i cir_v , i cir_w is set as I cir and the phase is set as Φ cir , the circulating currents i cir_u , i cir_v , i cir_w can be defined as the following equation (14). I can do it. The phase Φ cir is the phase difference of the circulating current with respect to the grid current. Here, the circulating currents i cir_u , i cir_v , i cir_w are defined using the phase Φ cir for convenience. The phase Φ cir corresponds to a parameter that determines the current sharing between the legs (interphases) of the U-phase leg 31U, the V-phase leg 31V, and the W-phase leg 31W.

Figure 0007375553000013
Figure 0007375553000013

本実施形態による電力変換装置１に注入する上側中性点３２ｐの零相電圧ｖＺｐの直流の電圧成分及び下側中性点３２ｎの零相電圧ｖＺｎの直流の電圧成分の差分の振幅Ｖｚｐｎは、以下の式（１５）として定義する。以下、零相電圧ｖＺｐの直流の電圧成分及び零相電圧ｖＺｎの直流の電圧成分の差分を「零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分」と略記する場合がある。 Amplitude V of the difference between the zero-sequence voltage v Zp of the DC voltage component of the upper neutral point 32p and the zero-sequence voltage v Zn of the lower neutral point 32n, which are injected into the power converter 1 according to the present embodiment zpn is defined as the following equation (15). Hereinafter, the difference between the DC voltage component of the zero-sequence voltage v Zp and the DC voltage component of the zero-sequence voltage v Zn may be abbreviated as "difference between the DC voltage components of the zero-sequence voltages v Zp and v Zn ."

Figure 0007375553000014
Figure 0007375553000014

式（１０）、式（１４）及び式（１５）を式（９）に代入し、式（１３）の導出結果と組み合わせると、流入電力Δｐ＿αの直流成分ΔＰ＿α及び流入電力Δｐ＿βの直流成分ΔＰ＿βは、式（１６）のように定まる。 Substituting Equations (10), Equations (14), and Equations (15) into Equation (9) and combining it with the derivation result of Equation (13), the DC component ΔP _α of the inflow power Δp _α and the DC component of the inflow power Δp _β The component ΔP_β is determined as shown in equation (16).

Figure 0007375553000015
Figure 0007375553000015

式（１６）の右辺の第１項は、式（８）の右辺の第１項に対応し、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗ及び系統電流ｉｕ，ｉｖ，ｉｗに基づく電力である。式（１６）の右辺の第２項は、式（８）の右辺の第２項に対応し、零相電圧ｖＺｐ，ｖＺｎ及び系統電流ｉｕ，ｉｖ，ｉｗに基づく電力、すなわち第一零相電力である。式（１６）の右辺の第３項は、式（８）の右辺の第３項に対応し、零相電圧ｖＺｐと零相電圧ｖＺｎとの電圧差及び循環電流ｉｕ＿ｃｉｒ，ｉｖ＿ｃｉｒ，ｉｗ＿ｃｉｒに基づく電力（第二零相電力）である。 The first term on the right side of equation (16) corresponds to the first term on the right side of equation (8), and is the system voltage v u , v v , v w and system current i u , i v of the three-phase power system 2. , i w . The second term on the right side of Equation (16) corresponds to the second term on the right side of Equation (8), and is the power based on the zero-sequence voltages v Zp , v Zn and the grid currents i u , i v , i w , i.e. This is the first zero-phase power. The third term on the right side of Equation (16) corresponds to the third term on the right side of Equation (8), and is the voltage difference between the zero-sequence voltage v Zp and the zero-sequence voltage v Zn and the circulating currents i u_cir , i v_cir , It is the power (second zero-sequence power) based on i w_cir .

このように、本実施形態による電力変換装置１に設けられたレグ間電力平衡化制御部５ａは、下側中性点３２ｎの零相電圧ｖＺｎ（第一電圧の一例）及び上側中性点３２ｐの零相電圧ｖＺｐ（第二電圧の一例）のそれぞれに含まれる同一の電圧成分を調整してＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれの間で流入出する第一零相電力（第一電力の一例）を制御するように構成されている。さらに、レグ間電力平衡化制御部５ａは、下側中性点３２ｎの零相電圧ｖＺｎと上側中性点３２ｐの零相電圧ｖＺｐとの電圧差並びにＵ相レグ３１Ｕに流れる循環電流ｉｕ＿ｃｉｒ、Ｖ相レグ３１Ｖに流れる循環電流ｉｖ＿ｃｉｒ及びＷ相レグ３１Ｗに流れる循環電流ｉｗ＿ｃｉｒの少なくとも一方を調整して第二零相電力（第二電力の一例）を制御するように構成されている。本実施形態におけるレグ間電力平衡化制御部５ａは、第一零相電力及び第二零相電力を制御して、流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗの平衡（バランス）を制御する。 In this way, the inter-leg power balancing control unit 5a provided in the power converter 1 according to the present embodiment adjusts the zero-sequence voltage v Zn (an example of the first voltage) of the lower neutral point 32n and the upper neutral point The same voltage component included in each of the zero-phase voltage v Zp (an example of a second voltage) of 32p is adjusted to cause the voltage to flow in and out between each of the U-phase leg 31U, V-phase leg 31V, and W-phase leg 31W. It is configured to control one zero-phase power (an example of first power). Furthermore, the inter-leg power balancing control unit 5a controls the voltage difference between the zero-sequence voltage vZn at the lower neutral point 32n and the zero-sequence voltage vZp at the upper neutral point 32p, as well as the circulating current i flowing through the U-phase leg 31U. u_cir is configured to control the second zero-phase power (an example of the second power) by adjusting at least one of the circulating current i v_cir flowing in the V-phase leg 31V and the circulating current i w_cir flowing in the W-phase leg 31W. There is. The inter-leg power balancing control unit 5a in this embodiment controls the first zero-sequence power and the second zero-sequence power to control the balance of the inflow powers Δp _U , Δp _V , and Δp _W .

次に、本実施形態による電力変換装置１に備えられた制御装置５の制御ブロックについて、図７から図９を用いて説明する。本実施形態における制御装置５について、上記第１実施形態における制御装置５と異なる構成を中心に説明し、同一の構成については必要に応じて適宜説明する。本実施形態における制御装置５は、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚを用いたレグ間のコンデンサ電圧バランス制御と、零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎを用いたレグ間のコンデンサ電圧バランス制御とが組み合わせた機能を発揮するように構成されている。 Next, a control block of the control device 5 provided in the power conversion device 1 according to the present embodiment will be explained using FIGS. 7 to 9. Regarding the control device 5 in this embodiment, the different configurations from the control device 5 in the first embodiment will be mainly explained, and the same configurations will be explained as necessary. The control device 5 in this embodiment performs capacitor voltage balance control between legs using the effective value Vz of the zero-phase voltages v Zp and v Zn , and amplitude of the difference between the DC voltage components of the zero-phase voltages v Zp and v Zn . It is configured to perform a combined function of inter-leg capacitor voltage balance control using V zpn .

本実施形態による電力変換装置１は、上記第１実施形態による電力変換装置１に設けられた電圧抑制部５１２（図４参照）に代えて、電圧電流抑制部５１３を有している。 The power converter 1 according to the present embodiment includes a voltage and current suppressor 513 instead of the voltage suppressor 512 (see FIG. 4) provided in the power converter 1 according to the first embodiment.

図７に示すように、制御装置５のレグ間電力平衡化制御部５ａに設けられたコンデンサ電圧平衡化制御部５１は、コンデンサ電圧平均差分検出部５１１と、電圧電流抑制部５１３とを有している。本実施形態におけるコンデンサ電圧平均差分検出部５１１は、上記第１実施形態におけるコンデンサ電圧平均差分検出部５１１と同一の構成を有し、同一の機能を発揮するようになっている。 As shown in FIG. 7, the capacitor voltage balancing control section 51 provided in the inter-leg power balancing control section 5a of the control device 5 includes a capacitor voltage average difference detection section 511 and a voltage/current suppression section 513. ing. The capacitor voltage average difference detection unit 511 in this embodiment has the same configuration as the capacitor voltage average difference detection unit 511 in the first embodiment, and is designed to perform the same function.

ここで、電圧電流抑制部５１３の具体的な構成の一例について図８を用いて説明する。
図８に示すように、電圧電流抑制部５１３は、フィードバック部５１３ＦＢと、フィードフォワード部５１３ＦＦとを有している。フィードバック部５１３ＦＢは、コンデンサ電圧平均差分検出部５１１から入力されるコンデンサ電圧平均差分値ΔｖＣ＿α，ΔｖＣ＿βに基づいて、直流の循環電流の指令値を生成するように構成されている。フィードフォワード部５１３ＦＦは、上記第１実施形態と同様に、逆相電圧成分によって発生するレグ間の出力電力の不平衡状態を、レグ間のコンデンサ電圧が不平衡状態（アンバランス）になる前に補正するように構成されている。 Here, an example of a specific configuration of the voltage/current suppressor 513 will be described using FIG. 8.
As shown in FIG. 8, the voltage and current suppressor 513 includes a feedback section 513FB and a feedforward section 513FF. The feedback unit 513FB is configured to generate a DC circulating current command value based on the capacitor voltage average difference values Δv C_α and Δv C_β input from the capacitor voltage average difference detection unit 511. As in the first embodiment, the feedforward unit 513FF corrects the unbalanced state of the output power between the legs caused by the negative phase voltage component before the capacitor voltage between the legs becomes unbalanced. configured to correct.

図８に示すように、フィードバック部５１３ＦＢは、振幅演算部５１２ＦＢｄから出力された第一零相電力の振幅の信号を零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎの信号で除算する除算部５１３ＦＢｅを有している。除算部５１３ＦＢｅは、振幅演算部５１２ＦＢｄから出力された第一零相電力の振幅の信号を零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎの信号で除算することによって、直流の循環電流の振幅の指令値である振幅指令値Ｉｃｉｒ＿ＦＢを算出することができる。 As shown in FIG. 8, the feedback unit 513FB converts the amplitude signal of the first zero-sequence power output from the amplitude calculation unit 512FBd into a signal of the amplitude V zpn of the difference between the DC voltage components of the zero-phase voltages v Zp and v Zn . It has a division unit 513FBe that divides by . The division unit 513FBe divides the signal of the amplitude of the first zero-phase power output from the amplitude calculation unit 512FBd by the signal of the amplitude V zpn of the difference between the DC voltage components of the zero-phase voltages v Zp and v Zn . An amplitude command value I cir_FB that is a command value for the amplitude of the circulating current can be calculated.

フィードバック部５１２ＦＢは、低域通過フィルタ５１２ＦＢａから出力されるコンデンサ電圧平均差分値ΔＶＣ＿αと、低域通過フィルタ５１２ＦＢｆから出力されるコンデンサ電圧平均差分値ΔＶＣ＿βとが入力されて直流の循環電流の位相差の指令値である位相差指令値Φｃｉｒ＿ＦＢを演算する位相差演算部５１３ＦＢｉを有している。位相差演算部５１３ＦＢｉは、コンデンサ電圧平均差分値ΔＶＣ＿αに対するコンデンサ電圧平均差分値ΔＶＣ＿βの比を演算する演算部５１３ＦＢｉ－１を有している。位相差演算部５１３ＦＢｉは、演算部５１３ＦＢｉ－１から入力される演算結果の正接（タンジェント）の逆関数（アークタンジェント）を演算して直流の循環電流の位相差指令値Φｃｉｒ＿ＦＢを算出する算出部５１３ＦＢｉ－２を有している。直流の循環電流は、コンデンサ電圧平均差分値ΔＶＣ＿α，ΔＶＣ＿βと同位相である。このため、直流の循環電流の位相差指令値Φｃｉｒ＿ＦＢは、コンデンサ電圧平均差分値ΔＶＣ＿α，ΔＶＣ＿βを用いて算出することができる。 The feedback unit 512FB receives the capacitor voltage average difference value ΔV C_α output from the low-pass filter 512FBa and the capacitor voltage average difference value ΔV C_β output from the low-pass filter 512FBf, and calculates the level of the DC circulating current. It has a phase difference calculation unit 513FBi that calculates a phase difference command value Φ cir_FB that is a command value of the phase difference. The phase difference calculation section 513FBi has a calculation section 513FBi-1 that calculates the ratio of the capacitor voltage average difference value ΔV C_β to the capacitor voltage average difference value ΔV C_α . The phase difference calculation unit 513FBi is a calculation unit that calculates the phase difference command value Φ cir_FB of the DC circulating current by calculating the inverse function (arctangent) of the tangent of the calculation result input from the calculation unit 513FBi-1. 513FBi-2. The DC circulating current is in phase with the capacitor voltage average difference values ΔV C_α and ΔV C_β . Therefore, the phase difference command value Φ cir_FB of the DC circulating current can be calculated using the capacitor voltage average difference values ΔV C_α and ΔV C_β .

フィードバック部５１３ＦＢは、除算部５１３ＦＢｅから入力される直流の循環電流の振幅指令値Ｉｃｉｒ＿ＦＢの信号と、位相差演算部５１２ＦＢｉから入力される直流の循環電流の位相差指令値Φｃｉｒ＿ＦＢの信号とが入力される循環電流演算部５１３ＦＢｋを有している。循環電流演算部５１３ＦＢｋは、式（１４）で表される演算を実行して循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流第一指令値ｉｃｉｒ＿ｕ＿ＦＢ，ｉｃｉｒ＿ｖ＿ＦＢ，ｉｃｉｒ＿ｗ＿ＦＢを出力するように構成されている。循環電流演算部５１３ＦＢｋに入力される値は、コンデンサ電圧平均差分値に基づいている。このため、循環電流演算部５１３ＦＢｋが出力する循環電流第一指令値ｉｃｉｒ＿ｕ＿ＦＢ，ｉｃｉｒ＿ｖ＿ＦＢ，ｉｃｉｒ＿ｗ＿ＦＢは、現在のコンデンサ電圧平均差分値が小さくなるように補正するための補正値になる。 The feedback unit 513FB receives the signal of the DC circulating current amplitude command value I cir_FB inputted from the dividing unit 513FBe and the signal of the DC circulating current phase difference command value Φ cir_FB inputted from the phase difference calculation unit 512FBi. It has a circulating current calculation unit 513FBk that receives input. The circulating current calculation unit 513FBk executes the calculation expressed by equation (14) and outputs the circulating current first command values i cir_u_FB , i cir_v_FB , i cir_w_FB of the circulating currents i cir_u , i cir_v , i cir_w. It is configured. The value input to the circulating current calculation unit 513FBk is based on the capacitor voltage average difference value. Therefore, the circulating current first command values i cir_u_FB , i cir_v_FB , and i cir_w_FB output by the circulating current calculation unit 513FBk are correction values for correcting the current capacitor voltage average difference value to be small.

図８に示すように、電圧電流抑制部５１３に設けられたフィードフォワード部５１３ＦＦは、上記第１実施形態における除算部５１２ＦＦａと同一の構成を有する除算部５１２ＦＦａから出力される零相電圧ｖＺｐ，ｖＺｎの予備実効値Ｖｚｚの信号が入力される上限制限部５１３ＦＦｂを有している。上限制限部５１３ＦＦｂは、入力される予備実効値Ｖｚｚが上限値βＶｍａｘよりも大きい場合に、値を上限値βＶｍａｘに制限した、零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚを出力するように構成されている。一方、上限制限部５１３ＦＦｂは、入力される予備実効値Ｖｚｚが上限値βＶｍａｘ以下の場合には、予備実効値Ｖｚｚを零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚとして出力するように構成されている。 As shown in FIG. 8, the feedforward section 513FF provided in the voltage and current suppressing section 513 receives the zero-sequence voltage v Zp output from the dividing section 512FFa having the same configuration as the dividing section 512FFa in the first embodiment. It has an upper limit limiting section 513FFb to which a signal of preliminary effective value V zz of v Zn is input. The upper limit limiter 513FFb is configured to output an effective value V z of the zero-phase voltages v Zp and v Zn whose values are limited to the upper limit value βVmax when the input preliminary effective value V zz is larger than the upper limit value βVmax. It is composed of On the other hand, the upper limit limiter 513FFb outputs the preliminary effective value V zz as the effective value V z of the zero-phase voltages v Zp and v Zn when the input preliminary effective value V zz is less than the upper limit value βVmax. It is configured.

ここで、上限値βＶｍａｘのうちの「Ｖｍａｘ」は、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１Ｗｐが出力可能な残電圧であり、例えば系統電圧ｖｕ，ｖｖ，ｖｗの１５％程度の値になる。上限値βＶｍａｘのうちの「β」は、零相電圧ｖＺｐ，ｖＺｎの同一の電圧成分に相当する実効値Ｖｚに基づく第一零相電力と、零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎに基づく第二零相電力の注入比である。本実施形態による電力変換装置１では例えば、初期状態において第二零相電力よりも第一零相電力に重きを置いて注入比βの初期値が例えば０．７に設定される。注入比βの詳細については後述する。 Here, "Vmax" of the upper limit value βVmax is the value that can be output by the U-phase lower arm 31Un and upper arm 31Up, the V-phase lower arm 31Vn and upper arm 31Vp, and the W-phase lower arm 31Wn and upper arm 31Wp. This is the residual voltage, and has a value of, for example, about 15% of the system voltages v u , v v , v w . "β" of the upper limit value βVmax is the first zero-sequence power based on the effective value Vz corresponding to the same voltage component of the zero-sequence voltages v Zp and v Zn , and the direct current of the zero-sequence voltages v Zp and v Zn . This is the injection ratio of the second zero-sequence power based on the amplitude V zpn of the voltage component difference. In the power conversion device 1 according to the present embodiment, for example, in an initial state, more emphasis is placed on the first zero-sequence power than on the second zero-sequence power, and the initial value of the injection ratio β is set to, for example, 0.7. Details of the injection ratio β will be described later.

図８に示すように、フィードフォワード部５１３ＦＦに設けられた零相電圧演算部５１２ＦＦｂは、上限制限部５１３ＦＦｂから入力される零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚの信号と、フィードフォワード部５１３ＦＦの外部から入力される零相電圧ｖＺｐ，ｖＺｎの位相差Φｚの信号を用いて、式（１２）で表される演算を実行するように構成されている。 As shown in FIG. 8, the zero-phase voltage calculation unit 512FFb provided in the feedforward unit 513FF receives the signal of the effective value Vz of the zero-phase voltage v Zp and v Zn input from the upper limit limiting unit 513FFb, and the feedforward The unit 513FF is configured to execute the calculation expressed by equation (12) using a signal of phase difference Φ z between zero-phase voltages v Zp and v Zn inputted from the outside of the unit 513FF.

図８に示すように、フィードフォワード部５１３ＦＦは、残電圧Ｖｍａｘの信号と、注入比βの信号とが入力される振幅演算部５１３ＦＦｄを有している。振幅演算部５１３ＦＦｄは、例えば「（１－β）×Ｖｍａｘ」で表される演算を実行し、零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２を算出する。零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２は、零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎの１／２に相当する。 As shown in FIG. 8, the feedforward unit 513FF includes an amplitude calculation unit 513FFd to which the signal of the residual voltage Vmax and the signal of the injection ratio β are input. The amplitude calculation unit 513FFd executes the calculation expressed by "(1-β)×Vmax", for example, and calculates the amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn . The amplitude V zpn /2 of the zero-sequence voltages v Zp , v Zn corresponds to 1/2 of the amplitude V zpn of the difference between the DC voltage components of the zero-sequence voltages v Zp , v Zn .

フィードフォワード部５１３ＦＦは、振幅演算部５１３ＦＦｄから入力される零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号を２倍に増幅する増幅部５１３ＦＦｅを有している。増幅部５１３ＦＦｅは、零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２を２倍に増幅して零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎの信号を出力する。 The feedforward unit 513FF includes an amplifier unit 513FFe that doubles the signal of the amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn input from the amplitude calculation unit 513FFd. The amplification unit 513FFe doubles the amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn and outputs a signal with an amplitude V zpn of the difference between the DC voltage components of the zero-phase voltages v Zp and v Zn .

フィードフォワード部５１３ＦＦは、増幅部５１３ＦＦｅから出力された零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎの信号の極性を反転させた信号（負極性の信号）と、レグ間の電力を平衡化するために必要な残りの電力（以下、「必要残電力」と略記する場合がある）の信号とが入力される除算部５１３ＦＦｆを有している。必要残電力は、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎ及び系統電流ｉｕ，ｉｖ，ｉｗの実効値ＩＳを乗算した値を√３で除算した値から当該値を零相電圧ｖＺｐ，ｖＺｎの予備実効値Ｖｚｚに対する零相電圧ｖＺｐ，ｖＺｎの実効値Ｖｚとの比率を積算した値を減算して得られる。除算部５１３ＦＦｆは、必要残電力の信号を零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号で除算して直流の循環電流の振幅の指令値である振幅指令値Ｉｃｉｒ＿ＦＦを算出する。 The feedforward unit 513FF receives a signal (negative polarity signal) obtained by inverting the polarity of the signal having the amplitude V zpn of the difference between the DC voltage components of the zero-phase voltages v Zp and v Zn output from the amplification unit 513FFe, and It has a dividing unit 513FFf to which a signal of remaining power (hereinafter sometimes abbreviated as "required remaining power") necessary to balance the power of is input. The required remaining power is calculated by multiplying the effective value VS_n of the negative phase components of the grid voltages v u , v v , v w and the effective value I S of the grid currents i u , i v , i w divided by √3. The value is obtained by subtracting the value obtained by integrating the ratio of the effective value V z of the zero-phase voltages v Zp , v Zn to the preliminary effective value V zz of the zero-phase voltages v Zp , v Zn . The dividing unit 513FFf divides the signal of the required remaining power by the signal of the amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn to calculate an amplitude command value I cir_FF that is a command value of the amplitude of the DC circulating current. .

フィードフォワード部５１３ＦＦは、除算部５１３ＦＦｆから入力される直流の循環電流の振幅指令値Ｉｃｉｒ＿ＦＦの信号と、直流の循環電流の位相差Φｃｉｒ＿ＦＦの信号とが入力される循環電流演算部５１３ＦＦｇを有している。循環電流演算部５１３ＦＦｇに入力される直流の循環電流の位相差Φｃｉｒ＿ＦＦは、系統電圧ｖｕ，ｖｖ，ｖｗの位相に対する系統電流ｉｕの位相差Φｐｆを系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の位相差Φｖｎから減算して得られる。循環電流演算部５１３ＦＦｇは、直流の循環電流の振幅指令値Ｉｃｉｒ＿ＦＦの信号と、直流の循環電流の位相差Φｃｉｒ＿ＦＦの信号とを用いて、式（１４）で表される演算を実行し、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流第二指令値ｉｃｉｒ＿ｕ＿ＦＦ，ｉｃｉｒ＿ｖ＿ＦＦ，ｉｃｉｒ＿ｗ＿ＦＦを出力するように構成されている。 The feedforward unit 513FF includes a circulating current calculation unit 513FFg to which the signal of the DC circulating current amplitude command value I cir_FF input from the dividing unit 513FFf and the signal of the DC circulating current phase difference Φ cir_FF are input. are doing. The phase difference Φ cir_FF of the DC circulating current input to the circulating current calculation unit 513FFg is the phase difference Φ pf of the system current i u with respect to the phase of the system voltages v u , v v , v w as the phase difference Φ pf of the system voltage v u , v v , v w , v w by subtracting it from the phase difference Φ vn of the anti-phase components. The circulating current calculation unit 513FFg executes the calculation expressed by equation (14) using the signal of the amplitude command value I cir_FF of the DC circulating current and the signal of the phase difference Φ cir_FF of the DC circulating current, It is configured to output circulating current second command values i cir_u_FF , i cir_v_FF , i cir_w_FF of the circulating currents i cir_u , i cir_v , i cir_w .

本実施形態による電力変換装置１では、上記第１実施形態による電力変換装置１と同様に、系統電圧ｖｕ，ｖｖ，ｖｗの逆相成分の実効値ＶＳ＿ｎが判ると、レグ間に生じるコンデンサＣ１の電圧の不平衡状態の程度が予測できる。このため、フィードフォワード部５１３ＦＦは、検出値から予測されるコンデンサＣ１の電圧の不平衡状態に基づく循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流第二指令値ｉｃｉｒ＿ｕ＿ＦＦ，ｉｃｉｒ＿ｖ＿ＦＦ，ｉｃｉｒ＿ｗ＿ＦＦを循環電流演算部５１３ＦＦｇから出力する。 In the power converter 1 according to the present embodiment, similarly to the power converter 1 according to the first embodiment, when the effective value V S_n of the negative phase component of the grid voltages v u , v v , v w is known, the The extent of the resulting unbalanced voltage across capacitor C1 can be predicted. Therefore, the feedforward unit 513FF sets circulating current second command values i cir_u_FF , i cir_v_FF , i cir_w_FF of the circulating currents i cir_u , i cir_v , i cir_w based on the unbalanced state of the voltage of the capacitor C1 predicted from the detected values. is output from the circulating current calculation unit 513FFg.

図８に示すように、電圧電流抑制部５１３は、循環電流演算部５１３ＦＢｋから入力される循環電流第一指令値ｉｃｉｒ＿ｕ＿ＦＢ，ｉｃｉｒ＿ｖ＿ＦＢ，ｉｃｉｒ＿ｗ＿ＦＢの信号と、循環電流演算部５１３ＦＦｇから入力される循環電流第二指令値ｉｃｉｒ＿ｕ＿ＦＦ，ｉｃｉｒ＿ｖ＿ＦＦ，ｉｃｉｒ＿ｗ＿ＦＦの信号とを加算する加算部５１３Ｆａを有している。加算部５１３Ｆａは、検出値に基づく循環電流第二指令値ｉｃｉｒ＿ｕ＿ＦＦ，ｉｃｉｒ＿ｖ＿ＦＦ，ｉｃｉｒ＿ｗ＿ＦＦの信号を、現在のコンデンサ電圧平均差分値が小さく補正するための補正値としての循環電流第一指令値ｉｃｉｒ＿ｕ＿ＦＢ，ｉｃｉｒ＿ｖ＿ＦＢ，ｉｃｉｒ＿ｗ＿ＦＢで補正して、循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆを出力する。これにより、電圧電流抑制部５１３から出力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆは、コンデンサ電圧平均差分値を抑制させるための指令値となる。循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆは、循環電流ｉｃｉｒ＿ｕの指令値であり、循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆは、循環電流ｉｃｉｒ＿ｖの指令値であり、循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆは、循環電流ｉｃｉｒ＿ｗの指令値である。 As shown in FIG. 8, the voltage and current suppressing unit 513 receives signals of circulating current first command values i cir_u_FB , i cir_v_FB , and i cir_w_FB input from the circulating current calculating unit 513FBk, and signals input from the circulating current calculating unit 513FFg. It has an adding section 513Fa that adds the signals of the circulating current second command values i cir_u_FF , i cir_v_FF , and i cir_w_FF . The adding unit 513Fa uses the circulating current first command value as a correction value for correcting the signals of the circulating current second command values i cir_u_FF , i cir_v_FF , i cir_w_FF based on the detected values to make the current capacitor voltage average difference value small. The circulating current command values i cir_u_ref , i cir_v_ref , i cir_w_ref are output by correcting them using i cir_u_FB , i cir_v_FB , i cir_w_FB . Thereby, the circulating current command values i cir_u_ref , i cir_v_ref , and i cir_w_ref output from the voltage and current suppressing section 513 become command values for suppressing the capacitor voltage average difference value. Circulating current command value i cir_u_ref is a command value of circulating current i cir_u , circulating current command value i cir_v_ref is a command value of circulating current i cir_v , and circulating current command value i cir_w_ref is a command value of circulating current i cir_w . It is a value.

図８に示すように、電圧電流抑制部５１３は、振幅演算部５１３ＦＦｄから入力される零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号と、零相電圧演算部５１２ＦＦｂから入力される零相電圧ｖＺｐ，ｖＺｎの指令値の信号とを加算する加算部５１３Ｆｂを有している。加算部５１３Ｆｂは、零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号と、零相電圧ｖＺｐ，ｖＺｎの指令値の信号とを加算して零相電圧ｖＺｐの電圧指令値ｖＺｐ＿ｒｅｆを出力する。 As shown in FIG. 8, the voltage and current suppressing unit 513 receives signals of amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn input from the amplitude calculating unit 513FFd and input from the zero-phase voltage calculating unit 512FFb. It has an adding section 513Fb that adds the signals of the command values of the zero-phase voltages v Zp and v Zn . The adding unit 513Fb adds the signal of the amplitude V zpn /2 of the zero-phase voltages v Zp , v Zn and the signal of the command value of the zero-phase voltages v Zp , v Zn to obtain the voltage command value of the zero-phase voltage v Zp . Output v Zp_ref .

図８に示すように、電圧電流抑制部５１３は、振幅演算部５１３ＦＦｄから入力される零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号の極性を反転させた信号（負極性の信号）と、零相電圧演算部５１２ＦＦｂから入力される零相電圧ｖＺｐ，ｖＺｎの指令値の信号とを加算する加算部５１３Ｆｃを有している。加算部５１３Ｆｃは、零相電圧ｖＺｐ，ｖＺｎの指令値の信号から零相電圧ｖＺｐ，ｖＺｎの振幅Ｖｚｐｎ／２の信号を減算するのと等価の演算を実行して零相電圧ｖＺｎの電圧指令値ｖＺｎ＿ｒｅｆを出力する。 As shown in FIG. 8, the voltage and current suppressor 513 generates a signal (a negative polarity signal) in which the polarity of the signal with amplitude V zpn /2 of the zero-phase voltages v Zp and v Zn inputted from the amplitude calculation unit 513FFd is inverted. ) and signals of command values of zero-phase voltages v Zp and v Zn inputted from zero-phase voltage calculating section 512FFb. The adder 513Fc performs an operation equivalent to subtracting the signal of the amplitude V zpn /2 of the zero-sequence voltage v Zp , v Zn from the signal of the command value of the zero-sequence voltage v Zp , v Zn to obtain the zero-sequence voltage. A voltage command value vZn_ref of vZn is output.

ところで、系統条件によっては、式（１６）の右辺の第１項の値が大きくなりすぎて、注入比βが初期値（例えば０．７）では、レグ間の電力平衡化の制御が追いつかなくなる場合がある。ここで、レグ間の電力平衡化の制御が追いつかなくなる場合とは、後述する欠損故障の深刻度合いが０．５［ｐ．ｕ．］よりも小さくなる、深刻な系統故障条件の場合である。厳密な値は、ＳＴＡＴＣＯＭとしての電力変換装置の設計仕様や系統故障の種類、系統故障地点からＳＴＡＴＣＯＭとしての電力変換装置の間に設置されている変圧器の巻き線の種類などに依存する。その場合には、電力変換装置１は、レグ間の電力の平衡化制御能力が最大となるように、最適な注入比βを計算し直して再設定するように構成されている。ここで、最適な注入比βの計算方法について説明する。 By the way, depending on the system conditions, the value of the first term on the right side of equation (16) becomes too large, and when the injection ratio β is at the initial value (for example, 0.7), the power balancing control between the legs cannot keep up. There are cases. Here, the case where the control of power balancing between legs cannot keep up means that the seriousness of the loss failure, which will be described later, is 0.5 [p. u. ] is the case for severe system failure conditions. The exact value depends on the design specifications of the power converter as STATCOM, the type of system failure, the type of winding of the transformer installed between the system failure point and the power converter as STATCOM, etc. In that case, the power conversion device 1 is configured to recalculate and reset the optimal injection ratio β so that the power balancing control ability between the legs is maximized. Here, a method for calculating the optimum injection ratio β will be explained.

電力変換装置１に設けられた制御装置５は、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの少なくとも１つが主回路部３を構成する部品の発熱上限値やピーク電流上限値から決定される最大値Ｉｍａｘに達した時点で、注入比βを最適値に更新する。式（１７）に示すように、式（１６）において左辺がゼロになるように、右辺の第２項及び第３項を調整することにより、三相不平衡系統条件によって発生するレグ間の電力不平衡状態を相殺できる。 The control device 5 provided in the power converter 1 controls the circulating currents i cir_u , i cir_v , and i cir_w to a maximum value determined from the heat generation upper limit value and the peak current upper limit value of the components constituting the main circuit section 3 . When Imax is reached, the injection ratio β is updated to the optimum value. As shown in Equation (17), by adjusting the second and third terms on the right side so that the left side becomes zero in Equation (16), the power between the legs generated by the three-phase unbalanced system condition can be calculated. Unbalanced conditions can be offset.

Figure 0007375553000016
Figure 0007375553000016

循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗが最大値Ｉｍａｘに達した時点では、式（１７）は、式(１８)のように表すことができる。式（１８）を満たす注入比βが最適値である。 At the time when the circulating currents i cir_u , i cir_v , i cir_w reach the maximum value Imax, equation (17) can be expressed as equation (18). The injection ratio β that satisfies equation (18) is the optimal value.

Figure 0007375553000017
Figure 0007375553000017

このように、制御装置５は、下側中性点３２ｎの零相電圧ｖＺｎ及び上側中性点３２ｐの零相電圧ｖＺｐのそれぞれの電圧成分の調整に基づいて制御する第一零相電力と、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの調整に基づく第二零相電力との注入比βを、下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐが出力可能な最大電圧に基づく値（すなわち残電圧Ｖｍａｘ）と、交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎ（第一コイルの一例）及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐ（第二コイルの一例）の接続部の電圧（すなわち系統電圧ｖｕ，ｖｖ，ｖｗ）に基づく値と、当該電圧成分と、零相電圧ｖＺｎ及び零相電圧ｖＺｐの電圧差とに基づいて調整するように構成されている。下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐが出力可能な最大電圧に基づく値は、式（１７）及び式（１８）の右辺に示す残電圧Ｖｍａｘに相当する。交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎ及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐの接続部の電圧に基づく値は、式（１７）及び式（１８）の右辺中の第１項で表される電力に相当する。零相電圧ｖＺｎ，Ｚｐの電圧成分は、式（１７）及び式（１８）の右辺中に示す零相電圧ｖＺｎ，Ｚｐの実効値Ｖｚに相当する。零相電圧ｖＺｎと零相電圧ｖＺｐとの電圧差は、零相電圧ｖＺｐ，ｖＺｎの直流電圧成分の差分の振幅Ｖｚｐｎ、すなわち式（１７）及び式（１８）の右辺中に示す「（１－β）Ｖｍａｘ」に相当する。 In this manner, the control device 5 controls the first zero-sequence power to be controlled based on the adjustment of the respective voltage components of the zero-sequence voltage vZn of the lower neutral point 32n and the zero-sequence voltage vZp of the upper neutral point 32p. and the injection ratio β with the second zero-phase power based on the adjustment of the circulating currents i cir_u , i cir_v , i cir_w to the maximum voltage that the lower arms 31Un, 31Vn, 31Wn and the upper arms 31Up, 31Vp, 31Wp can output. based value (i.e. residual voltage Vmax) and the voltage at the connection part of AC reactors 312Un, 312Vn, 312Wn (an example of a first coil) and AC reactors 312Up, 312Vp, 312Wp (an example of a second coil) (i.e., a system voltage v u , v v , v w ), the voltage component, and the voltage difference between the zero-sequence voltage v Zn and the zero-sequence voltage v Zp . The value based on the maximum voltage that can be output by the lower arms 31Un, 31Vn, 31Wn and the upper arms 31Up, 31Vp, 31Wp corresponds to the residual voltage Vmax shown on the right side of equations (17) and (18). The value based on the voltage at the connection portion of the AC reactors 312Un, 312Vn, 312Wn and the AC reactors 312Up, 312Vp, 312Wp corresponds to the power expressed by the first term on the right side of equations (17) and (18). The voltage component of the zero-sequence voltage v Zn , Zp corresponds to the effective value V z of the zero-sequence voltage v Zn , Zp shown on the right side of equations (17) and (18). The voltage difference between the zero-sequence voltage v Zn and the zero-sequence voltage v Zp is the amplitude V zpn of the difference between the DC voltage components of the zero-sequence voltages v Zp and v Zn , that is, on the right side of equations (17) and (18). This corresponds to "(1-β)Vmax" shown in FIG.

図９は、レグ間電力平衡化制御部５ａに設けられたアーム電圧指令値生成部５２の概略構成の一例を示すブロック図である。図９では、理解を容易にするため、アーム電圧指令値生成部５２に接続されたコンデンサ電圧平衡化制御部５１、電流調整部５ｂ及びゲートパルス信号生成部５ｃ並びにゲートパルス信号生成部５ｃに接続されたキャリア波生成部５ｄが併せて図示されている。 FIG. 9 is a block diagram showing an example of a schematic configuration of the arm voltage command value generation section 52 provided in the inter-leg power balancing control section 5a. In FIG. 9, for ease of understanding, the capacitor voltage balancing control section 51 connected to the arm voltage command value generation section 52, the current adjustment section 5b, the gate pulse signal generation section 5c, and the connection to the gate pulse signal generation section 5c are shown. A carrier wave generating section 5d is also shown.

図９に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＵ相の下アーム３１Ｕｎの出力電流ｉＵｎ及びＵ相の上アーム３１Ｕｐの出力電流ｉＵｐのそれぞれの電流信号を加算する加算部５２１ｕを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｕから出力される加算信号を２分の１に減算する減算部５２２ｕを有している。アーム電圧指令値生成部５２は、加算部５２１ｕ及び減算部５２２ｕによって、現時点でＵ相レグ３１Ｕを循環する循環電流ｉｃｉｒ＿ｕを算出することができる。加算部５２１ｕ及び減算部５２２ｕは、Ｕ相の下アーム３１Ｕｎに流れる出力電流ｉＵｎとＵ相の上アーム３１Ｕｐに流れる出力電流ｉＵｐとを用いて循環電流ｉｃｉｒ＿ｕを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｕの電流値は、Ｕ相の下アーム３１Ｕｎに流れる出力電流ｉＵｎ及びＵ相の上アーム３１Ｕｐに流れる出力電流ｉＵｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 9, the arm voltage command value generation unit 52 generates an output current i Un of the U-phase lower arm 31 Un and an output current i Un of the U-phase upper arm 31 Up input from the capacitor voltage balancing control unit 51. It has an adding section 521u that adds up the respective current signals of Up . Further, the arm voltage command value generation section 52 includes a subtraction section 522u that subtracts the addition signal output from the addition section 521u by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_u circulating through the U-phase leg 31U at the current time using the addition unit 521u and the subtraction unit 522u. The addition unit 521u and the subtraction unit 522u are an example of a calculation unit that calculates the circulating current i cir_u using the output current i Un flowing to the U-phase lower arm 31Un and the output current i Up flowing to the U-phase upper arm 31Up. Equivalent to. In this embodiment, the current value of the circulating current i cir_u is half the sum of the current values of the output current i Un flowing to the U-phase lower arm 31Un and the output current i Up flowing to the U-phase upper arm 31Up. become.

アーム電圧指令値生成部５２は、減算部５２２ｕから出力される循環電流ｉｃｉｒ＿ｕと、コンデンサ電圧平衡化制御部５１の電圧電流抑制部５１３に設けられた加算部５１３Ｆａ（図８参照）から入力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｕを有している。加算部５２３ｕは、循環電流ｉｃｉｒ＿ｕの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｕの電流信号から循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの信号を減算する。 The arm voltage command value generation unit 52 receives the circulating current i cir_u output from the subtraction unit 522u and the addition unit 513Fa (see FIG. 8) provided in the voltage and current suppression unit 513 of the capacitor voltage balancing control unit 51. The adder 523u is provided with a signal obtained by inverting the polarity of the circulating current command value i cir_u_ref . The adding unit 523u adds the current signal of the circulating current icir_u and the signal of the circulating current command value i cir_u_ref whose polarity is inverted, that is, subtracts the signal of the circulating current command value i cir_u_ref from the current signal of the circulating current i cir_u .

アーム電圧指令値生成部５２は、加算部５２３ｕに接続されたＰ制御部５２４ｕを有している。Ｐ制御部５２４ｕは、加算部５２３ｕから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｕにおいて施される比例演算には、加算部５２３ｕでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｕは、電流調整部５ｂで生成されるアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｕ＿ｃｉｒ＿ｒｅｆを生成することができる。アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＵ相交流電源２１１とＵ相レグ３１Ｕとの間で入流出させる無効電圧の指令値である。 The arm voltage command value generation section 52 includes a P control section 524u connected to an addition section 523u. The P control section 524u is configured to perform proportional control on the signal input from the addition section 523u. The proportional calculation performed in the P control section 524u includes a parameter for converting the unit of the addition result in the addition section 523u from current to voltage. Thereby, the P control unit 524u can generate the arm voltage command correction value v u_cir_ref for correcting the arm voltage command value v u_acr_ref generated by the current adjustment unit 5b. The arm voltage command value v u_acr_ref is a command value of a reactive voltage to be input/output between the U-phase AC power supply 211 and the U-phase leg 31U of the three-phase power system 2.

本実施形態におけるアーム電圧指令値生成部５２のＰ制御部５２４ｕ以降の構成は、上記第１実施形態によるアーム電圧指令値生成部５２のＰ制御部５２４ｕ以降の構成と同様であるため、説明は省略する。 The configuration after the P control unit 524u of the arm voltage command value generation unit 52 in this embodiment is the same as the configuration after the P control unit 524u of the arm voltage command value generation unit 52 according to the first embodiment, so the description will be Omitted.

図９に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＶ相の下アーム３１Ｖｎの出力電流ｉＶｎ及びＶ相の上アーム３１Ｖｐの出力電流ｉＵｐのそれぞれの電流信号を加算する加算部５２１ｖを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｖから出力される加算信号を２分の１に減算する減算部５２２ｖを有している。アーム電圧指令値生成部５２は、加算部５２１ｖ及び減算部５２２ｖによって、現時点でＶ相レグ３１Ｖを循環する循環電流ｉｃｉｒ＿ｖを算出することができる。加算部５２１ｖ及び減算部５２２ｖは、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに流れる出力電流ｉＶｎとＶ相レグ３１Ｖの上アーム３１Ｖｐに流れる出力電流ｉＶｐとを用いて循環電流ｉｃｉｒ＿ｖを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｖの電流値は、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに流れる出力電流ｉＶｎ及びＶ相レグ３１Ｖの上アーム３１Ｖｐに流れる出力電流ｉＶｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 9, the arm voltage command value generation unit 52 generates an output current iVn of the V-phase lower arm 31Vn and an output current iUp of the V-phase upper arm 31Vp input from the capacitor voltage balancing control unit 51. It has an adding section 521v that adds the respective current signals. Further, the arm voltage command value generation section 52 includes a subtraction section 522v that subtracts the addition signal output from the addition section 521v by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_v circulating through the V-phase leg 31V at the current time using the addition unit 521v and the subtraction unit 522v. The adding unit 521v and the subtracting unit 522v calculate the circulating current i cir_v using the output current i Vn flowing to the lower arm 31Vn of the V-phase leg 31V and the output current i Vp flowing to the upper arm 31Vp of the V-phase leg 31V. This corresponds to an example of the section. In this embodiment, the current value of the circulating current i cir_v is the sum of the respective current values of the output current i Vn flowing to the lower arm 31Vn of the V-phase leg 31V and the output current i Vp flowing to the upper arm 31Vp of the V-phase leg 31V. will be half the value.

アーム電圧指令値生成部５２は、減算部５２２ｖから出力される循環電流ｉｃｉｒ＿ｖと、コンデンサ電圧平衡化制御部５１の電圧電流抑制部５１３に設けられた加算部５１３Ｆａ（図８参照）から入力される循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｖを有している。加算部５２３ｖは、循環電流ｉｃｉｒ＿ｖの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｖの電流信号から循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの信号を減算する。 The arm voltage command value generation unit 52 receives the circulating current i cir_v output from the subtraction unit 522v and the addition unit 513Fa (see FIG. 8) provided in the voltage and current suppression unit 513 of the capacitor voltage balancing control unit 51. The adder 523v is provided with a signal obtained by inverting the polarity of the circulating current command value i cir_v_ref . The adding unit 523v adds the current signal of the circulating current i cir_v and the signal of the circulating current command value i cir_v_ref with the polarity inverted, that is, subtracts the signal of the circulating current command value i cir_v_ref from the current signal of the circulating current i cir_v .

アーム電圧指令値生成部５２は、加算部５２３ｖに接続されたＰ制御部５２４ｖを有している。Ｐ制御部５２４ｖは、加算部５２３ｖから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｖにおいて施される比例演算には、加算部５２３ｖでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｖは、電流調整部５ｂで生成されるアーム電圧指令値ｖＶ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｖ＿ｃｉｒ＿ｒｅｆを生成することができる。アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＶ相交流電源２１２とＶ相レグ３１Ｖとの間で入流出させる無効電圧の指令値である。 The arm voltage command value generation section 52 has a P control section 524v connected to an addition section 523v. The P control section 524v is configured to perform proportional control on the signal input from the addition section 523v. The proportional calculation performed in the P control section 524v includes a parameter for converting the unit of the addition result in the addition section 523v from current to voltage. Thereby, the P control unit 524v can generate an arm voltage command correction value vv_cir_ref for correcting the arm voltage command value vV_acr_ref generated by the current adjustment unit 5b. The arm voltage command value v v_acr_ref is a command value of a reactive voltage to be input/output between the V-phase AC power supply 212 and the V-phase leg 31V of the three-phase power system 2.

本実施形態におけるアーム電圧指令値生成部５２のＰ制御部５２４ｖ以降の構成は、上記第１実施形態によるアーム電圧指令値生成部５２のＰ制御部５２４ｖ以降の構成と同様であるため、説明は省略する。 The configuration after the P control unit 524v of the arm voltage command value generation unit 52 in this embodiment is the same as the configuration after the P control unit 524v of the arm voltage command value generation unit 52 according to the first embodiment, so the description will be Omitted.

図９に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＷ相の下アーム３１Ｗｎの出力電流ｉＷｎ及びＷ相の上アーム３１Ｗｐの出力電流ｉＷｐのそれぞれの電流信号を加算する加算部５２１ｗを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｗから出力される加算信号を２分の１に減算する減算部５２２ｗを有している。アーム電圧指令値生成部５２は、加算部５２１ｗ及び減算部５２２ｗによって、現時点でＷ相レグ３１Ｗを循環する循環電流ｉｃｉｒ＿ｗを算出することができる。加算部５２１ｗ及び減算部５２２ｗは、Ｗ相の下アーム３１Ｗｎに流れる出力電流ｉＷｎとＷ相の上アーム３１Ｗｐに流れる出力電流ｉＷｐとを用いて循環電流ｉｃｉｒ＿ｗを算出する算出部の一例に相当する。本実施形態では、循環電流ｉｃｉｒ＿ｗの電流値は、Ｗ相の下アーム３１Ｗｎに流れる出力電流ｉＷｎ及びＷ相の上アーム３１Ｗｐに流れる出力電流ｉＷｐのそれぞれの電流値の和の半分の値になる。 As shown in FIG. 9, the arm voltage command value generation unit 52 generates an output current iWn of the W-phase lower arm 31Wn and an output current iWp of the W-phase upper arm 31Wp input from the capacitor voltage balancing control unit 51. It has an adding section 521w that adds the respective current signals. Further, the arm voltage command value generation section 52 includes a subtraction section 522w that subtracts the addition signal output from the addition section 521w by half. The arm voltage command value generation unit 52 can calculate the circulating current i cir_w circulating through the W-phase leg 31W at the current time using the addition unit 521w and the subtraction unit 522w. The addition unit 521w and the subtraction unit 522w are an example of a calculation unit that calculates the circulating current i cir_w using the output current i Wn flowing to the W-phase lower arm 31Wn and the output current i Wp flowing to the W-phase upper arm 31Wp. Equivalent to. In this embodiment, the current value of the circulating current i cir_w is half the sum of the respective current values of the output current i Wn flowing to the W-phase lower arm 31Wn and the output current i Wp flowing to the W-phase upper arm 31Wp. become.

アーム電圧指令値生成部５２は、減算部５２２ｗから出力される循環電流ｉｃｉｒ＿ｗと、コンデンサ電圧平衡化制御部５１の電圧電流抑制部５１３に設けられた加算部５１３Ｆａ（図８参照）から入力される循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｗを有している。加算部５２３ｗは、循環電流ｉｃｉｒ＿ｗの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｗの電流信号から循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの信号を減算する。 The arm voltage command value generation unit 52 receives the circulating current i cir_w output from the subtraction unit 522w and the addition unit 513Fa (see FIG. 8) provided in the voltage and current suppression unit 513 of the capacitor voltage balancing control unit 51. The adder 523w receives a signal obtained by inverting the polarity of the circulating current command value i cir_w_ref . The adding unit 523w adds the current signal of the circulating current icir_w and the signal of the circulating current command value i cir_w_ref whose polarity is inverted, that is, subtracts the signal of the circulating current command value i cir_w_ref from the current signal of the circulating current i cir_w .

アーム電圧指令値生成部５２は、加算部５２３ｗに接続されたＰ制御部５２４ｗを有している。Ｐ制御部５２４ｗは、加算部５２３ｗから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｗにおいて施される比例演算には、加算部５２３ｗでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｗは、電流調整部５ｂで生成されるアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖｗ＿ｃｉｒ＿ｒｅｆを生成することができる。アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＷ相交流電源２１３とＷ相レグ３１Ｗとの間で入流出させる無効電圧の指令値である。 The arm voltage command value generation section 52 includes a P control section 524w connected to an addition section 523w. The P control section 524w is configured to perform proportional control on the signal input from the addition section 523w. The proportional calculation performed in the P control section 524w includes a parameter for converting the unit of the addition result in the addition section 523w from current to voltage. Thereby, the P control unit 524w can generate the arm voltage command correction value v w_cir_ref for correcting the arm voltage command value v w_acr_ref generated by the current adjustment unit 5b. The arm voltage command value v w_acr_ref is a command value of a reactive voltage to be input/output between the W-phase AC power supply 213 and the W-phase leg 31W of the three-phase power system 2.

本実施形態におけるアーム電圧指令値生成部５２のＰ制御部５２４ｗ以降の構成は、上記第１実施形態によるアーム電圧指令値生成部５２のＰ制御部５２４ｗ以降の構成と同様であるため、説明は省略する。 The configuration after the P control unit 524w of the arm voltage command value generation unit 52 in this embodiment is the same as the configuration after the P control unit 524w of the arm voltage command value generation unit 52 according to the first embodiment, so the description will be Omitted.

このように、本実施形態におけるアーム電圧指令値生成部５２は、循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆ及び電圧指令値ｖＺｐ＿ｒｅｆ，ｖＺｎ＿ｒｅｆに基づいて、アーム電圧指令値ｖＵｎ＿ｒｅｆ，Ｖｎ＿ｒｅｆ，Ｗｎ＿ｒｅｆを生成するように構成されている。これにより、アーム電圧指令値生成部５２は、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗ及び零相電圧ｖＺｐ，ｖＺｎを調整してコンデンサＣ１の不平衡状態を抑制させ、流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗの平衡（バランス）を制御することができる。 In this way, the arm voltage command value generation unit 52 in this embodiment generates the arm voltage command values v Un_ref , Vn_ref based on the circulating current command values i cir_u_ref , i cir_v_ref , i cir_w_ref and the voltage command values v Zp_ref , v Zn_ref . , Wn_ref . Thereby, the arm voltage command value generation unit 52 adjusts the circulating currents i cir_u , i cir_v , i cir_w and the zero-phase voltages v Zp , v Zn to suppress the unbalanced state of the capacitor C1, and the inflow power Δp _U , The balance between Δp _V and Δp _W can be controlled.

以上説明したように、本実施形態による電力変換装置１は、上記第１実施形態による電力変換装置１の構成に加えて、下側中性点３２ｎの零相電圧ｖＺｎと上側中性点３２ｐの零相電圧ｖＺｐとの電圧差並びにＵ相レグ３１Ｕに流れる循環電流ｉｕ＿ｃｉｒ、Ｖ相レグ３１Ｖに流れる循環電流ｉｖ＿ｃｉｒ及びＷ相レグ３１Ｗに流れる循環電流ｉｗ＿ｃｉｒの少なくとも一方を調整して第二零相電力（第二電力の一例）を制御することが可能なレグ間電力平衡化制御部５ａを備えている。 As described above, in addition to the configuration of the power converter 1 according to the first embodiment, the power converter 1 according to the present embodiment has a zero-sequence voltage v Zn at the lower neutral point 32n and the upper neutral point 32p. and the zero-sequence voltage v Zp , and at least one of the circulating current i u_cir flowing in the U-phase leg 31U, the circulating current i v_cir flowing in the V-phase leg 31V, and the circulating current i w_cir flowing in the W-phase leg 31W. It includes an inter-leg power balancing control section 5a that can control second zero-phase power (an example of second power).

これにより、本実施形態による電力変換装置１は、上記第１実施形態による電力変換装置１と同様の効果が得られる。さらに、本実施形態による電力変換装置１は、流入電力Δｐ＿Ｕ，Δｐ＿Ｖ，Δｐ＿Ｗの平衡（バランス）を制御するために、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗも用いることができる。 Thereby, the power conversion device 1 according to this embodiment can obtain the same effects as the power conversion device 1 according to the first embodiment. Furthermore, the power conversion device 1 according to the present embodiment can also use circulating currents i cir_u , i cir_v , i cir_w in order to control the balance of the inflow powers Δp _U , Δp _V , Δp _W .

（第１実施形態及び第２実施形態による電力変換装置の効果）
次に、上記第１実施形態及び上記第２実施形態による電力変換装置の効果について図１０から図１２を用いて説明する。図１０は、上記第１実施形態による電力変換装置と同様の方法、すなわち零相電圧に基づく注入電力を注入してレグ間の電力の不平衡状態を制御した場合の、系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。図１１は、上記第２実施形態による電力変換装置と同様の方法、すなわち零相電圧に基づく注入電力並びに循環電流及び零相電圧の電圧差に基づく注入電力を注入してレグ間の電力の不平衡状態を制御した場合の、系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。図１２は、参考例として循環電流及び零相電圧の電圧差に基づく注入電力を注入してレグ間の電力の不平衡状態を制御した場合の、系統故障時の無効電力最大値のシミュレーション結果を示すグラフである。 (Effects of the power conversion device according to the first embodiment and the second embodiment)
Next, effects of the power converter devices according to the first embodiment and the second embodiment will be explained using FIGS. 10 to 12. FIG. 10 shows the reactive power at the time of a grid failure when the power conversion device according to the first embodiment described above uses a method similar to that of the power converter according to the first embodiment, that is, when the injected power based on the zero-sequence voltage is injected to control the power unbalanced state between the legs. It is a graph showing the simulation result of the maximum value. FIG. 11 shows a method similar to that of the power converter according to the second embodiment, that is, injecting power based on the zero-sequence voltage and injecting power based on the voltage difference between the circulating current and the zero-sequence voltage to eliminate power imbalance between legs. It is a graph which shows the simulation result of the maximum value of reactive power at the time of a system failure when an equilibrium state is controlled. As a reference example, Figure 12 shows the simulation results of the maximum value of reactive power in the event of a grid failure when the power imbalance between legs is controlled by injecting power based on the voltage difference between circulating current and zero-sequence voltage. This is a graph showing.

図１０から図１２中に示すグラフの横軸は、系統故障の深刻度合い（Ｖｏｌｔａｇｅ Ｄｉｐ Ｓｅｖｅｒｉｔｙ）［ｐ．ｕ．］を表し、当該グラフの縦軸は、無効電流［ｐ．ｕ．］を表している。系統故障の深刻度合いは、「１」に近づくほど系統短絡故障に伴う系統電圧降下が小さく、「０」に近づくほど系統電圧降下が大きいことを示す。図１０中に示す三角印を結ぶ曲線Ｌ１は、１相地絡の系統故障時の無効電力最大値の特性を表している。図１０中に示す丸印を結ぶ直線Ｌ２は、２相短絡の系統故障時の無効電力最大値の特性を表している。図１０中に示すバツ印を結ぶ直線Ｌ３は、２相地絡の系統故障時の無効電力最大値の特性を表している。図１１中に示す三角印を結ぶ曲線Ｌ４は、１相地絡の系統故障時の無効電力最大値の特性を表している。図１１中に示す丸印を結ぶ直線Ｌ５は、２相短絡の系統故障時の無効電力最大値の特性を表している。図１１中に示すバツ印を結ぶ直線Ｌ６は、２相地絡の系統故障時の無効電力最大値の特性を表している。図１２中に示す三角印を結ぶ曲線Ｌ７は、１相地絡の系統故障時の無効電力最大値の特性を表している。図１２中に示す丸印を結ぶ曲線Ｌ８は、２相短絡の系統故障時の無効電力最大値の特性を表している。図１２中に示すバツ印を結ぶ曲線Ｌ９は、２相地絡の系統故障時の無効電力最大値の特性を表している。 The horizontal axes of the graphs shown in FIGS. 10 to 12 indicate the severity of system failure (Voltage Dip Severity) [p. u. ], and the vertical axis of the graph represents the reactive current [p. u. ] represents. The degree of severity of a grid failure indicates that the closer it is to "1", the smaller the grid voltage drop caused by the grid short circuit fault, and the closer it is to "0", the larger the grid voltage drop. A curve L1 connecting the triangle marks shown in FIG. 10 represents the characteristic of the maximum value of reactive power at the time of a one-phase ground fault system failure. A straight line L2 connecting the circles shown in FIG. 10 represents the characteristic of the maximum value of reactive power at the time of a two-phase short-circuit system failure. A straight line L3 connecting the cross marks shown in FIG. 10 represents the characteristic of the maximum value of reactive power at the time of a two-phase ground fault system failure. A curve L4 connecting the triangle marks shown in FIG. 11 represents the characteristic of the maximum value of reactive power at the time of a one-phase ground fault system failure. A straight line L5 connecting the circles shown in FIG. 11 represents the characteristic of the maximum value of reactive power at the time of a two-phase short-circuit system failure. A straight line L6 connecting the cross marks shown in FIG. 11 represents the characteristic of the maximum value of reactive power at the time of a two-phase ground fault system failure. A curve L7 connecting the triangle marks shown in FIG. 12 represents the characteristic of the maximum value of reactive power at the time of a one-phase ground fault system failure. A curve L8 connecting the circles shown in FIG. 12 represents the characteristic of the maximum value of reactive power at the time of a two-phase short-circuit system failure. A curve L9 connecting the cross marks shown in FIG. 12 represents the characteristic of the maximum value of reactive power at the time of a two-phase ground fault system failure.

図１０から図１２では、縦軸が無効電流［ｐ．ｕ．］で表されているが、無効電力は無効電流に比例するため、当該縦軸は、無効電力を表していることと等価である。また、図１０から図１２に示すグラフは、大規模洋上発電所向けの定格８０ＭＶａｒのＳＴＡＴＣＯＭを想定したシミュレーション結果である。 10 to 12, the vertical axis represents the reactive current [p. u. ] However, since reactive power is proportional to reactive current, the vertical axis is equivalent to representing reactive power. Furthermore, the graphs shown in FIGS. 10 to 12 are simulation results assuming a STATCOM with a rating of 80 MVar for large-scale offshore power plants.

図１０に示すように、上記第１実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式を適用すると、２相短絡（直線Ｌ２参照）及び２相地絡（直線Ｌ３参照）のそれぞれ条件では、系統故障の深刻度合いによらず、無効電力は最大値となるため、定格無効電力を出力することができる。しかしながら、上記第１実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式を適用すると、１相地絡（直線Ｌ１参照）の条件において、系統故障の深刻度合いが０．４よりも小さい範囲で、無効電流が急峻に低下するので、出力可能な無効電力も急峻に低下する。したがって、上記第１実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式は、１相地絡よりも２相短絡及び２相地絡に対して有効な方式である。 As shown in FIG. 10, when the capacitor equilibrium state control (balance control) method in the power converter according to the first embodiment is applied, two-phase short circuit (see straight line L2) and two-phase ground fault (see straight line L3) occur. Under these conditions, the reactive power reaches its maximum value regardless of the severity of the system failure, so the rated reactive power can be output. However, if the capacitor equilibrium state control (balance control) method in the power converter according to the first embodiment is applied, the seriousness of the system failure is smaller than 0.4 under the condition of one-phase ground fault (see straight line L1). Since the reactive current drops sharply within this range, the reactive power that can be output also drops sharply. Therefore, the capacitor balance state control (balance control) method in the power conversion device according to the first embodiment is a method that is more effective against two-phase short circuits and two-phase ground faults than one-phase ground faults.

図１１に示すように、上記第２実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式を適用すると、２相短絡（直線Ｌ５参照）及び２相地絡（直線Ｌ６参照）のそれぞれ条件では、零相電圧に基づく注入電力を主に使用するため、系統故障の深刻度合いによらず、無効電力は最大値となって定格無効電力を出力することができる。また、上記第２実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式を適用すると、１相地絡（直線Ｌ４参照）の条件では、循環電流及び零相電圧の電圧差に基づく注入電力も併用して注入可能である。このため、当該方式を適用すると、系統故障の深刻度合いが０．４よりも小さい範囲で無効電流が急峻に低下しないので、出力可能な無効電力も急峻に低下しない。その結果、当該方式を適用すると、系統故障の深刻度合い最も高い場合であっても、定格無効電流の７０％程度の無効電力の出力を維持できる。 As shown in FIG. 11, when the capacitor equilibrium state control (balance control) method in the power converter according to the second embodiment is applied, two-phase short circuit (see straight line L5) and two-phase ground fault (see straight line L6) occur. Under these conditions, since the injected power based on the zero-sequence voltage is mainly used, the reactive power reaches its maximum value and the rated reactive power can be output regardless of the severity of the system failure. Moreover, when the capacitor balance state control (balance control) method in the power converter according to the second embodiment is applied, under the condition of one-phase ground fault (see straight line L4), injection based on the voltage difference between the circulating current and the zero-sequence voltage Electric power can also be injected. Therefore, when this method is applied, the reactive current does not drop sharply in a range where the seriousness of the system failure is less than 0.4, so the reactive power that can be output also does not drop sharply. As a result, when this method is applied, even in the case where the severity of the system failure is the highest, the output of reactive power of about 70% of the rated reactive current can be maintained.

参考例によるコンデンサ平衡状態制御（バランス制御）方式を適用すると、１相地絡（曲線Ｌ７参照）、２相短絡（曲線Ｌ８参照）及び２相地絡（曲線Ｌ９参照）のいずれの条件であっても、系統故障の深刻度合いが所定値よりも小さい範囲で無効電流が低下するので、出力可能な無効電力も低下する。したがって、参考例による平衡状態制御（バランス制御）方式は、いずれの系統故障に対しても定格無効電力を維持することができないという問題がある。さらに、参考例によるコンデンサ平衡状態制御（バランス制御）方式は、循環電流を用いるため、コンデンサ平衡状態を制御する際に循環電流による損失が発生するという問題もある。 When the capacitor balance state control (balance control) method according to the reference example is applied, the condition of 1-phase ground fault (see curve L7), 2-phase short circuit (see curve L8), and 2-phase ground fault (see curve L9) However, since the reactive current decreases in a range where the severity of the system failure is smaller than a predetermined value, the reactive power that can be output also decreases. Therefore, the balanced state control (balance control) method according to the reference example has a problem in that the rated reactive power cannot be maintained in response to any system failure. Furthermore, since the capacitor equilibrium state control (balance control) method according to the reference example uses a circulating current, there is also a problem that a loss occurs due to the circulating current when controlling the capacitor equilibrium state.

上記第１実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式は、２相短絡及び２相地絡の系統故障に対して定格無効電力を維持できる。このため、上記第１実施形態による方式は、２相短絡及び２相地絡の系統故障に対して参考例による方式よりも優れている。 The capacitor balanced state control (balance control) method in the power converter according to the first embodiment can maintain the rated reactive power against system failures such as two-phase short circuit and two-phase ground fault. Therefore, the method according to the first embodiment is superior to the method according to the reference example with respect to system failures such as two-phase short circuits and two-phase ground faults.

上記第１実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式は、２相短絡及び２相地絡の系統故障に対して定格無効電力を維持できる。さらに、上記第２実施形態による電力変換装置におけるコンデンサ平衡状態制御（バランス制御）方式は、１相地絡の系統故障の場合は注入比βを再設定することにより、定格無効電力の低下を抑制できる。このため、第２実施形態による方式は、系統故障に対して参考例による方式よりも優れている。 The capacitor balanced state control (balance control) method in the power converter according to the first embodiment can maintain the rated reactive power against system failures such as two-phase short circuit and two-phase ground fault. Furthermore, the capacitor equilibrium state control (balance control) method in the power converter according to the second embodiment suppresses a decrease in the rated reactive power by resetting the injection ratio β in the case of a one-phase ground fault system failure. can. Therefore, the method according to the second embodiment is superior to the method according to the reference example with respect to system failures.

〔第３実施形態〕
本発明の第３実施形態による電力変換装置について図１３を用いて説明する。本実施形態による電力変換装置は、蓄電素子として設けられた二次電池の残容量を制御して上下アーム間の出力電力差を所定の範囲内に抑える点に特徴を有している。本実施形態による電力変換装置は、電力変換回路セルの構成が異なる点を除いて、上記第１実施形態による電力変換装置と同様の概略構成を有している。以下、本実施形態による電力変換装置の説明において、図１を参照するとともに、上記第１実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。 [Third embodiment]
A power conversion device according to a third embodiment of the present invention will be described using FIG. 13. The power conversion device according to this embodiment is characterized in that the remaining capacity of a secondary battery provided as a power storage element is controlled to suppress the output power difference between the upper and lower arms within a predetermined range. The power converter according to the present embodiment has the same general configuration as the power converter according to the first embodiment, except that the configuration of the power converter circuit cell is different. Hereinafter, in the description of the power conversion device according to the present embodiment, reference will be made to FIG. Explanation will be omitted.

図１３に示すように、Ｕ相レグ３１Ｕの下アーム３１Ｕｎの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）に設けられた蓄電素子は、コンデンサＣ２と、コンデンサＣ２に並列に接続された二次電池３１４とを有している。また、電力変換回路セル３１１Ｕｎｉは、二次電池３１４の残容量（Ｓｔａｔｅ－Ｏｆ－Ｃｈａｒｇｅ：ＳＯＣ）を検出する電池管理システム（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ：ＢＭＳ）３１５を有している。電池管理システム３１５は、制御装置５に接続されている。電池管理システム３１５が検出する二次電池３１４の残容量の情報は、制御装置５に送信される。 As shown in FIG. 13, the power storage element provided in the power conversion circuit cell 311Uni (i is a natural number from 1 to x) of the lower arm 31Un of the U-phase leg 31U is connected in parallel to the capacitor C2. It has a secondary battery 314. Further, the power conversion circuit cell 311Uni has a battery management system (BMS) 315 that detects the remaining capacity (State-Of-Charge: SOC) of the secondary battery 314. The battery management system 315 is connected to the control device 5. Information on the remaining capacity of the secondary battery 314 detected by the battery management system 315 is transmitted to the control device 5.

同様に、Ｕ相レグ３１Ｕの上アーム３１Ｕｐの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）に設けられた蓄電素子は、コンデンサＣ２と、２個の半導体スイッチＱａ，Ｑｂに並列に接続された二次電池３１４とを有している。また、電力変換回路セル３１１Ｕｐｉは、二次電池３１４の残容量を検出する電池管理システム３１５を有している。電池管理システム３１５は、制御装置５に接続されている。電池管理システム３１５が検出する二次電池３１４の残容量の情報は、制御装置５に送信される。 Similarly, the power storage element provided in the power conversion circuit cell 311Upi (i is a natural number from 1 to x) of the upper arm 31Up of the U-phase leg 31U is connected in parallel to the capacitor C2 and the two semiconductor switches Qa and Qb. It has a connected secondary battery 314. Further, the power conversion circuit cell 311Upi includes a battery management system 315 that detects the remaining capacity of the secondary battery 314. The battery management system 315 is connected to the control device 5. Information on the remaining capacity of the secondary battery 314 detected by the battery management system 315 is transmitted to the control device 5.

図示は省略するが、Ｖ相レグ３１Ｖの下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐのそれぞれに設けられた電力変換回路セルも同様に、コンデンサＣ２、２個の半導体スイッチＱａ，Ｑｂに並列に接続された二次電池３１４及び二次電池３１４の残容量を検出する電池管理システム３１５を有している。 Although not shown, the power conversion circuit cells provided in each of the lower arm 31Vn and upper arm 31Vp of the V-phase leg 31V and the lower arm 31Wn and upper arm 31Wp of the W-phase leg 31W also have two capacitors C2 and C2. It has a secondary battery 314 connected in parallel to the semiconductor switches Qa and Qb, and a battery management system 315 that detects the remaining capacity of the secondary battery 314.

コンデンサＣ２の両電極間の電圧は、二次電池３１４の両端電圧により定まる。このため、本実施形態による電力変換装置は、コンデンサＣ２の両電極間の直流電圧を制御装置５に出力する必要はない。本実施形態による電力変換装置は、コンデンサＣ２の両電極間の直流電圧の代わりに、電池管理システム３１５が検出する二次電池３１４の残容量の情報を制御装置５に送信するように構成されている。制御装置５は、電池管理システム３１５から入力される電力変換回路セルの二次電池３１４の残容量の差分を抑制することができるように構成されている。 The voltage between both electrodes of capacitor C2 is determined by the voltage across secondary battery 314. Therefore, the power conversion device according to this embodiment does not need to output the DC voltage between both electrodes of the capacitor C2 to the control device 5. The power conversion device according to the present embodiment is configured to transmit information on the remaining capacity of the secondary battery 314 detected by the battery management system 315 to the control device 5 instead of the DC voltage between both electrodes of the capacitor C2. There is. The control device 5 is configured to be able to suppress the difference in remaining capacity of the secondary battery 314 of the power conversion circuit cell inputted from the battery management system 315.

制御装置５に設けられたレグ間電力平衡化制御部（電力制御部の一例）は、Ｕ相の下アーム３１Ｕｎｉに設けられた二次電池３１４の残容量及びＵ相の上アーム３１Ｕｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。また、当該レグ間電力平衡化制御部は、Ｖ相の下アーム３１Ｖｎｉに設けられた二次電池３１４の残容量及びＶ相の上アーム３１Ｖｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。さらに、当該レグ間電力平衡化制御部は、Ｗ相の下アーム３１Ｗｎｉに設けられた二次電池３１４の残容量及びＷ相の上アーム３１Ｗｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。 The inter-leg power balancing control unit (an example of a power control unit) provided in the control device 5 balances the remaining capacity of the secondary battery 314 provided in the U-phase lower arm 31Uni and the remaining capacity of the secondary battery 314 provided in the U-phase upper arm 31Upi. It is configured to detect the difference in remaining capacity of the secondary battery 314. The inter-leg power balancing control unit also calculates the difference between the remaining capacity of the secondary battery 314 provided in the V-phase lower arm 31Vni and the remaining capacity of the secondary battery 314 provided in the V-phase upper arm 31Vpi. Configured to detect. Furthermore, the inter-leg power balancing control section calculates the difference between the remaining capacity of the secondary battery 314 provided in the W-phase lower arm 31Wni and the remaining capacity of the secondary battery 314 provided in the W-phase upper arm 31Wpi. Configured to detect.

当該レグ間電力平衡化制御部は、検出する二次電池３１４の残容量を電圧に変換することが可能に構成されている。当該レグ間電力平衡化制御部は、変換した電圧を用いて、上記第１実施形態及び第２実施形態による電力変換装置に設けられたレグ間電力平衡化制御部５ａと同様の動作が可能になる。これにより、本実施形態による電力変換装置は、上記第１実施形態及び第２実施形態による電力変換装置のいずれかと同様の動作により、レグ間のコンデンサ電圧平均差分値ΔｖＣ＿Ｕ，ΔｖＣ＿Ｖ，ΔｖＣ＿Ｗを所定の範囲内に抑えることができる。 The inter-leg power balancing control section is configured to be able to convert the detected remaining capacity of the secondary battery 314 into voltage. The inter-leg power balancing control section can perform the same operation as the inter-leg power balancing control section 5a provided in the power converter according to the first embodiment and the second embodiment using the converted voltage. Become. As a result, the power conversion device according to the present embodiment performs the same operation as the power conversion device according to the first embodiment or the second embodiment, so that the capacitor voltage average difference values between the legs Δv C_U , Δv C_V , Δv C_W can be kept within a predetermined range.

その結果、本実施形態による電力変換装置は、上記第１実施形態及び第２実施形態による電力変換装置と同様の効果が得られる。さらに、本実施形態による電力変換装置は、コンデンサＣ２と並列に二次電池３１４を有することにより、サージ電圧をコンデンサＣ２で抑制するとともに、より長時間にわたって有効電力を補償することが可能である。 As a result, the power conversion device according to this embodiment can obtain the same effects as the power conversion devices according to the first and second embodiments. Further, the power conversion device according to the present embodiment includes the secondary battery 314 in parallel with the capacitor C2, so that the surge voltage can be suppressed by the capacitor C2, and active power can be compensated for a longer period of time.

本発明は、上記実施形態に限らず種々の変形が可能である。
上記第１実施形態から上記第３実施形態による電力変換装置１は、蓄電エネルギーに準ずる量としてコンデンサＣ１の電圧を検出するように構成されているが、本発明はこれに限られない。例えば、電力変換装置１は、コンデンサＣ１に蓄電された蓄電エネルギーを検出し、検出された蓄電エネルギーが平衡（バランス）するように制御しても、上記第１実施形態から上記第３実施形態による電力変換装置１と同様の効果が得られる。 The present invention is not limited to the above-described embodiments, and various modifications are possible.
Although the power conversion devices 1 according to the first to third embodiments are configured to detect the voltage of the capacitor C1 as an amount equivalent to the stored energy, the present invention is not limited to this. For example, even if the power conversion device 1 detects the stored energy stored in the capacitor C1 and performs control so that the detected stored energy is balanced, the power conversion device 1 according to the first embodiment to the third embodiment described above may The same effects as the power conversion device 1 can be obtained.

上記第１実施形態から上記第３実施形態による電力変換装置１は、４個の半導体スイッチを有する複数の電力変換回路セルを備えているが、本発明はこれに限られない。例えば、電力変換装置は、直列接続された２個の半導体スイッチを有する複数の電力変換回路セルを有していても同様の効果が得られる。 Although the power conversion device 1 according to the first to third embodiments includes a plurality of power conversion circuit cells each having four semiconductor switches, the present invention is not limited thereto. For example, the same effect can be obtained even if the power conversion device includes a plurality of power conversion circuit cells each having two semiconductor switches connected in series.

上記第１実施形態から上記第３実施形態による電力変換装置１は、ＩＧＢＴで構成された半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを有しているが、本発明はこれに限られない。電力変換装置１は、例えば、ゲートターンオフサイリスタ（Ｇａｔｅ Ｔｕｒｎ－Ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＴＯ）、集積化ゲート転流型サイリスタ（Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ－ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＣＴ）、又はＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などで構成された半導体スイッチを有していてもよい。 Although the power conversion device 1 according to the first embodiment to the third embodiment has semiconductor switches Qa, Qb, Qc, and Qd configured with IGBTs, the present invention is not limited thereto. The power conversion device 1 includes, for example, a gate turn-off thyristor (GTO), an integrated gate commutated turn-off thyristor (GCT), or a MOS field effect transistor (Metal). -Oxide -Semiconductor Field-Effect Transistor) or the like.

上記第１実施形態及び上記第２実施形態による電力変換装置は、コンデンサＣ１の容量を、上下アーム間の電力を平衡化するために必要な容量よりも大きく設計してもよい。この場合、電力変換装置は、例えば、電力系統が瞬間的に停電した場合でも、電力系統の負荷に短時間、有効電力を供給することができる。 In the power conversion devices according to the first embodiment and the second embodiment, the capacitance of the capacitor C1 may be designed to be larger than the capacitance required to balance the power between the upper and lower arms. In this case, the power conversion device can supply active power to the load of the power system for a short time even if the power system experiences a momentary power outage, for example.

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。 The scope of the invention is not limited to the exemplary embodiments shown and described, but also includes all embodiments which give equivalent effects to the object of the invention. Furthermore, the scope of the invention is not limited to the combinations of inventive features delineated by the claims, but may be delimited by any desired combinations of specific features of each and every disclosed feature. sell.

１ 電力変換装置
２ 三相電力系統
３ 主回路部
５ 制御装置
５ａ レグ間電力平衡化制御部
５ｂ 電流調整部
５ｃ ゲートパルス信号生成部
５ｄ キャリア波生成部
２１ 三相交流電源
２２ ケーブル
３１Ｕ Ｕ相レグ
３１Ｕｎ，３１Ｖｎ，３１Ｗｎ 下アーム
３１Ｕｐ，３１Ｖｐ，３１Ｗｐ 上アーム
３１Ｕｔ，３１Ｖｔ，３１Ｗｔ，Ｔ１，Ｔ２ 端子
３１Ｖ Ｖ相レグ
３１Ｗ Ｗ相レグ
３２ｎ 下側中性点
３２ｐ 上側中性点
５１ コンデンサ電圧平衡化制御部
５２ アーム電圧指令値生成部
２１１ Ｕ相交流電源
２１２ Ｖ相交流電源
２１３ Ｗ相交流電源
２２１ Ｕ相ケーブル
２２２ Ｖ相ケーブル
２２３ Ｗ相ケーブル
３１１Ｕｎ１，３１１Ｕｎｉ，３１１Ｕｎｉ－１，３１１Ｕｎｘ，３１１Ｕｐ，３１１Ｕｐ１，３１１Ｕｐｉ，３１１Ｕｐｉ－１，３１１Ｕｐｘ，３１１Ｖｎ１，３１１Ｖｎｉ，３１１Ｖｎｘ，３１１Ｖｐ，３１１Ｖｐ１，３１１Ｖｐｉ，３１１Ｗｎ１，３１１Ｗｎｉ，３１１Ｗｎｘ，３１１Ｗｐ，３１１Ｗｐ１，３１１Ｗｐｉ 電力変換回路セル
３１２Ｕｎ，３１２Ｕｐ，３１２Ｖｎ，３１２Ｖｐ，３１２Ｗｎ，３１２Ｗｐ 交流リアクトル
３１３ 電圧検出部
３１４ 二次電池
３１５ 電池管理システム
５１１ コンデンサ電圧平均差分検出部
５１２ 電圧抑制部
５１３ 電圧電流抑制部
５１２Ｆ，５１２ＦＢｂ，５１２ＦＢｇ，５１２ＦＢｊ，５１３Ｆａ，５１３Ｆｂ，５１３Ｆｃ，５２１ｕ，５２１ｖ，５２１ｗ，５２３ｕ，５２３ｖ，５２３ｗ 加算部
５１２ＦＢ，５１３ＦＢ フィードバック部
５１２ＦＢａ，５１２ＦＢｆ 低域通過フィルタ
５１２ＦＢｃ，５１２ＦＢｈ ＰＩ制御部
５１２ＦＢｄ，５１３ＦＦｄ 振幅演算部
５１２ＦＢｅ，５１２ＦＦａ，５１３ＦＢｅ，５１３ＦＦｆ 除算部
５１２ＦＢｉ，５１３ＦＢｉ 位相差演算部
５１２ＦＢｉ－１，５１３ＦＢｉ－１ 演算部
５１２ＦＢｉ－２，５１３ＦＢｉ－２ 算出部
５１２ＦＢｋ，５１２ＦＦｂ 零相電圧演算部
５１２ＦＦ，５１３ＦＦ フィードフォワード部
５１３ 電圧電流抑制部
５１３ＦＢｋ，５１３ＦＦｇ 循環電流演算部
５１３ＦＦｂ 上限制限部
５１３ＦＦｅ 増幅部
５２２ｕ，５２２ｖ，５２２ｗ 減算部
５２４ｕ，５２４ｖ，５２４ｗ Ｐ制御部
５２５ｕ，５２５ｖ，５２５ｗ 第一加算部
５２６ｕ，５２６ｖ，５２６ｗ 第二加算部
５２７ｕ，５２７ｖ，５２７ｗ 第一演算部
５２８ｕ，５２８ｖ，５２８ｗ 第二演算部
Ｃ１，Ｃ２ コンデンサ
Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ 還流用ダイオード
Ｍａ，Ｍｂ，Ｍｃ，Ｍｄ 半導体モジュール
ＰＳ 電力制御システム
Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ 半導体スイッチ 1 Power conversion device 2 Three-phase power system 3 Main circuit section 5 Control device 5a Inter-leg power balancing control section 5b Current adjustment section 5c Gate pulse signal generation section 5d Carrier wave generation section 21 Three-phase AC power supply 22 Cable 31U U-phase leg 31Un, 31Vn, 31Wn Lower arm 31Up, 31Vp, 31Wp Upper arm 31Ut, 31Vt, 31Wt, T1, T2 Terminal 31V V phase leg 31W W phase leg 32n Lower neutral point 32p Upper neutral point 51 Capacitor voltage balancing control section 52 Arm voltage command value generation unit 211 U-phase AC power supply 212 V-phase AC power supply 213 W-phase AC power supply 221 U-phase cable 222 V-phase cable 223 W-phase cable 311Un1, 311Uni, 311Uni-1, 311Unx, 311Up, 311Up1, 311Upi, 311Upi-1, 311Upx, 311Vn1, 311Vni, 311Vnx, 311Vp, 311Vp1, 311Vpi, 311Wn1, 311Wni, 311Wnx, 311Wp, 311Wp1, 311Wpi Power conversion circuit cell 312Un, 312Up, 312Vn, 3 12Vp, 312Wn, 312Wp AC reactor 313 Voltage detection section 314 Secondary battery 315 Battery management system 511 Capacitor voltage average difference detection unit 512 Voltage suppression unit 513 Voltage and current suppression unit 512F, 512FBb, 512FBg, 512FBj, 513Fa, 513Fb, 513Fc, 521u, 521v, 521w, 523u, 523v, 523w Addition Sections 512FB, 513FB Feedback sections 512FBa, 512FBf Low-pass filters 512FBc, 512FBh PI control sections 512FBd, 513FFd Amplitude calculation sections 512FBe, 512FFa, 513FBe, 513FFf Division sections 512FBi, 513FBi Phase difference calculation section 512F Bi-1, 513FBi-1 Arithmetic unit 512FBi-2, 513FBi-2 Calculation unit 512FBk, 512FFb Zero-phase voltage calculation unit 512FF, 513FF Feedforward unit 513 Voltage and current suppression unit 513FBk, 513FFg Circulating current calculation unit 513FFb Upper limit restriction unit 513FFe Amplification unit 522u, 522v, 522w Subtraction unit 52 4u , 524v, 524w P control section 525u, 525v, 525w First addition section 526u, 526v, 526w Second addition section 527u, 527v, 527w First calculation section 528u, 528v, 528w Second calculation section C1, C2 Capacitors Da, Db , Dc, Dd Freewheeling diode Ma, Mb, Mc, Md Semiconductor module PS Power control system Qa, Qb, Qc, Qd Semiconductor switch

Claims (10)

直列接続された第一アーム及び第二アームをそれぞれ有する複数のレグと、
前記複数のレグのそれぞれに設けられた前記第一アームの両端部のうちの前記第二アームに接続されていない端部が互いに接続された第一接続部と、
前記複数のレグのそれぞれに設けられた前記第二アームの両端部のうちの前記第一アームに接続されていない端部が互いに接続された第二接続部と、
前記複数のレグを制御する制御装置と
を備え、
前記第一アームは、直列接続された２個の半導体スイッチ及び該２個の半導体スイッチに並列接続された蓄電素子を有する第一電力変換回路セルと、前記第一電力変換回路セルに直列に接続された第一コイルとを有し、
前記第二アームは、直列接続された２個の半導体スイッチ及び該２個の半導体スイッチに並列接続された蓄電素子を有する第二電力変換回路セルと、前記第二電力変換回路セルに直列に接続された第二コイルとを有し、
前記制御装置は、前記第一接続部の第一電圧及び前記第二接続部の第二電圧のそれぞれに含まれる同一の電圧成分を調整して前記複数のレグのそれぞれの間で流入出する第一電力を制御する電力制御部を有する
電力変換装置。 a plurality of legs each having a first arm and a second arm connected in series;
a first connection portion in which the ends of the first arm provided on each of the plurality of legs that are not connected to the second arm are connected to each other;
a second connection part in which the ends of the second arm provided on each of the plurality of legs, which are not connected to the first arm, are connected to each other;
a control device that controls the plurality of legs;
The first arm is connected in series to a first power inverter circuit cell having two semiconductor switches connected in series and a power storage element connected in parallel to the two semiconductor switches, and the first power inverter circuit cell. a first coil,
The second arm is connected in series to a second power inverter circuit cell having two semiconductor switches connected in series and a power storage element connected in parallel to the two semiconductor switches, and the second power inverter circuit cell. and a second coil,
The control device adjusts the same voltage component contained in each of the first voltage of the first connection part and the second voltage of the second connection part to cause the same voltage component to flow in and out between each of the plurality of legs. A power conversion device having a power control unit that controls power. 前記第一電力は、前記複数のレグのそれぞれと接続される電力系統と前記複数のレグとの間に流れる電流及び前記電圧成分によって発生する電力である
請求項１に記載の電力変換装置。 The power conversion device according to claim 1, wherein the first power is power generated by a current flowing between the plurality of legs and a power system connected to each of the plurality of legs and the voltage component. 前記蓄電素子の蓄積エネルギー又は前記蓄積エネルギーに準ずる量を検出する検出部を備え、
前記電力制御部は、前記検出部で検出された検出値に応じて前記電圧成分を調整する調整部を有する
請求項１又は２に記載の電力変換装置。 comprising a detection unit that detects the accumulated energy of the electricity storage element or an amount equivalent to the accumulated energy,
The power conversion device according to claim 1 , wherein the power control unit includes an adjustment unit that adjusts the voltage component according to a detection value detected by the detection unit. 前記蓄電素子は、コンデンサを有する
請求項３に記載の電力変換装置。 The power conversion device according to claim 3, wherein the power storage element includes a capacitor. 前記検出部は、前記コンデンサの電圧を前記準ずる量として検出する
請求項４に記載の電力変換装置。 The power conversion device according to claim 4, wherein the detection unit detects the voltage of the capacitor as the corresponding amount. 前記電力制御部は、前記複数のレグのそれぞれの間の電力の不平衡状態を抑制するように、前記複数のレグの前記第一電力を調整する
請求項４又は５に記載の電力変換装置。 The power conversion device according to claim 4 or 5, wherein the power control unit adjusts the first power of the plurality of legs so as to suppress an unbalanced state of power between each of the plurality of legs. 前記電力制御部は、前記第一電圧と前記第二電圧との電圧差及び前記複数のレグのそれぞれに流れる循環電流の少なくとも一方を調整して第二電力を制御する
請求項３から６までのいずれか一項に記載の電力変換装置。 The power control unit controls the second power by adjusting at least one of a voltage difference between the first voltage and the second voltage and a circulating current flowing through each of the plurality of legs. The power conversion device according to any one of the items. 前記電力制御部は、前記第一アームに流れる電流と前記第二アームに流れる電流とを用いて前記循環電流を算出する算出部を有する
請求項７に記載の電力変換装置。 The power conversion device according to claim 7, wherein the power control section includes a calculation section that calculates the circulating current using a current flowing through the first arm and a current flowing through the second arm. 前記制御装置は、前記電圧成分の調整に基づいて制御する前記第一電力と、前記循環電流の調整に基づく前記第二電力との注入比を、前記第一アーム及び前記第二アームが出力
可能な最大電圧に基づく値と、前記第一コイル及び前記第二コイルの接続部の電圧に基づく値と、前記電圧成分と、前記電圧差とに基づいて調整する
請求項７又は８に記載の電力変換装置。 The control device is configured such that the first arm and the second arm can output an injection ratio between the first power that is controlled based on the adjustment of the voltage component and the second power that is controlled based on the adjustment of the circulating current. The electric power according to claim 7 or 8, wherein the electric power is adjusted based on a value based on a maximum voltage, a value based on a voltage at a connection portion of the first coil and the second coil, the voltage component, and the voltage difference. conversion device. 前記蓄電素子は、前記２個の半導体スイッチに並列に接続された二次電池を有し、
前記電力制御部は、前記第一アームに設けられた前記二次電池の残容量及び前記第二アームに設けられた前記二次電池の残容量の差分を検出する
請求項１から９までのいずれか一項に記載の電力変換装置。
The power storage element has a secondary battery connected in parallel to the two semiconductor switches,
Any one of claims 1 to 9, wherein the power control unit detects a difference between the remaining capacity of the secondary battery provided in the first arm and the remaining capacity of the secondary battery provided in the second arm. The power conversion device according to item 1.
JP2020000534A 2020-01-06 2020-01-06 power converter Active JP7375553B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020000534A JP7375553B2 (en) 2020-01-06 2020-01-06 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000534A JP7375553B2 (en) 2020-01-06 2020-01-06 power converter

Publications (2)

Publication Number Publication Date
JP2021111987A JP2021111987A (en) 2021-08-02
JP7375553B2 true JP7375553B2 (en) 2023-11-08

Family

ID=77060372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000534A Active JP7375553B2 (en) 2020-01-06 2020-01-06 power converter

Country Status (1)

Country Link
JP (1) JP7375553B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409470B1 (en) * 2022-11-29 2024-01-09 株式会社明電舎 cell multiplex inverter
JP7409471B1 (en) * 2022-11-29 2024-01-09 株式会社明電舎 cell multiplex inverter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524425A (en) 2007-04-16 2010-07-15 シーメンス アクチエンゲゼルシヤフト Active filter with multi-level connection configuration
JP2011223734A (en) 2010-04-09 2011-11-04 Hitachi Ltd Power conversion device
JP2012044839A (en) 2010-08-23 2012-03-01 Tokyo Institute Of Technology Power converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524425A (en) 2007-04-16 2010-07-15 シーメンス アクチエンゲゼルシヤフト Active filter with multi-level connection configuration
JP2011223734A (en) 2010-04-09 2011-11-04 Hitachi Ltd Power conversion device
JP2012044839A (en) 2010-08-23 2012-03-01 Tokyo Institute Of Technology Power converter

Also Published As

Publication number Publication date
JP2021111987A (en) 2021-08-02

Similar Documents

Publication Publication Date Title
Farias et al. On the redundancy strategies of modular multilevel converters
Debnath et al. Operation, control, and applications of the modular multilevel converter: A review
EP2437389B1 (en) DC-link voltage balancing system and method for multilevel converters
KR102485705B1 (en) Method for controlling three phase equivalent voltage of multilevel inverter
Nieves et al. Enhanced control strategy for MMC-based STATCOM for unbalanced load compensation
JP6538544B2 (en) Self-excited reactive power compensator
JP7375553B2 (en) power converter
WO2020024064A1 (en) Controller for power inverter
US20230163694A1 (en) Power conversion device
JP2017118635A (en) Self-excited reactive power compensator
Zaimeddine et al. Direct power control strategies of a grid-connected three-level voltage source converter VSI-NPC
JP7165037B2 (en) POWER CONVERSION DEVICE AND CONTROL METHOD OF POWER CONVERSION DEVICE
WO2020136698A1 (en) Power conversion device
Mortezaei et al. 5-level Cascaded H-Bridge Multilevel microgrid Inverter applicable to multiple DG resources with power quality enhancement capability
Falahi et al. Control of modular multilevel converter based HVDC systems during asymmetrical grid faults
Shah et al. LVRT capabilities of solar energy conversion system enabling power quality improvement
JP7383989B2 (en) power converter
Yong et al. A virtual RC active damping method in weak grid for three-level three-phase grid-connected inverters
JP7251339B2 (en) power converter
Tang et al. Research on FCS-MPC strategy with peak current limitation for fault-tolerant NPC three-level PV grid-connected inverter under unbalanced grid voltages
Fonseca et al. Active power and SOC balancing techniques for resilient battery energy storage systems under asymmetric grid voltage scenarios
Abbassi SOGI-based Flexible Grid Connection of PV Power Three Phase Converters under Non-ideal Grid Conditions.
WO2022085101A1 (en) Reactive power supplementing device
JP7249471B1 (en) power converter
Abdellah et al. Open circuit fault diagnosis for a five-level neutral point clamped inverter in a grid-connected photovoltaic system with hybrid energy storage system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231009

R150 Certificate of patent or registration of utility model

Ref document number: 7375553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150