JP7367844B2 - 半導体デバイス及び半導体デバイスの製造方法 - Google Patents

半導体デバイス及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP7367844B2
JP7367844B2 JP2022505753A JP2022505753A JP7367844B2 JP 7367844 B2 JP7367844 B2 JP 7367844B2 JP 2022505753 A JP2022505753 A JP 2022505753A JP 2022505753 A JP2022505753 A JP 2022505753A JP 7367844 B2 JP7367844 B2 JP 7367844B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
insulator
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022505753A
Other languages
English (en)
Other versions
JPWO2021181745A1 (ja
Inventor
成人 宮川
翔太 牛場
歩 品川
優果 岡
雅彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021181745A1 publication Critical patent/JPWO2021181745A1/ja
Application granted granted Critical
Publication of JP7367844B2 publication Critical patent/JP7367844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • G01N33/5438—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Molecular Biology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Hematology (AREA)
  • Urology & Nephrology (AREA)
  • Biomedical Technology (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Cell Biology (AREA)
  • Medicinal Chemistry (AREA)
  • Microbiology (AREA)
  • Biotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体デバイス及び半導体デバイスの製造方法に関する。
例えば、半導体デバイスとして、特許文献１には、電界効果型トランジスタおよびそれを用いたセンサを開示している。特許文献１に記載の電界効果型トランジスタでは、非金属材料からなる粒子を成長核として使用し、化学気相成長法で成長させた単層カーボンナノチューブ薄膜で電界効果型トランジスタのチャンネルを構成している。
国際公開第２０１６／０２１６９３号
近年、半導体デバイスの性能を向上させることが求められている。
本発明は、デバイスの性能を向上させることができる半導体デバイス及び半導体デバイスの製造方法を提供することを目的とする。
本発明の一態様の半導体デバイスは、
基板と、
前記基板上に配置される複数の電極と、
前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極の少なくとも一部を覆う絶縁体と、
前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に配置される半導体シートと、
を備える。
本発明の一態様の半導体デバイスの製造方法は、
複数の電極を配置した基板を準備するステップ、
前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極の少なくとも一部を覆う絶縁体を形成するステップ、
前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に半導体シートを形成するステップ、
を含む。
本発明によれば、性能を向上させることができる半導体デバイス及び半導体デバイスの製造方法を提供することができる。
本発明に係る実施の形態１の半導体デバイスの主要な構成の一例を示す概略斜視図である。 本発明に係る実施の形態１の半導体デバイスの主要な構成の一例を示す概略平面図である。 図２の半導体デバイスをＡ－Ａ線で切断した概略断面図である。 本発明に係る実施の形態１のセンサの一例の概略斜視図である。 図４のセンサの概略断面図である。 本発明に係る実施の形態１の半導体デバイスの製造方法の一例のフローチャートである。 本発明に係る実施の形態１の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態１の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態１の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態１の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態１の半導体デバイスの製造方法の工程の一例を示す概略図である。 複数の電極を配置した基板の一例を示す概略平面図である。 図８の基板の一部を拡大した概略拡大図である。 絶縁体を配置した基板の一例を示す概略平面図である。 図１０の基板の露出部を拡大した概略拡大図である。 半導体シートの形成工程の一例を説明するための図である。 半導体シートの形成工程の別例を説明するための図である。 半導体シートの形成工程の別例を説明するための図である。 半導体シートの形成工程の別例を説明するための図である。 本発明に係る実施の形態１の変形例の半導体デバイスの概略斜視図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態２の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態３の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態４の半導体デバイスの主要な構成の一例を示す概略図である。 本発明に係る実施の形態４の半導体デバイスの主要な構成の一例を示す概略平面図である。 露出部の一部を拡大した概略拡大図である。 本発明に係る実施の形態４の半導体デバイスの製造方法の一例のフローチャートである。 本発明に係る実施の形態４の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態４の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態４の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態４の半導体デバイスの製造方法の工程の一例を示す概略図である。 本発明に係る実施の形態４の変形例の半導体デバイスの主要な構成の一例を示す概略平面図である。 本発明に係る実施の形態５の半導体デバイスの主要な構成の一例を示す概略図である。 本発明に係る実施の形態５の半導体デバイスの主要な構成の一例を示す概略平面図である。 露出部の一部を拡大した概略拡大図である。 本発明に係る実施の形態５の半導体デバイスの製造方法の一例のフローチャートである。 半導体シートを形成する工程における動作の一例を示す概略図である。 半導体シートを形成する工程における動作の一例を示す概略図である。 半導体シートを形成する工程における動作の一例を示す概略図である。
（本発明に至った経緯）
電界効果型トランジスタなどの半導体デバイスの製造方法においては、基板上で複数の半導体シートに電極配線を行った後、絶縁体をコーティングしている。そして、半導体シートの上に配置されている絶縁体を、フォトリソグラフィーなどによって除去し、半導体チャネルを形成している。
また、レジストを用いて半導体チャネルを形成する方法がある。この方法では、基板上で半導体チャネルを設ける位置にレジスト膜を成膜し、絶縁体をコーティングする。絶縁体をコーティングした後、レジスト膜を除去することによって、半導体チャネルを形成している。
しかしながら、上記の製造方法では、半導体デバイスの性能を向上させることが難しい。半導体シートの上に配置されている絶縁体をフォトリソグラフィーなどによって除去すると、半導体シートの表面に絶縁体が残る場合がある。また、レジストを用いた場合も、半導体シートの表面にレジストが残る場合がある。このように、半導体シートの表面が絶縁体及びレジストにより汚染された状態となる場合があり、半導体シートの電気特性が悪化する。
半導体デバイスを、ウィルスを検出するバイオセンサとして使用する場合、半導体シート上にターゲット分子を捕捉する複数のレセプタを配置する。この場合、半導体シートの表面において絶縁体又はレジストが残っている部分には、レセプタを配置することができない。このため、半導体シート上においてレセプタが配置されていない部分では、ターゲット分子を捕捉することができない。このため、ウィルスの検知精度を向上させることが難しい。
本発明者らは、基板上の複数の電極を絶縁体でコーティングした後、絶縁体の上から半導体シートを転写することによって、半導体デバイスを製造する方法を見出し、以下の発明に至った。
本発明の一態様の半導体デバイスは、
基板と、
前記基板上に配置される複数の電極と、
前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極の少なくとも一部を覆う絶縁体と、
前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に配置される半導体シートと、
を備える。
このような構成により、デバイスの性能を向上させることができる。
前記半導体デバイスにおいて、前記複数の電極は、第１電極と、前記第１電極と間隔を有して配置される第２電極と、を有し、
前記第１電極の一部と前記第２電極の一部とのうち少なくともいずれか一方は、前記１つ又は複数の露出部に位置し、
前記半導体シートは、前記第１電極と前記第２電極とに接続されてもよい。
このような構成により、デバイスの性能を更に向上させることができる。
前記第１電極における前記第２電極と対向する端部を含む領域と、前記第２電極における前記第１電極と対向する端部を含む領域とは、前記露出部に位置していてもよい。
このような構成により、デバイスの性能を更に向上させることができる。
前記半導体デバイスにおいて、前記絶縁体は、前記第１電極と前記第２電極とに跨って配置される連結絶縁部を有し、
前記複数の開口は、前記基板上において前記第１電極の一部を露出させる第１開口と、前記基板上において前記第２電極の一部を露出させる第２開口と、を含み、
前記複数の露出部は、前記基板上において前記第１開口から露出する第１露出部と、前記第２開口から露出する第２露出部と、を含み、
前記半導体シートは、前記連結絶縁部、前記第１露出部及び前記第２露出部に連続して配置されていてもよい。
このような構成により、デバイスの性能を更に向上させることができる。
前記複数の露出部において、前記複数の開口が設けられている前記絶縁体の側壁と、前記半導体シートと、前記基板との間に隙間が形成されていてもよい。
このような構成により、半導体シートにかかる応力を緩和することができ、デバイスの性能を更に向上させることができる。
前記半導体シートは、
前記絶縁体に配置される第１半導体シートと、
前記第１半導体シートと分離し、且つ前記露出部に配置される第２半導体シートと、
を有していてもよい。
このような構成により、半導体シートの電気的な短絡を遮断することができる。
前記半導体デバイスにおいて、前記第２半導体シートの端部は、前記第２半導体シートの厚み方向に屈曲していてもよい。
このような構成により、第２半導体シートを容易に確認することができる。
前記半導体デバイスにおいて、前記半導体シートは、グラフェン、カーボンナノチューブ、有機半導体、ＭＸＥＮＥＳ及び遷移金属ダイカルコゲナイド層状物質のうちのいずれかで形成されていてもよい。
このような構成により、デバイスの性能を更に向上させることができる。
前記半導体デバイスは、さらに、
前記半導体シートに配置され、ターゲット分子を捕捉する複数のレセプタを備えていてもよい。
このような構成により、ターゲット分子を捕捉することができる。
前記半導体デバイスは、さらに、
前記半導体シートから出力される電気信号を受信し、前記電気信号に基づいて前記ターゲット分子の量を演算する演算部を備えていてもよい。
このような構成により、ターゲット分子の量を演算することができる。
前記半導体デバイスにおいて、前記半導体シートは、ファンデルワールス力によって前記絶縁体と前記１つ又は複数の露出部とに密着していてもよい。
このような構成により、半導体シートを容易に固定することができる。
本発明の一態様の半導体デバイスの製造方法は、
複数の電極を配置した基板を準備するステップ、
前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極の少なくとも一部を覆う絶縁体を形成するステップ、
前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に半導体シートを形成するステップ、
を含む。
このような構成により、デバイスの性能を向上させた半導体デバイスを製造することができる。
前記製造方法において、前記複数の電極は、第１電極と、前記第１電極と間隔を有して配置される第２電極と、を有し、
前記第１電極の一部と前記第２電極の一部とのうち少なくともいずれか一方は、前記１つ又は複数の露出部に位置し、
前記半導体シートは、前記第１電極と前記第２電極とを電気的に接続していてもよい。
このような構成により、デバイスの性能をさらに向上させた半導体デバイスを製造することができる。
前記製造方法において、前記第１電極における前記第２電極と対向する端部を含む領域と、前記第２電極における前記第１電極と対向する端部を含む領域とは、前記露出部に位置していてもよい。
このような構成により、デバイスの性能をさらに向上させた半導体デバイスを製造することができる。
前記製造方法において、前記絶縁体を形成するステップは、
前記第１電極と前記第２電極とに跨って配置される連結絶縁部を形成すること、
前記絶縁体に、前記基板上において前記第１電極の一部を露出させる第１開口と、前記基板上において前記第２電極の一部を露出させる第２開口と、を形成すること、
を有し、
前記半導体シートを形成するステップは、前記連結絶縁部、前記第１開口から前記第１電極の一部を露出する第１露出部、及び前記第２開口から前記第２電極の一部を露出する第２露出部に連続した半導体シートを形成すること、を有していてもよい。
このような構成により、デバイスの性能をさらに向上させた半導体デバイスを製造することができる。
前記製造方法において、前記絶縁体を形成するステップは、前記絶縁体に、前記基板上において前記第１電極の一部と前記第２電極の一部とを露出させる開口を形成すること、を有し、
前記半導体シートを形成するステップは、前記半導体シートを、前記絶縁体に配置される第１半導体シートと、前記基板上において前記開口から露出する露出部に配置される第２半導体シートと、に分離すること、を有していてもよい。
このような構成により、半導体シートの電気的な短絡を遮断でき、性能を更に向上させた半導体デバイスを製造することができる。
前記製造方法において、前記分離することは、前記開口において、前記絶縁体と前記基板とで形成される段差によって前記半導体シートを切断してもよい。
このような構成により、半導体シートを容易に分離することができる。
以下、本発明に係る実施の形態１について、添付の図面を参照しながら説明する。また、各図においては、説明を容易なものとするため、各要素を誇張して示している。
（実施の形態１）
［全体構成］
図１は、本発明に係る実施の形態１の半導体デバイス１Ａの主要な構成の一例を示す概略斜視図である。図２は、本発明に係る実施の形態１の半導体デバイス１Ａの主要な構成の一例を示す概略平面図である。図３は、図２の半導体デバイス１ＡをＡ－Ａ線で切断した概略断面図である。図２及び図３では、電解液２０及び第３電極２１の図示を省略している。図中のＸ、Ｙ、Ｚ方向は、それぞれ半導体デバイス１Ａの縦方向、横方向、高さ方向を示している。
図１－３に示すように、半導体デバイス１Ａは、基板１１、複数の電極１２、絶縁体１３及び半導体シート１４を備える。
実施の形態１では、半導体デバイス１Ａは、電界効果型トランジスタを例として説明する。半導体デバイス１Ａにおいて、複数の電極１２は、基板１１上に配置される第１電極１２ａ及び第２電極１２ｂを有する。第１電極１２ａは、ドレイン電極であり、第２電極１２ｂは、ソース電極である。第１電極１２ａと第２電極１２ｂとの間には、ドレイン－ソース間電圧Ｖｄｓが印加される。半導体シート１４は、電解液２０に配置されている。電解液２０には、第３電極２１が配置されている。第３電極２１は、ゲート電圧Ｖｇを印加するゲート電極である。
以下、半導体デバイス１Ａの詳細な構成について説明する。
＜基板＞
基板１１は、絶縁体材料によって形成されている。例えば、基板１１は、ＳｉＯ２などの絶縁材料で形成されている。基板１１は、板状を有する。基板１１上には、複数の電極１２を含む配線パターンが形成されている。
＜複数の電極＞
複数の電極１２は、基板１１に配置されている。複数の電極１２は、間隔を有して配置されている。具体的には、複数の電極１２は、基板１１上に配置される第１電極１２ａと、第１電極１２ａと間隔を有して配置される第２電極１２ｂと、を有する。また、第１電極１２ａと第２電極１２ｂとは、基板１１上において、対向して配置されている。
複数の電極１２は、板状を有する。複数の電極１２は、導電性材料で形成されている。例えば、複数の電極１２は、Ｃｕ、Ｔｉ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔなどの導電性材料で形成されている。
＜絶縁体＞
絶縁体１３は、基板１１上において複数の電極１２の少なくとも一部を覆う。絶縁体１３は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２などのセラミック、もしくはエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、フッ素系樹脂、フォトレジストなどの樹脂材料、もしくは窒化ホウ素などの２次元絶縁材料、などの絶縁材料で形成されている。実施の形態１では、フォトリソグラフィーによってパターンを形成するため、絶縁体１３を形成する材料は感光性材料であることが好ましい。
絶縁体１３は、第１電極１２ａの一部及び第２電極１２ｂの一部を覆うとともに基板１１の一部、第１電極１２ａの一部、および第２電極１２ｂの一部を露出するように設けられている。絶縁体１３には、基板１１上において複数の電極１２のうち少なくとも１つの電極を露出させる開口１６が設けられている。
図２に示すように、開口１６は、半導体デバイス１Ａを高さ方向（Ｚ方向）から見て、矩形状に設けられている。
開口１６は、基板１１上の一部を露出させている。これにより、基板１１上において開口１６から露出する部分である露出部１７を形成している。
実施の形態１では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置している。
＜半導体シート＞
半導体シート１４は、半導体で形成されるシートである。半導体シート１４は、導電性の材料で形成されており、分子の付着を電気信号（例えば、電流信号）に置換して出力するシートである。半導体シート１４は、分子が付着すると電気的特性（例えば、電流電圧特性）が変化する。例えば、半導体シート１４は、グラフェン、カーボンナノチューブ、有機半導体、ＭＸＥＮＥＳ及び遷移金属ダイカルコゲナイド層状物質のうちのいずれかで形成される。実施の形態１では、半導体シート１４は、グラフェンで形成されている。グラフェンは他の半導体材料と比較してキャリア移動度が大きい。その結果、同一の付着分子によって変調される電流量を他の半導体材料よりも大きくすることが可能になる。
半導体シート１４の厚さは、例えば、０．３ｎｍ以上３００ｎｍ以下である。
半導体シート１４は、絶縁体１３と、基板１１上において開口１６から露出する露出部１７と、に配置されている。具体的には、半導体シート１４は、絶縁体１３の上面に配置されている。絶縁体１３の上面とは、半導体デバイス１Ａの高さ方向（Ｚ方向）において、基板１１及び複数の電極１２と接する面と反対側の面である。また、半導体シート１４は、露出部１７に位置する第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとを覆っている。
実施の形態１では、半導体シート１４は、絶縁体１３と露出部１７とに連続して配置されている。具体的には、半導体シート１４は、絶縁体１３の上面、絶縁体の側壁１３ａ及び露出部１７を連続して配置されている。ここで、「連続して配置されている」とは、半導体シート１４が繋がった状態で配置されていることを意味する。言い換えると、一枚の半導体シート１４が絶縁体１３と露出部１７とを覆っている。
半導体シート１４は、ファンデルワールス力によって絶縁体１３と露出部１７とに密着している。
半導体シート１４は、露出部１７において、第１電極１２ａの一部と第２電極１２ｂとに接続されている。即ち、半導体シート１４は、第１電極１２ａと第２電極１２ｂとに電気的に接続されている。このようにして、半導体シート１４は、半導体チャネルとして用いることができる。
半導体シート１４の表面には、保護膜として、ＰＭＭＡ（Polymethyl methacrylate）が設けられていてもよい。
次に、半導体デバイス１Ａをセンサに用いた例について図４及び図５を用いて説明する。図４は、本発明に係る実施の形態１のセンサ２の一例の概略斜視図である。図５は、図４のセンサ２の概略断面図である。なお、図４及び図５に示すセンサ２は、ウィルスなどのターゲット分子５０を検出するバイオセンサである。
図４及び図５に示すように、センサ２は、複数のレセプタ３１及び演算部３２を備える。センサ２のその他の構成は、半導体デバイス１Ａと同様である。
＜複数のレセプタ＞
複数のレセプタ３１は、半導体シート１４に配置され、ターゲット分子５０を捕捉する。複数のレセプタ３１は、絶縁体１３と露出部１７とに配置された半導体シート１４上に配置されている。複数のレセプタ３１は、電解液２０内に配置されている。
複数のレセプタ３１は、検出ターゲットであるウィルスなどのターゲット分子５０を捕捉する。複数のレセプタ３１は、電解液２０中に存在するターゲット分子５０を捕捉する。
＜演算部＞
演算部３２は、半導体シート１４から出力される電気信号を受信し、電気信号に基づいてターゲット分子５０の量を演算する。演算部３２は、電気信号に基づいてターゲット分子５０を定量的に検出する。
演算部３２は、第１電極１２ａと、第２電極１２ｂと、第３電極２１とに接続されている。ここで、第１電極１２ａはドレイン電極であり、第２電極１２ｂはソース電極である。演算部３２は、第１電極１２ａと第２電極１２ｂとの間に印加されるドレイン－ソース間電圧Ｖｄｓ、及び第３電極２１に印加されるゲート電圧Ｖｇを制御する。
ターゲット分子５０がレセプタ３１に捕捉されると、ターゲット分子５０の表面電荷に応じて半導体シート１４の電気的特性（例えば、電流電圧特性）が変化する。半導体シート１４の電気的特性の変化により、半導体シート１４から出力される電気信号（例えば、電流信号）も変化する。
演算部３２は、半導体シート１４から出力される電気信号を受信し、電気信号に基づいてターゲット分子５０の量を演算する。ターゲット分子５０の量と電気信号の変化量とは相関していることが知られている。演算部３２は、電気信号の変化量の量に基づいてターゲット分子５０の量を演算する。これにより、ターゲット分子５０の有無の判定、及び／又は濃度を演算することができる。
演算部３２は、半導体素子などで実現可能である。演算部３２は、例えば、マイコン、ＣＰＵ、ＭＰＵ、ＧＰＵ、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ、ディスクリート半導体、ＬＳＩで構成することができる。演算部３２の機能は、ハードウェアのみで構成してもよいし、ハードウェアとソフトウェアとを組み合わせることにより実現してもよい。演算部３２は、演算部３２内の図示しない記憶部に格納されたデータやプログラムを読み出して種々の演算処理を行うことで、所定の機能を実現する。記憶部は、例えば、ハードディスク（ＨＤＤ）、ＳＳＤ、ＲＡＭ、ＤＲＡＭ、強誘電体メモリ、フラッシュメモリ、磁気ディスク、又はこれらの組み合わせによって実現できる。
［製造方法］
半導体デバイス１Ａの製造方法の一例について説明する。図６は、本発明に係る実施の形態１の半導体デバイス１Ａの製造方法の一例のフローチャートである。図７Ａ～７Ｆは、本発明に係る実施の形態１の半導体デバイス１Ａの製造方法の工程の一例を示す概略図である。なお、以下で説明するステップは、製造装置によって実行される。
図６に示すように、ステップＳＴ１では、複数の電極１２を配置した基板１１を準備する。具体的には、図７Ａに示すように、ステップＳＴ１では、第１電極１２ａと第２電極１２ｂとを配置した基板１１を準備する。例えば、ステップＳＴ１は、製造装置に含まれるスパッタリング装置、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着機に代表される金属成膜装置によって実行される。
図８は、複数の電極１２を配置した基板１１の一例を示す概略平面図である。図９は、図８の基板１１の一部を拡大した概略拡大図である。図９は、図８のＺ１部分を拡大した概略図である。図８及び図９に示すように、基板１１には、複数の電極１２を有する配線パターンが設けられている。例えば、配線パターンは、フォトリソグラフィーによって基板１１上に形成することができる。
複数の電極１２において、第１電極１２ａと第２電極１２ｂとは、所定の間隔Ｌ１を有して配置されている。例えば、所定の間隔Ｌ１は、５０ｎｍ以上５ｍｍ以下である。これにより、基板１１を高さ方向（Ｚ方向）から見て、第１電極１２ａと第２電極１２ｂとの間には、基板１１が介在する。
実施の形態１では、所定の間隔Ｌ１を有して配置される第１電極１２ａと第２電極１２ｂとを含む電極パターンを１つのセットとしている。図８に示す基板１１上に設けられる配線パターンは、複数のセットを有している。
図６に戻って、ステップＳＴ２では、絶縁体１３を基板１１上に形成する。具体的には、ステップＳＴ２では、複数の電極１２の一部を露出させる開口１６が設けられた絶縁体１３を基板１１上に形成する。絶縁体１３は、開口１６から複数の電極１２の一部を露出させると共に、複数の電極１２の一部を覆う。実施の形態１では、絶縁体１３は、第１電極１２ａの一部及び第２電極１２ｂの一部を覆うとともに基板１１の一部、第１電極１２ａの一部、および第２電極１２ｂの一部を露出する。例えば、ステップＳＴ２は、製造装置に含まれるスピンコーター、各種蒸着装置、ＣＶＤ装置に代表される絶縁膜成膜装置、およびフォトリソグラフィー装置によって実行される。
図７Ｂに示すように、複数の電極１２を配置した基板１１上に絶縁コート材４１を成膜する。例えば、絶縁コート材４１を基板１１上に塗布して硬化する。図７Ｃに示すように、フォトリソグラフィーによって絶縁コート材４１の一部を除去する。これにより、開口１６が設けられた絶縁体１３を基板１１上に形成する。
図１０は、絶縁体１３を配置した基板１１の一例を示す概略平面図である。図１１は、図１０の基板１１の露出部１７を拡大した概略拡大図である。図１１は、図１０のＺ２部分を拡大した概略図である。図１０及び図１１に示すように、基板１１を高さ方向（Ｚ方向）から見て、基板１１上において開口１６から露出する露出部１７には、第１電極１２ａの一部及び第２電極１２ｂの一部が位置する。実施の形態１では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置する。
図６に戻って、ステップＳＴ３では、絶縁体１３と露出部１７とに半導体シート１４を形成する。例えば、ステップＳＴ３は、製造装置に含まれる半導体シート形成装置によって実行される。
例えば、ステップＳＴ３では、半導体シート１４を絶縁体１３と、基板１１上において開口１６から露出する露出部１７と、に転写する。
図１２は、半導体シート１４の形成工程の一例を説明するための図である。図１２は、転写による半導体シート１４の形成工程を示している。図１２に示すように、銅箔などの基材３上に形成された半導体シート１４を、絶縁体１３で覆われた基板１１上に移動させる。
半導体シート１４の転写について具体的に説明する。まず、銅箔を準備する。ＣＶＤ装置を用いて銅箔表面に半導体シート１４を形成する。半導体シート１４の表面にグラフェン保持膜としてＰＭＭＡを塗布する。半導体シート１４とＰＭＭＡとが設けられた銅箔を、銅を溶解するエッチング液の表面に浮かべる。これにより、銅箔を溶解させ、ＰＭＭＡが表面に塗布された半導体シート１４がエッチング液に浮かんだ状態となる。エッチング液に浮かんだ半導体シート１４をすくいあげ、絶縁体１３が形成された基板１１上に載置する。その後、ＰＭＭＡを洗浄液で洗浄する。
図７Ｄに示すように、半導体シート１４が絶縁体１３の上面に転写されると、半導体シート１４は、開口１６において自重により変形し、露出部１７に配置される。露出部１７において、半導体シート１４は、露出部１７に位置する第１電極１２ａの一部と第２電極１２ｂの一部とに配置され、第１電極１２ａと第２電極１２ｂとを電気的に接続する。半導体シート１４を転写した後、半導体シート１４を乾燥させる。
次に、図７Ｅに示すように、エッチングにより、絶縁体１３に配置された半導体シート１４の一部を除去することによって、パターニングする。
このように、ステップＳＴ１～ＳＴ３を実行することによって、半導体デバイス１Ａを製造する。なお、センサ２を製造する方法としては、ステップＳＴ１～ＳＴ３に加えて、半導体シート１４の表面に複数のレセプタ３１を配置するステップをさらに含む。
なお、実施の形態１では、ステップＳＴ３において、半導体シート１４が転写により形成される例を説明したが、これに限定されない。例えば、半導体シート１４は、貼付、成長又は塗工により形成されてもよい。
図１３Ａ～図１３Ｃは、半導体シート１４の形成工程の別例を説明するための図である。図１３Ａは、貼付による半導体シート１４の形成工程の一例を示している。図１３Ａに示すように、半導体シート１４が単体で安定する場合、絶縁体１３で覆われた基板１１上に半導体シート１４を押し当ててもよい。図１３Ｂは、成長による半導体シート１４の形成工程の一例を示している。図１３Ｂに示すように、絶縁体１３で覆われた基板１１上に半導体シート１４を載置し、反応ガス４によって成長させてもよい。図１３Ｃは、塗工による半導体シート１４の形成工程の一例を示している。図１３Ｃに示すように、絶縁体１３で覆われた基板１１上に半導体シート１４を載置し、液体５を塗布してもよ。液体５を塗布した後、乾燥することによって、半導体シート１４を形成してもよい。
このように、ステップＳＴ３は、転写、貼付、成長又は塗工などの方法によって半導体シート１４を形成することができる。
［効果］
実施の形態１に係る半導体デバイス１Ａ及び半導体デバイス１Ａの製造方法によれば、以下の効果を奏することができる。
半導体デバイス１Ａは、基板１１、複数の電極１２、絶縁体１３及び半導体シート１４を備える。複数の電極１２は、基板１１上に配置される。絶縁体１３には、基板１１上において複数の電極１２の一部を露出させる開口１６が設けられている。絶縁体１３は、開口１６から複数の電極１２の一部を露出させると共に、複数の電極１２の一部を覆っている。半導体シート１４は、絶縁体１３と、基板１１上において開口１６から露出する露出部１７と、に配置される。
このような構成により、半導体デバイス１Ａの性能を向上させることができる。半導体デバイス１Ａでは、半導体シート１４の表面の汚染が抑制されているため、半導体シート１４の電気的特性の低下を抑制することができる。また、半導体シート１４の表面に複数のレセプタ３１などを精度高く配置することができる。
半導体デバイス１Ａをセンサ２として使用する場合、センサ２は、半導体シート１４に配置され、且つターゲット分子５０を捕捉する複数のレセプタ３１を備える。このような構成により、ウィルスなどのターゲット分子５０を捕捉することができる。また、半導体シート１４は、露出部１７に加えて、絶縁体１３にも配置されている。このため、絶縁体１３上に配置された半導体シート１４にも複数のレセプタ３１を配置することができる。これにより、ターゲット分子５０の検出面積を広げることができるため、ターゲット分子５０を捕捉しやすくなる。
センサ２は、半導体シート１４から出力される電気信号を受信し、電気信号に基づいてターゲット分子５０の量を演算する演算部３２を備える。このような構成により、ターゲット分子５０の量を演算することができ、ターゲット分子５０の有無の判定、及び／又は濃度を演算することができる。
半導体シート１４は、ファンデルワールス力によって絶縁体１３と露出部１７とに密着している。このような構成により、半導体シート１４を絶縁体１３と露出部１７とに容易に固定することができる。また、接着材などを使用する必要がないため、コストを低減することができる。
半導体デバイス１Ａの製造方法は、基板１１を準備するステップＳＴ１、絶縁体１３を形成するステップＳＴ２、及び半導体シート１４を形成するステップＳＴ３、を含む。ステップＳＴ１は、複数の電極１２を配置した基板１１を準備する。ステップＳＴ２は、基板１１上において複数の電極１２の一部を露出させる開口１６を設けた絶縁体１３であって、複数の電極１２の一部を覆う絶縁体１３を形成する。ステップＳＴ３は、絶縁体１３と、基板１１上において開口１６から露出する露出部１７と、に半導体シート１４を形成する。
このような構成により、性能を向上させた半導体デバイス１Ａを製造することができる。製造方法によれば、絶縁体１３を形成した後に、半導体シート１４を形成しているため、半導体シート１４の表面が汚染されることを抑制することができる。
なお、実施の形態１では、半導体デバイス１Ａが、電解液２０を備える電界効果型トランジスタである例について説明したが、これに限定されない。半導体デバイス１Ａは、半導体シート１４を備えるデバイスであればよい。例えば、他のデバイスとしてはサイクリックボルタンメトリー素子、半導体ヘテロジャンクションデバイスなどが挙げられる。
実施の形態１では、半導体デバイス１Ａをウィルスを検知するバイオセンサであるセンサ２を例として説明したが、これに限定されない。例えば、半導体デバイス１Ａは、イオンを検出する化学センサなどのセンサとして使用されてもよい。
実施の形態１では、絶縁体１３が基板１１上において複数の電極１２を露出させる開口１６を設けた絶縁体１３によって、複数の電極１２を覆う例について説明したが、これに限定されない。例えば、絶縁体１３は、複数の電極１２の少なくとも一部を覆っていればよい。
実施の形態１では、開口１６が複数の電極１２を露出させる例について説明したが、これに限定されない。例えば、開口１６は基板１１上において複数の電極１２のうち少なくとも１つの電極を露出させていればよい。
実施の形態１では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置する例について説明したが、これに限定されない。第１電極１２ａの一部と第２電極１２ｂの一部とのうち少なくともいずれか一方が、露出部１７に位置していればよい。
実施の形態１では、第１電極１２ａと第２電極１２ｂとを含む１つの電極パターンのセットに対して、絶縁体１３には１つの開口１６が設けられている例について説明したが、これに限定されない。例えば、１つの電極パターンのセットに対して、絶縁体１３は１つ又は複数の開口１６が設けられていてもよい。
実施の形態１では、第１電極１２ａと第２電極１２ｂとを含む１つの電極パターンのセットに対して、第１電極１２ａ及び第２電極１２ｂを露出する１つの開口１６が形成される例について説明したが、これに限定されない。例えば、１つの電極パターンのセットに対して、１つ又は複数の開口１６が形成されていてもよい。
実施の形態１では、半導体デバイス１Ａを高さ方向（Ｚ方向）から見て、開口１６が矩形状に形成されている例について説明したが、これに限定されない。例えば、開口１６は、円形、楕円形、又は多角形であってもよい。
実施の形態１では、半導体デバイス１Ａの製造方法の一例として図６に示すステップＳＴ１～ＳＴ３を用いて説明したが、これに限定されない。例えば、図６に示すステップＳＴ１～ＳＴ３は、統合されてもよいし、分割されてもよい。あるいは、図６に示すフローチャートは、追加のステップを含んでいてもよい。例えば、半導体シート１４を形成する前に基板１１を前処理するステップ、半導体シート１４を乾燥するステップ、半導体シート１４をエッチングするステップなどを追加してもよい。
実施の形態１では、絶縁体１３を形成するステップＳＴ２について図７Ａ～７Ｅに示す工程の例を用いて説明したが、これに限定されない。例えば、ステップＳＴ２は、レジストを用いて絶縁体１３を形成してもよい。
実施の形態１では、ステップＳＴ２ではフォトリソグラフィーによって開口１６を設ける例について説明したが、これに限定されない。開口１６は、フォトリソグラフィー以外の方法によって設けられてもよい。
図１４は、本発明に係る実施の形態１の変形例の半導体デバイス１Ｂの概略斜視図である。図１４に示す半導体デバイス１Ｂは、サイクリックボルタンメトリーによってウィルスを検出するデバイスである。図１４に示すように、半導体デバイス１Ｂは、複数の電極１２として、作用電極１２ｃ、対向電極１２ｄ及び参照電極１２ｆを有する。半導体デバイス１Ｂでは、作用電極１２ｃ、対向電極１２ｄ及び参照電極１２ｆが基板１１上に設けられている。対向電極１２ｄ及び参照電極１２ｆは、開口１６が設けられた絶縁体１３によって覆われている。開口１６は、作用電極１２ｃ、対向電極１２ｄの一部及び参照電極１２ｆの一部を露出している。半導体シート１４は、作用電極１２ｃの表面に形成されている。このように、半導体シート１４は複数の電極１２のうち１つの電極に配置されていてもよい。
（実施の形態２）
本発明に係る実施の形態２の半導体デバイスの製造方法について説明する。
実施の形態２では、主に実施の形態１と異なる点について説明する。実施の形態２においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態２では、実施の形態１と重複する記載は省略する。
実施の形態２では、絶縁体を形成するステップＳＴ２においてレジストを用いている点で、実施の形態１と異なる。
図１５Ａ～１５Ｆを用いて実施の形態２の半導体デバイス１Ａの製造方法について説明する。図１５Ａ～１５Ｆは、本発明に係る実施の形態２の半導体デバイス１Ａの製造方法の工程の一例を示す概略図である。なお、実施の形態２の製造方法のフローチャートは、実施の形態１の図６に示すフローチャートと同様である。
ステップＳＴ１では、図１５Ａに示すように、複数の電極１２を配置した基板１１を準備する。
ステップＳＴ２では、複数の電極１２を配置した基板１１上に、開口１６が設けられた絶縁体１３を形成する。図１５Ｂに示すように、基板１１上にレジストを塗布し、乾燥させることでレジスト膜４２を形成する。
図１５Ｃに示すように、フォトリソグラフィーによって、レジスト膜４２の一部を除去する。具体的には、フォトリソグラフィーによって、開口１６が設けられる位置に対応するレジスト膜４２を基板１１上に残しつつ、絶縁体１３が形成される部分に対応するレジスト膜４２を除去する。例えば、基板１１上において第１電極１２ａと第２電極１２ｂとに跨る部分のレジスト膜４２を残しつつ、第１電極１２ａと第２電極１２ｂを覆うレジスト膜４２を除去する。
図１５Ｄに示すように、基板１１上に絶縁コート材４３を成膜する。これにより、基板１１上の第１電極１２ａ及び第２電極１２ｂを絶縁コート材４３で覆う。
図１５Ｅに示すように、リフトオフによってレジスト膜４２を除去する。レジスト膜４２が除去された部分に開口１６が形成される。これにより、開口１６が設けられた絶縁体１３が形成される。基板１１上において開口１６から露出する露出部１７には、複数の電極１２の一部が位置する。実施の形態２では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置する。
ステップＳＴ３では、図１５Ｆに示すように、絶縁体１３と露出部１７とに半導体シート１４を形成する。例えば、半導体シート１４は、転写、貼付、成長又は塗工によって形成することができる。
このように、ステップＳＴ２では、レジスト膜４２を用いて開口１６が設けられた絶縁体１３を形成することができる。
［効果］
実施の形態２に係る半導体デバイス１Ａの製造方法によれば、以下の効果を奏することができる。
実施の形態２の半導体デバイス１Ａの製造方法において、絶縁体１３を形成するステップＳＴ２は、レジスト膜４２を用いて開口１６が設けられた絶縁体１３を基板１１上に形成している。具体的には、開口１６が設けられる位置にレジスト膜４２を配置し、レジスト膜４２の上から絶縁コート材４３を成膜する。その後、レジスト膜４２を除去する。これにより、開口１６が設けられた絶縁体１３を容易に形成することができる。
また、実施の形態２の製造方法では、実施の形態１のように絶縁コート材の一部をフォトリソグラフィーによって除去する必要がないため、実施の形態１と比べて、絶縁体１３を形成する絶縁コート材４３に用いられる絶縁材料の選択の幅が広がる。例えば、実施の形態１の絶縁コート材４１よりも絶縁性及び／又は耐水性に優れた絶縁コート材４３を採用することができる。
なお、実施の形態２では、フォトリソグラフィーによって、レジスト膜４２の一部を除去する例について説明したが、これに限定されない。レジスト膜４２は、フォトリソグラフィー以外の方法によって除去されてもよい。
（実施の形態３）
本発明に係る実施の形態３の半導体デバイスの製造方法について説明する。
実施の形態３では、主に実施の形態１と異なる点について説明する。実施の形態３においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態３では、実施の形態１と重複する記載は省略する。
実施の形態３では、絶縁体を形成するステップＳＴ２においてレジストを用いている点、及びエッチングにより開口を形成している点で、実施の形態１と異なる。
図１６Ａ～１６Ｇを用いて実施の形態３の半導体デバイス１Ａの製造方法について説明する。図１６Ａ～１６Ｇは、本発明に係る実施の形態３の半導体デバイス１Ａの製造方法の工程の一例を示す概略図である。なお、実施の形態３の製造方法のフローチャートは、実施の形態１の図６に示すフローチャートと同様である。
ステップＳＴ１では、図１６Ａに示すように、複数の電極１２を配置した基板１１を準備する。
ステップＳＴ２では、複数の電極１２を配置した基板１１上に絶縁体１３を形成する。図１６Ｂに示すように、基板１１上に絶縁コート材４４を成膜する。
図１６Ｃに示すように、絶縁コート材４４の上にレジスト膜４５を成膜する。
図１６Ｄに示すように、フォトリソグラフィーによって、レジスト膜４５の一部を除去する。具体的には、フォトリソグラフィーによって、コーティング部１５が形成される部分に対応する絶縁コート材４４上のレジスト膜４５を残しつつ、開口１６が設けられる部分に対応するレジスト膜４５を除去する。例えば、第１電極１２ａと第２電極１２ｂを覆う絶縁コート材４４上のレジスト膜４２を残しつつ、第１電極１２ａと第２電極１２ｂとに跨る絶縁コート材４４上のレジスト膜４５を除去する。
図１６Ｅに示すように、レジスト膜４５が除去された部分の絶縁コート材４４をエッチングによって除去する。これにより、開口１６が形成される。基板１１上において開口１６によって露出される露出部１７には、複数の電極１２の一部が位置する。実施の形態３では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置する。
図１６Ｆに示すように、レジスト膜４５を除去する。これにより、開口１６が設けられた絶縁体１３が形成される。
ステップＳＴ３では、図１６Ｇに示すように、絶縁体１３と露出部１７とに半導体シート１４を形成する。例えば、半導体シート１４は、転写、貼付、成長又は塗工によって形成することができる。
このように、ステップＳＴ２では、レジスト膜４５を絶縁コート材４４上に形成し、エッチングにより絶縁コート材４４の一部を除去することによって、開口１６が設けられた絶縁体１３を形成している。
［効果］
実施の形態３に係る半導体デバイス１Ａの製造方法によれば、以下の効果を奏することができる。
実施の形態３の半導体デバイス１Ａの製造方法において、絶縁体１３を形成するステップＳＴ２は、レジスト膜４５を用いて開口１６が設けられた絶縁体１３を形成している。具体的には、レジスト膜４５を絶縁コート材４４上に形成し、開口１６が設けられる部分に対応するレジスト膜４５の部分を除去する。そして、レジスト膜４５が除去された部分の絶縁コート材４４をエッチングによって除去する。これにより、開口１６が設けられた絶縁体１３を容易に形成することができる。
また、実施の形態３の製造方法では、エッチングにより開口１６を形成しているため、実施の形態１と比べて、絶縁コート材４４に用いられる材料の選択の幅が広がる。例えば、実施の形態１の絶縁コート材４１よりも絶縁性及び／又は耐水性に優れた絶縁コート材４４を採用することができる。
（実施の形態４）
本発明に係る実施の形態４の半導体デバイス及び半導体デバイスの製造方法について説明する。
実施の形態４では、主に実施の形態１と異なる点について説明する。実施の形態４においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態４では、実施の形態１と重複する記載は省略する。
実施の形態４では、絶縁体が第１電極と第２電極とを跨る連結絶縁部を有する点、第１電極を露出させる第１開口と第２電極を露出させる第２開口とが絶縁体に設けられている点、半導体シートが連結絶縁部、第１開口から露出する第１露出部、及び第２開口から露出する第２露出部とに連続して配置されている点で、実施の形態１と異なる。
図１７及び図１８を用いて実施の形態４の半導体デバイス１Ｃについて説明する。図１７は、本発明に係る実施の形態４の半導体デバイス１Ｃの主要な構成の一例を示す概略図である。図１８は、本発明に係る実施の形態４の半導体デバイス１Ｃの主要な構成の一例を示す概略平面図である。
図１７及び図１８に示すように、絶縁体１３は、基板１１上において第１電極１２ａと第２電極１２ｂとに跨って配置される連結絶縁部１３ｂを有する。具体的には、連結絶縁部１３ｂは、基板１１の一部、第１電極１２ａの一部及び第２電極１２ｂの一部に配置されている。実施の形態４では、連結絶縁部１３ｂは、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂと、に跨って配置されている。
絶縁体１３には、複数の開口１６が設けられている。複数の開口１６は、第１開口１６ａ及び第２開口１６ｂを含む。連結絶縁部１３ｂは、絶縁体１３において、第１開口１６ａと第２開口１６ｂとを隔てている部分である。連結絶縁部１３ｂの両側壁は、それぞれ、第１開口１６ａと第２開口１６ｂとを画定している。
実施の形態４では、図１８に示すように、第１開口１６ａ及び第２開口１６ｂは、半導体デバイス１Ｃを高さ方向（Ｚ方向）から見て、矩形状に形成されている。第１開口１６ａは、基板１１の一部と第１電極１２ａの一部とを露出している。第２開口１６ｂは、基板１１の一部と第２電極１２ｂの一部とを露出している。
基板１１上には、複数の開口１６ａ，１６ｂによって露出される複数の露出部１７が形成されている。第１露出部１７ａは、基板１１上において第１開口１６ａから露出する部分である。第２露出部１７ｂは、基板１１上において第２開口１６ｂから露出する部分である。
実施の形態４では、第１露出部１７ａには、第１電極１２ａの一部が位置する。第２露出部１７ｂには、第２電極１２ｂの一部が位置する。
半導体シート１４ａは、連結絶縁部１３ｂ、第１露出部１７ａ及び第２露出部１７ｂに連続して配置されている。ここで、「連続して配置されている」とは、半導体シート１４が繋がった状態で配置されていることを意味する。即ち、一枚の半導体シート１４ａが、連結絶縁部１３ｂ、第１露出部１７ａ及び第２露出部１７ｂを覆っている。半導体シート１４ａは、第１露出部１７ａに位置する第１電極１２ａと、第２露出部１７ｂに位置する第２電極１２ｂと、を電気的に接続している。
図１９は、露出部１７の一部を拡大した概略拡大図である。図１９は、第２露出部１７ｂに位置する基板１１と絶縁体１３とが接続される部分の近傍を拡大した図である。図１９に示すように、第２開口１６ｂが設けられている絶縁体１３の側壁１３ａと、半導体シート１４ａと、基板１１と、の間に隙間１８が形成されている。「第２開口１６ｂが設けられている絶縁体１３の側壁１３ａ」とは、第２開口１６ｂを画定する絶縁体１３の側壁１３ａを意味する。
具体的には、第２開口１６ｂを画定する絶縁体１３の側壁１３ａと基板１１の表面とが接続される角部において、半導体シート１４ａは円弧状に屈曲する屈曲部１４ａａを有する。
第２開口１６ｂにおいて、半導体シート１４ａは、絶縁体１３の上面から側壁１３ａに沿って延びている。絶縁体１３の側壁１３ａを延びる半導体シート１４ａは、基板１１に向かって延びる。絶縁体１３の側壁１３ａと基板１１の表面とが接続される角部において、半導体シート１４ａは、屈曲部１４ａａによって、側壁１３ａから離れる方向に屈曲して延びる。その後、半導体シート１４ａは、基板１１の表面を延びる。
なお、図１９に示す例は、第２露出部１７ｂを例として説明したが、これに限定されない。第１露出部１７ａにおいても同様の構成を有していてもよい。即ち、第１開口１６ａが設けられている絶縁体１３の側壁１３ａと、半導体シート１４ａと、基板１１と、の間に隙間１８が形成されていてもよい。
また、絶縁体１３の側壁１３ａは、連結絶縁部１３ｂの側壁であってもよい。実施の形態４では、連結絶縁部１３ｂの側壁は、第１開口１６ａ及び第２開口１６ｂを画定している。このため、第１開口１６ａが設けられている連結絶縁部１３ｂの側壁と、半導体シート１４ａと、基板１１と、の間に隙間１８が形成されていてもよい。あるいは、第２開口１６ｂが設けられている連結絶縁部１３ｂの側壁と、半導体シート１４ａと、基板１１と、の間に隙間１８が形成されていてもよい。
［製造方法］
半導体デバイス１Ｃの製造方法の一例について説明する。図２０は、本発明に係る実施の形態４の半導体デバイス１Ｃの製造方法の一例のフローチャートである。図２１Ａ～２１Ｄは、本発明に係る実施の形態４の半導体デバイス１Ｃの製造方法の工程の一例を示す概略図である。なお、以下で説明するステップは、製造装置によって実行される。なお、ステップＳＴ１１は、実施の形態１の図６に示すステップＳＴ１と同様であるため詳細な説明を省略する。
図２０及び図２１Ａに示すように、ステップＳＴ１１では、複数の電極１２を配置した基板１１を準備する。例えば、ステップＳＴ１１は、製造装置に含まれるスパッタリング装置、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着機に代表される金属成膜装置によって実行される。
ステップＳＴ１２では、複数の開口１６が設けられた絶縁体１３を基板１１上に形成する。具体的には、ステップＳＴ１２では、基板１１上において第１電極１２ａの一部を露出させる第１開口１６ａと、第２電極１２ｂの一部を露出させる第２開口１６ｂと、を設けた絶縁体１３を形成する。絶縁体１３は、第１開口１６ａ及び第２開口１６ｂから第１電極１２ａの一部及び第２電極１２ｂの一部をそれぞれ露出させると共に、第１電極１２ａの一部及び第２電極１２ｂの一部を覆う。例えば、ステップＳＴ１２は、製造装置に含まれるスピンコーター、各種蒸着装置、ＣＶＤ装置に代表される絶縁膜成膜装置、およびフォトリソグラフィー装置によって実行される。
ステップＳＴ１２は、連結絶縁部１３ｂを形成するステップＳＴ１２Ａと、第１開口１６ａと第２開口１６ｂとを形成するステップＳＴ１２Ｂと、を有する。
連結絶縁部１３ｂを形成するステップＳＴ１２Ａでは、第１電極１２ａと第２電極１２ｂとに跨って配置される連結絶縁部１３ｂを形成する。
第１開口１６ａと第２開口１６ｂとを形成するステップＳＴ１２Ｂでは、絶縁体１３に、基板１１上において第１電極１２ａの一部を露出させる第１開口１６ａと、基板１１上において第２電極１２ｂの一部を露出させる第２開口１６ｂと、を形成する。
なお、ステップＳＴ１２ＡとステップＳＴ１２Ｂとは、統合されてもよいし、順番を入れ替えてもよい。連結絶縁部１３ｂ、第１開口１６ａ及び第２開口１６ｂは、実施の形態１～３の絶縁体１３を形成するステップＳＴ２と同様の方法で形成することができる。例えば、連結絶縁部１３ｂ、第１開口１６ａ及び第２開口１６ｂは、基板１１上に絶縁コート材を成膜し、フォトリソグラフィーによって形成することができる。
図２１Ｂに示すように、複数の電極１２を配置した基板１１上に絶縁コート材４６を成膜する。例えば、絶縁コート材４６を基板１１上に塗布して硬化する。
図２１Ｃに示すように、基板１１上において第１電極１２ａと第２電極１２ｂとに跨る絶縁コート材４６を残しつつ、第１電極１２ａ及び第２電極１２ｂの上に配置される絶縁コート材４６を、フォトリソグラフィーによって除去する。これにより、第１電極１２ａと第２電極１２ｂとに跨って配置される連結絶縁部１３ｂを含む絶縁体１３を形成する。また、フォトリソグラフィーによって除去された部分は、基板１１上において第１電極１２ａの一部を露出させる第１開口１６ａと、基板１１上において第２電極１２ｂの一部を露出させる第２開口１６ｂと、を形成する。
基板１１上において、第１開口１６ａ及び第２開口１６ｂが設けられた位置には、第１露出部１７ａ及び第２露出部１７ｂが形成される。第１露出部１７ａとは、基板１１上において第１開口１６ａから露出する部分である。第２露出部１７ｂとは、基板１１上において第２開口１６ｂから露出する部分である。
ステップＳＴ１３では、図２１Ｄに示すように、絶縁体１３と複数の露出部１７とに半導体シート１４ａを形成する。具体的には、ステップＳＴ１３は、連結絶縁部１３ｂ、第１露出部１７ａ及び第２露出部１７ｂに連続した半導体シート１４ａを形成するステップＳＴ１３Ａを含む。
ステップＳＴ１３Ａでは、半導体シート１４ａが、連結絶縁部１３ｂを含む絶縁体１３の上面に配置される。半導体シート１４ａは、第１開口１６ａ及び第２開口１６ｂにおいて自重により変形し、第１露出部１７ａ及び第２露出部１７ｂに配置される。半導体シート１４ａは、第１露出部１７ａに位置する第１電極１２ａに配置される。半導体シート１４ａは、第２露出部１７ｂに位置する第２電極１２ｂに配置される。例えば、ステップＳＴ１３は、製造装置に含まれる半導体シート形成装置によって実行される。
半導体シート１４ａは、第１露出部１７ａに位置する第１電極１２ａから第２露出部１７ｂに位置する第２電極１２ｂまで連結絶縁部１３ｂを間に挟んで連続して配置される。これにより、半導体シート１４ａは、第１電極１２ａと第２電極１２ｂとを電気的に接続している。
このように、ステップＳＴ１１～ＳＴ１３を実行することによって、半導体デバイス１Ｃを製造する。
［効果］
実施の形態４に係る半導体デバイス１Ｃ及び半導体デバイス１Ｃの製造方法によれば、以下の効果を奏することができる。
半導体デバイス１Ｃにおいて、絶縁体１３は、第１電極１２ａと第２電極１２ｂとに跨って配置される連結絶縁部１３ｂを有する。複数の開口１６は、基板１１上において第１電極１２ａの一部を露出させる第１開口１６ａと、基板１１上において第２電極１２ｂの一部を露出させる第２開口１６ｂと、を含む。複数の露出部１７は、基板１１上において第１開口１６ａから露出する第１露出部１７ａと、第２開口１６ｂから露出する第２露出部１７ｂと、を含む。半導体シート１４ａは、連結絶縁部１３ｂ、第１露出部１７ａ及び第２露出部１７ｂに連続して配置される。
このような構成により、デバイスの性能を更に向上させることができる。半導体シート１４ａは、連結絶縁部１３ｂ、第１露出部１７ａ及び第２露出部１７ｂに連続して配置されることによって密着性が向上する。これにより、半導体シート１４ａが剥がれにくくなり、耐久性を向上させることができる。
実施の形態３の半導体デバイス１Ｃでは、実施の形態１と比べて、半導体シート１４ａの下地層を任意に選択することが可能になる。ＳｉＯ２に代表される基板１１はグラフェンのキャリア散乱源となり電気特性を著しく劣化させることが知られている。半導体デバイス１Ｃでは下地層をグラフェンに対し干渉材となりにくい有機樹脂層や２次元絶縁層を選択することができるため、グラフェンの電気特性を十分に発揮することができる。
複数の露出部１７において、複数の開口１６が設けられている絶縁体１３の側壁１３ａと、半導体シート１４ａと、基板１１との間に隙間１８が形成されている。具体的には、第１露出部１７ａにおいて、第１開口１６ａが設けられている絶縁体１３の側壁１３ａと、半導体シート１４ａと、基板１１との間に隙間１８が形成されている。第２開口１６ｂが設けられている絶縁体１３の側壁１３ａと、半導体シート１４ａと、基板１１との間に隙間１８が形成されている。
このような構成により、半導体シート１４ａにかかる応力を緩和することができる。
なお、実施の形態４では、第１開口１６ａが基板１１の一部と第１電極１２ａの一部とをと露出させており、第２開口１６ｂが基板１１の一部と第２電極１２ｂの一部とを露出させる例について説明したが、これに限定されない。第１開口１６ａは、第１電極１２ａを露出させていればよい。第２開口１６ｂは、第２電極１２ｂを露出させていればよい。第１開口１６ａ及び第２開口１６ｂは、基板１１を露出していなくてもよい。
図２２は、本発明に係る実施の形態４の変形例の半導体デバイス１Ｄの主要な構成の一例を示す概略平面図である。図２２に示すように、半導体デバイス１Ｄでは、絶縁体１３に第１開口１６ｃ及び第２開口１６ｄが設けられている。
第１開口１６ｃは、第１電極１２ａを露出させる一方、基板１１を露出させていない。第２開口１６ｄは、第２電極１２ｂを露出させる一方、基板１１を露出させていない。
具体的には、半導体デバイス１Ｄを高さ方向（Ｚ方向）から見て、第１開口１６ｃは、第１電極１２ａの上面に投影可能に形成されている。半導体デバイス１Ｄを高さ方向（Ｚ方向）から見て、第１開口１６ｃは、第１電極１２ａの上面からはみ出さない範囲で形成されている。即ち、第１開口１６ｃのＸ方向及びＹ方向の寸法は、第１電極１２ａの上面におけるＸ方向及びＹ方向の寸法より小さい。半導体デバイス１Ｄを高さ方向（Ｚ方向）から見て、第２開口１６ｄは、第２電極１２ｂの上面に投影可能に形成されている。半導体デバイス１Ｄを高さ方向（Ｚ方向）から見て、第２開口１６ｄは、第２電極１２ｂの上面からはみ出さない範囲で形成されている。即ち、第２開口１６ｄのＸ方向及びＹ方向の寸法は、第２電極１２ｂの上面におけるＸ方向及びＹ方向の寸法より小さい。
半導体デバイス１Ｄにおいて、第１開口１６ｃから露出する第１露出部１７ｃには、第１電極１２ａの一部が位置している。第２開口１６ｄから露出する第２露出部１７ｄには、第２電極１２ｂの一部が位置している。第１露出部１７ｃ及び第２露出部１７ｄには、基板１１は位置していない。
半導体シート１４ｂは、連結絶縁部１３ｂ、第１露出部１７ｃ及び第２露出部１７ｄに連続して配置される。第１露出部１７ｃにおいて、半導体シート１４ｂは、第１電極１２ａに配置される。第２露出部１７ｄにおいて、半導体シート１４ｂは、第２電極１２ｂに配置される。これにより、半導体シート１４ｂを基板１１に配置せずに、第１電極１２ａと第２電極１２ｂとを半導体シート１４ｂによって電気的に接続することができる。
このような構成により、基板１１による半導体シート１４ｂの電気的特性の低下を抑制することができる。また、基板１１を形成する材料を任意の材料で形成することができる。半導体デバイス１Ｄにおいて、基板１１は、例えば、ＰＭＭＡ、ポリイミド、スチレン、PET、シリコーンなどの樹脂材料、また窒化ホウ素などの２次元絶縁材料などの材料で形成することが可能となる。
（実施の形態５）
本発明に係る実施の形態５の半導体デバイス及び半導体デバイスの製造方法について説明する。
実施の形態５では、主に実施の形態１と異なる点について説明する。実施の形態５においては、実施の形態１と同一又は同等の構成については同じ符号を付して説明する。また、実施の形態５では、実施の形態１と重複する記載は省略する。
実施の形態５では、半導体シートが、絶縁体に配置される第１半導体シートと、露出部に配置される第２半導体シートと、に分離されている点で、実施の形態１と異なる。
図２３及び図２４を用いて実施の形態５の半導体デバイス１Ｅについて説明する。図２３は、本発明に係る実施の形態５の半導体デバイス１Ｄの主要な構成の一例を示す概略図である。図２４は、本発明に係る実施の形態５の半導体デバイス１Ｄの主要な構成の一例を示す概略平面図である。
図２３及び図２４に示すように、半導体シート１４は、第１半導体シート１４ｃと、第２半導体シート１４ｄと、を有する。
第１半導体シート１４ｃは、絶縁体１３に配置される。具体的には、第１半導体シート１４ｃは、絶縁体１３の上面に配置されている。
第２半導体シート１４ｄは、第１半導体シート１４ｃと分離し、且つ露出部１７に配置される。第２半導体シート１４ｄは、露出部１７に位置する第１電極１２ａと第２電極１２ｂとに配置され、第１電極１２ａと第２電極１２ｂとを電気的に接続している。実施の形態５では、第２半導体シート１４ｄは、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂと、に配置される。
図２５は、露出部１７の一部を拡大した概略拡大図である。図２５に示すように、第２半導体シート１４ｄの端部１４ｄａは、第２半導体シート１４ｄの厚み方向（Ｚ方向）に屈曲している。第２半導体シート１４ｄの端部１４ｄａは、基板１１から離れる方向に屈曲している。例えば、半導体デバイス１Ｅを高さ方向（Ｚ方向）から見て、第２半導体シート１４ｄの端部１４ｄａは、第２半導体シート１４ｄに重なるように屈曲している。
半導体デバイス１Ｅでは、半導体デバイス１Ｅを高さ方向（Ｚ方向）から見て、第２半導体シート１４ｄの端部１４ｄａを容易に確認することができる。これにより、第２半導体シート１４ｄが基板１１上に配置されていることを容易に確認することができる。
［製造方法］
半導体デバイス１Ｅの製造方法の一例について説明する。図２６は、本発明に係る実施の形態５の半導体デバイス１Ｅの製造方法の一例のフローチャートである。図２７Ａ～２７Ｃは、半導体シートを転写により形成する工程における動作の一例を示す概略図である。なお、以下で説明するステップは、製造装置によって実行される。なお、ステップＳＴ２１及びＳＴ２２は、実施の形態１の図６に示すステップＳＴ１及びＳＴ２と同様であるため詳細な説明を省略する。
図２０に示すように、ステップＳＴ２１では、複数の電極１２を配置した基板１１を準備する。例えば、ステップＳＴ２１は、製造装置に含まれるスパッタリング装置、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着機に代表される金属成膜装置によって実行される。
ステップＳＴ２２では、開口１６が設けられたコーティング部１５を有する絶縁体１３を基板１１上に形成する。例えば、ステップＳＴ２２は、製造装置に含まれるスピンコーター、各種蒸着装置、ＣＶＤ装置に代表される絶縁膜成膜装置、およびフォトリソグラフィー装置によって実行される。
ステップＳＴ２２は、複数の電極１２の一部を露出させる開口１６を形成するステップＳＴ２２Ａを有する。ステップＳＴ２２Ａでは、第１電極１２ａの一部と第２電極１２ｂの一部とを露出させる開口１６を形成する。基板１１上において開口１６により露出される露出部１７には、第１電極１２ａの一部と第２電極１２ｂの一部とが位置する。実施の形態５では、第１電極１２ａにおける第２電極１２ｂと対向する端部を含む領域１５ａと、第２電極１２ｂにおける第１電極１２ａと対向する端部を含む領域１５ｂとが、露出部１７に位置する。
ステップＳＴ２３では、絶縁体１３と露出部１７とに半導体シート１４を形成する。具体的には、ステップＳＴ２３では、絶縁体１３に配置される第１半導体シート１４ｃと、基板１１上において開口１６から露出する露出部１７に配置される第２半導体シート１４ｄと、を形成する。例えば、ステップＳＴ２３は、製造装置に含まれる半導体シート形成装置によって実行される。
ステップＳＴ２３は、半導体シート１４を第１半導体シート１４ｃと第２半導体シート１４ｄとに分離するステップＳＴ２３Ａを有する。
ステップＳＴ２３Ａは、半導体シート１４を、絶縁体１３に配置される第１半導体シート１４ｃと、基板１１上において開口１６から露出する露出部１７に配置される第２半導体シート１４ｄと、に分離する。
例えば、図２７Ａ～図２７Ｃに示すように、ステップＳＴ２３Ａでは、開口１６において、絶縁体１３と基板１１とによって形成される段差１９によって半導体シート１４を切断する。これにより、半導体シート１４を第１半導体シート１４ｃと第２半導体シート１４ｄとに分離する。
図２７Ａに示すように、段差１９は、絶縁体１３と基板１１とによって形成される。段差１９の大きさは、基板１１から絶縁体１３の上面までの距離Ｌ２で決定される。段差１９の大きさ（距離Ｌ２）を調整することによって、半導体シート１４の自重を利用して、半導体シート１４を切断することができる。例えば、段差１９の大きさ（距離Ｌ２）は、１００ｎｍ以上１ｍｍ以下である。
図２７Ｂに示すように、絶縁体１３の上から半導体シート１４を転写すると、開口１６において半導体シート１４は自重により変形する。具体的には、開口１６において、半導体シート１４は、露出部１７である第１電極１２ａの一部及び第２電極１２ｂの一部に向かって近づく方向に変形する。
絶縁体１３の側面、領域１５ａ、領域１５ｂ、露出部１７に半導体シート１４が密着するためには、変形により半導体シート１４は延伸する必要がある。段差１９の大きさ（距離Ｌ２）が十分に小さく、半導体シート１４の剛性が小さく、かつ延性が十分に大きい場合、半導体シート１４は破断されず延伸して絶縁体１３の側面、領域１５ａ、領域１５ｂ、露出部１７に密着する。段差１９の大きさ（距離Ｌ２）が大きく、半導体シート１４の剛性が小さく、かつ延性が小さい場合、半導体シート１４は自重により変形した結果、十分に延伸することができず、切断される。この時、最も応力が印可される絶縁体１３の端部で破断が生じる。
半導体シート１４の剛性が大きい場合は、変形も切断も生じず、露出部１７の上部で絶縁体１３間を橋渡しした状態になるが、この状態では第１電極１２ａ、第２電極１２ｂと半導体シートが電気的に接続しないため、半導体デバイスとしては動作しない。
図２７Ｃに示すように、半導体シート１４が段差１９によって切断されることにより、第１半導体シート１４ｃが絶縁体１３に配置され、第２半導体シート１４ｄが露出部１７に配置される。
このように、ステップＳＴ２１～ＳＴ２３を実行することによって、半導体デバイス１Ｅを製造する。
［効果］
実施の形態５に係る半導体デバイス１Ｅ及び半導体デバイス１Ｅの製造方法によれば、以下の効果を奏することができる。
半導体デバイス１Ｅにおいては、露出部１７は、第１電極１２ａの一部と、第２電極１２ｂの一部と、を含む。半導体シート１４は、絶縁体１３に配置される第１半導体シート１４ｃと、第１半導体シート１４ｃと分離し、且つ露出部１７に配置される第２半導体シート１４ｄと、を有する。
このような構成により、半導体シート１４の電気的な短絡を遮断することができる。また、第１半導体シート１４ｃと第２半導体シート１４ｄとが物理的に分離しているため、第１半導体シート１４ｃに物理的な負荷がかかった場合でも、第２半導体シート１４ｄに影響を与えない。このため、外部から物理的な負荷がかかった場合、半導体シート１４の剥がれによる半導体デバイス１Ｅの性能の低下を抑制することができる。
第２半導体シート１４ｄの端部１４ｄａは、第２半導体シート１４ｄの厚み方向（Ｚ方向）に屈曲している。このような構成により、第２半導体シート１４ｄが配置されている領域を容易に確認することができる。また、第２半導体シート１４ｄの端部１４ｄａにターゲット分子５０が吸着することを抑制することができる。
半導体デバイス１Ｅの製造方法において、絶縁体１３を形成するステップＳＴ２２は、絶縁体１３に、基板１１上において第１電極１２ａの一部と第２電極１２ｂの一部とを露出させる開口１６を形成することＳＴ２２Ａを有する。半導体シート１４を形成するステップＳＴ２３は、半導体シート１４を、絶縁体１３に配置される第１半導体シート１４ｃと、基板１１上において開口１６から露出する露出部１７に配置される第２半導体シート１４ｄと、に分離することＳＴ２３Ａを有する。
分離することＳＴ２３Ａは、開口１６において、絶縁体１３と基板１１とによって形成される段差１９によって半導体シート１４を切断する。
このような構成により、半導体シート１４を第１半導体シート１４ｃと第２半導体シート１４ｄとに容易に分離することができる。
また、実施の形態５の製造方法では、実施の形態１の製造方法の形成するステップにおける半導体シート１４のエッチング処理を省略することができる。
なお、実施の形態５では、ステップＳＴ２３が転写により半導体シート１４を形成する例について説明したが、これに限定されない。例えば、ステップＳＴ２３は、貼付、成長又は塗工によって半導体シート１４を形成してもよい。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した特許請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
本発明の半導体デバイスは、イオンを検出する化学センサ又はウィルスなどを検出するバイオセンサなどに有用である。
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ 半導体デバイス
２ センサ
３ 基材
４ 反応ガス
５ 液体
１１ 基板
１２ 電極
１２ａ 第１電極
１２ｂ 第２電極
１２ｃ 作用電極
１２ｄ 対向電極
１２ｆ 参照電極
１３ 絶縁体
１３ａ 側壁
１３ｂ 連結絶縁部
１４，１４ａ，１４ｂ 半導体シート
１４ｃ 第１半導体シート
１４ｄ 第２半導体シート
１４ｄａ 端部
１５ａ、１５ｂ 領域
１６，１６ａ，１６ｂ，１６ｃ，１６ｄ 開口
１７，１７ａ，１７ｂ，１７ｃ，１７ｄ 露出部
１８ 隙間
１９ 段差
２０ 電解液
２１ 第３電極
３１ レセプタ
３２ 演算部
４１，４３，４４，４６ 絶縁コート材
４２，４５ レジスト膜
５０ ターゲット分子

Claims (17)

  1. 基板と、
    前記基板上に配置される複数の電極と、
    前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極の少なくとも一部を覆う絶縁体と、
    前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に配置される半導体シートと、
    を備え、
    前記複数の電極は、前記１つ又は複数の開口以外からも露出しており、
    前記基板の高さ方向から見て、前記絶縁体の面積は、前記絶縁体から露出する前記複数の電極の面積より大きい、半導体デバイス。
  2. 前記複数の電極は、第１電極と、前記第１電極と間隔を有して配置される第２電極と、を有し、
    前記第１電極の一部と前記第２電極の一部とのうち少なくともいずれか一方は、前記１つ又は複数の露出部に位置し、
    前記半導体シートは、前記第１電極と前記第２電極とに接続される、
    請求項１に記載の半導体デバイス。
  3. 前記第１電極における前記第２電極と対向する端部を含む領域と、前記第２電極における前記第１電極と対向する端部を含む領域とは、前記露出部に位置している、
    請求項２に記載の半導体デバイス。
  4. 前記絶縁体は、前記第１電極と前記第２電極とに跨って配置される連結絶縁部を有し、
    前記複数の開口は、前記基板上において前記第１電極の一部を露出させる第１開口と、前記基板上において前記第２電極の一部を露出させる第２開口と、を含み、
    前記複数の露出部は、前記基板上において前記第１開口から露出する第１露出部と、前記基板上において前記第２開口から露出する第２露出部と、を含み、
    前記半導体シートは、前記連結絶縁部、前記第１露出部及び前記第２露出部に連続して配置される、
    請求項２に記載の半導体デバイス。
  5. 前記複数の開口が設けられている前記絶縁体の側壁と、前記半導体シートと、前記基板との間に隙間が形成されている、
    請求項４に記載の半導体デバイス。
  6. 前記半導体シートは、
    前記絶縁体に配置される第１半導体シートと、
    前記第１半導体シートと分離し、且つ前記露出部に配置される第２半導体シートと、
    を有する、
    請求項３に記載の半導体デバイス。
  7. 前記第２半導体シートの端部は、前記第２半導体シートの厚み方向に屈曲している、
    請求項６に記載の半導体デバイス。
  8. 前記半導体シートは、グラフェン、カーボンナノチューブ、有機半導体、ＭＸＥＮＥＳ及び遷移金属ダイカルコゲナイド層状物質のうちのいずれかで形成される、
    請求項１～７のいずれか一項に記載の半導体デバイス。
  9. さらに、
    前記半導体シートに配置され、ターゲット分子を捕捉する複数のレセプタを備える、
    請求項１～８のいずれか一項に記載の半導体デバイス。
  10. さらに、
    前記半導体シートから出力される電気信号を受信し、前記電気信号に基づいて前記ターゲット分子の量を演算する演算部を備える、
    請求項９に記載の半導体デバイス。
  11. 前記半導体シートは、ファンデルワールス力によって前記絶縁体と前記１つ又は複数の露出部とに密着している、
    請求項１～１０のいずれか一項に記載の半導体デバイス。
  12. 請求項１に記載の半導体デバイスの製造方法であって、
    複数の電極を配置した基板を準備するステップ、
    前記基板上において前記複数の電極のうち少なくとも１つの電極を露出させる１つ又は複数の開口が設けられた絶縁体であって、前記複数の電極を覆う絶縁体を形成するステップ、
    前記絶縁体と、前記基板上において前記１つ又は複数の開口から露出する１つ又は複数の露出部と、に半導体シートを形成するステップ、
    を含む、半導体デバイスの製造方法。
  13. 前記複数の電極は、第１電極と、前記第１電極と間隔を有して配置される第２電極と、を有し、
    前記第１電極の一部と前記第２電極の一部とのうち少なくともいずれか一方は、前記１つ又は複数の露出部に位置し、
    前記半導体シートは、前記第１電極と前記第２電極とを電気的に接続する、
    請求項１２に記載の半導体デバイスの製造方法。
  14. 前記第１電極における前記第２電極と対向する端部を含む領域と、前記第２電極における前記第１電極と対向する端部を含む領域とは、前記露出部に位置している、
    請求項１３に記載の半導体デバイスの製造方法。
  15. 前記絶縁体を形成するステップは、
    前記第１電極と前記第２電極とに跨って配置される連結絶縁部を形成すること、
    前記絶縁体に、前記基板上において前記第１電極の一部を露出させる第１開口と、前記基板上において前記第２電極の一部を露出させる第２開口と、を形成すること、
    を有し、
    前記半導体シートを形成するステップは、前記連結絶縁部、前記第１開口から前記第１電極の一部を露出する第１露出部、及び前記第２開口から前記第２電極の一部を露出する第２露出部に連続した半導体シートを形成すること、を有する、
    請求項１３に記載の半導体デバイスの製造方法。
  16. 前記絶縁体を形成するステップは、前記絶縁体に、前記基板上において前記第１電極の一部と前記第２電極の一部とを露出させる開口を形成すること、を有し、
    前記半導体シートを形成するステップは、前記半導体シートを、前記絶縁体に配置される第１半導体シートと、前記基板上において前記開口から露出する露出部に配置される第２半導体シートと、に分離すること、を有する、
    請求項１４に記載の半導体デバイスの製造方法。
  17. 前記分離することは、前記開口において、前記絶縁体と前記基板とで形成される段差によって前記半導体シートを切断する、
    請求項１６に記載の半導体デバイスの製造方法。
JP2022505753A 2020-03-09 2020-10-29 半導体デバイス及び半導体デバイスの製造方法 Active JP7367844B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020040140 2020-03-09
JP2020040140 2020-03-09
PCT/JP2020/040640 WO2021181745A1 (ja) 2020-03-09 2020-10-29 半導体デバイス及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2021181745A1 JPWO2021181745A1 (ja) 2021-09-16
JP7367844B2 true JP7367844B2 (ja) 2023-10-24

Family

ID=77671495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022505753A Active JP7367844B2 (ja) 2020-03-09 2020-10-29 半導体デバイス及び半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US20220390413A1 (ja)
JP (1) JP7367844B2 (ja)
CN (1) CN115151813A (ja)
WO (1) WO2021181745A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156752A (ja) 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
JP2007273874A (ja) 2006-03-31 2007-10-18 Pioneer Electronic Corp 有機半導体装置及びその製造方法
EP1905800A1 (en) 2006-09-29 2008-04-02 Samsung Electronics Co., Ltd. Copolymer, composition for forming banks, and method for forming banks using the composition
JP2010525587A (ja) 2007-04-25 2010-07-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子装置の製造方法
US20130256643A1 (en) 2006-02-17 2013-10-03 Samsung Electronics Co., Ltd. Methods for forming banks and organic thin film transistors comprising such banks
JP2016065746A (ja) 2014-09-24 2016-04-28 富士フイルム株式会社 ガスセンサ、トランジスタ
WO2019087937A1 (ja) 2017-11-02 2019-05-09 東レ株式会社 集積回路およびその製造方法ならびにそれを用いた無線通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4482856B2 (ja) * 2003-08-29 2010-06-16 セイコーエプソン株式会社 試料中の標的物質の検出方法、センサ基体、及び検出キット
US20060065887A1 (en) * 2004-03-26 2006-03-30 Thomas Tiano Carbon nanotube-based electronic devices made by electrolytic deposition and applications thereof
CN102150037B (zh) * 2008-07-11 2014-06-04 康奈尔大学 集成电荷传感器的纳米流体通道及基于该纳米流体通道的方法
JP2010151659A (ja) * 2008-12-25 2010-07-08 Toyota Central R&D Labs Inc エタノール用ガスセンサ
KR20100102381A (ko) * 2009-03-11 2010-09-24 고려대학교 산학협력단 전자물질 막 형성 방법 및 이를 적용하는 전자 소자의 제조방법
WO2011065083A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機薄膜トランジスタ、およびその製造方法
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
JP2017166947A (ja) * 2016-03-16 2017-09-21 株式会社東芝 ガス検出装置
GB201715847D0 (en) * 2017-09-29 2017-11-15 Sumitomo Chemical Co Gas Sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156752A (ja) 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
US20130256643A1 (en) 2006-02-17 2013-10-03 Samsung Electronics Co., Ltd. Methods for forming banks and organic thin film transistors comprising such banks
JP2007273874A (ja) 2006-03-31 2007-10-18 Pioneer Electronic Corp 有機半導体装置及びその製造方法
EP1905800A1 (en) 2006-09-29 2008-04-02 Samsung Electronics Co., Ltd. Copolymer, composition for forming banks, and method for forming banks using the composition
JP2010525587A (ja) 2007-04-25 2010-07-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子装置の製造方法
JP2016065746A (ja) 2014-09-24 2016-04-28 富士フイルム株式会社 ガスセンサ、トランジスタ
WO2019087937A1 (ja) 2017-11-02 2019-05-09 東レ株式会社 集積回路およびその製造方法ならびにそれを用いた無線通信装置

Also Published As

Publication number Publication date
WO2021181745A1 (ja) 2021-09-16
US20220390413A1 (en) 2022-12-08
JPWO2021181745A1 (ja) 2021-09-16
CN115151813A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
US9768288B2 (en) Carbon nanostructure device fabrication utilizing protect layers
CN109580725B (zh) 基于天线结构的二维过渡金属硫化物气体传感器及制备
JP5695656B2 (ja) 自己整列グラフェン・トランジスタ
KR101919424B1 (ko) 트랜지스터 및 그 제조방법
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
CN109682863B (zh) 基于TMDCs－SFOI异质结的气体传感器及其制备方法
US8803130B2 (en) Graphene transistors with self-aligned gates
WO2011094597A2 (en) Graphene nanomesh and method of making the same
JP5029600B2 (ja) カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
Kim et al. Direct electrical measurement of the self-assembled nickel silicide nanowire
CN103518255A (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
EP2378559A1 (en) Field effect transistor, method for manufacturing same, and biosensor
US20070059645A1 (en) Methods for fabricating nanoscale electrodes and uses thereof
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
KR20130044646A (ko) 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
US8758983B2 (en) Method of patterning an electronic of photonic material
KR20140028603A (ko) 그래핀 소자 및 그 제조방법
JP7367844B2 (ja) 半導体デバイス及び半導体デバイスの製造方法
KR102559405B1 (ko) 수소 센서 및 이의 제조 방법
TW201904862A (zh) 薄膜電晶體的製備方法
KR101181602B1 (ko) 표면 굴곡을 가지는 기판에 패턴을 형성하는 방법
KR20120076297A (ko) 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법
WO2011081473A2 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
JP2012244088A (ja) 電界効果トランジスタおよびその製造方法
CN105633145B (zh) 晶体管及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150