JP7362911B2 - Selective self-limiting tungsten etch process - Google Patents

Selective self-limiting tungsten etch process Download PDF

Info

Publication number
JP7362911B2
JP7362911B2 JP2022518256A JP2022518256A JP7362911B2 JP 7362911 B2 JP7362911 B2 JP 7362911B2 JP 2022518256 A JP2022518256 A JP 2022518256A JP 2022518256 A JP2022518256 A JP 2022518256A JP 7362911 B2 JP7362911 B2 JP 7362911B2
Authority
JP
Japan
Prior art keywords
metal
layer
substrate
oxide layer
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022518256A
Other languages
Japanese (ja)
Other versions
JP2022548979A (en
Inventor
サスミット シンハー ロイ，
シュリーニヴァース ガンディコッタ，
プラミット マンナ，
アブヒジット バス マリック，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/583,749 external-priority patent/US10950498B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022548979A publication Critical patent/JP2022548979A/en
Application granted granted Critical
Publication of JP7362911B2 publication Critical patent/JP7362911B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示の実施形態は、概して、半導体素子にある隙間またはフィーチャに充填する方法に関する。より詳細には、本開示の実施形態は、タングステンを使用した３次元半導体素子における隙間充填の方法に関する。 Embodiments of the present disclosure generally relate to a method of filling gaps or features in a semiconductor device. More particularly, embodiments of the present disclosure relate to a method of gap filling in three-dimensional semiconductor devices using tungsten.

半導体素子は、その設計や材料成分の複雑性が高まるにつれ、材料の選択的除去が半導体素子の絶え間ないスケーリングおよび向上にとって重要となってきている。選択的原子層エッチング（ＡＬＥ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ）は、自己制限式表面反応を採用する精密エッチング法として現れた。金属酸化物（ＭＯｘ）の選択的ＡＬＥは、特に、いくつかの半導体技術にとって重要であるが、その酸化物材料の固有の安定性を原因として成し遂げるのが難しい場合がある。 As semiconductor devices become more complex in their design and material composition, selective removal of materials becomes critical to the continued scaling and improvement of semiconductor devices. Atomic Layer Etching (ALE) has emerged as a precision etching method that employs self-limiting surface reactions. Selective ALE of metal oxides (MO x ) is particularly important for some semiconductor technologies, but can be difficult to accomplish due to the inherent stability of the oxide materials.

フラッシュメモリ用途にＶ－ＮＡＮＤ構造または３Ｄ－ＮＡＮＤ構造が使用される。Ｖ－ＮＡＮＤ素子は、多数のセルがブロック状に配列された垂直積層ＮＡＮＤ構造である。ゲートラストワード線形成は、現時点では、３Ｄ－ＮＡＮＤ製造時の主流のプロセスフローである。ワード線形成に先立ち、基板がメモリストリングによって支えられた層状酸化物スタックになっている。隙間スペースには、ＣＶＤまたはＡＬＤを使用してタングステンが充填される。メモリスタックの上面／側壁にもタングステンがコーティングされる。タングステンが隙間スペースの内側にしかなく、各タングステン充填がその他のタングステン充填とは完全に別個になるように、エッチングプロセス（例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ－Ｉｏｎ Ｅｔｃｈ）プロセスまたはラジカル系エッチングプロセス）によってそのスタックの上面／側壁からタングステンが除去される。しかし、エッチングプロセスの負荷作用を原因として、個々のエッチングによって、スタックの上面のワード線凹部と底のワード線凹部とが違ってくることが多い。この違いは、酸化物スタック層が増大するにつれて目立ってくる。 V-NAND or 3D-NAND structures are used for flash memory applications. A V-NAND device has a vertically stacked NAND structure in which a large number of cells are arranged in a block shape. Gate last word line formation is currently the mainstream process flow during 3D-NAND manufacturing. Prior to word line formation, the substrate is a layered oxide stack supported by memory strings. The interstitial space is filled with tungsten using CVD or ALD. The top/side walls of the memory stack are also coated with tungsten. An etching process (e.g., a reactive-ion etch (RIE) process or a radical-based etch) so that the tungsten is only inside the interstitial space and each tungsten fill is completely separate from the other tungsten fills. process) removes tungsten from the top/sidewalls of the stack. However, due to the loading effects of the etch process, the word line recesses at the top of the stack are often different from the word line recesses at the bottom for each individual etch. This difference becomes more noticeable as the oxide stack layer increases.

多層ＶＮＡＮＤタングステン充填では、タングステンを充填する際に、特に埋め込みワード線では課題が多い。より良い隙間充填をもたらす堆積－エッチングサイクル技法が求められている。しかし、現時点では、有効なタングステン隙間充填をもたらすのに使用できるサイクル堆積－エッチングプロセスは何もない。 Multilayer VNAND tungsten fill presents many challenges when filling tungsten, especially in buried word lines. Deposition-etch cycle techniques that provide better gap filling are needed. However, at this time, there are no cyclic deposition-etch processes available to provide effective tungsten gap filling.

したがって、特にＮＡＮＤ用途において、タングステンをエッチングする改良した方法が求められている。 Therefore, there is a need for improved methods of etching tungsten, especially in NAND applications.

本開示の１つまたは複数の実施形態は、基板を処理する方法を対象とするものである。１つまたは複数の実施形態において、処理方法は、基板上の少なくとも１つのフィーチャに金属層を堆積させることと、金属層上に金属酸化膜層を形成するように第１の深さまで金属を酸化させることと、金属酸化物層を選択的に除去するように金属酸化物層をエッチングすることと、を含む。 One or more embodiments of the present disclosure are directed to a method of processing a substrate. In one or more embodiments, the processing method includes depositing a metal layer on at least one feature on the substrate and oxidizing the metal to a first depth to form a metal oxide layer on the metal layer. and etching the metal oxide layer to selectively remove the metal oxide layer.

本開示の別の実施形態は、基板を処理する方法を対象とするものである。１つまたは複数の実施形態において、処理方法は、基板表面に金属層を堆積させることであって、基板表面がその上に少なくとも１つのフィーチャを有し、少なくとも１つのフィーチャが、基板表面から底面までのフィーチャ深さを延び、少なくとも１つのフィーチャの幅が第１の側壁と第２の側壁とで画定され、金属層が、基板表面、ならびに少なくとも１つのフィーチャの第１の側壁、第２の側壁、および底面に堆積される、金属層を堆積させることと、金属層上に金属酸化物層を形成するように第１の深さまで金属を酸化させること、および金属酸化物層を選択的に除去するように金属酸化物層をエッチングすること、を含むプロセスサイクルを行うことと、を含む。 Another embodiment of the present disclosure is directed to a method of processing a substrate. In one or more embodiments, the processing method is to deposit a metal layer on a substrate surface, the substrate surface having at least one feature thereon, the at least one feature extending from the substrate surface to the bottom surface. and a width of the at least one feature is defined by a first sidewall and a second sidewall, and a metal layer extends along the substrate surface and the first sidewall, the second sidewall of the at least one feature. depositing a metal layer and oxidizing the metal to a first depth to form a metal oxide layer on the metal layer, and selectively depositing the metal oxide layer on the sidewalls and the bottom surface; etching the metal oxide layer to remove it; and performing a process cycle that includes: etching the metal oxide layer to remove it.

本開示のさらなる実施形態は、基板を処理する方法を対象とするものである。１つまたは複数の実施形態において、基板を処理する方法は、基板にフィルムスタックを形成することであって、フィルムスタックが、酸化物材料と窒化物材料との複数の交互層を含み、フィルムスタックがスタック厚を有する、フィルムスタックを形成することと、フィルムスタック面の上面から底面までの深さを延びる開口を形成することであって、開口の幅が第１の側壁と第２の側壁とで画定される、開口を形成することと、任意選択的に、フィルムスタック表面に、ならびに開口の第１の側壁、第２の側壁、および底面に、バリア層を形成することであって、バリア層が、厚みが約２０Å～約５０Åの範囲であるＴｉＮを含む、バリア層を形成することと、金属層が開口を塞ぎ、金属層厚みでフィルムスタックの上面を覆うように、フィルムスタックに金属層を堆積させることと、繰り返し、金属酸化物層を形成するように金属層の表面を酸化させ、金属層が除去されるまで少なくとも１つのフィーチャから金属酸化物層をエッチングすることであって、表面を酸化させることが、Ｏ２に曝すことを含み、金属層酸化物をエッチングすることが、ハロゲン化物エッチャントに曝すことを含む、金属酸化物層をエッチングすることと、を含む。 Further embodiments of the present disclosure are directed to methods of processing a substrate. In one or more embodiments, a method of processing a substrate includes forming a film stack on the substrate, the film stack comprising a plurality of alternating layers of oxide and nitride materials, the film stack comprising a plurality of alternating layers of oxide and nitride materials; forming a film stack having a stack thickness; and forming an aperture extending a depth from a top surface to a bottom surface of the film stack surface, the width of the aperture being equal to the width of the first sidewall and the second sidewall. forming an aperture defined by a barrier layer, and optionally forming a barrier layer on the film stack surface and on a first sidewall, a second sidewall, and a bottom surface of the aperture, the barrier layer being defined by a barrier layer; forming a barrier layer, the layer comprising TiN having a thickness in the range of about 20 Å to about 50 Å; and depositing a metal on the film stack such that the metal layer fills the opening and covers the top surface of the film stack with a metal layer thickness. depositing a layer and repeatedly oxidizing a surface of the metal layer to form a metal oxide layer and etching the metal oxide layer from the at least one feature until the metal layer is removed; Oxidizing the surface includes exposing the metal layer oxide to O2 , and etching the metal layer oxide includes exposing the metal oxide layer to a halide etchant.

これまで述べた本開示の特徴を詳しく理解できるように、上で手短にまとめた本開示について、そのいくつかが添付図面に示されている実施形態を参照することで、より具体的に説明することができる。添付図面には、本開示の典型的な実施形態しか示していないので、限定と捉えるべきではなく、本開示には、他の等しく有効な実施形態を受け入れることができる。 In order that the features of the disclosure described above may be understood in more detail, the disclosure briefly summarized above will now be described more specifically with reference to embodiments, some of which are illustrated in the accompanying drawings. be able to. The accompanying drawings depict only typical embodiments of the disclosure and should not be taken as limiting, as the disclosure may accommodate other equally valid embodiments.

本開示の１つまたは複数の実施形態による、ワード線が形成される酸化物層スタックを示す図である。FIG. 3 illustrates an oxide layer stack in which word lines are formed, according to one or more embodiments of the present disclosure. 図１の酸化物層スタックに形成された金属膜を示す図である。2 shows a metal film formed on the oxide layer stack of FIG. 1; FIG. 本開示の１つまたは複数の実施形態による、高温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a high temperature oxidation and etching process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、高温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a high temperature oxidation and etching process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、低温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a low temperature oxidation and etch process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、低温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a low temperature oxidation and etch process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、低温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a low temperature oxidation and etch process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、低温酸化・エッチングプロセスを示す図である。FIG. 3 illustrates a low temperature oxidation and etch process in accordance with one or more embodiments of the present disclosure. 本開示の１つまたは複数の実施形態による、基板フィーチャの断面図である。2 is a cross-sectional view of a substrate feature in accordance with one or more embodiments of the present disclosure. FIG. 本開示の１つまたは複数の実施形態による、基板フィーチャの断面図である。2 is a cross-sectional view of a substrate feature in accordance with one or more embodiments of the present disclosure. FIG. 本開示の１つまたは複数の実施形態による、基板フィーチャの断面図である。2 is a cross-sectional view of a substrate feature in accordance with one or more embodiments of the present disclosure. FIG. 本開示の１つまたは複数の実施形態による、基板フィーチャの断面図である。2 is a cross-sectional view of a substrate feature in accordance with one or more embodiments of the present disclosure. FIG.

本開示のいくつかの例示的な実施形態について述べる前に、本開示が以下の発明を実施するための形態に明示する構築ステップまたはプロセスステップの細目に限定されるものではない、ということを理解すべきである。本開示は、他の実施形態も受け入れる余地があり、様々に実施されるか行われることが可能である。 Before describing some exemplary embodiments of the present disclosure, it is understood that this disclosure is not limited to the details of construction or process steps set forth in the detailed description below. Should. The present disclosure is susceptible to other embodiments and can be practiced or performed in various ways.

本明細書および添付の特許請求の範囲で使用する際、用語「基板」と「ウエハ」とは、同じ意味で使用しており、両方とも、プロセスが作用する表面または表面の一部のことである。当業者であれば、基板と言うとき、文脈上明らかにそうではないと分からない限り、基板の一部しか指さないこともある、ということが分かるであろう。また、基板に堆積させると言うとき、ベア基板と、１つまたは複数の膜またはフィーチャが堆積しているか形成されている基板との両方を意味することがある。 As used herein and in the appended claims, the terms "substrate" and "wafer" are used interchangeably and both refer to a surface or portion of a surface on which a process operates. be. Those skilled in the art will appreciate that references to a substrate may refer to only a portion of the substrate, unless the context clearly dictates otherwise. Also, references to depositing on a substrate may refer to both bare substrates and substrates on which one or more films or features have been deposited or formed.

本明細書で使用する際の「基板」とは、製造プロセス時に膜処理が行われる如何なる基板のことでもあり、また基板に形成された如何なる材料表面のことでもある。例えば、処理が行われ得る基板表面は、その用途に応じて、シリコン、シリコン酸化物、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ：Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、炭素ドープシリコン酸化物、アモルファスシリコン、ドープシリコン、ゲルマニウム、ガリウム砒素、ガラス、サファイヤなどの材料、ならびに金属、窒化金属、金属合金、およびその他の導電材料などの任意の他の材料を含む。基板は、半導体ウエハを含むがこれに限定されるわけではない。基板表面を磨く、エッチングする、減らす、酸化させる、ヒドロキシル化させる、焼き戻す、ＵＶ硬化させる、電子線硬化させる、かつ／または焼く、と言った前処理プロセスを基板に受けさせることができる。基板そのものの表面に直に膜処理することの他に、本開示では、以下により詳しく開示する通りに、開示した膜処理ステップのいずれも、基板に形成された下層に対しても行われてもよく、「基板表面」という用語は、文脈上分かるように、このような下層を含むことが意図されている。したがって例えば、基板表面に膜／層または部分膜／層が堆積している場合、新しく堆積させる膜／層の露出面が基板表面に成る。 As used herein, "substrate" refers to any substrate on which a film treatment is performed during the manufacturing process, and any material surface formed on the substrate. For example, the substrate surface on which the treatment may be performed may be silicon, silicon oxide, strained silicon, silicon on insulator (SOI), carbon-doped silicon oxide, amorphous silicon, doped silicon, Including materials such as germanium, gallium arsenide, glass, sapphire, and any other materials such as metals, metal nitrides, metal alloys, and other conductive materials. Substrates include, but are not limited to, semiconductor wafers. The substrate can be subjected to pretreatment processes such as polishing, etching, reducing, oxidizing, hydroxylating, tempering, UV curing, e-beam curing, and/or baking the substrate surface. In addition to directly coating the surface of the substrate itself, this disclosure also provides that any of the disclosed coating steps may also be performed on underlying layers formed on the substrate, as disclosed in more detail below. Often, the term "substrate surface" is intended to include such underlying layers, as the context indicates. Thus, for example, if a film/layer or partial film/layer is deposited on the substrate surface, the exposed surface of the newly deposited film/layer becomes the substrate surface.

半導体製造プロセスでは、材料、例えばタングステン（Ｗ）を、ビアまたはトレンチなどであるがこれに限定されるわけではないフィーチャ中に堆積させ、コンタクトまたは相互接続を形成することを伴うことが多い。化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を使用して、金属、例えばタングステン（Ｗ）をフィーチャ中に堆積させることが多く、この場合、充填対象の少なくとも１つのフィーチャがある基板は、金属をフィーチャ中に堆積させるのに金属含有前駆体および還元剤に曝される。しかし、素子が縮むにつれて、フィーチャが小さくなり、特に先進ロジック用途や先進メモリ用途では、ＣＶＤによる充填が課題の多いものになってくる。 Semiconductor manufacturing processes often involve depositing materials, such as tungsten (W), into features such as, but not limited to, vias or trenches to form contacts or interconnects. Chemical Vapor Deposition (CVD) is often used to deposit metals, such as tungsten (W), into features, where the substrate with at least one feature to be filled is filled with metal. A metal-containing precursor and a reducing agent are exposed to deposit into the feature. However, as devices shrink, features become smaller and CVD filling becomes more challenging, especially in advanced logic and memory applications.

本開示の１つまたは複数の実施形態では、３次元基板の隙間にタングステン膜を堆積させる方法を提供するのが好都合である。本開示のいくつかの実施形態では、共形タングステン酸化物膜を堆積させる方法および選択的タングステン酸化物除去の方法を提供するのが好都合である。いくつかの実施形態では、酸化物スタックの上面から底面まで一様の厚みの高品質タングステン膜でＶ－ＮＡＮＤの横方向フィーチャに充填する方法を提供するのが好都合である。１つまたは複数の実施形態において、処理方法では、プラズマを使用しないのが好都合である。さらに、１つまたは複数の実施形態の処理方法では、他のディープエッチング技法よりも歯止めの利く速度で選択的にタングステンを除去するのが好都合である。 In one or more embodiments of the present disclosure, it is advantageous to provide a method for depositing a tungsten film in a gap in a three-dimensional substrate. Some embodiments of the present disclosure advantageously provide methods of depositing conformal tungsten oxide films and methods of selective tungsten oxide removal. In some embodiments, it is advantageous to provide a method for filling the lateral features of a V-NAND with a high quality tungsten film of uniform thickness from the top to the bottom of the oxide stack. In one or more embodiments, the processing method advantageously does not use plasma. Additionally, the processing method of one or more embodiments advantageously selectively removes tungsten at a rate that is more consistent than other deep etching techniques.

本開示の１つまたは複数の実施形態は、高度共形金属（例えば、タングステン）酸化物および高度選択的金属酸化物（例えば、タングステン酸化物）除去に基づくワード線分離の方法を対象とするものである。この方法では、高温プロセスでも低温プロセスでも使用することができる。 One or more embodiments of the present disclosure are directed to methods of word line isolation based on highly conformal metal (e.g., tungsten) oxide and highly selective metal oxide (e.g., tungsten oxide) removal. It is. This method can be used in both high temperature and low temperature processes.

本開示の１つまたは複数の実施形態は、より良い隙間充填をもたらす堆積－エッチング（「ディープエッチング」）サイクル技法を対象とするものである。１つまたは複数の実施形態の方法が、このようなディープエッチングサイクルプロセスを容易にする。また、１つまたは複数の実施形態において、自然酸化物が金属、例えばタングステンの表面から除去されるので、半導体素子の接触抵抗が高められる。 One or more embodiments of the present disclosure are directed to a deposition-etch ("deep etch") cycle technique that provides better gap filling. The method of one or more embodiments facilitates such deep etch cycle processes. Also, in one or more embodiments, contact resistance of the semiconductor device is increased because native oxide is removed from the surface of the metal, such as tungsten.

図１を参照すると、基板１０上には層スタック１２がある。基板１０は、適していれば如何なる基板材料でもよく、個々の層のいずれとも同じ材料であることに限定されることはない。例えば、実施形態によっては、基板は、酸化物層、窒化物層、または金属層である。スタック１２は、各隙間がワード線またはワード線が形成される外郭を形成するように、互いに間隔を空けて、酸化物層１４間に隙間１６を形成する複数の酸化物層１４を有している。スタック１２には上面１３および側面１５がある。 Referring to FIG. 1, there is a layer stack 12 on a substrate 10. Substrate 10 may be any suitable substrate material and is not limited to being the same material as any of the individual layers. For example, in some embodiments the substrate is an oxide layer, a nitride layer, or a metal layer. The stack 12 has a plurality of oxide layers 14 spaced apart from one another to form gaps 16 between the oxide layers 14 such that each gap forms a word line or a contour in which a word line is formed. There is. Stack 12 has a top surface 13 and side surfaces 15.

スタック１２には、適していればいくつでも酸化物層１４または隙間１６があってもよい。実施形態によっては、等しい個数のワード線を形成するのに使用され得る約１０、２０、３０、４０、５０、６０、７０、８０、９０、または１００個以上の隙間１６がスタック１２に形成されている。隙間１６の個数は、個々の酸化物層１４のすべてを結び付けるメモリストリング１１のいずれの側でも測定される。実施形態によっては、隙間１６の個数は、２の倍数である。実施形態によっては、隙間の個数は、２ｎに等しく、ここでｎは任意の正の整数である。実施形態によっては、隙間１６の個数は、約９６である。 Stack 12 may include any suitable number of oxide layers 14 or gaps 16. In some embodiments, about 10, 20, 30, 40, 50, 60, 70, 80, 90, or 100 or more gaps 16 are formed in the stack 12, which may be used to form an equal number of word lines. ing. The number of gaps 16 is measured on either side of the memory string 11 connecting all of the individual oxide layers 14. In some embodiments, the number of gaps 16 is a multiple of two. In some embodiments, the number of gaps is equal to 2 n , where n is any positive integer. In some embodiments, the number of gaps 16 is approximately 96.

図２に示す通り、金属２０がスタック１２に堆積している。金属２０が隙間１６を埋め、ワード線１９を形成する。金属２０がスタック１２の上面１３および側面１５を金属オーバーバーデン２２の厚みで覆うように、金属２０外形がスタック１２全周に形成される。オーバーバーデン２２とは、隙間１６の外側に堆積した材料である。オーバーバーデンは、金属２０を堆積させるのに使用されるプロセスに適していれば如何なる厚みであってもよい。実施形態によっては、オーバーバーデン２２の厚みは、約１Å～約１０００Åの範囲である。実施形態によっては、オーバーバーデン２２の厚みは、約５Å、１０Å、１５Å、２０Å、２５Å、３０Å、３５Å、４０Å、４５Å、または５０Å以上である。 As shown in FIG. 2, metal 20 is deposited on stack 12. Metal 20 fills the gap 16 and forms the word line 19. The outer shape of the metal 20 is formed around the entire circumference of the stack 12 such that the metal 20 covers the top surface 13 and side surfaces 15 of the stack 12 with the thickness of the metal overburden 22 . Overburden 22 is material deposited outside of gap 16. The overburden can be any thickness that is compatible with the process used to deposit metal 20. In some embodiments, the thickness of overburden 22 ranges from about 1 Å to about 1000 Å. In some embodiments, overburden 22 has a thickness of about 5 Å, 10 Å, 15 Å, 20 Å, 25 Å, 30 Å, 35 Å, 40 Å, 45 Å, or 50 Å or more.

金属２０は、ワード線用途に使用するのに適していれば如何なる金属であってもよい。具体的な実施形態によっては、金属膜は、タングステンを含む。具体的な実施形態によっては、金属膜は、タングステンを除外する。具体的な実施形態によっては、金属膜は、本質的にタングステンから成る。この絡みで使用する際、「本質的にタングステンから成る」という言い回しは、バルク金属膜の成分が、原子単位で約９５％、９８％、または９９％以上のタングステンであることを意味する。バルク金属膜は、別の表面（例えば、酸化物表面）に接触する可能性があるか、またはさらなる処理に使用できる金属２０の表面部分を除外するが、これはこのような部分には、隣り合う材料による何らかの小規模の原子拡散があるか、水素化物終端のような何らかの表面部分があり得るからである。 Metal 20 may be any metal suitable for use in word line applications. In some specific embodiments, the metal film includes tungsten. In some specific embodiments, the metal film excludes tungsten. In some specific embodiments, the metal film consists essentially of tungsten. As used in this context, the phrase "consisting essentially of tungsten" means that the bulk metal film is comprised of greater than or equal to about 95%, 98%, or 99% tungsten on an atomic basis. The bulk metal film excludes surface portions of the metal 20 that may be in contact with another surface (e.g., an oxide surface) or available for further processing; There may be some small scale atomic diffusion through the matching material, or there may be some surface moieties such as hydride terminations.

金属２０は、化学気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）を含むがこれに限定されるわけではない、適していれば如何なる技法によっても堆積することができる。金属２０は、隙間スペース中に、またメモリスタックの上面／側面に堆積する。 Metal 20 can be deposited by any suitable technique, including but not limited to chemical vapor deposition (CVD) or atomic layer deposition (ALD). Metal 20 is deposited in the interstitial spaces and on the top/sides of the memory stack.

図３Ａおよび図３Ｂを参照すると、低温エッチングプロセスを伴う高温酸化が示されている。図３Ａでは、金属２０が酸化し、オーバーバーデン２２の厚み程度の深さの金属酸化物２５に成る。オーバーバーデン２２の実質的に全部を一段階酸化プロセスで酸化させることができる。オーバーバーデンの酸化は、例えば、酸化ガス流、酸化ガス部分圧、ウエハ温度、および高度共形酸化の金属オーバーバーデン２２を形成するプロセス時間の影響を受ける可能性がある。 Referring to FIGS. 3A and 3B, a high temperature oxidation with a low temperature etch process is shown. In FIG. 3A, metal 20 is oxidized to form metal oxide 25 with a depth approximately equal to the thickness of overburden 22. In FIG. Substantially all of the overburden 22 can be oxidized in a one-step oxidation process. Oxidation of the overburden can be influenced by, for example, oxidizing gas flow, oxidizing gas partial pressure, wafer temperature, and process time to form highly conformal oxidized metal overburden 22.

酸化ガスは、堆積した金属２０と反応し得るのに適していれば如何なる酸化ガスであってもよい。適した酸化ガスは、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＮＯ、ＮＯ２、またはその組合せを含むが、これらに限定されるわけではない。実施形態によっては、酸化ガスは、Ｏ２またはＯ３のうちの１つまたは複数を含む。実施形態によっては、酸化ガスは、本質的に、Ｏ２またはＯ３のうちの１つまたは複数から成る。このように使用する際、「本質的に～から成る」という言い回しは、酸化ガスの酸化成分が約９５％、９８％、または９９％以上の述べた化学種であることを意味する。酸化ガスは、不活性ガス、希釈ガス、またはキャリアガスを含むことができる。例えば、酸化ガスが、Ａｒ、Ｈｅ、またはＮ２のうちの１つまたは複数との並行流であってもよく、Ａｒ、Ｈｅ、またはＮ２のうちの１つまたは複数で希釈されてもよい。 The oxidizing gas may be any suitable oxidizing gas capable of reacting with the deposited metal 20. Suitable oxidizing gases include, but are not limited to, O2 , O3 , H2O , H2O2 , NO, NO2 , or combinations thereof. In some embodiments, the oxidizing gas includes one or more of O2 or O3 . In some embodiments, the oxidizing gas consists essentially of one or more of O2 or O3 . As used in this manner, the phrase "consisting essentially of" means that the oxidizing component of the oxidizing gas is about 95%, 98%, or 99% or more of the stated species. The oxidizing gas can include an inert gas, a diluent gas, or a carrier gas. For example, the oxidizing gas may be in parallel flow with one or more of Ar, He, or N 2 or diluted with one or more of Ar, He, or N 2 .

いくつかの実施形態の金属酸化物２５は、タングステン酸化物（ＷＯｘ）を含む。実施形態によっては、金属酸化物２５は、酸素を含有していてもよく酸素を含有していなくてもよい金属２０の派生物である。金属膜の適した派生物は、窒化物、ホウ化物、カーバイド、オキシ窒化物、オキシホウ化物、オキシカーバイド、炭窒化物、炭化ホウ素、窒化ホウ素、炭窒化ホウ素、オキシ炭窒化ホウ素、オキシ炭窒化物、ホウ素オキシカーバイド、およびオキシ窒化ホウ素を含むが、これらに限定されるわけではない。当業者であれば、堆積した金属膜には、金属膜とは非化学量論量の原子があり得る、ということが分かるであろう。例えば、ＷＯとして示される膜では、タングステンの量と酸素の量とが異なる場合がある。ＷＯ膜は、例えば、９０原子％タングステンである場合がある。タングステン酸化物膜を記述するのにＷＯを使用することは、その膜がタングステン原子と酸素原子とで構成されるが、この膜を特定の成分に限定されるとして捉えるべきではない、ということを意味する。実施形態によっては、この膜は、本質的に示した原子から成る。例えば、本質的にＷＯから成る膜とは、膜の成分が約９５％、９８％、または９９％以上のタングステン原子および酸素原子である、ということを意味する。 Metal oxide 25 in some embodiments includes tungsten oxide (WO x ). In some embodiments, metal oxide 25 is a derivative of metal 20, which may or may not contain oxygen. Suitable derivatives of metal films are nitrides, borides, carbides, oxynitrides, oxyborides, oxycarbides, carbonitrides, boron carbide, boron nitride, boron carbonitride, boron oxycarbonitride, oxycarbonitride , boron oxycarbide, and boron oxynitride. Those skilled in the art will appreciate that the deposited metal film may have non-stoichiometric amounts of atoms with respect to the metal film. For example, in a film designated as WO, the amount of tungsten and the amount of oxygen may be different. The WO film may be, for example, 90 atomic percent tungsten. Using WO to describe a tungsten oxide film means that although the film is composed of tungsten and oxygen atoms, the film should not be viewed as limited to any particular composition. means. In some embodiments, the film consists essentially of the atoms shown. For example, a film consisting essentially of WO means that the composition of the film is greater than about 95%, 98%, or 99% tungsten and oxygen atoms.

図３Ａおよび図３Ｂに示すプロセスでは、酸化プロセスが高温で行われる。この絡みで使用する際、「高温」という用語は、約４００℃、４５０℃、５００℃、５５０℃、６００℃、６５０℃、７００℃、７５０℃、８００℃、または８５０℃以上の温度を意味する。実施形態によっては、酸化プロセスの温度は、約４００℃～約９５０℃の範囲であるか、約４５０℃～約９００℃の範囲であるか、約５００℃～約８５０℃の範囲である。 In the process shown in FIGS. 3A and 3B, the oxidation process is performed at high temperatures. As used in this context, the term "high temperature" means a temperature of about 400°C, 450°C, 500°C, 550°C, 600°C, 650°C, 700°C, 750°C, 800°C, or 850°C or above. do. In some embodiments, the temperature of the oxidation process ranges from about 400°C to about 950°C, from about 450°C to about 900°C, or from about 500°C to about 850°C.

酸化プロセス時の圧力は、約０．１トール～約７６０トールの範囲であってもよい。プロセス時間（曝露時間）は、約０．１秒～１２時間の範囲であってもよい。圧力およびプロセス時間は、酸化プロセス時の温度の影響を受ける可能性がある。 Pressures during the oxidation process may range from about 0.1 Torr to about 760 Torr. Process times (exposure times) may range from about 0.1 seconds to 12 hours. Pressure and process time can be affected by temperature during the oxidation process.

実施形態によっては、スタック１２の上面１３および側面１５上に金属酸化物２５を形成するように、オーバーバーデン２２の金属２０を酸化させる一方、ワード線１９を形成する隙間１６に金属２０を残す。実施形態によっては、酸化後に隙間１６に金属２０の実質的にすべてが残る。このように使用する際、「実質的にすべて」という言い回しは、金属２０がスタック１２の側面１５の±１Å範囲に酸化する、ということを意味する。 In some embodiments, the metal 20 of the overburden 22 is oxidized to form metal oxide 25 on the top surface 13 and side surfaces 15 of the stack 12 while leaving metal 20 in the gaps 16 that form the word lines 19. In some embodiments, substantially all of the metal 20 remains in the gap 16 after oxidation. As used in this manner, the phrase "substantially all" means that the metal 20 is oxidized to a range of ±1 Å on the sides 15 of the stack 12.

図３Ｂを参照すると、ワード線１９として隙間１４に金属２０が残るように、オーバーバーデン２２から形成された金属酸化物２５が、スタック１２の上面１３および側面１５からエッチングされる。いくつかの実施形態のエッチングプロセスは、金属２０に実質的に影響を及ぼすことなく、金属酸化物２５を除去する選択的エッチングプロセスである。 Referring to FIG. 3B, metal oxide 25 formed from overburden 22 is etched from top surface 13 and side surface 15 of stack 12, leaving metal 20 in gap 14 as word line 19. The etching process of some embodiments is a selective etching process that removes metal oxide 25 without substantially affecting metal 20.

実施形態によっては、エッチャントは、金属ハロゲン化物エッチャントを含む。いくつかの実施形態のエッチャントは、本質的に金属ハロゲン化物エッチャントから成る。この絡みで使用する際、「本質的に金属ハロゲン化物エッチャントから成る」という言い回しは、特定した金属ハロゲン化物エッチャント化学種が総金属ハロゲン化物エッチャント化学種の９５％、９８％、または９９％を占める（不活性ガス、希釈ガス、またはキャリアガスを含まない）、ということを意味する。金属ハロゲン化物エッチャントの金属化学種は、金属酸化物２５の金属化学種と同じであることも異なることもある。実施形態によっては、金属ハロゲン化物エッチャントの金属化学種は、金属酸化物２５の金属化学種と同じある。 In some embodiments, the etchant includes a metal halide etchant. The etchant of some embodiments consists essentially of a metal halide etchant. When used in this context, the phrase "consisting essentially of a metal halide etchant" means that the identified metal halide etchant species account for 95%, 98%, or 99% of the total metal halide etchant species. (contains no inert, diluent, or carrier gases). The metal species of the metal halide etchant may be the same as or different from the metal species of the metal oxide 25. In some embodiments, the metal species of the metal halide etchant is the same as the metal species of the metal oxide 25.

実施形態によっては、金属ハロゲン化物エッチャントは、本質的に塩素から成るハロゲン原子を含む。この絡みで使用する際、「本質的に塩素から成る」という言い回しは、塩素が、原子単位で金属ハロゲン化物エッチャントにおいてハロゲン原子の約９５％、９８％、または９９％以上を占める、ということを意味する。実施形態によっては、金属ハロゲン化物エッチャントは、本質的にフッ素から成るハロゲン原子を含む。この絡みで使用する際、「本質的にフッ素から成る」という言い回しは、フッ素が、原子単位で金属ハロゲン化物エッチャントにおいてハロゲン原子の約９５％、９８％、または９９％以上を占める、ということを意味する。 In some embodiments, the metal halide etchant includes halogen atoms consisting essentially of chlorine. When used in this context, the phrase "consisting essentially of chlorine" means that chlorine makes up about 95%, 98%, or 99% or more of the halogen atoms in the metal halide etchant on an atomic basis. means. In some embodiments, the metal halide etchant includes halogen atoms consisting essentially of fluorine. When used in this context, the phrase "consisting essentially of fluorine" means that fluorine makes up about 95%, 98%, or 99% or more of the halogen atoms in the metal halide etchant on an atomic basis. means.

実施形態によっては、金属ハロゲン化物エッチャントは、ＷＦ６、ＷＣｌ５、ＷＣｌ６、またはタングステンオキシハロゲン化物のうちの１つまたは複数を含む。実施形態によっては、金属ハロゲン化物エッチャントは、本質的に、ＷＦ５、ＷＣｌ５、またはＷＣｌ６のうちの１つまたは複数から成る。この絡みで使用する際、「本質的に～から成る」という言い回しは、述べた化学種が、分子単位で金属ハロゲン化物の約９５％、９８％、または９９％以上を占める、ということを意味する。 In some embodiments, the metal halide etchant includes one or more of WF 6 , WCl 5 , WCl 6 , or tungsten oxyhalide. In some embodiments, the metal halide etchant consists essentially of one or more of WF5 , WCl5 , or WCl6 . When used in this context, the phrase "consisting essentially of" means that the described species constitutes about 95%, 98%, or 99% or more of the metal halide on a molecular basis. do.

いくつかの実施形態のエッチング温度は、酸化時の温度よりも低い。実施形態によっては、エッチング温度は、約３００℃～約６００℃の範囲であるか、約４００℃～約５００℃の範囲である。実施形態によっては、エッチング温度は、約６００℃、５５０℃、５００℃、４５０℃、４００℃、または３５０℃以下である。実施形態によっては、エッチング時の温度は、約５０℃、７５℃、１００℃、１２５℃、または１５０℃以上で、酸化時の温度よりも低い。実施形態によっては、酸化もエッチングも約３００℃以上の温度で行われる。 The etching temperature of some embodiments is lower than the temperature during oxidation. In some embodiments, the etching temperature ranges from about 300°C to about 600°C, or from about 400°C to about 500°C. In some embodiments, the etching temperature is about 600°C, 550°C, 500°C, 450°C, 400°C, or 350°C or less. In some embodiments, the temperature during etching is about 50°C, 75°C, 100°C, 125°C, or 150°C or higher and lower than the temperature during oxidation. In some embodiments, both the oxidation and etching are performed at a temperature of about 300° C. or higher.

金属酸化物２５をエッチングした後、金属オーバーバーデン２２が除去され、ワード線１９として隙間１４に残った金属２０がスタック１２の側面１５と実質的に同一平面上になる。このように使用する際、「実質的に同一平面上」という言い回しは、隙間１６内のワード線１９がスタック１２の側面１５の±１Å範囲にある、ということを意味する。 After etching the metal oxide 25, the metal overburden 22 is removed, leaving the metal 20 in the gap 14 as the word line 19 substantially coplanar with the sides 15 of the stack 12. As used in this manner, the phrase "substantially coplanar" means that the word lines 19 within the gap 16 are within ±1 Å of the sides 15 of the stack 12.

図３Ａおよび図３Ｂに示す実施形態では、高温酸化－低温エッチングプロセスが見て取れる。図４Ａ～図４Ｄに示す実施形態では、低温酸化・エッチングプロセスが見て取れる。プロセス間のいくつかの違いは、より低温の酸化とよりゆっくりしたオーバーバーデンの除去を含むが、これらに限定されるわけではない。 In the embodiment shown in FIGS. 3A and 3B, a high temperature oxidation-low temperature etch process is visible. In the embodiment shown in FIGS. 4A-4D, a low temperature oxidation and etching process is visible. Some differences between the processes include, but are not limited to, lower temperature oxidation and slower overburden removal.

スタック１２に金属２０がオーバーバーデン２２と成った（図２に見られるように）後、原子層エッチング式プロセスによって、オーバーバーデンの除去が行われ得る。原子層エッチングプロセスには、エッチング対象の表面を改変し、次に改変した表面を揮発させるか除去し、下の新しい表面を露出させるプロセスを複数回繰り返すことが含まれ得る。 After the stack 12 has an overburden 22 of metal 20 (as seen in FIG. 2), removal of the overburden may be performed by an atomic layer etching type process. Atomic layer etching processes may involve multiple repetitions of the process of modifying the surface to be etched and then volatilizing or removing the modified surface to expose the new surface below.

図４Ａを参照すると、オーバーバーデン２２の表面上に金属酸化物２５を形成するように、オーバーバーデン２２を酸化させる。酸化プロセスでは、図３Ａに示す実施形態と同じ試薬およびパラメータを使用することができるが、原子層エッチング（ＡＬＥ）プロセスが行えるようにいくつか変更が伴う。いくつかの実施形態の酸化プロセスは、約３００℃～約５００℃の範囲の温度で行われる。実施形態によっては、酸化は、約５００℃、４５０℃、４００℃、または３５０℃以下の温度で起こる。低温酸化プロセス時の圧力は、約０．１トール～約７６０トールの範囲であってもよい。プロセスまたは曝露の時間は、約０．００１秒～約６０秒の範囲であってもよい。原子層エッチングプロセスでは、それぞれの酸化・エッチングプロセスは、有効表面サイトが反応するとプロセスが止まると言う点で、自己制限式である。例えば、金属２０の有効表面サイトのすべてが酸化剤に曝され、酸化剤と反応し、金属酸化物２５膜に成ると、さらなる酸化はすぐには起こり得ない。同様に、エッチャントにより酸化物膜を除去し、下の新しい金属２０を露出させると、エッチャントによって除去する対象の酸化物はもうない。 Referring to FIG. 4A, overburden 22 is oxidized to form metal oxide 25 on the surface of overburden 22. Referring to FIG. The oxidation process can use the same reagents and parameters as the embodiment shown in FIG. 3A, with some modifications to allow for an atomic layer etch (ALE) process. The oxidation process of some embodiments is conducted at a temperature ranging from about 300°C to about 500°C. In some embodiments, oxidation occurs at a temperature of about 500°C, 450°C, 400°C, or 350°C or less. Pressures during the low temperature oxidation process may range from about 0.1 Torr to about 760 Torr. Process or exposure times may range from about 0.001 seconds to about 60 seconds. In atomic layer etching processes, each oxidation and etching process is self-limiting in that the process stops when available surface sites react. For example, once all of the available surface sites of metal 20 are exposed to and react with the oxidizing agent, resulting in a metal oxide 25 film, further oxidation cannot occur immediately. Similarly, once the etchant removes the oxide film and exposes new metal 20 underneath, there is no more oxide for the etchant to remove.

図４Ｂを参照すると、金属２０上の金属酸化物２５の形成後、スタック１２がエッチャントに曝される。エッチャントとエッチングの条件は、図３Ｂに示し、図３Ｂに関連して述べたものと同じであってもよい。金属２０上の金属酸化物２５層は、図３Ａおよび図３Ｂに示す実施形態よりも薄いので、エッチングプロセスは、時間が短くなる。実施形態によっては、エッチャントプロセス時間は、約０．１秒～約６０秒の範囲である。 Referring to FIG. 4B, after the formation of metal oxide 25 on metal 20, stack 12 is exposed to an etchant. The etchant and etching conditions may be the same as shown in and described in connection with FIG. 3B. Because the metal oxide 25 layer on metal 20 is thinner than the embodiment shown in FIGS. 3A and 3B, the etching process is shorter. In some embodiments, the etchant process time ranges from about 0.1 seconds to about 60 seconds.

実施形態によっては、酸化プロセス時とエッチングプロセス時の温度は、約４００℃以下の温度で行われる。スタック１２が入っている基板を処理チャンバのあるプロセス領域から処理チャンバの別のプロセス領域に素早く移動させ、順次、基板を酸化条件下およびエッチング条件下に置くことができるように、図４Ｂに示すエッチングプロセスの温度を図４の酸化プロセスと同じにすることができる。 In some embodiments, the temperature during the oxidation process and the etching process are performed at a temperature of about 400°C or less. As shown in FIG. 4B, the substrate containing the stack 12 can be quickly moved from one process area of the processing chamber to another process area of the processing chamber, sequentially subjecting the substrates to oxidizing and etching conditions. The temperature of the etching process can be the same as the oxidation process of FIG.

この種のＡＬＥプロセスは、様々な反応ガス（例えば、酸化剤やエッチャント）が処理チャンバの別々の領域に流れ込み、基板が領域間、領域内で移動するという空間ＡＬＥと言われることがある。様々なプロセス領域が、気相における酸化剤とエッチャントとの混合を防ぐために、パージガスストリームおよび／または真空ストリームのうちの１つまたは複数から成るガスカーテンによって分けられる。ＡＬＥプロセスは、処理チャンバが酸化剤で充填され、余分な酸化剤や反応生成物または副生成物を除去するためにパージされ、エッチャントが充填されることによって、余分なエッチャントや反応生成物または副生成物を除去するためにパージされるという、時間ドメインプロセスによっても行われ得る。時間ドメインプロセスでは、基板を静止したままにすることができる。 This type of ALE process is sometimes referred to as spatial ALE, in which various reactant gases (eg, oxidants and etchants) flow into separate regions of the processing chamber and the substrate is moved between and within regions. The various process areas are separated by gas curtains consisting of one or more of a purge gas stream and/or a vacuum stream to prevent mixing of oxidant and etchant in the gas phase. The ALE process is a process in which a processing chamber is filled with an oxidant, purged to remove excess oxidant and reaction products or byproducts, and filled with etchant to remove excess etchant and reaction products or byproducts. It can also be done by a time domain process where the product is purged to remove it. In time domain processes, the substrate can remain stationary.

図４Ｃには、酸化剤への曝露の繰り返しにより、金属酸化物２５を形成することを示し、図４Ｄには、エッチャントへの曝露の繰り返しにより、金属酸化物を除去することを示す。２回のサイクルを使用するとしてプロセスを示しているが、当業者であれば、これが単なる表示に過ぎず、オーバーバーデン２２を除去し、ワード線１９として隙間１６に金属２０を残すのに２回よりも多いサイクルが使用されてもよい、ということが分かるであろう。 FIG. 4C shows the formation of metal oxide 25 by repeated exposure to an oxidizing agent, and FIG. 4D shows the removal of the metal oxide by repeated exposure to an etchant. Although the process is shown as using two cycles, those skilled in the art will appreciate that this is just an illustration and that two cycles are used to remove overburden 22 and leave metal 20 in gap 16 as word line 19. It will be appreciated that more cycles may be used.

実施形態によっては、金属２０の堆積に先立ち、酸化物層１４にバリア層が形成される。バリア層は、適していれば如何なるバリア材料であってもよい。実施形態によっては、バリア層は、窒化チタンを含む。実施形態によっては、バリア層は、本質的に窒化チタンから成る。このように使用する際、「本質的に窒化チタンから成る」という言い回しは、バリア層の成分が、原子単位で、約９５％、９８％、または９９％以上のチタン原子および窒素原子である、ということを意味する。各壁装の厚さは適していれば如何なる厚さであってもよい。実施形態によっては、バリア層の厚みは、約２０Å～約５０Åの範囲である。 In some embodiments, a barrier layer is formed on oxide layer 14 prior to metal 20 deposition. The barrier layer can be any suitable barrier material. In some embodiments, the barrier layer includes titanium nitride. In some embodiments, the barrier layer consists essentially of titanium nitride. As used in this manner, the phrase "consisting essentially of titanium nitride" means that the barrier layer consists of approximately 95%, 98%, or 99% or more titanium atoms and nitrogen atoms, atomically; It means that. The thickness of each wall covering may be any suitable thickness. In some embodiments, the thickness of the barrier layer ranges from about 20 Å to about 50 Å.

図５Ａ～図５Ｄには、本開示の１つまたは複数の実施形態による、フィーチャ１１０がある基板１００の部分断面図を示し、また原子層エッチングプロセスを詳しく示す。これらの図には、理解を助ける目的でフィーチャが１つしかない基板を示すが、当業者であれば、フィーチャが１つよりも多くあってもよい、ということが分かるであろう。フィーチャ１１０の形状は、トレンチおよび円筒形ビアを含むがこれらに限定されるわけではない、適していれば如何なる形状であってもよい。この絡みで使用する際、「フィーチャ」という用語は、如何なる意図的な表面不規則性も意味する。フィーチャの適した例は、上面、２つの側壁、および底面があるトレンチ、上面および２つの側壁があるピークを含むが、これらに限定されるわけではない。フィーチャのアスペクト比（フィーチャの幅に対するフィーチャの深さの比）は適していれば如何なる比でもよい。実施形態によっては、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、または４０：１以上である。 5A-5D illustrate a partial cross-sectional view of a substrate 100 with features 110 and details an atomic layer etch process, according to one or more embodiments of the present disclosure. Although these figures show substrates with only one feature for purposes of aiding understanding, those skilled in the art will recognize that there may be more than one feature. Features 110 can be any suitable shape, including, but not limited to, trenches and cylindrical vias. As used in this context, the term "feature" refers to any intentional surface irregularity. Suitable examples of features include, but are not limited to, a trench with a top surface, two sidewalls, and a bottom surface, a peak with a top surface and two sidewalls. The feature aspect ratio (ratio of feature depth to feature width) may be any suitable ratio. In some embodiments, the aspect ratio is about 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, or 40:1 or greater.

基板１００には基板表面１２０がある。少なくとも１つのフィーチャ１１０が基板表面１２０に開口を成す。少なくとも１つのフィーチャ１１０は、基板表面１２０から底面１１２までのフィーチャ深さＤｆを延びる。少なくとも１つのフィーチャ１１０には、少なくとも１つのフィーチャ１１０の幅Ｗを画定している第１の側壁１１４および第２の側壁１１６がある。側壁１１４、１１６および底１１２によって形成された開域は、隙間とも言われる。１つまたは複数の実施形態において、幅Ｗが少なくとも１つのフィーチャ１１０の深さＤ１にわたって均一である。他の実施形態において、少なくとも１つのフィーチャ１１０の上面の幅Ｗが、少なくとも１つのフィーチャ１１０の底面１１２の幅Ｗよりも広い。 Substrate 100 has a substrate surface 120 . At least one feature 110 defines an opening in the substrate surface 120. At least one feature 110 extends a feature depth D f from the substrate surface 120 to the bottom surface 112 . At least one feature 110 has a first sidewall 114 and a second sidewall 116 defining a width W of the at least one feature 110. The open area formed by side walls 114, 116 and bottom 112 is also referred to as a gap. In one or more embodiments, width W is uniform across depth D1 of at least one feature 110. In other embodiments, the width W of the top surface of at least one feature 110 is greater than the width W of the bottom surface 112 of at least one feature 110.

１つまたは複数の実施形態において、基板１００が、半導体基板１０２に堆積した、窒素材料１０４と酸化物材料１０６との複数の交互層で構成されたフィルムスタックである。 In one or more embodiments, substrate 100 is a film stack comprised of multiple alternating layers of nitrogen material 104 and oxide material 106 deposited on a semiconductor substrate 102.

半導体基板１０２の材料は、適していれば如何なる基板材料であってもよい。１つまたは複数の実施形態において、半導体基板１０２は、半導体材料、例えば、シリコン（Ｓｉ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、リン酸インジウム（ＩｎＰ）、砒化インジウムガリウム（ＩｎＧａＡｓ）、砒化インジウムアルミニウム（ｌｎＡｌＡｓ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、セレン化銅インジウムガリウム（ＣＩＧＳ）、他の半導体材料、またはその任意の組合せを含む。１つまたは複数の実施形態において、半導体基板１０２は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）、砒素（Ａｓ）、インジウム（Ｉｎ）、リン（Ｐ）、銅（Ｃｕ）、またはセレン（Ｓｅ）のうちの１つまたは複数を含む。本明細書では、基板１０２が形成され得る材料の２、３の例を述べているが、受動電子素子および能動電子素子（例えば、トランジスタ、メモリ、キャパシタ、インダクタ、抵抗体、スイッチ、集積回路、アンプ、光電子素子、または任意の他の電子素子）が組み立てられ得る基礎としての役割を果たすことのできる如何なる材料も、本開示の趣旨および範囲に入る。 The material of semiconductor substrate 102 may be any suitable substrate material. In one or more embodiments, semiconductor substrate 102 is made of a semiconductor material, such as silicon (Si), carbon (C), germanium (Ge), silicon germanium (SiGe), gallium arsenide (GaAs), indium phosphate ( InP), indium gallium arsenide (InGaAs), indium aluminum arsenide (lnAlAs), germanium (Ge), silicon germanium (SiGe), copper indium gallium selenide (CIGS), other semiconductor materials, or any combination thereof. In one or more embodiments, semiconductor substrate 102 is silicon (Si), germanium (Ge), gallium (Ga), arsenic (As), indium (In), phosphorus (P), copper (Cu), or Contains one or more of selenium (Se). Although a few examples of materials from which substrate 102 may be formed are mentioned herein, passive and active electronic devices (e.g., transistors, memories, capacitors, inductors, resistors, switches, integrated circuits, Any material that can serve as a basis from which an amplifier, optoelectronic device, or any other electronic device can be assembled falls within the spirit and scope of this disclosure.

１つまたは複数の実施形態において、少なくとも１つのフィーチャ１１０は、メモリホールまたはワード線スリットを含む。これに応じて、１つまたは複数の実施形態において、基板１００は、メモリデバイスまたはロジックデバイス、例えば、ＮＡＮＤ、Ｖ－ＮＡＮＤ、ＤＲＡＭなどを含む。 In one or more embodiments, at least one feature 110 includes a memory hole or word line slit. Accordingly, in one or more embodiments, substrate 100 includes a memory or logic device, such as a NAND, V-NAND, DRAM, or the like.

本明細書で使用する際、「３Ｄ ＮＡＮＤ」という用語は、メモリセルが複数の層状態で積み重ねられている、ある種の電子（ソリッドステート）不揮発性コンピュータ記憶メモリを指す。３Ｄ ＮＡＮＤメモリは、一般に、浮遊動ゲートトランジスタを含む複数のメモリセルを含む。通常、３Ｄ ＮＡＮＤメモリセルは、ビット線周りに３次元で配列された複数のＮＡＮＤメモリ構造体を含む。 As used herein, the term "3D NAND" refers to a type of electronic (solid state) non-volatile computer storage memory in which memory cells are stacked in multiple layers. 3D NAND memory generally includes multiple memory cells that include floating gate transistors. Typically, a 3D NAND memory cell includes multiple NAND memory structures arranged in three dimensions around a bit line.

本明細書で使用する際、「ダイナミックランダムアクセスメモリ」すなわち「ＤＲＡＭ」という用語は、キャパシタに電荷パケットを格納することによって基準ビットを格納する（すなわち、バイナリ１）か、またはキャパシタに電荷を何も格納しない（すなわち、バイナリ０）、メモリセルを指す。電荷は、アクセストランジスタを介してキャパシタにゲートで制御され、その同じトランジスタの電源を入れ、トランジスタ出力にある相互接続ラインに電荷パケットをダンプすることによってもたらされる電圧摂動を調べることによって検知される。このように、単ＤＲＡＭセルは、１つのトランジスタと１つのキャパシタとで作られている。 As used herein, the term "dynamic random access memory" or "DRAM" refers to a memory that stores a reference bit (i.e., a binary 1) by storing a packet of charge on a capacitor, or stores a charge packet on a capacitor. Refers to a memory cell that does not store any data (ie, binary 0). Charge is gated into a capacitor through an access transistor and sensed by turning on that same transistor and looking at the voltage perturbation caused by dumping a charge packet onto an interconnect line at the transistor output. Thus, a single DRAM cell is made of one transistor and one capacitor.

図５Ｂを参照すると、金属層１２４が少なくとも１つのフィーチャ１１０に堆積している。１つまたは複数の実施形態において、金属層１２４は、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、またはモリブデン（Ｍｏ）のうちの１つまたは複数を含む。１つまたは複数の実施形態において、金属層１２４は、タングステン（Ｗ）のうちの１つまたは複数を含む。１つまたは複数の実施形態において、金属層１２４がオーバーバーデン１２６として堆積している。実施形態によっては、金属層１２４の堆積に先立ち、共形ライナ１２２を少なくとも１つのフィーチャ１１０に堆積させる。共形ライナ１２２は、当業者には知られている、適した如何なる材料をも含み得る。１つまたは複数の実施形態において、共形ライナ１２２は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）のうちの１つまたは複数を含む。 Referring to FIG. 5B, a metal layer 124 is deposited on at least one feature 110. In one or more embodiments, metal layer 124 is one or more of tungsten (W), titanium (Ti), tantalum (Ta), nickel (Ni), cobalt (Co), or molybdenum (Mo). Including plural. In one or more embodiments, metal layer 124 includes one or more of tungsten (W). In one or more embodiments, metal layer 124 is deposited as overburden 126. In some embodiments, a conformal liner 122 is deposited on at least one feature 110 prior to depositing the metal layer 124. Conformal liner 122 may include any suitable material known to those skilled in the art. In one or more embodiments, conformal liner 122 includes one or more of titanium nitride (TiN) or tantalum nitride (TaN).

図５Ｃを参照すると、オーバーバーデン１２６、また任意選択的に、共形ライナ１２２を備える金属層１２４が堆積した後、原子層エッチング式プロセスによって、オーバーバーデン１２６の除去が行われ得る。原子層エッチングプロセスには、エッチング対象の表面を改変して、次に改変した表面を揮発させるか除去して、下の新しい表面を露出させるというプロセスを複数回繰り返すことが含まれ得る。 Referring to FIG. 5C, after overburden 126 and, optionally, metal layer 124 with conformal liner 122 are deposited, removal of overburden 126 may be performed by an atomic layer etching type process. Atomic layer etching processes may involve multiple repetitions of modifying the surface being etched and then volatilizing or removing the modified surface to expose the new surface below.

図５Ｃを参照すると、オーバーバーデン１２６の表面上に金属酸化物層１２８を形成するように、オーバーバーデン１２６を酸化させる。１つまたは複数の実施形態において、金属層１２２を酸化させて、オーバーバーデン１２６の厚み程度の深さの金属酸化物層１２８にする。一段階酸化プロセスで、オーバーバーデン１２６の実質的にすべてを酸化させることができる。高度共形酸化の金属オーバーバーデン１２６を形成する際のオーバーバーデン１２６の酸化は、例えば、酸化ガス流、酸化ガス部分圧、ウエハ温度、およびプロセス時間の影響を受ける可能性がある。 Referring to FIG. 5C, overburden 126 is oxidized to form a metal oxide layer 128 on the surface of overburden 126. In one or more embodiments, metal layer 122 is oxidized to a metal oxide layer 128 as deep as the thickness of overburden 126. Substantially all of the overburden 126 can be oxidized in a one-step oxidation process. Oxidation of overburden 126 in forming highly conformal oxidized metal overburden 126 can be influenced by, for example, oxidizing gas flow, oxidizing gas partial pressure, wafer temperature, and process time.

１つまたは複数の実施形態において、酸化ガスとは、堆積した金属層１２２と反応し得るのに適した如何なる酸化ガスでもある。適した酸化ガスは、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＮＯ、ＮＯ２、またはその組合せを含むが、これらに限定されるわけではない。実施形態によっては、酸化ガスは、Ｏ２またはＯ３のうちの１つまたは複数を含む。実施形態によっては、酸化ガスは、本質的に、Ｏ２またはＯ３のうちの１つまたは複数から成る。このように使用する際、「本質的に～から成る」という言い回しは、酸化ガスの酸化成分が約９５％、９８％、または９９％以上の述べた化学種である、ということを意味する。酸化ガスは、不活性ガス、希釈ガス、またはキャリアガスを含むことができる。例えば、酸化ガスは、Ａｒ、Ｈｅ、またはＮ２のうちの１つまたは複数とのの並行流であってもよく、Ａｒ、Ｈｅ、またはＮ２のうちの１つまたは複数で希釈されてもよい。 In one or more embodiments, the oxidizing gas is any suitable oxidizing gas capable of reacting with the deposited metal layer 122. Suitable oxidizing gases include, but are not limited to, O2 , O3 , H2O , H2O2 , NO, NO2 , or combinations thereof. In some embodiments, the oxidizing gas includes one or more of O2 or O3 . In some embodiments, the oxidizing gas consists essentially of one or more of O2 or O3 . As used in this manner, the phrase "consisting essentially of" means that the oxidizing component of the oxidizing gas is about 95%, 98%, or 99% or more of the stated species. The oxidizing gas can include an inert gas, a diluent gas, or a carrier gas. For example, the oxidizing gas may be in parallel flow with one or more of Ar, He, or N2 , or diluted with one or more of Ar, He, or N2 . good.

いくつかの実施形態の金属酸化物層１２８は、タングステン酸化物（ＷＯｘ）を含む。実施形態によっては、金属酸化物層１２８は、酸素を含んでも含まなくてもよい金属層１２２の派生物である。金属層１２２の適した派生物は、窒化物、ホウ化物、カーバイド、オキシ窒化物、オキシホウ化物、オキシカーバイド、炭窒化物、炭化ホウ素、窒化ホウ素、炭窒化ホウ素、オキシ炭窒化ホウ素、オキシ炭窒化物、ホウ素オキシカーバイド、およびオキシ窒化ホウ素を含むが、これらに限定されるわけではない。当業者であれば、堆積した金属層１２２には、金属膜とは非化学量論量の原子があり得る、ということが分かるであろう。例えば、ＷＯとして示される金属層１２２は、タングステンの量と酸素の量とが違う場合がある。ＷＯ膜が、例えば、９０原子％タングステンである場合がある。タングステン酸化物膜を記述するのにＷＯを使用することは、この膜がタングステン原子と酸素原子とを含むが、この膜を特定の成分に限定されるとして捉えるべきでない、ということを意味する。実施形態によっては、この膜は、本質的に、示した原子から成る。例えば、本質的にＷＯから成る膜とは、この膜の成分が、約９５％、９８％、または９９％以上のタングステン原子および酸素原子である、ということを意味する。 Metal oxide layer 128 in some embodiments includes tungsten oxide (WO x ). In some embodiments, metal oxide layer 128 is a derivative of metal layer 122, which may or may not include oxygen. Suitable derivatives of metal layer 122 include nitride, boride, carbide, oxynitride, oxyboride, oxycarbide, carbonitride, boron carbide, boron nitride, boron carbonitride, boron oxycarbonitride, oxycarbonitride. boron oxycarbide, and boron oxynitride. Those skilled in the art will appreciate that the deposited metal layer 122 may have non-stoichiometric amounts of atoms with respect to the metal film. For example, metal layer 122, designated as WO, may have different amounts of tungsten and oxygen. The WO film may be, for example, 90 atomic percent tungsten. The use of WO to describe a tungsten oxide film means that although the film contains tungsten and oxygen atoms, the film should not be viewed as limited to any particular composition. In some embodiments, the film consists essentially of the atoms shown. For example, a film consisting essentially of WO means that the composition of the film is greater than about 95%, 98%, or 99% tungsten and oxygen atoms.

図５Ａ～図５Ｄに示すプロセスでは、酸化が熱酸化、高速熱酸化、またはスパイク焼き鈍しプロセスであるような酸化プロセスが高温で行われる。この絡みで使用する際、「高温」という用語は、温度が約４００℃、４５０℃、５００℃、５５０℃、６００℃、６５０℃、７００℃、７５０℃、８００℃、または８５０℃以上である、ということを意味する。実施形態によっては、酸化プロセスの温度は、約４００℃～約９５０℃の範囲であるか、約４５０℃～約９００℃の範囲であるか、約５００℃～約８５０℃の範囲である。 In the process shown in FIGS. 5A-5D, the oxidation process is performed at high temperatures, where the oxidation is a thermal oxidation, fast thermal oxidation, or spike annealing process. As used in this context, the term "high temperature" means a temperature of about 400°C, 450°C, 500°C, 550°C, 600°C, 650°C, 700°C, 750°C, 800°C, or 850°C or higher. , means. In some embodiments, the temperature of the oxidation process ranges from about 400°C to about 950°C, from about 450°C to about 900°C, or from about 500°C to about 850°C.

１つまたは複数の実施形態において、酸化プロセス時の圧力が、約０．１トール～約７６０トールの範囲である。プロセス時間（曝露時間）は、約０．１秒～１２時間の範囲であってもよい。圧力およびプロセス時間は、酸化プロセス時の温度の影響を受ける可能性がある。 In one or more embodiments, the pressure during the oxidation process ranges from about 0.1 Torr to about 760 Torr. Process times (exposure times) may range from about 0.1 seconds to 12 hours. Pressure and process time can be affected by temperature during the oxidation process.

実施形態によっては、少なくとも１つのフィーチャ１１０の上面１３０および側面１３２上に金属酸化物層１２８を形成するように、オーバーバーデン１２６の金属層１２４を酸化させる一方、少なくとも１つのフィーチャ１１０に金属層１２４を残す。実施形態によっては、酸化後、少なくとも１つのフィーチャ１１０に金属層１２４の実質的にすべてが残る。このように使用する際、「実質的にすべて」という言い回しは、金属層１２４が少なくとも１つのフィーチャ１１０の側面１３２の±１Å範囲に酸化する、ということを意味する。 In some embodiments, the metal layer 124 of the overburden 126 is oxidized to form a metal oxide layer 128 on the top surface 130 and side surface 132 of the at least one feature 110 while the metal layer 124 is oxidized on the at least one feature 110. leave. In some embodiments, substantially all of the metal layer 124 remains on at least one feature 110 after oxidation. As used in this manner, the phrase "substantially all" means that the metal layer 124 is oxidized to within ±1 Å of the side surface 132 of at least one feature 110.

図５Ｄを参照すると、オーバーバーデン１２６から形成された金属酸化物層１２８が上面１３０および側面１３２からエッチングされ、金属層１２４が残る。いくつかの実施形態のエッチングプロセスは、金属層１２４に実質的に影響を及ぼすことなく、金属酸化物層１２８を除去するという選択的エッチングプロセスである。 Referring to FIG. 5D, the metal oxide layer 128 formed from the overburden 126 is etched from the top surface 130 and side surfaces 132, leaving the metal layer 124. The etching process of some embodiments is a selective etching process that removes metal oxide layer 128 without substantially affecting metal layer 124.

実施形態によっては、エッチャントは、金属ハロゲン化物エッチャントを含む。いくつかの実施形態のエッチャントは、本質的に金属ハロゲン化物エッチャントから成る。この絡みで使用する際、「本質的に金属ハロゲン化物エッチャントから成る」という言い回しは、特定した金属ハロゲン化物エッチャント化学種が総金属ハロゲン化物エッチャント化学種の９５％、９８％、または９９％を占める（不活性ガス、希釈ガス、またはキャリアガスを含まない）、ということを意味する。金属ハロゲン化物エッチャントの金属化学種は、金属酸化物層１２８の金属化学種と同じことも、違うこともある。実施形態によっては、金属ハロゲン化物エッチャントの金属化学種は、金属酸化物層１２８の金属化学種と同じである。 In some embodiments, the etchant includes a metal halide etchant. The etchant of some embodiments consists essentially of a metal halide etchant. When used in this context, the phrase "consisting essentially of a metal halide etchant" means that the identified metal halide etchant species account for 95%, 98%, or 99% of the total metal halide etchant species. (contains no inert, diluent, or carrier gases). The metal chemistry of the metal halide etchant may be the same as or different from the metal chemistry of metal oxide layer 128. In some embodiments, the metal species of the metal halide etchant is the same as the metal species of metal oxide layer 128.

実施形態によっては、金属ハロゲン化物エッチャントは、本質的に塩素から成るハロゲン原子を含む。他の実施形態において、金属ハロゲン化物エッチャントは、本質的にフッ素から成るハロゲン原子を含む。この絡みで使用する際、「本質的にフッ素から成る」という言い回しは、フッ素が、原子単位で、金属ハロゲン化物エッチャントにおいて、ハロゲン原子の約９５％、９８％、または９９％以上を占める、ということを意味する。 In some embodiments, the metal halide etchant includes halogen atoms consisting essentially of chlorine. In other embodiments, the metal halide etchant includes halogen atoms consisting essentially of fluorine. When used in this context, the phrase "consisting essentially of fluorine" means that fluorine constitutes about 95%, 98%, or 99% or more of the halogen atoms in the metal halide etchant, atomically. It means that.

実施形態によっては、金属ハロゲン化物エッチャントは、ＷＦ６、ＷＣｌ５、ＷＣｌ６、またはタングステンオキシハロゲン化物のうちの１つまたは複数を含む。実施形態によっては、金属ハロゲン化物エッチャントは、本質的にＷＦ６、ＷＣｌ５、ＷＣｌ６、またはタングステンオキシハロゲン化物のうちの１つまたは複数から成る。この絡みで使用する際、「本質的に～から成る」という言い回しは、述べた化学種が、分子単位で、金属ハロゲン化物の約９５％、９８％、または９９％以上を占める、ということを意味する。 In some embodiments, the metal halide etchant includes one or more of WF 6 , WCl 5 , WCl 6 , or tungsten oxyhalide. In some embodiments, the metal halide etchant consists essentially of one or more of WF 6 , WCl 5 , WCl 6 , or tungsten oxyhalide. When used in this context, the phrase "consisting essentially of" means that the stated species constitutes about 95%, 98%, or 99% or more of the metal halide on a molecular basis. means.

いくつかの実施形態のエッチング温度は、酸化時の温度よりも低い。実施形態によっては、エッチング温度は、約１００℃～約６００℃の範囲であるか、約１００℃～約５００℃の範囲である。実施形態によっては、エッチング温度は、約６００℃、５５０℃、５００℃、４５０℃、４００℃、または３５０℃以下である。実施形態によっては、エッチング時の温度は、約５０℃、７５℃、１００℃、１２５℃、または１５０℃以上であり、酸化時の温度よりも低い。実施形態によっては、エッチングが、約３００℃で行われる。実施形態によっては、酸化もエッチングも約４００℃以上で起こる。 The etching temperature of some embodiments is lower than the temperature during oxidation. In some embodiments, the etching temperature ranges from about 100°C to about 600°C, or from about 100°C to about 500°C. In some embodiments, the etching temperature is about 600°C, 550°C, 500°C, 450°C, 400°C, or 350°C or less. In some embodiments, the temperature during etching is about 50°C, 75°C, 100°C, 125°C, or 150°C or higher and lower than the temperature during oxidation. In some embodiments, etching is performed at about 300°C. In some embodiments, both oxidation and etching occur above about 400°C.

いくつかの実施形態の酸化プロセスは、約３００℃～約５００℃の範囲の温度で行われる。実施形態によっては、酸化が、約５００℃、４５０℃、４００℃、または３５０℃以下の温度で起こる。低温酸化プロセス時の圧力は、約０．１トール～約７６０トールの範囲であってもよい。プロセス時間または曝露時間は、約０．００１秒～約６０秒の範囲であってもよい。原子層エッチングプロセスでは、それぞれの酸化・エッチングプロセスは、有効表面サイトが反応するとプロセスが止まるという点で、自己制限式である。例えば、金属層１２４の有効表面サイトのすべてが酸化剤に曝され、酸化剤と反応して、金属酸化物層１２８に成ると、さらなる酸化はすぐには起こり得ない。同様に、エッチャントにより金属酸化物層１２８が除去され、下の新しい金属層１２４が露出すると、エッチャントによって除去される酸化物は何もない。 The oxidation process of some embodiments is conducted at a temperature ranging from about 300°C to about 500°C. In some embodiments, oxidation occurs at a temperature of about 500°C, 450°C, 400°C, or 350°C or less. Pressures during the low temperature oxidation process may range from about 0.1 Torr to about 760 Torr. Process or exposure times may range from about 0.001 seconds to about 60 seconds. In atomic layer etching processes, each oxidation and etching process is self-limiting in that the process stops when available surface sites react. For example, once all of the available surface sites of metal layer 124 are exposed to and react with the oxidant to form metal oxide layer 128, further oxidation cannot readily occur. Similarly, when the etchant removes the metal oxide layer 128 and exposes the new metal layer 124 underneath, there is no oxide to be removed by the etchant.

図５Ｄを参照すると、金属層１２４上の金属酸化物層１２８の形成後、基板１０２がエッチャントに曝される。エッチングおよびエッチャントの条件は、これまで図示し、述べたものと同じであってもよい。実施形態によっては、エッチングプロセス時間は、約０．１秒～約６０秒の範囲である。 Referring to FIG. 5D, after the formation of metal oxide layer 128 on metal layer 124, substrate 102 is exposed to an etchant. The etching and etchant conditions may be the same as shown and described above. In some embodiments, the etch process time ranges from about 0.1 seconds to about 60 seconds.

１つまたは複数の実施形態において、この種のＡＬＥプロセスは、様々な反応ガス（例えば、酸化剤やエッチャント）が処理チャンバの別々の領域に流れ込み、基板が領域間、領域内で移動するという空間ＡＬＥと言われることがある。様々なプロセス領域が、気相における酸化剤とエッチャントとの混合を防ぐために、パージガスストリームおよび／または真空ストリームのうちの１つまたは複数で構成されているガスカーテンによって分けられる。ＡＬＥプロセスは、処理チャンバに酸化剤が充填され、余分な酸化剤や反応生成物または副生成物を除去するためにパージされ、エッチャントが充填されることにより、余分なエッチャントや反応生成物または副生成物を除去するためにパージされるという、時間ドメインプロセスによっても行われ得る。時間ドメインプロセスでは、基板を静止したままにすることができる。 In one or more embodiments, this type of ALE process involves a spatial process in which various reactant gases (e.g., oxidants and etchants) flow into separate regions of the processing chamber, and the substrate moves between and within regions. It is sometimes called ALE. The various process areas are separated by gas curtains comprised of one or more of a purge gas stream and/or a vacuum stream to prevent mixing of oxidant and etchant in the gas phase. The ALE process consists of filling a processing chamber with an oxidant, purging it to remove excess oxidant and reaction products or byproducts, and filling the chamber with etchant to remove excess etchant and reaction products or byproducts. It can also be done by a time domain process where the product is purged to remove it. In time domain processes, the substrate can remain stationary.

金属酸化物１２８をエッチングした後、プロセスが繰り返され、金属層１２４を酸化させて、金属酸化物層１２８とし、次にこの金属酸化物層１２８をエッチングして、酸化物層を除去する。このプロセスは、サイクルを１回しか使用しないとして示しているが、当業者であれば、これが単なる表示に過ぎず、金属層１２４を除去するのに、２回よりも多いサイクルを使用してもよい、ということが分かるであろう。１つまたは複数の実施形態において、プロセスでは、プロセスサイクルがｎ回繰り返される。１つまたは複数の実施形態において、ｎは、約２から約２０００の範囲の数である。他の実施形態において、ｎは、約１０より大きい数、約２５より大きい数、約５０より大きい数、約７５より大きい数、または約１００より大きい数である。 After etching metal oxide 128, the process is repeated to oxidize metal layer 124 to metal oxide layer 128 and then etch metal oxide layer 128 to remove the oxide layer. Although this process is shown as using only one cycle, those skilled in the art will appreciate that this is merely an indication and that more than two cycles may be used to remove metal layer 124. You will find that it is good. In one or more embodiments, the process repeats the process cycle n times. In one or more embodiments, n is a number ranging from about 2 to about 2000. In other embodiments, n is a number greater than about 10, greater than about 25, greater than about 50, greater than about 75, or greater than about 100.

プロセスは、図５Ｄに示す通り、金属層１２４が少なくとも１つのフィーチャ１１０から選択的に除去されるまで、層単位式方法で完了される。実施形態によっては、図示の通り、共形ライナ１２２が残る。他の実施形態において、図示していないが、少なくとも１つのフィーチャから部分的にまたは完全に除去されるような共形ライナ１２２がエッチングされる。１つまたは複数の実施形態において、誘電材料（例えば、シリコン酸化物層１０４、窒化シリコン層１０６）に影響を及ぼさないように金属層１２４が選択的に除去される。 The process is completed in a layer-by-layer manner until metal layer 124 is selectively removed from at least one feature 110, as shown in FIG. 5D. In some embodiments, a conformal liner 122 remains, as shown. In other embodiments, not shown, the conformal liner 122 is etched such that it is partially or completely removed from at least one feature. In one or more embodiments, metal layer 124 is selectively removed so as not to affect the dielectric material (eg, silicon oxide layer 104, silicon nitride layer 106).

本明細書全体にわたって、「一実施形態」、「特定の実施形態」、「１つまたは複数の実施形態」、または「ある実施形態」と言うとき、その実施形態との絡みで述べる特定の特徴、構造、材料、または特性が本開示の少なくとも１つの実施形態に含まれる、という意味である。それ故、本明細書全体にわたる様々な個所で「１つまたは複数の実施形態において」、「特定の実施形態において」、「一実施形態において」、または「ある実施形態において」などの言い回しが出てくるときには、必ずしも本開示の同じ実施形態のことを言っているわけではない。また、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態において、適していればどのようにも組み合わせられ得る。 Throughout this specification, references to "one embodiment," "a particular embodiment," "one or more embodiments," or "an embodiment" refer to specific features discussed in the context of that embodiment. , a structure, material, or property is included in at least one embodiment of the present disclosure. Therefore, the phrases "in one or more embodiments," "in a particular embodiment," "in one embodiment," or "in an embodiment" appear in various places throughout this specification. references herein are not necessarily referring to the same embodiments of the disclosure. Additionally, the particular features, structures, materials, or characteristics may be combined in any suitable manner in one or more embodiments.

本明細書における開示を特定の実施形態との関連で述べてきたが、これらの実施形態が、単に、本開示の原理および用途の例示に過ぎない、ということを理解すべきである。当業者であれば、本開示の趣旨および範囲を外れることなく、本開示の方法および装置に様々な修正および変更がなされ得る、ということは明らかであろう。したがって、本開示には、添付の特許請求の範囲およびその均等物の範囲にある修正形態および変形形態が含まれる、ということが意図されている。
Although the disclosure herein has been described in the context of particular embodiments, it is to be understood that these embodiments are merely illustrative of the principles and applications of the disclosure. It will be apparent to those skilled in the art that various modifications and changes can be made to the methods and apparatus of the present disclosure without departing from the spirit and scope of the disclosure. Accordingly, it is intended that this disclosure cover the modifications and variations that come within the scope of the appended claims and their equivalents.

Claims (18)

基板上の少なくとも１つのフィーチャに共形ライナを堆積させることであって、前記共形ライナが、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）のうちの１つまたは複数を含み、前記共形ライナは前記基板の表面上ならびに前記基板に設けられた開口の側壁および底面に堆積され、前記開口は前記基板の表面から底面までの深さを延びる、共形ライナを堆積させることと、
前記少なくとも１つのフィーチャにおける前記共形ライナに金属層を堆積させることであって、前記金属層が金属を含む、金属層を堆積させることと、
前記金属層の前記基板の表面よりも上に堆積された部分に金属酸化物層を形成するように第１の深さまで前記金属を酸化させることと、
前記金属酸化物層を選択的に除去するように前記金属酸化物層をエッチングすることと、を含む処理方法。 depositing a conformal liner on at least one feature on a substrate, the conformal liner comprising one or more of titanium nitride (TiN) or tantalum nitride (TaN); depositing a conformal liner, the liner being deposited on the surface of the substrate and on the sidewalls and bottom of an aperture in the substrate, the aperture extending a depth from the surface to the bottom of the substrate;
depositing a metal layer on the conformal liner in the at least one feature, the metal layer comprising a metal;
oxidizing the metal to a first depth to form a metal oxide layer on a portion of the metal layer deposited above the surface of the substrate ;
etching the metal oxide layer to selectively remove the metal oxide layer. 前記金属が、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、またはモリブデン（Ｍｏ）のうちの１つまたは複数を含む、請求項１に記載の方法。 2. The metal of claim 1, wherein the metal includes one or more of tungsten (W), titanium (Ti), tantalum (Ta), nickel (Ni), cobalt (Co), or molybdenum (Mo). Method. 前記金属が、タングステン（Ｗ）を含む、請求項２に記載の方法。 3. The method of claim 2, wherein the metal comprises tungsten (W). 前記金属酸化物層が、タングステン酸化物（ＷＯ）を含む、請求項１に記載の方法。 2. The method of claim 1, wherein the metal oxide layer comprises tungsten oxide (WO). 前記金属を酸化させることが、４００℃以上の温度で行われる、請求項１に記載の方法。 2. The method of claim 1, wherein oxidizing the metal is performed at a temperature of 400<0>C or higher. 前記金属酸化物層をエッチングすることが、１００℃～５００℃の範囲の温度で行われる、請求項１に記載の方法。 The method of claim 1 , wherein etching the metal oxide layer is performed at a temperature in the range of 100 °C to 500 °C. 前記金属酸化物層をエッチングすることが、前記金属酸化物層を金属ハロゲン化物エッチャントに曝すことを含む、請求項１に記載の方法。 2. The method of claim 1, wherein etching the metal oxide layer includes exposing the metal oxide layer to a metal halide etchant. 前記金属ハロゲン化物エッチャントが、ＷＦ６、ＷＣｌ５、ＷＣｌ６、またはタングステンオキシハロゲン化物のうちの１つまたは複数を含む、請求項７に記載の方法。 8. The method of claim 7, wherein the metal halide etchant comprises one or more of WF6 , WCl5 , WCl6 , or tungsten oxyhalide. 基板表面に金属層を堆積させることであって、前記基板表面がその上に少なくとも１つのフィーチャを有し、前記少なくとも１つのフィーチャが、前記基板表面から底面までのフィーチャ深さを延び、前記少なくとも１つのフィーチャの幅が第１の側壁と第２の側壁とで画定され、金属を含む金属層が、前記基板表面、ならびに前記少なくとも１つのフィーチャの前記第１の側壁、前記第２の側壁、および前記底面に堆積される、金属層を堆積させることと、
前記金属層の前記基板表面よりも上に堆積された部分に金属酸化物層を形成するように第１の深さまで前記金属を酸化させること、および前記金属酸化物層を選択的に除去するように前記金属酸化物層をエッチングすること、を含むプロセスサイクルを行うことと、を含む、処理方法。 depositing a metal layer on a substrate surface, the substrate surface having at least one feature thereon, the at least one feature extending a feature depth from the substrate surface to a bottom surface; a width of a feature is defined by a first sidewall and a second sidewall , and a metal layer including a metal is formed on the substrate surface and the first sidewall, the second sidewall of the at least one feature. , and depositing a metal layer deposited on the bottom surface;
oxidizing the metal to a first depth to form a metal oxide layer on a portion of the metal layer deposited above the substrate surface ; and selectively removing the metal oxide layer. etching the metal oxide layer; and performing a process cycle comprising: etching the metal oxide layer. 前記金属が、タングステン（Ｗ）を含み、前記金属酸化物層が、タングステン酸化物（ＷＯ）を含む、請求項９に記載の方法。 10. The method of claim 9, wherein the metal comprises tungsten (W) and the metal oxide layer comprises tungsten oxide (WO). 前記金属層を堆積させるのに先立ち、前記少なくとも１つのフィーチャに共形ライナを堆積させることをさらに含み、前記共形ライナが、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）のうちの１つまたは複数を含む、請求項９に記載の方法。 The method further comprises depositing a conformal liner on the at least one feature prior to depositing the metal layer, the conformal liner being one of titanium nitride (TiN) or tantalum nitride (TaN) or 10. The method of claim 9, comprising a plurality. 前記金属を酸化させることが、４００℃以上の温度で行われる、請求項９に記載の方法。 10. The method of claim 9, wherein oxidizing the metal is performed at a temperature of 400<0>C or higher. 前記金属酸化物層をエッチングすることが、１００℃～５００℃の範囲の温度で行われる、請求項９に記載の方法。 A method according to claim 9, wherein etching the metal oxide layer is performed at a temperature in the range of 100 °C to 500 °C. 前記金属酸化物層をエッチングすることが、前記金属酸化物層を、ＷＦ６、ＷＣｌ５、ＷＣｌ６、またはタングステンオキシハロゲン化物のうちの１つまたは複数を含む金属ハロゲン化物エッチャントに曝すことを含む、請求項９に記載の方法。 Etching the metal oxide layer includes exposing the metal oxide layer to a metal halide etchant comprising one or more of WF6 , WCl5 , WCl6 , or tungsten oxyhalide. 10. The method according to claim 9. 前記プロセスサイクルをｎ回繰り返すことをさらに含む、請求項９に記載の方法。 10. The method of claim 9, further comprising repeating the process cycle n times. 前記金属層を酸化させることが、前記金属層の表面を酸素（Ｏ２）に曝すことを含む、請求項９に記載の方法。 10. The method of claim 9, wherein oxidizing the metal layer includes exposing a surface of the metal layer to oxygen ( O2 ). 前記基板が、酸化物層と窒化物層との複数の交互層を含む、請求項９に記載の方法。 10. The method of claim 9, wherein the substrate comprises a plurality of alternating layers of oxide and nitride. 基板を処理する方法であって、
基板上の少なくとも１つのフィーチャにフィルムスタックを形成することであって、前記フィルムスタックが、酸化物材料と窒化物材料との複数の交互層を含み、前記フィルムスタックがスタック厚を有する、フィルムスタックを形成することと、
前記フィルムスタックの上面から底面までの深さを延びる開口を形成することであって、前記開口の幅が第１の側壁と第２の側壁とで画定される、開口を形成することと、
選択的に、前記フィルムスタックの上面に、ならびに前記開口の前記第１の側壁、前記第２の側壁、および前記底面にバリア層を形成することであって、前記バリア層が、２０Å～５０Åの範囲の厚みがあるＴｉＮを含む、バリア層を形成することと、
前記フィルムスタックに金属層を、前記金属層が前記開口を塞ぎ、金属層厚みで前記フィルムスタックの前記上面を覆うように、堆積させることと、
繰り返し、前記金属層の前記フィルムスタックの上面よりも上に堆積された部分に金属酸化物層を形成するように前記金属層の表面を酸化させ、前記金属層が除去されるまで前記少なくとも１つのフィーチャから前記金属酸化物層をエッチングすることであって、前記表面を酸化させることが、Ｏ２に曝すことを含み、前記金属酸化物層をエッチングすることが、ハロゲン化物エッチャントに曝すことを含む、前記金属酸化物層をエッチングすることと、を含む、方法。 A method of processing a substrate, the method comprising:
forming a film stack on at least one feature on a substrate, the film stack comprising a plurality of alternating layers of oxide and nitride materials, the film stack having a stack thickness; to form a
forming an aperture extending a depth from a top surface to a bottom surface of the film stack , the width of the aperture being defined by a first sidewall and a second sidewall ;
Optionally , forming a barrier layer on a top surface of the film stack and on the first sidewall, the second sidewall, and the bottom surface of the aperture, the barrier layer comprising two forming a barrier layer comprising TiN having a thickness in the range of 0 Å to 50 Å;
depositing a metal layer on the film stack such that the metal layer closes the opening and covers the top surface of the film stack with a metal layer thickness;
Repeatedly oxidizing the surface of the metal layer to form a metal oxide layer on the portions of the metal layer deposited above the top surface of the film stack , until the metal layer is removed. etching the metal oxide layer from one feature, oxidizing the surface comprising exposing to O 2 and etching the metal oxide layer comprising exposing to a halide etchant; etching the metal oxide layer.
JP2022518256A 2019-09-26 2020-09-25 Selective self-limiting tungsten etch process Active JP7362911B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/583,749 US10950498B2 (en) 2017-05-31 2019-09-26 Selective and self-limiting tungsten etch process
US16/583,749 2019-09-26
PCT/US2020/052703 WO2021062145A1 (en) 2019-09-26 2020-09-25 Selective and self-limiting tungsten etch process

Publications (2)

Publication Number Publication Date
JP2022548979A JP2022548979A (en) 2022-11-22
JP7362911B2 true JP7362911B2 (en) 2023-10-17

Family

ID=75166445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022518256A Active JP7362911B2 (en) 2019-09-26 2020-09-25 Selective self-limiting tungsten etch process

Country Status (3)

Country Link
JP (1) JP7362911B2 (en)
KR (1) KR102590436B1 (en)
WO (1) WO2021062145A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128395A (en) 2002-10-07 2004-04-22 Renesas Technology Corp Semiconductor device and method of manufacturing semiconductor device
US20150179464A1 (en) 2012-11-30 2015-06-25 Applied Materials, Inc. Dry-etch for selective tungsten removal
JP2018011054A (en) 2016-07-14 2018-01-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Aluminum compound and methods of forming thin film and fabricating integrated circuit device by using the same
US20180240706A1 (en) 2017-02-22 2018-08-23 Applied Materials, Inc. Critical Dimension Control For Self-Aligned Contact Patterning
US20180350671A1 (en) 2017-05-31 2018-12-06 Applied Materials, Inc. Methods For Wordline Separation in 3D-NAND Devices
WO2019050714A1 (en) 2017-09-05 2019-03-14 Applied Materials, Inc. Bottom-up approach to high aspect ratio hole formation in 3d memory structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176857B2 (en) * 1996-12-04 2001-06-18 芝浦メカトロニクス株式会社 Method for manufacturing semiconductor device
US20180033798A1 (en) * 2016-07-27 2018-02-01 Sandisk Technologies Llc Non-volatile memory with reduced variations in gate resistance
WO2018064292A1 (en) * 2016-09-30 2018-04-05 Applied Materials, Inc. Methods of forming self-aligned vias
US10229826B2 (en) * 2016-10-21 2019-03-12 Lam Research Corporation Systems and methods for forming low resistivity metal contacts and interconnects by reducing and removing metallic oxide
TWI778118B (en) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 Self-aligned structures from sub-oxides
WO2019118684A1 (en) * 2017-12-14 2019-06-20 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
TW201939628A (en) * 2018-03-02 2019-10-01 美商微材料有限責任公司 Methods for removing metal oxides

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128395A (en) 2002-10-07 2004-04-22 Renesas Technology Corp Semiconductor device and method of manufacturing semiconductor device
US20150179464A1 (en) 2012-11-30 2015-06-25 Applied Materials, Inc. Dry-etch for selective tungsten removal
JP2018011054A (en) 2016-07-14 2018-01-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Aluminum compound and methods of forming thin film and fabricating integrated circuit device by using the same
US20180240706A1 (en) 2017-02-22 2018-08-23 Applied Materials, Inc. Critical Dimension Control For Self-Aligned Contact Patterning
US20180350671A1 (en) 2017-05-31 2018-12-06 Applied Materials, Inc. Methods For Wordline Separation in 3D-NAND Devices
WO2019050714A1 (en) 2017-09-05 2019-03-14 Applied Materials, Inc. Bottom-up approach to high aspect ratio hole formation in 3d memory structures

Also Published As

Publication number Publication date
TW202115827A (en) 2021-04-16
KR20220066391A (en) 2022-05-24
KR102590436B1 (en) 2023-10-16
WO2021062145A1 (en) 2021-04-01
JP2022548979A (en) 2022-11-22

Similar Documents

Publication Publication Date Title
CN111801439B (en) Deposition method
US11050020B2 (en) Methods of forming devices including multi-portion liners
US10886172B2 (en) Methods for wordline separation in 3D-NAND devices
US20130307032A1 (en) Methods of forming conductive contacts for a semiconductor device
US9330936B2 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
US10950498B2 (en) Selective and self-limiting tungsten etch process
KR101046727B1 (en) Method of manufacturing buried gate of semiconductor device
JP7362911B2 (en) Selective self-limiting tungsten etch process
US20100276764A1 (en) Semiconductor structure with selectively deposited tungsten film and method for making the same
KR20120045484A (en) Method for manufacturing buried gate in semiconductor device
JP2008153407A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231004

R150 Certificate of patent or registration of utility model

Ref document number: 7362911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150