JP2008153407A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2008153407A
JP2008153407A JP2006339286A JP2006339286A JP2008153407A JP 2008153407 A JP2008153407 A JP 2008153407A JP 2006339286 A JP2006339286 A JP 2006339286A JP 2006339286 A JP2006339286 A JP 2006339286A JP 2008153407 A JP2008153407 A JP 2008153407A
Authority
JP
Japan
Prior art keywords
film
conductive film
contact hole
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006339286A
Other languages
Japanese (ja)
Inventor
Okiaki Matsuzawa
興明 松澤
Etsuyoshi Kobori
悦理 小堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006339286A priority Critical patent/JP2008153407A/en
Publication of JP2008153407A publication Critical patent/JP2008153407A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which suppresses a plasma processing which is superfluously performed for reforming a TiN film to a range that a substrate is not nitrided and which has a contact plug of low resistance and to provide a manufacturing method of the semiconductor device. <P>SOLUTION: The manufacturing method comprises a process for forming an insulating film 102 on a semiconductor substrate 100, a process for forming a contact hole 103 connected to the semiconductor substrate 100 in the insulating film 102, a process for depositing a first conductive film 104 comprising a first metal on an inner side of the contact hole 103, a process for depositing a second conductive film 105 comprising nitride of the first metal on the first conductive film 104 by a chemical vapor depositing method, a process for performing the plasma processing in an atmosphere comprising hydrogen and nitrogen on the semiconductor substrate 100 and a process for depositing a third conductive film 107 with which the contact hole 103 is filled after the process. The process for performing the plasma processing is performed under a prescribed condition that the semiconductor substrate 100 is not nitrided. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体装置及びその製造方法に関し、特に微細なコンタクトホールに低抵抗なコンタクトプラグを形成する技術に係るものである。   The present invention relates to a semiconductor device and a manufacturing method thereof, and particularly relates to a technique for forming a low-resistance contact plug in a fine contact hole.

近年、半導体装置の微細化に伴ってシリコン基板とコンタクトを取るためのコンタクトプラグの開口径についても微細化が進んでいる。
コンタクトプラグの形成方法は以下のものである。シリコン基板上に層間絶縁膜を堆積し、コンタクトパターンを持つ溝を形成した後に、その溝にＷ（タングステン）を埋め込み、引き続いてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐоｌｉｓｈｉｎｇ）法によりＷを研磨除去する。このようにＷを配線材料として用いる場合には、Ｗ膜の下層に密着層としてＴｉ膜、ＴｉＮ膜を用いている（非特許文献１参照）。 In recent years, with the miniaturization of semiconductor devices, the opening diameter of contact plugs for making contact with a silicon substrate has also been miniaturized.
The method for forming the contact plug is as follows. After an interlayer insulating film is deposited on the silicon substrate and a groove having a contact pattern is formed, W (tungsten) is buried in the groove, and subsequently, W is polished and removed by a CMP (Chemical Mechanical Polishing) method. Thus, when W is used as a wiring material, a Ti film or a TiN film is used as an adhesion layer under the W film (see Non-Patent Document 1).

このＴｉ膜は基板とのオーミックコンタクトを取るために必要である。一方、ＴｉＮ膜はバリア膜としての機能を持ち、Ｗ膜を堆積する際の反応ガスとＴｉ層との反応を防止するために必要である。   This Ti film is necessary for making ohmic contact with the substrate. On the other hand, the TiN film has a function as a barrier film and is necessary for preventing the reaction between the reactive gas and the Ti layer when depositing the W film.

ここで、半導体装置の微細化に伴うコンタクトプラグの開口径の微細化により、コンタクト抵抗の増加が問題となる。以下に、この問題について説明する。
６５ｎｍのデザインルールにおいては、コンタクトプラグ径は１００ｎｍ程度であり、コンタクト抵抗は３０Ω程度であった。このとき、コンタクトプラグボトム部のＴｉ膜の膜厚は１〜５ｎｍ、ＴｉＮ膜の膜厚は６ｎｍ程度が使用されていた。 Here, an increase in contact resistance becomes a problem due to the miniaturization of the opening diameter of the contact plug accompanying the miniaturization of the semiconductor device. This problem will be described below.
In the design rule of 65 nm, the contact plug diameter was about 100 nm and the contact resistance was about 30Ω. At this time, the thickness of the Ti film at the bottom of the contact plug was 1 to 5 nm, and the thickness of the TiN film was about 6 nm.

一方、４５ｎｍのデザインルールになると、コンタクトプラグ径は７０ｎｍ程度に縮小する。このような微細ホールに対し、６５ｎｍのデザインルールで使用していたプロセスをそのまま適用した場合には、コンタクト抵抗は２００Ω程度まで上昇する。これは、コンタクトプラグ内部に占める低抵抗なＷ膜の割合が減少し、高抵抗なＴｉ膜およびＴｉＮ膜の割合が増加するためである。なお、それぞれの膜の比抵抗は、Ｗ膜が１５μΩｃｍ、Ｔｉ膜が１５０μΩｃｍ、ＴｉＮ膜が３００μΩｃｍである。   On the other hand, when the design rule is 45 nm, the contact plug diameter is reduced to about 70 nm. When the process used in the 65 nm design rule is directly applied to such a fine hole, the contact resistance increases to about 200Ω. This is because the ratio of the low resistance W film occupying the inside of the contact plug decreases and the ratio of the high resistance Ti film and TiN film increases. The specific resistance of each film is 15 μΩcm for the W film, 150 μΩcm for the Ti film, and 300 μΩcm for the TiN film.

デバイスの特性を劣化させないためには、コンタクト抵抗は１００Ω程度まで下げる必要がある。そのためには、高抵抗なＴｉ膜あるいはＴｉＮ膜を薄膜化し、低抵抗なＷ膜がコンタクトプラグ内部に占める割合を増加させてやるのが効果的である。Ｔｉ膜は基板とのオーミックコンタクトを取るために必要であり、デザインルールによらず、必要な膜厚は変わらないため、薄膜化することは困難である。一方、ＴｉＮ膜は、バリア性を有する範囲内で薄膜化することが可能である。ＴｉＮの膜厚を、６ｎｍから３ｎｍに薄膜化することにより、コンタクト抵抗を１００Ω以下に抑えることができ、所望のスペックを達成することが出来る。   In order not to deteriorate the device characteristics, the contact resistance needs to be lowered to about 100Ω. For this purpose, it is effective to reduce the thickness of the high resistance Ti film or TiN film and increase the ratio of the low resistance W film in the contact plug. The Ti film is necessary for making ohmic contact with the substrate, and the required film thickness does not change regardless of the design rule, so it is difficult to reduce the thickness. On the other hand, the TiN film can be thinned within a range having a barrier property. By reducing the thickness of TiN from 6 nm to 3 nm, the contact resistance can be suppressed to 100Ω or less, and a desired specification can be achieved.

以下に、従来技術でのコンタクトプラグの形成方法を図面を参照しながら説明する。
図２（ａ）に示すように、トランジスタなどの素子を形成した半導体基板２００の上に、物理的気相成長法によってＮｉを堆積する。その後、約５００℃の熱処理によって半導体基板２００の上にＮｉＳｉ層２０１を形成する。 Hereinafter, a conventional method for forming a contact plug will be described with reference to the drawings.
As shown in FIG. 2A, Ni is deposited by physical vapor deposition on a semiconductor substrate 200 on which elements such as transistors are formed. Thereafter, a NiSi layer 201 is formed on the semiconductor substrate 200 by heat treatment at about 500 ° C.

次に、半導体基板２００のＮｉＳｉ層２０１の上に膜厚３００ｎｍの層間絶縁膜２０２を形成する。
次に、層間絶縁膜２０２上にフォトレジストを用いて幅７０ｎｍのコンタクトパターンを形成する。その後、層間絶縁膜２０２をドライエッチング法により除去することでＮｉＳｉ層２０１と接するコンタクトホール２０３を形成する。その後、スパッタリング法によりコンタクトホール２０３底部のＮｉＳｉ層２０１に対してクリーニングを行う。 Next, an interlayer insulating film 202 having a thickness of 300 nm is formed on the NiSi layer 201 of the semiconductor substrate 200.
Next, a contact pattern with a width of 70 nm is formed on the interlayer insulating film 202 using a photoresist. Thereafter, the interlayer insulating film 202 is removed by a dry etching method to form a contact hole 203 in contact with the NiSi layer 201. Thereafter, the NiSi layer 201 at the bottom of the contact hole 203 is cleaned by sputtering.

次に、図２（ｂ）に示すように、コンタクトホール２０３の内壁に、スパッタリング法を用いてＴｉ膜２０４を形成する。このときのＴｉ膜厚は１６ｎｍである。この場合、コンタクトホール２０３の底部にはＴｉ膜が４ｎｍ堆積する。   Next, as shown in FIG. 2B, a Ti film 204 is formed on the inner wall of the contact hole 203 by sputtering. The Ti film thickness at this time is 16 nm. In this case, a 4 nm Ti film is deposited on the bottom of the contact hole 203.

次に、図２（ｃ）に示すように、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）を用いたＣＶＤ法により、炭素（Ｃ）を多く含んで抵抗の高いＴｉＮ膜２０５を堆積する。
次に、図２（ｄ）に示すように、ＴｉＮ膜２０５をＨ２及びＮ２のプラズマに暴露することにより、膜中から炭素を除去して抵抗の低いＴｉＮ膜２０６に改質する。 Next, as shown in FIG. 2C, a TiN film 205 containing a large amount of carbon (C) and having a high resistance is deposited by a CVD method using tetrakisdimethylaminotitanium (TDMAT).
Next, as shown in FIG. 2D, the TiN film 205 is exposed to plasma of H 2 and N 2 to remove carbon from the film and modify the TiN film 206 with low resistance.

このように、ＴｉＮ膜２０５の堆積操作と、Ｈ２及びＮ２のプラズマ処理によるＴｉＮ膜２０６への改質操作との組み合わせを１つのサイクルとして行うことで、ＴｉＮ膜２０６を１サイクルあたり１．５ｎｍ堆積する。そして、前記サイクルを２回繰り返すことにより、合計３ｎｍのＴｉＮ膜２０６が堆積する。 In this way, the combination of the deposition operation of the TiN film 205 and the modification operation to the TiN film 206 by the plasma treatment of H 2 and N 2 is performed as one cycle, so that the TiN film 206 is 1. per cycle. Deposit 5 nm. Then, by repeating the cycle twice, a TiN film 206 having a total thickness of 3 nm is deposited.

ここで、非特許文献２によれば、上述したプラズマ処理の影響は表面から８ｎｍの深さまで及ぶ。そのため、１回目のサイクル中のプラズマ処理により、１回目のサイクル中に堆積されたＴｉＮ膜２０６（膜厚１．５ｎｍ）およびコンタクトホール２０３底部のＴｉ膜２０４（膜厚４ｎｍ）に加えて、下地のＮｉＳｉ層２０１のうちＴｉ膜２０４との界面から２．５ｎｍの深さが窒化され、窒化されたＮｉＳｉ層２０７となる。   Here, according to Non-Patent Document 2, the influence of the plasma treatment described above extends to a depth of 8 nm from the surface. Therefore, in addition to the TiN film 206 (film thickness 1.5 nm) and the Ti film 204 (film thickness 4 nm) at the bottom of the contact hole 203 deposited during the first cycle by the plasma treatment during the first cycle, The NiSi layer 201 is nitrided to a depth of 2.5 nm from the interface with the Ti film 204 to form a nitrided NiSi layer 207.

次に、図２（ｅ）に示すように、コンタクトホール２０３を埋め込むようにＷ膜２０８を堆積する。
次に、図２（ｆ）に示すように、ＣＭＰ法により、Ｗ膜２０８、Ｔｉ膜２０４、ＴｉＮ膜２０６を研磨除去し、コンタクトプラグを形成する。 Next, as shown in FIG. 2E, a W film 208 is deposited so as to fill the contact hole 203.
Next, as shown in FIG. 2F, the W film 208, the Ti film 204, and the TiN film 206 are polished and removed by CMP to form contact plugs.

以上の工程により、従来技術を用いてコンタクトプラグを形成した半導体装置が完成する。
Ａ．Ｓａｂｂａｄｉｎｉ ｅｔ ａｌ．／Ｍｉｃｒоｅｌｅｃｔｒоｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ ５５ （２００１） ２０５−２１１ Ｖ．Ｍｅｌｎｉｋ ｅｔ ａｌ．／Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ１０２ （２００３）３５８−３６１ Through the above steps, a semiconductor device in which contact plugs are formed using conventional techniques is completed.
A. Sabbadini et al. / MICROELECTRIC ENGINEERING 55 (2001) 205-211 V. Melnik et al. / Materials Science and Engineering B102 (2003) 358-361

しかしながら、上述した従来技術におけるコンタクトプラグの形成方法は以下の課題を有している。
非特許文献２には、プラズマ処理によってＴｉＮ膜の抵抗が低下する要因は炭素量の減少と結晶化によることが記載されている。ＴｉＮ膜の比抵抗は、プラズマ処理時間の増加とともに単調に減少する。そのため、従来は、ＴｉＮ膜の抵抗を下げるために、十分にプラズマ処理を行うことが通例であった。このような従来技術のプラズマ処理条件を用いた場合には、上述した背景技術の項で述べたように、下地のＮｉＳｉ層の一部が窒化されていた。 However, the above-described conventional method for forming a contact plug has the following problems.
Non-Patent Document 2 describes that the cause of the decrease in the resistance of the TiN film due to the plasma treatment is due to the decrease in the amount of carbon and crystallization. The specific resistance of the TiN film monotonously decreases as the plasma processing time increases. Therefore, conventionally, in order to reduce the resistance of the TiN film, it has been customary to sufficiently perform plasma treatment. When such plasma processing conditions of the prior art were used, a part of the underlying NiSi layer was nitrided as described in the background section above.

一方、本発明者らは、下地のＮｉＳｉ層が窒化された場合にはコンタクト抵抗上昇が生じることを発見した。この知見において、プラズマ処理時間にはコンタクト抵抗が極小値をとる最適な値が存在する。また、本発明者らは、このコンタクト抵抗の上昇は、コンタクトプラグの径が縮小した場合に顕著になることを見出した。すなわち、この事象はコンタクトプラグを微細化した際に半導体装置の特性が劣化する原因となりうる。   On the other hand, the present inventors have discovered that contact resistance increases when the underlying NiSi layer is nitrided. In this knowledge, there is an optimum value in which the contact resistance takes a minimum value in the plasma processing time. The inventors have also found that the increase in contact resistance becomes significant when the diameter of the contact plug is reduced. That is, this phenomenon can cause deterioration of the characteristics of the semiconductor device when the contact plug is miniaturized.

そこで本発明は、ＴｉＮ膜の改質のために従来では過剰に行っていたプラズマ処理を、半導体基板が窒化されない範囲に抑制することにより、低抵抗なコンタクトプラグを有する半導体装置およびその製造方法を提供することを目的とする。   Accordingly, the present invention provides a semiconductor device having a low-resistance contact plug and a method for manufacturing the same by suppressing plasma processing that has been excessively performed in the past for the modification of the TiN film to a range in which the semiconductor substrate is not nitrided. The purpose is to provide.

上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記半導体基板と接続するためのコンタクトホールを形成する工程と、前記コンタクトホールの内側に第１の金属を含む第１の導電膜を堆積する工程と、前記第１の導電膜上に化学気相堆積法により第１の金属の窒化物を含む第２の導電膜を堆積する工程と、前記半導体基板に水素および窒素を含む雰囲気中でプラズマ処理を行う工程と、前記工程の後に前記コンタクトホールを埋めるように第３の導電膜を堆積する工程を含み、前記プラズマ処理を行う工程は前記半導体基板を窒化させない所定の条件下で行うことを特徴とする。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a step of forming an insulating film on a semiconductor substrate, and a step of forming a contact hole in the insulating film for connecting to the semiconductor substrate. A step of depositing a first conductive film containing a first metal inside the contact hole, and a second step of depositing a first metal nitride on the first conductive film by chemical vapor deposition. A step of depositing the conductive film, a step of performing a plasma treatment in an atmosphere containing hydrogen and nitrogen on the semiconductor substrate, and a step of depositing a third conductive film so as to fill the contact hole after the step. The step of performing the plasma treatment is performed under predetermined conditions that do not nitride the semiconductor substrate.

また、前記プラズマ処理を行う工程は、プラズマにより窒化される深さが前記第１の導電膜の膜厚以上で、かつ前記第１の導電膜と前記第２の導電膜の膜厚の合計以下となる所定の条件下で行うことを特徴とする。   In the step of performing the plasma treatment, the depth of nitridation by plasma is not less than the thickness of the first conductive film and not more than the total thickness of the first conductive film and the second conductive film. It is characterized by being performed under predetermined conditions.

本発明に係る半導体装置は、半導体基板上に絶縁膜が形成され、前記絶縁膜に前記半導体基板と接続するためのコンタクトホールが形成され、前記コンタクトホールの内側に第１の金属を含む第１の導電膜が堆積し、前記第１の導電膜上に化学気相堆積法により第１の金属の窒化物を含む第２の導電膜が堆積し、前記コンタクトホールを埋めるように第３の導電膜が堆積するものであって、少なくとも第２の導電膜が水素および窒素を含む雰囲気中のプラズマ処理においてプラズマに暴露してなり、かつ前記半導体基板が窒化していないことを特徴とする。   In the semiconductor device according to the present invention, an insulating film is formed on a semiconductor substrate, a contact hole for connecting to the semiconductor substrate is formed in the insulating film, and a first metal containing a first metal inside the contact hole. A second conductive film containing a nitride of the first metal is deposited on the first conductive film by a chemical vapor deposition method to fill the contact hole. A film is deposited, wherein at least the second conductive film is exposed to plasma in a plasma treatment in an atmosphere containing hydrogen and nitrogen, and the semiconductor substrate is not nitrided.

また、前記コンタクトホールの底部における前記第１の導電膜の膜厚が１〜５ｎｍであることを特徴とする。
また、前記コンタクトホールの底部における前記第２の導電膜の膜厚が１〜８ｎｍであることを特徴とする。 The film thickness of the first conductive film at the bottom of the contact hole is 1 to 5 nm.
The film thickness of the second conductive film at the bottom of the contact hole is 1 to 8 nm.

本発明に係る半導体装置の製造方法によれば、半導体基板に水素および窒素を含む雰囲気中でプラズマ処理を行う工程が半導体基板を窒化させない所定の条件下で行なわれることで、少なくとも第２の導電膜がプラズマに暴露し、かつ半導体基板の窒化が抑制される。すなわち、第２の導電膜、具体的にはＴｉＮ膜の改質のためのプラズマ処理を、半導体基板が窒化されない窒化深さの範囲で実施することで、ＴｉＮ膜の改質のために従来では過剰に行っていたプラズマ処理による半導体基板の窒化が抑制されるため、低抵抗なコンタクトプラグを形成することが出来る。よって、本発明に係る半導体装置の製造方法を用いた場合は、従来技術と比較して、低抵抗なコンタクトプラグを有する半導体装置を製造することができる。   According to the method for manufacturing a semiconductor device of the present invention, the step of performing the plasma treatment on the semiconductor substrate in an atmosphere containing hydrogen and nitrogen is performed under predetermined conditions that do not nitride the semiconductor substrate, so that at least the second conductive The film is exposed to plasma and nitridation of the semiconductor substrate is suppressed. That is, the plasma treatment for modifying the second conductive film, specifically, the TiN film, is performed in the range of the nitridation depth where the semiconductor substrate is not nitrided. Since the nitridation of the semiconductor substrate due to the excessive plasma treatment is suppressed, a low-resistance contact plug can be formed. Therefore, when the method for manufacturing a semiconductor device according to the present invention is used, a semiconductor device having a low-resistance contact plug can be manufactured as compared with the prior art.

以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）に示すように、トランジスタなどの素子を形成した半導体基板１００の上に、物理的気相成長法によってＮｉを堆積する。その後、約５００℃の熱処理によって半導体基板１００の上にＮｉＳｉ層１０１を形成する。ＮｉＳｉ層１０１の膜厚は３０ｎｍである。 Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 1A, Ni is deposited by physical vapor deposition on a semiconductor substrate 100 on which elements such as transistors are formed. Thereafter, the NiSi layer 101 is formed on the semiconductor substrate 100 by heat treatment at about 500 ° C. The thickness of the NiSi layer 101 is 30 nm.

次に、プラズマＣＶＤ法により、半導体基板１００のＮｉＳｉ層１０１の上に膜厚３００ｎｍの層間絶縁膜１０２を形成する。ここで、層間絶縁膜１０２としては、ＵＳＧ（Ｕｎｄｏｐｅｄ ｓｉｌｉｃａｄｅ Ｇｌａｓｓ）を用いる。   Next, an interlayer insulating film 102 having a thickness of 300 nm is formed on the NiSi layer 101 of the semiconductor substrate 100 by plasma CVD. Here, as the interlayer insulating film 102, USG (Undoped Silicon Glass) is used.

次に、層間絶縁膜１０２上にフォトレジストを用いて幅７０ｎｍのコンタクトパターンを形成する。その後、層間絶縁膜１０２をドライエッチング法により除去することによりＮｉＳｉ層１０１と接するコンタクトホール１０３を形成する。その後、スパッタリング法によりコンタクトホール１０３の底部のＮｉＳｉ層１０１に対してクリーニングを行う。   Next, a contact pattern with a width of 70 nm is formed on the interlayer insulating film 102 using a photoresist. Thereafter, the interlayer insulating film 102 is removed by dry etching to form a contact hole 103 in contact with the NiSi layer 101. Thereafter, the NiSi layer 101 at the bottom of the contact hole 103 is cleaned by sputtering.

次に、図１（ｂ）に示すように、コンタクトホール１０３の内壁に、スパッタリング法を用いてＴｉ膜１０４を形成する。このときのＴｉ成膜条件は、ＤＣパワー２３００ｋＷ、Ａｒ流量４０ｓｃｃｍで、厚さ１６ｎｍである。この場合、コンタクトホール１０３の底部にはＴｉ膜１０４が４ｎｍ堆積する。このコンタクトホール１０３の底部のＴｉ膜の膜厚は４ｎｍに限定されず、１〜５ｎｍでもよい。   Next, as shown in FIG. 1B, a Ti film 104 is formed on the inner wall of the contact hole 103 by sputtering. The Ti film formation conditions at this time are DC power 2300 kW, Ar flow rate 40 sccm, and thickness 16 nm. In this case, 4 nm of Ti film 104 is deposited on the bottom of the contact hole 103. The thickness of the Ti film at the bottom of the contact hole 103 is not limited to 4 nm, and may be 1 to 5 nm.

次に、図１（ｃ）に示すように、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）を用いたＣＶＤ法により、炭素（Ｃ）を多く含んだ抵抗の高いＴｉＮ膜１０５を堆積する。
次に、図１（ｄ）に示すように、ＴｉＮ膜１０５をＨ２及びＮ２のプラズマに暴露することにより、膜中から炭素を除去して抵抗の低いＴｉＮ膜１０６に改質する。 Next, as shown in FIG. 1C, a highly resistive TiN film 105 containing a large amount of carbon (C) is deposited by a CVD method using tetrakisdimethylaminotitanium (TDMAT).
Next, as shown in FIG. 1D, the TiN film 105 is exposed to plasma of H 2 and N 2 to remove carbon from the film and modify the TiN film 106 with low resistance.

このように、ＴｉＮ膜１０５の堆積操作と、Ｈ２およびＮ２のプラズマ処理によるＴｉＮ膜１０６の改質操作との組み合わせを１つのサイクルとして行ない、ＴｉＮ膜１０６を１サイクルあたり１．５ｎｍ堆積する。そして、前記サイクルを２回繰り返すことにより、合計３ｎｍのＴｉＮ膜１０６を堆積した。ここで、ＴｉＮ膜１０６の膜厚は３ｎｍに限定されるものではなく１〜８ｎｍでもよい。このときのプラズマ処理条件は、Ｈ２流量１８００ｓｃｃｍ、Ｎ２流量１２００ｓｃｃｍ、圧力１．３Ｔоｒｒ、プラズマパワー１７５０Ｗ、１サイクルあたりの処理時間を８秒とした。 As described above, the combination of the deposition operation of the TiN film 105 and the modification operation of the TiN film 106 by the plasma treatment of H 2 and N 2 is performed as one cycle, and the TiN film 106 is deposited by 1.5 nm per cycle. . Then, by repeating the cycle twice, a TiN film 106 having a total thickness of 3 nm was deposited. Here, the thickness of the TiN film 106 is not limited to 3 nm and may be 1 to 8 nm. At this time, the plasma processing conditions were as follows: H 2 flow rate 1800 sccm, N 2 flow rate 1200 sccm, pressure 1.3 Torr, plasma power 1750 W, processing time per cycle was 8 seconds.

図３は、シリコン酸化膜上のＴｉ膜に対して本条件下でプラズマ処理を行った際のプラズマ処理の時間とプラズマにより窒化される深さ（窒化深さ）との関係を示しており、つまりは窒化深さの処理時間依存性を示している。   FIG. 3 shows the relationship between the plasma treatment time and the depth nitrided by the plasma (nitridation depth) when the plasma treatment is performed on the Ti film on the silicon oxide film under this condition. That is, the processing time dependence of the nitridation depth is shown.

図３において、処理時間８秒で窒化される深さは５．４ｎｍと見積もられる。そのため、１回目の１サイクル中のプラズマ処理によって窒化される領域は、１回目のサイクル中において堆積されたＴｉＮ膜１０６（膜厚１．５ｎｍ）およびコンタクトホール１０３底部のＴｉ膜１０４（膜厚４ｎｍ）の一部であり、下地のＮｉＳｉ層１０１は窒化されない。   In FIG. 3, the depth of nitridation at a processing time of 8 seconds is estimated to be 5.4 nm. Therefore, the region nitrided by the plasma treatment in the first cycle is the TiN film 106 (thickness 1.5 nm) deposited in the first cycle and the Ti film 104 (thickness 4 nm) at the bottom of the contact hole 103. ) And the underlying NiSi layer 101 is not nitrided.

次に、図１（ｅ）に示すように、Ｗ−ＣＶＤ法又はＷ−ＡＬＤ（Ａｔоｍｉｃ Ｌａｙｅｒ Ｄｅｐоｓｉｔｉоｎ）法により、コンタクトホール１０３を埋め込むようにＷ膜１０７を堆積する。Ｗ膜１０７の膜厚は２００ｎｍである。   Next, as shown in FIG. 1E, a W film 107 is deposited so as to bury the contact hole 103 by W-CVD or W-ALD (Atomic Layer Deposition). The film thickness of the W film 107 is 200 nm.

次に、図１（ｆ）に示すように、ＣＭＰ法により、Ｗ膜１０７、Ｔｉ膜１０４、ＴｉＮ膜１０６を研磨除去してコンタクトプラグを形成する。
以上の工程により、コンタクトプラグの底部の半導体基板の窒化が抑制された半導体装置が完成する。 Next, as shown in FIG. 1F, the W film 107, the Ti film 104, and the TiN film 106 are polished and removed by CMP to form contact plugs.
Through the above steps, a semiconductor device in which nitridation of the semiconductor substrate at the bottom of the contact plug is suppressed is completed.

本発明の実施形態によると、ＴｉＮ膜の改質のために従来では過剰に行っていたプラズマ処理による基板の窒化が抑制されるので、低抵抗なコンタクトプラグを形成することが出来る。   According to the embodiment of the present invention, the nitridation of the substrate by the plasma processing, which has been excessively performed conventionally for the modification of the TiN film, is suppressed, so that a low-resistance contact plug can be formed.

以上説明したように、本発明は、低抵抗なコンタクトプラグを形成する方法等に有用である。   As described above, the present invention is useful for a method of forming a low-resistance contact plug.

第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図Sectional drawing which shows each process of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 従来技術を用いた半導体装置の製造方法の各工程を示す断面図Sectional drawing which shows each process of the manufacturing method of the semiconductor device using a prior art Ｈ２、Ｎ２プラズマ処理により窒化される深さのプラズマ時間依存性を示すグラフ図Graph showing the depth of the plasma time-dependent, which is nitrided by H 2, N 2 plasma treatment

符号の説明Explanation of symbols

１００ 半導体基板
１０１ ＮｉＳｉ層
１０２ 層間絶縁膜
１０３ コンタクトホール
１０４ Ｔｉ膜
１０５ ＴｉＮ膜
１０６ ＴｉＮ膜
１０７ Ｗ膜
２００ 半導体基板
２０１ ＮｉＳｉ層
２０２ 層間絶縁膜
２０３ コンタクトホール
２０４ Ｔｉ膜
２０５ ＴｉＮ膜（高抵抗）
２０６ ＴｉＮ膜（低抵抗）
２０７ 窒化されたＮｉＳｉ層
２０８ Ｗ膜 DESCRIPTION OF SYMBOLS 100 Semiconductor substrate 101 NiSi layer 102 Interlayer insulation film 103 Contact hole 104 Ti film 105 TiN film 106 TiN film 107 W film 200 Semiconductor substrate 201 NiSi layer 202 Interlayer insulation film 203 Contact hole 204 Ti film 205 TiN film (high resistance)
206 TiN film (low resistance)
207 NiSi layer nitrided 208 W film

Claims (5)

半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記半導体基板と接続するためのコンタクトホールを形成する工程と、前記コンタクトホールの内側に第１の金属を含む第１の導電膜を堆積する工程と、前記第１の導電膜上に化学気相堆積法により第１の金属の窒化物を含む第２の導電膜を堆積する工程と、前記半導体基板に水素および窒素を含む雰囲気中でプラズマ処理を行う工程と、前記工程の後に前記コンタクトホールを埋めるように第３の導電膜を堆積する工程を含み、前記プラズマ処理を行う工程は前記半導体基板を窒化させない所定の条件下で行うことを特徴とする半導体装置の製造方法。 Forming an insulating film on the semiconductor substrate; forming a contact hole in the insulating film for connecting to the semiconductor substrate; and a first conductive film containing a first metal inside the contact hole. A step of depositing, a step of depositing a second conductive film containing a nitride of the first metal on the first conductive film by a chemical vapor deposition method, and an atmosphere containing hydrogen and nitrogen on the semiconductor substrate. And a step of depositing a third conductive film so as to fill the contact hole after the step, and the step of performing the plasma treatment is performed under predetermined conditions that do not nitride the semiconductor substrate. A method for manufacturing a semiconductor device. 前記プラズマ処理を行う工程は、プラズマにより窒化される深さが前記第１の導電膜の膜厚以上で、かつ前記第１の導電膜と前記第２の導電膜の膜厚の合計以下となる所定の条件下で行うことを特徴とする請求項１に記載の半導体装置の製造方法。 In the step of performing the plasma treatment, the depth of nitridation by plasma is not less than the thickness of the first conductive film and not more than the total thickness of the first conductive film and the second conductive film. The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed under predetermined conditions. 半導体基板上に絶縁膜が形成され、前記絶縁膜に前記半導体基板と接続するためのコンタクトホールが形成され、前記コンタクトホールの内側に第１の金属を含む第１の導電膜が堆積し、前記第１の導電膜上に化学気相堆積法により第１の金属の窒化物を含む第２の導電膜が堆積し、前記コンタクトホールを埋めるように第３の導電膜が堆積するものであって、少なくとも第２の導電膜が水素および窒素を含む雰囲気中のプラズマ処理においてプラズマに暴露してなり、かつ前記半導体基板が窒化していないことを特徴とする半導体装置。 An insulating film is formed on the semiconductor substrate, a contact hole for connecting to the semiconductor substrate is formed in the insulating film, a first conductive film containing a first metal is deposited inside the contact hole, A second conductive film containing a first metal nitride is deposited on the first conductive film by chemical vapor deposition, and a third conductive film is deposited so as to fill the contact hole; A semiconductor device, wherein at least the second conductive film is exposed to plasma in a plasma treatment in an atmosphere containing hydrogen and nitrogen, and the semiconductor substrate is not nitrided. 前記コンタクトホールの底部における前記第１の導電膜の膜厚が１〜５ｎｍであることを特徴とする請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein a film thickness of the first conductive film at a bottom portion of the contact hole is 1 to 5 nm. 前記コンタクトホールの底部における前記第２の導電膜の膜厚が１〜８ｎｍであることを特徴とする請求項３又は４に記載の半導体装置。 5. The semiconductor device according to claim 3, wherein a film thickness of the second conductive film at a bottom portion of the contact hole is 1 to 8 nm.
JP2006339286A 2006-12-18 2006-12-18 Semiconductor device and its manufacturing method Pending JP2008153407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006339286A JP2008153407A (en) 2006-12-18 2006-12-18 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006339286A JP2008153407A (en) 2006-12-18 2006-12-18 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008153407A true JP2008153407A (en) 2008-07-03

Family

ID=39655278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339286A Pending JP2008153407A (en) 2006-12-18 2006-12-18 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008153407A (en)

Similar Documents

Publication Publication Date Title
JP5103914B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100475931B1 (en) Method for manufacturing a multi metal line in semiconductor device
KR100599434B1 (en) Method of forming metal interconnection line for semiconductor device
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US20090081863A1 (en) Method of forming metal wiring layer of semiconductor device
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
JP2007081113A (en) Method for manufacturing semiconductor device
TWI694501B (en) Dielectric/metal barrier integration to prevent copper diffusion
JP2009231497A (en) Semiconductor device and manufacturing method therefor
JP2005340808A (en) Barrier structure of semiconductor device
JP2015177006A (en) Semiconductor device and manufacturing method of the same
JP2009026989A (en) Semiconductor device, manufacturing method of the semiconductor device
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
JP5217272B2 (en) Wiring forming method and semiconductor device manufacturing method
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US7067417B2 (en) Methods of removing resistive remnants from contact holes using silicidation
JP2008294062A (en) Semiconductor device and manufacturing method therefor
JP2004179605A (en) Aluminum metallic wiring forming method
JP4457884B2 (en) Semiconductor device
JP4662943B2 (en) How to prevent an increase in contact hole width during contact formation
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JP2008153407A (en) Semiconductor device and its manufacturing method
JP2009094477A (en) Method of forming metal wiring of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080430

Free format text: JAPANESE INTERMEDIATE CODE: A7424