JP7360950B2 - 表示装置 - Google Patents

Description

本発明の一態様は、表示装置及びその動作方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、表示システム、電子機器、照明装置、入力装置（例えば、タッチセンサ等）、入出力装置（例えば、タッチパネル等）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置等）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器等は、半導体装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。

表示デバイスを高い電圧によって駆動することができる、高い耐圧性を備える表示装置が特許文献１に開示されている。

特開２０１１－２２７４７９号公報

液晶デバイス等の表示デバイスを高い電圧によって駆動するためには、高電圧を出力することができるソースドライバ回路が必要となる。しかし、このようなソースドライバ回路は、占有面積が大きく高コストである。

本発明の一態様は、表示デバイスに高電圧を供給することができる表示装置を提供することを課題の一つとする。本発明の一態様は、小型の表示装置を提供することを課題の一つとする。本発明の一態様は、低価格な表示装置を提供することを課題の一つとする。本発明の一態様は、低消費電力の表示装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一つとする。本発明の一態様は、表示品位が高い表示装置を提供することを課題の一つとする。本発明の一態様は、新規な表示装置を提供することを課題の一つとする。本発明の一態様は、上記表示装置の動作方法を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１の回路と、第２の回路と、画素と、を有する表示装置であって、第１の回路は、第１のデータと、第２のデータと、を有するデジタル画像データを生成する機能を有し、第２の回路は、第１の配線を介して画素と電気的に接続され、第２の回路は、第２の配線を介して画素と電気的に接続され、第２の回路は、第１の配線の電位を、第１のデータに対応する電位、又は第２のデータに対応する電位の一方にする機能を有し、第２の回路は、第２の配線の電位を、第１のデータに対応する電位、又は第２のデータに対応する電位の他方にする機能を有し、画素は、第１のトランジスタと、第２のトランジスタと、容量素子と、表示デバイスと、を有し、第１のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続され、容量素子の一方の電極は、表示デバイスの一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、容量素子の他方の電極と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、表示デバイスは、画像データに対応する画像を表示する機能を有する表示装置である。

又は、上記態様において、第２の回路は、選択回路を有し、選択回路は、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子と、を有し、第１の入力端子には、第１のデータに対応する電位が供給され、第２の入力端子には、第２のデータに対応する電位が供給され、第１の出力端子は、第１の配線と電気的に接続され、第２の出力端子は、第２の配線と電気的に接続されてもよい。

又は、上記態様において、第２の回路は、第１のスイッチと、第２のスイッチと、を有し、第２の入力端子は、第１のスイッチの一方の端子、及び第２のスイッチの一方の端子と電気的に接続され、第１のスイッチの他方の端子には、第１の電位が供給され、第２のスイッチの他方の端子には、第２の電位が供給され、第１のスイッチ、及び第２のスイッチは、第２のデータによりオンオフが制御されてもよい。

又は、上記態様において、第２のデータは、デジタル画像データの最上位ビットに関する情報を含んでもよい。

又は、上記態様において、第２の回路は、ソースドライバ回路であってもよい。

又は、上記態様において、表示デバイスは、液晶デバイスであってもよい。

又は、上記態様において、表示デバイスは、ブルー相を示す液晶を有してもよい。

又は、上記態様において、第１及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）と、を有してもよい。

本発明の一態様により、表示デバイスに高電圧を供給することができる表示装置を提供できる。本発明の一態様により、小型の表示装置を提供できる。本発明の一態様により、低価格な表示装置を提供できる。本発明の一態様により、低消費電力の表示装置を提供できる。本発明の一態様により、信頼性の高い表示装置を提供できる。本発明の一態様により、表示品位が高い表示装置を提供できる。本発明の一態様により、新規な表示装置を提供できる。本発明の一態様により、上記表示装置の動作方法を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

表示装置の一例を示す図、及び画像データについて説明する図。 表示装置の一例を示す図、及びＤＡ変換回路の特性の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の一例を示す図。 表示装置の一例を示す図、及び表示装置の動作の一例を示す図。 表示装置の一例を示す図。 表示装置の動作の一例を示す図。 画素の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 画素の一例を示す図。 表示装置の一例を示す図。 表示装置の一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 電子機器の一例を示す図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。

なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について図面を用いて説明する。

本発明の一態様は、画像データ生成回路と、ソースドライバ回路と、画素と、を有する表示装置に関する。ソースドライバ回路は、第１の配線を介して画素と電気的に接続され、第２の配線を介して画素と電気的に接続されている。画素は、表示デバイスを有し、当該表示デバイスの一方の電極の電位は、第１の配線の電位とすることができ、当該表示デバイスの他方の電極の電位は、第２の配線の電位とすることができる。つまり、本発明の一態様の表示装置では、第１の配線の電位と、第２の配線の電位と、の差を、表示デバイスに印加する電圧とすることができる。

ここで、第１及び第２の配線は、信号線とすることができ、表示デバイスは、液晶デバイスとすることができる。

また、本明細書等において、表示デバイスに印加される電圧とは、当該表示デバイスの一方の電極に供給される電位と、当該表示デバイスの他方の電極に供給される電位と、の電位差を示す。

画像データ生成回路は、デジタル画像データを生成する機能を有する。当該デジタル画像データは、第１のデータと、第２のデータと、を有する。例えば、デジタル画像データが９ビットのデータである場合、下位８ビットを第１のデータとし、最上位ビットを第２のデータとすることができる。

本発明の一態様の表示装置は、第１のモード又は第２のモードにより動作することができる。第１のモードでは、ソースドライバ回路は、第１の配線の電位を第１のデータに対応する電位とし、第２の配線の電位を第２のデータに対応する電位とする。一方、第２のモードでは、ソースドライバ回路は、第１の配線の電位を第２のデータに対応する電位とし、第２の配線の電位を第１のデータに対応する電位とする。つまり、本発明の一態様の表示装置は、第１の配線及び第２の配線の両方を介して画像データを画素に供給する。また、第１のモードと、第２のモードと、を切り替えることにより、フレーム反転駆動を行うことができる。または、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動等を行うことができる。

本発明の一態様の表示装置では、例えば第１の配線のみを介して画像データを画素に供給する場合より、ソースドライバ回路が画素に供給する電位が低くても、表示デバイスに印加する電圧を高くすることができる。したがって、表示デバイスに高い電圧を印加する場合であっても、本発明の一態様の表示装置の消費電力を小さくすることができる。また、ソースドライバ回路が有するアンプ回路を高耐圧なものにしなくてよいため、本発明の一態様の表示装置を小型化し、また低価格なものとすることができる。

＜１－１．表示装置の構成例１＞
図１（Ａ）は、本発明の一態様の表示装置である表示装置１０の構成例を示す図である。表示装置１０は、画素１１がｍ行ｎ列（ｍ、ｎは２以上の整数）のマトリクス状に設けられた画素アレイ１４と、ゲートドライバ回路１２と、ソースドライバ回路１３と、画像データ生成回路６１と、画像処理回路６２と、を有する。また、画素１１は、表示デバイス２６を有する。表示デバイス２６として、例えば液晶デバイスを用いることができる。

ゲートドライバ回路１２は、ｍ本の配線３３を介して画素１１と電気的に接続されている。ソースドライバ回路１３は、ｎ本の配線３１、及びｎ本の配線３２を介して画素１１と電気的に接続されている。また、画像データ生成回路６１は画像処理回路６２と電気的に接続され、画像処理回路６２はソースドライバ回路１３と電気的に接続されている。

本明細書等において、ｉ行ｊ列目（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素１１を、画素１１［ｉ，ｊ］と表記する。また、ｉ行目の画素１１と電気的に接続されている配線３３を配線３３［ｉ］と表記し、ｊ列目の画素１１と電気的に接続されている配線３１及び配線３２を、それぞれ配線３１［ｊ］及び配線３２［ｊ］と表記する。

ｊ列目の画素１１が有する表示デバイス２６の一方の電極の電位は、配線３１［ｊ］の電位とすることができる。また、ｊ列目の画素１１が有する表示デバイス２６の他方の電極の電位は、配線３２［ｊ］の電位とすることができる。つまり、表示装置１０では、配線３１［ｊ］の電位と、配線３２［ｊ］の電位との差を、ｊ列目の画素１１が有する表示デバイス２６に印加する電圧とすることができる。

画像データ生成回路６１は、画素アレイ１４に表示される画像に対応するデジタル画像データを生成する機能を有する。図１（Ｂ）は、ソースドライバ回路１３に入力されるデジタル画像データについて説明する図である。図１（Ｂ）に示すように、デジタル画像データは、第１のデータと、第２のデータと、を有する。例えば、デジタル画像データが９ビットのデータである場合、下位８ビットを第１のデータとし、最上位ビットを第２のデータとすることができる。例えば、デジタル画像データが１０ビットのデータである場合、下位８ビットを第１のデータとし、上位２ビットを第２のデータとすることができる。つまり、第２のデータは、最上位ビットに関する情報を含むデータとすることができる。

画像処理回路６２は、ソースドライバ回路１３に入力されるデジタル画像データに対して、ガンマ補正、調光、調色、ノイズ除去、歪み補正、符号化、複合化等の画像処理を行う機能を有する。

ゲートドライバ回路１２は、画素１１を選択するための信号である選択信号を生成し、配線３３を介して画素１１に供給する機能を有する。配線３３の電位は、ゲートドライバ回路１２が生成した選択信号に対応する電位となる。つまり、配線３３は、走査線としての機能を有する。

ソースドライバ回路１３は、ソースドライバ回路１３に入力されるデジタル画像データのうち、第１のデータに対してデジタルアナログ変換（以下、ＤＡ変換）を行った後、当該データを配線３１又は配線３２の一方に出力する機能を有する。また、ソースドライバ回路１３は、ソースドライバ回路１３に入力されるデジタル画像データのうち、第２のデータに対応する電位を配線３１又は配線３２の他方に出力する機能を有する。以上より、ソースドライバ回路１３は、配線３１又は配線３２の一方の電位を第１のデータに対応する電位とし、配線３１又は配線３２の他方の電位を第２のデータに対応する電位とする機能を有するということができる。また、配線３１及び配線３２は、信号線としての機能を有する。

本明細書等において、配線３１の電位を第１のデータに対応する電位とし、配線３２の電位を第２のデータに対応する電位とする動作モードを、第１のモードという。また、配線３２の電位を第１のデータに対応する電位とし、配線３１の電位を第２のデータに対応する電位とする動作モードを、第２のモードという。つまり、第１のモードと第２のモードを切り替えることにより、表示デバイス２６に印加される電圧が反転し、フレーム反転駆動等が行われる。これにより、表示デバイス２６が液晶デバイスである場合、フレーム反転駆動等を行わない場合より表示デバイス２６の劣化を抑制することができるため、表示装置１０の信頼性を高めることができる。

図２（Ａ）は、ソースドライバ回路１３の具体的な構成例を示す図である。なお、図２（Ａ）には、ソースドライバ回路１３の他、画素１１［ｉ，ｊ］、ゲートドライバ回路１２、画像データ生成回路６１、及び画像処理回路６２も示している。

ソースドライバ回路１３は、シフトレジスタ４１と、ラッチ回路４２と、レベルシフト回路４３と、ＤＡ変換回路４４と、アンプ回路４６と、レベルシフト回路６３と、インバータ回路６４と、スイッチ４８ａと、スイッチ４８ｂと、選択回路６５と、を有する。スイッチ４８ａ及びスイッチ４８ｂとして、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。

画像処理回路６２の出力端子は、データバス配線５１を介して、ラッチ回路４２の入力端子と電気的に接続されている。シフトレジスタ４１の出力端子はラッチ回路４２のクロック入力端子と電気的に接続されている。ラッチ回路４２の出力端子はレベルシフト回路４３の入力端子と電気的に接続されている。レベルシフト回路４３の出力端子はＤＡ変換回路４４の入力端子、及びレベルシフト回路６３の入力端子と電気的に接続されている。ＤＡ変換回路４４の出力端子は、アンプ回路４６の入力端子と電気的に接続されている。レベルシフト回路６３の出力端子は、インバータ回路６４の入力端子と電気的に接続されている。

選択回路６５の第１の入力端子は、アンプ回路４６の出力端子と電気的に接続されている。選択回路６５の第２の入力端子は、スイッチ４８ａの一方の端子、及びスイッチ４８ｂの一方の端子と電気的に接続されている。ここで、選択回路６５の第２の入力端子、スイッチ４８ａの一方の端子、及びスイッチ４８ｂの他方の端子が接続されている配線の接続箇所をノードＳＮとする。

スイッチ４８ａのオンオフは、インバータ回路６４から出力される信号により制御することができる。スイッチ４８ｂのオンオフは、レベルシフト回路６３から出力される信号により制御することができる。

ラッチ回路４２の入力端子には、データバス配線５１から、画素アレイ１４に表示される画像に対応するデジタル画像データが入力される。そして、ラッチ回路４２は、シフトレジスタ４１から供給される信号によって、当該デジタル画像データの保持、又は保持した当該デジタル画像データの出力を行う機能を有する。

レベルシフト回路４３は、入力されたデジタル画像データの振幅電圧をより大きく、又はより小さく変換する機能を有する。具体的には、レベルシフト回路４３は、ラッチ回路４２から供給されるデジタル画像データの振幅電圧を、ＤＡ変換回路４４が適切に動作する振幅電圧に変換する機能を有する。

ＤＡ変換回路４４は、デジタル画像データが有する第１のデータのデジタル値を基にして、第１のデータをアナログデータに変換する機能を有する。ここで、ＤＡ変換回路４４が出力可能な電位を、電位Ｖ_Ｍ乃至電位Ｖ_Ｈとする。電位Ｖ_Ｍは、例えば接地電位以上の電位とすることができ、電位Ｖ_Ｈは、例えば電位Ｖ_Ｍより高い電位とすることができる。

図２（Ｂ）は、ＤＡ変換回路４４における、出力電位と、入力される第１のデータのデジタル値との関係を示す図である。図２（Ｂ）に示すように、ＤＡ変換回路４４は、入力される第１のデータのデジタル値が大きいほど、出力電位が高くなる。例えば、第１のデータのビット数が８ビットであるとすると、ＤＡ変換回路４４に入力された第１のデータのデジタル値が１０進数表記で０の場合、ＤＡ変換回路４４は電位Ｖ_Ｍを出力することができ、デジタル値が１０進数表記で２５５の場合、ＤＡ変換回路４４は電位Ｖ_Ｈを出力することができる。なお、ＤＡ変換回路４４は、入力される第１のデータのデジタル値が大きいほど、出力電位が低くなるようにしてもよい。例えば、第１のデータのビット数が８ビットであるとすると、ＤＡ変換回路４４に入力された第１のデータのデジタル値が１０進数表記で０の場合、ＤＡ変換回路４４は電位Ｖ_Ｈを出力し、デジタル値が１０進数表記で２５５の場合、ＤＡ変換回路４４は電位Ｖ_Ｍを出力してもよい。なお、図２（Ｂ）に示すように、ＤＡ変換回路４４における、出力電位と、入力される第１のデータのデジタル値との関係は線形であることが好ましいが、線形でなくてもよい。例えば、極値を持たない曲線としてもよい。

アンプ回路４６は、入力端子に入力されたアナログデータを増幅して、出力端子に出力する機能を有する。アンプ回路４６を設けることにより、第１のデータに対応する電位を安定的に画素１１に供給することができる。アンプ回路４６としては、オペアンプ等を有するボルテージフォロワ回路等を適用することができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、限りなく０Ｖに近くすることが好ましい。

ここで、アンプ回路４６から出力された電位を電位Ｖ_Ｓ１とすると、電位Ｖ_Ｓ１は第１のデータに対応する電位であるということができる。また、電位Ｖ_Ｓ１の電位は、電位Ｖ_Ｍ乃至電位Ｖ_Ｈとすることができる。

レベルシフト回路６３は、デジタル画像データが有する第２のデータの振幅電圧をより大きく、又はより小さく変換した信号を出力する機能を有する。具体的には、レベルシフト回路６３は、レベルシフト回路４３から供給されるデジタル画像データが有する第２のデータの振幅電圧を、スイッチ４８ａ及びスイッチ４８ｂが適切に動作する振幅電圧に変換する機能を有する。例えば、図１（Ｂ）に示すように第２のデータのビット数を１ビットとすると、第２のデータの値が“１”である場合にスイッチ４８ｂがオン、スイッチ４８ａがオフとなり、第２のデータの値が“０”である場合にスイッチ４８ａがオン、スイッチ４８ｂがオフとなるように、第２のデータの振幅電圧を変換する機能をレベルシフト回路６３は有する。なお、第２のデータの値が“１”である場合にスイッチ４８ａをオン、スイッチ４８ｂをオフとし、第２のデータの値が“０”である場合にスイッチ４８ｂをオン、スイッチ４８ａをオフとしてもよい。

インバータ回路６４は、レベルシフト回路６３から出力された信号の値を反転させる機能を有する。つまり、インバータ回路６４は、第２のデータの値を反転させる機能を有する。例えば、インバータ回路６４は、第２のデータの値が“１”である場合は値が“０”の信号を出力し、第２のデータの値が“０”である場合は値が“１”の信号を出力する機能を有する。これにより、スイッチ４８ｂがオンである場合はスイッチ４８ａをオフとすることができ、スイッチ４８ｂがオフである場合はスイッチ４８ａをオンとすることができる。

スイッチ４８ａの他方の端子には、例えば電位Ｖ_Ｍを印加することができる。また、スイッチ４８ｂの他方の端子には、例えば電位Ｖ_Ｌを印加することができる。ここで、電位Ｖ_Ｌは、例えば電位Ｖ_Ｍより低い電位とすることができる。例えば、電位Ｖ_Ｌは負電位とすることができる。なお、スイッチ４８ａの他方の端子に電位Ｖ_Ｌを印加し、スイッチ４８ｂの他方の端子に電位Ｖ_Ｍを印加してもよい。また、電位Ｖ_Ｓ１の電位を電位Ｖ_Ｌ乃至電位Ｖ_Ｍとし、スイッチ４８ａの他方の端子、又はスイッチ４８ｂの他方の端子に電位Ｖ_Ｈを印加してもよい。

以上により、ノードＳＮの電位を、第２のデータに対応する電位とすることができる。こここで、ノードＳＮの電位を電位Ｖ_Ｓ２とすると、電位Ｖ_Ｓ２は第２のデータに対応する電位であるということができる。また、第２のデータは、例えば電位Ｖ_Ｍ又は電位Ｖ_Ｌとすることができる。

選択回路６５の第１の入力端子には、電位Ｖ_Ｓ１が供給され、選択回路６５の第２の入力端子には、電位Ｖ_Ｓ２が供給される。選択回路６５は、電位Ｖ_Ｓ１を出力する配線と、電位Ｖ_Ｓ２を出力する配線と、を選択する機能を有する。具体的には、表示装置１０が第１のモードで動作する場合には、電位Ｖ_Ｓ１を配線３１［ｊ］に出力し、電位Ｖ_Ｓ２を配線３２［ｊ］に出力する。一方、表示装置１０が第２のモードで動作する場合には、電位Ｖ_Ｓ１を配線３２［ｊ］に出力し、電位Ｖ_Ｓ２を配線３１［ｊ］に出力する。つまり、選択回路６５は、フレーム反転駆動等を行う機能を有するということができる。

選択回路６５には、モード切替信号ＭＳＳが供給される。モード切替信号ＭＳＳは、選択回路６５の動作を制御する機能を有する。モード切替信号ＭＳＳは、例えば１ビットのデジタル信号とすることができる。例えば、モード切替信号ＭＳＳの値が“１”である場合には、選択回路６５は電位Ｖ_Ｓ１を配線３１［ｊ］に出力し、電位Ｖ_Ｓ２を配線３２［ｊ］に出力することができる。また、例えば、モード切替信号ＭＳＳの値が“０”である場合には、選択回路６５は電位Ｖ_Ｓ１を配線３２［ｊ］に出力し、電位Ｖ_Ｓ２を配線３１［ｊ］に出力することができる。つまり、例えばモード切替信号ＭＳＳの値を“１”とすることで、表示装置１０は第１のモードで動作し、モード切替信号ＭＳＳの値を“０”とすることで、表示装置１０は第２のモードで動作する。なお、例えばモード切替信号ＭＳＳの値を“０”とすることで、表示装置１０は第１のモードで動作し、モード切替信号ＭＳＳの値を“１”とすることで、表示装置１０は第２のモードで動作するようにしてもよい。

図３（Ａ１）、（Ａ２）は、電位Ｖ_Ｓ１及び電位Ｖ_Ｓ２と、ソースドライバ回路１３に入力されるデジタル画像データのデジタル値と、の関係を示す図である。ここで、第２のデータは、図１（Ｂ）に示すように、デジタル画像データの最上位ビットであるとする。図３（Ａ１）では、ソースドライバ回路１３は図２（Ａ）に示す構成であるとし、第２のデータの値が“０”である場合には電位Ｖ_Ｓ２を電位Ｖ_Ｍと、第２のデータの値が“１”である場合には電位Ｖ_Ｓ２を電位Ｖ_Ｌとする。一方、図３（Ａ２）では、第２のデータの値によらず、電位Ｖ_Ｓ２を電位Ｖ_Ｍとする。

図３（Ａ１）では、電位Ｖ_Ｓ１と電位Ｖ_Ｓ２との差の最大値を、電位“Ｖ_Ｈ－Ｖ_Ｌ”とすることができる。一方、図３（Ａ２）では、電位Ｖ_Ｓ１と電位Ｖ_Ｓ２との差の最大値は、電位“Ｖ_Ｈ－Ｖ_Ｍ”となる。つまり、図３（Ａ１）と図３（Ａ２）でＤＡ変換回路４４が出力可能な電位の範囲、つまり電位Ｖ_Ｓ１の取り得る範囲が等しい場合、図３（Ａ１）に示す場合の方が図３（Ａ２）に示す場合より、電位Ｖ_{Ｓ １}と電位Ｖ_Ｓ２との差の最大値を大きくすることができる。以上より、電位Ｖ_Ｓ１が低くても、表示デバイス２６に印加する電圧を高くすることができる。したがって、表示デバイス２６に高い電圧を印加する場合であっても、表示装置１０の消費電力を小さくすることができる。また、アンプ回路４６を高耐圧なものにしなくてよいため、表示装置１０を小型化し、また低価格なものとすることができる。

図３（Ｂ）は、第１のモード及び第２のモードにおける、配線３１の電位と配線３２の電位の差と、ソースドライバ回路１３に入力されるデジタル画像データのデジタル値と、の関係を示す図である。図３（Ｂ）に示すように、配線３１の電位と配線３２の電位の差は、第１のモードでは電位“Ｖ_Ｓ１－Ｖ_Ｓ２”となり、第２のモードでは電位“－（Ｖ_Ｓ１－Ｖ_Ｓ２）”となる。よって、第１のモードと第２のモードを切り替えることにより、表示デバイス２６に印加される電圧が反転し、フレーム反転駆動等を行うことができる。

＜１－２．表示装置の構成例２＞
図２（Ａ）では、レベルシフト回路６３と、インバータ回路６４と、スイッチ４８ａと、スイッチ４８ｂと、選択回路６５とをソースドライバ回路１３に設ける構成としたが、これらがソースドライバ回路１３に設けられていなくてもよい。図４は、図２（Ａ）に示す構成の変形例であり、インバータ回路６４及び選択回路６５が、ソースドライバ回路１３とは別の回路であるスイッチ回路１６に設けられている。また、スイッチ回路１６には、スイッチ４８ａとしてトランジスタ６８ａが、スイッチ４８ｂとしてトランジスタ６８ｂがそれぞれ設けられている。なお、レベルシフト回路６３は、ソースドライバ回路１３及びスイッチ回路１６のいずれにも設けられていない。また、スイッチ回路１６には、電位生成回路７０が設けられている。

トランジスタ６８ａ及びトランジスタ６８ｂとして、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。以下では、トランジスタ６８ａ及びトランジスタ６８ｂとして、ｎチャネル型トランジスタを用いた場合について説明するが、その他のトランジスタを用いた場合であっても以下の説明を参酌することができる。

レベルシフト回路４３の出力端子はＤＡ変換回路４４の入力端子の他、インバータ回路６４の入力端子、及びトランジスタ６８ｂのゲートと電気的に接続されている。インバータ回路６４の出力端子は、トランジスタ６８ａのゲートと電気的に接続されている。

選択回路６５の第１の入力端子は、図２（Ａ）に示す場合と同様に、アンプ回路４６の出力端子と電気的に接続されている。選択回路６５の第２の入力端子は、トランジスタ６８ａのソース又はドレインの一方、及びトランジスタ６８ｂのソース又はドレインの一方と電気的に接続されている。ここで、選択回路６５の第２の入力端子、トランジスタ６８ａのソース又はドレインの一方、及びトランジスタ６８ｂのソース又はドレインの一方が接続されている配線の接続箇所をノードＳＮとする。

トランジスタ６８ａのソース又はドレインの他方には、例えば電位Ｖ_Ｍを印加することができる。トランジスタ６８ｂのソース又はドレインの他方には、例えば電位Ｖ_Ｌを印加することができる。

トランジスタ６８ｂは、ゲートの他に、バックゲートが設けられている。当該バックゲートには、電位生成回路７０が電気的に接続されている。電位生成回路７０は、所定の電位を生成する機能を有する。電位生成回路７０が生成した電位は、トランジスタ６８ｂのバックゲートに供給することができる。これにより、トランジスタ６８ｂのしきい値電圧を制御することができる。例えば、電位生成回路７０が負電位を生成し、当該電位をトランジスタ６８ｂのバックゲートに供給することにより、トランジスタ６８ｂのしきい値電圧をプラスシフトさせることができる。

本明細書において、単に「ゲート」という場合は、フロントゲートを意味する場合がある。または、フロントゲートとバックゲートの両方を意味する場合がある。

トランジスタ６８ｂにバックゲートを設けない場合、例えばトランジスタ６８ｂのしきい値電圧が０Ｖであるとすると、トランジスタ６８ｂをオフとするには、トランジスタ６８ｂのゲートの電位を電位Ｖ_Ｌ以下とする必要がある。しかし、ソースドライバ回路１３が電位Ｖ_Ｌ以下の電位を出力できない場合、例えば電位Ｖ_Ｌが負電位である場合にソースドライバ回路１３が負電位を出力できない場合は、トランジスタ６８ｂをオフとすることができなくなる。このような場合であっても、電位生成回路７０がトランジスタ６８ｂのバックゲートに負電位を供給してトランジスタ６８ｂのしきい値電圧をプラスシフトさせることにより、トランジスタ６８ｂをオフとすることができる。なお、トランジスタ６８ａがバックゲートを有してもよい。また、スイッチ回路１６が図２（Ａ）に示すレベルシフト回路６３を有する構成としてもよい。この場合、トランジスタ６８ｂにバックゲートを設けなくてよく、また電位生成回路７０を設けなくてよい。

トランジスタ６８ａ及びトランジスタ６８ｂとして、金属酸化物をチャネル形成領域に有するトランジスタ（以下、ＯＳトランジスタ）を用いることができる。ＯＳトランジスタは、高耐圧であるという特徴を有する。したがって、トランジスタ６８ａ及びトランジスタ６８ｂのソース、ドレイン、及びゲートに高い電位を印加することができる。特に、トランジスタ６８ｂとしてＯＳトランジスタを用いることにより、電位Ｖ_Ｌをより小さな負電位、つまりより絶対値が大きな電位とすることができるので好ましい。

また、トランジスタ６８ａ及びトランジスタ６８ｂとして、シリコンをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を用いることができる。なお、Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。Ｓｉトランジスタはオン電流が大きいため、電位Ｖ_Ｓ２の電位を切り替える場合、ノードＳＮの電位を早く確定することができる。

なお、トランジスタ６８ａのソース又はドレインの他方に電位Ｖ_Ｌを供給する場合、トランジスタ６８ａがバックゲートを有し、当該バックゲートに電位生成回路７０を電気的に接続する構成とすることが好ましい。

＜１－３．表示装置の構成例３＞
図５（Ａ）は、図４に示す構成の変形例であり、スイッチ回路１６が電位生成回路７０を有さない点、及びスイッチ回路１６がトランジスタ７１及び容量素子７２を有する点が図４に示す構成と異なる。なお、図５（Ａ）では、トランジスタ６８ａ、トランジスタ６８ｂ、トランジスタ７１のいずれもバックゲートを有さない構成としているが、一部又は全てのトランジスタがバックゲートを有する構成としてもよい。また、当該バックゲートに電位生成回路を電気的に接続し、当該バックゲートの電位を制御してもよい。また、ゲートとバックゲートを電気的に接続し、バックゲートの電位をゲートの電位と等しくする構成としてもよい。

トランジスタ７１として、トランジスタ６８ａ及びトランジスタ６８ｂと同様に、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。以下では、トランジスタ７１として、ｎチャネル型トランジスタを用いた場合について説明するが、その他のトランジスタを用いた場合であっても以下の説明を参酌することができる。

レベルシフト回路４３の出力端子はＤＡ変換回路４４の入力端子、及びインバータ回路６４の入力端子の他、容量素子７２の一方の電極と電気的に接続されている。トランジスタ６８ｂのゲートは、トランジスタ７１のソース又はドレインの一方、及び容量素子７２の他方の電極と電気的に接続されている。トランジスタ７１のゲートは、配線８１を介してゲートドライバ回路１２と電気的に接続されている。ここで、ＤＡ変換回路４４の入力端子、インバータ回路６４の入力端子、及び容量素子７２の一方の電極が接続されている配線をノードＦＮ１とする。また、トランジスタ６８ｂのゲート、トランジスタ７１のソース又はドレインの一方、及び容量素子７２の他方の電極が接続されている配線をノードＦＮ２とする。さらに、インバータ回路６４の出力端子、及びトランジスタ６８ａのゲートが接続されている配線の接続箇所をノードＦＮ３とする。

トランジスタ７１のソース又はドレインの他方には、例えば電位ＶＳＳを印加することができる。電位ＶＳＳは、電位Ｖ_Ｌ以下の電位とすることができる。

スイッチ回路１６の構成が図５（Ａ）に示す場合において、ゲートドライバ回路１２は、配線８１の電位を制御することによりトランジスタ７１の導通・非導通を制御する機能を有する。

図５（Ｂ）は、図５（Ａ）に示す構成のスイッチ回路１６の動作方法の一例を示すタイミングチャートである。ここで、電位ＶＤＤは、電位Ｖ_Ｈ以上の電位とすることができ、電位“ＶＳＳ＋ＶＤＤ”は電位Ｖ_Ｌより高いものとする。また、ソースドライバ回路１３は、接地電位である電位ＧＮＤ以上の電位を出力できるものとする。さらに、デジタル画像データが有する第２のデータは１ビットのデータとし、ソースドライバ回路１３は、第２のデータの値に応じて、電位ＧＮＤ又は電位ＶＤＤをスイッチ回路１６に供給するものとする。また、トランジスタ６８ａ及びトランジスタ６８ｂのしきい値電圧は０Ｖであり、電位Ｖ_Ｍは接地電位以上の電位であるとする。さらに、トランジスタ６８ａのゲートに供給される電位は、ノードＦＮ１の電位が電位ＧＮＤである場合は電位ＶＤＤとなり、ノードＦＮ１の電位が電位ＶＤＤである場合は電位ＧＮＤであるとする。

時刻Ｔ０１乃至時刻Ｔ０２において、ノードＦＮ１の電位、及びノードＦＮ２の電位のリセットを行う。時刻Ｔ０１に、ソースドライバ回路１３がスイッチ回路１６に電位ＧＮＤを出力し、ノードＦＮ１に電位ＧＮＤを書き込む。また、時刻Ｔ０１に配線８１の電位を電位ＶＤＤとすると、トランジスタ７１が導通し、ノードＦＮ２に電位ＶＳＳが書き込まれる。さらに、ノードＦＮ３の電位は電位ＶＤＤとなる。なお、時刻Ｔ１乃至時刻Ｔ０２の動作は、例えば表示装置１０の動作の帰線期間に行うことができる。

時刻Ｔ０２乃至時刻Ｔ０３は、ソースドライバ回路１３が、第２のデータに対応する電位として電位ＶＤＤをスイッチ回路１６に供給する場合を示している。時刻Ｔ０２に配線８１の電位を電位ＶＳＳとし、その後電位ＶＤＤがソースドライバ回路１３からスイッチ回路１６に供給されると、ノードＦＮ１の電位が電位ＶＤＤとなる。これにより、ノードＦＮ２の容量結合係数を１とすると、ノードＦＮ２の電位は電位“ＶＳＳ＋ＶＤＤ”となり、電位Ｖ_Ｌより高くなる。また、ノードＦＮ３の電位は電位ＧＮＤとなる。前述のように、トランジスタ６８ａ及びトランジスタ６８ｂのしきい値電圧は０Ｖとしているので、トランジスタ６８ａは非導通となり、トランジスタ６８ｂは導通する。以上により、電位Ｖ_Ｓ２の値は電位Ｖ_Ｌとなる。

時刻Ｔ０３以降は、ソースドライバ回路１３が、第２のデータに対応する電位として電位ＧＮＤをスイッチ回路１６に供給する場合を示している。時刻Ｔ０３に配線８１の電位を電位ＶＳＳとし、その後電位ＧＮＤがソースドライバ回路１３からスイッチ回路１６に供給されると、ノードＦＮ１の電位が電位ＧＮＤとなる。これにより、ノードＦＮ２の容量結合係数を１とすると、ノードＦＮ２の電位は電位ＶＳＳとなり、電位Ｖ_Ｌ以下となる。また、ノードＦＮ３の電位は電位ＶＤＤとする。前述のように、トランジスタ６８ａ及びトランジスタ６８ｂのしきい値電圧は０Ｖとしているので、トランジスタ６８ａは導通し、トランジスタ６８ｂは非導通となる。以上により、電位Ｖ_Ｓ２の値は電位Ｖ_Ｍとなる。

トランジスタ７１は、極めてオフ電流の低いトランジスタを用いることが好ましい。これにより、ノードＦＮ２の電位を長時間保持することができる。極めてオフ電流の低いトランジスタとして、例えばＯＳトランジスタが挙げられる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）－ＯＳ、又はＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳ等を用いることができる。ＣＡＡＣ－ＯＳは、結晶性の酸化物半導体である。また、当該結晶性の酸化物半導体を用いたトランジスタは、信頼性を向上させることができるため、本発明の一態様の表示デバイスに用いると好適である。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。

ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等、Ｓｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。

また、前述のように、ＯＳトランジスタは高耐圧であるという特徴を有する。したがって、トランジスタ７１にＯＳトランジスタを用いることにより、トランジスタ７１のソース、ドレイン、及びゲートに高い電圧を印加することができる。これにより、例えば電位ＶＳＳをより小さな負電位、つまりより絶対値が大きな電位とすることができる。

また、トランジスタ７１として、Ｓｉトランジスタを用いてもよい。前述のように、Ｓｉトランジスタはオン電流が大きいため、ノードＦＮ２の電位のリセットを短時間で行うことができる。

＜１－４．表示装置の構成例４＞
図２（Ａ）等では、ソースドライバ回路１３に入力されるデジタル画像データに含まれる第２のデータのビット数が１ビットである場合の、ソースドライバ回路１３等の構成例を示しているが、第２のデータのビット数は２ビット以上であってもよい。図６は、第２のデータのビット数が２ビットである場合における、ソースドライバ回路１３の構成例であり、図２（Ａ）の変形例である。

ソースドライバ回路１３は、シフトレジスタ４１、ラッチ回路４２、レベルシフト回路４３、ＤＡ変換回路４４、アンプ回路４６、及び選択回路６５の他、スイッチ４９ａ、スイッチ４９ｂ、スイッチ４９ｃ、及びスイッチ４９ｄ、並びにレベルシフト回路６３ａ、レベルシフト回路６３ｂ、レベルシフト回路６３ｃ、及びレベルシフト回路６３ｄを有する。スイッチ４９ａ乃至スイッチ４９ｄとして、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。

なお、スイッチ４９ａ乃至スイッチ４９ｄと、レベルシフト回路６３ａ乃至レベルシフト回路６３ｄと、選択回路６５と、はソースドライバ回路１３とは別の回路に設けてもよい。

レベルシフト回路４３の出力端子はＤＡ変換回路４４の入力端子の他、レベルシフト回路６３ａ乃至レベルシフト回路６３ｄの入力端子と電気的に接続されている。選択回路６５の第１の入力端子は、図２（Ａ）に示す場合と同様に、アンプ回路４６の出力端子と電気的に接続されている。選択回路６５の第２の入力端子は、スイッチ４９ａの一方の端子、スイッチ４９ｂの一方の端子、スイッチ４９ｃの一方の端子、及びスイッチ４９ｄの一方の端子と電気的に接続されている。ここで、選択回路６５の第２の入力端子、スイッチ４９ａの一方の端子、スイッチ４９ｂの一方の端子、スイッチ４９ｃの一方の端子、及びスイッチ４９ｄの一方の端子と接続されている配線の接続箇所をノードＳＮとする。

スイッチ４９ａのオンオフは、レベルシフト回路６３ａから出力される信号により制御することができる。スイッチ４９ｂのオンオフは、レベルシフト回路６３ｂから出力される信号により制御することができる。スイッチ４９ｃのオンオフは、レベルシフト回路６３ｃから出力される信号により制御することができる。スイッチ４９ｄのオンオフは、レベルシフト回路６３ｄから出力される信号により制御することができる。

レベルシフト回路６３ａ乃至レベルシフト回路６３ｄは、第２のデータの振幅電圧をより大きく、又はより小さく変換した信号を出力する機能を有する。具体的には、レベルシフト回路６３ａ乃至レベルシフト回路６３ｄは、レベルシフト回路４３から供給されるデジタル画像データが有する第２のデータの振幅電圧を、スイッチ４９ａ乃至スイッチ４９ｄが適切に動作する振幅電圧に変換する機能を有する。例えば、スイッチ４９ａ乃至スイッチ４９ｄのうち、第２のデータの値が２進数表記で“００”である場合はスイッチ４９ａのみがオンとなり、“０１”である場合はスイッチ４９ｂのみがオンとなり、“１０”である場合はスイッチ４９ｃのみがオンとなり、“１１”である場合はスイッチ４９ｄのみがオンとなるように、第２のデータの振幅電圧を変換する機能をレベルシフト回路６３ａ乃至レベルシフト回路６３ｄは有する。

スイッチ４９ａの他方の端子には、例えば電位Ｖ_Ｍを印加することができる。また、スイッチ４９ｂの他方の端子には、例えば電位Ｖ_ＭＬを印加することができる。また、スイッチ４９ｃの他方の端子には、例えば電位Ｖ_ＬＭを印加することができる。また、スイッチ４９ｄの他方の端子には、例えば電位Ｖ_Ｌを印加することができる。この場合、電位Ｖ_Ｓ２は、電位Ｖ_Ｍ、電位Ｖ_ＭＬ、電位Ｖ_ＬＭ、又は電位Ｖ_Ｌとすることができる。なお、電位の高いほうから順に電位Ｖ_Ｍ、電位Ｖ_ＭＬ、電位Ｖ_ＬＭ、電位Ｖ_Ｌとすることができる。ここで、電位_ＶＭと電位Ｖ_ＭＬの差、電位Ｖ_ＭＬと電位Ｖ_ＬＭの差、及び電位Ｖ_ＬＭと電位Ｖ_Ｌの差は、電位Ｖ_Ｈと電位Ｖ_Ｍの差と等しいことが好ましい。

図７（Ａ１）、（Ａ２）は、電位Ｖ_Ｓ１及び電位Ｖ_Ｓ２と、ソースドライバ回路１３に入力されるデジタル画像データのデジタル値と、の関係を示す図である。図７（Ａ１）では、ソースドライバ回路１３が図６に示す構成であるとし、第２のデータの値が２進数表記で“００”である場合は電位Ｖ_Ｓ２を電位Ｖ_Ｍとし、“０１”である場合は電位Ｖ_Ｓ２を電位Ｖ_ＭＬとし、“１０”である場合は電位Ｖ_Ｓ２を電位Ｖ_ＬＭとし、“１１”である場合は電位Ｖ_Ｓ２を電位Ｖ_Ｌとする。一方、図７（Ａ２）では、第２のデータの値によらず、電位Ｖ_Ｓ２を電位Ｖ_Ｍとする。

図７（Ａ１）に示すように、第２のデータのビット数を増加させることにより、電位Ｖ_Ｓ１が取り得る電位の最大値である電位Ｖ_Ｈと、最小値である電位Ｖ_Ｍとの差が小さい場合であっても、電位Ｖ_Ｓ１と電位Ｖ_Ｓ２との差の最大値である電位“Ｖ_Ｈ－Ｖ_Ｌ”を大きくすることができる。これにより、電位Ｖ_Ｈが低い場合であっても、表示デバイス２６に印加する電圧を高くすることができる。したがって、表示デバイス２６に高い電圧を印加する場合であっても、表示装置１０の消費電力を小さくすることができる。また、アンプ回路４６を高耐圧なものにしなくてよいため、表示装置１０を小型化し、また低価格なものとすることができる。

図７（Ｂ）は、第１のモード及び第２のモードにおける、配線３１の電位と配線３２の電位の差と、ソースドライバ回路１３に入力されるデジタル画像データのデジタル値と、の関係を示す図である。図３（Ｂ）に示す場合と同様に、配線３１の電位と配線３２の電位の差は、第１のモードでは電位“Ｖ_Ｓ１－Ｖ_Ｓ２”となり、第２のモードでは電位“－（Ｖ_Ｓ１－Ｖ_Ｓ２）”となる。よって、第１のモードと第２のモードを切り替えることにより、表示デバイス２６に印加される電圧が反転し、フレーム反転駆動等を行うことができる。

＜１－５．画素の構成例１＞
以下では、画素１１の構成例について説明する。図８は、画素１１として用いることができる画素１１ａを説明する図である。画素１１ａは、トランジスタ２１と、トランジスタ２２と、容量素子２５と、表示デバイス２６を有する。ここで、トランジスタ２１及びトランジスタ２２として、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。以下では、トランジスタ２１及びトランジスタ２２として、ｎチャネル型トランジスタを用いた場合について説明するが、その他のトランジスタを用いた場合であっても以下の説明を参酌することができる。

トランジスタ２１のソース又はドレインの一方は、容量素子２５の一方の電極と電気的に接続されている。容量素子２５の一方の電極は、表示デバイス２６の一方の電極と電気的に接続されている。トランジスタ２２のソース又はドレインの一方は、容量素子２５の他方の電極と電気的に接続されている。容量素子２５の他方の電極は、表示デバイス２６の他方の電極と電気的に接続されている。

ここで、トランジスタ２１のソース又はドレインの一方、容量素子２５の一方の電極、及び表示デバイス２６の一方の電極が接続されている配線をノードＮ１とする。また、トランジスタ２２のソース又はドレインの一方、容量素子２５の他方の電極、及び表示デバイス２６の他方の電極が接続されている配線の接続箇所をノードＮ２とする。

トランジスタ２１のソース又はドレインの他方は、配線３１と電気的に接続されている。トランジスタ２２のソース又はドレインの他方は、配線３２と電気的に接続されている。トランジスタ２１のゲート、及びトランジスタ２２のゲートは、配線３３と電気的に接続されている。

トランジスタ２１は、配線３１の電位の、画素１１ａへの供給を制御する機能を有する。トランジスタ２２は、配線３２の電位の、画素１１ａへの供給を制御する機能を有する。

配線３１の電位は、ノードＮ１に保持される。配線３２の電位は、ノードＮ２に保持される。したがって、トランジスタ２１及びトランジスタ２２に極めてオフ電流の低いトランジスタを用いることで、ノードＮ１及びノードＮ２の電位を長時間保持することができる。当該トランジスタには、例えばＯＳトランジスタを用いることができる。

なお、トランジスタ２１及びトランジスタ２２にＳｉトランジスタを適用してもよい。又は、トランジスタ２１及びトランジスタ２２の一方にＯＳトランジスタを適用し、他方にＳｉトランジスタを適用してもよい。

次に、図９に示すタイミングチャートを用いて、画素１１ａの動作方法の一例について説明する。ここで、時刻Ｔ１１乃至時刻Ｔ１３、時刻Ｔ１４乃至時刻Ｔ１６を、それぞれ１フレーム期間とすることができる。なお、配線３３の電位を電位ＶＤＤとすることにより、トランジスタ２１及びトランジスタ２２を導通させているが、トランジスタ２１及びトランジスタ２２を導通させることができるのであれば、必ずしも配線３３の電位を電位ＶＤＤとしなくてもよい。また、配線３３の電位を電位ＶＳＳとすることにより、トランジスタ２１及びトランジスタ２２を非導通としているが、トランジスタ２１及びトランジスタ２２を非導通とすることができるのであれば、必ずしも配線３３の電位を電位ＶＳＳとしなくてもよい。

時刻Ｔ１１に配線３３の電位を電位ＶＤＤとすると、トランジスタ２１及びトランジスタ２２が導通する。その後、時刻Ｔ１２に配線３１の電位を電位Ｖ_Ｓ１、配線３２の電位を電位Ｖ_Ｓ２とすると、ノードＮ１に電位Ｖ_Ｓ１が書き込まれ、ノードＮ２に電位Ｖ_Ｓ２が書き込まれる。これにより、電位Ｖ_Ｓ１および電位Ｖ_Ｓ２に応じて表示デバイス２６による表示が行われる。なお、図９では、電位Ｖ_Ｓ２は電位Ｖ_Ｍであるとする。

時刻Ｔ１３に配線３３の電位を電位ＶＳＳとすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_Ｓ１が保持され、ノードＮ２に電位Ｖ_Ｓ２が保持される。以上より、時刻Ｔ１２乃至時刻Ｔ１３では、表示装置１０は第１のモードで動作しているということができる。

時刻Ｔ１４に配線３３の電位を電位ＶＤＤとすると、トランジスタ２１及びトランジスタ２２が導通する。その後、時刻Ｔ１５に配線３１の電位を電位Ｖ_Ｓ２、配線３２の電位を電位Ｖ_Ｓ１とすると、表示デバイス２６に印加される電圧が反転する。これによりフレーム反転駆動等が行われる。

時刻Ｔ１６に配線３３の電位を電位ＶＳＳとすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_Ｓ２が保持され、ノードＮ２に電位Ｖ_Ｓ１が保持される。以上より、時刻Ｔ１５乃至時刻Ｔ１６では、表示装置１０は第２のモードで動作しているということができる。以上が画素１１ａの動作方法の一例である。

＜１－６．画素の構成例２＞
図１０は、画素１１として用いることができる画素１１ｂを説明する図である。画素１１ｂは、画素１１ａの変形例であり、トランジスタ２３が設けられている点が画素１１ａと異なる。ここで、トランジスタ２３として、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。以下では、トランジスタ２３として、ｎチャネル型トランジスタを用いた場合について説明するが、その他のトランジスタを用いた場合であっても以下の説明を参酌することができる。

トランジスタ２３のソース又はドレインの一方は、ノードＮ２と電気的に接続されている。トランジスタ２３のソース又はドレインの他方は、配線３５と電気的に接続されている。トランジスタ２３のゲートは、配線３４と電気的に接続されている。

配線３５は、共通配線としての機能を有する。つまり、表示装置１０が有する、例えば全ての画素１１ｂに設けられたトランジスタ２３のソース又はドレインの他方が、１本の配線３５を介して互いに電気的に接続された構成とすることができる。配線３５には、定電位が供給され、例えば接地電位又は電位Ｖ_Ｍを供給することができる。また、配線３４は、トランジスタ２３を制御する走査線としての機能を有する。

画素１１ａと同様に、配線３２の電位は、ノードＮ２に保持される。したがって、トランジスタ２３に、トランジスタ２２と同様に極めてオフ電流の低いトランジスタ、例えばＯＳトランジスタを用いることができる。なお、トランジスタ２３にＳｉトランジスタを用いてもよい。

次に、図１１に示すタイミングチャートを用いて、画素１１ｂの動作方法の一例について説明する。ここで、配線３５に供給される電位を電位Ｖ_Ｍとする。また、時刻Ｔ２１乃至時刻Ｔ２５、時刻Ｔ２６乃至時刻Ｔ３０を、それぞれ１フレーム期間とすることができる。なお、配線３４の電位を電位ＶＤＤとすることにより、トランジスタ２３を導通させているが、トランジスタ２３を導通させることができるのであれば、必ずしも配線３４の電位を電位ＶＤＤとしなくてもよい。また、配線３４の電位を電位ＶＳＳとすることにより、トランジスタ２３を非導通としているが、トランジスタ２３を非導通とすることができるのであれば、必ずしも配線３４の電位を電位ＶＳＳとしなくてもよい。

時刻Ｔ２１に配線３４の電位を電位ＶＳＳ、時刻Ｔ２２に配線３３の電位を電位ＶＤＤとし、時刻Ｔ２３に配線３１の電位を電位Ｖ_Ｓ１、配線３２の電位を電位Ｖ_Ｓ２とすると、トランジスタ２１及びトランジスタ２２が導通し、ノードＮ１に電位Ｖ_Ｓ１が書き込まれ、ノードＮ２に電位Ｖ_Ｓ２が書き込まれる。これにより、電位Ｖ_Ｓ１及び電位Ｖ_Ｓ２に応じて表示デバイス２６による表示が行われる。なお、図１１では、電位Ｖ_Ｓ２は電位Ｖ_Ｌであるとする。

時刻Ｔ２４に配線３３の電位を電位ＶＳＳとすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_Ｓ１が保持され、ノードＮ２に電位Ｖ_Ｓ２が保持される。以上より、時刻Ｔ２３乃至時刻Ｔ２４では、表示装置１０は第１のモードで動作しているということができる。

時刻Ｔ２５に配線３４の電位を電位ＶＤＤとすると、トランジスタ２３が導通し、ノードＮ２の電位が電位Ｖ_Ｍとなる。つまり、ノードＮ２の電位が、“Ｖ_Ｍ－Ｖ_Ｓ２”上昇する。これにより、ノードＮ１の容量結合係数が１である場合、ノードＮ１の電位も“Ｖ_Ｍ－Ｖ_Ｓ２”上昇し、電位“Ｖ_Ｓ１＋Ｖ_Ｍ－Ｖ_Ｓ２”となる。以上より、表示デバイス２６に印加される電圧は変化しない。ここで、電位“Ｖ_Ｓ１＋Ｖ_Ｍ－Ｖ_Ｓ２”は電位Ｖ_Ｈより大きい電位となる場合がある。なお、以降の説明においても、ノードＮ１の容量結合係数を１とする。

時刻Ｔ２６に配線３４の電位を電位ＶＳＳとし、時刻Ｔ２７に配線３３の電位を電位ＶＤＤとし、時刻Ｔ２８に配線３１の電位を電位Ｖ_Ｓ２、配線３２の電位を電位Ｖ_Ｓ１とする。これにより、トランジスタ２１及びトランジスタ２２が導通し、表示デバイス２６に印加される電圧が反転する。これによりフレーム反転駆動等が行われる。

時刻Ｔ２９に配線３３の電位を電位ＶＳＳとすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_Ｓ２が保持され、ノードＮ２に電位Ｖ_Ｓ１が保持される。以上より、時刻Ｔ２８乃至時刻Ｔ２９では、表示装置１０は第２のモードで動作しているということができる。

時刻Ｔ３０に配線３４の電位を電位ＶＤＤとすると、トランジスタ２３が導通し、ノードＮ２の電位が電位Ｖ_Ｍとなる。つまり、ノードＮ２の電位が、“Ｖ_Ｍ－Ｖ_Ｓ１”上昇、すなわち“Ｖ_Ｓ１－Ｖ_Ｍ”低下する。これにより、ノードＮ１の電位も“Ｖ_Ｍ－Ｖ_Ｓ１”上昇、すなわち“Ｖ_Ｓ１－Ｖ_Ｍ”低下し、電位“Ｖ_Ｓ２＋Ｖ_Ｍ－Ｖ_Ｓ１”となる。以上より、表示デバイス２６に印加される電圧は変化しない。ここで、電位“Ｖ_Ｓ２＋Ｖ_Ｍ－Ｖ_Ｓ１”は電位Ｖ_Ｌより小さい電位となる場合がある。以上が画素１１ｂの動作方法の一例である。

図１１に示すように、ノードＮ１に電位Ｖ_Ｓ１又は電位Ｖ_Ｓ２の一方を、ノードＮ２に電位Ｖ_Ｓ１又は電位Ｖ_Ｓ２の他方を書き込んだ後に、ノードＮ２の電位を電位Ｖ_Ｍとすることにより、表示デバイス２６に印加される電圧を、ノードＮ２の電位を電位Ｖ_Ｍとする前後において変えることなく、ノードＮ２の電位を電位Ｖ_Ｍとすることができる。これにより、配線３１乃至配線３４等から発生する電気的なノイズ等に起因する、表示デバイス２６に印加される電圧の変動を抑制することができる。したがって、表示装置１０に表示される画像の表示品位を高めることができる。

＜１－７．画素の構成例３＞
図１２（Ａ）は、画素１１として用いることができる画素１１ｃを説明する図であり、図１２（Ｂ）は、画素１１として用いることができる画素１１ｄを説明する図である。画素１１ｃは、画素１１ａに設けられたトランジスタ２１及びトランジスタ２２にバックゲートを設けた構成である。画素１１ｄは、画素１１ｂに設けられたトランジスタ２１乃至トランジスタ２３にバックゲートを設けた構成である。バックゲートは、当該バックゲートが設けられたトランジスタのフロントゲートと電気的に接続することができ、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図１２（Ａ）、（Ｂ）においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。

＜１－８．画素の構成例４＞
図１３（Ａ）は、画素１１として用いることができる画素１１ｅを説明する図である。画素１１ｅは、画素１１ｂに設けられた表示デバイス２６の他方の電極を、ノードＮ２と接続されない構成としたものである。画素１１ｅでは、表示デバイス２６の他方の電極は、共通配線としての機能を有する配線３６と電気的に接続することができる。ここで、配線３６には、定電位が供給される。配線３６には、例えば配線３５に供給される電位と同じ電位を供給することができる。配線３６には、例えば接地電位又は電位Ｖ_Ｍを供給することができる。なお、画素１１ｅは、図１１に示す方法と同様の方法により動作させることができる。

図１３（Ｂ）は、画素１１として用いることができる画素１１ｆを説明する図である。画素１１ｆは、画素１１ｅに設けられたトランジスタ２１乃至トランジスタ２３にバックゲートを設けた構成である。なお、図１３（Ｂ）においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。

＜１－９．表示装置の構成例５＞
図１４は、表示装置１０の構成例を示す断面図であり、表示装置１０が、横電界方式が適用された透過型液晶表示装置である場合を示している。

図１４では、画素アレイ１４及び回路１５の構成例を示している。回路１５は、ゲートドライバ回路１２、又はソースドライバ回路１３等とすることができる。

表示装置１０は、基板１１１と基板１１３を貼り合わせる構成となっている。画素アレイ１４において、基板１１１上には、トランジスタ２１、容量素子２５、及び表示デバイス２６等が設けられている。回路１５において、基板１１１上には、トランジスタ２４等が設けられている。また、基板１１３上には、着色層１３１、及び遮光層１３２等が設けられている。

トランジスタ２１は、ゲート電極として機能する導電層２２１と、ゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。また、容量素子２５は、電極として機能する導電層２２４及び導電層２２２ａと、誘電層として機能する絶縁層２１１と、を有する。トランジスタ２１、トランジスタ２４、及び容量素子２５は、絶縁層２１２及び絶縁層２１７に覆われている。また、トランジスタ２１、トランジスタ２４、及び容量素子２５と、表示デバイス２６と、の間に層間絶縁層として機能する絶縁層２１５が設けられている。

半導体層２３１は、金属酸化物を有することができる。この場合、トランジスタ２１はＯＳトランジスタとなる。なお、トランジスタ２４等、基板１１１上に設けられた他のトランジスタについても、トランジスタ２１と同様の構成とすることができる。

表示デバイス２６は、横電界方式、具体的にはＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式が適用された液晶デバイスである。表示デバイス２６は、電極１８１、電極１８２、及び液晶層１８３を有する。電極１８１と電極１８２との間に生じる電界により、液晶層１８３の配向を制御することができる。液晶層１８３は、絶縁層２２０上及び電極１８２上に位置する。電極１８１は、絶縁層２１５、絶縁層２１７、及び絶縁層２１２に設けられた開口を介して、導電層２２２ａと電気的に接続されている。電極１８２は、絶縁層２１５、絶縁層２１７、絶縁層２１２、及び絶縁層２１１に設けられた開口を介して、導電層２２４と電気的に接続されている。なお、電極１８２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた上面形状を有していてもよい。電極１８２には、１つ又は複数の開口を設けることができる。

電極１８１と電極１８２の間には、絶縁層２２０が設けられている。電極１８１は、絶縁層２２０を介して電極１８２と重なる部分を有する。また、電極１８１と着色層１３１とが重なる領域において、電極１８１上に電極１８２が配置されていない部分を有する。

バックライトユニット５５２からの光は、基板１１１、電極１８１、電極１８２、液晶層１８３、着色層１３１、及び基板１１３を介して、表示装置の外部に射出される。バックライトユニット５５２の光が透過するこれらの層の材料には、可視光を透過する材料を用いる。

ここで、バックライトユニット５５２として、フィールドシーケンシャル方式で赤色、緑色、青色等、各色の光を順番に供給するバックライトユニットを用いることにより、着色層１３１を形成しなくても表示装置１０が色表示を行うことができる。なお、全ての色の光を同時に供給したとき、白色表示を行うことができる。

着色層１３１及び遮光層１３２と、液晶層１８３と、の間には、オーバーコート１２１を設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含まれる不純物が液晶層１８３に拡散することを抑制できる。

基板１１１と基板１１３は、接着層１４１によって貼り合わされている。基板１１１、基板１１３、及び接着層１４１に囲まれた領域に、液晶層１８３が封止されている。

表示装置の画素アレイ１４、及び回路１５等を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されている。偏光板１２５ａよりも外側に配置されたバックライトユニット５５２からの光は偏光板１２５ａを介して表示装置１０に入射する。このとき、電極１８１と電極１８２の間に与える電圧によって液晶層１８３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１２５ｂを介して表示装置１０から射出される光の強度を制御することができる。また、表示デバイス２６に入射される光は着色層１３１によって特定の波長領域以外の光が吸収されるため、表示装置１０から射出される光は例えば赤色、青色、又は緑色を呈する光となる。なお、偏光板１２５ａ及び偏光板１２５ｂを設けなくてもよい。

導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続されている。

表示デバイス２６として横電界方式が適用された液晶デバイスを用いることにより、液晶層１８３の片方の面に、表示デバイス２６の一方の電極である電極１８１と、表示デバイス２６の他方の電極である電極１８２と、の両方を形成することができる。これにより、電極１８１と電極１８２の両方を、容量素子２５が有する電極と電気的に接続することができる。

液晶デバイスに用いる液晶としては、ブルー相を示す液晶を用いることができる。この場合、表示デバイス２６に高電圧を印加することが好ましい。表示装置１０は、表示デバイス２６に高電圧を印加することができるので、表示デバイス２６にブルー相を示す液晶を用いても表示装置１０を正常に動作させることができる。

ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

なお、液晶デバイスに用いる液晶として、ブルー相以外の液晶を用いてもよい。例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いてもよい。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶材料としては、ポジ型の液晶、又はネガ型の液晶のいずれを用いてもよい。なお、液晶デバイスに用いる液晶としてブルー相以外の液晶を用いる場合、液晶の配向を制御するため、配向膜を設けることが好ましい。

＜１－１０．表示装置の構成例６＞
図１５は、表示装置１０の構成例を示す断面図であり、表示装置１０が、縦電界方式が適用された透過型液晶表示装置である場合を示している。表示装置に設けられた画素１１が画素１１ｅ又は画素１１ｆである場合は、表示デバイス２６が有する電極１８２を、容量素子２５が有する電極と電気的に接続しなくてよい。このため、表示デバイス２６が有する電極１８１と、電極１８２と、が液晶層１８３を挟んで対向する位置に設けることができ、したがって表示装置１０を縦電界方式が適用された透過型液晶表示装置とすることができる。表示装置１０が、縦電界方式が適用された透過型液晶表示装置である場合、表示デバイス２６として、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード等が適用された液晶デバイスを用いることができる。

なお、表示装置１０が図１４に示す構成である場合と同様に、バックライトユニット５５２として、フィールドシーケンシャル方式で各色の光を順番に供給するバックライトユニットを用いてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〔ボトムゲート型トランジスタ〕
図１６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図１６（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａ及び電極７４４ｂを有する。電極７４４ａは、ソース電極又はドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極又はドレイン電極の他方として機能できる。電極７４４ａの一部、及び電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂ及び絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａ及び電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域及びドレイン領域が形成されることにより、電極７４４ａ及び電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧等の、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコン等の半導体を用いる場合は、半導体層７４２と電極７４４ａの間、及び半導体層７４２と電極７４４ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

図１６（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料及び方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

また、電極７４６及び電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、及び絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６又は電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」という場合、電極７４６を「バックゲート電極」という。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６及び電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層７４２を挟んで電極７４６及び電極７２３を設けることで、更には、電極７４６及び電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い表示装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気等に対する電界遮蔽機能）を有する。なお、半導体層と重なる領域を有するようにバックゲート電極を設けることで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図１６（Ｂ１）は、図１６（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる領域を有する絶縁層７４１の一部を除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図１６（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０及びトランジスタ８２１は、トランジスタ８１０及びトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１６（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を設けずに電極７４４ａ及び電極７４４ｂを形成する。このため、電極７４４ａ及び電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図１６（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

図１７（Ａ１）乃至（Ｃ２）にトランジスタ８１０、トランジスタ８１１、トランジスタ８２０、トランジスタ８２１、トランジスタ８２５、及びトランジスタ８２６のチャネル幅方向の断面図をそれぞれ示す。

図１７（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極とに挟まれている。

ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、絶縁層７４１、絶縁層７２８、及び絶縁層７２９を間に挟んでゲート電極及びバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ８１１、トランジスタ８２１、及びトランジスタ８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造ということができる。

Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方又は双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

〔トップゲート型トランジスタ〕
図１８（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａ及び電極７４４ｂを形成する。電極７４４ａ及び電極７４４ｂは、絶縁層７２８及び絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と、除去した残りの絶縁層７２６とをマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域よりも小さくなる。よって、半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図１８（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。

また、図１８（Ｂ１）に示すトランジスタ８４４、及び図１８（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図１８（Ｃ１）に示すトランジスタ８４６、及び図１８（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図１９（Ａ１）乃至（Ｃ２）にトランジスタ８４２乃至トランジスタ８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、ＯＳトランジスタの詳細な構成例について説明する。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体という。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。

以下では、非単結晶の半導体層の一態様であるＣＡＣ－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ－ＯＳを半導体デバイスに用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_{Ｘ ２}Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体デバイスは、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について図２０を用いて説明する。

本実施の形態の電子機器は、本発明の一態様の表示装置を有する。これにより、電子機器を低価格なものとすることができる。

本実施の形態の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、又はそれ以上の解像度を有する画像を表示させることができる。また、表示部の画面サイズは、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることができる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で画像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

図２０（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２０（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される画像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデム等を備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能である。

図２０（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２０（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。

図２０（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図２０（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図２０（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に静止画又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図２０（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。

本発明の一態様の表示システムは、家屋もしくはビルの内壁もしくは外壁、又は、車両の内装もしくは外装の曲面に沿って組み込むことができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

１０：表示装置、１１：画素、１１ａ：画素、１１ｂ：画素、１１ｃ：画素、１１ｄ：画素、１１ｅ：画素、１１ｆ：画素、１２：ゲートドライバ回路、１３：ソースドライバ回路、１４：画素アレイ、１５：回路、１６：スイッチ回路、２１：トランジスタ、２２：トランジスタ、２３：トランジスタ、２４：トランジスタ、２５：容量素子、２６：表示デバイス、３１：配線、３２：配線、３３：配線、３４：配線、３５：配線、３６：配線、４１：シフトレジスタ、４２：ラッチ回路、４３：レベルシフト回路、４４：ＤＡ変換回路、４６：アンプ回路、４８ａ：スイッチ、４８ｂ：スイッチ、４９ａ：スイッチ、４９ｂ：スイッチ、４９ｃ：スイッチ、４９ｄ：スイッチ、５１：データバス配線、６１：画像データ生成回路、６２：画像処理回路、６３：レベルシフト回路、６３ａ：レベルシフト回路、６３ｂ：レベルシフト回路、６３ｃ：レベルシフト回路、６３ｄ：レベルシフト回路、６４：インバータ回路、６５：選択回路、６８ａ：トランジスタ、６８ｂ：トランジスタ、７０：電位生成回路、７１：トランジスタ、７２：容量素子、８１：配線、１１１：基板、１１３：基板、１２１：オーバーコート、１２５ａ：偏光板、１２５ｂ：偏光板、１３１：着色層、１３２：遮光層、１４１：接着層、１６２：ＦＰＣ、１８１：電極、１８２：電極、１８３：液晶層、２１１：絶縁層、２１２：絶縁層、２１５：絶縁層、２１７：絶縁層、２２０：絶縁層、２２１：導電層、２２２ａ：導電層、２２２ｂ：導電層、２２４：導電層、２３１：半導体層、２４２：接続体、２５５：導電層、５５２：バックライトユニット、５６５：導電層、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機

Claims (8)

1. 第１の回路と、第２の回路と、画素と、を有する表示装置であって、
   前記第１の回路は、第１のデータと、第２のデータと、を有するデジタル画像データを生成する機能を有し、
   前記第２の回路は、第１の配線を介して前記画素と電気的に接続され、
   前記第２の回路は、第２の配線を介して前記画素と電気的に接続され、
   前記第２の回路は、前記第１の配線の電位を、前記第１のデータに対応する電位、又は前記第２のデータに対応する電位の一方にする機能を有し、
   前記第２の回路は、前記第２の配線の電位を、前記第１のデータに対応する電位、又は前記第２のデータに対応する電位の他方にする機能を有し、
   前記画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、
   容量素子と、表示デバイスと、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
   前記容量素子の一方の電極は、前記表示デバイスの一方の電極と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の他方の電極と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の他方の電極及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
   前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
   前記第３の配線は第１の走査線としての機能を有し、
   前記第４の配線は第２の走査線としての機能を有し、
   前記第５の配線は定電位を供給する機能を有し、
   前記表示デバイスは、前記デジタル画像データに対応する画像を表示する機能を有する表示装置。
2. 請求項１において、
   前記第２の回路は、選択回路を有し、
   前記選択回路は、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子と、を有し、
   前記第１の入力端子には、前記第１のデータに対応する電位が供給され、
   前記第２の入力端子には、前記第２のデータに対応する電位が供給され、
   前記第１の出力端子は、前記第１の配線と電気的に接続され、
   前記第２の出力端子は、前記第２の配線と電気的に接続される表示装置。
3. 請求項２において、
   前記第２の回路は、第１のスイッチと、第２のスイッチと、を有し、
   前記第２の入力端子は、前記第１のスイッチの一方の端子、及び前記第２のスイッチの一方の端子と電気的に接続され、
   前記第１のスイッチの他方の端子には、第１の電位が供給され、
   前記第２のスイッチの他方の端子には、第２の電位が供給され、
   前記第１のスイッチ、及び前記第２のスイッチは、前記第２のデータによりオンオフが制御される表示装置。
4. 請求項１乃至３のいずれか一項において、
   前記第２のデータは、前記デジタル画像データの最上位ビットに関する情報を含む表示装置。
5. 請求項１乃至４のいずれか一項において、
   前記第２の回路は、ソースドライバ回路である表示装置。
6. 請求項１乃至５のいずれか一項において、
   前記表示デバイスは、液晶デバイスである表示装置。
7. 請求項６において、
   前記表示デバイスは、ブルー相を示す液晶を有する表示装置。
8. 請求項１乃至７のいずれか一項において、
   前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
   前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）と、を有する表示装置。

Images