JP7360485B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7360485B2
JP7360485B2 JP2022018749A JP2022018749A JP7360485B2 JP 7360485 B2 JP7360485 B2 JP 7360485B2 JP 2022018749 A JP2022018749 A JP 2022018749A JP 2022018749 A JP2022018749 A JP 2022018749A JP 7360485 B2 JP7360485 B2 JP 7360485B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
layer
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022018749A
Other languages
English (en)
Other versions
JP2022065052A (ja
Inventor
広樹 井上
義元 黒川
隆之 池田
佑樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022065052A publication Critical patent/JP2022065052A/ja
Priority to JP2023170234A priority Critical patent/JP2023165994A/ja
Application granted granted Critical
Publication of JP7360485B2 publication Critical patent/JP7360485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
フォトセンサを有する画素がマトリクス状に配置された半導体装置として、ＣＭＯＳ（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イ
メージセンサが知られている。ＣＭＯＳイメージセンサは、撮像素子としてデジタルカメ
ラや携帯電話などの携帯機器に多く搭載されている。
一般的にＣＭＯＳイメージセンサ等を構成するトランジスタに適用可能な半導体材料とし
ては、シリコンが広く知られているが、その他の材料として酸化物半導体が注目されてい
る。
例えば、特許文献１では、酸化物半導体を有し、かつオフ電流が極めて低いトランジスタ
を画素回路の一部に用い、ＣＭＯＳ回路が作製可能なシリコン半導体を有するトランジス
タを周辺回路に用いることで、高速かつ低消費電力の撮像装置が作製できることが開示さ
れている。
特開２０１１－１１９７１１号公報
ＣＭＯＳイメージセンサは、画素毎にデータを出力する増幅トランジスタを有する。高品
質な撮像データを得るには全ての画素における当該トランジスタの電気特性が一様である
ことが好ましいが、微細化が進むほどトランジスタの作製工程の難度が上がり、電気特性
のばらつきを抑えることが難しくなる。
また、電気特性のばらつきを補正するデータを容量素子などに保持させることにより出力
データを補正することもできるが、容量素子へのデータの書き込みを撮像毎に行うと全体
の撮像時間が長くなってしまう。また、消費電力の増加も問題になる。
したがって、本発明の一態様では、高品質な撮像データを得ることのできる撮像装置を提
供することを目的の一つとする。または、画素回路が有する増幅トランジスタの電気特性
のばらつきを補正することができる撮像装置を提供することを目的の一つとする。または
、低消費電力の撮像装置を提供することを目的の一つとする。または、高速動作に適した
撮像装置を提供することを目的の一つとする。または、高感度の撮像装置を提供すること
を目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供することを目的
の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。また
は、低コストの撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像
装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを
目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素回路が有する増幅トランジスタの電気特性のばらつきを補正する
ことができる撮像装置に関する。
本発明の一態様は、第１の回路と、第２の回路と、を有する撮像装置であって、第１の回
路は、光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１の
容量素子と、第２の容量素子と、第３の容量素子と、を有し、第２の回路は、第７のトラ
ンジスタを有し、光電変換素子の一方の端子は、第１のトランジスタのソースまたはドレ
インの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、
第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジ
スタのソースまたはドレインの他方は、第１の容量素子の一方の端子と電気的に接続され
、第３のトランジスタのソースまたはドレインの一方は、第１の容量素子の他方の端子と
電気的に接続され、第１の容量素子の他方の端子は、第２の容量素子の一方の端子と電気
的に接続され、第４のトランジスタのソースまたはドレインの一方は、第２の容量素子の
他方の端子と電気的に接続され、第４のトランジスタのソースまたはドレインの他方は、
第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第３の容量素子
の一方の端子は、第２の容量素子の他方の端子と電気的に接続され、第３の容量素子の他
方の端子は、第５のトランジスタのソースまたはドレインの他方と電気的に接続され、第
５のトランジスタのゲートは第３の容量素子の一方の端子と電気的に接続され、第６のト
ランジスタのソースまたはドレインの一方は、第５のトランジスタのソースまたはドレイ
ンの他方と電気的に接続され、第６のトランジスタのソースまたはドレインの他方は、第
７のトランジスタのソースまたはドレインの一方と電気的に接続されていることを特徴と
する撮像装置である。
上記撮像装置は第３の回路を有し、第３の回路は、第８のトランジスタと、抵抗素子と、
を有し、第８のトランジスタのソースまたはドレインの一方は、第６のトランジスタのソ
ースまたはドレインの他方と電気的に接続され、第８のトランジスタのソースまたはドレ
インの他方は、抵抗素子の一方の端子と電気的に接続されていてもよい。
また、第２の回路は、第９のトランジスタを有し、第９のトランジスタのソースまたはド
レインの一方は、第７のトランジスタのソースまたはドレインの他方と電気的に接続され
、第９のトランジスタのゲートは、第７のトランジスタのゲートと電気的に接続され、第
９のトランジスタのゲートは、第９のトランジスタのソースまたはドレインの他方と電気
的に接続されていてもよい。
第３のトランジスタのソースまたはドレインの他方は、光電変換素子の他方の端子と電気
的に接続されていてもよい。
また、第１の回路は第４の容量素子を有し、第４の容量素子の一方の端子は、第３のトラ
ンジスタのソースまたはドレインの一方と電気的に接続されていてもよい。また、第４の
容量素子の他方の端子は、第４のトランジスタのソースまたはドレインの他方と電気的に
接続されていてもよい。
第１乃至第９のトランジスタは、活性層に酸化物半導体を有し、当該酸化物半導体は、Ｉ
ｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨ
ｆ）と、を有することが好ましい。
本発明の一態様により、高品質な撮像データを得ることのできる撮像装置を提供すること
ができる。または、画素回路が有する増幅トランジスタの電気特性のばらつきを補正する
ことができる撮像装置を提供することができる。または、低消費電力の撮像装置を提供す
ることができる。または、高速動作に適した撮像装置を提供することができる。または、
高感度の撮像装置を提供することができる。または、ダイナミックレンジの広い撮像装置
を提供することができる。または、解像度の高い撮像装置を提供することができる。また
は、低コストの撮像装置を提供することができる。または、信頼性の高い撮像装置を提供
することができる。または、新規な撮像装置などを提供することができる。または、新規
な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
撮像装置が有する回路を説明する図。 撮像装置が有する回路を説明する図。 補正動作を説明するタイミングチャート。 補正動作を説明する図。 補正動作を説明する図。 補正動作を説明する図。 補正動作を説明する図。 補正動作を説明する図。 撮像装置が有する回路を説明する図。 回路部を含む撮像装置の断面図。 湾曲した撮像装置を説明する図。 撮像装置の構成を説明する図。 グローバルシャッタ方式の動作およびローリングシャッタ方式の動作を説明するタイミングチャート。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 電子機器を説明する図。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置が有する回路を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様の撮像装置は、ソースフォロワにより信号電荷（データ）を出力する撮像
装置の画素において、そのソースフォロワ増幅トランジスタの電気特性のばらつきを補正
することができる画素回路を有する。当該画素回路は、トランジスタのしきい値電圧や移
動度のばらつきだけでなく、トランジスタのチャネル形成領域のサイズ（Ｌ、Ｗ）やゲー
ト絶縁膜の膜厚（容量値）のばらつきなどに起因する電流値のばらつきも補正することが
できる。
図１は、本発明の一態様の撮像装置が有する、画素回路として機能させることができる回
路１１、基準電流源回路として機能させることのできる回路１２、および出力回路として
動作させることのできる回路１３の回路図である。なお、図１などにおいて、トランジス
タがｎ－ｃｈ型である場合の例を示すが、本発明の一態様は、これに限定されない。電位
の大小関係を逆にすることなどにより、図４２に示すようにトランジスタをｐ－ｃｈ型に
してもよい。または、一部のトランジスタをｐ－ｃｈ型トランジスタに置き換えてもよい
。
回路１１は、光電変換部と信号生成部に大別される。光電変換部は、フォトダイオード６
０と、トランジスタ５１と、トランジスタ５２を有する。また、信号生成部は、トランジ
スタ５３、トランジスタ５４、トランジスタ５５、トランジスタ５６、容量素子Ｃ１、容
量素子Ｃ２、容量素子Ｃ３および容量素子Ｃ４を有する。なお、容量素子Ｃ４を省くこと
もできる。
回路１２は、トランジスタ５７およびトランジスタ５９を有する。
回路１３は、トランジスタ５８、抵抗素子Ｒおよび出力端子（ＯＵＴ）を有する。
配線３０に接続される回路１２および回路１３は、図２（Ａ）、（Ｂ）、（Ｃ）に示す形
態とすることもできる。図２（Ａ）は、回路１２からトランジスタ５９を省いた構成であ
る。図２（Ｂ）は、回路１３を省き、配線３０に出力端子（ＯＵＴ）を設けた構成である
。図２（Ｃ）は、回路１２のトランジスタ５９および回路１３を省き、配線３０に出力端
子（ＯＵＴ）を設けた構成である。
図１の回路１１において、フォトダイオード６０の一方の端子は、トランジスタ５１のソ
ースまたはドレインの一方と電気的に接続される。また、トランジスタ５１のソースまた
はドレインの他方は、トランジスタ５２のソースまたはドレインの一方と電気的に接続さ
れる。また、トランジスタ５１のソースまたはドレインの他方は、容量素子Ｃ１の一方の
端子と電気的に接続される。また、トランジスタ５３のソースまたはドレインの一方は、
容量素子Ｃ１の他方の端子と電気的に接続される。また、容量素子Ｃ１の他方の端子は、
容量素子Ｃ２の一方の端子と電気的に接続される。また、トランジスタ５４のソースまた
はドレインの一方は、容量素子Ｃ２の他方の端子と電気的に接続される。また、トランジ
スタ５４のソースまたはドレインの他方は、トランジスタ５５のソースまたはドレインの
一方と電気的に接続される。また、容量素子Ｃ３の一方の端子は、容量素子Ｃ２の他方の
端子と電気的に接続される。また、容量素子Ｃ３の他方の端子は、トランジスタ５５のソ
ースまたはドレインの他方と電気的に接続される。また、トランジスタ５５のゲートは、
容量素子Ｃ３の一方の端子と電気的に接続される。また、容量素子Ｃ４の一方の端子は、
容量素子Ｃ２の一方の端子と電気的に接続される。また、容量素子Ｃ４の他方の端子は、
トランジスタ５５のソースまたはドレインの一方と電気的に接続される。また、トランジ
スタ５５のソースまたはドレインの他方は、トランジスタ５６のソースまたはドレインの
一方と電気的に接続される。
フォトダイオード６０の他方の端子は、配線２１（ＶＰＤ）に電気的に接続される。また
、トランジスタ５２のソースまたはドレインの他方は、配線２２（ＶＰＲ）に電気的に接
続される。また、トランジスタ５５のソースまたはドレインの一方は、配線２３（ＶＰＩ
）に電気的に接続される。また、トランジスタ５１のゲートは、配線２５（ＴＸ）に電気
的に接続される。また、トランジスタ５２のゲートは、配線２６（ＰＲ）に電気的に接続
される。また、トランジスタ５３のゲートは、配線２７（Ｗ）に電気的に接続される。ま
た、トランジスタ５４のゲートは、配線２８（ＡＺ）に電気的に接続される。また、トラ
ンジスタ５６のゲートは配線２９（ＳＥ）に電気的に接続される。また、トランジスタ５
６のソースまたはドレインの他方は、配線３０に電気的に接続される。
回路１２において、トランジスタ５７のソースまたはドレインの一方は、配線３０と電気
的に接続され、ソースまたはドレインの他方は、配線２４（ＶＰＯ）と電気的に接続され
る。また、トランジスタ５９のソースまたはドレインの一方は、配線３１（ＢＲ）と電気
的に接続される。また、トランジスタ５９のソースまたはドレインの一方は、トランジス
タ５９のゲートおよびトランジスタ５７のゲートと電気的に接続される。また、トランジ
スタ５９のソースまたはドレインの他方は、配線２４（ＶＰＯ）に電気的に接続される。
回路１３において、トランジスタ５８のソースまたはドレインの一方は、配線３０と電気
的に接続される。また、トランジスタ５８のソースまたはドレインの一方には、出力端子
（ＯＵＴ）が設けられる。また、トランジスタ５８のソースまたはドレインの他方は、抵
抗素子Ｒの一方の端子と電気的に接続される。また、トランジスタ５８のゲートは、配線
３２（ＯＥ）に電気的に接続される。また、抵抗素子Ｒの他方の端子は、配線２４（ＶＰ
Ｏ）に電気的に接続される。
ここで、配線２１（ＶＰＤ）、配線２２（ＶＰＲ）、配線２３（ＶＰＩ）および配線２４
（ＶＰＯ）は、電源線として機能させることができる。また、配線２５（ＴＸ）、配線２
６（ＰＲ）、配線２７（Ｗ）、配線２８（ＡＺ）、配線２９（ＳＥ）、配線３０、配線３
１（ＢＲ）および配線３２（ＯＥ）は、信号線として機能させることができる。
図１において、トランジスタ５３のソースまたはドレインの他方は、配線２１（ＶＰＤ）
に接続する構成を図示しているが、他の固定電位を供給することのできる配線に接続され
ていてもよい。
また、図１において、容量素子Ｃ４の他方の端子は、配線２３（ＶＰＩ）に接続する構成
を図示しているが、他の固定電位を供給することのできる配線に接続されていてもよい。
上記構成において、トランジスタ５１のソースまたはドレインの他方、トランジスタ５２
のソースまたはドレインの一方および容量素子Ｃ１の一方の端子が接続されるノードをＦ
Ｄ１とする。
また、トランジスタ５３のソースまたはドレインの一方、容量素子Ｃ１の他方の端子、容
量素子Ｃ２の一方の端子および容量素子Ｃ４の一方の端子が接続されるノードをＦＤ２と
する。
また、トランジスタ５４のソースまたはドレインの一方、容量素子Ｃ２の他方の端子、容
量素子Ｃ３の一方の端子およびトランジスタ５５のゲートが接続されるノードをＡＧとす
る。
また、トランジスタ５５のソースまたはドレインの他方、容量素子Ｃ３の他方の端子およ
びトランジスタ５６のソースまたはドレインの一方が接続されるノードをＡＳとする。
フォトダイオード６０には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成された
ダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜など
を用いたｐｉｎ型ダイオード素子などを用いてもよい。なお、回路１１においては、フォ
トダイオードを有する構成を例示したが、他の光電変換素子であってもよい。例えば、ダ
イオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などを
シリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、アバランシェ増倍という現象を利用したセレンを用いた光電変換素子を用いてもよ
い。当該光電変換素子では、入射される光量に対する電子の増幅が大きい高感度のセンサ
とすることができる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。結晶セ
レンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させ
ることができる。
回路１１において、フォトダイオード６０は受光素子であり、回路１１に入射した光に応
じた電流を生成する機能を有することができる。トランジスタ５１は、フォトダイオード
６０によるノードＦＤ１への電荷蓄積を制御する機能を有することができる。トランジス
タ５２は、ノードＦＤ１の電位をリセットする動作を行う機能を有することができる。ト
ランジスタ５３は、ノードＦＤ２を電位のリセットする動作を行う機能を有することがで
きる。トランジスタ５４は、トランジスタ５５に電流を流す機能を有することができる。
トランジスタ５５は、ノードＡＧの電位に応じた信号を出力する動作を行う機能を有する
ことができる。トランジスタ５６は、読み出し時に回路１１（画素回路）の選択を制御す
る動作を行う機能を有することができる。
回路１２において、トランジスタ５７およびトランジスタ５９は、カレントミラー回路を
構成しており、トランジスタ５９に流れる電流と同等の電流をトランジスタ５７に流す機
能を有する。
回路１３において、トランジスタ５８および抵抗素子Ｒに流れる電流に応じた電圧信号を
出力端子（ＯＵＴ）から出力する機能を有することができる。
上記の構成における本発明の一態様の撮像装置においては、回路１１が有するトランジス
タ５５の飽和領域（Ｖｄｓ＞Ｖｇｓ－Ｖｔｈ、Ｖｄｓ：ドレイン－ソース間電圧、Ｖｇｓ
：ゲート－ソース間電圧、Ｖｔｈ：しきい値電圧）における基準出力を定めるＶｇｓを回
路１１内に記憶させることにより出力信号の補正を行うことができる。
当該補正動作および補正後の出力動作について、図３に示すタイミングチャートを用いて
詳細な説明を行う。図３に示すタイミングチャートは、配線２５（ＴＸ）、配線２６（Ｐ
Ｒ）、配線２７（Ｗ）、配線２８（ＡＺ）、配線２９（ＳＥ）、配線３１（ＢＲ）、配線
３２（ＯＥ）、ノードＦＤ１、ノードＦＤ２、ノードＡＧ、ノードＡＳおよび出力端子（
ＯＵＴ）の電位を示す。なお、各トランジスタは、ゲートに接続される配線に供給される
電位に従ってオンまたはオフの動作が行われるものとする。
また、当該説明に用いる回路図面では、導通状態を明瞭化するためにトランジスタ５５以
外のトランジスタをスイッチ記号として記す。また、一部の符号は省略している。また、
トランジスタ５９およびトランジスタ５７は連動してスイッチングするものとする。ここ
では、配線２１（ＶＰＤ）は低電位（”ＧＮＤ”）、配線２２（ＶＰＲ）は高電位（”Ｖ
ＰＲ”）、配線２３（ＶＰＩ）は高電位（”ＶＰＩ”）、配線２４（ＶＰＯ）は低電位（
”ＧＮＤ”）とする。
時刻Ｔ１において、トランジスタ５２、５３、５４、５６、５７、５９をオン、トランジ
スタ５１、５８をオフとする。また、配線３１（ＢＲ）に基準信号電流が供給されるとト
ランジスタ５９に基準電流（Ｉｒｅｆ）が流れ、配線２３（ＶＰＩ）と配線２４（ＶＰＯ
）との間には、トランジスタ５７を通してバイアス電流（Ｉｂｉａｓ）が流れる（図４参
照、電流経路を破線で表示）。なお、配線３１（ＢＲ）には基準信号電圧が供給されても
よい。
このとき、ノードＦＤ１は、配線２２（ＶＰＲ）の電位（”ＶＰＲ”）に設定される。ま
た、ノードＦＤ２は、配線２１（ＶＰＤ）の電位（”ＧＮＤ”、例えば０Ｖ）に設定され
る。また、ノードＡＧは、配線２３（ＶＰＩ）の電位（”ＶＰＩ”）に設定される。また
、ここで、トランジスタ５５のゲートとソースの電位差を”Ｖｇｓ”とすると、ゲートの
電位（ノードＡＧの電位）が”ＶＰＩ”であることから、ノードＡＳの電位は、”ＶＰＩ
－Ｖｇｓ”に設定される。そして、ノードＡＧの電位が”ＶＰＩ”、ノードＡＳの電位が
”ＶＰＩ－Ｖｇｓ”であることから、容量素子Ｃ３の両端には、”Ｖｇｓ”がかかること
になる。なお、Ｖｇｓ＝Ｖｔｈ（トランジスタ５５のしきい値電圧）＋Ｖｏｖ（オーバー
ドライブ電圧）である。以上により、バイアス電流（Ｉｂｉａｓ）を流すための”Ｖｇｓ
”が設定される。
次に、時刻Ｔ２において、トランジスタ５４をオフとすると、ノードＡＧはフローティン
グとなり、容量素子Ｃ３には”Ｖｇｓ”が保持される（図５参照）。
次に、時刻Ｔ３において、全てのトランジスタをオフとすると、バイアス電流（Ｉｂｉａ
ｓ）は遮断され、ノードＡＳの電位は”ＶＰＩ－Ｖｇｓ”から”ＶＰＩ”に上昇する。ま
た、ノードＡＧの電位は”ＶＰＩ”から”ＶＰＩ＋Ｖｇｓ”に上昇する。また、”ＧＮＤ
”が０Ｖであれば、ノードＦＤ２の電位は”ＧＮＤ”から”Ｖｇｓ”に上昇する（図６参
照）。以上により、バイアス電流（Ｉｂｉａｓ）を流すための”Ｖｇｓ”の保持が完了す
る。すなわち、トランジスタ５５の基準出力を定める”Ｖｇｓ”の回路１１内への記憶を
完了させる。
次に、補正後の出力動作について説明する。時刻Ｔ４において、トランジスタ５６、５８
をオン、トランジスタ５１、５２、５３、５４、５７、５９をオフとする。このとき、容
量素子Ｃ３にはバイアス電流（Ｉｂｉａｓ）を流すための”Ｖｇｓ”が保持されているた
め、配線２３（ＶＰＩ）と配線２４（ＶＰＯ）との間には、回路１３（トランジスタ５８
および抵抗素子Ｒ）を介してバイアス電流（Ｉｂｉａｓ）が流れる。したがって、回路１
３の出力端子（ＯＵＴ）には、基準出力電圧である”Ｒ・Ｉｂｉａｓ”が出力される（図
７参照）。このとき、容量素子Ｃ３の他方の端子の電位が”Ｒ・Ｉｂｉａｓ”となること
から、ノードＡＧの電位は”Ｒ・Ｉｂｉａｓ＋Ｖｇｓ”となる。
次に、実際の撮像動作を想定して、ノードＦＤ２の電位が－Ｖαだけ変化したときの動作
について説明する。まず、ノードＦＤ２の電位が－Ｖαだけ変化する状態となるには、ト
ランジスタ５２をオフとし、ノードＦＤ１に配線２２（ＶＰＲ）の電位”ＶＰＲ”を保持
させた状態でトランジスタ５１をオンし、－Ｖαに相当する電荷を光が照射された状態の
フォトダイオード６０を通じて配線２１（ＶＰＤ）に放出させる。そして、トランジスタ
５１をオフとしてノードＦＤ１の電位を保持する。上記動作により、ノードＦＤ１の電位
を”ＶＰＲ”から”ＶＰＲ－Ｖα”に変化させることができる。
ノードＦＤ１が”ＶＰＲ”から”ＶＰＲ－Ｖα”に変化すると、ノードＦＤ２は”Ｖｇｓ
”から”Ｖｇｓ－Ｖα”に変化する。また、ノードＡＧは”Ｒ・Ｉｂｉａｓ＋Ｖｇｓ”か
ら”Ｒ・Ｉｂｉａｓ＋Ｖｇｓ－Ｖα”に変化する。したがって、配線２３（ＶＰＩ）と配
線２４（ＶＰＯ）との間には、ノードＡＧの電位”Ｒ・Ｉｂｉａｓ＋Ｖｇｓ－Ｖα”に従
ったバイアス電流（Ｉｂｉａｓ´）が流れる。このとき、回路１３の出力端子（ＯＵＴ）
には、”Ｒ・Ｉｂｉａｓ－Ｖα”、すなわち”Ｒ・Ｉｂｉａｓ´”（Ｉｂｉａｓ´＜Ｉｂ
ｉａｓ）が出力される（図８参照）。
以上により、基準出力電圧よりも－Ｖαに相当する電圧分だけ低い出力信号を得ることが
できる。すなわち、図１の回路構成においては、フォトダイオード６０に照射される光の
強度が高いほど出力端子（ＯＵＴ）から出力される出力信号は小さくなる。
上記補正動作は、撮像毎に行う必要はなく、一回の補正動作のみで連続して撮像すること
ができる。もちろん、撮像前、撮像後、電源オン時、電源オフ時、またはタイマーなどを
用いて任意のタイミングで上記補正動作を行ってもよい。
また、本発明の一態様の撮像装置は、図９（Ａ）、（Ｂ）に示す構成であってもよい。図
９（Ａ）は、回路１１における光電変換部のフォトダイオード６０の接続の向きが図１と
は逆になる構成である。この場合、配線２１（ＶＰＤ）は高電位、配線２２（ＶＰＲ）は
低電位とする。補正動作および出力動作は上記の図１の回路の説明を参照することができ
るが、この場合はフォトダイオード６０に照射される光の強度が高いほどノードＦＤ１の
電位が高くなる。したがって、図９（Ａ）の回路構成においては、フォトダイオード６０
に照射される光の強度が高いほど出力端子（ＯＵＴ）から出力される出力信号は大きくな
る。
また、図９（Ｂ）は、図１に示す回路１１からトランジスタ５２を省いた構成である。こ
の場合、配線２１（ＶＰＤ）は低電位と高電位に変動できる構成とする。ＦＤ１のリセッ
ト動作は、配線２１（ＶＰＤ）を高電位にすることで行うことができる。定められた期間
において、配線２１（ＶＰＤ）を高電位とするとフォトダイオード６０には順方向バイア
スがかかる。したがって、ノードＦＤ１を配線２１（ＶＰＤ）の電位に設定することがで
きる。
また、光を検出する動作（蓄積動作）を行う場合は、配線２１（ＶＰＤ）を低電位とする
。配線２１（ＶＰＤ）を低電位とすることでフォトダイオード６０には逆方向バイアスが
かかるため、光の強度に応じてノードＦＤ１から配線２１（ＶＰＤ）に電荷を放出するこ
とができる。この場合はフォトダイオード６０に照射される光の強度が高いほどノードＦ
Ｄ１の電位が低くなる。したがって、図９（Ｂ）の回路構成においては、フォトダイオー
ド６０に照射される光の強度が高いほど出力端子（ＯＵＴ）から出力される出力信号は小
さくなる。
本発明の一態様の撮像装置には、酸化物半導体を有するトランジスタを用いることが好ま
しい。酸化物半導体を有するトランジスタを回路１１に用いると、撮像のダイナミックレ
ンジを拡大することができる。図１に示す回路構成では、フォトダイオード６０に入射す
る光の強度が大きいときにノードＡＧの電位が小さくなる。酸化物半導体を用いたトラン
ジスタは極めてオフ電流が低いため、ノードＡＧの電位（トランジスタ５５のゲート電位
）が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することがで
きる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを
広げることができる。
また、酸化物半導体を有するトランジスタの低いオフ電流特性によってノードＦＤ１、ノ
ードＦＤ２、ノードＡＧおよびノードＡＳで電荷を保持できる期間を極めて長くすること
ができる。そのため、回路構成や動作方法を複雑にすることなく全画素で略同時に電荷の
蓄積動作を行うグローバルシャッタ方式を適用することができる。したがって、被写体が
動体であっても歪の小さい画像を容易に得ることができる。また、露光時間（電荷の蓄積
動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する
。
また、ノードＦＤ１、ノードＦＤ２、ノードＡＧおよびノードＡＳのいずれかと接続する
トランジスタはノイズが少ないことが求められる。後述する二層または三層の酸化物半導
体層を有するトランジスタはチャネルが埋め込み型であり、極めてノイズに強い特性を有
する。したがって、当該トランジスタを用いることでノイズの少ない画像を得ることがで
きる。
以上の本発明の一態様によって、画素回路が有する増幅トランジスタ（トランジスタ５５
）のパラメータ（しきい値電圧、移動度、チャネル形成領域のサイズ（Ｌ、Ｗ）、ゲート
絶縁膜の膜厚（容量値）等）のばらつきに依存しない出力信号を得ることができる。
図１０（Ａ）は、回路部を含む撮像装置の断面図の一例である。回路部９０は、シリコン
基板４０に活性領域を有するトランジスタ７０と、酸化物半導体を活性層とするトランジ
スタ７１との組み合わせであり、例えば、インバータ回路やメモリ回路などを構成するこ
とができる。また、回路部９２は、シリコン基板４０に形成されるフォトダイオード６０
と、酸化物半導体を活性層とするトランジスタ５１との組み合わせであり、図１に示す回
路１１における光電変換部の一部に相当する。なお、破線で示す配線およびコンタクトプ
ラグは、他の配線およびコンタクトプラグと奥行き方向の位置が異なることを示している
。
図１０（Ａ）において、フォトダイオード６０と、トランジスタ５１とを重なるように形
成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解
像度を高めることができる。また、回路部９２の占有領域においてシリコン基板４０には
トランジスタが形成されていないため、フォトダイオードの面積を広くすることができる
。したがって、低照度環境においてもノイズの少ない画像を得ることができる。
図１０では、フォトダイオード６０とトランジスタ７０は、同じシリコン基板４０に設け
る構成を図示しているが、これに限らない。例えば、トランジスタ７０をシリコン基板４
０に設け、別の基板に作製したフォトダイオードを貼り合わせてもよい。また、トランジ
スタ７０をシリコン基板４０に設けず、トランジスタ７１、５１と同様に酸化物半導体を
活性層とするトランジスタで設けてもよい。また、図１０（Ｂ）に示すようにトランジス
タ７０、５１をシリコン基板４０に設けてもよい。また、トランジスタ７０以外の素子も
シリコン基板４０に設けてもよい。たとえば、シリコン基板４０に、容量素子、ダイオー
ド、抵抗素子、などを設けてもよい。
図１０（Ａ）に示す構成において、トランジスタ７０およびフォトダイオード６０を有す
る領域と、トランジスタ７１およびトランジスタ５１を有する領域との間には絶縁層８０
が設けられる。
トランジスタ７０の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリング
ボンドを終端する。したがって、当該水素はトランジスタ７０の信頼性を向上させる効果
がある。一方、トランジスタ７１およびトランジスタ５１等の活性層である酸化物半導体
層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成する要因の一
つとなる。そのため、当該水素はトランジスタ７１およびトランジスタ５１等の信頼性を
低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジ
スタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の層を積層す
る場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設けることが好ま
しい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ５１の信頼性
を向上することができる。また、一方の層から他方の層への水素の拡散が抑制されること
でトランジスタ７１およびトランジスタ５１等の信頼性も同時に向上させることができる
。
絶縁層８０としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、
酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒
化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、シリコン基板４０はバルクのシリコン基板に限らず、ＳＯＩ基板であってもよい。
また、シリコン基板４０に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン
、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導
体を材料とする基板または当該材料の薄膜が形成された基板を用いることもできる。
トランジスタ７０は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジス
タとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（トライゲート
）型などのトランジスタなどとすることができる。
また、トランジスタ５１は、状況に応じて酸化物半導体だけでなく、様々な半導体を有す
ることができる。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコ
ン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半
導体などを有することもできる。
また、撮像装置は、図１１（Ａ１）及び図１１（Ｂ１）に示すように湾曲させてもよい。
図１１（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１－Ｘ２の方向に湾曲させた状態を示
している。図１１（Ａ２）は、図１１（Ａ１）中の二点鎖線Ｘ１－Ｘ２で示した部位の断
面図である。図１１（Ａ３）は、図１１（Ａ１）中の二点鎖線Ｙ１－Ｙ２で示した部位の
断面図である。
図１１（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３－Ｘ４の方向に湾曲させ、かつ、同
図中の二点鎖線Ｙ３－Ｙ４の方向に湾曲させた状態を示している。図１１（Ｂ２）は、図
１１（Ｂ１）中の二点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図１１（Ｂ３）は、
図１１（Ｂ１）中の二点鎖線Ｙ３－Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型
化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事がで
きる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発
明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の
一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有す
る半導体装置に適用してもよい。または、本発明の一態様は、トランジスタの電気特性の
ばらつきや劣化を補正する機能を有していたり、補正する動作を行う場合の例を示したが
、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本
発明の一態様では、トランジスタの電気特性のばらつきや劣化を補正しなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、画素回路の駆動方法の一例について説明する。
実施の形態１で説明した画素回路は、通常の撮像を行う第１の動作と、初期フレームの撮
像データと現フレームの撮像データとの差分データを保持し、当該差分データに応じた信
号を出力することができる第２の動作を行うことができる。第２の動作では、外部回路で
の比較処理などを行うことなく差分データを出力することができるため、低消費電力の防
犯カメラなどへ適用することができる。
本発明の一態様の撮像装置は、図１２に示すようにマトリクス状に配置された回路１１を
有する画素部４００と、回路１１に接続される行ドライバ４１０と、回路１１に接続され
る回路１２および回路１３と、回路１２に接続されるＡ／Ｄ変換回路４２０と、Ａ／Ｄ変
換回路４２０に接続される列ドライバ４３０を有する。
行ドライバ４１０により選択された回路１１で取得された撮像データは、回路１２を介し
てＡ／Ｄ変換回路４２０に入力される。Ａ／Ｄ変換回路４２０は、入力された撮像データ
をＡ／Ｄ変換によりデジタルデータに変換する。Ａ／Ｄ変換されたデジタルデータは、列
ドライバ４３０により、順次外部に取り出される。行ドライバ４１０と列ドライバ４３０
には、例えば、デコーダやシフトレジスタ等の様々な回路を用いることができる。
次に、図１に示す回路における第１の動作について、図４０に示すタイミングチャートを
用いて説明する。
時刻Ｔ１乃至時刻Ｔ２において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）をＶＰＲ＋Ｖｔｈより高い電位、配線２７（Ｗ）をＶｔｈより高い電位とす
る。このとき、ノードＦＤ１の電位は配線２２（ＶＰＲ）の電位（すなわち、”ＶＰＲ”
）、ノードＦＤ２の電位は配線２１（ＶＰＤ）の電位（すなわち、”ＧＮＤ”）に設定さ
れる（リセット動作）。
時刻Ｔ２乃至時刻Ｔ３において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）を”ＧＮＤ”、配線２７（Ｗ）を－ＶＰＲより低い電位とする。ここで、フ
ォトダイオード６０に照射する光に応じて、ノードＦＤ１およびノードＦＤ２の電位は低
下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶ１とすると、ノードＦＤ１の電
位はＶＰＲ－Ｖ１となる。また、ノードＦＤ２の電位は、容量結合によりＶ２だけ減少し
ＧＮＤ－Ｖ２となる（蓄積動作）。なお、図１に示す回路構成では、フォトダイオード６
０に照射する光が強い程、ノードＦＤ１およびノードＦＤ２の電位は低下する。
時刻Ｔ３乃至時刻Ｔ４において、配線２５（ＴＸ）を”ＧＮＤ”、配線２６（ＰＲ）を”
ＧＮＤ”、配線２７（Ｗ）を－ＶＰＲより低い電位とすると、ノードＦＤ１およびノード
ＦＤ２の電位は保持される。
時刻Ｔ４乃至時刻Ｔ５において、配線３０（ＳＥ）をＶＰＩ＋Ｖｔｈより高い電位とする
と、ノードＦＤ２の電位に応じて、出力端子（ＯＵＴ）に撮像データに対応する信号が出
力される（選択動作）。以上によって、第１の動作を行うことができる。
次に、図１に示す回路における第２の動作について、図４１に示すタイミングチャートを
用いて説明する。
時刻Ｔ１乃至時刻Ｔ２において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）をＶＰＲ＋Ｖｔｈより高い電位、配線２７（Ｗ）をＶｔｈより高い電位とす
る。このとき、ノードＦＤ１の電位は配線２２（ＶＰＲ）の電位（すなわち、”ＶＰＲ”
）、ノードＦＤ２の電位は配線２１（ＶＰＤ）の電位（すなわち、”ＧＮＤ”）に設定さ
れる。
時刻Ｔ２乃至時刻Ｔ３において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）を”ＧＮＤ”、配線２７（Ｗ）をＶｔｈより高い電位とする。ここで、フォ
トダイオード６０に照射する光に応じて、ノードＦＤ１の電位は低下する。時刻Ｔ３にお
けるノードＦＤ１の低下電位量をＶ１とすると、ノードＦＤ１の電位はＶＰＲ－Ｖ１とな
る。なお、図１の回路構成においては、フォトダイオード６０に照射する光が強い程、ノ
ードＦＤ１の電位は低下する。
時刻Ｔ３乃至時刻Ｔ４において、配線２５（ＴＸ）を”ＧＮＤ”、配線２６（ＰＲ）を”
ＧＮＤ”、配線２７（Ｗ）をＶｔｈより高い電位とすると、ノードＦＤ１の電位は保持さ
れる。
時刻Ｔ４乃至時刻Ｔ５において、配線２５（ＴＸ）を”ＧＮＤ”、配線２６（ＰＲ）を”
ＧＮＤ”、配線２７（Ｗ）を－ＶＰＲより低い電位とすると、ノードＦＤ１の電位および
ノードＦＤ２の電位は保持される。
時刻Ｔ５乃至時刻Ｔ６において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）をＶＰＲ＋Ｖｔｈより高い電位、配線２７（Ｗ）を－ＶＰＲより低い電位と
すると、ノードＦＤ１の電位はＶ１だけ上昇し、ノードＦＤ２の電位は容量結合によりＶ
２だけ上昇する。ここで、Ｖ１およびＶ２は、初期フレームの照度を反映する電位である
。
時刻Ｔ６乃至時刻Ｔ７において、配線２５（ＴＸ）をＶＰＲ＋Ｖｔｈより高い電位、配線
２６（ＰＲ）を”ＧＮＤ”、配線２７（Ｗ）を－ＶＰＲより低い電位とすると、フォトダ
イオード６０に照射する光に応じて、ノードＦＤ１およびノードＦＤ２の電位は低下する
。時刻Ｔ６におけるノードＦＤ１の低下電位量をＶ１’とすると、ノードＦＤ１の電位は
ＶＰＲ－Ｖ１’となる。また、ノードＦＤ２の電位は容量結合によりＶ２’だけ減少しＧ
ＮＤ＋Ｖ２－Ｖ２’となる。
時刻Ｔ７乃至時刻Ｔ８において、配線２５（ＴＸ）を”ＧＮＤ”、配線２６（ＰＲ）を”
ＧＮＤ”、配線２７（Ｗ）を－ＶＰＲより低い電位とすると、ノードＦＤ１およびノード
ＦＤ２の電位は保持される。
時刻Ｔ８乃至時刻Ｔ９において、配線３０（ＳＥ）をＶＰＩ＋Ｖｔｈより高い電位とする
と、ノードＦＤ２の電位に応じて、出力端子（ＯＵＴ）に撮像データに対応する信号が出
力される。上記の形態では、信号出力時のノードＦＤ２の電位はＧＮＤ＋Ｖ２－Ｖ２’で
あることから、ＧＮＤが例えば０Ｖのとき、当該電位はＶ２－Ｖ２’となる。ここで、Ｖ
２は初期フレームの照度を反映する電位であり、Ｖ２’は後のフレーム（現フレーム）に
おける照度を反映する電位である。すなわち、初期フレームと現フレームとの差分を出力
する第２の動作を行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、画素回路の駆動方法の一例について説明する。
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選
択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバル
シャッタ方式とローリングシャッタ方式が知られている。
図１３（Ａ）は、グローバルシャッタ方式におけるタイミングチャートである。なお、当
該タイミングチャートは、マトリクス状に複数の画素回路を有し、当該画素回路に図１の
回路を有する撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素
回路の動作を説明するものである。また、当該動作は、実施の形態２で説明した第１の動
作を例として説明する。
図１３（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、
第ｎ行目の各画素回路に接続された配線２６（ＰＲ）に入力される信号である。また、信
号５０４、信号５０６、信号５０８は、第１行目、第２行目、第ｎ行目の各画素回路に接
続された配線２５（ＴＸ）に入力される信号である。また、信号５０５、信号５０７、信
号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線２９（ＳＥ）
に入力される信号である。
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１および期間５２
０は、それぞれ、各行の画素回路が同じタイミングでリセット動作および蓄積動作を行う
期間である。選択動作は各行の画素回路で順次行われる。一例として、期間５３１は、第
１行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ
方式では、全画素回路で略同時にリセット動作および蓄積動作が行われ、１行毎に順次読
み出し動作が行われる。
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行わ
れているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体
が動体であっても歪の小さい画像を取得することができる。
一方、図１３（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートであ
る。なお、信号５０１乃至５０９は図１３（Ａ）の説明を参照することができる。期間６
１０は１回の撮像に要する期間である。期間６１１は、第１行目の画素がリセット動作を
行う期間である。期間６１２は、第２行目の画素がリセット動作を行う期間である。期間
６１３は、第ｎ行目の画素がリセット動作を行う期間である。期間６２１は、第１行目の
画素が蓄積動作を行う期間である。期間６２２は、第２行目の画素が蓄積動作を行う期間
である。期間６２３は、第ｎ行目の画素が蓄積動作を行う期間である。また、期間６３１
は、１行目の画素回路が選択動作を行っている期間である。このように、ローリングシャ
ッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため
、各行の画素回路における撮像の同時性が確保されない。したがって、一行目と最終行目
では撮像のタイミングが異なるため、被写体が動体である場合は歪の大きい画像となって
しまう。
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了す
るまで、電荷蓄積部（ノードＦＤ２）の電位を長時間保つ必要がある。電荷蓄積部（ノー
ドＦＤ２）の電位の長時間の保持は、トランジスタ５５などにチャネル形成領域を酸化物
半導体で形成した極めてオフ電流の低いトランジスタを用いることで実現できる。一方、
トランジスタ５５などにチャネル形成領域をシリコンなどで形成したトランジスタを適用
した場合は、オフ電流が高いために電荷蓄積部（ノードＦＤ２）の電位を長時間保持でき
ず、グローバルシャッタ方式を用いることが困難となる。
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用
いることでグローバルシャッタ方式を容易に実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図１４（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図１４（Ａ）に示す一点鎖線Ｂ１－Ｂ２方向の断面が図１４（Ｂ）に相当する。ま
た、図１４（Ａ）に示す一点鎖線Ｂ３－Ｂ４方向の断面が図２０（Ａ）に相当する。また
、一点鎖線Ｂ１－Ｂ２方向をチャネル長方向、一点鎖線Ｂ３－Ｂ４方向をチャネル幅方向
と呼称する場合がある。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい
。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図１４（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、例えば導電層１４０および導電層
１５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵
抗化することができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
また、本発明の一態様のトランジスタは、図１５（Ａ）、（Ｂ）に示す構成であってもよ
い。図１５（Ａ）はトランジスタ１０２の上面図であり、図１５（Ａ）に示す一点鎖線Ｃ
１－Ｃ２方向の断面が図１５（Ｂ）に相当する。また、図１５（Ａ）に示す一点鎖線Ｃ３
－Ｃ４方向の断面は、図２０（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３－Ｃ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図１６（Ａ）、（Ｂ）に示す構成であってもよ
い。図１６（Ａ）はトランジスタ１０３の上面図であり、図１６（Ａ）に示す一点鎖線Ｄ
１－Ｄ２方向の断面が図１６（Ｂ）に相当する。また、図１６（Ａ）に示す一点鎖線Ｄ３
－Ｄ４方向の断面は、図２０（Ａ）に相当する。また、一点鎖線Ｄ１－Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３－Ｄ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図１６（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。水素を含む絶縁材料と
しては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図１７（Ａ）、（Ｂ）に示す構成であってもよ
い。図１７（Ａ）はトランジスタ１０４の上面図であり、図１７（Ａ）に示す一点鎖線Ｅ
１－Ｅ２方向の断面が図１７（Ｂ）に相当する。また、図１７（Ａ）に示す一点鎖線Ｅ３
－Ｅ４方向の断面は、図２０（Ａ）に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３－Ｅ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図１７（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領
域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４
および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート
電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３
５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図１８（Ａ）、（Ｂ）に示す構成であってもよ
い。図１８（Ａ）はトランジスタ１０５の上面図であり、図１８（Ａ）に示す一点鎖線Ｆ
１－Ｆ２方向の断面が図１８（Ｂ）に相当する。また、図１８（Ａ）に示す一点鎖線Ｆ３
－Ｆ４方向の断面は、図２０（Ａ）に相当する。また、一点鎖線Ｆ１－Ｆ２方向をチャネ
ル長方向、一点鎖線Ｆ３－Ｆ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図１９（Ａ）、（Ｂ）に示す構成であってもよ
い。図１９（Ａ）はトランジスタ１０６の上面図であり、図１９（Ａ）に示す一点鎖線Ｇ
１－Ｇ２方向の断面が図１９（Ｂ）に相当する。また、図１９（Ａ）に示す一点鎖線Ｇ３
－Ｇ４方向の断面は、図２０（Ａ）に相当する。また、一点鎖線Ｇ１－Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３－Ｇ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜
）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびト
ランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を
高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物とし
ては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物
の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を
形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図２１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図２０（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。導電層１７３を第２のゲート電極層（バックゲート）として用いるこ
とで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図２１（Ａ）
、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を
酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０
の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図２０（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
また、図１４乃至図１９におけるトランジスタ１０１乃至トランジスタ１０６では、酸化
物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であっても
よい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図２２ま
たは図２３に示す酸化物半導体層１３０と入れ替えることができる。
図２２（Ａ）、（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の上面図および
断面図である。図２２（Ａ）に示す一点鎖線Ａ１－Ａ２方向の断面が図２２（Ｂ）に相当
する。また、図２２（Ａ）に示す一点鎖線Ａ３－Ａ４方向の断面が図２２（Ｃ）に相当す
る。
また、図２３（Ａ）、（Ｂ）、（Ｃ）は、三層構造である酸化物半導体層１３０の上面図
および断面図である。図２３（Ａ）に示す一点鎖線Ａ１－Ａ２方向の断面が図２３（Ｂ）
に相当する。また、図２３（Ａ）に示す一点鎖線Ａ３－Ａ４方向の断面が図２３（Ｃ）に
相当する。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図２４（Ａ）、（Ｂ）に示す構成であってもよ
い。図２４（Ａ）はトランジスタ１０７の上面図であり、図２４（Ａ）に示す一点鎖線Ｈ
１－Ｈ２方向の断面が図２４（Ｂ）に相当する。また、図２４（Ａ）に示す一点鎖線Ｈ３
－Ｈ４方向の断面が図３０（Ａ）に相当する。また、一点鎖線Ｈ１－Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３－Ｈ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機
能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図２５（Ａ）、（Ｂ）に示す構成であってもよ
い。図２５（Ａ）はトランジスタ１０８の上面図であり、図２５（Ａ）に示す一点鎖線Ｉ
１－Ｉ２方向の断面が図２５（Ｂ）に相当する。また、図２５（Ａ）に示す一点鎖線Ｉ３
－Ｉ４方向の断面が図３０（Ｂ）に相当する。また、一点鎖線Ｉ１－Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３－Ｉ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図２６（Ａ）、（Ｂ）に示す構成であってもよ
い。図２６（Ａ）はトランジスタ１０９の上面図であり、図２６（Ａ）に示す一点鎖線Ｊ
１－Ｊ２方向の断面が図２６（Ｂ）に相当する。また、図２６（Ａ）に示す一点鎖線Ｊ３
－Ｊ４方向の断面が図３０（Ａ）に相当する。また、一点鎖線Ｊ１－Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３－Ｊ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図２７（Ａ）、（Ｂ）に示す構成であってもよ
い。図２７（Ａ）はトランジスタ１１０の上面図であり、図２７（Ａ）に示す一点鎖線Ｋ
１－Ｋ２方向の断面が図２７（Ｂ）に相当する。また、図２７（Ａ）に示す一点鎖線Ｋ３
－Ｋ４方向の断面が図３０（Ａ）に相当する。また、一点鎖線Ｋ１－Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３－Ｋ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１０は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図２８（Ａ）、（Ｂ）に示す構成であってもよ
い。図２８（Ａ）はトランジスタ１１１の上面図であり、図２８（Ａ）に示す一点鎖線Ｌ
１－Ｌ２方向の断面が図２８（Ｂ）に相当する。また、図２８（Ａ）に示す一点鎖線Ｌ３
－Ｌ４方向の断面が図３０（Ａ）に相当する。また、一点鎖線Ｌ１－Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３－Ｌ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４１および導電層１５１と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図２９（Ａ）、（Ｂ）に示す構成であってもよ
い。図２９（Ａ）はトランジスタ１１２の上面図であり、図２９（Ａ）に示す一点鎖線Ｍ
１－Ｍ２方向の断面が図２９（Ｂ）に相当する。また、図２９（Ａ）に示す一点鎖線Ｍ３
－Ｍ４方向の断面が図３０（Ａ）に相当する。また、一点鎖線Ｍ１－Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３－Ｍ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
また、本発明の一態様のトランジスタは、図３１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３０（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３１（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図３２（Ａ）に示すように、導電層１４０および導電層
１５０の幅（ＷＳＤ）は、酸化物半導体層１３０の幅（ＷＯＳ）よりも長く形成されてい
てもよい。また、図３２（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されていて
もよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導
体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる
。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１２）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。なお、酸化物半導体層１３０ｂを厚くすると、オン電流を向上させるこ
とができる。例えば、酸化物半導体層１３０ｂの膜厚を１００ｎｍ乃至２００ｎｍとして
もよい。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与する
ことができる。
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域ま
たはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
また、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体
の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よ
りも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極
が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル
幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒ
ｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書で
は、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル
幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効
的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅
、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像を解析することなど
によって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、実施の形態４に示したトランジスタの構成要素について詳細を説明す
る。
基板１１５は、トランジスタおよび／またはフォトダイオードが形成されたシリコン基板
、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとして機能を有する導電
体等が形成されたものである。なお、シリコン基板にｐ－ｃｈ型のトランジスタを形成す
る場合、ｎ－型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ－型
またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、当該シリコン基板に
おけるトランジスタを形成する面の面方位は、（１１０）面であることが好ましい。（１
１０）面にｐ－ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換
算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい
。なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１
００℃以上５００℃以下の範囲とする。絶縁層１２０は層間絶縁膜としての機能も有し、
表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈｉｎｇ）法等で平坦化処理を行ってもよい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積
んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層
１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドであるＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ
、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ
酸化物、Ｉｎ－Ｍｇ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－
Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化
物、Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ
－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｐｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－
Ｚｎ酸化物、Ｉｎ－Ｅｕ－Ｚｎ酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化
物、Ｉｎ－Ｄｙ－Ｚｎ酸化物、Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ
－Ｔｍ－Ｚｎ酸化物、Ｉｎ－Ｙｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－
Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉ
ｎ－Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ
酸化物を用いることができる。
ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、本明細書においては、Ｉｎ－Ｇａ－Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ
。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なく
ともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ
またはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物であるとき、酸化物半導体層１３０ａ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ
３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも
大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以
上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層
１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることが
できる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下
してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い酸化物はＩｎがＭと同等または少ない酸化物と比較
して移動度が高くなる。そのため、酸化物半導体層１３０ｂにインジウムの含有量が多い
酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下、
さらに好ましくは１５ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの
厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましく
は３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１
３０ａおよび酸化物半導体層１３０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、
酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１
×１０１７／ｃｍ３未満であること、１×１０１５／ｃｍ３未満であること、あるいは１
×１０１３／ｃｍ３未満であることとする。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられるシリコン濃度が
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有するように制御
する。また、水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１
９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下になる領域を有するように制御する。
また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体
層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある
。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ま
しくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。また、
炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有する
ように制御する。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅当たりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上
記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こ
り、トランジスタの電界効果移動度が低くなる。このような観点からも、酸化物半導体層
のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、ま
たは３：１：２（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含
む。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層１３０ｂに形成される。なお、酸化物半導体層１３０は伝導帯下端の
エネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、この
ような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ－Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１
０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１およ
び導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用
いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。層中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域はｎ型化
する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作
用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０お
よび導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、窒素、Ｚ
ｒなどを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いる場合よりも膜厚を大きくできるため、
トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトラ
ンジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質
構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小
さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ま
しい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の
一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。絶縁層１２０および絶縁層１６０には、例え
ば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等を
用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放
出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０
１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、
膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理
による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ－Ｍｎなどの合金や上記材料とＣｕまたはＣｕ－Ｍｎなどの合金との積層を用い
てもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステ
ンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態４に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態４に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流は低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、実施の形態４で説明したトランジスタ１０１、トランジスタ１０７お
よびトランジスタ１１１の作製方法を説明する。
まず、基板１１５に含まれるシリコントランジスタの作製方法を説明する。ここでは、一
例として、ｐ－ｃｈ型トランジスタの作製方法を説明する。シリコン基板としては、ｎ－
型の単結晶シリコン基板を用い、表面に絶縁層（フィールド酸化膜とも言う）で分離した
素子形成領域を形成する。素子形成領域の形成は、ＬＯＣＯＳ法（Ｌｏｃａｌ Ｏｘｉｄ
ａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）、ＳＴＩ法（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓ
ｏｌａｔｉｏｎ）等を用いることができる。
ここで基板は単結晶シリコン基板に限らず、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌ
ａｔｏｒ）基板等を用いることもできる。
次に、素子形成領域を覆うようにゲート絶縁膜を形成する。例えば、熱処理を行い素子形
成領域の表面を酸化させることにより酸化シリコン膜を形成する。また、酸化シリコン膜
を形成した後に窒化処理を行うことによって酸化シリコン膜の表面を窒化させてもよい。
次に、ゲート絶縁膜を覆うように導電膜を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、
Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｂ等から選択された元素またはこれらの元素を主成分とする
合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金
属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶
シリコンに代表される半導体材料により形成することもできる。
次に、導電膜を選択的にエッチングすることによって、ゲート絶縁膜上にゲート電極層を
形成する。
次に、ゲート電極層を覆うように酸化シリコン膜または窒化シリコン膜等の絶縁膜を形成
し、エッチバックを行ってゲート電極層の側面にサイドウォールを形成する。
次に、素子形成領域以外を覆うようにレジストマスクを選択的に形成し、当該レジストマ
スクおよびゲート電極層をマスクとして不純物元素を導入することによってｐ＋型の不純
物領域を形成する。ここでは、ｐ－ｃｈ型のトランジスタを形成するため、不純物元素と
しては、ｐ型を付与する不純物元素であるＢやＧａ等を用いることができる。
以上でシリコン基板に活性領域を有するｐ－ｃｈ型のトランジスタが完成する。なお、当
該トランジスタ上には窒化シリコン膜や酸化アルミニウム膜などのパッシベーション膜を
形成することが好ましい。
次に、トランジスタを形成したシリコン基板上に層間絶縁膜を形成し、各種コンタクトプ
ラグおよび各種配線を形成する。
続いて、図３３および図３４を用いてトランジスタ１０１の作製方法を説明する。なお、
図面の左側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の
断面を示す。また、チャネル幅方向の図面は拡大図のため、各要素の見かけ上の膜厚は左
右の図面で異なる。
酸化物半導体層１３０は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化
物半導体層１３０ｃの三層構造である場合を例示する。酸化物半導体層１３０が二層構造
の場合は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの二層とすればよい。
また、酸化物半導体層１３０が単層構造の場合は、酸化物半導体層１３０ｂの一層とすれ
ばよい。
まず、基板１１５上に絶縁層１２０を形成する。基板１１５の種類および絶縁層１２０の
材質は実施の形態５の説明を参照することができる。絶縁層１２０は、スパッタ法、ＣＶ
Ｄ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などを用いて形成す
ることができる。
また、絶縁層１２０にイオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、プラズマ処理法などを用いて酸素を添加してもよい。酸素を添
加することによって、絶縁層１２０から酸化物半導体層１３０への酸素の供給をさらに容
易にすることができる。
基板１１５の表面が絶縁体であり、後に設ける酸化物半導体層１３０への不純物拡散の影
響が無い場合は、絶縁層１２０を設けない構成とすることができる。
次に、絶縁層１２０上に酸化物半導体層１３０ａとなる酸化物半導体膜１３０Ａ、酸化物
半導体層１３０ｂとなる酸化物半導体膜１３０Ｂ、および酸化物半導体層１３０ｃとなる
酸化物半導体膜１３０Ｃをスパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図３
３（Ａ）参照）。
酸化物半導体層１３０が積層構造である場合、酸化物半導体膜はロードロック室を備えた
マルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて各層を大気に触れさせ
ることなく連続して積層することが好ましい。スパッタ装置における各チャンバーは、酸
化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような
吸着式の真空排気ポンプを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程
度まで）できること、かつ、基板を１００℃以上、好ましくは５００℃以上に加熱できる
ことが好ましい。ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好ましい。ター
ボ分子ポンプとクライオポンプを組み合わせた排気系を用いてもよい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパ
ッタガスを高純度化することが好ましい。スパッタガスとして用いる酸素ガスやアルゴン
ガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下
にまで高純度化することで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐ
ことができる。
酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃには
、実施の形態５で説明した材料を用いることができる。成膜法にスパッタ法を用いる場合
は、実施の形態５で説明した材料をターゲットとして成膜することができる。
ただし、実施の形態５に詳細を記したように、酸化物半導体膜１３０Ｂには酸化物半導体
膜１３０Ａおよび酸化物半導体膜１３０Ｃよりも電子親和力が大きい材料を用いる。
酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、
ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。
酸化物半導体膜１３０Ｃの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は
、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガ
ス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また
、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によっ
て、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃ
の結晶性を高め、さらに絶縁層１２０、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０
Ｂ、および酸化物半導体膜１３０Ｃから水素や水などの不純物を除去することができる。
なお、第１の加熱処理は、後述する酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、
および酸化物半導体層１３０ｃを形成するエッチングの後に行ってもよい。
次に、酸化物半導体膜１３０Ｃ上に導電層を形成する。導電層は、例えば、次の方法を用
いて形成することができる。
まず、酸化物半導体膜１３０Ｃ上に第１の導電膜を形成する。第１の導電膜としては、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料
の合金から選ばれた材料の単層、または積層を用いることができる。
次に、第１の導電膜上にレジスト膜を形成し、当該レジスト膜に対して電子ビーム露光、
液浸露光、ＥＵＶ露光などの方法を用いて露光し、現像処理を行うことで第１のレジスト
マスクを形成する。なお、第１の導電膜とレジスト膜の間には密着剤として有機塗布膜を
形成することが好ましい。また、ナノインプリントリソグラフィ法を用いて第１のレジス
トマスクを形成してもよい。
次に、第１のレジストマスクを用いて、第１の導電膜を選択的にエッチングし、第１のレ
ジストマスクをアッシングすることにより導電層を形成する。
次に、上記導電層をハードマスクとして用い、酸化物半導体膜１３０Ａ、酸化物半導体膜
１３０Ｂ、および酸化物半導体膜１３０Ｃを選択的にエッチングして上記導電層を取り除
き、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃ
の積層からなる酸化物半導体層１３０を形成する（図３３（Ｂ）参照）。なお、上記導電
層を形成せずに、第１のレジストマスクを用いて酸化物半導体層１３０を形成してもよい
。ここで、酸化物半導体層１３０に対して酸素イオンを注入してもよい。
次に、酸化物半導体層１３０を覆うように第２の導電膜を形成する。第２の導電膜として
は、実施の形態５で説明した導電層１４０および導電層１５０に用いることのできる材料
で形成すればよい。第２の導電膜の形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用
いることができる。
次に、ソース領域およびドレイン領域となる部分の上に第２のレジストマスクを形成する
。そして、第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成
する（図３３（Ｃ）参照）。
次に、酸化物半導体層１３０、導電層１４０および導電層１５０上に絶縁膜１６０Ａを形
成する。絶縁膜１６０Ａは、実施の形態５で説明した絶縁層１６０に用いることのできる
材料で形成すればよい。絶縁膜１６０Ａの形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法な
どを用いることができる。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第２の加熱処理により、絶縁層１２０から酸素を酸化物半導体層１
３０の全体に拡散させることができる。なお、第２の加熱処理を行わずに、第３の加熱処
理で上記効果を得てもよい。
次に、絶縁膜１６０Ａ上に導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜
１７２Ａを形成する。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａは、実施の形態
５で説明した導電層１７１および導電層１７２に用いることのできる材料で形成すればよ
い。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａの形成には、スパッタ法、ＣＶＤ
法、ＭＢＥ法などを用いることができる。
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３４（Ａ）
参照）。そして、第３のレジストマスク１５６を用いて、第３の導電膜１７１Ａ、第４の
導電膜１７２Ａおよび絶縁膜１６０Ａを選択的にエッチングし、導電層１７１および導電
層１７２からなる導電層１７０、および絶縁層１６０を形成する（図３４（Ｂ）参照）。
なお、絶縁膜１６０Ａをエッチングしない構造とすれば、トランジスタ１０２を作製する
ことができる。
次に、酸化物半導体層１３０、導電層１４０、導電層１５０、絶縁層１６０および導電層
１７０上に絶縁層１７５を形成する。絶縁層１７５の材質は、実施の形態５の説明を参照
することができる。トランジスタ１０１の場合は、酸化アルミニウム膜を用いることが好
ましい。絶縁層１７５は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる
。
次に、絶縁層１７５上に絶縁層１８０を形成する（図３４（Ｃ）参照）。絶縁層１８０の
材質は、実施の形態５の説明を参照することができる。また、絶縁層１８０は、スパッタ
法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
また、絶縁層１７５および／または絶縁層１８０にイオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁層１７５および／または絶縁層１
８０から酸化物半導体層１３０への酸素の供給をさらに容易にすることができる。
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第３の加熱処理により、絶縁層１２０、絶縁層１７５、絶縁層１８
０から過剰酸素が放出されやすくなり、酸化物半導体層１３０の酸素欠損を低減すること
ができる。
次に、トランジスタ１０７の作製方法について説明する。なお、上述したトランジスタ１
０２の作製方法と重複する工程の詳細な説明は省略する。
基板１１５上に絶縁層１２０を形成し、当該絶縁層上に酸化物半導体層１３０ａとなる酸
化物半導体膜１３０Ａ、および酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂを
スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図３５（Ａ）参照）。
次に、第１の導電膜を酸化物半導体膜１３０Ｂ上に形成し、前述した方法と同様に第１の
レジストマスクを用いて導電層を形成する。そして、当該導電層をハードマスクとして酸
化物半導体膜１３０Ａおよび酸化物半導体膜１３０Ｂを選択的にエッチングし、上記導電
層を取り除いて酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層を形
成する（図３５（Ｂ）参照）。なお、ハードマスクを形成せずに、第１のレジストマスク
を用いて当該積層を形成してもよい。ここで、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｂに対して酸素イオンを注入してもよい。
次に、上記積層を覆うように第２の導電膜を形成する。そして、ソース領域およびドレイ
ン領域となる部分の上に第２のレジストマスクを形成し、当該第２のレジストマスクを用
いて第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成する（
図３５（Ｃ）参照）。
次に、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの積層上、ならびに導電層
１４０および導電層１５０上に酸化物半導体層１３０ｃとなる酸化物半導体膜１３０Ｃを
形成する。さらに、酸化物半導体膜１３０Ｃ上に絶縁膜１６０Ａ、第３の導電膜１７１Ａ
および第４の導電膜１７２Ａを形成する。
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３６（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａ、絶縁膜１６０Ａ、および酸化物半導体膜１３０Ｃを選択的にエッチングし、導電
層１７１および導電層１７２からなる導電層１７０、絶縁層１６０、および酸化物半導体
層１３０ｃを形成する（図３６（Ｂ）参照）。なお、絶縁膜１６０Ａおよび酸化物半導体
膜１３０Ｃを第４のレジストマスクを用いてエッチングすることで、トランジスタ１０８
を作製することができる。
次に、絶縁層１２０、酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層
１３０ｂ、酸化物半導体層１３０ｃ）、導電層１４０、導電層１５０、絶縁層１６０およ
び導電層１７０上に絶縁層１７５および絶縁層１８０を形成する（図３６（Ｃ）参照）。
以上の工程において、トランジスタ１０７を作製することができる。
次に、トランジスタ１１１の作製方法について説明する。なお、上述したトランジスタ１
０２の作製方法と重複する工程の詳細な説明は省略する。
基板１１５上に絶縁層１２０を形成し、絶縁層１２０上に酸化物半導体層１３０ａとなる
酸化物半導体膜１３０Ａ、および酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂ
をスパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する。そして、第１の導電膜を酸化
物半導体膜１３０Ｂ上に形成し、第１のレジストマスクを用いて導電層１４１ａを形成す
る（図３７（Ａ）参照）。
そして、導電層１４１ａをハードマスクとして酸化物半導体膜１３０Ａおよび酸化物半導
体膜１３０Ｂを選択的にエッチングし、酸化物半導体層１３０ａ、酸化物半導体層１３０
ｂおよび導電層１４１ａからなる積層を形成する（図３７（Ｂ）参照）。ここで、酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｂに対して酸素イオンを注入してもよい。
次に、ソース領域およびドレイン領域となる部分の上に第２のレジストマスクを形成し、
当該第２のレジストマスクを用いて導電層１４１ａの一部をエッチングし、導電層１４１
および導電層１５１を形成する（図３７（Ｃ）参照）。
次に、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの積層上、ならびに導電層
１４１および導電層１５１上に酸化物半導体層１３０ｃとなる酸化物半導体膜１３０Ｃを
形成する。さらに、酸化物半導体膜１３０Ｃ上に絶縁膜１６０Ａ、第３の導電膜１７１Ａ
および第４の導電膜１７２Ａを形成する。
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３８（Ａ）
参照）。そして、第３のレジストマスク１５６を用いて、第３の導電膜１７１Ａ、第４の
導電膜１７２Ａ、絶縁膜１６０Ａ、および酸化物半導体膜１３０Ｃを選択的にエッチング
し、導電層１７１および導電層１７２からなる導電層１７０、絶縁層１６０、および酸化
物半導体層１３０ｃを形成する（図３８（Ｂ）参照）。
次に、絶縁層１２０、酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層
１３０ｂ、酸化物半導体層１３０ｃ）、導電層１４０、導電層１５０、絶縁層１６０およ
び導電層１７０上に絶縁層１７５および絶縁層１８０を形成する。
次に、絶縁層１７５および絶縁層１８０に導電層１４１および導電層１５１に達する開口
部を設け、当該開口部を覆うように第５の導電膜を形成する。そして、第５の導電膜上に
第４のレジストマスクを設け、当該レジストマスクを用いて、第５の導電膜を選択的にエ
ッチングし、導電層１４２および導電層１５２を形成する（図３８（Ｃ）参照）。
以上の工程において、トランジスタ１１１を作製することができる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパ
ッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ
法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ－Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を
行うと、円周状に分布したスポットが観測される場合がある。また、ｎｃ－ＯＳ膜に対し
ナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合があ
る。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ－ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
なお、ａ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、
Ｉｎ－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子
は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ４の結晶のａ－ｂ面に対応する。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ－ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディス
プレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置
および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機などが挙げられる。これら電子機器の具体例を図３９に示す。
図３９（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図３９（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
図３９（Ｂ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができ
る。カメラ９１９には本発明の一態様の撮像装置を用いることができる。
図３９（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９
２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
図３９（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメ
ラ９３９には本発明の一態様の撮像装置を用いることができる。
図３９（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。レンズ９４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
図３９（Ｆ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカ
ー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ
９５９には本発明の一態様の撮像装置を用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
１１ 回路
１２ 回路
１３ 回路
２１ 配線
２２ 配線
２３ 配線
２４ 配線
２５ 配線
２６ 配線
２７ 配線
２８ 配線
２９ 配線
３０ 配線
３１ 配線
３２ 配線
４０ シリコン基板
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
５６ トランジスタ
５７ トランジスタ
５８ トランジスタ
５９ トランジスタ
６０ フォトダイオード
７０ トランジスタ
７１ トランジスタ
８０ 絶縁層
９０ 回路部
９２ 回路部
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０Ａ 酸化物半導体膜
１３０ｂ 酸化物半導体層
１３０Ｂ 酸化物半導体膜
１３０ｃ 酸化物半導体層
１３０Ｃ 酸化物半導体膜
１４０ 導電層
１４１ 導電層
１４１ａ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１５６ レジストマスク
１６０ 絶縁層
１６０Ａ 絶縁膜
１７０ 導電層
１７１ 導電層
１７１Ａ 導電膜
１７２ 導電層
１７２Ａ 導電膜
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
４００ 画素部
４１０ 行ドライバ
４２０ Ａ／Ｄ変換回路
４３０ 列ドライバ
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５２０ 期間
５３１ 期間
６１０ 期間
６１１ 期間
６１２ 期間
６１３ 期間
６２１ 期間
６２２ 期間
６２３ 期間
６３１ 期間
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３９ カメラ
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 筐体
９５２ 表示部
９５４ スピーカー
９５５ ボタン
９５６ 入出力端子
９５７ マイク
９５９ カメラ

Claims (3)

  1. シリコン基板に設けられたフォトダイオードと、
    複数の第１のトランジスタと、
    前記複数の第１のトランジスタとは異なる階層に設けられた複数の第２のトランジスタと、を有し、
    前記複数の第１のトランジスタの一の特性と前記複数の第２のトランジスタの一の特性は異なり、
    前記フォトダイオードのアノード又はカソードの一方は、前記シリコン基板の一方の表面側に設けられた領域を有し、
    前記フォトダイオードのアノード又はカソードの他方は、前記シリコン基板の他方の表面側に設けられた領域を有し、
    前記フォトダイオードのアノード又はカソードの他方は、第１の配線と電気的に接続され、
    前記第１の配線は、前記シリコン基板の一方の表面を上として、前記シリコン基板の他方の表面を下にした場合に、前記シリコン基板の上方に設けられ、
    前記フォトダイオードのアノード又はカソードの一方は、前記複数の第１のトランジスタの一と電気的に接続され、
    前記複数の第１のトランジスタの他の一は、前記複数の第２のトランジスタの一と導電体を介して電気的に接続され、
    前記導電体は、前記複数の第１のトランジスタの他の一と電気的に接続された第２の配線の側面に接する領域を有し、且つ前記複数の第２のトランジスタの一と電気的に接続された第３の配線に接する領域を有し、
    前記フォトダイオードのアノード又はカソードの他方と前記第１の配線との電気的接続は、絶縁膜中に設けられたコンタクトプラグを介して行われる撮像装置。
  2. 請求項１において、
    前記第１のトランジスタのチャネル形成領域は、前記シリコン基板の一方の表面の法線方向から見た平面視において、前記フォトダイオードと重なる領域を有する撮像装置。
  3. 請求項１又は請求項２において、
    前記第１のトランジスタが設けられた層を第１の層とし、前記第２のトランジスタが設けられた層を第２の層としたとき、前記第１の配線は、前記第１の層と前記第２の層との間に設けられている撮像装置。
JP2022018749A 2014-09-02 2022-02-09 撮像装置 Active JP7360485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023170234A JP2023165994A (ja) 2014-09-02 2023-09-29 撮像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014178212 2014-09-02
JP2014178212 2014-09-02
JP2019124129A JP2019197905A (ja) 2014-09-02 2019-07-03 撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019124129A Division JP2019197905A (ja) 2014-09-02 2019-07-03 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023170234A Division JP2023165994A (ja) 2014-09-02 2023-09-29 撮像装置

Publications (2)

Publication Number Publication Date
JP2022065052A JP2022065052A (ja) 2022-04-26
JP7360485B2 true JP7360485B2 (ja) 2023-10-12

Family

ID=55403439

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015167392A Active JP6552918B2 (ja) 2014-09-02 2015-08-27 撮像装置および電子機器
JP2016128281A Expired - Fee Related JP6126275B2 (ja) 2014-09-02 2016-06-29 撮像装置
JP2019124129A Withdrawn JP2019197905A (ja) 2014-09-02 2019-07-03 撮像装置
JP2022018749A Active JP7360485B2 (ja) 2014-09-02 2022-02-09 撮像装置
JP2023170234A Pending JP2023165994A (ja) 2014-09-02 2023-09-29 撮像装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2015167392A Active JP6552918B2 (ja) 2014-09-02 2015-08-27 撮像装置および電子機器
JP2016128281A Expired - Fee Related JP6126275B2 (ja) 2014-09-02 2016-06-29 撮像装置
JP2019124129A Withdrawn JP2019197905A (ja) 2014-09-02 2019-07-03 撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023170234A Pending JP2023165994A (ja) 2014-09-02 2023-09-29 撮像装置

Country Status (5)

Country Link
US (1) US9576995B2 (ja)
JP (5) JP6552918B2 (ja)
KR (4) KR102545592B1 (ja)
TW (4) TWI679891B (ja)
WO (1) WO2016034983A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
WO2016120742A1 (ja) 2015-01-27 2016-08-04 株式会社半導体エネルギー研究所 乗員保護装置
TWI710124B (zh) 2015-01-30 2020-11-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
US10170565B2 (en) 2015-04-22 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
US10545526B2 (en) 2015-06-25 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Circuit, driving method thereof, and semiconductor device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US9887218B2 (en) 2015-07-16 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
US9768174B2 (en) 2015-07-21 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
KR102660456B1 (ko) 2015-09-10 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) * 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6926450B2 (ja) 2016-11-22 2021-08-25 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7159568B2 (ja) * 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
WO2020128713A1 (ja) * 2018-12-20 2020-06-25 株式会社半導体エネルギー研究所 単極性トランジスタを用いて構成された論理回路、および、半導体装置
KR20200139327A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 이미지 센싱 장치
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
JP7281385B2 (ja) 2019-10-30 2023-05-25 株式会社Soken 点火装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176190A (ja) 2000-12-07 2002-06-21 Hitachi Ltd 光半導体集積回路装置及び光記憶再生装置
JP2006173351A (ja) 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4271268B2 (ja) 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JPH11307756A (ja) * 1998-02-20 1999-11-05 Canon Inc 光電変換装置および放射線読取装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4152857B2 (ja) * 2003-10-06 2008-09-17 株式会社半導体エネルギー研究所 画像読み取り装置
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR100699844B1 (ko) * 2005-06-10 2007-03-27 삼성전자주식회사 이미지 센서의 제조 방법
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
TWI424408B (zh) 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100823173B1 (ko) * 2007-02-16 2008-04-21 삼성전자주식회사 씨모스 이미지 센서
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8017982B2 (en) * 2007-06-12 2011-09-13 Micron Technology, Inc. Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7781718B2 (en) * 2008-05-30 2010-08-24 Omnivision Technologies, Inc. Globally reset image sensor pixels
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5257271B2 (ja) 2009-06-26 2013-08-07 ソニー株式会社 光電変換装置および光電変換装置の駆動方法、並びに放射線撮像装置および放射線撮像装置の駆動方法
WO2011111490A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
JP5959186B2 (ja) * 2011-05-25 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP2012248953A (ja) 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
JP6202515B2 (ja) * 2013-01-11 2017-09-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176190A (ja) 2000-12-07 2002-06-21 Hitachi Ltd 光半導体集積回路装置及び光記憶再生装置
JP2006173351A (ja) 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016181721A (ja) 2016-10-13
TWI802916B (zh) 2023-05-21
JP2016054290A (ja) 2016-04-14
US9576995B2 (en) 2017-02-21
JP6126275B2 (ja) 2017-05-10
KR20220128449A (ko) 2022-09-20
KR102545592B1 (ko) 2023-06-21
KR20230096127A (ko) 2023-06-29
TW202333369A (zh) 2023-08-16
TWI679891B (zh) 2019-12-11
JP6552918B2 (ja) 2019-07-31
TW202139686A (zh) 2021-10-16
TWI734276B (zh) 2021-07-21
JP2023165994A (ja) 2023-11-17
TW201615003A (en) 2016-04-16
US20160064444A1 (en) 2016-03-03
TW202029731A (zh) 2020-08-01
JP2019197905A (ja) 2019-11-14
KR102441803B1 (ko) 2022-09-08
KR20170047273A (ko) 2017-05-04
JP2022065052A (ja) 2022-04-26
WO2016034983A1 (en) 2016-03-10
KR20220056886A (ko) 2022-05-06
KR102393272B1 (ko) 2022-05-03
TWI823810B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP7360485B2 (ja) 撮像装置
JP7458467B2 (ja) 撮像装置
JP7118213B2 (ja) 撮像装置
JP6845299B2 (ja) 撮像装置
US9905598B2 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230929

R150 Certificate of patent or registration of utility model

Ref document number: 7360485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150