JP7360472B2 - マルチビットデータのクロスクロックドメインの処理方法と装置 - Google Patents
マルチビットデータのクロスクロックドメインの処理方法と装置 Download PDFInfo
- Publication number
- JP7360472B2 JP7360472B2 JP2021558008A JP2021558008A JP7360472B2 JP 7360472 B2 JP7360472 B2 JP 7360472B2 JP 2021558008 A JP2021558008 A JP 2021558008A JP 2021558008 A JP2021558008 A JP 2021558008A JP 7360472 B2 JP7360472 B2 JP 7360472B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock domain
- changed
- output
- domain side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本実施形態において、マルチビットデータのクロスクロックドメインの処理方法を提供する。図1は、本発明の実施形態に係るマルチビットデータのクロスクロックドメインの処理方法のフローチャートである。図1に示すように、当該プロセスは以下のステップを含み、
ステップS102:送信クロックドメイン側から受信クロックドメイン側に出力されたデータを取得し、ここで、送信クロックドメインと受信クロックドメインとは異なるクロックドメインである。
ステップS104:データが変化されたかどうかを検出する。
ステップS106:データが変化された場合、データを更新してから出力し、データが変化されていない場合、元の出力データを維持する。
ステップS11:受信されたデータは、データシンクロナイザによって同期処理される。
ステップS12:変化検出器を利用して、データが変化されたかどうかを検出する。
ステップS13:受信データが変化された場合、変化検出器によって変化表示信号を出力し、バッファによってバッファリングされ、マルチビットデータが安定されるまでを待つ。
ステップS14:変化表示信号はエッジ検出器を介して処理されることで、出力データを更新するようにデータセレクタに指示する。
ステップS15:受信データが変化されていない場合、データセレクタは元の出力を維持する。
この実施形態において、マルチビットデータのクロスクロックドメインの処理装置をさらに提供し、当該装置は、上記の実施例および選択できる実施形態を実現するために用いられる。以下で使用されるように、「モジュール」という用語は、所定の機能を備えたソフトウェアおよび/またはハードウェアの組み合わせを実現することができる。以下の実施形態で説明される装置はソフトウェアによって実現されるが、ハードウェア、またはソフトウェアとハードウェアの組み合わせによって実現することも可能である。
Claims (6)
- マルチビットデータのクロスクロックドメインの処理方法であって、
送信クロックドメイン側から受信クロックドメイン側に出力されたデータを取得し、ここで、前記送信クロックドメインと前記受信クロックドメインとは異なるクロックドメインであることと、
前記データが変化されたかどうかを検出することと、
前記データが変化された場合、前記データを更新してから出力し、前記データが変化されていない場合、元の出力データを維持することと、を含み、
前記送信クロックドメイン側から受信クロックドメイン側に出力されたデータを取得することは、
前記送信クロックドメイン側のレジスタから前記受信クロックドメイン側に出力されたデータを受信することと、
前記受信クロックドメイン側のNレベルデータシンクロナイザによって前記データに対して同期処理され、ここで、前記Nの値は、平均故障間隔によって決定され、前記Nは正の整数で、N≧2であることと、を含み、
前記データが変化されたかどうかを検出することは、
前記受信クロックドメイン側の変化検出器によって、前記Nレベルデータシンクロナイザによって同期処理された現在のサイクルのデータが前記現在のサイクルの直前のサイクルのデータと比較して、前記データが変化されたかどうかを検出することで、受信されたデータが変化されたかどうかを判断することを含む、
ことを特徴とするマルチビットデータのクロスクロックドメインの処理方法。 - 前記データが変化されたと前記変化検出器により検出された場合、前記データを更新してから出力することは、前記データが変化された場合、前記受信クロックドメイン側のエッジ検出器より有効値を出力することで、前記受信クロックドメイン側のデータセレクタをトリガーして、更新されたデータを出力することを含み、
前記データが変化されていないと前記変化検出器により検出された場合、元の出力データを維持することは、前記データが変化されていない場合、前記受信クロックドメイン側のエッジ検出器より無効値を出力することで、前記データセレクタをトリガーして、元の出力データを維持することを含む、
ことを特徴とする請求項1に記載の方法。 - 前記データが変化されたかどうかを検出した後、前記方法は、
前記受信クロックドメイン側のMレベルバッファを介して、前記変化検出器より出力されたデータに対してバッファリングし、前記データセレクタに出力することをさらに含み、ここで、M≧N-1、前記Mは正の整数であることを特徴とする請求項2に記載の方法。 - マルチビットデータのクロスクロックドメインの処理装置であって、
送信クロックドメイン側から受信クロックドメイン側に出力されたデータを取得し、ここで、前記送信クロックドメインと前記受信クロックドメインとは、異なるクロックドメインであるように設置される取得モジュールと、
前記データが変化されたかどうかを検出するように設置される検出モジュールと、
前記データが変化されたことを検出した場合、前記データを更新して出力し、前記データが変化されていないことを検出した場合は、元の出力データを維持するように設置される処理モジュールと、を含み、
前記取得モジュールは、前記送信クロックドメイン側のレジスタから前記受信クロックドメイン側に出力されたデータを受信し、かつ前記データに対して同期処理を実行するように設置されたデータシンクロナイザを含み、ここで、前記データシンクロナイザはNレベルのシンクロナイザであり、前記Nの値は平均故障間隔によって決定され、前記Nは正の整数で、N≧2あり、
前記検出モジュールは、前記Nレベルのデータシンクロナイザの出力側に接続され、受信されたデータが変化されたかどうかを確定するために、同期処理された現在のサイクルのデータが前記現在のサイクルの直前のサイクルのデータと比較して、前記データが変化されたかどうかを検出するように設置された変化検出器を含む、
ことを特徴するマルチビットデータのクロスクロックドメインの処理装置。 - 前記処理モジュールは、前記変化検出器の出力側に接続され、前記データが変化された場合、有効値を出力することで、前記受信クロックドメイン側のデータセレクタをトリガーして更新されたデータを出力し、前記データが変化されていない場合、無効値を出力することで、前記データセレクタがトリガーして元の出力データを維持するように設置されるエッジ検出器を含むことを特徴とする請求項4に記載の装置。
- 前記装置は、前記データが変化されたかどうかを検出した後、前記変化検出器によって出力されたデータをバッファリングし、前記データセレクタに出力するように設置されたバッファをさらに含み、ここで、前記バッファはMレベルのバッファであり、M≧N-1であり、前記Mは正の整数であることを特徴とする請求項5に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910578841.3 | 2019-06-28 | ||
CN201910578841.3A CN112148655B (zh) | 2019-06-28 | 2019-06-28 | 多位数据跨时钟域的处理方法及装置 |
PCT/CN2020/088019 WO2020259080A1 (zh) | 2019-06-28 | 2020-04-30 | 多位数据跨时钟域的处理方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022539485A JP2022539485A (ja) | 2022-09-12 |
JP7360472B2 true JP7360472B2 (ja) | 2023-10-12 |
Family
ID=73892042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021558008A Active JP7360472B2 (ja) | 2019-06-28 | 2020-04-30 | マルチビットデータのクロスクロックドメインの処理方法と装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7360472B2 (ja) |
KR (1) | KR20210141739A (ja) |
CN (1) | CN112148655B (ja) |
WO (1) | WO2020259080A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953475B (zh) * | 2021-02-04 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种多位数据跨时钟域同步电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060198479A1 (en) | 2005-03-01 | 2006-09-07 | Hung-Yuan Hsu | Data synchronizer system |
US20090304134A1 (en) | 2008-06-06 | 2009-12-10 | Freescale Semiconductor, Inc. | Device and method of synchronizing signals |
US20120033772A1 (en) | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6519301B1 (en) * | 1999-09-28 | 2003-02-11 | Anthony S. Rowell | Circuits, systems, and methods for passing request information across differing clock domains |
US7250797B1 (en) * | 2001-03-30 | 2007-07-31 | Agere Systems Inc. | Event edge synchronization system and method of operation thereof |
US6900665B2 (en) * | 2003-06-10 | 2005-05-31 | James Ma | Transfer of digital data across asynchronous clock domains |
CN103576738A (zh) * | 2012-08-01 | 2014-02-12 | 中兴通讯股份有限公司 | 一种异步信号跨时钟域处理方法及装置 |
CN102929808B (zh) * | 2012-11-02 | 2015-09-16 | 长沙景嘉微电子股份有限公司 | 一种高可靠性的跨时钟域数据传输电路 |
CN105610532B (zh) * | 2014-11-11 | 2019-05-24 | 中兴通讯股份有限公司 | 信号的传输处理方法及装置、设备 |
US9722767B2 (en) * | 2015-06-25 | 2017-08-01 | Microsoft Technology Licensing, Llc | Clock domain bridge static timing analysis |
CN106897238B (zh) * | 2015-12-18 | 2020-05-26 | 浙江大华技术股份有限公司 | 一种数据处理装置及方法 |
CN105808476B (zh) * | 2016-04-12 | 2019-01-04 | 珠海格力电器股份有限公司 | 跨时钟域数据的传输方法及装置 |
CN107577623A (zh) * | 2017-07-19 | 2018-01-12 | 成都华微电子科技有限公司 | 跨时钟域异步fifo及数据处理方法 |
CN109408427B (zh) * | 2017-08-18 | 2021-01-22 | 龙芯中科技术股份有限公司 | 一种跨时钟域数据处理方法及*** |
-
2019
- 2019-06-28 CN CN201910578841.3A patent/CN112148655B/zh active Active
-
2020
- 2020-04-30 WO PCT/CN2020/088019 patent/WO2020259080A1/zh active Application Filing
- 2020-04-30 JP JP2021558008A patent/JP7360472B2/ja active Active
- 2020-04-30 KR KR1020217035272A patent/KR20210141739A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060198479A1 (en) | 2005-03-01 | 2006-09-07 | Hung-Yuan Hsu | Data synchronizer system |
US20090304134A1 (en) | 2008-06-06 | 2009-12-10 | Freescale Semiconductor, Inc. | Device and method of synchronizing signals |
US20120033772A1 (en) | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
Non-Patent Citations (2)
Title |
---|
R. Ginosar,Fourteen Ways to Fool Your Synchronizer,Ninth International Symposium on Asynchronous Circuits and Systems, 2003. Proceedings.,2003年05月21日,pp.1-8 |
Salomon Beer et al.,The Devolution of Synchronizers,2010 IEEE Symposium on Asynchronous Circuits and Systems,2010年06月03日,pp.94-103 |
Also Published As
Publication number | Publication date |
---|---|
KR20210141739A (ko) | 2021-11-23 |
CN112148655A (zh) | 2020-12-29 |
JP2022539485A (ja) | 2022-09-12 |
CN112148655B (zh) | 2023-11-17 |
WO2020259080A1 (zh) | 2020-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8760204B2 (en) | Variation-tolerant periodic synchronizer | |
US9471091B2 (en) | Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled | |
KR101174234B1 (ko) | 직렬 데이터 수신 회로 장치 및 직렬 데이터 수신 방법 | |
US5539739A (en) | Asynchronous interface between parallel processor nodes | |
JP7360472B2 (ja) | マルチビットデータのクロスクロックドメインの処理方法と装置 | |
US8866511B2 (en) | Matrix phase detector | |
US9164134B2 (en) | High-resolution phase detector | |
US6516420B1 (en) | Data synchronizer using a parallel handshaking pipeline wherein validity indicators generate and send acknowledgement signals to a different clock domain | |
US20240111706A1 (en) | Frame alignment recovery for a high-speed signaling interconnect | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
US8631265B2 (en) | Synchronization circuit that facilitates multiple parallel reads and writes | |
Ono et al. | A modular synchronizing FIFO for NoCs | |
US7444448B2 (en) | Data bus mechanism for dynamic source synchronized sampling adjust | |
JP2008172657A (ja) | 受信装置 | |
US8711018B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
CN113491082A (zh) | 一种数据处理装置 | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
US20150016579A1 (en) | Clock and data recovery device, sampler and sampling method thereof | |
JP2022530591A (ja) | マルチチップモジュール上の物理レイヤインタフェースに対するデスキュー方法 | |
CN115202991B (zh) | 一种OpenLDI接口实时自监控***及方法 | |
US7116740B1 (en) | Method and system for providing clock signals | |
Abasaheb et al. | Design of Mesochronous Dual Clock Fifo Buffer with Modified Synchronizer Circuit | |
EP1188108A1 (en) | Two clock domain pulse to pulse synchronizer | |
CN117971756A (zh) | 一种时钟相位的确定方法、装置、电子设备及存储介质 | |
JPH08316942A (ja) | 非同期データ伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211012 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220928 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20221207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7360472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |