JP7359798B2 - 分散コンピュータシステムにおける少なくとも1つのプログラマブルゲート装置をプログラミングする方法 - Google Patents
分散コンピュータシステムにおける少なくとも1つのプログラマブルゲート装置をプログラミングする方法 Download PDFInfo
- Publication number
- JP7359798B2 JP7359798B2 JP2021053541A JP2021053541A JP7359798B2 JP 7359798 B2 JP7359798 B2 JP 7359798B2 JP 2021053541 A JP2021053541 A JP 2021053541A JP 2021053541 A JP2021053541 A JP 2021053541A JP 7359798 B2 JP7359798 B2 JP 7359798B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- programmable gate
- gate device
- user
- bitstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/34—Graphical or visual programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/27—Replication, distribution or synchronisation of data between databases or within a distributed database system; Distributed database system architectures therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/38—Creation or generation of source code for implementing user interfaces
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/40—Bus coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Description
Claims (12)
- 分散コンピュータシステム(32)における少なくとも1つのプログラマブルゲート装置をプログラミングする方法であって、前記方法は、
前記分散コンピュータシステム(32)におけるプログラマブルゲート周辺装置をプログラミングするためのコンフィグレーションソフトウェアを準備する方法ステップと、
前記分散コンピュータシステム(32)の周辺装置に、第1のプログラマブルゲート装置(2)を統合する方法ステップと、
を含み、
前記第1のプログラマブルゲート装置(2)は、第1の読み出し専用メモリ(4)からビットストリームを読み出し、読み出したビットストリームの規定にしたがった論理回路を前記第1のプログラマブルゲート装置(2)上に構成するように構成されている方法において、前記方法は、
第1のユーザロジック(36a)を前記第1のプログラマブルゲート装置(2)上に構成するための第1のユーザビットストリーム(34a)を前記コンフィグレーションソフトウェアから受け取って前記第1の読み出し専用メモリ(4)に記憶するように構成された第1のコンフィグレーションロジック(20a)を、前記第1のプログラマブルゲート装置(2)上に構成する方法ステップと、
前記第1のユーザビットストリーム(34a)を、前記コンフィグレーションソフトウェアから前記分散コンピュータシステムの少なくとも1つのデータ線路を介して前記第1のコンフィグレーションロジック(20a)に伝送し、前記第1のコンフィグレーションロジック(20a)により、前記第1のユーザビットストリーム(34a)を前記第1の読み出し専用メモリ(4)に記憶する方法ステップと、
前記第1のユーザビットストリーム(34a)を用いて、前記第1のユーザロジック(36a)を前記第1のプログラマブルゲート装置(2)上に構成する方法ステップと、
を含むことを特徴とする方法。 - 前記第1のコンフィグレーションロジック(20a)は、前記第1のユーザロジック(36a)の構成をトリガする、
請求項1記載の方法。 - 前記第1のプログラマブルゲート装置(2)の専用のプログラミングインタフェース(18a)、特にJTAGインタフェースによって、前記第1のコンフィグレーションロジック(20a)を前記第1のプログラマブルゲート装置(2)上に構成するための初期ビットストリーム(12)を、前記第1の読み出し専用メモリ(4)に記憶し、
前記専用のプログラミングインタフェース(18a)とは同一でない、前記第1のプログラマブルゲート装置(2)のデータインタフェース(10a)により、前記第1のユーザビットストリーム(34a)を前記第1のコンフィグレーションロジック(20a)に伝送する、
請求項1記載の方法。 - 前記第1のユーザロジック(36a)が前記第1のプログラマブルゲート装置(2)上に構成された後に、前記第1のコンフィグレーションロジック(20a)または前記初期ビットストリーム(12)が残留する、
請求項3記載の方法。 - 前記方法は、
前記第1のユーザロジック(36a)により、前記分散コンピュータシステム(32)から前記第1のプログラマブルゲート装置(2)へ供給される入力データを監視し、前記入力データのなかから前記第1のプログラマブルゲート装置(2)を新たに構成するためのリセット命令を識別するように構成された第1の監視ロジック(40)を、前記第1のプログラマブルゲート装置(2)上に構成する方法ステップと、
前記リセット命令を、前記コンフィグレーションソフトウェアから前記分散コンピュータシステム(32)の少なくとも1つのデータ線路を介して前記第1の監視ロジック(40)に伝送する方法ステップと、
前記第1の監視ロジック(40)により、前記リセット命令が識別されたことに応じて、初期状態を再形成する方法ステップであって、前記初期状態では、前記第1のプログラマブルゲート装置上の前記第1のコンフィグレーションロジック(20a)が、新たなユーザロジックを前記第1のプログラマブルゲート装置(2)上に構成するための新たなユーザビットストリームを前記コンフィグレーションソフトウェアから受け取って前記第1の読み出し専用メモリ(4)に記憶するように構成されている方法ステップと、
を含む、
請求項4記載の方法。 - 前記初期ビットストリーム(12)は、前記第1の読み出し専用メモリ(4)の第1のメモリスロット(50)に残留し、前記第1のユーザビットストリーム(34a)は、前記第1の読み出し専用メモリ(4)の第2のメモリスロット(52)に残留し、
前記第1のプログラマブルゲート装置(2)は、前記第1のメモリスロット(50)または前記第2のメモリスロット(52)からビットストリームを選択的に読み出し、読み出したビットストリームの規定にしたがった論理回路を前記第1のプログラマブルゲート装置(2)上に構成するように構成されており、
前記第1のプログラマブルゲート装置(2)は、前記第1のメモリスロット(50)内に記憶されているビットストリームを自動的に読み出し、前記第1のメモリスロット(50)内に記憶されていたビットストリームの規定にしたがった論理回路を前記第1のプログラマブルゲート装置(2)上に構成するように構成されている、
請求項4記載の方法。 - 前記第1の監視ロジック(40)は、前記第1のコンフィグレーションロジック(20a)と同一である、
請求項5記載の方法。 - 前記第1のプログラマブルゲート装置(2)は、前記分散コンピュータシステム(32)のスイッチオン後、前記初期ビットストリーム(12)を用いて、前記第1のプログラマブルゲート装置(2)上に前記第1のコンフィグレーションロジック(20a)を自動的に構成するように構成されている、
請求項3から7までのいずれか1項記載の方法。 - 前記方法は、
前記分散コンピュータシステム(32)の周辺装置に、第2のプログラマブルゲート装置(22)を統合する方法ステップを含み、
前記第2のプログラマブルゲート装置(22)は、第2の読み出し専用メモリ(23)からビットストリームを読み出し、読み出したビットストリームの規定にしたがった論理回路を前記第2のプログラマブルゲート装置(22)上に構成し、
前記方法は、
第2のユーザロジック(36b)を前記第2のプログラマブルゲート装置(22)上に構成するための第2のユーザビットストリーム(34b)を受け取って前記第2の読み出し専用メモリ(23)に記憶するように構成された第2のコンフィグレーションロジック(20b)を、前記第2のプログラマブルゲート装置(22)上に構成する方法ステップと、
前記第2のユーザビットストリーム(34b)を前記コンフィグレーションソフトウェアから受け取って前記分散コンピュータシステム(32)の少なくとも1つのデータ線路を介して前記第2のコンフィグレーションロジック(20b)に伝送するように構成されたプログラミングロジック(44)を、前記第1のプログラマブルゲート装置(2)上に構成する方法ステップと、
前記第2のユーザビットストリーム(34b)を前記コンフィグレーションソフトウェアから前記プログラミングロジック(44)に伝送する方法ステップと、
前記第1のユーザロジック(36a)を前記第1のプログラマブルゲート装置(2)上に構成する前に、前記第2のユーザビットストリーム(34b)を前記プログラミングロジック(44)から前記第2のコンフィグレーションロジック(20b)へ伝送する方法ステップと、
前記第2のユーザビットストリーム(34b)を用いて、前記第2のユーザロジック(36b)を前記第2のプログラマブルゲート装置(22)上に構成する方法ステップと、
を含む、
請求項1から8までのいずれか1項記載の方法。 - 前記方法は、
前記プログラミングロジック(44)により、前記第2のプログラマブルゲート装置(22)の少なくとも1つのステータスデータ、特にバスアドレスを読み込む方法ステップと、
前記第2のユーザロジック(36b)を前記第2のプログラマブルゲート装置(22)上に構成した後に、前記第2のプログラマブルゲート装置(22)の前記ステータスデータによって定義されているステータスを再形成する方法ステップと、
を含む、
請求項9記載の方法。 - 前記プログラミングロジック(44)は、前記第1のコンフィグレーションロジック(20a)と同一である、
請求項9または10記載の方法。 - 前記第1のコンフィグレーションロジック(20a)と前記第2のコンフィグレーションロジック(20b)とは、その技術的機能に関して同一である、
請求項9から11までのいずれか1項記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020108604.0 | 2020-03-27 | ||
DE102020108604 | 2020-03-27 | ||
DE102020116872.1 | 2020-06-26 | ||
DE102020116872.1A DE102020116872A1 (de) | 2020-03-27 | 2020-06-26 | Verfahren zur Programmierung einer programmierbaren Gatteranordnung in einem verteilten Computersystem |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021157801A JP2021157801A (ja) | 2021-10-07 |
JP7359798B2 true JP7359798B2 (ja) | 2023-10-11 |
Family
ID=77658887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021053541A Active JP7359798B2 (ja) | 2020-03-27 | 2021-03-26 | 分散コンピュータシステムにおける少なくとも1つのプログラマブルゲート装置をプログラミングする方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11442884B2 (ja) |
JP (1) | JP7359798B2 (ja) |
CN (1) | CN113448565A (ja) |
DE (1) | DE102020116872A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508617A (ja) | 2000-07-20 | 2004-03-18 | セロキシカ リミテッド | ソフトウェアが設計されたインターネット再構成可能ハードウェアのシステム、方法、及び製造物 |
US20050246520A1 (en) | 2004-04-30 | 2005-11-03 | Xilinx, Inc. | Reconfiguration port for dynamic reconfiguration-system monitor interface |
JP2018530025A (ja) | 2015-06-26 | 2018-10-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 高速で再構成可能な回路及び高帯域幅のメモリインタフェースを用いたコンピュータアーキテクチャ |
US20190044519A1 (en) | 2018-06-27 | 2019-02-07 | Intel Corporation | Embedded network on chip accessible to programmable logic fabric of programmable logic device in multi-dimensional die systems |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9930145D0 (en) * | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
US7095247B1 (en) * | 2004-03-25 | 2006-08-22 | Lattice Semiconductor Corporation | Configuring FPGAs and the like using one or more serial memory devices |
US7265578B1 (en) * | 2005-04-04 | 2007-09-04 | Lattice Semiconductor Corporation | In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device |
US7554357B2 (en) | 2006-02-03 | 2009-06-30 | Lattice Semiconductor Corporation | Efficient configuration of daisy-chained programmable logic devices |
EP2765528B1 (de) * | 2013-02-11 | 2018-11-14 | dSPACE digital signal processing and control engineering GmbH | Wahlfreier Zugriff auf Signalwerte eines FPGA zur Laufzeit |
US9658977B2 (en) * | 2013-03-15 | 2017-05-23 | Micron Technology, Inc. | High speed, parallel configuration of multiple field programmable gate arrays |
DE102015110729A1 (de) | 2014-07-21 | 2016-01-21 | Dspace Digital Signal Processing And Control Engineering Gmbh | Anordnung zur teilweisen Freigabe einer Debuggingschnittstelle |
-
2020
- 2020-06-26 DE DE102020116872.1A patent/DE102020116872A1/de active Pending
-
2021
- 2021-03-19 CN CN202110293727.3A patent/CN113448565A/zh active Pending
- 2021-03-26 JP JP2021053541A patent/JP7359798B2/ja active Active
- 2021-03-29 US US17/215,967 patent/US11442884B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508617A (ja) | 2000-07-20 | 2004-03-18 | セロキシカ リミテッド | ソフトウェアが設計されたインターネット再構成可能ハードウェアのシステム、方法、及び製造物 |
US20050246520A1 (en) | 2004-04-30 | 2005-11-03 | Xilinx, Inc. | Reconfiguration port for dynamic reconfiguration-system monitor interface |
JP2018530025A (ja) | 2015-06-26 | 2018-10-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 高速で再構成可能な回路及び高帯域幅のメモリインタフェースを用いたコンピュータアーキテクチャ |
US20190044519A1 (en) | 2018-06-27 | 2019-02-07 | Intel Corporation | Embedded network on chip accessible to programmable logic fabric of programmable logic device in multi-dimensional die systems |
Also Published As
Publication number | Publication date |
---|---|
US20210303501A1 (en) | 2021-09-30 |
US11442884B2 (en) | 2022-09-13 |
JP2021157801A (ja) | 2021-10-07 |
DE102020116872A1 (de) | 2021-09-30 |
CN113448565A (zh) | 2021-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6119181A (en) | I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures | |
US6721830B2 (en) | I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures | |
US6097211A (en) | Configuration memory integrated circuit | |
US4791603A (en) | Dynamically reconfigurable array logic | |
JP2000311156A (ja) | 再構成可能並列計算機 | |
JP7206130B2 (ja) | 適応型インターフェイスストレージ装置 | |
KR102483890B1 (ko) | 적응형 인터페이스 고 가용성 스토리지 장치 | |
JP2002073531A (ja) | フィールドプログラマブルゲートアレイ(fpga)におけるマルチマスタ・マルチスレーブシステムバス | |
CN1954304A (zh) | Pvdm(分组语音数据模块)通用总线协议 | |
JPH06187283A (ja) | カード | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
JP4209771B2 (ja) | 汎用コンピュータアーキテクチャ | |
CN107704285A (zh) | 现场可编程门阵列多版本配置芯片、***和方法 | |
JP2001117858A (ja) | データ処理装置 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
JP7359798B2 (ja) | 分散コンピュータシステムにおける少なくとも1つのプログラマブルゲート装置をプログラミングする方法 | |
US20080181242A1 (en) | Communications gateway between two entities | |
JP4664724B2 (ja) | 半導体集積回路装置および半導体集積回路装置の設計装置 | |
US7831754B1 (en) | Multiple communication channel configuration systems and methods | |
JP2014138382A (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
CN109144583A (zh) | 基于国产平台的主板信息获取方法、装置、***及设备 | |
US20060224922A1 (en) | Integrated circuit and method for sending requests | |
JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
CN114003116A (zh) | 复位电路、***、方法、电子设备及存储介质 | |
US7679400B2 (en) | System and method for local generation of programming data in a programmable device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7359798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |