JP7354550B2 - 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法 - Google Patents

半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法 Download PDF

Info

Publication number
JP7354550B2
JP7354550B2 JP2019021711A JP2019021711A JP7354550B2 JP 7354550 B2 JP7354550 B2 JP 7354550B2 JP 2019021711 A JP2019021711 A JP 2019021711A JP 2019021711 A JP2019021711 A JP 2019021711A JP 7354550 B2 JP7354550 B2 JP 7354550B2
Authority
JP
Japan
Prior art keywords
contact resistance
external connection
plating layer
conductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019021711A
Other languages
English (en)
Other versions
JP2020129610A (ja
Inventor
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019021711A priority Critical patent/JP7354550B2/ja
Priority to US16/735,696 priority patent/US11315867B2/en
Publication of JP2020129610A publication Critical patent/JP2020129610A/ja
Application granted granted Critical
Publication of JP7354550B2 publication Critical patent/JP7354550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/28—Clamped connections, spring connections
    • H01R4/30—Clamped connections, spring connections utilising a screw or nut clamping member
    • H01R4/34—Conductive members located under head of screw
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Description

本発明は、半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法に関する。
従来、半導体素子の外部接続端子では、外部接続端子の接触抵抗が高いことによる動作不良が問題となっていた。（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開平９－４５８３１号公報
接触抵抗が低い半導体モジュールの外部接続端子を提供する。
上記課題を解決するために、本発明の第１の態様においては、半導体モジュールの外部接続部を提供する。外部接続部は、上面および下面を有する導体と、導体の上面を覆うメッキ層と、導体の下面側に設けられ、導体を貫通するネジを受け入れるためのナットと、を備え、メッキ層は、上面視において、ナットの設けられた領域と重複する低接触抵抗領域と、低接触抵抗領域以外の領域である高接触抵抗領域とを有し、メッキ層は、高接触抵抗領域において、表面に凸部および凹部を有する。
凸部の頂面から凹部の底面までの深さは、１．５μｍ以上、２．５μｍ以下であってよい。
凸部は、２０μｍ以上１ｍｍ以下の幅を有してよい。
凸部は、上面視において、四辺形の形状を有してよい。
凸部は、上面視において、円形の形状を有してよい。
凹部は、２０μｍ以上１ｍｍ以下の幅を有してよい。
メッキ層は、ニッケルを含んでよい。
メッキ層は、低接触抵抗領域において、表面に凸部および凹部を有しなくともよい。
高接触抵抗領域において、メッキ層の表面から導体の上面までの深さは、低接触抵抗領域における深さと同一であってよい。
高接触抵抗領域において、メッキ層の表面から導体の上面までの深さは、低接触抵抗領域における深さより深くてもよい。
導体とメッキ層との間に設けられたパターン層を有してよい。
導体とメッキ層との間にパターン層を有しなくともよい。
本発明の第２の態様においては、半導体モジュールを提供する。半導体モジュールは、外部接続部と、筐体と、筐体に収容された絶縁基板と、外部接続部に電気的に接続され、絶縁基板の上方に設けられた半導体チップと、を備える。
本発明の第３の態様においては、半導体モジュールの外部接続端子を提供する。半導体モジュールの外部接続端子は、上面および下面を有する導体と、導体の上面を覆うメッキ層と、導体およびメッキ層を貫通して設けられたネジ穴と、を備える。メッキ層は、上面視において、ネジ穴の周りを取り囲む予め定められた広さの低接触抵抗領域と、低接触抵抗領域以外の領域である高接触抵抗領域とを有する。メッキ層は、高接触抵抗領域において、表面に凸部および凹部を有する。
本発明の第４の態様においては、半導体モジュールの外部接続端子の製造方法を提供する。半導体モジュールの外部接続端子の製造方法は、上面及び下面を有する導体を提供する段階と、導体の上面をメッキ層で覆う段階と、メッキ層の表面の予め定められた領域にパターン層を提供する段階と、パターン層をマスクとして用いて、メッキ層に逆スパッタリングを行う段階と、を備える。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体モジュール１００の上面の概略図である。 外部接続時における外部接続部２０の上面の拡大図である。 外部接続時における外部接続部２０の断面図である。 外部接続する前における外部接続部２０の上面の拡大図である。 外部接続部２０の断面の拡大図である。 外部接続部２０の表面における拡大図の一例を示す。 外部接続部２０の表面における拡大図の別例を示す。 外部接続部２０の断面図の一例を示す。 外部接続部２０の断面図の別例を示す。 外部接続部２０の断面図のさらなる別例を示す。 外部接続端子２５の製造方法の一例を示す 外部接続端子２５の製造方法の別例を示す。 外部接続端子２５の製造方法のさらなる別例を示す。 比較例に係る外部接続端子１５０の表面における接触抵抗の分布を示すヒストグラムである。 比較例に係る外部接続端子１５０の表面をエタノールで拭き取った後の接触抵抗の分布を示すヒストグラムである。 外部接続端子２５の接触抵抗の分布を示すヒストグラムである。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体モジュールの深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体チップの実装時における基板等への取り付け方向に限定されない。
図１Ａは、半導体モジュール１００の上面の概略図を示す。半導体モジュール１００は、筐体５０、筐体５０内に収容された半導体セル１０、および外部接続部２０を有する。本明細書において、図１Ａの上面視における矩形状の筐体５０の長辺方向をＸ軸とし、短辺方向をＹ軸とする。例えば、半導体モジュール１００は、インテリジェントパワーモジュール（ＩＰＭ）である。また、Ｘ軸方向とＹ軸方向に対し、右手系をなす方向であって、半導体モジュール１００において、半導体セル１０を有する側の方向をＺ軸方向とする。また、上面視とは、Ｚ軸の正の方向から半導体モジュール１００の方向を見た方向である。
半導体セル１０は、絶縁基板と、絶縁基板の上方に配置された複数個の半導体チップ１２を有する。絶縁基板は、絶縁板９２および回路層９４を含んでよい。半導体セル１０は、さらに導電部材９３を有してよい。導電部材９３は、例えばワイヤ、リボンやクリップなどである。絶縁板９２、回路層９４および半導体チップ１２はＺ軸方向に順に配置されてよい。半導体チップ１２は、金属酸化物電界効果トランジスタ（ＭＯＳ－ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ－ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）等のスイッチング素子を有する。ＲＣ－ＩＧＢＴは、ＩＧＢＴおよび還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）を同一のチップに含む素子である。また、半導体モジュール１００は、Ｕ相、Ｖ相、およびＷ相を有する三相インバータモジュールであってもよい。半導体セル１０における、回路層９４、半導体チップ１２および導電部材９３は電気的に接続され、ハーフブリッジ回路を構成してよい。回路層９４は、外部接続部２０と電気的に接続されてよい。
外部接続部２０は、半導体モジュール１００の主電流が入力または出力される。外部接続部２０は、半導体チップ１２と電気的に接続される。外部接続部２０に、電流が出力されるか入力されるかは、対応する半導体モジュール１００の使用目的に応じて設定され、いずれかに限定されるものではない。半導体モジュール１００が三相インバータモジュールである場合、外部接続部２０には、Ｕ相、Ｖ相、およびＷ相をそれぞれ駆動するための電流が入出力される。
筐体５０は、射出成形により形成可能な熱硬化型樹脂、または、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂、等の樹脂により成形される。筐体５０を成形する樹脂は、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂およびアクリル樹脂等から選択される１又は複数の高分子材料を含む。
底板９０は、半導体チップ１２が設置される絶縁基板の下方に設けられる。底板９０は、ＸＹ面と平行な平面を有する板状の金属板であってよい。一例として、底板９０は、アルミニウム、銅などを含む金属で形成される。
絶縁基板は、一例として、上面と下面を有する絶縁板９２と、絶縁板９２の上面に設けられた回路層９４と、下面に設けられた金属層（図示せず）とを順に含む積層基板であってよい。絶縁基板は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。絶縁板９２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてよい。回路層９４および金属層は、銅あるいは銅合金などの導電材料を含む板材であってよい。
図１Ｂは、外部接続時における外部接続部２０の上面の拡大図である。外部接続部２０は、バスバー３０により外部接続される。外部接続時とは、外部接続部およびバスバー３０がネジ３２で共締めされている状態を指す。外部接続部の周囲は筐体５０で囲まれている。
バスバー３０は、板状の導体である。バスバー３０は、導電性を有する、銅などの金属からなる板状部材であってよい。本例のバスバー３０は、外部接続部の全体を覆うように形成される。バスバー３０の上面視におけるサイズは、ネジ３２により共締めできるものであればこれに限定されない。
一例として、バスバー３０は、３ｍｍ以上の厚さを有する。このような厚さを有するバスバー３０は、半導体モジュール１００が８００Ａ以上の大電流を使用するパワーモジュールである場合にも電力を供給できる。
ネジ３２は、外部接続部２０とバスバー３０とを共締めする。ネジ３２は、ネジ頭３４を有する。一例として、ネジ頭３４は、円形の形状を有する。但し、ネジ頭３４の形状は円形に限定されるものでなく、六角形などの多角形構造であってよい。ネジ頭３４には、十字穴が設けられている。ネジ頭３４に設けられる穴の種類は十字穴に限定されない。一例として、ネジ３２の大きさは、Ｍ４ネジからＭ６ネジであってよい。
図１Ｃは、外部接続時における外部接続部２０の断面図である。筐体５０に設けられた外部接続部２０が示されている。図１Ｃは、図１ＢのＡ－Ａ'断面図の一例である。
外部接続部２０は、外部接続端子２５と、ナット４０と、を有する。外部接続端子２５は、上面６２および下面６４を有する導体６０と、導体６０の上面６２に設けられたメッキ層７０と、導体６０とメッキ層７０とを貫通して設けられたネジ穴３８と、を有する。半導体モジュール１００の筐体５０内には、導体６０の下面６４側に設けられたナット４０と、ナット４０を筐体５０内に封止する樹脂８０とが設けられている。外部接続部２０は、ネジ３２によってバスバー３０と共締めされて外部接続されている。ネジ３２およびナット４０は、鉄、銅、アルミニウムなどの合金から選択される金属により形成されるほか、強化プラスチックから形成されてもよい。
ネジ３２は、ネジ頭３４およびネジ部３６を有する。ネジ３２は、ネジ部３６がナット４０に締め込まれることによりバスバー３０を共締めする。ネジ３２は、ネジ穴３８を通過して外部接続端子２５の導体６０部分を貫通し、ナット４０のナット穴４２に締め込まれて、バスバー３０を外部接続端子２５と共締めする。
ナット４０は、外部接続端子２５の下面６４側に設けられている。ナット４０は、ネジ穴３８と、穴の中心の位置が共通であるナット穴４２を有する。ナット４０は、外部接続端子２５の下面６４の下方で筐体５０に設けられた収容部５１内に収容されて、ネジ穴３８およびナット穴４２の中心が共通する位置に固定される。
ナット４０は、一例として、樹脂８０により筐体５０の収容部５１内に樹脂封止されて固定される。ナット４０は、筐体５０内に設けられた開口を有する収容部５１に、樹脂８０を設けることなく、ナット４０が回転しないように嵌合されてよく、収容部５１に埋設されてもよい。また、ナット４０は、筐体５０と一体成型（インサート成形）されてもよい。ナット４０の固定位置の深さは、ネジ３２の長さ等、半導体モジュール１００全体の設計に応じて決定される。
ナット穴４２にネジ３２が締め込まれると、ナット４０およびネジ頭３４に挟みこまれる領域には、外部接続端子２５とバスバー３０とが押し付けられる方向に大きなトルクがかかる。即ち、後述する低接触抵抗領域２４には、ナット４０およびネジ頭３４による大きな締め付けトルクがかかる。
収容部５１とナット４０との間は、樹脂８０により封止されてよい。樹脂８０は、常温で固化しナットの位置を固定可能な材料であれば、材料は限定されない。
導体６０は、導電性の材料で設けられる。例えば、導体６０の材料は、銅である。
一例として、導体６０の上面６２から下面６４までの厚みは、１ｍｍである。導体６０は、ナット４０およびネジ頭３４からの締め付けトルクによる座屈に対し、十分な耐性を有する厚さに設定される。また、外部接続端子２５の半導体モジュール１００への電流が十分に送電可能な厚さに設定される。
以上のように、導体６０の厚さは、導体６０として選択される材料の剛性や導電性に応じて設定される。導体６０に別の材料が使用される場合には、導体６０に使用される材料の物性に応じて、異なる厚さに設定されてよい。
メッキ層７０は、導体６０の上面６２に設けられる。メッキ層７０は、導体６０を酸化や、衝撃による傷等の外部環境の影響から保護する。例えば、メッキ層７０は、導体６０の表面上に汚れが生じて接触抵抗が上昇するのを抑制する。メッキ層７０の材料は、一例としてニッケルメッキである。また、メッキ層７０は、無光沢ニッケル、銀、カッパスズ、または金等が用いられてよい。メッキ層７０としてニッケルメッキを用いる場合、汚れに強く、元素的に安定で腐食にも強く、硬度の高いメッキを低廉なコストで提供できる。
外部接続端子２５とバスバー３０との間には接触面が設けられる。より具体的には、外部接続端子２５のメッキ層７０とバスバー３０との間に接触面が設けられている。外部接続端子２５は、ネジ３２およびナット４０の間に作用する締め付けトルクによりバスバー３０に押し付けられる。締めつけトルクにより、バスバー３０に対する外部接続端子２５の接触抵抗が低減する。外部接続端子２５とバスバー３０との間の接触面は、接触抵抗の大きさに応じて高接触抵抗領域２２と低接触抵抗領域２４とに分けられる。
高接触抵抗領域２２は、外部接続端子２５とバスバー３０との間の接触抵抗が低接触抵抗領域２４より大きな領域である。例えば、高接触抵抗領域２２は、ナット４０が設けられていない領域である。即ち、高接触抵抗領域２２には、ネジ３２を締めることにより、バスバー３０に対して、低接触抵抗領域２４より小さな締め付けトルクが発生する。
低接触抵抗領域２４は、外部接続端子２５とバスバー３０との間の接触抵抗が高接触抵抗領域２２より小さな領域である。例えば、低接触抵抗領域２４は、ナット４０が設けられている領域である。即ち、低接触抵抗領域２４には、ネジ３２を締めることにより、バスバー３０に対して、高接触抵抗領域２２より大きな締め付けトルクが発生する。
低接触抵抗領域２４はネジ３２およびナット４０からの大きな締め付けトルクがかかる領域であるので、低接触抵抗領域２４は上面視においてネジ穴３８の周りを取り囲むように画定されてよい。一方で、高接触抵抗領域２２は、上面視において低接触抵抗領域２４の外周に低接触抵抗領域２４を取り囲むように画定されてよい。
本例の低接触抵抗領域２４は、ナット４０が設けられる領域により画定されている。ただし、低接触抵抗領域２４は、ネジ頭３４が設けられる領域により画定されてもよい。低接触抵抗領域２４は、上面視においてネジ頭３４の占める領域であってよく、またはナット４０の占める領域の直上であってもよい。また、ナット４０がプラスチックから形成される場合、ナット４０と筐体５０とが一体成型されると、ナット４０と筐体５０との境界の区別がなくなることがある。この場合には、低接触抵抗領域２４はネジ頭３４が設けられる領域により画定されてよい。
さらに、低接触抵抗領域２４は、上面視においてネジ頭３４の占める領域と、ナット４０の占める領域とが重複する領域であってもよい。ネジ頭３４の占める領域と、ナット４０の占める領域とが重複する領域には、特に大きな締め付けトルクがかかるので、低接触抵抗領域２４の接触抵抗が大きく低減できる。
あるいは、低接触抵抗領域２４は、ネジ頭３４またはナット４０が占める領域から境界を拡大された領域であって、締め付けトルクが付加される等高線により画定される領域であってもよい。予め定められた接触抵抗の低減目標値に応じて、領域を画定するための締め付けトルクの等高線が選択できる。
また、外部接続端子２５は、バスバー３０への接続時において、ネジ３２およびナット４０から低接触抵抗領域２４に大きな締め付けトルクがかかり易いように、全体が上面方向に凸の形状を有する。この場合には、高接触抵抗領域２２において、バスバー３０は、メッキ層７０との間に微小な間隙を有する。ただし、外部接続端子２５の上面は、平面であってもよい。
図１Ｄは、外部接続する前における外部接続部２０の上面の拡大図である。外部接続する前とは、外部接続端子２５にバスバー３０をネジ３２で共締めする前の状態を指す。半導体モジュール１００は、２５筐体５０内にナット４０を有する。外部接続端子２５は、ネジ穴３８を有し、ナット４０は、ネジ穴３８と中心の位置を共通とするナット穴４２を有する。
本例においては、低接触抵抗領域２４は、上面視におけるナット４０の占める領域によって画定される領域として描かれている。別の例においては、低接触抵抗領域２４は、上面視におけるネジ頭３４が占める領域によって画定されてもよい。さらに別の例においては、付加される締め付けトルクの大きさの等高線により画定される領域であってもよい。
外部接続端子２５に締め付けトルクをかける領域を広げ、外部接続端子２５全体に大きなトルクをかける場合、トルク全体が大きくなることによる外部接続端子２５の座屈を生じやすい。外部接続端子２５の座屈は、外部接続端子２５およびバスバー３０の間の共締めにゆるみを生じやすい。
外部接続端子２５の接触抵抗を下げるための他の手段として外部接続端子２５およびバスバー３０をなじませるべく、ネジ３２による共締めを繰り返す手段がある。この場合には、ネジ３２による共締めを繰り返す場合にも時間および手間がかかり、接触抵抗の低減量を試行のたびに一定にしづらい。
外部接続端子２５の接触抵抗を下げるためのさらに別の手段として、メッキ層７０に、ニッケルの代替として比較的柔らかい材料であるスズ等を使用する手段がある。この場合、外部接続端子２５およびバスバー３０の締結面の状態によらず、接触抵抗を低くできる。しかしながら、硬度の低い材料をメッキ層７０に用いる場合、接触面が汚れやすくなり、外部接続端子２５が傷および酸化に弱くなる。
図２Ａは、外部接続端子２５の断面の拡大図である。メッキ層７０は、高接触抵抗領域２２において、凸部７２および凹部７４を有する。本例のメッキ層７０は、３．０μｍから５．０μｍの厚さを有する。
高接触抵抗領域２２に凸部７２および凹部７４が設けられる場合、高接触抵抗領域２２の凸部７２は、メッキ層７０にトルクがかかったときに、凹部７４の方向へ広がるように変形する。この変形により、高接触抵抗領域２２における外部接続端子２５およびバスバー３０の接触部分の表面積が増大する。表面積の増大は、高接触抵抗領域２２の接触抵抗を低減する。凸部７２および凹部７４のサイズは、凸部７２が十分に変形できるように設定される。
深さＤｒは、凸部７２の頂面から凹部７４の底面までの深さを示す。深さＤｒは、１．５μｍ以上２μｍ以下であってよい。
凸部７２は、メッキ層７０の高接触抵抗領域２２の表面に正方格子の格子点状に配列される。ただし、凸部７２は、凸部７２の配置密度を調整したい場合等の設計の要求に応じて、異なるパターンに従って配置されてよい。
幅Ｗｐは、凸部７２の幅を示す。幅Ｗｐは、２０μｍ以上１ｍｍ以下であってよい。幅Ｗｐは、一例として、凸部７２の配列方向に沿った幅である。
幅Ｗｒは、凹部７４の幅を示す。即ち、幅Ｗｒは、隣接する凸部７２の間隔を示す。幅Ｗｒは、隣接する凸部７２の最短距離であってよい。幅Ｗｒは、２０μｍ以上１ｍｍ以下であってよい。一例において、幅Ｗｐと幅Ｗｒとの比率は１：１である。ただし、幅Ｗｐと幅Ｗｒは異なっていてもよい。
メッキ層７０は、幅Ｗｐおよび幅Ｗｒが適切に設定されることにより、締め付けトルクがかかった場合に凸部７２が十分に変形して、バスバー３０とメッキ層７０との接触面積を増大させる。これにより、バスバー３０とメッキ層７０との間の高接触抵抗領域２２における接触抵抗を低減できる。
一方、低接触抵抗領域２４では、ネジ３２およびナット４０の間に大きな締め付けトルクがかかる。従って、外部接続端子２５は、低接触抵抗領域２４においてバスバー３０に対し強く押さえつけられ、低接触抵抗領域２４における接触抵抗が低下している。従って、低接触抵抗領域２４において、メッキ層７０は、表面に凸部７２および凹部７４を有しなくともよい。
従って、高接触抵抗領域２２においてはメッキ層７０表面の凸部７２の変形により、低接触抵抗領域２４においてはネジ３２およびナット４０の間に大きな締め付けトルクにより、外部接続端子２５の接触抵抗がそれぞれ低減できる。このように、外部接続端子２５のバスバー３０に対する接触抵抗は、外部接続端子２５の表面全体にわたって低減できる。
図２Ｂは、外部接続部２０の表面における拡大図の一例を示す。凸部７２および凹部７４は、メッキ層７０に逆スパッタリングを行って凹部７４のメッキ層７０をエッチングすることで形成される。
凸部７２は、一例として、上面視において四辺形形状を有する。上面視における凸部７２同士の間隔を調整し易くなる。ただし、上面視における凸部７２の形状は、別の多角形形状であってもよい。凸部７２が正多角形形状である場合には、凸部の幅Ｗｐが調整しやすくなる。
また、凸部７２が四辺形形状を有する場合、凸部７２の形状は、正方形であってよい。凸部７２の縦方向および横方向の幅を等しく形成することで、凸部７２の変形がより均一になる。これにより、メッキ層７０のバスバー３０に対する接触抵抗が均一になる。また、凸部７２の幅Ｗｐおよび凹部７４の幅Ｗｒをともに一定間隔で規則的に配列しやすくなり、製造コストおよび工数を低減できる。
Ｂ－Ｂ'は、凸部７２の配列方向の直線であって、凹部７４を通過する直線である。図２Ａは、図２ＢのＢ－Ｂ'断面の一例である。
図２Ｃは、外部接続部２０の表面における拡大図の別の例を示す。本例のように、凸部７２は、上面視において、円形の形状を有してよい。
本例においても、凸部７２は、メッキ層７０の表面に正方格子の格子点状に配列されてよい。また、本例においては、メッキ層７０上に配置される円形の凸部７２の直径が、凸部７２の幅Ｗｐに相当する。本例においても、凸部７２の幅Ｗｐは、２０μｍ以上１ｍｍ以下であってよい。
Ｃ－Ｃ'は、配列される円形の凸部７２それぞれの中心を通り、凸部７２それぞれの直径と同一直線上にある直線であって、低接触抵抗領域２４を通過する直線である。図２ＣのＣ－Ｃ'断面も、図２ＢのＢ－Ｂ'断面と同様に、図２Ａの一例である。
図３Ａは、外部接続部２０の断面の一例である。高接触抵抗領域２２には凸部７２および凹部７４が等間隔に設けられている。低接触抵抗領域２４には凸部７２および凹部７４が設けられていない。
メッキ層７０は、低接触抵抗領域２４において、凸部７２と同じ厚みを有する。低接触抵抗領域２４では逆スパッタリングされていない。
図３Ｂは、外部接続部２０の断面図の別例を示す。図３Ａの例と、メッキ層７０の低接触抵抗領域２４が高接触抵抗領域２２の凹部と同一の高さに設けられる点で相違する。
メッキ層７０は、低接触抵抗領域２４において、凹部７４と同じ厚みを有する。即ち、低接触抵抗領域２４では逆スパッタリングされている。低接触抵抗領域２４におけるメッキ層７０の表面から導体６０までの深さは、高接触抵抗領域２２におけるメッキ層７０の表面、即ち凸部７２の頂面から、導体６０までの深さと同一である。
図３Ｃは、外部接続部２０の断面図のさらなる別例を示す。パターン層７６が導体６０とメッキ層７０との間に設けられる点で図３Ａおよび図３Ｂの例と相違する。本例においては、高接触抵抗領域２２の凸部７２および凹部７４は、逆スパッタリングを行うことなく設けることができる。
パターン層７６は、メッキ層７０の表面に凸部７２を設置する位置に配置される。即ち、パターン層７６は、図２Ｂおよび図２Ｃに示される凸部７２の配置パターンに従って設けられてよい。パターン層７６の材料は、メッキ層７０を設置した場合にパターン層７６自体が大きく変形しない材料であればよく、樹脂または金属などであってよい。
パターン層７６の幅は、凸部７２の幅Ｗｐを有する。また、パターン層７６同士の配置間隔は、凹部７４の幅Ｗｒで設けられる。この場合に、導体６０およびパターン層７６の上方にメッキ層７０を設けることにより、図２Ｂおよび図２Ｃに示される凸部７２を形成できる。
パターン層７６の高さは、凸部７２の頂面から凹部７４の底面までの深さＤｒと同一の高さで設けられる。この高さのパターン層７６に対し、メッキ層７０を導体６０およびパターン層７６の上方に設置してパターン層７６同士の間を埋めると、凸部７２が深さＤｒで設けられ、パターン層７６が外部接続端子２５の表面に露出しなくなる。ただし、パターン層７６は、異なる高さで設けられてもよい。
本例においては、導体６０の上面６２にパターン層７６を設けた後に、メッキ層７０によりパターン層７６および導体６０の上面６２が覆われる。この場合にも、上面視におけるメッキ層７０の配置は、パターン層７６の配置に依存する。
図４Ａは、外部接続端子２５の製造方法の一例を示す。本例の製造方法は、Ｓ１０２からＳ１１０までの段階を有する。
Ｓ１０２で、上面６２及び下面６４を有する導体６０が提供される。一例として、導体６０には、銅等の金属が用いられる。
Ｓ１０４において、導体６０の上面６２がメッキ層７０で覆われる。メッキ層７０は、ニッケルメッキであってよい。
Ｓ１０６において、メッキ層７０の表面の高接触抵抗領域２２および低接触抵抗領域２４に相当する領域の両方にパターン層７８が配置される。高接触抵抗領域２２においては、パターン層７８が一様に設けられる。また、低接触抵抗領域２４においては、パターン層７８が凸部７２に対応して設けられる。例えば、パターン層７８は、レジスト樹脂である。
Ｓ１０８において、パターン層７８をマスクとしてメッキ層７０に逆スパッタリングが行われる。逆スパッタリング処理においては、メッキ層７０上にイオンを射出することにより、メッキ層７０がエッチングされる。Ｓ１０８では、逆スパッタリングの深さは、凸部７２の頂面から凹部７４の底面の深さＤｒで行われる。深さＤｒは、１．５μｍ以上２μｍ以下であってよい。
パターン層７８は、逆スパッタリングのエッチングマスクとして用いられるので、パターン層７８の形状が、凸部７２および凹部７４の形状を決定する。凸部７２の形状は、四辺形形状であってよいし、異なる多角形形状であってもよく、円形形状であってもよい。
凸部７２の幅Ｗｐは、パターン層７８の幅に相当する。これは、凸部７２の形状が、マスクとして用いられるパターン層７８の形状に依存することによる。凹部７４の幅Ｗｒは、パターン層７８を配置する間隔に相当する。
Ｓ１１０において、パターン層７８が除去される。従って、導体６０およびメッキ層７０の間にはパターン層を含む何らの層も設けられない。Ｓ１０２からＳ１１０の処理では、低接触抵抗領域２４に相当する領域にもパターン層７８を配置した上で逆スパッタリングが行われる。本例のプロセスでは、逆スパッタリングにより高接触抵抗領域２２がエッチングされるので、凸部７２および凹部７４の形状を精密に調整できる。
さらにＳ１１０においては、完成した図３Ａの例の外部接続端子２５が筐体５０内に設置される。筐体５０内には、ナット４０が導体６０の下面６４側の、低接触抵抗領域２４に相当する位置に設けられ、ナット４０が樹脂８０により樹脂封止される。以上の処理により、完成した図３Ａの例の外部接続部２０が筐体５０内に設けられる。
図４Ｂは、外部接続端子２５の製造方法の別例を示す。本例の製造方法は、Ｓ２０２からＳ２１０までの段階を有する。
本例の製造方法は、Ｓ１０２からＳ１１０までの段階を有する製造方法と、Ｓ２０６において低接触抵抗領域２４に相当する領域にパターン層７８を配置しない点で相違する。本例の製造方法では、Ｓ２０８において、メッキ層７０の表面の低接触抵抗領域２４に相当する領域全体が逆スパッタリングによりエッチングされる。
本例の製造方法では、低接触抵抗領域２４に相当する領域全体が、高接触抵抗領域２２の凹部７４と同一の高さまでエッチングされる。従って、パターン層７８の除去後の低接触抵抗領域２４に相当する領域において、メッキ層７０の表面は、高接触抵抗領域２２におけるメッキ層７０の表面、即ち凸部７２の頂面からＤｒだけ低い面となる。本例の製造方法では、高接触抵抗領域２２において、メッキ層７０の表面、即ち凸部７２の頂面から導体６０の上面６２までの深さは、低接触抵抗領域２４におけるメッキ層７０の表面から導体６０の上面６２までの深さより深くなる。
Ｓ２１０でパターン層７８が除去される。Ｓ１０２からＳ１１０までの段階を有する製造方法およびＳ２０２からＳ２１０による製造方法では、パターン層７８が除去されるので、外部接続端子２５は、導体６０とメッキ層７０との間にパターン層７８を有しない。
さらに、Ｓ２１０においては、完成した図３Ｂの例の外部接続端子２５が筐体５０内に設置される。筐体５０内には、ナット４０が導体６０の下面６４側の、低接触抵抗領域２４に相当する位置に設けられ、ナット４０が樹脂８０により樹脂封止される。以上の処理により完成した図３Ｂの例の外部接続部２０が筐体５０内に設けられる。
図４Ｃは、外部接続端子２５の製造方法のさらなる別例を示す。本例の製造方法は、Ｓ３０２からＳ３１０までの段階を有する。
Ｓ３０２においては、Ｓ１０２およびＳ２０２と同様に上面６２及び下面６４を有する導体６０が提供される。一例として、導体６０には、銅等の金属が用いられる。
Ｓ３０４において、導体６０の上面６２にパターン層７６が配置される。凸部７２の形状は、四辺形形状であってよいし、異なる多角形形状であってもよく、円形形状であってもよい。
Ｓ３０６において、導体６０の上面６２およびパターン層７６の上方にメッキ層７０が提供される。メッキ層７０は、パターン層７６同士の間を埋めてもよく、パターン層７６同士の間を完全に埋めなくともよい。
高接触抵抗領域２２の凸部７２および凹部７４は、導体６０の上面６２およびパターン層７６の上方にメッキ層７０を提供することによって設けられる。従って、本例においては、逆スパッタリングを行わなくてもメッキ層７０の表面に凸部７２および凹部７４を設けることができる。
本例において、凸部７２の頂面から凹部７４の底面までの深さＤｒは、メッキ層を設ける深さによって決定される。深さＤｒは、１．５μｍ以上２．５μｍ以下であってよい。
凸部７２の形状は、Ｓ１０２からＳ１１０による製造方法およびＳ２０２からＳ２１０による製造方法と同様、パターン層７６の形状に相当する。これは、凸部７２がパターン層７６の上方にメッキ層７０を提供することによって設けられることによるものである。
凹部７４の幅は、Ｓ１０２からＳ１１０による製造方法およびＳ２０２からＳ２１０による製造方法と同様、Ｓ１０２からパターン層７６を配置する間隔に相当する。メッキ層７０がパターン層７６間を埋めるので、凹部７４の距離がパターン層７６間の距離に相当することによる。
Ｓ３０８において、完成した図３Ｃの例の外部接続端子２５が筐体５０内に設置される。筐体５０内には、ナット４０が導体６０の下面６４側の、低接触抵抗領域２４に相当する位置に設けられ、ナット４０が樹脂８０により樹脂封止される。以上の処理により完成した図３Ｃの例の外部接続部２０が筐体５０内に設けられる。
本例においては、凸部７２および凹部７４は、逆スパッタリングによらず製造できるので、プロセスを簡略化でき、コストの削減も可能である。本例の外部接続端子２５は、導体６０とメッキ層７０との間に設けられたパターン層７６を有する点で、Ｓ１０２からＳ１１０の製造方法およびＳ２０２からＳ２１０の製造方法により設けられる外部接続端子２５と相違する。
図５Ａは、比較例に係る外部接続端子１５０の表面における接触抵抗の分布を示すヒストグラムである。比較例の半導体モジュール５００においては、半導体モジュール１００の外部接続端子２５のように、外部接続端子１５０のメッキ層１５５の表面上に凸部７２および凹部７４が設けられていない点において相違する。このグラフは、外部接続端子１５０の表面において接触抵抗を測定し（測定数Ｎ＝１００）、接触抵抗値１０μΩごとに度数をカウントして棒グラフで示したものである。外部接続端子１５０、メッキ層１５５、および半導体モジュール５００は不図示である。
外部接続端子１５０の接触抵抗は、１２０μΩの値の広範囲にまで分布している。外部接続端子１５０の接触抵抗は、小さいほど好適である。特に、半導体モジュール５００が８００Ｖ以上の高電圧を使用する装置である場合には、数１０μΩオーダーの抵抗であっても発熱および電圧降下の原因となる。
人間の手指等で半導体モジュール５００およびメッキ層１５５に触れた場合、人間の皮脂に存在するカリウムやナトリウムと反応したシリコンにより生成されるシロキサンがメッキ層１５５に付着する。シロキサンは、メッキ層１５５の接触抵抗を増大させる主原因の一つとなる。
図５Ｂは、比較例に係る外部接続端子１５０の表面をエタノールで拭き取った後の接触抵抗の分布を示すヒストグラムである。このグラフは、外部接続端子１５０の表面において接触抵抗を測定し（測定数Ｎ＝１００）、接触抵抗２μΩごとに度数をカウントして棒グラフで示したものである。図５Ａの実験に用いた外部接続端子１５０の表面をエタノールで拭き取った後に、同様の測定を行い、同様の実験を行った結果が棒グラフで示されている。
外部接続端子１５０のメッキ層１５５上に生じたシロキサンは、エタノールで拭き取ることができる。エタノールでシロキサンを拭き取った後では、外部接続端子１５０のメッキ層１５５上の接触抵抗のカウント数は、２０μΩ以下の範囲に集中した。
図５Ｃは、外部接続端子２５の接触抵抗の分布を示すヒストグラムである。このグラフは、外部接続端子２５の表面において接触抵抗を測定し（測定数Ｎ＝１００）、接触抵抗１μΩごとに度数をカウントして棒グラフで示したものである。外部接続端子２５上をエタノールで拭かない場合に、接触抵抗が測定されている。
外部接続端子２５の高接触抵抗領域２２の接触抵抗は、表面に凸部７２および凹部７４が設けられることにより、ネジ３２およびナット４０の間にかかる締め付けトルクによってメッキ層７０が変形しやすくなっている。締め付けトルクをかけた場合に、凸部７２が変形してバスバー３０に押し付けられる。従って、外部接続端子２５の表面にわたって締め付けトルクの分布差があっても、高接触抵抗領域２２の接触抵抗を十分に低減できる。
外部接続端子２５の低接触抵抗領域２４の接触抵抗は、締め付けトルクにより、十分に低減される。従って、高接触抵抗領域２２および低接触抵抗領域２４のいずれにおいても接触抵抗が低減される。
外部接続端子２５を用いる場合には、エタノールによるシロキサンの拭き取り操作を省略した場合であっても、接触抵抗が５μΩ以下に集中する。図５Ｃは、凸部７２の幅Ｗｐ＝１００μｍ、凹部７４の幅Ｗｒ＝１００μｍの場合の実験結果である。凸部７２の幅Ｗｐが２０μｍ以上１ｍｍ以下、凹部７４の幅Ｗｒが２０μｍ以上１ｍｍ以下の場合において、接触抵抗は５μΩ以下の範囲に集中する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体セル、１２・・・半導体チップ、２０・・・外部接続部、２５・・・外部接続端子、２２・・・高接触抵抗領域、２４・・・低接触抵抗領域、３０・・・バスバー、３２・・・ネジ、３４・・・ネジ頭、３６・・・ネジ部、３８・・・ネジ穴、４０・・・ナット、４２・・・ナット穴、５０・・・筐体、５１・・・収容部、６０・・・導体、６２・・・上面、６４・・・下面、７０・・・メッキ層、７２・・・凸部、７４・・・凹部、７６・・・パターン層、７８・・・パターン層、８０・・・樹脂、９０・・・底板、９２・・・絶縁板、９４・・・回路層、９３・・・導電部材、１００・・・半導体モジュール、１５０・・・外部接続端子、１５５・・・メッキ層、５００・・・半導体モジュール

Claims (17)

  1. 半導体モジュールの外部接続部であって、
    上面および下面を有する導体と、
    前記導体の前記上面を覆うメッキ層と、
    前記導体の前記下面側に設けられ、前記導体を貫通するネジを受け入れるためのナットと、を備え、
    前記メッキ層は、上面視において、前記ナットの設けられた領域と重複する低接触抵抗領域と、前記低接触抵抗領域以外の領域である高接触抵抗領域とを有し、
    前記高接触抵抗領域は、上面視において、前記ナットの設けられた前記領域と重複しない領域に設けられており、
    前記メッキ層は、前記高接触抵抗領域において、表面に凸部および凹部を有し、
    前記凸部の頂面から前記凹部の底面までの深さは、１．５μｍ以上、２．５μｍ以下である、
    外部接続部。
  2. 前記凸部は、２０μｍ以上１ｍｍ以下の幅を有する、請求項１に記載の外部接続部。
  3. 前記凸部は、上面視において、四辺形の形状を有する、請求項１または２に記載の外部接続部。
  4. 前記凸部は、上面視において、円形の形状を有する、請求項１または２に記載の外部接続部。
  5. 半導体モジュールの外部接続部であって、
    上面および下面を有する導体と、
    前記導体の前記上面を覆うメッキ層と、
    前記導体の前記下面側に設けられ、前記導体を貫通するネジを受け入れるためのナットと、を備え、
    前記メッキ層は、上面視において、前記ナットの設けられた領域と重複する低接触抵抗領域と、前記低接触抵抗領域以外の領域である高接触抵抗領域とを有し、
    前記高接触抵抗領域は、上面視において、前記ナットの設けられた前記領域と重複しない領域に設けられており、
    前記メッキ層は、前記高接触抵抗領域において、表面に凸部および凹部を有し、
    前記凸部は、上面視において、円形の形状を有する、
    外部接続部。
  6. 前記凹部は、２０μｍ以上１ｍｍ以下の幅を有する、請求項１または２に記載の外部接続部。
  7. 前記メッキ層は、ニッケルを含む、請求項１から３のいずれか一項に記載の外部接続部。
  8. 前記メッキ層は、前記低接触抵抗領域において、表面に前記凸部および前記凹部を有しない、請求項１から５のいずれか一項に記載の外部接続部。
  9. 前記高接触抵抗領域において、前記メッキ層の表面から前記導体の前記上面までの深さは、前記低接触抵抗領域における深さと同一である、請求項１から６のいずれか一項に記載の外部接続部。
  10. 前記高接触抵抗領域において、前記メッキ層の表面から前記導体の前記上面までの深さは、前記低接触抵抗領域における深さより深い、請求項１から６のいずれか一項に記載の外部接続部。
  11. 半導体モジュールの外部接続部であって、
    上面および下面を有する導体と、
    前記導体の前記上面を覆うメッキ層と、
    前記導体の前記下面側に設けられ、前記導体を貫通するネジを受け入れるためのナットと、を備え、
    前記メッキ層は、上面視において、前記ナットの設けられた領域と重複する低接触抵抗領域と、前記低接触抵抗領域以外の領域である高接触抵抗領域とを有し、
    前記高接触抵抗領域は、上面視において、前記ナットの設けられた前記領域と重複しない領域に設けられており、
    前記メッキ層は、前記高接触抵抗領域において、表面に凸部および凹部を有し、
    前記高接触抵抗領域において、前記メッキ層の表面から前記導体の前記上面までの深さは、前記低接触抵抗領域における深さより深い、
    外部接続部。
  12. 前記導体と前記メッキ層との間に設けられたパターン層を有する、請求項１から１１のいずれか一項に記載の外部接続部。
  13. 半導体モジュールの外部接続部であって、
    上面および下面を有する導体と、
    前記導体の前記上面を覆うメッキ層と、
    前記導体の前記下面側に設けられ、前記導体を貫通するネジを受け入れるためのナットと、を備え、
    前記メッキ層は、上面視において、前記ナットの設けられた領域と重複する低接触抵抗領域と、前記低接触抵抗領域以外の領域である高接触抵抗領域とを有し、
    前記高接触抵抗領域は、上面視において、前記ナットの設けられた前記領域と重複しない領域に設けられており、
    前記メッキ層は、前記高接触抵抗領域において、表面に凸部および凹部を有し、
    前記導体と前記メッキ層との間に設けられたパターン層を有する、
    外部接続部。
  14. 前記導体と前記メッキ層との間にパターン層を有しない、請求項１から１１のいずれか一項に記載の外部接続部。
  15. 請求項１から１４のいずれか一項に記載の外部接続部と、
    筐体と、
    前記筐体に収容された絶縁基板と、
    前記外部接続部に電気的に接続され、前記絶縁基板の上方に設けられた半導体チップと、を備える半導体モジュール。
  16. 半導体モジュールの外部接続端子であって、
    上面および下面を有する導体と、
    前記導体の前記上面を覆うメッキ層と、
    前記導体および前記メッキ層を貫通して設けられたネジ穴と、を備え、
    前記メッキ層は、上面視において、前記ネジ穴の周りを取り囲む低接触抵抗領域と、前記低接触抵抗領域を取り囲む高接触抵抗領域とを有し、
    前記メッキ層は、前記高接触抵抗領域において、表面に凸部および凹部を有し、
    前記凸部の頂面から前記凹部の底面までの深さは、１．５μｍ以上、２．５μｍ以下である、
    外部接続端子。
  17. 上面及び下面を有する導体を提供する段階と、
    前記導体の前記上面をメッキ層で覆う段階と、
    前記メッキ層の表面の予め定められた領域にパターン層を提供する段階と、
    前記パターン層をマスクとして用いて、前記メッキ層に逆スパッタリングを行う段階と、を備える、半導体モジュールの外部接続端子の製造方法。
JP2019021711A 2019-02-08 2019-02-08 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法 Active JP7354550B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019021711A JP7354550B2 (ja) 2019-02-08 2019-02-08 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
US16/735,696 US11315867B2 (en) 2019-02-08 2020-01-07 External connection part of semiconductor module, semiconductor module, external connection terminal, and manufacturing method of external connection terminal of semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021711A JP7354550B2 (ja) 2019-02-08 2019-02-08 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法

Publications (2)

Publication Number Publication Date
JP2020129610A JP2020129610A (ja) 2020-08-27
JP7354550B2 true JP7354550B2 (ja) 2023-10-03

Family

ID=71944626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021711A Active JP7354550B2 (ja) 2019-02-08 2019-02-08 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法

Country Status (2)

Country Link
US (1) US11315867B2 (ja)
JP (1) JP7354550B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6740959B2 (ja) * 2017-05-17 2020-08-19 株式会社オートネットワーク技術研究所 回路装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259791A (ja) 2003-02-25 2004-09-16 Hitachi Ltd パワー半導体モジュール
JP2005213573A (ja) 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 粗化銅めっき液及びそのめっき方法
JP2006049698A (ja) 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2006066597A (ja) 2004-08-26 2006-03-09 Ibiden Co Ltd プリント配線板
JP2012038563A (ja) 2010-08-06 2012-02-23 Auto Network Gijutsu Kenkyusho:Kk 電気的接続構造
JP3193133U (ja) 2014-07-07 2014-09-18 住友電気工業株式会社 半導体モジュール
JP2018037139A (ja) 2016-08-29 2018-03-08 株式会社豊田中央研究所 配線連結構造
JP2018046158A (ja) 2016-09-14 2018-03-22 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
WO2018154635A1 (ja) 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
WO2018207656A1 (ja) 2017-05-11 2018-11-15 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3486256T2 (de) * 1983-09-29 1994-05-11 Toshiba Kawasaki Kk Halbleiteranordnung in Druckpackung.
JPH0592971A (ja) 1991-09-30 1993-04-16 Kumiai Chem Ind Co Ltd ピリミジン誘導体及び除草剤
JPH06120390A (ja) * 1992-10-05 1994-04-28 Fuji Electric Co Ltd 樹脂封止形半導体装置の端子構造
JP3481735B2 (ja) 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JP4604387B2 (ja) 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259791A (ja) 2003-02-25 2004-09-16 Hitachi Ltd パワー半導体モジュール
JP2005213573A (ja) 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 粗化銅めっき液及びそのめっき方法
JP2006049698A (ja) 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2006066597A (ja) 2004-08-26 2006-03-09 Ibiden Co Ltd プリント配線板
JP2012038563A (ja) 2010-08-06 2012-02-23 Auto Network Gijutsu Kenkyusho:Kk 電気的接続構造
JP3193133U (ja) 2014-07-07 2014-09-18 住友電気工業株式会社 半導体モジュール
JP2018037139A (ja) 2016-08-29 2018-03-08 株式会社豊田中央研究所 配線連結構造
JP2018046158A (ja) 2016-09-14 2018-03-22 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
WO2018154635A1 (ja) 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
WO2018207656A1 (ja) 2017-05-11 2018-11-15 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US20200083129A1 (en) 2017-05-11 2020-03-12 Mitsubishi Electric Corporation Power module, electric power conversion device, and method for producing power module

Also Published As

Publication number Publication date
US11315867B2 (en) 2022-04-26
US20200258834A1 (en) 2020-08-13
JP2020129610A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
JP5136343B2 (ja) 半導体装置
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP2003007966A (ja) 半導体装置
EP3100301B1 (en) Low profile, highly configurable, current sharing paralleled wide band gap power device power module
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US20120104621A1 (en) Power package module and method for fabricating the same
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP5096094B2 (ja) 回路装置
JP7354550B2 (ja) 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
JP5285347B2 (ja) 回路装置
JPH03108744A (ja) 樹脂封止型半導体装置
JP5720514B2 (ja) 半導体装置の製造方法
CN111066145A (zh) 半导体装置
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
CN114899153A (zh) 一种智能功率模块
US11462451B2 (en) Semiconductor device having terminals including heat dissipation portions, and method of manufacturing thereof
KR101443970B1 (ko) 전력 모듈 패키지
JP2004349300A (ja) 半導体装置及びその製造方法
JP2010010568A (ja) 回路装置
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
CN215578508U (zh) 半导体电路
JPH05343607A (ja) 混成集積回路装置
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
US20230031682A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150