JP7337517B2 - 光検出器及び距離測定装置 - Google Patents

Description

実施形態は、光検出器及び距離測定装置に関する。

対象物に照射したレーザの反射光を検出する光検出器、及び当該光検出器を備える距離測定装置が知られている。

特開２０１６－１８７０４１号公報 特開２０１８－４４９２３号公報

ＳＮ比の悪化を抑制しつつ、投受光系間のずれを調整する。

実施形態の光検出器は、基板上の第１領域に形成され、各々が複数の光検出素子を含む第１グループ及び第２グループと、上記第１グループ内の上記複数の光検出素子のうち複数の第１光検出素子を選択し、上記複数の第１光検出素子からの出力を積算するように構成された第１選択積算回路と、上記第２グループ内の上記複数の光検出素子のうち複数の第２光検出素子を選択し、上記複数の第２光検出素子からの出力を積算するように構成された第２選択積算回路と、を備える。上記第１選択積算回路及び上記第２選択積算回路は、上記基板上の上記第１領域の外において、第１方向に沿って上記第１領域と並ぶ第２領域に形成され、上記第１グループ及び上記第２グループは、上記第１方向と交差する第２方向に並ぶ。上記第１選択積算回路は、上記複数の第１光検出素子を上記第１グループ内の上記複数の光検出素子の部分として選択する場合、上記第１グループ内の上記複数の光検出素子のうち、上記複数の第１光検出素子からの出力を選択的に積算するように構成される。上記第２選択積算回路は、上記複数の第２光検出素子を上記第２グループ内の上記複数の光検出素子の部分として選択する場合、上記第２グループ内の上記複数の光検出素子のうち、上記複数の第２光検出素子からの出力を選択的に積算するように構成される。

第１実施形態に係る光検出器を含む距離測定装置の構成を説明するためのブロック図。 第１実施形態に係る光検出器の機能構成を説明するためのブロック図。 第１実施形態に係る光検出器の回路構成を説明するための回路図。 第１実施形態に係る光検出器の全体的なレイアウトを説明するための平面図。 第１実施形態に係る光検出器内のチャネルユニットと、当該チャネルユニットに対応する選択積算器と、のレイアウトを説明するための平面図。 第１実施形態に係る光検出器内の光検出素子の断面構造を説明するための断面図。 第１実施形態に係る光検出器内のスイッチ素子の断面構造を説明するための断面図。 第１実施形態に係る距離測定装置における距離測定処理を説明するための模式図。 第１実施形態に係る光検出器における反射光の検出範囲の選択処理を説明するための模式図。 第２実施形態に係る光検出器の回路構成を説明するための回路図。 第２実施形態に係る光検出器における反射光の検出範囲の選択処理を説明するための模式図。 第３実施形態に係る光検出器の機能構成を説明するためのブロック図。 第３実施形態に係る光検出器の回路構成を説明するための回路図。 第３実施形態に係る光検出器における反射光の検出範囲の選択処理を説明するための模式図。

以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。

１．第１実施形態
第１実施形態に係る光検出器と、当該光検出器を備える距離測定装置と、について説明する。第１実施形態に係る距離測定装置は、例えば、レーザを使用して対象物との距離を測定するＬｉＤＡＲ（：Light detection and ranging）であり、第１実施形態に係る光検出器は、例えば、半導体基板上に集積可能なフォトマルチプライヤ（Semiconductor photon-multiplier、特にＳｉＰＭ：Silicon photon-multiplier）である。

１．１ 構成
第１実施形態に係る光検出器を備える距離測定装置の構成について説明する。

１．１．１ 距離測定装置の構成
図１は、第１実施形態に係る距離測定装置の構成を説明するためのブロック図である。

図１に示すように、距離測定装置１は、対象物２との間の距離を測定可能に構成される。距離測定装置１は、例えば、図示しない車載システムの一部に相当し得る。対象物２は、例えば、距離測定装置１が搭載された乗用車の前方又は後方に存在する、他の乗用車、歩行者、及び障害物等の有形の物体である。

距離測定装置１は、制御計測回路１１、レーザ光源１２、スキャナ及び光学系１３、並びに光検出器１４を備える。

制御計測回路１１は、距離測定装置１の動作を全体的に制御する回路である。より具体的には、制御計測回路１１は、レーザ光源１２に対して発振信号を送出し、レーザ光源１２によるレーザ出射を制御する。制御計測回路１１は、スキャナ及び光学系１３に対して走査信号を送出してスキャナ及び光学系１３を物理的又は光学的に駆動させ、対象物２に投射されるレーザの走査方向を制御する。制御計測回路１１は、光検出器１４に対して選択信号を送出して、光検出器１４内に照射される光を検出する光検出素子を選択する。また、制御計測回路１１は、光検出器１４からの光の検出結果として出力信号を受けると、当該出力信号に基づいて対象物２との間の距離を算出し、当該算出した距離を含む距離データを出力する。

レーザ光源１２は、制御計測回路１１からの発振信号に基づいてレーザを出射し、スキャナ及び光学系１３に出力する。レーザは、例えば、パルスレーザであり、所定のパルス幅及び周期で出射される。

スキャナ及び光学系１３は、例えば、スキャナ、並びに投光系及び受光系を含む光学系を含む。スキャナ及び光学系１３は、制御計測回路１１からの走査信号に基づいて内部のスキャナを駆動することにより、投光系を介して距離測定装置１の外部へ出射されるレーザの出射方向を変更可能に構成される。より具体的には、例えば、スキャナ及び光学系１３は、１次元走査系を含み、当該１次元走査系によるレーザ走査を複数回繰り返すことによって所定の２次元範囲に対して網羅的にレーザを出射可能に構成される。なお、スキャナ及び光学系１３のスキャナは、投光系が搭載されたステージ（図示せず）を回転することによってレーザを走査可能に構成されてもよく、光学系を構成するミラーを駆動することによってレーザを走査可能に構成されてもよい。

また、スキャナ及び光学系１３の受光系は、出射されたレーザが対象物２に反射して発生する反射光を含む光を光検出器１４へと集光する。スキャナ及び光学系１３の受光系は、反射光の他に、環境光や迷光（装置内部で発生する光）も受光するが、後者の光はノイズに該当する。以下、簡単のため、環境光も合わせて、単に「反射光」と呼ぶ。

光検出器１４は、スキャナ及び光学系１３から反射光を受けると、例えば、レーザ光源１２の出射するパルスレーザの周期毎に、当該反射光に含まれる光子の数に応じた電子を生成する。第１実施形態に係る光検出器１４は、例えば、光子１個に対して約十万倍の電子を生成可能に構成される。光検出器１４は、生成した電子の数に応じて出力信号を生成し、制御計測回路１１に出力する。光検出器１４の構成の詳細については、後述する。

１．１．２ 光検出器の構成
次に、第１実施形態に係る光検出器の構成について説明する。

まず、図２を参照して、第１実施形態に係る光検出器の機能構成について説明する。

図２に示すように、光検出器１４は、複数のチャネルユニット（グループ）ＣＨＵ（ＣＨＵ１、ＣＨＵ２、…、ＣＨＵｎ）及び複数の選択器及び積算器（以下、説明の便宜上、単に「選択積算器」とも呼ぶ）ＸＦＲ（ＸＦＲ１、ＸＦＲ２、…、ＸＦＲｎ）を含む（ｎは、２以上の整数）。選択積算器ＸＦＲｉは、チャネルユニットＣＨＵｉに対応する（１≦ｉ≦ｎ）。

複数のチャネルユニットＣＨＵの各々は、複数のセルユニットＣＵ（ＣＵ１、ＣＵ２、…、ＣＵｍ）を含む（ｍは、２以上の整数）。複数のセルユニットＣＵの各々は、複数の光検出素子（検出セル）ＤＣ（ＤＣ１、ＤＣ２、…、ＤＣｋ）を含む（ｋは、２以上の整数）。

選択積算器ＸＦＲｉは、複数の選択器Ｓ（Ｓ１、Ｓ２、…、Ｓｍ）と、積算器ＩＧｉと、を含む。選択積算器ＸＦＲｉ内の選択器Ｓｊは、対応するチャネルユニットＣＨＵｉ内のセルユニットＣＵｊに対応する（１≦ｊ≦ｍ）。

チャネルユニットＣＨＵｉ内のセルユニットＣＵｊ内の全ての光検出素子ＤＣの第１端は接地され、第２端は対応する選択積算器ＸＦＲｉ内の選択器Ｓｊの第１端に共通接続される。選択器Ｓは、選択信号に基づいて、機能的に信号を通すか、通さないかの状態を選択できる電子回路である。選択積算器ＸＦＲｉ内の全ての選択器Ｓの第２端は、機能的に積算を行う積算器ＩＧｉに入力されてその出力は出力ノードＣＨｏｕｔｉに接続される。また、複数の選択積算器ＸＦＲの各々の選択器Ｓｊは、選択信号の供給元として同一の選択ノードＳＥＬｊに共通接続される。

以上のように構成することにより、選択ノードＳＥＬｊを介して選択されたスイッチ素子Ｔｊを介して、各チャネルユニットＣＨＵｉ内のうちのスイッチ素子Ｔｊに対応するセルユニットＣＵｊが、出力ノードＣＨоｕｔｊに接続され、セルユニットＣＵｊの出力が出力ノードＣＨｏｕｔｊの出力に加算される。言い換えると、選択ノードＳＥＬｊは、チャネルユニットＣＨＵｉについて、出力ノードＣＨоｕｔｉに出力されるセルユニットＣＵｊを選択することができる。

次に、図３を参照して、第１実施形態に係る光検出器の回路構成について説明する。図３は、図２に対応し、図２に示した光検出器１４の機能構成を具体的な回路構成に落とし込んだものの一例である。

図３に示すように、複数の光検出素子ＤＣの各々は、例えば、直列に接続されたダイオードＡＰＤ及びクエンチ抵抗ＱＤを含む。

ダイオードＡＰＤは、例えば、アバランシェフォトダイオード（Avalanche photo diode）であり、バイアス電源に接続された入力端と、クエンチ抵抗ＱＤの第１端に接続された出力端と、を含む。光検出器１４内の全てのダイオードＡＰＤの入力端は、同一電圧に接続されており、各々の出力端に対して、アバランシェ降伏（avalanche break down）の降伏電圧以上（例えば－３０Ｖ程度）にバイアスされる。これにより、ダイオードＡＰＤは、スキャナ及び光学系１３からの反射光を受けると、アバランシェ降伏を起こすことにより、ガイガー放電（Geiger discharge）を発生させることができる。

クエンチ抵抗ＱＤは、アバランシェ降伏を起こしたダイオードＡＰＤの両端の電位差を降伏電圧以下に抑制するクエンチ抵抗として機能する。なお、１個のクエンチ抵抗ＱＤに代えて、クエンチングをより高速に行うアクティブ・クエンチ回路を使用する構成でも構わない。すなわち、以下の説明において、クエンチ抵抗ＱＤをアクティブ・クエンチ回路と置き換え、クエンチ抵抗ＱＤの出力端をアクティブ・クエンチ回路の出力端と読み替えてもよい。クエンチ抵抗ＱＤの場合、出力信号はアナログ電流信号となるが、アクティブ・クエンチ回路の場合は、出力信号がデジタル信号となる場合もある。クエンチ抵抗ＱＤ等により、ダイオードＡＰＤは、ガイガー放電を停止することができ、一定時間の後に反射光を受光することにより、再びガイガー放電を発生させることができる。ダイオードＡＰＤがガイガー放電を発生させてから再びガイガー放電を発生できるようになるまでの時間は、上述のレーザパルスの周期と比べて極めて小さいことにより、周期的な計測を実行可能になる。以下の説明では、当該計測の周期を「計測周期」とも呼ぶ。

複数の選択積算器ＸＦＲの各々は、複数のスイッチ素子Ｔ（Ｔ１、Ｔ２、…、Ｔｍ）を含む。選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊは、対応するチャネルユニットＣＨＵｉ内のセルユニットＣＵｊに対応する（１≦ｊ≦ｍ）。スイッチ素子Ｔは、例えば、図２における選択器Ｓに対応し、ｐ型の極性を有するＭＯＳ（metal-oxide-semiconductor）トランジスタである。

チャネルユニットＣＨＵｉ内のセルユニットＣＵｊ内の全てのクエンチ抵抗ＱＤの第２端は、対応する選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊの第１端に共通接続される。また、複数の選択積算器ＸＦＲの各々のスイッチ素子Ｔｊは、同一の選択ノードＳＥＬｊに共通接続される。選択積算器ＸＦＲｉ内の全てのスイッチ素子Ｔの第２端は、出力ノードＣＨоｕｔｉに並列接続される。このように、スイッチ素子Ｔを並列接続することにより、電流信号を積算することができ、積算器ＩＧと等価な回路を構成することができる。

なお、出力ノードＣＨоｕｔには、例えば、０Ｖ～数Ｖ程度の電位に設定される。これにより、スイッチ素子Ｔがオン状態となった際、光検出素子ＤＣ内のダイオードＡＰＤには、アバランシェ降伏を発生させることができる程度の逆バイアスが印加される。このため、光検出器１４内のチャネルユニットＣＨＵｉは、計測周期毎に、選択されたセルユニットＣＵｊ内の複数の光検出素子ＤＣにおいて発生した電流の合計を、出力ノードＣＨоｕｔｉに出力することができる。

１．１．３ 距離測定装置のレイアウト
次に、第１実施形態に係る光検出器のレイアウトを図４及び図５に示される平面図を用いて説明する。図４では、複数のチャネルユニットＣＨＵ及び複数の選択積算器ＸＦＲの全体的なレイアウトが示される。図５では、図４に示された全体的なレイアウトのうち、或るチャネルユニットＣＨＵｉ及び選択積算器ＸＦＲｉの組の一部分の詳細なレイアウトが示される。

まず、図４を参照して、複数のチャネルユニットＣＨＵ及び複数の選択積算器ＸＦＲの全体的なレイアウトについて説明する。

図４に示すように、光検出器１４は、半導体基板２０上に形成される。以下の説明では、半導体基板２０の上面は、互いに垂直に交差するＸ軸とＹ軸の張るＸＹ平面に沿って広がるものし、当該ＸＹ平面に対して垂直な軸をＺ軸とする。そして、半導体基板２０内から上面に向かう方向がＺ軸正方向となるようなＸＹＺ右手系が定義される。なお、Ｚ軸は、例えば、スキャナ及び光学系１３からの反射光の入射軸に一致し得る。

半導体基板２０上において、光検出器１４は、２つの互いに重複しない領域、すなわち、センサ領域ＳｅＲ及びスイッチ領域ＳｗＲを有する。センサ領域ＳｅＲは、例えば、平面視において半導体基板２０上の全てのチャネルユニットＣＨＵを内包する最小の矩形として定義される。スイッチ領域ＳｗＲは、例えば、平面視において半導体基板２０上の全ての選択積算器ＸＦＲを内包する最小の矩形として定義される。センサ領域ＳｅＲ及びスイッチ領域ＳｗＲは、例えば、Ｘ軸に沿って並ぶ。

センサ領域ＳｅＲ内において、複数のチャネルユニットＣＨＵは、例えば、Ｙ軸に沿って並ぶ。チャネルユニットＣＨＵｉ内において、複数のセルユニットＣＵは、例えば、Ｘ軸に沿って並ぶ。各々が対応するチャネルユニットＣＨＵｉ内に含まれる複数のセルユニットＣＵｊ同士は、Ｙ軸に沿って並ぶ。

セルユニットＣＵｊ内において、複数の光検出素子ＤＣは、例えば、Ｙ軸に沿って並ぶ。各々が対応するセルユニットＣＵｊ内に含まれる複数の光検出素子ＤＣ同士は、Ｘ軸に沿って並ぶ。

以上のように配置されることにより、セルユニットＣＵは、Ｘ軸に沿って光検出素子ＤＣの１個分の幅を有し、Ｙ軸に沿って光検出素子ＤＣのｋ個分の幅を有する。チャネルユニットＣＨＵは、Ｘ軸に沿ってセルユニットＣＵのｍ個分の幅を有し、Ｙ軸に沿ってセルユニットＣＵの１個分の幅を有する。センサ領域ＳｅＲは、Ｘ軸に沿ってチャネルユニットＣＨＵのおよそ１個分の幅を有し、Ｙ軸に沿ってチャネルユニットＣＨＵのおよそｎ個分の幅を有する。なお、スイッチ領域ＳｗＲの形状は、センサ領域ＳｅＲと異なり、物理的及び光学的な制約がないため、比較的自由度が高く設計可能である。

また、スイッチ領域ＳｗＲ内において、複数の選択積算器ＸＦＲは、例えば、Ｙ軸に沿って並ぶ。選択積算器ＸＦＲｉと、対応するチャネルユニットＣＨＵｉとは、Ｘ軸に沿って並ぶ。

以上のように配置されることにより、スイッチ領域ＳｗＲは、Ｘ軸に沿って選択積算器ＸＦＲのおよそ１個分の幅を有し、Ｙ軸に沿って選択積算器ＸＦＲのおよそｎ個分の幅を有する。そして、上述の通り、スイッチ領域ＳｗＲとセンサ領域ＳｅＲとは、互いに重複しないように配置される。

次に、図５を参照して、チャネルユニットＣＨＵｉ及び選択積算器ＸＦＲｉの組の一部分の詳細なレイアウトについて説明する。図５では、センサ領域ＳｅＲ及びスイッチ領域ＳｗＲのうち、図４に示された領域Ｖを拡大したものが示される。なお、図５では、便宜上、半導体基板２０上に形成された層間絶縁膜が適宜省略されて示される。

図５に示すように、半導体基板２０上のうち、センサ領域ＳｅＲ内には、例えば、複数の光検出素子ＤＣがマトリクス状に形成されている。光検出素子ＤＣのうちＹ軸に沿って並ぶ光検出素子ＤＣは、例えば、同一のセルユニットＣＵに属する。各光検出素子ＤＣ内のダイオードＡＰＤは、半導体基板２０上に概ね矩形状に形成される。当該ダイオードＡＰＤが、スキャナ及び光学系１３からの反射光の受光面（センサ面）として機能する。

クエンチ抵抗ＱＤは、例えば、平面視において、ダイオードＡＰＤのセンサ面に対して細い帯状の形状を有する。クエンチ抵抗ＱＤは、例えば、対応するダイオードＡＰＤのセンサ面を反射光から遮らないように、平面視におけるダイオードＡＰＤの縁において上方に形成され、コンタクトＣａを介して接続される。

同一のセルユニットＣＵ内の複数のクエンチ抵抗ＱＤの各々は、例えば、コンタクトＣｂを介して、上層に形成された配線Ｗａに共通接続される。配線Ｗａは、ダイオードＡＰＤのセンサ面を反射光から遮らないように、概ねＹ軸に沿って並ぶ複数のダイオードＡＰＤのセンサ面との重複部分が少なくなるように形成される。なお、意図しない寄生容量の発生を抑制するため、配線Ｗａは、平面視においてコンタクトＣａを迂回する場合がある。配線Ｗａは、セルユニットＣＵ毎に形成される。

配線Ｗａの上方には、コンタクトＣｃを介して配線Ｗａと接続された、配線Ｗｂが形成される。配線Ｗｂは、例えば、ダイオードＡＰＤのセンサ面を反射光から遮らないように、Ｙ軸に沿って隣り合う２つのダイオードＡＰＤの間を、Ｘ軸に沿って延びる。配線Ｗｂは、セルユニットＣＵ毎に形成される。

配線Ｗｂは、コンタクトＣｄを介して、対応するスイッチ素子Ｔの第１端に接続される。スイッチ素子Ｔの第２端は、コンタクトＣｅを介して配線Ｗｃに接続される。配線Ｗｃは、選択積算器ＸＦＲ内の複数のスイッチ素子Ｔの第２端に共通接続される。スイッチ素子Ｔの第１端と第２端との間には、概ねＹ軸に沿って延びる配線Ｗｓが形成される。配線Ｗｓは、選択ノードＳＥＬに対応する。

配線Ｗｃの上方には、コンタクトＣｆを介して配線Ｗｃと接続された、配線Ｗｄが形成される。配線Ｗｄは、例えば、出力ノードＣＨоｕｔに対応する。

以上のように構成することにより、センサ領域ＳｅＲとスイッチ領域ＳｗＲとは、互いに重複することなく配置される。具体的には、１つのチャネルユニットＣＨＵと選択積算器ＸＦＲとの組の間は、Ｘ軸に沿って延びるｍ本の配線Ｗｂを介して接続される。そして、ｍ個のセルユニットＣＵは、スイッチ領域ＳｗＲ内をＹ軸に沿って延びるｍ本の配線Ｗｓによって、各々に対応するスイッチ素子Ｔを介して選択される。

１．１．４ 光検出素子及びスイッチ素子の断面構造
次に、第１実施形態に係る光検出素子及びスイッチ素子の断面構造について、それぞれ図６及び図７を用いて説明する。図６及び図７はそれぞれ、図５に示されるＶＩ－ＶＩ線、及びＶＩＩ－ＶＩＩ線に沿う断面を示す。

まず、図６を参照して、光検出素子ＤＣの断面構造について説明する。

図６に示すように、半導体基板２０は、例えば、ｐ^＋型のシリコン基板である。半導体基板２０上には、ｐ^－型半導体層２１が形成される。

ｐ^－型半導体層２１上のうち、光検出素子ＤＣが形成される領域には、ｐ^＋型半導体層２２及びｎ^＋型半導体層２３が順に形成される。ｎ^＋型半導体層２３は、ｐ^＋型半導体層２２より表面側に位置し、例えば、平面視においてｐ^＋型半導体層２２を覆う。なお、隣り合う２つの光検出素子ＤＣの各々に形成されたｐ^＋型半導体層２２及びｎ^＋型半導体層２３の間には絶縁体２４が形成される場合がある。これにより、隣り合う２つのｐ^＋型半導体層２２及びｎ^＋型半導体層２３は、互いに分離される。以上の様に、１つのｐ^－型半導体層２１、ｐ^＋型半導体層２２、及びｎ^＋型半導体層２３の組が、ダイオードＡＰＤを構成する。

ｎ^＋型半導体層２３の上面上には、コンタクトＣａとして機能する導電体２５が設けられる。導電体２５の上面上には、クエンチ抵抗ＱＤとして機能する半導体又は導電体２６（以下、便宜上、導電体２６と呼ぶ）が、例えば、Ｙ軸に沿って設けられる。導電体２５の上面は、例えば、導電体２６のＹ軸に沿う第１端の下面に接触する。

導電体２６のＹ軸に沿う第２端の下面には、コンタクトＣｂとして機能する導電体２７が設けられる。導電体２７の下面上には、配線Ｗａとして機能する導電体２８が、例えば、ＸＹ平面内に設けられる。１つの導電体２８は、例えば、Ｙ軸に沿って並ぶ複数の導電体２７に共通接続される。なお、図５において上述した通り、導電体２８は、導電体２５との間に発生する寄生容量を抑制するため、例えば、導電体２５の直上を通過しないように設けられ得る。

導電体２８の上面上には、コンタクトＣｃとして機能する導電体２９が設けられる。導電体２９は、例えば、導電体２８の上面のうち、Ｙ軸に沿って隣り合う２つの光検出素子ＤＣの間に設けられた絶縁体２４の上方に設けられる。導電体２９の上面は、例えば、配線Ｗｂとして機能する導電体３０のＸ軸に沿う第１端の下面に接触する。上述の通り、導電体３０は、Ｘ軸に沿って延びるように設けられるため、Ｙ軸に沿って隣り合う２つの光検出素子ＤＣのセンサ面の間に設けられる。

導電体２５～３０は、例えば、層間絶縁膜３１によって覆われる。層間絶縁膜３１は、例えば、スキャナ及び光学系１３からの反射光を透過可能な材料が用いられる。

次に、図７を参照して、スイッチ素子Ｔの断面構造について説明する。

図７に示すように、スイッチ領域ＳｗＲにおいて、ｐ^－型半導体層２１上には、例えば、全てのスイッチ素子Ｔが形成される領域を包含する範囲にｎ^＋型半導体層３２が形成される。ｎ^＋型半導体層３２上には、ｐ^＋型半導体層３３及び３４が形成される。ｐ^＋型半導体層３３及び３４は、半導体基板２０の上面上に形成されることにより、スイッチ素子Ｔのドレイン又はソースとして機能する。このように、スイッチ素子Ｔは、不純物拡散領域をｎ^＋型半導体層３２によって囲まれた領域に形成されるため、スイッチ領域ＳｗＲの外部の領域（例えば、センサ領域ＳｅＲ）に起因するｐ^－型半導体層２１内の電圧変動の影響を受けにくくなる。しかしながら、光検出素子ＤＣには高電圧が印加されるため、スイッチ領域ＳｗＲをセンサ領域ＳｅＲから分離するために、スイッチ領域ＳｗＲとセンサ領域ＳｅＲとの間には、所定の間隔を設ける場合がある。

ｐ^＋型半導体層３３及び３４は、例えば、ゲート長に相当する間隔をあけてＹ軸に沿って並ぶ。ｐ^＋型半導体層３３及び３４の間のｎ^＋型半導体層３２の上面上には、ゲート絶縁膜として機能する絶縁体３５が設けられる。絶縁体３５は、例えば、酸化シリコン（ＳｉＯ_２）を含む。絶縁体３５の上面上には、配線Ｗｓとして機能する導電体３６が設けられる。導電体３６は、Ｙ軸に沿って延びることにより、Ｙ軸に沿って並ぶ複数のスイッチ素子Ｔ（図示せず）のゲートに共通接続される。

ｐ^＋型半導体層３３の上面上には、コンタクトＣｄとして機能する導電体３７が設けられる。導電体３７の上面は、センサ領域ＳｅＲからＸ軸に沿って延びてスイッチ領域ＳｗＲに達した導電体３０のＸ軸に沿う第２端の下面に接触する。ｐ^＋型半導体層３４の上面上には、コンタクトＣｅとして機能する導電体３８が設けられる。導電体３８の上面は、配線Ｗｃとして機能する導電体３９のＸ軸に沿う第１端の下面に接触する。

以上のように構成することにより、光検出素子ＤＣは、Ｘ軸に沿って延びる配線Ｗｂを介してスイッチ素子Ｔに接続され、最終的に配線Ｗｃに接続されることができる。

なお、スイッチ領域ＳｗＲには、ｐ型の極性を有するＭＯＳトランジスタに加えて、ｎ型の極性を有するＭＯＳトランジスタも併せて形成され得る。この場合、ｎ^＋型半導体層３２上にｐ^＋型半導体層４０が形成され、ｐ^＋型半導体層４０上にｎ^＋型半導体層４１及び４２が形成される。ｎ^＋型半導体層４１及び４２は、半導体基板２０の上面上に形成されることにより、ｎ型ＭＯＳトランジスタのドレイン又はソースとして機能する。ｎ^＋型半導体層４１及び４２は、例えば、ゲート長に相当する間隔をあけてＹ軸に沿って並ぶ。ｎ^＋型半導体層４１及び４２の間のｐ^＋型半導体層４０の上面上には、ゲート絶縁膜として機能する絶縁体４３が設けられる。絶縁体４３は、例えば、酸化シリコン（ＳｉＯ_２）を含む。絶縁体４３の上面上には、配線として機能する導電体４４が設けられる。導電体４４を配線Ｗｓとして機能させることにより、ｎ型ＭＯＳトランジスタをスイッチ素子Ｔとして機能させることも可能である。

１．２ 動作
次に、第１実施形態に係る距離測定装置の動作について説明する。

１．２．１ 距離測定処理
図８は、第１実施形態に係る距離測定装置における距離測定処理を説明するための模式図である。図８では、スキャナ及び光学系１３から出射されたレーザが走査する領域と、当該レーザの走査によって得られる対象物２の距離データを可視化したものが模式的に示される。図８の例では、レーザは、ＰＱＲ空間に照射される。Ｒ軸は、距離測定装置１を搭載した乗用車等から対象物２に向かう軸であり、例えば、レーザの出射方向の中心に沿う。ＰＱ面は、Ｒ軸に直交し、レーザの出射口から同心円状に広がる曲面である。Ｐ軸及びＱ軸は、ＰＱ面内において互いに直交する軸である。距離データは、例えば、当該ＰＱ面への写像として生成される。以下の説明では、ＰＱ面のうちレーザが通過する領域を、レーザ走査領域ＳＡと定義する。

距離測定装置１は、例えば、計測周期毎にレーザ走査領域ＳＡより小さい検出領域ＤＡに対応する複数の距離データを生成する。検出領域ＤＡは、例えば、ｎ個の画素ＰＸ（ＰＸ１、ＰＸ２、ＰＸ３、…、及びＰＸｎ）を含み、各画素ＰＸに対して１つの距離データが生成される。ｎ個の画素ＰＸは、例えば、Ｑ軸に沿って並ぶ。例えば、Ｑ軸に沿って並ぶｎ個の画素ＰＸは、Ｙ軸に沿って並ぶｎ個のチャネルユニットＣＨＵに対応する。すなわち、距離測定装置１は、計測周期毎に、出力ノードＣＨｏｕｔｉから出力される出力信号に基づき、画素ＰＸｉに対応する距離データを生成する。

距離測定装置１は、上述した計測周期毎の処理を、スキャナ及び光学系１３を駆動することによって検出領域ＤＡをＰ軸に沿って１次元的にシフトさせながら繰り返し実行する。これにより、距離測定装置１は、レーザ走査領域ＳＡ内の第１行Ｓ１に相当する領域に関して距離データを生成することができる。なお、連続する検出において、その検出領域同士が重なる場合と、離れている場合とがあるが、後者の場合が多い。

そして、距離測定装置１は、上述した第１行Ｓ１に対して実行した処理と同等の処理を、レーザ走査領域ＳＡ内の第２行Ｓ２～第５行Ｓ５に対しても実行する。これにより、距離測定装置１は、レーザ走査領域ＳＡ内の全域にわたり、距離データを生成することができ、ひいては、空間ＰＱＲ内に存在する物体までの距離データをレーザ走査領域ＳＡ内にマッピングすることができる。したがって、距離測定装置１は、空間ＰＱＲ内の対象物２までの距離を認識することができる。

レーザを用いた距離測定装置１では、より遠くの対象を精度よく測定するために、レーザ出射の投光角と、受光系の視野角（通常、視野角≧投光角）を狭く絞る必要がある。この視野角が検出領域に対応する。一方、図８に示した検出領域ＤＡの形状が示すように、図８に示した例では、一度にｎチャネル（画素）の測定を行うため、Ｑ方向の投光角と視野角とは原理的に絞ることができず、大きくなる。したがって、遠くの対象を精度よく測定するためには、Ｐ方向の投光角と視野角とを小さくすることが重要となる。ここで、Ｐ方向は、センサ面におけるＸ方向に対応し、同一光学系においては、視野角は、センサ面の長さにほぼ比例する。

１．２．２ センサ面選択処理
次に、第１実施形態に係る距離測定装置におけるセンサ面の選択処理について図９を用いて説明する。図９では、光検出器１４内のセンサ領域ＳｅＲのうち、出力ノードＣＨоｕｔに接続され積算される光検出素子ＤＣを含む領域と、切断され積算されない光検出素子ＤＣを含む領域と、が模式的に識別される。より具体的には、図９の左部（Ａ）及び右部（Ｂ）はそれぞれ、センサ領域ＳｅＲの互いに異なる領域で受光する場合が示される。また、図９の例では、説明の便宜上、１つのチャネルユニットＣＨＵあたり６個のセルユニットＣＵ１～ＣＵ６を含む場合が示される（ｍ＝６）。

図９（Ａ）に示すように、センサ領域ＳｅＲのうち、セルユニットＣＵ２及びＣＵ３が並ぶ領域において光Ｌａを受光する場合、選択ノードＳＥＬのうち、選択ノードＳＥＬ２及びＳＥＬ３には“Ｌ”レベルの信号が入力され、ＳＥＬ１、及びＳＥＬ４～ＳＥＬ６には“Ｈ”レベルの信号が入力される。“Ｌ”レベルは、スイッチ素子Ｔをオン状態にし得る論理レベルであり、“Ｈ”レベルは、スイッチ素子Ｔをオフ状態にし得る論理レベルである。これにより、各チャネルユニットＣＨＵのうち、セルユニットＣＵ２及びＣＵ３内の光検出素子ＤＣが選択的に出力ノードＣＨｏｕｔに電気的に接続され、セルユニットＣＵ１及びＣＵ４～ＣＵ６内の光検出素子ＤＣは、出力ノードＣＨｏｕｔから電気的に切断される。このため、セルユニットＣＵ１及びＣＵ４～ＣＵ６内の光検出素子ＤＣが受光する反射光以外の余分な光の影響を排除することができ、より遠くの物体からのレーザの反射光に基づく距離データを、より精度よく算出することができる。

一方、図９（Ｂ）に示すように、センサ領域ＳｅＲのうち、セルユニットＣＵ４及びＣＵ５が並ぶ領域において光Ｌｂを受光する場合、選択ノードＳＥＬのうち、選択ノードＳＥＬ４及びＳＥＬ５には“Ｌ”レベルの信号が入力され、ＳＥＬ１～ＳＥＬ３、及びＳＥＬ６には“Ｈ”レベルの信号が入力される。これにより、各チャネルユニットＣＨＵのうち、セルユニットＣＵ４及びＣＵ５内の光検出素子ＤＣが選択的に出力ノードＣＨｏｕｔに接続され、セルユニットＣＵ１～ＣＵ３及びＣＵ６内の光検出素子ＤＣは、出力ノードＣＨｏｕｔから切断される。このため、セルユニットＣＵ１～ＣＵ３及びＣＵ６内の光検出素子ＤＣが受光する反射光以外の余分な光の影響を排除することができ、レーザの反射光に基づく距離データを精度よく算出することができる。

１．３ 本実施形態に係る効果
第１実施形態によれば、出力信号のＳＮ比（Signal-to-noise ratio）の悪化を抑制することができる。本実施形態に係る効果について、以下に説明する。

光検出器１４が形成される半導体基板２０は、センサ領域ＳｅＲ及びスイッチ領域ＳｗＲに分けられる。スイッチ領域ＳｗＲは、半導体基板２０上において、センサ領域ＳｅＲの外部に配置される。具体的には、スイッチ領域ＳｗＲは、センサ領域ＳｅＲに対してＸ方向に並ぶ。より具体的には、センサ領域ＳｅＲは、平面視において、形成される全ての光検出素子ＤＣを含む最小の矩形として定義され、スイッチ領域ＳｗＲは、平面視において形成される全てのスイッチ素子Ｔを含む最小の矩形として定義される。これにより、センサ領域ＳｅＲにおける受光領域の面積に対するセンサ面の面積の比率（開口率）を高めることができ、反射光に対する感度を高めることができる。

補足すると、半導体基板２０のうちセンサ領域ＳｅＲには、ダイオードＡＰＤにアバランシェ降伏を発生させるために、－３０Ｖ程度の大きな逆バイアスが印可される。一方、同一の半導体基板２０上にスイッチ素子Ｔを設けるには、スイッチ領域ＳｗＲにウェル領域として、例えば、ｎ^＋型半導体層３２が形成される。また、センサ領域ＳｅＲにおける大きな逆バイアスの影響からスイッチ領域ＳｗＲを分離するため、各領域間は、所定の間隔だけ離すことが要求され得る場合がある。この場合、センサ領域ＳｅＲとスイッチ領域ＳｗＲとが平面視において重複するように配置される場合、センサ領域ＳｅＲ内に複数のウェル領域が混在し得、かつスイッチ素子が形成されるたびに分離のためのスペースが必要となり得る。したがって、センサ領域ＳｅＲ内に反射光の検出に寄与しない面積が多く含まれ、結果として受光面の視野が広がってしまうため、より好ましくない。

しかし、第１実施形態によれば、センサ領域ＳｅＲ内には、光検出素子ＤＣがスイッチ素子Ｔと分離されてＸ方向及びＹ方向にマトリクス状に形成される。このため、センサ領域ＳｅＲ内にスイッチ領域ＳｗＲが含まれる場合よりも、センサ領域ＳｅＲ内におけるセンサ面の密度を高めることができ、受光面の視野を小さくすることができる。

また、Ｙ方向に並ぶ複数の光検出素子ＤＣは、セルユニットＣＵを構成し、１つのスイッチ素子Ｔを介して共通の出力ノードＣＨｏｕｔに接続される。Ｘ方向に並ぶ複数のセルユニットＣＵは、チャネルユニットＣＨＵを構成し、互いに異なるスイッチ素子Ｔを介して共通の出力ノードＣＨｏｕｔに接続され、積算される。これにより、センサ領域ＳｅＲ外に別途形成されたスイッチ素子Ｔを用いて、適切なセルユニットＣＵを選択することができる。このため、投光系と受光系との間にずれがある場合に、光学系の調整を行う代わりに、このシフト機能を用いることにより電気的に調整を行うことができる。当該電気的な調整は、例えば、特許文献２に記載された装置と同等な装置により、自動化することが可能である。また、経年劣化や振動、温度変化等の要因によって受光領域がＸ方向にずれた場合でも、適切なセルユニットＣＵを選択することにより、不要な環境光の影響を低減することができる。したがって、ＳＮ比の悪化を抑制することができ、ひいては、距離の測定可能距離及び精度の低下を抑制することができる。

また、チャネルユニットＣＨＵ内の各セルユニットＣＵは、対応する１つの選択ノードＳＥＬによって同時に選択される。選択ノードＳＥＬは、スイッチ領域ＳｗＲ内をＹ方向に沿って延びる。これにより、スイッチ領域ＳｗＲをセンサ領域ＳｅＲと分離しつつ、チャネルユニットＣＨＵをＹ方向に配列させることができる。なお、Ｙ方向に並ぶ複数のチャネルユニットＣＨＵは、１次元（Ｙ方向）に並ぶ複数の光検出素子ＤＣ（検出領域ＤＡ）に対応する。これにより、制御計測回路１１は、スキャナ及び光学系１３を走査させることによって、検出領域ＤＡを１次元（Ｐ方向）にシフトさせることができ、レーザ走査領域ＳＡにわたって距離データを得ることができる。

２． 第２実施形態
次に、第２実施形態に係る距離測定装置について説明する。第２実施形態は、非選択のセルユニットＣＵが出力ノードＣＨｏｕｔとは異なるノードに電気的に接続されるようにする点、及び光検出素子ＤＣの一部を光検出素子ＤＣとして機能させない（ダミーセルとする）点において、第１実施形態と異なる。以下では、第１実施形態と同等の構成及び動作についてはその説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。

２．１ 光検出器の構成
図１０は、第２実施形態に係る光検出器の構成を説明するための回路図である。図１０は、第１実施形態における図２に示した選択器Ｓを、スイッチ素子Ｔに加えてスイッチ素子Ｄを含む構成で実現するものである。図１０では、スイッチ領域ＳｗＲ内の選択積算器ＸＦＲ１及びＸＦＲ２の回路構成が主に図示される。説明の便宜上、スイッチ領域ＳｗＲ内の他の選択積算器ＸＦＲ３～ＸＦＲｎ、及びセンサ領域ＳｅＲ内のチャネルユニットＣＨＵの回路構成については省略されている。

図１０に示すように、チャネルユニットＣＨＵｉに対応する選択積算器ＸＦＲｉは、スイッチ素子Ｔｊに対応するスイッチ素子Ｄｊを含む（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。すなわち、選択積算器ＸＦＲｉには、ｍ個のスイッチ素子Ｄが含まれる。

より具体的には、チャネルユニットＣＨＵｉ内のセルユニットＣＵｊ内の全てのクエンチ抵抗ＱＤの第２端は、対応する選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊ及びＤｊの各々の第１端に共通接続される。スイッチ素子Ｄｊは、例えば、ｐ型の極性を有するＭＯＳトランジスタである。全ての選択積算器ＸＦＲ内の全てのスイッチ素子Ｄの各々の第２端は、出力ノードＤＭоｕｔに共通接続される。

また、スイッチ領域ＳｗＲ内には、ｍ個の選択ノードＳＥＬの各々に対応するインバータＩＮＶが設けられる。より具体的には、選択ノードＳＥＬｊに対応するインバータＩＮＶｊは、選択ノードＳＥＬｊに接続されるｍ個のスイッチ素子Ｔｊのゲートに共通接続される入力端と、当該ｍ個のスイッチ素子Ｔｊに対応するｍ個のスイッチ素子Ｄｊの各々のゲートに共通接続される出力端と、を含む。

以上のように構成することにより、対応する２つのスイッチ素子Ｔ及びＤは、選択ノードＳＥＬに入力される論理レベル（“Ｈ”レベルか“Ｌ”レベルか）に応じて、いずれか一方をオン状態にしつつ、他方をオフ状態にするように制御される。これにより、ｎ個の出力ノードＣＨоｕｔに電気的に接続されない全ての光検出素子ＤＣは、出力ノードＤＭоｕｔに電気的に接続される。このため、出力ノードＣＨｏｕｔに接続されない光検出素子ＤＣが受光することによって、出力ノードＣＨｏｕｔへの出力が影響を受けることを抑制できる。

なお、出力ノードＤＭоｕｔには、例えば、出力ノードＣＨоｕｔよりも、ダイオードＡＰＤに生じる逆バイアス電圧が小さくなる電圧（ブレーク電圧以下であり、例えば、－３Ｖ～－８Ｖ）が供給される。これにより、出力ノードＤＭоｕｔに接続された光検出素子ＤＣが意図せず受光した場合においても、ダイオードＡＰＤには、アバランシェ降伏を発生させることができる程度の逆バイアスは印加されない。このため、出力ノードＤＭоｕｔに流れるガイガー電流を抑制することができる。加えて、第２実施形態では、光検出器１４は、ｎ個の出力ノードＣＨоｕｔに、互いに異なる電圧を供給可能に構成される。より具体的には、例えば、光検出器１４は、或る複数の出力ノードＣＨоｕｔには、光検出素子ＤＣにアバランシェ降伏を確実に発生させることができる程度の電圧（例えば、０Ｖ～数Ｖ）を供給する。一方、光検出器１４は、残りの複数の出力ノードＣＨоｕｔには、アバランシェ降伏が確実に発生しない程度の電圧（例えば、－１０Ｖ程度）を供給する。これにより、センサ領域ＳｅＲ内のチャネルユニットＣＨＵを、光検出可能なチャネルユニットＣＨＵと、光検出不可能なチャネルユニットＣＨＵと、に分類することができる。なお、ｎ個の出力ノードＣＨоｕｔのうちのいずれにどちらの電圧を供給するかは、出荷後に設定可能に構成されてもよいし、予め固定されていてもよい。

２．２ センサ面選択処理
次に、第２実施形態に係る距離測定装置におけるセンサ面の選択処理について図１１を用いて説明する。図１１は、第１実施形態における図９の左部（Ａ）に対応する。

図１１に示すように、センサ領域ＳｅＲのうち、セルユニットＣＵ２及びＣＵ３が並ぶ領域において光Ｌａを受光する場合、選択ノードＳＥＬのうち、ＳＥＬ２及びＳＥＬ３には“Ｌ”レベルの信号が入力され、ＳＥＬ１、及びＳＥＬ４～ＳＥＬ６には“Ｈ”レベルの信号が入力される。これにより、各選択積算器ＸＦＲのうち、スイッチ素子Ｔ２及びＴ３はオン状態となり、スイッチ素子Ｄ２及びＤ３がオフ状態となる。このため、各チャネルユニットＣＨＵのうち、セルユニットＣＵ２及びＣＵ３内の光検出素子ＤＣが選択的に出力ノードＣＨｏｕｔに電気的に接続される。

一方、各選択積算器ＸＦＲのうち、スイッチ素子Ｔ１及びＴ４～Ｔ６はオフ状態となり、スイッチ素子Ｄ１及びＤ４～Ｄ６がオン状態となる。このため、各チャネルユニットＣＨＵのうち、セルユニットＣＵ１及びＣＵ４～ＣＵ６内の光検出素子ＤＣは出力ノードＤＭｏｕｔに電気的に接続される。

したがって、セルユニットＣＵ１及びＣＵ４～ＣＵ６内の光検出素子ＤＣが受光する光とそれに起因する電子の影響であるノイズを、出力ノードＤＭｏｕｔを介して排除することができる。また、この光が強い場合、それによって生じ得る周辺の光検出素子ＤＣの飽和現象を抑制し、飽和に基づく使用不可時間を抑制、あるいは低減できる。

また、図１１の例では、出力ノードＣＨｏｕｔのうち出力ノードＣＨｏｕｔ１及びＣＨｏｕｔｎには、アバランシェ降伏を発生させない電圧が供給され、残りの出力ノードＣＨｏｕｔ２～ＣＨｏｕｔ（ｎ－１）には、アバランシェ降伏を発生させる電圧が供給される。これにより、センサ領域ＳｅＲの端部に相当するチャネルユニットＣＨＵ１及びＣＨＵｎ内の光検出素子ＤＣは、受光してもアバランシェ降伏が発生しないダミーセルとなる。このため、チャネルユニットＣＨＵ１及びＣＨＵｎ内の選択セルユニットＣＵは、出力ノードＣＨｏｕｔへの出力に寄与しないように設定される。これにより、センサ領域ＳｅＲの上方あるいは下方から、センサ領域ＳｅＲへの電子の流入を防ぐことができ、光が強い場合の光検出素子ＤＣの飽和現象を抑制し、飽和に基づく使用不可時間を抑制、あるいは低減できる。

以上のように動作させることにより、センサ領域ＳｅＲのうち、出力に寄与する部分をより選択的に抽出することができる。

２．３ 本実施形態に係る効果
第２実施形態によれば、光検出素子ＤＣは、スイッチ素子Ｔを介して出力ノードＣＨｏｕｔに接続され、スイッチ素子Ｄを介して出力ノードＤＭｏｕｔに接続される。互いに対応するスイッチ素子Ｔ及びＤは、インバータＩＮＶによって、互いに反転した信号が入力されるように構成される。これにより、出力ノードＣＨｏｕｔから電気的に切断された全てのセルユニットＣＵは、出力ノードＤＭｏｕｔに電気的に接続される。このため、非選択の受光領域が受ける意図しない光（例えば、環境光）が出力ノードＣＨｏｕｔに与える影響を抑制することができる。したがって、出力信号のＳＮ比の悪化を抑制することができる。更に、例えば、センサ領域ＳｅＲ内に大量の光子が照射された場合、非選択のセルユニットＣＵで発生したガイガー電流が出力ノードＣＨｏｕｔに流れることを抑制することができ、出力の飽和状態を緩和することができる。

また、出力ノードＣＨｏｕｔに接続される光検出素子ＤＣには、アバランシェ降伏が発生し得る逆バイアスが印可されるのに対して、出力ノードＤＭｏｕｔに接続される光検出素子ＤＣには、アバランシェ降伏がほとんど発生しない逆バイアスが印可される。これにより、出力ノードＤＭｏｕｔに流れる電流量を抑制することができる。

また、センサ領域ＳｅＲの縁に当たる領域は、センサ領域ＳｅＲ外に照射された環境光の影響を受けやすい。このため、センサ領域ＳｅＲの縁に当たる領域は、出力信号のＳＮ比を悪化させやすい特性を有するため、常に選択されないように設定することが好ましい。

第２実施形態によれば、センサ領域ＳｅＲの縁にあたる領域（具体的には、チャネルユニットＣＨＵ１及びＣＨＵｎ）に位置する光検出素子ＤＣは、受光してもアバランシェ降伏が発生しない逆バイアスが印可される。すなわち、出力ノードＣＨｏｕｔ１及びＣＨｏｕｔｎには、他の出力ノードＣＨｏｕｔ２～ＣＨｏｕｔ（ｎ－１）よりも低い電圧が供給される。これにより、チャネルユニットＣＨＵ１及びＣＨＵｎ内の光検出素子ＤＣを、受光してもガイガー電流を発生させないダミーセルにすることができる。このため、センサ領域ＳｅＲの外部に照射される環境光の影響を排除することができ、出力信号のＳＮ比の悪化を抑制することができる。

３． 第３実施形態
次に、第３実施形態に係る距離測定装置について説明する。第３実施形態は、選択ノードＳＥＬと選択されるセルユニットＣＵとの対応関係を、隣り合うチャネルユニットＣＨＵ間で左右にシフトさせることができる点において、第１実施形態及び第２実施形態と異なる。以下では、第１実施形態と同等の構成及び動作についてはその説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。

３．１ 光検出器の構成
まず、図１２を参照して、第３実施形態に係る光検出器の機能構成について説明する。

図１２は、第３実施形態に係る光検出器の機能構成を説明するためのブロック図である。図１２は、第１実施形態における図２に対応する。図１２では、スイッチ領域ＳｗＲ内の隣り合う２つの選択積算器ＸＦＲｉ及びＸＦＲ（ｉ＋１）、並びにこれらの間に設けられる構成のうち、選択ノードＳＥＬ（ｊ－１）、ＳＥＬｊ、及びＳＥＬ（ｊ＋１）に対応する構成が主に図示される（１≦ｉ≦ｎ－１、２≦ｊ≦ｍ－１）。また、図１２では、説明の便宜上、スイッチ領域ＳｗＲ内の他の選択積算器ＸＦＲ、及びセンサ領域ＳｅＲ内のチャネルユニットＣＨＵの回路構成については省略されている。

図１２に示すように、選択積算器ＸＦＲｉと選択積算器ＸＦＲ（ｉ＋１）との間には、シフタＳＨＴが設けられる。シフタＳＨＴは、選択積算器ＸＦＲ（ｉ＋１）において選択器Ｓｊに接続された選択ノードＳＥＬｊを、選択積算器ＸＦＲｉにおいて選択器Ｓ（ｊ＋１）、Ｓｊ、及びＳ（ｊ－１）から選択されるいずれか１つに接続する機能を有する。

より具体的には、例えば、選択積算器ＸＦＲｉ内において選択器Ｓｊに選択信号を供給するノードをＮ＜ｉ，ｊ＞とし、ノードＮ＜ｉ＋１，ｊ＞が選択ノードＳＥＬｊに接続されているとする。この場合、シフタＳＨＴは、ノードＮ＜ｉ＋１，ｊ＞をノードＮ＜ｉ，ｊ＞、Ｎ＜ｉ，ｊ＋１＞、又はＮ＜ｉ，ｊ－１＞のいずれかに接続する。そして、シフタＳＨＴは、全ての選択ノードＳＥＬが同じ方向にシフトするように、選択積算器ＸＦＲｉとＸＦＲ（ｉ＋１）との間のノードを接続する。

以上のように構成することにより、選択ノードＳＥＬｊによって選択される選択器Ｓを、選択積算器ＸＦＲ（ｉ＋１）では選択器Ｓｊが選択されるのに対し、選択積算器ＸＦＲｉでは選択器Ｓ（ｊ＋１）又はＳ（ｊ－１）にシフトさせることができる。

次に、図１３を参照して、第３実施形態に係る光検出器の回路構成について説明する。図１３は、図１２に対応し、図１２に示した光検出器１４の機能構成を具体的な回路構成に落とし込んだものの一例である。

図１３に示すように、選択積算器ＸＦＲｉと選択積算器ＸＦＲ（ｉ＋１）との間には、選択ノードＳＥＬ（ｊ－１）、ＳＥＬｊ、及びＳＥＬ（ｊ＋１）に対応するシフタＳＨＴの構成として、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍ２（ｊ－１）、Ｓｍｊ、Ｓｍ２ｊ、Ｓｍ（ｊ＋１）、Ｓｐ（ｊ－１）、Ｓｐｊ、Ｓｐ２ｊ、Ｓｐ（ｊ＋１）、及びＳｐ２（ｊ＋１）、並びにインバータＩＮＶｍ及びＩＮＶｐが設けられる。スイッチ素子Ｓｍ（ｊ－１）、Ｓｍ２（ｊ－１）、Ｓｍｊ、Ｓｍ２ｊ、Ｓｍ（ｊ＋１）、Ｓｐ（ｊ－１）、Ｓｐｊ、Ｓｐ２ｊ、Ｓｐ（ｊ＋１）、及びＳｐ２（ｊ＋１）は、例えば、ｐ型の極性を有するＭＯＳトランジスタである。

スイッチ素子Ｓｍ（ｊ－１）及びＳｐ（ｊ－１）は、選択積算器ＸＦＲｉ内のスイッチ素子Ｔ（ｊ－１）のゲート（すなわち、ノードＮ＜ｉ，ｊ－１＞）と、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔ（ｊ－１）のゲート（すなわち、ノードＮ＜ｉ＋１，ｊ－１＞）と、の間に直列に接続される。スイッチ素子Ｓｍｊ及びＳｐｊは、選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊのゲート（すなわち、ノードＮ＜ｉ，ｊ＞）と、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔｊのゲート（すなわち、ノードＮ＜ｉ＋１，ｊ＞）と、の間に直列に接続される。スイッチ素子Ｓｍ（ｊ＋１）及びＳｐ（ｊ＋１）は、選択積算器ＸＦＲｉ内のスイッチ素子Ｔ（ｊ＋１）のゲート（すなわち、ノードＮ＜ｉ，ｊ＋１＞）と、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔ（ｊ＋１）のゲート（すなわち、ノードＮ＜ｉ＋１，ｊ＋１＞）と、の間に直列に接続される。

スイッチ素子Ｓｍ２（ｊ－１）は、ノードＮ＜ｉ，ｊ－１＞と、ノードＮ＜ｉ＋１，ｊ＞と、の間に接続される。スイッチ素子Ｓｍ２ｊは、ノードＮ＜ｉ，ｊ＞と、ノードＮ＜ｉ＋１，ｊ＋１＞と、の間に接続される。

スイッチ素子Ｓｐ２ｊは、ノードＮ＜ｉ，ｊ＞と、ノードＮ＜ｉ＋１，ｊ－１＞と、の間に接続される。スイッチ素子Ｓｐ２（ｊ＋１）は、ノードＮ＜ｉ，ｊ＋１＞と、ノードＮ＜ｉ＋１，ｊ＞と、の間に接続される。

インバータＩＮＶｍは、スイッチ素子Ｓｍ２（ｊ－１）及びＳｍ２ｊの各々のゲートに共通接続される入力端と、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、及びＳｍ（ｊ＋１）の各々のゲートに共通接続される出力端と、を含む。

インバータＩＮＶｐは、スイッチ素子Ｓｐ２ｊ及びＳｐ２（ｊ＋１）の各々のゲートに共通接続される入力端と、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、及びＳｐ（ｊ＋１）の各々のゲートに共通接続される出力端と、を含む。

以上のように構成することにより、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、及びＳｍ（ｊ＋１）の組と、スイッチ素子Ｓｍ２（ｊ－１）及びＳｍ２ｊの組とは、インバータＩＮＶｍに入力される論理レベル（“Ｈ”レベルか“Ｌ”レベルか）に応じて、いずれか一方の組をオン状態にしつつ、他方の組をオフ状態にするように制御される。

これにより、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、及びＳｍ（ｊ＋１）の組がオン状態となる場合、ノードＮ＜ｉ，ｊ＞は、スイッチ素子Ｓｍｊを介してノードＮ＜ｉ＋１，ｊ＞に電気的に接続される。このため、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔｊが選択ノードＳＥＬｊによって選択される場合、選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊもまた、選択ノードＳＥＬｊによって選択される。

一方、スイッチ素子Ｓｍ２（ｊ－１）及びＳｍ２ｊの組がオン状態となる場合、ノードＮ＜ｉ，ｊ－１＞は、スイッチ素子Ｓｍ２（ｊ－１）を介してノードＮ＜ｉ＋１，ｊ＞に電気的に接続される。このため、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔｊが選択ノードＳＥＬｊによって選択される場合、選択ノードＳＥＬｊによって選択される選択積算器ＸＦＲｉ内のスイッチ素子は、スイッチ素子Ｔ（ｊ－１）となる。

このように、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、Ｓｍ（ｊ＋１）がオン状態となる状態から、スイッチ素子Ｓｍ２（ｊ－１）及びＳｍ２ｊがオン状態となる状態に切り替えることにより、選択積算器ＸＦＲｉ内で選択されるスイッチ素子を、スイッチ素子ＴｊからＴ（ｊ－１）へとシフトさせることができる。なお、当該シフトは、センサ領域ＳｅＲにおけるセルユニットＣＵｊからセルユニットＣＵ（ｊ－１）への選択領域のシフトに対応する。以下の説明では、当該シフト方向を、「－Ｘ方向」とも呼ぶ。

また、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、及びＳｐ（ｊ＋１）の組と、スイッチ素子Ｓｐ２ｊ及びＳｐ２（ｊ＋１）の組とは、インバータＩＮＶｐに入力される論理レベル（“Ｈ”レベルか“Ｌ”レベルか）に応じて、いずれか一方の組をオン状態にしつつ、他方の組をオフ状態にするように制御される。

これにより、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、及びＳｐ（ｊ＋１）の組がオン状態となる場合、ノードＮ＜ｉ，ｊ＞は、スイッチ素子Ｓｐｊを介してノードＮ＜ｉ＋１，ｊ＞に電気的に接続される。このため、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔｊが選択ノードＳＥＬｊによって選択される場合、選択積算器ＸＦＲｉ内のスイッチ素子Ｔｊもまた、選択ノードＳＥＬｊによって選択される。

一方、スイッチ素子Ｓｐ２ｊ及びＳｐ２（ｊ＋１）の組がオン状態となる場合、ノードＮ＜ｉ，ｊ＋１＞は、スイッチ素子Ｓｐ２（ｊ＋１）を介してノードＮ＜ｉ＋１，ｊ＞に電気的に接続される。このため、選択積算器ＸＦＲ（ｉ＋１）内のスイッチ素子Ｔｊが選択ノードＳＥＬｊによって選択される場合、選択ノードＳＥＬｊによって選択される選択積算器ＸＦＲｉ内のスイッチ素子は、スイッチ素子Ｔ（ｊ＋１）となる。

このように、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、Ｓｐ（ｊ＋１）がオン状態となる状態から、スイッチ素子Ｓｐ２ｊ及びＳｐ２（ｊ＋１）がオン状態となる状態に切り替えることにより、選択積算器ＸＦＲｉ内で選択されるスイッチ素子を、スイッチ素子ＴｊからＴ（ｊ＋１）へとシフトさせることができる。なお、当該シフトは、センサ領域ＳｅＲにおけるセルユニットＣＵｊからセルユニットＣＵ（ｊ＋１）への選択領域のシフトに対応する。以下の説明では、当該シフト方向を、「＋Ｘ方向」とも呼ぶ。

なお、図１３の例では、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、Ｓｍ（ｊ＋１）、Ｓｍ２（ｊ－１）、及びＳｍ２ｊの組は、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、Ｓｐ（ｊ＋１）、Ｓｐ２ｊ、及びＳｐ２（ｊ＋１）の組よりも選択積算器ＸＦＲｉ側に設けられる場合が図示されているが、これに限られない。すなわち、スイッチ素子Ｓｍ（ｊ－１）、Ｓｍｊ、Ｓｍ（ｊ＋１）、Ｓｍ２（ｊ－１）、及びＳｍ２ｊの組は、スイッチ素子Ｓｐ（ｊ－１）、Ｓｐｊ、Ｓｐ（ｊ＋１）、Ｓｐ２ｊ、及びＳｐ２（ｊ＋１）の組よりも選択積算器ＸＦＲ（ｉ＋１）側に設けられてもよい。

また、上述したようなシフタの構成は、必ずしも、全ての隣り合う２つの選択積算器ＸＦＲｉ及びＸＦＲ（ｉ＋１）の間に設けられなくてもよい。

３．２ センサ面選択処理
次に、第３実施形態に係る距離測定装置におけるセンサ面の選択処理について図１４を用いて説明する。図１４では、センサ領域ＳｅＲに照射される光Ｌｃが、チャネルユニットＣＨＵの並ぶ方向（すなわち、Ｙ方向）に対して傾いて分布する場合が示される。より具体的には、図１４では、光Ｌｃが、チャネルユニットＣＨＵ１～ＣＨＵｉの範囲ではセルユニットＣＵ２及びＣＵ３が並ぶ領域に照射され、チャネルユニットＣＨＵ（ｉ＋１）～ＣＨＵｎの範囲ではセルユニットＣＵ３及びＣＵ４が並ぶ領域に照射される場合が示される。

図１４に示すように、選択ノードＳＥＬのうち、選択ノードＳＥＬ３及びＳＥＬ４には“Ｌ”レベルの信号が入力され、選択ノードＳＥＬ１、ＳＥＬ２、ＳＥＬ５、及びＳＥＬ６には“Ｈ”レベルの信号が入力される。これにより、選択積算器ＸＦＲｉ～ＸＦＲｎ内において、スイッチ素子Ｔ３及びＴ４はオン状態となり、残りのスイッチ素子Ｔ１、Ｔ２、Ｔ５、及びＴ６がオフ状態となる。このため、チャネルユニットＣＨＵ（ｉ＋１）～ＣＨＵｎのうち、セルユニットＣＵ３及びＣＵ４内の光検出素子ＤＣが選択的に出力ノードＣＨｏｕｔに電気的に接続される。

図１４の例では、選択積算器ＸＦＲｉとＸＦＲ（ｉ＋１）との間に、図１３で説明したシフタＳＨＴの構成が設けられ、－Ｘ方向のシフトが実行されるように各種スイッチ素子Ｓｍ及びインバータＩＮＶｍが制御される。これにより、選択積算器ＸＦＲ１～ＸＦＲｉ内のスイッチ素子Ｔ２及びＴ３はそれぞれ、選択ノードＳＥＬ３及びＳＥＬ４からの“Ｌ”レベルの信号が入力されてオン状態となり、残りのスイッチ素子Ｔ１、及びＴ４～Ｔ６は“Ｈ”レベルの信号が入力されてオフ状態となる。このため、チャネルユニットＣＨＵ１～ＣＨＵｉのうち、セルユニットＣＵ２及びＣＵ３内の光検出素子ＤＣが選択的に出力ノードＣＨｏｕｔに電気的に接続される。

以上のように動作させることにより、スキャナ及び光学系１３からの反射光がチャネルユニットＣＨＵの並ぶ方向に対して傾くような場合においても、センサ領域ＳｅＲから、出力に寄与する部分を選択的に抽出することができる。

３．３ 本実施形態に係る効果
第３実施形態によれば、スイッチ領域ＳｗＲには－Ｘ方向のシフタとして機能するスイッチ素子Ｓｍ及びインバータＩＮＶｍ、並びに＋Ｘ方向のシフタとして機能するスイッチ素子Ｓｐ及びインバータＩＮＶｐを含む。これにより、計測周期毎にセンサ領域ＳｅＲに照射される光Ｌｃが、センサ領域ＳｅＲ内においてチャネルユニットＣＨＵの並ぶ方向（Ｙ方向）に対して傾いている場合においても、光Ｌｃの照射面を適切に選択することができる。すなわち、光Ｌｃが＋Ｘ方向に傾いている場合には＋Ｘ方向のシフタを用いることによって、－Ｘ方向に傾いている場合には－Ｘ方向のシフタを用いることによって、選択されるセルユニットＣＵを光Ｌｃに沿うようにシフトさせることができる。このため、投光系と受光系との間に光軸のずれがある場合に、光学系の調整を行う代わりに、このシフト機能を用いることにより電気的に調整を行うことができる。当該電気的な調整は、特許文献２に記載された装置と同等の装置により、自動化することが可能であり、調整の作業を自動化することが可能である。また、経年劣化や振動等によって光Ｌｃの形状が当初の想定からずれても、ＳＮ比の悪化を抑制しつつ、適切な出力信号を得ることができる。

４ その他
以上、種々の実施形態について説明したが、第１実施形態乃至第３実施形態は、これに限られず、種々の変形が適宜適用可能である。

例えば、第１実施形態乃至第３実施形態では、各種スイッチ素子にｐ型の極性を有するＭＯＳトランジスタが適用される場合について説明したが、これに限らず、各種スイッチ素子は、ｎ型の極性を有していてもよい。

また、第１実施形態乃至第３実施形態では、スイッチ素子Ｔ１～Ｔｍが－Ｘ方向に配置されるのに対してセルユニットＣＵ１～ＣＵｍが＋Ｘ方向に配置される場合について説明したが、これに限られない。すなわち、スイッチ素子ＴとセルユニットＣＵの配置される方向は、一致していてもよい。

また、第２実施形態では、センサ領域ＳｅＲのうち、チャネルユニットＣＨＵ１及びＣＨＵｎに対応する光検出素子ＤＣをダミーセルにする場合について説明したが、これに限られない。例えば、センサ領域ＳｅＲの外縁全てがダミーセルとなる、すなわち、セルユニットＣＵ１及びＣＵｍに対応する光検出素子ＤＣについても併せてダミーセルとなるようにしてもよい。この場合、セルユニットＣＵ１及びＣＵｍに対応する光検出素子ＤＣは、アバランシェ降伏が発生しない程度の逆バイアスが常に供給されるように、他のセルユニットＣＵが接続されている出力ノードＣＨｏｕｔとは異なる配線に接続され得る。

また、第３実施形態では、第１実施形態において説明した構成にシフタを追加する場合について説明したが、これに限られない。すなわち、第２実施形態において説明したように、スイッチ素子Ｄを含む構成おいても適用可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…距離測定装置、２…対象物、１１…制御計測回路、１２…レーザ光源、１３…スキャナ及び光学系、１４…光検出器、２０…半導体基板、２１…ｐ^－型半導体層、２２，３３，３４，４０…ｐ^＋型半導体層、２３，３２，４１，４２…ｎ^＋型半導体層、２４，３５，４３…絶縁体、２５，２６，２７，２８，２９，３０，３６，３７，３８，３９，４４…導電体、３１…層間絶縁膜。

Claims (11)

1. 基板上の第１領域に形成され、各々が複数の光検出素子を含む第１グループ及び第２グループと、
   前記第１グループ内の前記複数の光検出素子のうち複数の第１光検出素子を選択し、前記複数の第１光検出素子からの出力を積算するように構成された第１選択積算回路と、
   前記第２グループ内の前記複数の光検出素子のうち複数の第２光検出素子を選択し、前記複数の第２光検出素子からの出力を積算するように構成された第２選択積算回路と、
   を備え、
   前記第１選択積算回路は、前記複数の第１光検出素子を前記第１グループ内の前記複数の光検出素子の部分として選択する場合、前記第１グループ内の前記複数の光検出素子のうち、前記複数の第１光検出素子からの出力を選択的に積算するように構成され、
   前記第２選択積算回路は、前記複数の第２光検出素子を前記第２グループ内の前記複数の光検出素子の部分として選択する場合、前記第２グループ内の前記複数の光検出素子のうち、前記複数の第２光検出素子からの出力を選択的に積算するように構成され、
   前記第１選択積算回路及び前記第２選択積算回路は、前記基板上の前記第１領域の外において、第１方向に沿って前記第１領域と並ぶ第２領域に形成され、
   前記第１グループ及び前記第２グループは、前記第１方向と交差する第２方向に並ぶ、
   光検出器。
2. 前記複数の第１光検出素子と、前記第１グループ内の前記複数の光検出素子のうち前記第１光検出素子以外の複数の第３光検出素子とは、前記第１方向に並ぶ、
   請求項１記載の光検出器。
3. 前記複数の第１光検出素子は、前記第２方向に並ぶ第１部分を含む、
   請求項２記載の光検出器。
4. 前記複数の第１光検出素子は、前記第２方向に並ぶ第２部分を更に含み、
   前記第１部分及び前記第２部分は、前記第１方向に並ぶ、
   請求項３記載の光検出器。
5. 基板上の第１領域に形成された複数の光検出素子と、
   前記基板上の前記第１領域の外において、第１方向に沿って前記第１領域と並ぶ第２領域に形成された複数のスイッチ素子と、
   を備え、
   前記複数の光検出素子は、
   前記第１方向に沿って並ぶ第１光検出素子及び第２光検出素子と、
   前記第１光検出素子と前記第１方向と交差する第２方向に沿って並ぶ第３光検出素子と、
   を含み、
   前記複数のスイッチ素子は、
   前記第１光検出素子の第１端及び前記第３光検出素子の第１端と電気的に接続された第１端を含む第１スイッチ素子と、
   前記第２光検出素子の第１端と電気的に接続された第１端と、前記第１スイッチ素子の第２端と電気的に接続された第２端と、を含む第２スイッチ素子と、
   を含む、光検出器。
6. 前記第１領域は、前記基板に沿う平面内において前記複数の光検出素子を内包する最小の矩形であり、
   前記第２領域は、前記基板に沿う平面内において前記複数のスイッチ素子を内包する最小の矩形である、
   請求項５記載の光検出器。
7. 前記複数の光検出素子は、
   前記第１光検出素子及び前記第３光検出素子と前記第２方向に沿って並ぶ第４光検出素子及び第５光検出素子と、
   前記第２光検出素子と前記第２方向に沿って並び、前記第４光検出素子と前記第１方向に沿って並ぶ第６光検出素子と、
   を含み、
   前記複数のスイッチ素子は、
   前記第４光検出素子の第１端及び前記第５光検出素子の第１端と電気的に接続された第１端と、前記第１スイッチ素子のゲートと電気的に接続されたゲートと、を含む第３スイッチ素子と、
   前記第６光検出素子の第１端と電気的に接続された第１端と、前記第３スイッチ素子の第２端と電気的に接続された第２端と、前記第２スイッチ素子のゲートと電気的に接続されたゲートと、を含む第４スイッチ素子と、
   を含む、
   請求項５記載の光検出器。
8. 前記第２領域内に形成された複数のインバータを更に備え、
   前記複数のスイッチ素子は、
   前記第１光検出素子の第１端及び前記第３光検出素子の第１端と電気的に接続された第１端を含む第５スイッチ素子と、
   前記第５スイッチ素子の第２端と電気的に接続された第１端と、前記第２光検出素子の第１端と電気的に接続された第２端と、を含む第６スイッチ素子と、
   を含み、
   前記複数のインバータは、
   前記第１スイッチ素子のゲートに電気的に接続された第１端と、前記第５スイッチ素子のゲートに電気的に接続された第２端と、を含む第１インバータと、
   前記第２スイッチ素子のゲートに電気的に接続された第１端と、前記第６スイッチ素子のゲートに電気的に接続された第２端と、を含む第２インバータと、
   を含む、
   請求項５記載の光検出器。
9. 光源と、
   前記光源からの出射光を投光し、外部からの前記出射光の反射光を受光するように構成された光学系と、
   前記受光した反射光を検出するように構成された光検出器と、
   制御回路と、
   を備え、
   前記光検出器は、
   基板上の第１領域に形成され、各々が複数の光検出素子を含む第１グループ及び第２グループと、
   前記基板上の前記第１領域の外において、第１方向に沿って前記第１領域と並ぶ第２領域に形成された第１選択積算回路及び第２選択積算回路と、
   を含み、
   前記第１グループ及び前記第２グループは、前記第１方向と交差する第２方向に並び、
   前記第１選択積算回路は、前記制御回路からの選択信号に応じて、前記第１グループ内の前記複数の光検出素子のうち複数の第１光検出素子を選択し、前記複数の第１光検出素子からの出力を積算するように構成され、
   前記第２選択積算回路は、前記選択信号に応じて、前記第２グループ内の前記複数の光検出素子のうち複数の第２光検出素子を選択し、前記複数の第２光検出素子からの出力を積算するように構成され、
   前記第１選択積算回路は、前記複数の第１光検出素子を前記第１グループ内の前記複数の光検出素子の部分として選択する場合、前記第１グループ内の前記複数の光検出素子のうち、前記複数の第１光検出素子からの出力を選択的に積算するように構成され、
   前記第２選択積算回路は、前記複数の第２光検出素子を前記第２グループ内の前記複数の光検出素子の部分として選択する場合、前記第２グループ内の前記複数の光検出素子のうち、前記複数の第２光検出素子からの出力を選択的に積算するように構成された、
   距離測定装置。
10. 第１方向に並ぶ第１光検出素子及び第２光検出素子と、
    前記第１光検出素子と前記第１方向と交差する第２方向に並ぶ第３光検出素子と、
    前記第２光検出素子と前記第２方向に並び、前記第３光検出素子と前記第１方向に並ぶ第４光検出素子と、
    前記第４光検出素子と前記第１方向に並び、前記第４光検出素子に対して前記第３光検出素子と反対方向に位置する第５光検出素子と、
    前記第１光検出素子の出力端に接続される第１端と、第１出力線に接続される第２端と、制御端と、を含む第１スイッチ素子と、
    前記第２光検出素子の出力端に接続される第１端と、前記第１出力線に接続される第２端と、制御端と、を含む第２スイッチ素子と、
    前記第３光検出素子の出力端に接続される第１端と、第２出力線に接続される第２端と、制御端と、を含む第３スイッチ素子と、
    前記第４光検出素子の出力端に接続される第１端と、前記第２出力線に接続される第２端と、制御端と、を含む第４スイッチ素子と、
    前記第５光検出素子の出力端に接続される第１端と、前記第２出力線に接続される第２端と、制御端と、を含む第５スイッチ素子と、
    前記第１スイッチ素子の制御端に接続される第１選択線と、
    前記第２スイッチ素子の制御端に接続される第２選択線と、
    前記第３スイッチ素子の制御端に接続される第３選択線と、
    前記第４スイッチ素子の制御端に接続される第４選択線と、
    前記第５スイッチ素子の制御端に接続される第５選択線と、
    前記第１選択線に接続される第１端と、前記第３選択線に接続される第２端と、前記第４選択線に接続される第３端と、シフト線に接続される制御端と、を含む第６スイッチ素子と、
    前記第２選択線に接続される第１端と、前記第４選択線に接続される第２端と、前記第５選択線に接続される第３端と、前記シフト線に接続される制御端と、を含む第７スイッチ素子と、
    を備え、
    前記第６スイッチ素子及び前記第７スイッチ素子は、前記シフト線からの制御信号に基づき、前記第２方向に並ぶ選択線間の電気的接続を前記第１方向又は前記第１方向と反対の方向にシフトさせる、
    光検出器。
11. 前記第６スイッチ素子が前記第１選択線と前記第３選択線との間を電気的に接続する場合、前記第７スイッチ素子は前記第２選択線と前記第４選択線との間を電気的に接続し、
    前記第６スイッチ素子が前記第１選択線と前記第４選択線との間を電気的に接続する場合、前記第７スイッチ素子は前記第２選択線と前記第５選択線との間を電気的に接続する、
    請求項１０記載の光検出器。