JP7337512B2 - 撮像素子、撮像装置および撮像素子の制御方法 - Google Patents

Description

本発明は、複数の画素に対するアクセス制御を行う撮像素子、撮像装置および撮像素子の制御方法に関する。

近年、画素信号を取得するだけでなく、付加機能を有する撮像装置が用いられている。例えば、撮像装置の固体撮像素子に配置された各画素は、瞳分割された複数の像の信号を取得することで、位相差検出方式による焦点検出が可能になる。関連する技術として、特許文献１の撮像装置が提案されている。特許文献１の撮像装置は、瞳分割された複数の像のＡ像信号とＢ像信号とを生成して、生成されたＡ像信号とＢ像信号との相関演算を行い、デフォーカス量を算出している。

特開２０１４－１５７３３８号公報

特許文献１の撮像装置は、固体撮像素子に配置された複数の画素から画素信号を読み出す際、予め定められた方向に従って、順次、画素信号の読み出しを行う。画素信号の読み出しを水平方向に１ラインずつ順次行う方法で上下方向に瞳分割されたＡ像信号を取得する場合、同一垂直ラインのＡ像信号中に、概略１フレーム分のアクセス時間差が生じることとなる。Ｂ像信号の場合も同様である。動画や電子ファインダー用画像等、メカシャッタによる画素の遮光を伴わずに連続フレームの露光を行う場合、各画素へのアクセスが画素におけるフレームの露光終了に相当する。従って、各画素へのアクセス時間の差が、画素間の露光時間差となる。測定環境において光源が明滅する場合や、測定対象物に動体が含まれる場合等の状況においては、露光時間差に起因して、信号の読み出し中に同一垂直ラインのＡ像信号またはＢ像信号が変化することがある。Ａ像信号またはＢ像信号が変化すると、両信号の相関演算の精度が低下する。その結果、瞳分割された像信号に基づく焦点検出の精度が低下する。

本発明の目的は、瞳分割された像信号に基づく焦点検出の精度を向上させることができる撮像素子、撮像装置および撮像素子の制御方法を提供することにある。

上記目的を達成するために、本発明の撮像素子は、撮像領域に配置され、マイクロレンズの光軸から垂直方向または水平方向に偏芯した領域で受光した光に対応する画素信号を出力する行列状に配置された複数の画素と、前記マイクロレンズの光軸から垂直方向に偏芯した領域の画素から画素信号を読み出す場合に、前記垂直方向に対応する同じ列に配置された複数の画素から連続して画素信号を読み出す第１の制御を行い、前記マイクロレンズの光軸から前記水平方向に偏芯した領域の画素から画素信号を読み出す場合に、前記水平方向に対応する同じ行に配置された複数の画素から連続して画素信号を読み出す第２の制御を行う制御手段と、を備えることを特徴とする。

本発明によれば、瞳分割された像信号に基づく焦点検出の精度を向上させることができる。

撮像装置の構成を示すブロック図である。 第１実施形態に係る固体撮像素子の構成を示す構成図である。 第１実施形態に係る固体撮像素子の駆動タイミングを示すタイミングチャートである。 第１実施形態に係る処理の流れを示すフローチャートである。 第２実施形態に係る固体撮像素子の構成を示す構成図である。 第２実施形態に係る固体撮像素子の駆動タイミングを示すタイミングチャートである。 第３実施形態の固体撮像素子の全体構成を示す構成図である。 第３実施形態に係る固体撮像素子の画素エリアおよび単位画素セルの構成を示す構成図である。 第４実施形態に係る固体撮像素子の画素エリアおよび単位画素セルの構成を示す構成図である。 第４実施形態に係る固体撮像素子の駆動タイミングを示すタイミングチャートである。

以下、本発明の各実施形態について図面を参照しながら詳細に説明する。しかしながら、以下の各実施形態に記載されている構成はあくまで例示に過ぎず、本発明の範囲は各実施形態に記載されている構成によって限定されることはない。

＜第１実施形態＞
図１は、各実施形態の撮像装置の構成を示すブロック図である。撮像装置２００は、固体撮像素子１、信号処理部２、制御部３、表示部４、記録部５、レンズ駆動部６および撮影レンズ７を有する。固体撮像素子１（撮像素子）は、撮影レンズ７によって形成される被写体の光学像を光電変換し、電気信号（画素信号）として出力する。信号処理部２は、固体撮像素子１が出力した画素信号に対して、補正処理や演算処理等の所定の処理を行い、撮像信号や焦点検出用信号を生成する。

制御部３は、撮像装置２００の各機能ブロックを駆動するための制御信号を生成して、出力する。例えば、制御部３は、固体撮像素子１から取得した撮像信号に基づいて被写体のパターンを判定し、被写体のパターンに応じて焦点検出用信号の瞳の偏芯の優先方向を決定する。この場合、制御部３は、優先方向を判定する判定手段として機能し、固体撮像素子１の読み出しモードを指示する制御信号を生成する。また、制御部３は、焦点検出用信号を用いて、相関演算等によりデフォーカス量を演算し、レンズ駆動部６の制御信号を生成する。さらに、制御部３は、撮像信号に対して、現像や圧縮等の所定の信号処理を施す。制御部３は、例えば、ＣＰＵやＲＡＭ、ＲＯＭ等を有する。この場合、ＲＯＭに格納されたプログラムがＲＡＭに展開され、ＲＡＭに展開されたプログラムをＣＰＵが実行することにより、制御部３の機能が実現されてもよい。

レンズ駆動部６は、撮影レンズ７を駆動し、制御部３からの制御信号に従って、ズーム制御やフォーカス制御、絞り制御等を行う。表示部４は、制御部３により信号処理が施された撮像信号や、撮像装置２００の各種設定情報等を表示する。記録部５には、所定の記録媒体が着脱可能または着脱不能に接続される。記録部５は、制御部３が信号処理を施した撮像信号等を記録媒体に記録する。かかる記録媒体としては、例えば、フラッシュメモリ等の半導体メモリ等が適用され得る。撮影レンズ７は、撮像光学系やレンズユニット等であり、撮像装置２００の本体から着脱可能または着脱不能である。撮影レンズ７は、被写体の光学像を固体撮像素子１の撮像面に入射させる。

図２は、第１実施形態に係る固体撮像素子１の構成を示す構成図である。図２（Ａ）は、固体撮像素子１に設けられた単位画素セル１０の構成を示す。単位画素セル１０は、画素に対応する。各単位画素セル１０には、それぞれマイクロレンズＭＬが設けられ、マイクロレンズＭＬに対応して、複数のフォトダイオードＰＤ（ＰＤ＿ａ、ＰＤ＿ｂ、ＰＤ＿ｃおよびＰＤ＿ｄ）が設けられる。例えば、単位画素セル１０には、単一のマイクロレンズＭＬの下に、上下方向および左右方向にそれぞれ複数のフォトダイオードＰＤが設けられる。フォトダイオードＰＤは、光電変換手段に対応する。上下方向（Ｖ方向）は垂直方向に対応し、左右方向（Ｈ方向）は水平方向に対応する。以上の構成により、単位画素セル１０内の各フォトダイオードＰＤに、それぞれマイクロレンズＭＬの光軸から偏芯した、異なる瞳を通過した光線を入射させることができる。

例えば、図２（Ｂ）の場合、フォトダイオードＰＤ＿ａおよびＰＤ＿ｂに対応する領域は、マイクロレンズＭＬの光軸から、上下方向のうち一方の方向に偏芯した領域である。同様に、フォトダイオードＰＤ＿ｃおよびＰＤ＿ｄに対応する領域は、マイクロレンズＭＬの光軸から、上下方向のうち他方の方向に偏芯した領域である。アクセス順序制御部１１は、フォトダイオードＰＤ＿ａおよびＰＤ＿ｂから画素信号を出力させる場合、フォトダイオードＰＤ＿ｃおよびＰＤ＿ｄから画素信号を出力させないように制御する。これにより、単位画素セル１０は、マイクロレンズＭＬの光軸から上下方向のうち一方の方向に偏芯した領域に対応するフォトダイオードＰＤから画素信号を出力する。一方、単位画素セル１０は、上記偏芯した領域以外の領域に対応するフォトダイオードＰＤから画素信号を出力しない。図２（Ｂ）のように、単位画素セル１０が上下方向に分割された構成を、「縦目」と称する。

また、図２（Ｃ）の場合、フォトダイオードＰＤ＿ａおよびＰＤ＿ｃに対応する領域は、マイクロレンズＭＬの光軸から、左右方向のうち一方の方向に偏芯した領域である。同様に、フォトダイオードＰＤ＿ｂおよびＰＤ＿ｄに対応する領域は、マイクロレンズＭＬの光軸から、左右方向のうち他方の方向に偏芯した領域である。アクセス順序制御部１１は、フォトダイオードＰＤ＿ａおよびＰＤ＿ｃから画素信号を出力させる場合、フォトダイオードＰＤ＿ｂおよびＰＤ＿ｄから画素信号を出力させないように制御する。これにより、単位画素セル１０は、マイクロレンズＭＬの光軸から左右方向のうち一方の方向に偏芯した領域に対応するフォトダイオードＰＤから画素信号を出力する。一方、単位画素セル１０は、上記偏芯した領域以外の領域に対応するフォトダイオードＰＤから画素信号を出力しない。図２（Ｃ）のように、単位画素セル１０が左右方向に分割された構成を「横目」と称する。

以上のように構成された単位画素セル１０の各フォトダイオードＰＤで蓄積された電荷が、図２（Ｂ）のように単位画素セル１０ごとに左右方向に合成されると、マイクロレンズＭＬの光軸から上下方向に偏芯された画素信号を取得することができる。左右方向の電荷の合成は、「ＰＤ＿ａ＋ＰＤ＿ｂ、ＰＤ＿ｃ＋ＰＤ＿ｄ」により得られる。また、単位画素セル１０の各フォトダイオードＰＤで蓄積された電荷が、図２（Ｃ）に示されるように、単位画素セル１０ごとに上下方向に合成されると、マイクロレンズＭＬの光軸から左右方向に偏芯された画素信号を取得することができる。上下方向の電荷の合成は、「ＰＤ＿ａ＋ＰＤ＿ｃ、ＰＤ＿ｂ＋ＰＤ＿ｄ」により得られる。上述したマイクロレンズＭＬの光軸から偏芯された画素信号は、瞳分割された像信号に基づく焦点検出用信号として、相関演算を用いたデフォーカス量の演算に用いられる。

図２（Ｄ）の場合、単位画素セル１０の全てのフォトダイオードＰＤで蓄積された電荷が合成される。各電荷の合成は、「ＰＤ＿ａ＋ＰＤ＿ｂ＋ＰＤ＿ｃ＋ＰＤ＿ｄ」により得られる。この場合、撮像信号用に、マイクロレンズＭＬの光軸から偏芯されていない画素信号を取得することができる。図２（Ｅ）は、固体撮像素子１の単位画素セル１０の構成を示す。各単位画素セル１０には、各フォトダイオードＰＤのそれぞれに対応して、フォトダイオードＰＤへのアクセス手段である転送ゲートＴＸ（ＴＸ＿ａ、ＴＸ＿ｂ、ＴＸ＿ｃおよびＴＸ＿ｄ）が設けられる。

（ｘ）列（ｙ）行の単位画素セル１０の転送ゲートＴＸ＿ａは、転送信号ＰＴＸ＿ａｂ（ｙ）およびＰＴＸ＿ａｃ（ｘ）の双方がハイレベルのときアクティブとなる。単位画素セル１０の転送ゲートＴＸ＿ｂは、転送信号ＰＴＸ＿ａｂ（ｙ）およびＰＴＸ＿ｂｄ（ｘ）の双方がハイレベルのときアクティブとなる。単位画素セル１０の転送ゲートＴＸ＿ｃは、転送信号ＰＴＸ＿ｃｄ（ｙ）およびＰＴＸ＿ａｃ（ｘ）の双方がハイレベルのときアクティブとなる。単位画素セル１０の転送ゲートＴＸ＿ｄは、転送信号ＰＴＸ＿ｃｄ（ｙ）およびＰＴＸ＿ｂｄ（ｘ）の双方がハイレベルのときアクティブとなる。

各フォトダイオードＰＤは、対応する各転送ゲートＴＸがアクティブとなることで、ソースフォロワＳＦに接続される。ソースフォロワＳＦは、ゲートに入力された電荷に応じた電圧を画素信号として出力する。ソースフォロワＳＦのゲートはリセットゲートＲＥＳを介して基準電源ＶＤＤに接続される。リセットゲートＲＥＳは、リセット信号ＰＲＥＳがハイレベルのときアクティブとなる。リセットゲートＲＥＳがアクティブにされると、ゲート電圧が基準レベルにリセットされる。ソースフォロワＳＦの出力端は選択ゲートＳＥＬ＿ｖ（ｙ）に接続される。選択ゲートＳＥＬ＿ｖ（ｙ）は、選択信号ＰＳＥＬ＿ｖ（ｙ）がハイレベルのときアクティブとなる。選択ゲートＳＥＬ＿ｖ（ｙ）がアクティブになると、単位画素セル１０の画素信号が出力される。

図２（Ｆ）は、固体撮像素子１の全体構成を示す図である。図２（Ｆ）に示されるように、固体撮像素子１の撮像領域に、複数の単位画素セル１０が二次元状（行列状）に配置される。図２（Ｆ）の例では、上下方向に４画素、左右方向に４画素の計１６個の単位画素セル１０が配置されている。固体撮像素子１に配置される単位画素セル１０の数は任意の数であってよい。上下方向（垂直方向）と左右方向（水平方向）とのうち何れか一方の方向が第１の方向に対応し、他方の方向が第２の方向に対応する。第１の方向と第２の方向とは相互に直交する関係にある。第１の方向に配置される単位画素セル１０の数と第２の方向に配置される単位画素セル１０の数とは異なっていてもよい。制御手段としてのアクセス順序制御部１１は、複数の単位画素セル１０に共通に設けられる。アクセス順序制御部１１は、各単位画素セル１０へのアクセス順序を制御し、各単位画素セル１０に対し駆動信号を発生する。

図２（Ｆ）の例では、アクセス順序制御部１１は、同一垂直ライン(ｘ）列上に設けられた複数の単位画素セル１０に対して、共通の転送信号ＰＴＸ＿ａｃ（ｘ）およびＰＴＸ＿ｂｄ（ｘ）を供給する。アクセス順序制御部１１は、同一水平ライン(ｙ）行上に設けられた複数の単位画素セル１０に対して、共通の転送信号ＰＴＸ＿ａｂ（ｙ）およびＰＴＸ＿ｃｄ（ｙ）を供給する。アクセス順序制御部１１は、同一水平ライン(ｙ）行上に設けられた複数の単位画素セル１０に対して、共通の選択信号ＰＳＥＬ＿ｖ（ｙ）を供給する。同一垂直ライン(ｘ）列上の複数の単位画素セル１０は、共通の選択ゲートＳＥＬ＿ｈ（ｘ）を介して後段のＡＤ変換部１２に接続される。アクセス順序制御部１１は、選択ゲートＳＥＬ＿ｈ（ｘ）に対して選択信号ＰＳＥＬ＿ｈ（ｘ）を供給する。選択信号ＰＳＥＬ＿ｈ（ｘ）がハイレベルのときに、選択ゲートＳＥＬ＿ｈ（ｘ）がアクティブになる。以上の各転送信号および各選択信号として供給される信号レベルの組み合わせに応じて、任意の単位画素セル１０中の任意のフォトダイオードＰＤをＡＤ変換部１２に電気的に接続させることができる。また、アクセス順序制御部１１は、各単位画素セル１０に対して、リセット信号ＰＲＥＳを供給する。ＡＤ変換部（ＡＤ変換器）は、単位画素セルが出力したアナログ信号をデジタル信号に変換する処理を行う信号処理手段であり、読み出し手段でもある。

ＡＤ変換部１２は、複数の単位画素セル１０に共通に設けられ、保持手段およびＡＤ変換手段を有する。ＡＤ変換部１２は、光電変換手段（フォトダイオードＰＤ）からの電流信号を電圧信号として保持し、デジタル信号に変換して後段の信号処理部２へ出力する。固体撮像素子１における各単位画素セル１０へのアクセス順序の決定（ｘ－ｙアドレス方式）の詳細は、上述した例には限定されない。

図３は、第１実施形態に係る固体撮像素子１の駆動タイミングを示すタイミングチャートである。各選択信号のハイ期間に、各選択信号が入力されるゲートがアクティブとなる。図２（Ｂ）や図２（Ｃ）に示されるように、各単位画素セル１０から取得される画素信号は、上下方向または左右方向に偏芯している。また、アクセス順序制御部１１は、各単位画素セル１０へのアクセス順序の異なる読み出しモードを選択する。以下における第１の読み出しモードは、第１の方向の複数の画素に対するアクセスを第２の方向の複数の画素に対するアクセスより優先させるモードである。第２の読み出しモードは、第２の方向の複数の画素に対するアクセスを第１の方向の複数の画素に対するアクセスより優先させるモードである。

図３（Ａ）は、第１の読み出しモードにおける、画素信号に対するアクセスおよび画素信号の読み出しに関わるタイミングチャートである。第１の読み出しモードでは、単位画素セル１０の各フォトダイオードＰＤで蓄積された電荷は、図２（Ｂ）のように、単位画素セル１０ごとに左右方向に合成される(ＰＤ＿ａ＋ＰＤ＿ｂ、ＰＤ＿ｃ＋ＰＤ＿ｄ)。これにより、マイクロレンズＭＬの光軸から上下方向に偏芯された画素信号が取得される。ここで、着目する単位画素セル１０と同一垂直ライン上の各単位画素セル１０を第１の単位画素セル群とする。アクセス順序制御部１１は、着目する単位画素セル１０と同一水平ライン上に配置された各単位画素セル１０よりも、着目する単位画素セル１０と同一垂直ライン上に配置された第１の単位画素セル群を優先して連続アクセスするように制御する。これにより、着目する単位画素セル１０と同一垂直ライン上の各単位画素セル１０の画素信号が、着目する単位画素セル１０と同一水平ライン上に配置された各単位画素セル１０の画素信号と比較して短時間で読み出される。アクセス順序制御部１１は、画素信号の取得に先立ち、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

図３（Ａ）において、期間ｔ１０１に、アクセス順序制御部１１は、（ｘ－１）列の単位画素セルへ供給される転送信号ＰＴＸ＿ａｃ（ｘ－１）およびＰＴＸ＿ｂｄ（ｘ－１）をハイレベルとする。また、アクセス順序制御部１１は、（ｙ－１）行の単位画素セル１０へ供給される転送信号ＰＴＸ＿ａｂ（ｙ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿ａｃ（ｘ－１）とＰＴＸ＿ａｂ（ｙ－１）との論理積、および転送信号ＰＴＸ＿ｂｄ（ｘ－１）とＰＴＸ＿ａｂ（ｙ－１）との論理積がハイレベルとなる。従って、（ｘ－１）列（ｙ－１）行の単位画素セル１０の転送ゲートＴＸ＿ａおよびＴＸ＿ｂは、アクティブとなる。アクセスされたフォトダイオードＰＤ＿ａおよびＰＤ＿ｂからの電荷が転送路（ソースフォロワＳＦのゲート）で混合されることで、マイクロレンズＭＬの光軸から上下方向に偏芯された画素信号の一方が生成される。上下方向に偏芯された画素信号は、単位画素セル１０の４つのフォトダイオードＰＤの領域のうち、フォトダイオードＰＤ＿ａおよびＰＤ＿ｂの領域に偏芯した方向の領域で受光した光に対応する画素信号である。ここで、アクセス順序制御部１１は、当該単位画素セル１０に対して、ハイレベルの選択信号ＰＳＥＬ＿ｖ（ｙ－１）およびＰＳＥＬ＿ｈ（ｘ－１）を供給しておく。これにより、単位画素セル１０で生成された画素信号がＡＤ変換部１２へ入力される。ＡＤ変換部１２に入力された画素信号の電圧レベルは、ＡＤ変換部１２内の保持手段により保持される。

ＡＤ変換部１２は、期間ｔ１０２において、保持手段により保持された画素信号の電圧レベルをデジタル信号に変換し、変換後のデジタル信号を後段の信号処理部２に出力する。この間、アクセス順序制御部１１は、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

アクセス順序制御部１１は、期間ｔ１０３において、再び（ｘ－１）列の単位画素セルへ供給される転送信号ＰＴＸ＿ａｃ（ｘ－１）およびＰＴＸ＿ｂｄ（ｘ－１）をハイレベルとする。また、アクセス順序制御部１１は、（ｙ－１）行の単位画素セルへ供給される転送信号ＰＴＸ＿ｃｄ（ｙ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿ａｃ（ｘ－１）とＰＴＸ＿ｃｄ（ｙ－１）との論理積、および転送信号ＰＴＸ＿ｂｄ（ｘ－１）とＰＴＸ＿ｃｄ（ｙ－１）との論理積がハイレベルとなる。従って、（ｘ－１）列（ｙ－１）行の単位画素セル１０の転送ゲートＴＸ＿ｃおよびＴＸ＿ｄがアクティブとなる。アクセスされたフォトダイオードＰＤ＿ｃおよびＰＤ＿ｄからの電荷が転送路上で混合されることで、マイクロレンズＭＬの光軸から上下方向に偏芯された画素信号の他方が生成される。上下方向に偏芯された画素信号は、単位画素セル１０の４つのフォトダイオードＰＤの領域のうち、フォトダイオードＰＤ＿ｃおよびＰＤ＿ｄの領域に偏芯した方向の領域で受光した光に対応する画素信号である。アクセス順序制御部１１は、単位画素セル１０に対して、ハイレベルの選択信号ＰＳＥＬ＿ｖ（ｙ－１）およびＰＳＥＬ＿ｈ（ｘ－１）を供給しておく。これにより、単位画素セル１０で生成された画素信号がＡＤ変換部１２へ入力される。ＡＤ変換部１２に入力された画素信号の電圧レベルは、ＡＤ変換部１２内の保持手段により保持される。

ＡＤ変換部１２は、期間ｔ１０４において、保持手段により保持された画素信号の電圧レベルをデジタル信号に変換し、変換後のデジタル信号を後段の信号処理部２に出力する。この間、アクセス順序制御部１１は、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

以上の期間ｔ１０１からｔ１０４にかけての制御で、所定のアドレスの単位画素セル１０に対するアクセスが行われ、アクセスした単位画素セル１０から上下方向に偏芯された１組の画素信号が得られる。アクセス順序制御部１１は、期間ｔ１０５で、アクセス先の単位画素セル１０を、同一垂直ライン上に配置された（ｘ－１）列（ｙ）行の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、上述した期間ｔ１０１からｔ１０４までの制御と同様の制御を繰り返す。また、アクセス順序制御部１１は、期間ｔ１０６で、アクセス先の単位画素セル１０を、同一垂直ライン上に配置された（ｘ－１）列（ｙ＋１）行の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、上述した期間ｔ１０１からｔ１０４までの制御と同様の制御を繰り返す。

アクセス順序制御部１１は、以上の制御を、アクセスする行を切り替えながら繰り返す。アクセス順序制御部１１は、（ｘ－１）列の全ての単位画素セル１０へのアクセスが完了した後、次の列である（ｘ）列の単位画素セル１０へのアクセスに移行する制御を行う。アクセス順序制御部１１は、期間ｔ１０７からｔ１１２にかけて、アクセス先の単位画素セル１０を、（ｘ）列上の単位画素セルに切り替えた上で、期間ｔ１０１からｔ１０６の制御と同様の制御を繰り返す。（ｘ）列上の全て単位画素セル１０へのアクセスが完了した後、アクセス順序制御部１１は、期間ｔ１１３からｔ１１８にかけて、アクセス先の単位画素セル１０を、（ｘ＋１）列上の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、期間ｔ１０１からｔ１０６の制御と同様の制御を繰り返す。アクセス順序制御部１１が、以上の制御を全ての列に対して繰り返すことで、第１の読み出しモードによる1フレーム分の画素信号の読み出し動作が行われる。

以上のように、第１の読み出しモードにおいて、単位画素セル１０は、受光した光に基づく電気信号を出力する領域がマイクロレンズＭＬの光軸から上下方向に偏芯している。この場合、アクセス順序制御部１１は、偏芯方向と同じ方向である上下方向の各単位画素セル１０に対するアクセスを、左右方向の各単位画素セル１０に対するアクセスより優先させる。上述した第１の読み出しモードでは、第１の方向は上下方向であり、第２の方向は左右方向である。アクセス順序制御部１１は、同一垂直ライン上に配置された単位画素セル１０へのアクセスを、異なる垂直ライン上に配置された単位画素セル１０へのアクセスを行う前に優先して行うように制御する。これにより、ＡＦ信号としての像信号の読み出し方向は、瞳分割方向に応じて選択されるため、同一垂直ライン上に配置された単位画素セル１０同士の露光時間差が短縮される。その結果、同一垂直ラインのＡ像信号（またはＢ像信号）についての露光時間差を低減しながら、上下方向に偏芯された画素信号を取得することができる。また、読み出しが完了した垂直ラインから、順次、相関演算を開始することができる。このため、画素信号の読み出しからデフォーカス量演算やフォーカス動作までのタイムラグが短縮される。

図３（Ｂ）は、第２の読み出しモードにおける、画素信号に対するアクセスおよび画素信号の読み出しに関わるタイミングチャートである。第２の読み出しモードでは、単位画素セル１０の各フォトダイオードＰＤで蓄積された電荷は、図２（Ｃ）に示されるように、単位画素セル１０ごとに上下方向に合成される(ＰＤ＿ａ＋ＰＤ＿ｃ、ＰＤ＿ｂ＋ＰＤ＿ｄ)。これにより、マイクロレンズＭＬの光軸から左右方向に偏芯された画素信号が取得される。ここで、着目する単位画素セル１０と同一水平ライン上の各単位画素セル１０を第２の単位画素セル群とする。アクセス順序制御部１１は、着目する単位画素セル１０と同一垂直ライン上に配置された各単位画素セル１０よりも、着目する単位画素セル１０と同一水平ライン上に配置された第２の単位画素セル群を優先して連続アクセスするように制御する。これにより、着目する単位画素セル１０と同一水平ライン上の各単位画素セル１０の画素信号が、着目する単位画素セル１０と同一垂直ライン上に配置された各単位画素セル１０の画素信号と比較して短時間で読み出される。アクセス順序制御部１１は、画素信号の取得に先立ち、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

図３（Ｂ）において、アクセス順序制御部１１は、期間ｔ１２１において、（ｙ－１）行の単位画素セル１０へ供給される転送信号ＰＴＸ＿ａｂ（ｙ－１）およびＰＴＸ＿ｃｄ（ｙ－１）をハイレベルとする。また、アクセス順序制御部１１は、（ｘ－１）列の単位画素セル１０へ供給される転送信号ＰＴＸ＿ａｃ（ｘ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿ａｃ（ｘ－１）とＰＴＸ＿ａｂ（ｙ－１）との論理積、および転送信号ＰＴＸ＿ａｃ（ｘ－１）とＰＴＸ＿ｃｄ（ｙ－１）との論理積はハイレベルとなる。従って、（ｘ－１）列（ｙ－１）行の単位画素セル１０の転送ゲートＴＸ＿ａおよびＴＸ＿ｃは、アクティブとなる。アクセスされたフォトダイオードＰＤ＿ａおよびＰＤ＿ｃからの電荷は、転送路上で混合される。これにより、マイクロレンズＭＬの光軸から左右方向に偏芯された画素信号の一方が生成される。アクセス順序制御部１１は、単位画素セル１０に対して、ハイレベルの選択信号ＰＳＥＬ＿ｖ（ｙ－１）およびＰＳＥＬ＿ｈ（ｘ－１）を供給しておく。これにより、単位画素セル１０で生成された画素信号がＡＤ変換部１２へ入力される。ＡＤ変換部１２に入力された画素信号の電圧レベルは、ＡＤ変換部１２内の保持手段により保持される。

ＡＤ変換部１２は、期間ｔ１２２において、保持手段により保持された画素信号の電圧レベルをデジタル信号に変換し、後段の信号処理部２に出力する。この間、アクセス順序制御部１１は、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

アクセス順序制御部１１は、期間ｔ１２３において、再び（ｙ－１）行の単位画素セルへ供給される転送信号ＰＴＸ＿ａｂ（ｙ－１）およびＰＴＸ＿ｃｄ（ｙ－１）をハイレベルとする。また、アクセス順序制御部１１は、（ｘ－１）列の単位画素セル１０へ供給される転送信号ＰＴＸ＿ｂｄ（ｘ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿ｂｄ（ｘ－１）とＰＴＸ＿ａｂ（ｙ－１）との論理積、および転送信号ＰＴＸ＿ｂｄ（ｘ－１）とＰＴＸ＿ｃｄ（ｙ－１）との論理積はハイレベルとなる。従って、（ｘ－１）列（ｙ－１）行の単位画素セルの転送ゲートＴＸ＿ｂおよびＴＸ＿ｄがアクティブとなる。アクセスされたフォトダイオードＰＤ＿ｂおよびＰＤ＿ｄからの電荷が転送路上で混合される。これにより、マイクロレンズＭＬの光軸から左右方向に偏芯された画素信号の他方が生成される。アクセス順序制御部１１は、単位画素セル１０に対して、ハイレベルの選択信号ＰＳＥＬ＿ｖ（ｙ－１）およびＰＳＥＬ＿ｈ（ｘ－１）を供給しておく。これにより、単位画素セル１０で生成された画素信号がＡＤ変換部１２へ入力される。ＡＤ変換部１２に入力された画素信号の電圧レベルが、ＡＤ変換部１２内の保持手段により保持される。

ＡＤ変換部１２は、期間ｔ１２４において、保持手段により保持された画素信号の電圧レベルをデジタル信号に変換し、後段の信号処理部２へ出力する。この間、アクセス順序制御部１１は、リセット信号ＰＲＥＳをハイレベルとし、各単位画素セル１０のソースフォロワＳＦのゲート電圧を基準レベルにリセットしておく。

アクセス順序制御部１１は、期間ｔ１２１からｔ１２４にかけての制御で、所定のアドレスの単位画素セル１０にアクセスする。そして、アクセスされた単位画素セル１０から左右方向に偏芯された１組の画素信号が得られる。アクセス順序制御部１１は、期間ｔ１２５において、アクセス先の単位画素セル１０を、同一水平ライン上に配置された（ｘ）列（ｙ－１）行の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、期間ｔ１２１からｔ１２４にかけての制御と同様の制御を繰り返す。さらに、アクセス順序制御部１１は、期間ｔ１２６において、アクセス先の単位画素セル１０を、同一水平ライン上に配置された（ｘ＋１）列（ｙ－１）行の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、期間ｔ１２１からｔ１２４までの制御と同様の制御を繰り返す。

アクセス順序制御部１１は、以上の制御を、アクセスする列を切り替えながら繰り返す。アクセス順序制御部１１は、（ｙ－１）行の全ての単位画素セル１０へのアクセスが完了した後、次の行である（ｙ）行の単位画素セル１０へのアクセスに移行する制御を行う。そして、アクセス順序制御部１１は、期間ｔ１２１からｔ１２６までの制御と同様の制御を繰り返す。（ｙ）行上の単位画素セル１０へのアクセスが完了した後、アクセス順序制御部１１は、期間ｔ１３３からｔ１３８にかけて、アクセス先の単位画素セル１０を、（ｙ＋１）行上の単位画素セル１０に切り替える。そして、アクセス順序制御部１１は、期間ｔ１２１からｔ１２６の制御と同様の制御を繰り返す。アクセス順序制御部１１が、以上の制御を全ての行に対して繰り返すことで、第２の読み出しモードによる1フレーム分の画素信号の読み出し動作が行われる。

以上のように、第２の読み出しモードにおいて、単位画素セル１０は、受光する領域がマイクロレンズＭＬの光軸から左右方向に偏芯している。この場合、アクセス順序制御部１１は、偏芯方向と同じ方向である左右方向の各単位画素セル１０に対するアクセスを、上下方向の各単位画素セル１０に対するアクセスより優先させる。上述した第２の読み出しモードでは、第１の方向は左右方向であり、第２の方向は上下方向である。アクセス順序制御部１１は、同一水平ライン上に配置された単位画素セル１０へのアクセスを、異なる水平ライン上に配置された単位画素セル１０へのアクセスを行う前に優先して行うように制御する。これにより、第２の読み出しモードにおいても、第１の読み出しモードと同様の効果が得られる。

従って、アクセス順序制御部１１は、第１の読み出しモードと第２の読み出しモードとで、マイクロレンズＭＬの光軸から偏芯した偏芯方向に応じて、画素信号の読出しにおける単位画素セル１０へのアクセス順序を異ならせる。上記偏芯方向は、単位画素セル内の信号加算方向である。このため、画素信号の偏芯方向と同じ方向に延伸された同一ラインのＡ像信号、あるいはＢ像信号についての露光時間差を低減することができる。

図４は、第１実施形態に係る処理の流れを示すフローチャートである。図４のフローチャートは、第１実施形態以外の各実施形態にも適用される。上述したように、第１実施形態では、マイクロレンズＭＬの光軸からの偏芯方向に応じて、第１の方向に対する各単位画素セル１０へのアクセスと第２の方向に対する各単位画素セル１０へのアクセスとの何れを優先するかが決定される。そして、決定されたアクセスの優先方向に応じて、読み出しモードが選択される。図４において、撮像装置２００の撮影動作が開始されると、制御部３が次のフレームで優先して取得する画素信号の偏芯方向に応じて読み出しモードを選択する。そして、制御部３は、固体撮像素子１に対して制御信号を発することで、読み出しモードの初期設定を行う（Ｓ４０１）。以下、初期設定として第２の読み出しモードが設定されるものとして説明するが、初期設定として第１の読み出しモードが設定されてもよい。また、初期設定において、前回の撮影動作で最後に設定された読み出しモードが引き継がれてもよい。

制御部３は、Ｓ４０１で設定された読み出しモードで、固体撮像素子１から画素信号の読み出し制御を行う（Ｓ４０２）。信号処理部２は、Ｓ４０２で読み出された画素信号を用いて、Ａ像信号とＢ像信号との相関演算を行い、デフォーカス量を求める（Ｓ４０３）。制御部３は、求められたデフォーカス量に基づき、レンズ駆動部６へ撮影レンズ7の移動量を指示することで、レンズ駆動部６による撮影レンズ７のフォーカス制御が行われる（Ｓ４０４）。図４に示されるように、Ｓ４０３およびＳ４０４の処理と並行して、Ｓ４０５～Ｓ４１０の処理が行われる。

信号処理部２は、同一の単位画素セル１０に対応するＡ像信号とＢ像信号とを加算することで、単位画素セル１０の全てのフォトダイオードＰＤからの画素信号を加算し、撮像信号用に偏芯されていない信号を取得する処理を行う（Ｓ４０５）。制御部３は、Ｓ４０５の処理により得られる偏芯されていない画素信号に対して微分フィルタ等の演算処理を施し、被写体のエッジを検出する（Ｓ４０６）。制御部３は、検出された被写体のエッジから被写体パターンを判定する。被写体のパターンは、被写体のエッジ以外から検出されてもよい。具体的には、制御部３は、対象物の被写体のエッジの上下方向の勾配（Ｖ勾配）が、左右方向の勾配（Ｈ勾配）以上であるかを判定する（Ｓ４０７）。Ｓ４０７でＹｅｓと判定された場合、Ｖ勾配がＨ勾配に対し急峻であり、被写体の上下方向のエッジ（縦線エッジ）がより明瞭であると判定できる。一方、Ｓ４０７でＮｏと判定された場合、被写体の左右方向のＨ勾配が、上下方向のＶ勾配に対し急峻であり、対象物の左右方向のエッジ（横線エッジ）がより明瞭であると判定できる。

Ｓ４０７でＹｅｓと判定された場合、制御部３は、次のフレームに用いられる偏芯方向に応じた読み出しモードとして、第１の読み出しモードを設定する（Ｓ４０８）。第１の読み出しモードは、上述したように、同一垂直ライン上に配置された単位画素セル１０同士の露光時間差を短縮させつつ、上下方向に偏芯された画素信号を取得するモードである。Ｓ４０７でＮｏと判定された場合、制御部３は、次のフレームに用いられる偏芯方向に応じた読み出しモードとして、第２の読み出しモードを設定する（Ｓ４０９）。第２の読み出しモードは、上述したように、同一水平ライン上に配置された単位画素セル１０同士の露光時間差を短縮させつつ、左右方向に偏芯された信号を取得するモードである。Ｓ４０６～Ｓ４０９の処理と並行して、制御部３は、Ｓ４０５で得られた偏芯されていない信号を、撮像信号として記録媒体に記録するように記録部５を制御する（Ｓ４１０）。なお、制御部３は、Ｓ４１０の処理とともに、撮像信号を表示部４に表示させる制御を行ってもよい。制御部３は、撮影続行の指示がされたかを判定する（Ｓ４１１）。例えば、ユーザが撮像装置２００に対して撮影続行の操作を行ったか否かに基づいて、Ｓ４１１の判定が行われてもよい。Ｓ４１１でＹｅｓと判定された場合、フローはＳ４０２に戻り、撮影動作が続行する。Ｓ４１１でＮｏと判定された場合、撮影動作は終了する。

以上のように、前回に取得されたフレームの撮像信号の被写体パターンに応じて、アクセスを優先するマイクロレンズＭＬの光軸からの偏芯方向が決定される。併せて、決定された偏芯方向に応じた読み出しモード（第１の読み出しモードまたは第２の読み出しモード）が設定される。これにより、被写体パターンに適した方向に偏芯され、かつ露光時間差が低減された信号を取得することができる。よって、精度の高い焦点検出が実現される。

以上に説明したように、本実施形態では、アクセス順序制御部１１は、使用する画素信号の偏芯方向に応じて、画素信号の読出しにおける単位画素セル１０へのアクセス順序を異ならせる。これにより、マイクロレンズＭＬの光軸からの偏芯方向と同じ方向に延伸された同一ラインのＡ像信号またはＢ像信号についての露光時間差を低減することができる。よって、瞳分割により複数の像を取得可能な撮像装置において、焦点検出精度を向上させることができる。

＜第２実施形態＞
次に、第２実施形態について説明する。図５は、第２実施形態に係る固体撮像素子５０１の構成を示す構成図である。図５（Ａ）および（Ｂ）は、固体撮像素子５０１に配置される単位画素セル５１０ｎの構成を示す図である。単位画素セル５１０ｎは、マイクロレンズＭＬに対応して、フォトダイオードＰＤと転送ゲートＴＸとを有する。第２実施形態の単位画素セル５１０は、第１実施形態の単位画素セル１０と異なり、単位画素セル５１０内でフォトダイオードＰＤが分割されていない。転送ゲートＴＸには、アクセス順序制御部５１１から、転送信号ＰＴＸ＿ＨおよびＰＴＸ＿Ｖが供給される。ハイレベルの転送信号ＰＴＸ＿ＨおよびＰＴＸ＿Ｖが供給されると、フォトダイオードＰＤがＡＤ変換部５２２に電気的に接続されるように構成されている。

図５（Ｃ）～（Ｆ）は、固体撮像素子５０１においてマイクロレンズＭＬの光軸から偏芯された画素信号を得るための単位画素セル５１０（５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄ）の構成を示す図である。単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄの撮像領域は、それぞれ金属薄膜等による遮光膜５１１ａ、５１１ｂ、５１１ｃおよび５１１ｄにより部分的に覆われている。単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄには、それぞれ異なる位置に開口部５１２（５１２ａ、５１２ｂ、５１２ｃおよび５１２ｄ）が設けられている。これにより、各単位画素セル５１０内のフォトダイオードＰＤに、それぞれマイクロレンズＭＬの光軸から偏芯した、異なる瞳を通過した光線が入射される。従って、単位画素セル５１０のうち、開口部５１２の領域が、マイクロレンズＭＬの光軸から偏芯した領域となる。

図５（Ｃ）に示した単位画素セル５１０ａには、遮光膜５１１ａの上側に開口部５１２ａが設けられる。図５（Ｄ）に示した単位画素セル５１０ｂには、遮光膜５１１ｂの下側に開口部５１２ｂが設けられる。図５（Ｅ）に示した単位画素セル５１０ｃには、遮光膜５１１ｃの左側に開口部５１２ｃが設けられる。図５（Ｆ）に示した単位画素セル５１０ｄには、遮光膜５１１ｄの右側に開口部５１２ｄが設けられる。

図５（Ｇ）は、固体撮像素子５０１の全体構成を示す図である。固体撮像素子５０１の撮像領域には、複数の単位画素セル５１０が二次元状に配置される。また、二次元状に配置された複数の単位画素セル５１０の一部が、単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄに離散的に置換されている。図５（Ｇ）の例では、（ｘ―１）列と（ｘ＋３）列に単位画素セル５１０ａおよび５１０ｂが配置されている。また、（ｙ－１）行と（ｙ＋３）行に単位画素セル５１０ｃおよび５１０ｄが配置されている。図５（Ｇ）の例では、水平方向に８画素、垂直方向に８画素の計６４画素の単位画素セル５１０のうち、１６画素が単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄであり、他の画素は、単位画素セル５１０ｎである。単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄの数や配置態様は、図５（Ｇ）の例に限定されない。

アクセス順序制御部５１１は、各単位画素セル５１０に共通に設けられる。アクセス順序制御部５１１は、各単位画素セル５１０へのアクセス順序を制御し、各単位画素セル５１０に対して駆動信号を発生する。ここでは、アクセス順序制御部５１１は、同一垂直ライン（ｘ）列上に設けられた複数の単位画素セル５１０に対して、共通の転送信号ＰＴＸ＿Ｈ（ｘ）を供給する。また、アクセス順序制御部５１１は、同一水平ライン（ｙ）行上に設けられた複数の単位画素セル５１０に対して、共通の転送信号ＰＴＸ＿Ｖ（ｙ）を供給する。各単位画素セル５１０にはフォトダイオードＰＤへのアクセス手段である転送ゲートＴＸが設けられる。（ｘ）列（ｙ）行の単位画素セルの転送ゲートＴＸは、転送信号ＰＴＸ＿Ｈ（ｘ）およびＰＴＸ＿Ｖ（ｙ）の双方がハイレベルのときアクティブとなる。転送信号ＰＴＸ＿Ｈ（ｘ）およびＰＴＸ＿Ｖ（ｙ）の双方がハイレベルのとき、フォトダイオードＰＤは、後段のＡＤ変換部５２２に電気的に接続される。

固体撮像素子５０１のうち、同一垂直ライン上、または、近傍の垂直ライン上に設けられた単位画素セル５１０ａおよび５１０ｂから、マイクロレンズＭＬの光軸から上下方向に偏芯された画素信号を取得することができる。また、同一水平ライン上、または、近傍の水平ライン上に設けられた単位画素セル５１０ｃおよび５１０ｄから、マイクロレンズＭＬの光軸から左右方向に偏芯された画素信号を取得することができる。取得された偏芯された画素信号は、焦点検出用信号として、相関演算を用いたデフォーカス量の演算に用いることができる。マイクロレンズＭＬの光軸から偏芯されていない画素信号（撮像信号用の画素信号）は、単位画素セル５１０から取得される。単位画素セル５１０、５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄからの画素信号については、周辺の単位画素セルの信号を用いた補完処理やゲイン補正等により、撮像信号として利用されてもよい。

図６は、第２実施形態に係る固体撮像素子５０１の駆動タイミングを示すタイミングチャートである。各制御信号のハイ期間に、各制御信号が入力されるゲートがアクティブとなる。アクセス順序制御部５１１は、第１実施形態と同様、各単位画素セル５１０へのアクセス順序が異なる第１の読み出しモードおよび第２の読み出しモードに基づいて、各単位画素セル５１０へのアクセス制御を行う。選択信号ＰＳＥＬ＿ｈ（ｘ）、ＰＳＥＬ＿ｖ（ｙ）およびリセット信号ＰＲＥＳの駆動は、第１実施形態と同様であるため、説明を省略する。

図６（Ａ）は、第１の読み出しモードにおける信号読み出しに関わるタイミングチャートである。第１の読み出しモードでは、アクセス順序制御部５１１は、着目する単位画素セル５１０と同一垂直ライン上に配置された第１の画素セル群に連続してアクセスする制御を行う。これにより、同一垂直ライン上に配置された第１の単位画素セル群の各単位画素セル５１０の画素信号が、同一水平ライン上に配置された各単位画素セル５１０と比較して短時間で読み出される。

アクセス順序制御部５１１は、期間ｔ６０１において、（ｘ－１）列の単位画素セル５１０へ供給される転送信号ＰＴＸ＿Ｈ（ｘ－１）をハイレベルとする。また、アクセス順序制御部５１１は、（ｙ－１）行の単位画素セルへ供給される転送信号ＰＴＸ＿Ｖ（ｙ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿Ｈ（ｘ－１）と転送信号ＰＴＸ＿Ｖ（ｙ－１）との論理積がハイレベルとなるため、（ｘ－１）列（ｙ－１）行の単位画素セル５１０の転送ゲートＴＸがアクティブとなる。アクセスされたフォトダイオードＰＤからの電荷が転送路上に読み出され、ＡＤ変換部５２２へ入力される。ＡＤ変換部５２２に入力された画素信号の電圧レベルは、ＡＤ変換部５２２内の保持手段によって保持される。

ＡＤ変換部５２２は、期間ｔ６０２において、保持手段により保持された電圧レベルをデジタル信号に変換して、変換されたデジタル信号を後段の信号処理部２へ出力する。期間ｔ６０１からｔ６０２にかけての制御により、所定のアドレスの単位画素セル５１０にアクセスし、アクセスした単位画素セル５１０から画素信号を得ることができる。期間ｔ６０３では、アクセス順序制御部５１１は、アクセス先の単位画素セル５１０を、同一垂直ライン上に配置された（ｘ－１）列（ｙ）行の単位画素セル５１０に切り替える。そして、アクセス順序制御部５１１は、期間ｔ６０１からｔ６０２にかけての制御と同様の制御を繰り返す。アクセス順序制御部５１１は、以上の制御を、アクセスする行を切り替えながら繰り返し、（ｘ－１）列の単位画素セル５１０へのアクセスが完了した後、次の列（ｘ）列の単位画素セル５１０へのアクセスに移行する。

アクセス順序制御部５１１は、期間ｔ６０７からｔ６１２にかけて、アクセス先の単位画素セル５１０を、（ｘ）列上の単位画素セル５１０に切り替える。そして、アクセス順序制御部５１１は、期間ｔ６０１からｔ６０６にかけての制御と同様の制御を繰り返す。（ｘ）列上の単位画素セル５１０へのアクセスが完了した後、アクセス順序制御部５１１は、期間ｔ６１３からｔ６１８にかけて、アクセス先の単位画素セル５１０を、（ｘ＋１）列上の単位画素セルに切り替える。そして、アクセス順序制御部５１１は、期間ｔ６０１からｔ６０６にかけての制御と同様の制御を繰り返す。アクセス順序制御部５１１は、以上の制御を、全列に対し繰り返す。これにより、第１の読み出しモードによる１フレーム分の画素信号の読み出し動作が行われる。

以上のように、各単位画素セル５１０のうち単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄは、受光する領域がマイクロレンズＭＬの光軸から上下方向または左右方向に偏芯している。そして、複数の単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄは、離散的に配置される。上述したように、同一垂直ライン上に配置された単位画素セル５１０ａおよび５１０ｂは、受光する領域が上下方向に偏芯している。また、同一水平ライン上に配置された単位画素セル５１０ｃおよび５１０ｄは、受光する領域が左右方向に偏芯している。第１の読み出しモードにおいて、アクセス順序制御部５１１は、上述した制御を行うことにより、第１実施形態と同様、同一垂直ラインのＡ像信号あるいはＢ像信号についての露光時間差を低減しながら、上下方向に偏芯された画素信号を取得することができる。また、読み出しが完了した垂直ラインから、順次、相関演算を開始することができる。このため、画素信号の読み出しからデフォーカス量演算やフォーカス動作までのタイムラグが短縮される。 ここで、アクセス順序制御部５１１は、焦点検出のために画素信号の読み出しを行い、画像信号の取得が不要な場合には、複数の単位画素セル５１０のうち、単位画素セル５１０ａおよび５１０ｂを含む垂直ラインのみにアクセスするように制御してもよい。あるいは、アクセス順序制御部５１１は、複数の単位画素セル５１０のうち、単位画素セル５１０ａ、５１０ｂ、５１０ｃおよび５１０ｄを含む垂直ラインのみにアクセスするように制御してもよい。これにより、1フレーム分の総読み出し時間の短縮化を図ることができる。この点は、以下の第２の読み出しモードも同様である。

図６（Ｂ）は、第２の読み出しモードにおける、信号読み出しに関わるタイミングチャートである。第２の読み出しモードでは、アクセス順序制御部５１１は、着目する単位画素セル５１０と同一水平ライン上に配置された第２の画素セル群に連続してアクセスする制御を行う。これにより、同一水平ライン上に配置された第１の単位画素セル群の各単位画素セル５１０の画素信号が、同一垂直ライン上に配置された各単位画素セル５１０と比較して短時間で読み出される。

アクセス順序制御部５１１は、期間ｔ６２１において、（ｙ－１）行の単位画素セル５１０へ供給される転送信号ＰＴＸ＿Ｖ（ｙ－１）をハイレベルとする。また、アクセス順序制御部５１１は、（ｘ－１）列の単位画素セル５１０へ供給される転送信号ＰＴＸ＿Ｈ（ｘ－１）をハイレベルとする。これにより、転送信号ＰＴＸ＿Ｈ（ｘ－１）と転送信号ＰＴＸ＿Ｖ（ｙ－１）との論理積がハイレベルとなるため、（ｘ－１）列（ｙ－１）行の単位画素セル５１０の転送ゲートＴＸがアクティブとなる。アクセスされたフォトダイオードＰＤからの電荷が転送路上に読み出され、画素信号がＡＤ変換部５２２へ入力される。ＡＤ変換部５２２に入力された画素信号の電圧レベルは、ＡＤ変換部５２２内の保持手段により保持される。ＡＤ変換部５２２は、期間ｔ６２２において、保持手段により保持された電圧レベルをデジタル信号に変換し、後段の信号処理部２へ出力する。期間ｔ６２１からｔ６２２にかけての制御で、所定のアドレスの単位画素セル５１０に対してアクセスがされ、アクセスされた単位画素セル５１０から画素信号を得ることができる。

アクセス順序制御部５１１は、期間ｔ６２３において、アクセス先の単位画素セル５１０を、同一垂直ライン上に配置された（ｘ）列（ｙ－１）行の単位画素セル５１０に切り替える。そして、アクセス順序制御部５１１は、期間ｔ６２１からｔ６２２にかけての制御と同様の制御を繰り返す。アクセス順序制御部５１１は、以上の制御を、アクセスする列を切り替えながら繰り返す。（ｙ－１）行の単位画素セル５１０へのアクセスが完了した後、アクセス順序制御部５１１は、次の行の単位画素セル５１０へのアクセスに移行する。アクセス順序制御部５１１は、期間ｔ６２７からｔ６３２にかけて、アクセス先の単位画素セル５１０を、（ｙ）行上の単位画素セル５１０に切り替える。そして、アクセス順序制御部５１１は、期間ｔ６２１からｔ６２６にかけての制御と同様の制御を繰り返す。（ｙ）行上の単位画素セル５１０へのアクセスが完了した後、アクセス順序制御部５１１は、期間ｔ６３３からｔ６３８にかけて、アクセス先の単位画素セル５１０を、（ｙ＋１）行上の単位画素セル５１０に切り替える。そして、アクセス順序制御部５１１は、期間ｔ６２１からｔ６２６にかけての制御と同様の制御を繰り返す。アクセス順序制御部５１１は、以上の制御を全行に対して繰り返すことで、第２の読み出しモードによる１フレーム分の画素信号の読み出し動作が行われる。

上述したように、同一水平ライン上に配置された単位画素セル５１０ｃおよび５１０ｄは、受光する領域が水平方向に偏芯している。アクセス順序制御部５１１は、第２の読み出しモードにおいて、上述した制御を行うことにより、第１実施形態と同様、同一水平ラインのＡ像信号あるいはＢ像信号についての露光時間差を低減しながら、左右方向に偏芯された画素信号を取得することができる。また、読み出しが完了した垂直ラインから、順次、相関演算を開始することができる。このため、画素信号の読み出しからデフォーカス量演算やフォーカス動作までのタイムラグが短縮される。

従って、第２実施形態では、第１実施形態と同様、アクセス順序制御部５１１は、優先して使用する画素信号の偏芯方向に応じて単位画素セル５１０へのアクセス順序を異ならせる。これにより、マイクロレンズＭＬの光軸からの偏芯方向と同じ方向に延伸された同一ラインのＡ像信号、あるいはＢ像信号についての露光時間差を低減することができる。その結果、瞳分割により複数の像を取得可能な撮像装置において、焦点検出精度を向上させることができる。

＜第３実施形態＞
図７は、第３実施形態の固体撮像素子７０１の全体構成を示す構成図である。第３実施形態では、撮像領域は、撮像領域より小さいエリアである複数の画素エリアに分割され、複数の画素エリアのそれぞれに対応する信号処理手段（ＡＤ変換部）が設けられる点で、第１実施形態と異なる。第３実施形態では、画素エリアごとにＡＤ変換部が設けられるため、異なる画素エリアの単位画素セルに対し、同時にアクセスすることが可能である。

図７（Ａ）は、固体撮像素子７０１の断面構造を示す模式図である。固体撮像素子７０１において、第1の基板７１４ａと第２の基板７１４ｂとが積層されている。第１の基板７１４ａと第２の基板７１４ｂとの間には接続層７１５が介在しており、第１の基板７１４ａと第２の基板７１４ｂとが電気的に接続される。図７（Ｂ）は、第１の基板７１４おおび第２の基板７１４ｂの構成を示すブロック図である。第１の基板７１４ａの撮像領域には、複数の画素エリア７１３が配置される。各画素エリア７１３は、撮像領域を分割したエリアである。また、各画素エリア７１３には、複数の単位画素セル７１０が二次元状に配置されている。

第２の基板７１４ｂには、複数の画素エリア７１３に共通のアクセス順序制御部７１１が設けられる。また、第２の基板７１４ｂには、単位画素セル７１０からの信号を処理するＡＤ変換部７１２が、複数の画素エリア７１３にそれぞれ対応するように二次元状に配置される。アクセス順序制御部７１１は、接続層７１５を介して複数の画素エリア７１３へ共通の駆動信号を供給し、画素エリア７１３に含まれる複数の単位画素セル７１０へのアクセス順序を制御する。また、アクセス順序制御部７１１は、複数のＡＤ変換部７１２へ共通の駆動信号を供給し、ＡＤ変換部７１２の駆動を制御する。画素エリア７１３は、接続層７１５を介して、それぞれ対応するＡＤ変換部７１２に接続される。

図８は、第３実施形態に係る固体撮像素子７０１の画素エリア７１３および単位画素セル７１０の構成を示す構成図である。図８（Ａ）および（Ｂ）は、単位画素セル７１０の構成を示す構成図である。単位画素セル７１０には、第１実施形態と同様、マイクロレンズＭＬに対応して、複数のフォトダイオードＰＤ＿ａ、ＰＤ＿ｂ、ＰＤ＿ｃおよびＰＤ＿ｄが設けられる。各単位画素セル７１０には、第１実施形態と同様、転送ゲートＴＸ＿ａ、ＴＸ＿ｂ、ＴＸ＿ｃおよびＴＸ＿ｄが設けられる。

図８（Ｃ）は、画素エリア７１３の構成を示す図である。画素エリア７１３には、複数の単位画素セル７１０が二次元状に配置される。アクセス順序制御部７１１は、画素エリア７１３内の同一垂直ライン（ｘ）列上に設けられた複数の単位画素セル７１０に対して、共通の転送信号ＰＴＸ＿ａｂ（ｘ）およびＰＴＸ＿ｃｄ（ｘ）を供給する。また、アクセス順序制御部７１１は、画素エリア７１３内の同一水平ライン（ｙ）行上に設けられた複数の単位画素セル７１０に対して、共通の転送信号ＰＴＸ＿ａｃ（ｙ）およびＰＴＸ＿ｂｄ（ｙ）を供給する。画素エリア７１３には、各単位画素セル７１０に対応して、共通のリセットゲートＲＥＳが設けられる。アクセス順序制御部７１１は、リセットゲートＲＥＳにリセット信号ＰＲＥＳを供給する。リセット信号ＰＲＥＳがハイレベルのときに、転送路上の電荷がリセットされる。ＡＤ変換部７１２は、画素エリア７１３の複数の単位画素セル７１０に共通に設けられる。ＡＤ変換部７１２は、ソースフォロワを有しており、単位画素セル７１０から入力された電荷に応じてソースフォロワが出力した電圧を、デジタル信号に変換する。

第３実施形態では、アクセス順序制御部７１１は、複数の画素エリア７１３を共通の駆動信号によって駆動し、複数の画素エリア７１３の単位画素セル７１０へのアクセス順序を制御する。画素エリア７１３内の各単位画素セル７１０の駆動タイミングは、第１実施形態と同様である。第３実施形態では、アクセス順序制御部７１１は、図３に示す駆動タイミングにより、複数の画素エリア７１３を並列に制御する点で、第１実施形態と異なる。また、単位画素セル７１０からの信号読み出しは、異なる画素エリア７１３について並列に行われる。よって、撮像領域全体として見たときに、単位画素セル７１０からの信号読み出しが離散順序となる。そこで、ＡＤ変換部７１２または信号処理部２は、同一ラインの単位画素セル７１０からの信号が撮像領域内の配置と同順になるように、画素信号の並べ替えを行う。

第３実施形態における読み出しモードの選択に関わる制御は、選択信号ＰＳＥＬ＿ｈ（ｘ）およびＰＳＥＬ＿ｖ（ｙ）が不要である点を除き、第１実施形態と同様である。固体撮像素子７０１は、複数のアクセス順序制御部７１１を有している。各アクセス順序制御部７１１が、複数の画素エリア７１３のうち何れの画素エリア７１３を制御するかが、選択可能であってもよい。この場合、各アクセス順序制御部７１１は、画素エリア７１３ごとに、水平方向の各画素の読み出しを優先させるか、または垂直方向の各画素の読み出しを優先させるかを制御してもよい。例えば、各アクセス順序制御部７１１は、図４のステップＳ４０７における被写体パターンの判定を、画素エリア７１３ごとに実施し、何れの読み出しモードを選択するかを、画素エリア７１３ごとに選択してもよい。各アクセス順序制御部７１１は、画素エリア７１３ごとに、被写体パターンに基づいて、第１の方向の複数の画素に対するアクセスと第２の方向の複数の画素に対するアクセスとの何れを優先させるかを決定してもよい。また、各アクセス順序制御部７１１の読み出しモードは固定されていてもよい。この場合、図４のＳ４０６～Ｓ４０９の処理は不要となり、撮像装置２００の処理が簡略化される。

＜第４実施形態＞
次に、第４実施形態について説明する。図９は、第４実施形態に係る固体撮像素子９０１の画素エリア９１３および単位画素セル９１０の構成を示す構成図である。図９に示されるように、第４実施形態は、１つの画素エリア９１３に対して、複数のＡＤ変換部９１２が設けられている点が、第３実施形態と異なる。１つの画素エリア９１３に対応して複数のＡＤ変換部９１２が設けられるため、画素エリア９１３内の複数の単位画素セル９１０に対して、並列にアクセスすることが可能である。

図９（Ａ）および（Ｂ）は、単位画素セル９１０の構成を示す構成図である。図９（Ａ）に示されるように、単位画素セル９１０は、画素信号の出力先を選択するための出力ゲートＯＵＴ＿ｈおよびＯＵＴ＿ｖを有する。出力ゲートＯＵＴ＿ｈは、供給される出力先選択信号ＰＯＵＴ＿ｈがハイレベルのときアクティブとなる。出力ゲートＯＵＴ＿ｖは、供給される出力先選択信号ＰＯＵＴ＿ｖがハイレベルのときアクティブとなる。出力ゲートＯＵＴ＿ｈは、左右方向（水平方向）に対応する出力ゲートであり、出力ゲートＯＵＴ＿ｖは、上下方向（垂直方向）に対応する出力ゲートである。

画素エリア９１３内の（ｘ）列目のフォトダイオードＰＤ＿ａ、ＰＤ＿ｂ、ＰＤ＿ｃおよびＰＤ＿ｄは、転送ゲートＴＸ＿ａ、ＴＸ＿ｂ、ＴＸ＿ｃおよびＴＸ＿ｄ、および共通の出力ゲートＯＵＴ＿ｈを介して出力線９１４＿ｈ（ｘ）に接続される。画素エリア９１３内の（ｙ）行目のフォトダイオードＰＤ＿ａ、ＰＤ＿ｂ、ＰＤ＿ｃおよびＰＤ＿ｄは、転送ゲートＴＸ＿ａ、ＴＸ＿ｂ、ＴＸ＿ｃおよびＴＸ＿ｄ、および共通の出力ゲートＯＵＴ＿ｖを介して出力線９１４＿ｖ（ｙ）に接続される。

図９（Ｃ）は、画素エリア９１３の構成を示す図である。画素エリア９１３には、複数の単位画素セル９１０が二次元状に配置される。また、アクセス順序制御部９１１は、画素エリア９１３の同一垂直ライン（ｘ）列上に設けられた複数の単位画素セル９１０に対して、共通の転送信号ＰＴＸ＿ａｂ（ｘ）およびＰＴＸ＿ｃｄ（ｘ）を供給する。また、アクセス順序制御部９１１は、画素エリア９１３の同一水平ライン（ｙ）行上に設けられた複数の単位画素セル９１０に対して、共通の転送信号ＰＴＸ＿ａｃ（ｙ）およびＰＴＸ＿ｂｄ（ｙ）を供給する。画素エリア９１３の各単位画素セル９１０に対して、共通のリセット回路９１５が設けられる。アクセス順序制御部９１１は、リセット回路９１５にリセット信号ＰＲＥＳを供給する。リセット信号ＰＲＥＳがハイレベルのときに、転送路上の電荷がリセットされる。

アクセス順序制御部９１１は、画素エリア９１３の全ての単位画素セル９１０に対して、共通の出力先選択信号ＰＯＵＴ＿ｈおよびＰＯＵＴ＿ｖを供給する。ハイレベルの出力先選択信号ＰＯＵＴ＿ｈが供給されると、1列目の単位画素セル群が出力線９１４＿ｈ（１）に接続される。同様に、２列目の単位画素セル群が出力線９１４＿ｈ（２）に接続され、３列目の単位画素セル群が出力線９１４＿ｈ（３）に接続され、４列目の単位画素セル群が出力線９１４＿ｈ（４）に接続される。また、ハイレベルの出力先選択信号ＰＯＵＴ＿ｖが供給されると、1行目の単位画素セル群が出力線９１４＿ｖ（１）に接続される。同様に、２行目の単位画素セル群が出力線９１４＿ｖ（２）に接続され、３行目の単位画素セル群が出力線９１４＿ｖ（３）に接続され、４行目の単位画素セル群が出力線９１４＿ｖ（４）に接続される。

図９（Ｃ）に示されるように、複数のＡＤ変換部９１２＿（１）、９１２＿（２）、９１２＿（３）および９１２＿（４）が、画素エリア９１３内の複数の単位画素セル９１０に対して共通に設けられる。ＡＤ変換部９１２＿（１）には、出力線９１４＿ｈ（１）および９１４＿ｖ（１）を介した画素信号が入力される。ＡＤ変換部９１２＿（１）は、アクセス順序制御部９１１から出力された出力先選択信号ＰＯＵＴ＿ｈとＰＯＵＴ＿ｖとに従って、出力線９１４＿ｈ（１）または９１４＿ｖ（１）を選択する。ＡＤ変換部９１２＿（１）は、出力線９１４＿ｈ（１）または９１４＿ｖ（１）から入力したアナログ信号を選択的にデジタル信号に変換する。

ＡＤ変換部９１２＿（２）には、出力線９１４＿ｈ（２）または９１４＿ｖ（２）を介した画素信号が入力される。ＡＤ変換部９１２＿（３）には、出力線９１４＿ｈ（３）または９１４＿ｖ（３）を介した画素信号が入力される。ＡＤ変換部９１２＿（４）には出力線９１４＿ｈ（４）または９１４＿ｖ（４）を介した画素信号が入力される。ＡＤ変換部９１２＿（２）、ＡＤ変換部９１２＿（３）およびＡＤ変換部９１２＿（４）は、ＡＤ変換部９１２＿（１）と同様に、入力されるアナログ信号を選択的にデジタル信号に変換する。アクセス順序制御部９１１は、複数のＡＤ変換部９１２が並列に画素信号を受け取る複数の単位画素セルの組み合わせを選択することができる。

図１０は、第４実施形態に係る固体撮像素子９０１の駆動タイミングを示すタイミングチャートである。各選択信号のハイ期間に、各選択信号が入力されるゲートがアクティブとなる。図１０（Ａ）は、第１の読み出しモードにおける、画素信号の読み出しに関わるタイミングチャートである。第１の読み出しモードでは、単位画素セル９１０の各フォトダイオードＰＤで蓄積された電荷は、単位画素セルごとに左右方向に合成される（ＰＤ＿ａ＋ＰＤ＿ｂ、ＰＤ＿ｃ＋ＰＤ＿ｄ）。これにより、上下方向に偏芯された画素信号が取得される。このとき、着目する単位画素セル９１０と同一垂直ライン上に配置された単位画素セル群に並行してアクセスがされる。これにより、同一垂直ライン上に配置された単位画素セル群の画素信号が、同一水平ライン上に配置された単位画素セル群と比較して短時間で読み出される。

アクセス順序制御部９１１は、画素信号の読み出しに先立って、画素エリア９１３の全ての単位画素セル９１０に供給される出力先選択信号ＰＯＵＴ＿ｖをハイレベルとする。これにより、1行目の単位画素セル群が出力線９１４＿ｖ（１）に接続される。また、２行目の単位画素セル群が出力線９１４＿ｖ（２）に接続される。また、３行目の単位画素セル群が出力線９１４＿ｖ（３）に接続される。また、４行目の単位画素セル群が出力線９１４＿ｖ（４）に接続される。また、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし転送路上の電荷を基準レベルにリセットしておく。

アクセス順序制御部９１１は、期間ｔ１００１に、画素エリア９１３における1列目の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｃ（１）およびＰＴＸ＿ｂｄ（１）をハイレベルとする。また、アクセス順序制御部９１１は、各行の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｂ（１）～ＰＴＸ＿ａｂ（４）をハイレベルとする。これにより、転送信号ＰＴＸ＿ａｃ（１）とＰＴＸ＿ａｂ（１）～ＰＴＸ＿ａｂ（４）との論理積、および転送信号ＰＴＸ＿ｂｄ（１）とＰＴＸ＿ａｂ（１）～ＰＴＸ＿ａｂ（４）との論理積がハイレベルとなる。従って、１列目の各行の単位画素セル９１０の転送ゲートＴＸ＿ａおよびＴＸ＿ｂがアクティブとなる。アクセスされた１列目の単位画素セル群のうち、１行目の単位画素セル９１０のフォトダイオードＰＤ＿ａおよびＰＤ＿ｂからの電荷は、出力線９１４＿ｖ（１）上で混合されて、上下方向の一方に偏芯された画素信号となる。そして、画素信号は、ＡＤ変換部９１２＿（１）へ入力される。ＡＤ変換部９１２＿（２）、ＡＤ変換部９１２＿（３）およびＡＤ変換部９１２＿（４）にも、同様に、画素信号が入力される。ＡＤ変換部９１２＿（１）～９１２＿（４）に入力された画素信号に応じた電圧レベルが、ＡＤ変換部９１２＿（１）～９１２＿（４）内の保持手段により保持される。

ＡＤ変換部９１２＿（１）～９１２＿（４）は、期間ｔ１００２において、保持手段により保持された電圧レベルを並列にデジタル信号に変換し、後段の信号処理部２へ出力する。この間、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし、転送路上の電荷を基準レベルにリセットしておく。図１０（Ａ）において、期間ｔ１００２に対応する（１、１）～（１、４）は、１列目の各単位画素セル９１０のうち上下方向の一方に偏芯した画素信号が並列に処理されていることを示す。

アクセス順序制御部９１１は、期間ｔ１００３において、再び画素エリア９１３における1列目の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｃ（１）およびＰＴＸ＿ｂｄ（１）をハイレベルとする。また、アクセス順序制御部９１１は、各行の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ｃｄ（１）～ＰＴＸ＿ｃｄ（４）をハイレベルとする。これにより、転送信号ＰＴＸ＿ａｃ（１）とＰＴＸ＿ｃｄ（１）～ＰＴＸ＿ｃｄ（４）との論理積、および転送信号ＰＴＸ＿ｂｄ（１）とＰＴＸ＿ｃｄ（１）～ＰＴＸ＿ｃｄ（４）との論理積がハイレベルとなる。

従って、１列目の各行の単位画素セル９１０の転送ゲートＴＸ＿ｃおよびＴＸ＿ｄがアクティブとなる。アクセスされた1行目のフォトダイオードＰＤ＿ｃおよびＰＤ＿ｄからの電荷は、出力線９１４＿ｖ（１）上で混合されて上下方向の他方に偏芯された画素信号となる。そして、画素信号は、ＡＤ変換部９１２＿（１）へ入力される。ＡＤ変換部９１２＿（２）、ＡＤ変換部９１２＿（３）およびＡＤ変換部９１２＿（４）に対する画素信号の入力も、ＡＤ変換部９１２＿（１）と同様である。

ＡＤ変換部９１２＿（１）～９１２＿（４）に入力された画素信号に応じた電圧レベルが、ＡＤ変換部９１２＿（１）～９１２＿（４）内の保持手段により保持される。ＡＤ変換部９１２＿（１）～９１２＿（４）は、期間ｔ１００４において、保持手段に保持された電圧レベルをデジタル信号に並列に変換し、後段の信号処理部２へ出力する。図１０（Ａ）において、期間ｔ１００４に対応する（１、１）～（１、４）は、１列目の各単位画素セル９１０のうち上下方向の他方に偏芯した画素信号が並列に処理されていることを示す。この間、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし、転送路上の電荷を基準レベルにリセットしておく。以上、期間ｔ１００１からｔ１００４にかけての制御で、画素エリア９１３における１列目の複数の単位画素セルに並行してアクセスし、アクセスした複数の単位画素セル９１０から上下方向に偏芯された１組の画素信号を得ることができる。アクセス順序制御部９１１は、期間ｔ１００５において、アクセス先の単位画素セル９１０を２列目の単位画素セル９１０に切り替える。そして、アクセス順序制御部９１１は、期間ｔ１００１からｔ１００４にかけての制御と同様の制御を繰り返す。アクセス順序制御部９１１は、期間ｔ１００６およびｔ１００７において、３列目以降の単位画素セル９１０についても、期間ｔ１００１からｔ１００４にかけての制御と同様の制御を繰り返す。 以上、期間ｔ１００１～ｔ１００７の制御により、画素エリア９１３における全画素の単位画素セル９１０へのアクセスが完了する。撮像領域内の別の画素エリア９１３についても、当該画素エリア９１３と並行して期間ｔ１００１～ｔ１００７の制御が行われる。これにより、第１の読み出しモードによる１フレーム分の画素信号の読み出し動作が行われる。

図１０（Ｂ）は、第２の読み出しモードにおける、信号読み出しに関わるタイミングチャートである。第２の読み出しモードでは、単位画素セル９１０の各フォトダイオードＰＤで蓄積された電荷は、単位画素セルごとに上下方向に合成される(ＰＤ＿ａ＋ＰＤ＿ｃ、ＰＤ＿ｂ＋ＰＤ＿ｄ)。これにより、左右方向に偏芯された画素信号が取得される。このとき、アクセス順序制御部９１１は、着目する単位画素セル９１０と同一水平ライン上に配置された画素セル群に並行してアクセスする。これにより、同一水平ライン上に配置された単位画素セル群の画素信号が、同一垂直ライン上に配置された単位画素セル群と比較して短時間で読み出される。

画素信号の読み出しに先立って、アクセス順序制御部９１１は、画素エリア９１３の全ての単位画素セル９１０に供給される出力先選択信号ＰＯＵＴ＿ｈをハイレベルとする。これにより、１列目の単位画素セル群が出力線９１４＿ｈ（１）に、２列目の単位画素セル群が出力線９１４＿ｈ（２）に、３列目の単位画素セル群が出力線９１４＿ｈ（３）に、４列目の単位画素セル群が出力線９１４＿ｈ（４）に、それぞれ接続される。また、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし転送路上の電荷を基準レベルにリセットしておく。

アクセス順序制御部９１１は、期間ｔ１０１１において、画素エリア９１３における1行目の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｂ（１）およびＰＴＸ＿ｃｄ（１）をハイレベルとする。また、アクセス順序制御部９１１は、各列の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｃ（１）～ＰＴＸ＿ａｃ（４）をハイレベルとする。これにより、1行目の各列の単位画素セル９１０の転送ゲートＴＸ＿ａおよびＴＸ＿ｃがアクティブとなる。アクセスされた１行目の単位画素セル群のうち、１列目の単位画素セル９１０のフォトダイオードＰＤ＿ａおよびＰＤ＿ｃからの電荷は、出力線９１４＿ｈ（１）上で混合されて、左右方向の一方に偏芯された画素信号となる。混合された画素信号は、ＡＤ変換部９１２＿（１）へ入力される。ＡＤ変換部９１２＿（２）、ＡＤ変換部９１２＿（３）およびＡＤ変換部９１２＿（４）に対する画素信号の入力も、ＡＤ変換部９１２＿（１）に対する画素信号の入力と同様である。

ＡＤ変換部９１２＿（１）～９１２＿（４）に入力された画素信号に応じた電圧レベルが、ＡＤ変換部９１２＿（１）～９１２＿（４）内の保持手段により保持される。ＡＤ変換部９１２＿（１）～９１２＿（４）は、期間ｔ１０１２において、保持手段により保持された電圧レベルをデジタル信号に並行して変換し、後段の信号処理部２へ出力する。図１０（Ｂ）において、期間ｔ１０１２に対応する（１、１）～（４、１）は、１行目の各単位画素セル９１０のうち左右方向の一方に偏芯した画素信号が並列に処理されていることを示す。この間、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし、転送路上の電荷を基準レベルにリセットしておく。

アクセス順序制御部９１１は、期間ｔ１０１３において、再び画素エリア９１３における１行目の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ａｂ（１）およびＰＴＸ＿ｃｄ（１）をハイレベルとする。また、アクセス順序制御部９１１は、各行の単位画素セル９１０へ供給される転送信号ＰＴＸ＿ｂｄ（１）～ＰＴＸ＿ｂｄ（４）をハイレベルとする。これにより、１行目の各列の単位画素セル９１０の転送ゲートＴＸ＿ｂおよびＴＸ＿ｄがアクティブとなる。アクセスされた１行目のセル単位画素群のうち、１列目の単位画素セル９１０のフォトダイオードＰＤ＿ｂおよびＰＤ＿ｄからの電荷は、出力線９１４＿ｈ（１）上で混合されて左右方向の他方に偏芯された画素信号となる。画素信号は、ＡＤ変換部９１２＿（１）へ入力される。ＡＤ変換部９１２＿（２）、ＡＤ変換部９１２＿（３）およびＡＤ変換部９１２＿（４）に対する画素信号の入力も、ＡＤ変換部９１２＿（１）に対する画素信号の入力と同様である。

ＡＤ変換部９１２＿（１）～９１２＿（４）に入力された画素信号に応じた電圧レベルが、ＡＤ変換部９１２＿（１）～９１２＿（４）内の保持手段により保持される。ＡＤ変換部９１２＿（１）～９１２＿（４）は、期間ｔ１０１４において、保持手段により保持された電圧レベルをデジタル信号に並行して変換し、後段の信号処理部２へ出力する。図１０（Ｂ）において、期間ｔ１０１４に対応する（１、１）～（４、１）は、１行目の各単位画素セル９１０のうち左右方向の他方に偏芯した画素信号が並列に処理されていることを示す。この間、アクセス順序制御部９１１は、リセット信号ＰＲＥＳをハイレベルとし、転送路上の電荷を基準レベルにリセットしておく。以上、期間ｔ１０１１からｔ１０１４にかけての制御で、画素エリア９１３における１行目の複数の単位画素セル９１０に並行してアクセスがされる。アクセスされた複数の単位画素セルから左右方向に偏芯された1組の画素信号が得られる。

アクセス順序制御部９１１は、期間ｔ１０１５において、アクセス先の単位画素セル９１０を、２行目の単位画素セル９１０に切り替える。そして、アクセス順序制御部９１１は、期間ｔ１０１１からｔ１０１４にかけての制御と同様の制御を繰り返す。アクセス順序制御部９１１は、期間ｔ１０１６およびｔ１０１７において、３行目以降の単位画素セル９１０についても、期間ｔ１０１１からｔ１０１４にかけての制御と同様の制御を繰り返す。期間ｔ１０１１～ｔ１０１７の制御により、画素エリア９１３における全画素の単位画素セル９１０へのアクセスが完了する。撮像領域内の別の画素エリア９１３についても、当該画素エリア９１３と並行して期間ｔ１０１１～ｔ１０１７の制御が行われる。これにより、第２の読み出しモードによる1フレーム分の画素信号の読み出し制御が行われる。

以上のように、画素エリア９１３に対して複数のＡＤ変換部９１２が接続される。そして、アクセス順序制御部９１１は、複数のＡＤ変換部９１２が並行して画素信号の読み出しを行うように、各単位画素セル９１０に対するアクセス順序の制御を行う。これにより、複数のＡＤ変換部９１２が並行して処理できる。従って、第４実施形態では、第１実施形態乃至第３実施形態と同様の効果を得ることができるとともに、画素信号の処理時間の高速化を図ることができる。第４実施形態でも、第１の読み出しモードまたは第２の読み出しモードの選択が行われるが、読み出しモードの選択は、第１実施形態のそれと同様である。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した各実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。本発明は、上述の各実施形態の１以上の機能を実現するプログラムを、ネットワークや記憶媒体を介してシステムや装置に供給し、そのシステム又は装置のコンピュータの１つ以上のプロセッサーがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１ 固体撮像素子
３ 制御部
１０ 単位画素セル
１１ アクセス順序制御部
１２ ＡＤ変換部
７１３ 画素エリア
ＭＬ マイクロレンズ

Claims (14)

1. 撮像領域に配置され、マイクロレンズの光軸から垂直方向または水平方向に偏芯した領域で受光した光に対応する画素信号を出力する行列状に配置された複数の画素と、
   前記マイクロレンズの光軸から垂直方向に偏芯した領域の画素から画素信号を読み出す場合に、前記垂直方向に対応する同じ列に配置された複数の画素から連続して画素信号を読み出す第１の制御を行い、前記マイクロレンズの光軸から前記水平方向に偏芯した領域の画素から画素信号を読み出す場合に、前記水平方向に対応する同じ行に配置された複数の画素から連続して画素信号を読み出す第２の制御を行う制御手段と、
   を備えることを特徴とする撮像素子。
2. 前記画素には、複数の光電変換手段が行列状に配置されており、
   前記制御手段は、偏芯方向に応じて、前記領域に対応する前記光電変換手段から前記画素信号を出力させ、前記領域に対応していない前記光電変換手段から前記画素信号を出力させない制御を行うことを特徴とする請求項１に記載の撮像素子。
3. 前記行列状に配置された複数の画素から得られる画素信号の被写体のパターンに応じて、次のフレームで、前記制御手段が前記第１の制御と前記第２の制御との何れを行うかが決定されることを特徴とする請求項１または２に記載の撮像素子。
4. 前記被写体の前記垂直方向のエッジの勾配と前記水平方向のエッジの勾配とに基づいて、前記制御手段が前記第１の制御と前記第２の制御との何れを行うかが決定されることを特徴とする請求項３に記載の撮像素子。
5. 前記撮像素子から読み出された画素信号を用いて相関演算によりフォーカス制御を行う処理と、前記被写体のパターンに応じて前記制御手段が前記第１の制御と前記第２の制御との何れを行うかを決定する処理とは、並列に行われることを特徴とする請求項３または４に記載の撮像素子。
6. 前記複数の画素のうち一部の複数の画素は、前記偏芯した領域に対応する領域が遮光されており、
   前記制御手段は、前記複数の画素のうちの前記一部の複数の画素のみに対して前記第１の制御と前記第２の制御とのいずれかを行うように制御することを特徴とする請求項１記載の撮像素子。
7. 前記撮像領域は二次元状に複数の画素エリアに分割されており、
   前記複数の画素エリアのそれぞれに対応して、画素信号を処理する信号処理手段が設けられていることを特徴とする請求項１乃至６のうち何れか１項に記載の撮像素子。
8. 前記制御手段は、前記複数の画素エリアのそれぞれに対応して設けられていることを特徴とする請求項７に記載の撮像素子。
9. 前記複数の画素エリアのそれぞれに対応する前記制御手段は、対応する画素エリアの内の複数の画素に対する前記第１の制御または前記第２の制御を並列に行い、
   前記複数の画素エリアのそれぞれに対応する信号処理手段は、並列に画素信号を処理することを特徴とする請求項７または８に記載の撮像素子。
10. 前記複数の画素エリアごとに、前記制御手段が前記第１の制御と前記第２の制御との何れを行うかを決定する処理を行うことを特徴とする請求項９に記載の撮像素子。
11. 前記複数の画素エリアのそれぞれに、複数の信号処理手段が接続されていることを特徴とする請求項７乃至９のうち何れか１項に記載の撮像素子。
12. 前記複数の信号処理手段は、並列に画素信号を処理することを特徴とする請求項１１に記載の撮像素子。
13. 請求項１乃至１２のうち何れか１項に記載の撮像素子を備えることを特徴とする撮像装置。
14. 撮像領域に配置され、マイクロレンズの光軸から垂直方向または水平方向に偏芯した領域で受光した光に対応する画素信号を出力する行列状に配置された複数の画素から画素信号を読み出す際に、前記マイクロレンズの光軸から前記垂直方向に偏芯した領域の画素から画素信号を読み出す場合に、前記垂直方向に対応する同じ列に配置された複数の画素から連続して画素信号を読み出す第１の制御を行い、前記マイクロレンズの光軸から前記水平方向に偏芯した領域の画素から画素信号を読み出す場合に、前記水平方向に対応する同じ行に配置された複数の画素から連続して画素信号を読み出す第２の制御を行う工程を備えることを特徴とする撮像素子の制御方法。

Images