JP7336258B2 - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP7336258B2 JP7336258B2 JP2019091954A JP2019091954A JP7336258B2 JP 7336258 B2 JP7336258 B2 JP 7336258B2 JP 2019091954 A JP2019091954 A JP 2019091954A JP 2019091954 A JP2019091954 A JP 2019091954A JP 7336258 B2 JP7336258 B2 JP 7336258B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- base
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明のプリント配線板の一実施形態が、図面を参照して説明される。図1および図2には、実施形態の製造方法により作製されたプリント配線板10の一部が拡大して示されている。プリント配線板10は、コア基板(図示せず)の片面または両面に所定の回路パターンを有する導体層と樹脂絶縁層とを交互に積層してなるコア付き基板であってよい。コア基板の両面に導体層を形成する場合には、コア基板を介して対向する導体層同士は、スルーホール導体(図示せず)を介して接続されていてもよい。あるいは、プリント配線板10は、コア基板の代わりに支持板(図示せず)上で導体層と樹脂絶縁層とを交互に積層した後、支持板を除去してなるコアレス基板であってもよい。いずれにせよ、プリント配線板10は、図1に示すように、少なくとも1層の樹脂絶縁層のうち最外に配置されたものである基部絶縁層12と、基部絶縁層12上に形成された、所定の回路パターンを有する導体層14と、基部絶縁層12および導体層14上に形成されたソルダーレジスト層16とを備えている。基部絶縁層12の下層には他の複数の導体層および樹脂絶縁層が交互に設けられている場合が多いが、図では省略されている。しかし、プリント配線板10は、1層の基部絶縁層12と1層の導体層14とからなるものでもよい。
以下、本発明に係る図1に示すプリント配線板10の製造方法を、図3A~図3Hを参照して説明する。
12 基部絶縁層
14 導体層
14a 第1の導体パッド
14b 第2の導体パッド
16 ソルダーレジスト層
16a 第1の開口
16b 第2の開口
18 下地層
20 第1のバンプ
22 第2のバンプ
24 第1のベースめっき層
26a 第1の中間層
26b 第2の中間層
28 第1のトップめっき層
30 第2のベースめっき層
32 第2のトップめっき層
34 シード層
36 めっきレジスト
Claims (16)
- プリント配線板であって、
基部絶縁層と、
前記基部絶縁層上に形成された導体層と、
前記基部絶縁層上および前記導体層上に形成され、かつ、前記導体層の一部を第1の導体パッドとして露出させる第1の開口、および該第1の開口よりも径が小さく前記導体層の他の一部を第2の導体パッドとして露出させる第2の開口を有するソルダーレジスト層と、
前記第1の導体パッド上に形成された第1のバンプと、
前記第2の導体パッド上に形成され、前記第1のバンプよりも小径の第2のバンプと、
を備え、
前記第1のバンプは、前記第1の開口内に形成された第1のベースめっき層と、該第1のベースめっき層上に、第1の中間層を介して形成された略半球状の第1のトップめっき層とを有し、
前記第2のバンプは、前記第2の開口内に形成された第2のベースめっき層と、該第2のベースめっき層上に、第2の中間層を介して形成された略半球状の第2のトップめっき層とを有し、
少なくとも前記第2のバンプにおいて、第2のベースめっき層のソルダーレジスト層から露出する側面および第2の中間層の側面が、第2のトップめっき層で被覆されており、
前記第1の開口のアスペクト比は0.5以下であり、前記第2の開口のアスペクト比は0.6以上である。 - 請求項1に記載のプリント配線板であって、前記第1のバンプにおいて、第1のベースめっき層のソルダーレジスト層から露出する側面および第1の中間層の側面が、第1のトップめっき層で被覆されている。
- 請求項1に記載のプリント配線板であって、前記第1のトップめっき層および前記第2のトップめっき層の厚みは、5μm~45μmである。
- 請求項1に記載のプリント配線板であって、前記第1のベースめっき層および前記第2のベースめっき層は、銅を主成分とする金属からそれぞれ形成されている。
- 請求項1に記載のプリント配線板であって、第1のトップめっき層および前記第2のトップめっき層は、スズを主成分とする金属からそれぞれ形成されている。
- 請求項1に記載のプリント配線板であって、前記第1のベースめっき層と前記第1の導体パッドとの間、および前記第2のベースめっき層と前記第1の導体パッドとの間に、ニッケル層、パラジウム層及び金層からなる下地層をそれぞれ有する。
- 請求項1に記載のプリント配線板であって、前記第1の中間層および前記第2の中間層の厚みは7μm以下である。
- 請求項1に記載のプリント配線板であって、前記第1および第2のベースめっき層は前記ソルダーレジスト層の表面を超える高さまで形成され、前記ソルダーレジスト層の表面からの前記第1のベースめっき層の厚みおよび前記第2のベースめっき層の厚みはそれぞれ3μm~20μmの範囲内にある。
- プリント配線板の製造方法であって、
基部絶縁層を形成することと、
前記基部絶縁層上に導体層を形成することと、
前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、
前記ソルダーレジスト層に、前記導体層の一部を第1の導体パッドとして露出させる第1の開口を形成することと、
前記ソルダーレジスト層に、前記第1の開口よりも径が小さく前記導体層の他の一部を第2の導体パッドとして露出させる第2の開口を形成することと、
前記第1の導体パッド上に第1のバンプを形成することと、
前記第2の導体パッド上に、前記第1のバンプよりも小径の第2のバンプを形成することと、を含み、
前記第1のバンプを形成することは、前記第1の開口内に第1のベースめっき層を形成することと、前記第1のベースめっき層上に、第1の中間層を介して、第1のトップめっき層を形成することと、第1のトップめっき層をリフローして、略半球状の第1のトップめっき層を形成することと、を含み、
前記第2のバンプを形成することは、前記第2の開口内に第2のベースめっき層を形成することと、前記第2のベースめっき層上に、第2の中間層を介して、第2のトップめっき層を形成することと、第2のトップめっき層をリフローして、略半球状の第2のトップめっき層を形成することと、少なくとも第2のベースめっき層のソルダーレジスト層から露出する側面および第2の中間層の側面を、第2のトップめっき層で被覆することと、
前記第1の開口のアスペクト比は0.5以下であり、前記第2の開口のアスペクト比は0.6以上であることと、を含む。 - 請求項9に記載のプリント配線板の製造方法であって、前記第1のベースめっき層のソルダーレジスト層から露出する側面および第1の中間層の側面を、第1のトップめっき層で被覆する。
- 請求項9に記載のプリント配線板の製造方法であって、前記第1のトップめっき層および前記第2のトップめっき層の厚みを5μm~45μmの範囲内とする。
- 請求項9に記載のプリント配線板の製造方法であって、前記第1のベースめっき層および前記第2のベースめっき層を、銅を主成分とする金属からそれぞれ形成する。
- 請求項9に記載のプリント配線板の製造方法であって、第1のトップめっき層および前記第2のトップめっき層を、スズを主成分とする金属からそれぞれ形成する。
- 請求項9に記載のプリント配線板の製造方法であって、前記第1のベースめっき層と前記第1の導体パッドとの間、および前記第2のベースめっき層と前記第1の導体パッドとの間に、ニッケル層、パラジウム層及び金層からなる下地層をそれぞれ形成することをさらに含む。
- 請求項9に記載のプリント配線板の製造方法であって、前記第1の中間層および前記第2の中間層の厚みを7μm以下とする。
- 請求項9に記載のプリント配線板の製造方法であって、前記第1および第2のベースめっき層を前記ソルダーレジスト層の表面を超える高さまで形成し、前記ソルダーレジスト層の表面からの前記第1のベースめっき層の厚みおよび前記第2のベースめっき層の厚みをそれぞれ3μm~20μmの範囲内とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019091954A JP7336258B2 (ja) | 2019-05-15 | 2019-05-15 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019091954A JP7336258B2 (ja) | 2019-05-15 | 2019-05-15 | プリント配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188139A JP2020188139A (ja) | 2020-11-19 |
JP7336258B2 true JP7336258B2 (ja) | 2023-08-31 |
Family
ID=73221953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019091954A Active JP7336258B2 (ja) | 2019-05-15 | 2019-05-15 | プリント配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7336258B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308129A (ja) | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
JP2013149948A (ja) | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2017118067A (ja) | 2015-12-25 | 2017-06-29 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
-
2019
- 2019-05-15 JP JP2019091954A patent/JP7336258B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308129A (ja) | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
JP2013149948A (ja) | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2017118067A (ja) | 2015-12-25 | 2017-06-29 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020188139A (ja) | 2020-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11083086B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP4769056B2 (ja) | 配線基板及びその製法方法 | |
JP5157455B2 (ja) | 半導体装置 | |
US11304307B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US12010794B2 (en) | Printed wiring board and method for manufacturing the same | |
US11729911B2 (en) | Printed wiring board and method for manufacturing the same | |
US20220330427A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP7336258B2 (ja) | プリント配線板およびその製造方法 | |
JP7257273B2 (ja) | プリント配線板およびその製造方法 | |
JP2021027224A (ja) | プリント配線板の製造方法 | |
US11963298B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP7378247B2 (ja) | プリント配線板およびその製造方法 | |
US11109481B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
JP2021072337A (ja) | プリント配線板の製造方法 | |
US11272614B2 (en) | Printed wiring board and method for manufacturing the same | |
JP7257175B2 (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2021072338A (ja) | プリント配線板の製造方法 | |
JP2020136652A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JP2022121157A (ja) | プリント配線板およびその製造方法 | |
JP2022121152A (ja) | プリント配線板およびその製造方法 | |
JP2022017678A (ja) | プリント配線板およびその製造方法 | |
JP2022018196A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JP2021027225A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7336258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |