JP7332588B2 - セラミックス銅回路基板およびその製造方法 - Google Patents
セラミックス銅回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP7332588B2 JP7332588B2 JP2020519890A JP2020519890A JP7332588B2 JP 7332588 B2 JP7332588 B2 JP 7332588B2 JP 2020519890 A JP2020519890 A JP 2020519890A JP 2020519890 A JP2020519890 A JP 2020519890A JP 7332588 B2 JP7332588 B2 JP 7332588B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- ceramic
- circuit board
- less
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 399
- 239000010949 copper Substances 0.000 title claims description 376
- 229910052802 copper Inorganic materials 0.000 title claims description 372
- 239000000919 ceramic Substances 0.000 title claims description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005219 brazing Methods 0.000 claims description 101
- 239000000463 material Substances 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 85
- 238000005530 etching Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 22
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 230000008646 thermal stress Effects 0.000 description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 238000013001 point bending Methods 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 150000003868 ammonium compounds Chemical class 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021592 Copper(II) chloride Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
- H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Ceramic Products (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
これに伴い、半導体素子を搭載するセラミックス回路基板にも、耐熱特性が要求されている。セラミックス回路基板の耐熱特性は、TCT(サーマルサイクルテスト)で評価されている。TCTは、低温→室温→高温→室温を1サイクルとし、セラミックス回路基板の耐久性を評価する手法である。
国際公開第2017/056360号公報(特許文献1)には、TCT特性の優れたセラミックス銅回路基板が開示されている。特許文献1では、ろう材のはみ出し部の長さ、高さ、および硬度を制御することにより、TCT特性を向上させている。また、特許文献1では、金属板側面に傾斜構造を設けることによってもTCT特性を向上させている。
パワーモジュールの性能を示す指標としてパワー密度がある。モジュールのパワー密度は、パワー密度=VM×IM×n/Mvにより求められる。VMは、定格耐電圧(V)である。IMは、△Tj-c=125℃(A)における定格電流である。nは、モジュール内の半導体素子の数である。また、Mvはモジュールの体積(cm3)である。
パワーモジュールのパワー密度を大きくするには、モジュール内の半導体素子の数を増やすか、モジュールの体積を小さくすることが必要である。このため、セラミックス回路基板には、より小さな領域に、より多くの半導体素子を搭載することが求められる。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1及び図2は、実施形態にかかるセラミックス銅回路基板の構造例を示す。図1は、セラミックス銅回路基板の構造例を示す断面模式図である。図2は、第1銅部及び第2銅部の側面形状の構造例を示す断面模式図である。
図1及び図2において、1はセラミックス銅回路基板、2はセラミックス基板である。3aは第1銅部、3bは第2銅部である。4は裏銅板である。5aは第1ろう材部、5bは第2ろう材部である。6aは、第1ろう材部が有する第1はみ出し部、6bは第2ろう材部が有する第2はみ出し部である。7はろう材層(裏銅板側ろう材層)である。また、Pは第1銅部と第2銅部との間の距離である。Taは第1銅部の厚さである。IP1は、第1銅部の側面が有する第1傾斜部である。Daは第1傾斜部の幅である。L1aは第1はみ出し部の長さである。θ1aは第1はみ出し部と第1傾斜部との接触角度である。θ2aは第1傾斜部の上端部の角度である。Tbは第2銅部の厚さである。IP2は、第2銅部の側面が有する第2傾斜部である。Dbは第2傾斜部の幅である。L1bは第2はみ出し部の長さである。θ1bは第2はみ出し部と第2傾斜部との接触角度である。θ2bは第2傾斜部の上端部の角度である。L2は除去領域の長さである。第1銅部及び第2銅部は、回路パターンの一部である。裏銅板は、放熱板として設けられる。実施形態にかかるセラミックス銅回路基板は、図示した形態に限定されない。例えば、セラミックス銅回路基板は、3つ以上の銅部を備えていても良い。セラミックス銅回路基板において、裏銅板が回路として用いられても良い。第1銅部及び第2銅部は、別個の銅板であっても良いし、1つの銅板の一部分であっても良い。第1銅部及び第2銅部を上から見たときの形状は、正方形、長方形、U字形、L字形、H字形など様々な形状であってもよい。
実施形態の説明では、XYZ直交座標系を用いる。第1面S1と第2面S2とを結ぶ方向をZ方向とする。Z方向に対して垂直であり、相互に直交する2方向をX方向及びY方向とする。長さL1aは、第1はみ出し部のX方向又はY方向における長さである。距離Pは、第1銅部と第2銅部との間のX方向又はY方向における距離である。各構成要素の厚さは、その構成要素のZ方向における長さである。
窒化珪素基板は、50W/(m・K)以上、さらには80W/(m・K)以上の熱伝導率を有する。熱伝導率は、例えばJIS-R-1611(2010)に準じて測定される。JIS-R-1611は、ISO18755(2005)に対応する。近年の窒化珪素基板は、高強度と高熱伝導の両方を有する。500MPa以上の3点曲げ強度と、80W/(m・K)以上の熱伝導率と、を有する窒化珪素基板であれば、セラミックス基板2の厚さを0.40mm以下、さらには0.30mm以下まで薄くすることができる。
また、窒化アルミニウム基板は、熱伝導率170W/(m・K)以上と高い熱伝導性を有している。窒化アルミニウム基板は、熱伝導率が高いものの、強度が低いため、基板厚さは0.635mm以上であることが望ましい。また、アルミナ基板、ジルコニア含有アルミナ基板は熱伝導率が20W/(m・K)程度であるが、安価である。また、強度が低いため基板厚さは0.635mmが必要である。なお、ジルコニア含有アルミナ基板のことをアルジル基板と呼ぶこともある。
第1銅部3aおよび第2銅部3bは、第1ろう材部5aおよび第2ろう材部5bを介して、セラミックス基板2にそれぞれ接合される。第1ろう材部及び第2ろう材部は、Ag(銀)、Cu(銅)および活性金属を含有することが好ましい。活性金属は、Ti(チタン)、Hf(ハフニウム)、Zr(ジルコニウム)、Nb(ニオブ)から選ばれる少なくとも一つの元素である。Ag、Cuおよび活性金属を含有したろう材を用いた接合法は、活性金属接合法と呼ばれている。
活性金属は、Ti(チタン)を含むことが好ましい。Tiは、窒化物セラミックスと反応して窒化チタン(TiN)を形成することにより、接合強度を高めることができる。また、Tiは、酸化物セラミックスと反応して酸化チタン(TiO2)を形成することにより、接合強度を高めることができる。このように、Tiは、セラミックス基板と反応性が良く、接合強度を高めることができる。
また、各ろう材部は、さらに、In(インジウム)、Sn(錫)およびC(炭素)から選ばれる少なくとも一つの元素を含むことが好ましい。
第1銅部の厚さ及び第2銅部の厚さは、0.6mm以上である。第1銅部の側面は、第1傾斜部を有する。第2銅部の側面は、第2傾斜部を有する。第1傾斜部及び第2傾斜部は、Z方向に対して傾斜している。第1傾斜部の幅Daは、Da≦0.5Taを満たしている。第2傾斜部の幅Dbは、Db≦0.5Tbを満たしている。幅Da及び幅Dbは、換言すると、X方向又はY方向における長さである。例えば、第1傾斜部と第2傾斜部は、X方向において対向している。第1傾斜部のX方向における長さは、第1銅部の厚さ(Z方向における長さ)の0.5倍以下である。第2傾斜部のX方向における長さは、第2銅部の厚さの0.5倍以下である。
例えば、第1傾斜部の上端は、第1銅部の上面と連なっている。第1傾斜部の下端は、第1ろう材部5a(第1はみ出し部6a)に接している。第2傾斜部の上端は、第2銅部の上面と連なっている。第2傾斜部の下端は、第2ろう材部5b(第2はみ出し部6b)に接している。各傾斜部の幅は、傾斜部の上端から、傾斜部とはみ出し部が接触する箇所までの、第1面S1に平行な方向における寸法である。各傾斜部の幅は、セラミックス銅回路基板の断面を観察することにより測定することができる。また、各傾斜部の幅は、セラミックス銅回路板を上から観察することでも求めることができる。
各銅部の側面に傾斜部を設けることにより、セラミックス銅回路基板の熱応力を緩和することができる。その一方で、傾斜部には、半導体素子を実装できない。傾斜部の幅が広いと熱応力は緩和できるものの、半導体素子を実装する面積は小さくなる。このため、傾斜部の幅は、銅部の厚さの0.5倍以下であることが好ましい。より好ましくは、傾斜部の幅は、銅部の厚さの0.1倍以上0.5倍以下である。傾斜部の幅が銅部の厚さの0.1倍未満であると、傾斜部の幅が狭いため、応力緩和効果が不足する可能性がある。
また、各はみ出し部の長さが0μm未満となると、ろう材の端部が銅部の端部よりも内側に位置した状態となる。このような形状では熱応力緩和効果が得られない。また、各ろう材部の厚さは、10~60μmの範囲内であることが好ましい。
例えば図2に表したように、第1はみ出し部6aは、X方向において第1ろう材部5aと第2はみ出し部6bとの間に位置する。第2はみ出し部6bは、X方向において第2ろう材部5bと第1はみ出し部6aとの間に位置する。第1はみ出し部6aのX方向における長さは、0μm以上200μm以下である。第2はみ出し部6bのX方向における長さは、0μm以上200μm以下である。熱応力をより緩和するために、第1はみ出し部6aのX方向における長さは、0μmより大きく200μm以下であることが望ましい。第2はみ出し部6bのX方向における長さは、0μmより大きく200μm以下であることが望ましい。
第1はみ出し部の長さL1a、第2はみ出し部の長さL1b、接触角度θ1a、および接触角度θ1bは、第1傾斜部、第2傾斜部、第1はみ出し部、及び第2はみ出し部を通るセラミックス銅回路基板の断面を撮影したSEM写真を用いて測定する。SEM写真の倍率は、100倍に設定する。SEM写真から、各はみ出し部の長さおよび各接触角度を測定する。この作業を異なる4断面で行い、その平均値を各はみ出し部の長さおよび各接触角度とする。SEM写真におけるはみ出し部、傾斜部などの形状認識には、画像解析ソフトを用いることが好ましい。
銅板を上から見た形状が長方形であり、各側面に第1傾斜部が設けられるときには、互いに対向する位置を測定することが好ましい。例えば、銅板が長方形の場合、長辺での対抗する位置、短辺での対抗する位置の合計4か所を測定するものとする。また、セラミックス基板の一つの面に複数の銅板を接合したとき、それぞれの銅板を測定する。それぞれの測定結果が上記範囲を満たすことが最も好ましい。
実施形態にかかるセラミックス銅回路基板によれば、各傾斜部の幅、各はみ出し部の長さ、および各接触角度の制御により、半導体素子を搭載する面積を確保しつつ、熱応力を緩和できる。このため、半導体モジュールのパワー密度を向上させることができる。
図2は、第1傾斜部の上端部の角度θ2aが鈍角であり、第2傾斜部の上端部の角度θ2bが鈍角であるときの構造を例示している。図3は、各上端部がR形状のときの構造を例示している。図4は、各上端部の角度が鋭角であるときの構造を例示している。図2と図3では、各上端部の角度が65°以上である。図4では、各上端部の角度が、50°未満である。各上端部の角度を測定する際にも、前述のSEM写真(倍率100倍)が用いられる。ここでは、鈍角は、角度が90°以上180°未満であることを示す。鋭角は、角度が90°未満であることを示す。R形状は、倍率100倍のSEM写真にて、上端部の角に曲面が観察されることを示す。
半導体素子を搭載する面積を増大させるためには、第1銅部の上面端部及び第2銅部の上面端部が平坦であることが好ましい。このため、図2および図4に例示した構造が好ましい。また、図3に例示したように各上端部がR形状であるときには、R形状が緩やかであることが望ましい。
樹脂モールドを行うときには、各上端部は、図2および図3に例示した形状を有することが好ましい。樹脂モールドは、半導体素子を搭載した後に、樹脂で封止する工程である。樹脂モールドにより、絶縁性を向上させ、湿気による劣化等を防ぐことができる。各上端部の角度が50°未満、さらには45°以下の鋭角である場合、樹脂が第1傾斜部上及び第2傾斜部上に入り込まない可能性がある。モールド樹脂が適切に入り込まない個所には、気泡が形成される。このため、樹脂モールドの歩留まりが低下する。近年、トランスファーモールドなど量産性に優れたモールド工程が開発されている。トランスファーモールドでは、金型内に樹脂を注入する方法が用いられる。金型に樹脂を流し込むため、小さな隙間が形成され難い構造が好ましい。また、気泡は、熱応力がかかったときにモールド樹脂がはがれる原因となりやすい。モールド樹脂がはがれると、導通不良又は絶縁不良などの原因となる。このため、角度θ2a及びθ2bは、50°以上、さらには55°以上が好ましい。より好ましくは、角度θ2a及びθ2bは、75°以上である。
角度θ2a及びθ2bの測定方法について説明する。図5(a)、図5(b)、および図5(c)は、第1傾斜部の上端部及び第2傾斜部の上端部の角度の測定方法を示す図である。角度θ2aは、線Li1と線Li2とが交差する点の角度を計算することで求められる。線Li1は、断面のSEM写真において、第1銅部3aの上面の平坦面に沿って延ばした線である。線Li2は、第1銅部3aの側面が、下(セラミックス基板側)に傾斜し始める箇所から延ばした線である。角度θ2bは、線Li3と線Li4とが交差する点の角度を計算することで求められる。線Li3は、断面のSEM写真において、第2銅部3bの上面の平坦面に沿って延ばした線である。線Li4は、第2銅部3bの側面が、下(セラミックス基板側)に傾斜し始める箇所から延ばした線である。
図5(a)は、第1傾斜部の上端部が第1銅部の上面に連なる例を示している。図5(b)および図5(c)は、第1銅部の上面と第1傾斜部の上端部とが繋がる部分がR形状を有する例を示している。図5(c)では、第1傾斜部が内側に向けて少し窪んで傾斜している。具体的には、図5(c)では、第1傾斜部が、内側に向けて円弧状に窪んでいる。第1傾斜部には、少しの凹凸があってもよい。
図6は、第1銅部及び第2銅部の側面形状の別の構造例を示す断面模式図である。図6は、第1傾斜部及び第2傾斜部に凹凸がある形状を例示している。図6において、2はセラミックス基板である。3aは第1銅部、3bは第2銅部である。5aは第1ろう材部、5bは第2ろう材部である。IP1は第1傾斜部、IP2は第2傾斜部である。図6に示す第1傾斜部IP1及び第2傾斜部IP2には、小さな凹凸が形成されている。各傾斜部における凹凸の有無は、第1銅部の側面及び第2銅部の側面を1000倍に拡大した断面SEM写真により確認できる。拡大写真(1000倍)に写る第1傾斜部及び第2傾斜部において、微少な凹凸が観察されるとき、各傾斜部に凹凸があるとみなせる。隣り合う凸部と凹部の高さの差は、1μm以上20μm以下であることが好ましい。また、微小な複数の凹部と微小な複数の凸部が交互に存在することが好ましい。微少な凹凸が交互に設けられると、微少な波型形状になる。
また、第1傾斜部及び第2傾斜部が少し内側に窪んで傾斜し始める形状の場合、内側に窪んだ部分の幅は第1傾斜部の幅又は第2傾斜部の幅の4分の1以下であることが好ましい。このような窪んだ構造を、微少な窪み形状と呼ぶ。
微少な凹凸形状又は微少な窪み形状が設けられると、各銅部とモールド樹脂との密着性を向上させることができる。つまり、セラミックス銅回路基板のTCT特性を向上させたうえで、セラミックス銅回路基板とモールド樹脂との密着性を向上させることができる。一方、凹凸形状や窪み形状のサイズが大きいと、各銅部とモールド樹脂との間に気泡が形成され易い。
以上のようなセラミックス銅回路基板は、TCT特性に優れている。
例えばTCTでは、1つのサイクルにおいて、-40℃での30分の保持、室温での10分の保持、175℃での30分の保持、および室温での10分の保持が、順次実行される。このサイクルを繰り返し、セラミックス銅回路基板に不具合が発生するサイクル数を測定する。回路基板の不具合とは、例えば各ろう材部(5a、5b)の剥がれ、ろう材層7の剥がれ、またはセラミックス基板2の割れなどである。
また、各傾斜部の幅および各はみ出し部の長さを制御することで、小さなはみ出し部で応力緩和できる。このため、第1銅部と第2銅部との間隔Pを2mm以下、さらには1.5mm以下と狭くすることができる。
さらに、各傾斜部の上端部の形状を制御することにより、半導体素子の搭載面積の確保と、樹脂モールド性の向上と、を図ることができる。
まず、セラミックス基板の少なくとも一方の面に、ろう材層を介して第1銅部及び第2銅部が接合された接合体を用意する。第1銅部の厚さ及び第2銅部の厚さは、0.6mm以上である。第1銅部及び第2銅部は、回路パターン形状を有する。第1銅部及び第2銅部は、互いに分離された回路パターンであっても良いし、1つの回路パターンの一部であっても良い。第1銅部及び第2銅部は、1つの銅板をエッチングすることで形成される。又は、第1銅部及び第2銅部は、第1銅部を有する銅板と、第2銅部を有する別の銅板と、をセラミックス基板に接合することで形成されても良い。セラミックス基板の両面に銅板を接合し、少なくとも一方の面の銅板へのエッチング加工により第1銅部及び第2銅部を形成する方法が好ましい。両面に銅板を接合した方が接合体の反りの発生を抑制することができる。また、エッチングを用いると、任意のパターン形状を形成することが可能である。上から見たときの第1銅部及び第2銅部の形状は、任意であり、例えば、正方形、長方形、U字形、L字形、H字形など様々な形状であってよい。第1銅部と第2銅部との間には、ろう材層が設けられている。
実施形態にかかるセラミックス銅回路基板の製造方法は、ろう材エッチング工程および銅エッチング工程を含む。実施形態にかかるセラミックス銅回路基板の製造方法は、準備工程および回路パターン形成工程をさらに含んでも良い。
準備工程では、セラミックス基板の少なくとも一方の面に、ろう材層を介して厚さ0.6mm以上の銅板を接合した接合体を用意する。回路パターン形成工程では、銅板をパターン形状にエッチングする。これにより、第1銅部及び第2銅部が形成される。ろう材エッチング工程では、第1銅部と第2銅部との間に存在するろう材層をエッチングする。ろう材層のエッチングにより、セラミックス基板と第1銅部との間に位置する第1ろう材部と、セラミックス基板と第2銅部との間に位置する第2ろう材部と、が形成される。このとき、除去領域の長さL2が、銅部の端部から±100μmの範囲内となるように、エッチングする。例えば、第1ろう材部の除去領域の長さは、第1銅部の端部と、第1銅部の当該端部に最も近い第1ろう材部の端部と、の間の、セラミックス基板表面に平行な方向における距離である。第2ろう材部の除去領域の長さは、第2銅部の端部と、第2銅部の当該端部に最も近い第2ろう材部の端部と、の間の、セラミックス基板表面に平行な方向における距離である。銅エッチング工程では、第1銅部の側面及び第2銅部の側面をエッチングする。このとき、第1はみ出し部の長さL1a及び第2はみ出し部の長さL1bが0μm以上200μm以下の範囲内、第1はみ出し部と第1傾斜部との接触角度θ1a及び第2はみ出し部と第2傾斜部との接触角度θ1bが65°以下、第1傾斜部の幅DaがDa≦0.5Taを満たし、且つ第2傾斜部の幅DbがDb≦0.5Tbを満たすように、エッチングする。また、第1はみだし部の長さL1a及び第2はみ出し部の長さL1bは、0μmより大きいことが好ましい。
まず、接合体を用意する準備工程を行う。接合体は、セラミックス基板の少なくとも一方の面に、ろう材層を介して厚さ0.6mm以上の銅板が接合されている。セラミックス基板と銅板は、活性金属接合法を用いて接合される。
セラミックス基板は、窒化珪素基板、窒化アルミニウム基板、アルミナ基板、又はジルコニア含有アルミナ基板などを用いることができる。セラミックス基板2の3点曲げ強度は、500MPa以上であることが好ましい。銅板の厚さTは、0.6mm以上であることが好ましい。表銅板3の厚さは、裏銅板4の厚さと同じでもよいし、異なっていてもよい。表銅板3の厚さと裏銅板4の厚さが同じであると、接合体の反りが抑制される。銅板の縦横サイズは、セラミックス基板よりも、0.5~5mm程度小さいものが好ましい。
ろう材層5および7には、Ag、Cuおよび活性金属を有するろう材を用いる。ろう材には、必要に応じ、Sn、InおよびCから選ばれる1種または2種以上を添加してもよい。接合工程は、真空中(10-2Pa以下)、温度700~880℃で行われる。
この工程により、図8に示したような、セラミックス基板と銅板の接合体を作製する。
まず、表銅板3の回路パターンとして残す部分にエッチングレジストを塗布する。その後、銅板をエッチングする。銅板のエッチング工程には、塩化鉄または塩化銅を用いることが好ましい。塩化鉄は、FeCl3が好ましい。塩化銅は、CuCl2が好ましい。塩化鉄または塩化銅を含むエッチング液は、銅板を選択的にエッチングすることができる。言い換えると、活性金属ろう材層を実質的にエッチングせずに残すことができる。この工程により、図9に示したように、銅板3がエッチングされて第1銅部3aおよび第2銅部3bが形成される。このとき、第1銅部3aの側面に第1傾斜部が形成され、第2銅部3bの側面に第2傾斜部が形成されるように、エッチングする。
この工程では、後の工程で形成されるはみ出し部長さを考慮し、第1銅部3aと第2銅部3bとの間の距離Pを、第1銅部3aと第2銅部3bの最終的な距離Pに対して0μm~-200μmの範囲にすることが好ましい。例えば、第1銅部3aと第2銅部3bの最終的な距離Pを1.5mmにするときには、回路パターン形成工程において距離Pを1.5~1.3mmの範囲内にすることが好ましい。つまり、回路パターン形成工程直後の距離Pは、最終的な距離Pに対して、同じか200μm以内に狭くしておくことが好ましい。また、第1傾斜部の幅Daと第1銅部の厚さTaが、Da≦(0.5Ta+100μm)を満たし、第2傾斜部の幅Dbと第2銅部の厚さTbが、Db≦(0.5Tb+100μm)を満たすようにエッチングする。回路パターン形成工程で上記のように形状を制御しておくことにより、後工程での形状制御が容易となる。
図9では銅板を2つ(第1銅部及び第2銅部)にパターン化した例を示したが、形成されるパターン形状は適宜変更可能である。また、この工程では、図9に示したように、第1銅部3aと第2銅部3bの間にはろう材層5の一部が存在する。ろう材層5の当該一部は、銅部に覆われておらず、むき出しになっている。
ろう材エッチング工程では、過酸化水素水又はアンモニウム化合物などを用いてろう材層をエッチングする。ろう材層がAg、Cuおよび活性金属などを含んだ活性金属ろう材である場合、過酸化水素水又はアンモニウム化合物などを含有したろう材エッチング液が有効である。これらは、活性金属ろう材層を選択的にエッチングできる。また、ろう材エッチング液は、必要に応じ、過酸化水素水及びアンモニウム化合物以外の成分を含有してもよい。また、ろう材エッチング液は、過酸化水素水及びアンモニウム化合物の混合液を用いてもよい。
除去領域の長さL2が±100μmの範囲内となるように、ろう材層をエッチングする。除去領域の長さL2は、銅部の一端と、ろう材部の一端と、の間の距離である。除去領域の長さL2を上記範囲内にすることにより、後工程での形状制御が容易となる。
銅部の一端がろう材部の一端とZ方向において重なっている状態は、はみ出し部長さL1が0μmの状態に対応する。除去領域の長さL2が±100μmである状態は、はみ出し部長さL1が±100μmの範囲内である状態に対応する。除去領域の長さL2がマイナスであることは、ろう材部が銅部端部よりも内側に位置していることを示している。すなわち、ろう材部が、銅部端部からはみ出していないことを示している。また、除去領域の長さL2がプラスであることは、ろう材部が銅部端部よりも外側に位置していることを示している。すなわち、ろう材部が銅部端部からはみ出していることを示している。つまり、除去領域の長さL2が-100μmであるときは、銅部端部より100μm内側の範囲はろう材が除去された状態を示す。また、除去領域の長さL2が+100μmであるときは、銅部端部より100μm外側にはみ出し部が形成された状態を示す。
また、除去領域の長さL2は-50μmから+30μmの範囲が好ましい。絶縁間距離を確保する上で好ましいはみ出し部長さL1は、10μm以上100μm以下である。除去領域の長さL2を±100μm、さらには-50μmから+30μmの範囲内とすることにより、後工程でのはみ出し部長さL1を制御し易くなる。
銅をエッチングする液を用いて第1銅部の側面及び第2銅部の側面をエッチングすることにより、各はみ出し部の長さを制御することができる。また、第1銅部の側面および第2銅部の側面をエッチングすることにより、接触角度θ1a、接触角度θ1b、第1傾斜部の上端部の角度θ2a、および第2傾斜部の上端部の角度θ2bを制御することができる。また、第1銅部又は第2銅部の上面又は側面でエッチングしたくない領域がある場合は、ろう材層をエッチングする工程で使用するエッチング液(過酸化水素水及びアンモニウム化合物の混合液等)に耐性のあるレジストを予め用いることが有効である。ろう材層をエッチングする工程の後に、エッチングしたくない領域に改めてレジストを塗布することも有効である。
第1銅部の側面及び第2銅部の側面は、1回のエッチング工程で第1銅部及び第2銅部に対するエッチングレートが、100μm以下となる条件でエッチングされることが好ましい。エッチングレートは、1回のエッチング工程で各銅部がエッチングされる量である。エッチングレートは「エッチング前の銅部の厚さ-エッチング後の銅部の厚さ」で算出される。銅部へのエッチング液は、塩化鉄または塩化銅が用いられる。1回のエッチング工程として1~10分でエッチングレートが100μm以下となる条件が好ましい。また、エッチングレートは、40~60μmであることが好ましい。エッチング時間は、1~4分の範囲内であることが好ましい。エッチングレートが40μm未満ではエッチング時間が長くなり、量産性が低下する。また、エッチングレートが100μmを超えて大きいと、第1傾斜部の形状及び第2傾斜部の形状の制御が難しくなる。
銅部へのエッチング液としては、硫酸と過酸化水素との混合液である化学研磨液を使うこともできる。しかしながら、化学研磨液によるエッチングレートは、一般的に、塩化鉄または塩化銅を用いたエッチング液によるエッチングレートよりも低い。つまり、同じ時間エッチングを行ったとき、塩化鉄または塩化銅を用いた銅板エッチング液の方がエッチング量が多い。エッチング時間が長くなると量産性が低下する。このため、エッチング液として、塩化鉄または塩化銅を用いることが好ましい。
回路パターン形成工程と銅エッチング工程において、同じエッチング液を用いても良い。回路パターン形成工程と銅エッチング工程において、同じエッチング液を用いた場合、銅エッチング工程におけるエッチング時間は、回路パターン形成工程におけるエッチング時間よりも短いことが好ましい。同じエッチング液を用いることにより、エッチングレートを時間で制御することができる。
実施形態にかかるセラミックス銅回路基板は、銅板厚さTが0.6mm以上である。1回のエッチング工程でのエッチングレートは100μm以下、さらには40~60μmであることが好ましい。また、エッチング時間を1~10分、さらには1~4分とすることが好ましい。この条件とすることにより、歩留り良く、形状を制御した上で、量産性も向上させることができる。また、ろう材層エッチングと銅エッチング工程を交互に複数回行ってもよい。これにより、各傾斜部の幅、各はみ出し部の長さ、各接触角度を、前述した範囲内に制御し易くなる。
また、接触角度θ1a及び接触角度θ1bの一方のみが、65°以下であっても良い。ただし、熱応力をより緩和させるためには、接触角度θ1a及び接触角度θ1bの両方が、65°以下であることが好ましい。
また、幅Daが厚さTaの0.5倍以下、及び幅Dbが厚さTbの0.5倍以下、の一方のみが満たされても良い。ただし、半導体素子の実装面積をさらに増大させるためには、幅Daが厚さTaの0.5倍以下、及び幅Dbが厚さTbの0.5倍以下の両方が満たされることが好ましい。
また、角度θ2a及び角度θ2bの一方のみが50°以上であっても良い。ただし、樹脂モールド性のさらなる向上のためには、角度θ2a及び角度θ2bの両方が50°以上であることが好ましい。
(実施例1~15、比較例1~2)
セラミックス基板と銅板の接合体として表1に示したものを用意した。なお、セラミックス基板は、縦60mm×横50mm×厚さ0.32mmの窒化珪素基板(熱伝導率90W/(m・K)、3点曲げ強度650MPa)のものを第一の窒化珪素基板とした。また、縦60mm×横50mm×厚さ0.25mmの窒化珪素基板(熱伝導率85W/(m・K)、3点曲げ強度700MPa)のものを第二の窒化珪素基板とした。また、縦60mm×横50mm×厚さ0.635mmの窒化アルミニウム基板(熱伝導率170W/(m・K)、3点曲げ強度400MPa)を用意した。また、銅板は縦55mm×横45mmの無酸素銅とした。接合方法は活性金属接合法で接合したものである。また、表裏同じサイズの銅板を接合した。
次に銅板をエッチングした。エッチングにより、1つの銅板を、回路パターンに対応した複数の銅部に分割した。隣り合う銅部間の距離Pが1.0mmとなっていた。また、銅部側面の傾斜部の幅Dと銅部の厚さTが、D≦(0.5T+100μm)を満たすようにエッチングした。また、隣り合う銅部間にはろう材層がむき出しになっていた。
次に、ろう材層をエッチングした。ろう材層をエッチングする際に、除去領域の長さL2が表2のものを用意した。実施例は、除去領域の長さL2が±100μmの範囲になったものである。表2において除去領域の長さL2がマイナス表示になっているのは、銅部端部からどのくらいろう材層が除去されているかを示している。
また、比較例1では、ろう材層が大きくはみ出ている。比較例2では、除去領域の長さL2が大きい。
また、比較例1は傾斜部の幅Dが大きく、はみ出し部の長さL1も大きくなってしまった。予め、はみ出し部を形成したものに銅板側面のエッチング加工を行ったとしても、目的とする形状に加工するのは困難であった。また、比較例2のように除去領域の長さL2を大きくしたものは、銅板側面のエッチング加工を行ったとしても、目的とする形状に加工するのは困難であった。
実施例および比較例にかかるセラミックス銅回路基板に対し、TCT試験および樹脂モールド性を調べた。
TCT試験は、-40℃×30分保持→室温×10分保持→250℃×30分保持→室温×10分保持を1サイクルとした。窒化珪素銅回路基板は、3000サイクル後のセラミックス銅回路基板に不具合が発生の有無を調べた。また、窒化アルミニウム銅回路基板は、2000サイクル後のセラミックス銅回路基板に不具合が発生の有無を調べた。不具合の発生の有無は、超音波探傷装置(SAT)でセラミックス基板と銅部の間のクラックの有無を調べた。クラックが観察されなかったものを良、クラックが観察されたものを不良と表記した。
また、樹脂モールド性は、トランスファーモールドで樹脂モールドした半導体モジュールを作製した。半導体モジュールの銅部側面に気泡の有無を観察した。気泡の有無はCT観察により行った。銅部側面に対し、面積率で気泡が2%以下のものを良、2%を超えたものを不良と表示した。
一方、比較例1および比較例3のように銅部側面の傾斜部とはみ出し部との間の接触角度θ1が80°と大きなものは、TCT特性が低下した。比較例2は、はみ出し部長さL1が-100μmであったためTCT特性が低下した。
また、樹脂モールド性は傾斜部の上端部の角度θ2が55°以上のものは良好であった。実施例1および比較例2のように65°未満となると気泡が形成されやすかった。
また、比較例1のようにはみ出し部長さL1が200μmを超えて大きいと導通不良を起こしやすくなる。このため、銅部間の距離Pを小さくすることは困難である。
2:セラミックス基板
3:表銅板
3a:第1銅部
3b:第2銅部
4:裏銅板
5:ろう材層(表銅板側ろう材層)
5a:第1ろう材部
5b:第2ろう材部
6a:第1はみ出し部
6b:第2はみ出し部
7:ろう材層(裏銅板側ろう材層)
P:隣り合う銅部間の距離
T:銅板厚さ
Ta:第1銅部の厚さ
Tb:第2銅部の厚さ
Da:第1傾斜部の幅
Db:第2傾斜部の幅
L1a:第1はみ出し部の長さ
L1b:第2はみ出し部の長さ
L2:除去領域の長さ
IP1:第1傾斜部
IP2:第2傾斜部
θ1a:第1はみ出し部と第1傾斜部との接触角度
θ1b:第2はみ出し部と第2傾斜部との接触角度
θ2a:第1傾斜部の上端部の角度
θ2b:第2傾斜部の上端部の角度
Claims (15)
- セラミックス基板と、
前記セラミックス基板の第1面に、第1ろう材部を介して接合された第1銅部と、
を備え、
前記第1銅部の厚さは、0.6mm以上であり、
前記第1銅部の側面は、第1傾斜部を含み、
前記第1傾斜部の幅は、前記第1銅部の前記厚さの0.1倍以上0.5倍以下であり、
前記第1ろう材部は、前記第1傾斜部の端部からはみ出た第1はみ出し部を有し、
前記第1はみ出し部の長さは、0μmより大きく200μm以下であり、
前記第1はみ出し部と前記第1傾斜部との接触角度は、5°以上65°以下であるセラミックス銅回路基板。 - 前記接触角度は、5°以上60°以下である請求項1記載のセラミックス銅回路基板。
- 前記第1傾斜部の上端部の角度は、50°以上である請求項1ないし請求項2のいずれか1項に記載のセラミックス銅回路基板。
- 前記第1ろう材部は、銀、銅および活性金属を含有する請求項1ないし請求項3のいずれか1項に記載のセラミックス銅回路基板。
- 前記第1銅部の前記厚さは、0.8mm以上であり、
前記セラミックス基板は、窒化珪素基板であり、
前記セラミックス基板の厚さは、0.4mm以下である請求項1ないし請求項4のいずれか1項に記載のセラミックス銅回路基板。 - 前記第1面に第2ろう材部を介して接合された第2銅部をさらに備え、
前記第2銅部は、前記第1面に沿う第1方向において前記第1銅部から離れ、
前記第1銅部の少なくとも一部と前記第2銅部の少なくとも一部との間の前記第1方向における距離は、2mm以下である請求項1ないし請求項5のいずれか1項に記載のセラミックス銅回路基板。 - 前記第1傾斜部には、隣り合う凸部と凹部の高さの差が1μm以上20μm以下である凹凸形状が設けられている、または、
前記第1傾斜部の前記幅の4分の1以下の幅の窪み形状が設けられている、請求項1~6のいずれか1つに記載のセラミックス銅回路基板。 - 第1面に第1ろう材層を介して第1銅部及び第2銅部が接合され、前記第1銅部と前記第2銅部は前記第1面に沿う第1方向において互いに離れ、前記第1銅部の厚さ及び前記第2銅部の厚さは0.6mm以上であるセラミックス基板を用意し、
前記セラミックス基板と前記第1銅部との間に位置する第1ろう材部及び前記セラミックス基板と前記第2銅部との間に位置する第2ろう材部が形成され、且つ前記第1ろう材部の端部と前記第1銅部の端部との間の距離が100μm以下となるように、前記第1銅部と前記第2銅部との間に位置する前記第1ろう材層の一部をエッチングし、
前記第1銅部の側面が第1傾斜部を含み、前記第1傾斜部の端部からはみ出た前記第1ろう材部の第1はみ出し部の長さが0μmより大きく200μm以下となり、前記第1傾斜部と前記第1はみ出し部との接触角度が5°以上65°以下となり、且つ前記第1傾斜部の幅が前記第1銅部の厚さの0.1倍以上0.5倍以上となるように、前記第1銅部をエッチングするセラミックス銅回路基板の製造方法。 - 前記第1銅部及び前記第2銅部は、前記セラミックス基板に前記第1ろう材層を介して接合された銅板をエッチングすることで形成される請求項8記載のセラミックス銅回路基板の製造方法。
- 前記第1銅部のエッチングと同時に、前記第2銅部の側面が前記第1傾斜部と対向する第2傾斜部を含み、前記第2傾斜部の端部からはみ出た前記第2ろう材部の第2はみ出し部の長さが0μm以上200μm以下となり、前記第2傾斜部と前記第2はみ出し部との接触角度が65°以下となり、且つ前記第2傾斜部の幅が前記第2銅部の厚さの0.5倍以上となるように、前記第2銅部をエッチングする請求項8ないし請求項9のいずれか1項に記載のセラミックス銅回路基板の製造方法。
- 前記第1傾斜部と前記第1はみ出し部との前記接触角度が5°以上60°以下となるように前記第1銅部をエッチングする請求項8ないし請求項10のいずれか1項に記載のセラミックス銅回路基板の製造方法。
- 前記第1傾斜部の上端部の角度が50°以上となるように前記第1銅部をエッチングする請求項8ないし請求項11のいずれか1項に記載のセラミックス銅回路基板の製造方法。
- 前記第1ろう材層は、銀、銅および活性金属を含有する請求項8ないし請求項12のいずれか1項に記載のセラミックス銅回路基板の製造方法。
- 前記第1銅部の厚さ及び前記第2銅部の厚さは、0.8mm以上であり、
前記セラミックス基板は、厚さ0.4mm以下の窒化珪素基板である請求項8ないし請求項13のいずれか1項に記載のセラミックス銅回路基板の製造方法。 - 前記第1傾斜部には、隣り合う凸部と凹部の高さの差が1μm以上20μm以下である凹凸形状が形成される、または、
前記第1傾斜部の前記幅の4分の1以下の幅の窪み形状が形成される、請求項8~14のいずれか1つに記載のセラミックス銅回路基板の製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094521 | 2018-05-16 | ||
JP2018094521 | 2018-05-16 | ||
JP2018231855 | 2018-12-11 | ||
JP2018231855 | 2018-12-11 | ||
PCT/JP2019/019294 WO2019221174A1 (ja) | 2018-05-16 | 2019-05-15 | セラミックス銅回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019221174A1 JPWO2019221174A1 (ja) | 2021-06-17 |
JP7332588B2 true JP7332588B2 (ja) | 2023-08-23 |
Family
ID=68540131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020519890A Active JP7332588B2 (ja) | 2018-05-16 | 2019-05-15 | セラミックス銅回路基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11277911B2 (ja) |
EP (1) | EP3796761A4 (ja) |
JP (1) | JP7332588B2 (ja) |
WO (1) | WO2019221174A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7507232B2 (ja) | 2020-03-30 | 2024-06-27 | デンカ株式会社 | セラミックス回路基板、電子デバイス、及び、金属部材 |
JP7507231B2 (ja) | 2020-03-30 | 2024-06-27 | デンカ株式会社 | セラミックス回路基板、電子デバイス、及び、金属部材 |
JPWO2023074470A1 (ja) * | 2021-10-25 | 2023-05-04 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110205A (ja) | 2001-09-28 | 2003-04-11 | Dowa Mining Co Ltd | 金属−セラミックス回路基板 |
JP2003112980A (ja) | 2001-09-28 | 2003-04-18 | Dowa Mining Co Ltd | 金属−セラミックス接合体 |
JP2004172182A (ja) | 2002-11-18 | 2004-06-17 | Denki Kagaku Kogyo Kk | 回路基板及びその製造方法 |
JP2006228918A (ja) | 2005-02-17 | 2006-08-31 | Hitachi Metals Ltd | セラミックス回路基板およびそれを用いた半導体モジュール |
WO2017056360A1 (ja) | 2015-09-28 | 2017-04-06 | 株式会社 東芝 | 回路基板および半導体装置 |
WO2017222235A1 (ko) | 2016-06-21 | 2017-12-28 | 주식회사 아모센스 | 세라믹 기판 및 그 제조방법 |
WO2018021472A1 (ja) | 2016-07-28 | 2018-02-01 | 株式会社 東芝 | 接合体、回路基板、および半導体装置 |
WO2018155014A1 (ja) | 2017-02-23 | 2018-08-30 | 日本碍子株式会社 | 絶縁放熱基板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3449458B2 (ja) * | 1997-05-26 | 2003-09-22 | 電気化学工業株式会社 | 回路基板 |
JP3847954B2 (ja) * | 1998-05-22 | 2006-11-22 | 株式会社東芝 | セラミックス回路基板の製造方法 |
US6936337B2 (en) | 2001-09-28 | 2005-08-30 | Dowa Mining Co., Ltd. | Metal/ceramic circuit board |
JP2004307307A (ja) * | 2003-04-10 | 2004-11-04 | Hitachi Metals Ltd | セラミックス回路基板とその製造方法 |
CN104011852B (zh) * | 2011-12-20 | 2016-12-21 | 株式会社东芝 | 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置 |
JP6139329B2 (ja) * | 2013-08-16 | 2017-05-31 | 日本碍子株式会社 | セラミック回路基板及び電子デバイス |
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN110313062B (zh) * | 2017-02-23 | 2022-12-02 | 日本碍子株式会社 | 绝缘散热基板 |
-
2019
- 2019-05-15 EP EP19802520.7A patent/EP3796761A4/en active Pending
- 2019-05-15 JP JP2020519890A patent/JP7332588B2/ja active Active
- 2019-05-15 WO PCT/JP2019/019294 patent/WO2019221174A1/ja unknown
-
2020
- 2020-11-11 US US17/094,967 patent/US11277911B2/en active Active
-
2021
- 2021-12-09 US US17/546,583 patent/US11653447B2/en active Active
- 2021-12-09 US US17/546,669 patent/US20220104351A1/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110205A (ja) | 2001-09-28 | 2003-04-11 | Dowa Mining Co Ltd | 金属−セラミックス回路基板 |
JP2003112980A (ja) | 2001-09-28 | 2003-04-18 | Dowa Mining Co Ltd | 金属−セラミックス接合体 |
JP2004172182A (ja) | 2002-11-18 | 2004-06-17 | Denki Kagaku Kogyo Kk | 回路基板及びその製造方法 |
JP2006228918A (ja) | 2005-02-17 | 2006-08-31 | Hitachi Metals Ltd | セラミックス回路基板およびそれを用いた半導体モジュール |
WO2017056360A1 (ja) | 2015-09-28 | 2017-04-06 | 株式会社 東芝 | 回路基板および半導体装置 |
WO2017222235A1 (ko) | 2016-06-21 | 2017-12-28 | 주식회사 아모센스 | 세라믹 기판 및 그 제조방법 |
WO2018021472A1 (ja) | 2016-07-28 | 2018-02-01 | 株式会社 東芝 | 接合体、回路基板、および半導体装置 |
WO2018155014A1 (ja) | 2017-02-23 | 2018-08-30 | 日本碍子株式会社 | 絶縁放熱基板 |
Also Published As
Publication number | Publication date |
---|---|
EP3796761A1 (en) | 2021-03-24 |
WO2019221174A1 (ja) | 2019-11-21 |
CN112166654A (zh) | 2021-01-01 |
EP3796761A4 (en) | 2022-01-26 |
US11653447B2 (en) | 2023-05-16 |
JPWO2019221174A1 (ja) | 2021-06-17 |
US11277911B2 (en) | 2022-03-15 |
US20210068253A1 (en) | 2021-03-04 |
US20220104350A1 (en) | 2022-03-31 |
US20220104351A1 (en) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7332588B2 (ja) | セラミックス銅回路基板およびその製造方法 | |
US10160690B2 (en) | Silicon nitride circuit board and semiconductor module using the same | |
US11973003B2 (en) | Ceramic metal circuit board and semiconductor device using the same | |
US10366938B2 (en) | Silicon nitride circuit board and electronic component module using the same | |
WO2018021473A1 (ja) | 回路基板および半導体モジュール | |
US20210387923A1 (en) | Bonded substrate | |
US20220037226A1 (en) | Power module substrate and power module | |
WO2023234286A1 (ja) | セラミックス回路基板およびそれを用いた半導体装置 | |
WO2018012616A1 (ja) | セラミックス回路基板および半導体モジュール | |
CN112166654B (zh) | 陶瓷铜电路基板及其制造方法 | |
US11917752B2 (en) | Bonded substrate and manufacturing method of bonded substrate | |
JP7301732B2 (ja) | ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置 | |
JP6744488B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2005005404A (ja) | 回路基板並びに放熱モジュール及び半導体部品 | |
JP2020132477A (ja) | 金属−セラミックス接合基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230327 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7332588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |