JP7330392B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7330392B2 JP7330392B2 JP2022553298A JP2022553298A JP7330392B2 JP 7330392 B2 JP7330392 B2 JP 7330392B2 JP 2022553298 A JP2022553298 A JP 2022553298A JP 2022553298 A JP2022553298 A JP 2022553298A JP 7330392 B2 JP7330392 B2 JP 7330392B2
- Authority
- JP
- Japan
- Prior art keywords
- termination
- trench
- gate
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000000034 method Methods 0.000 title description 43
- 238000004519 manufacturing process Methods 0.000 title description 24
- 239000010410 layer Substances 0.000 claims description 169
- 230000002093 peripheral effect Effects 0.000 claims description 40
- 230000005684 electric field Effects 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、本開示の本実施の形態の半導体装置の概略を示す平面図である。図1に示すように、半導体装置は、活性領域30と終端領域40とを備えている。活性領域30は、ゲート配線10を有する。終端領域40は、終端トレンチ6、終端絶縁膜8、ゲート配線10を有する。
ドリフト層2は、半導体基板1上に設けられ、N型を示し、N型不純物として添加される窒素の不純物濃度が1×1014cm-3以上、1×1017cm-3以下である炭化珪素で構成される。ドリフト層2の厚みは、5μm以上、200μm以下である。
ベース領域3は、ドリフト層2の表面に設けられ、P型を示し、P型不純物として添加されるアルミニウムの濃度が1×1017cm-3以上、1×1020cm-3以下である炭化珪素で構成される。ベース領域3の深さは、1.0μm以上、6.0μm以下である。
ゲートトレンチ5は、ソース領域4とベース領域3とを貫通してドリフト層2まで達するトレンチであり、例えば活性領域30内に平面視で格子状に形成される。ゲートトレンチ5の幅、深さは、ともに1μm以上、10μm以下で構成される。拡散保護層7aは、ゲートトレンチ5の底面に接してドリフト層2内に形成され、P型を示し、P型不純物として添加されるアルミニウムの濃度が1×1017cm-3以上、1×1019cm-3以下である炭化珪素で構成される。拡散保護層7aの厚みは、0.1μm以上、2.0μm以下で構成される。
ゲート配線10は、ゲートトレンチ5の内側のゲート絶縁膜9の上に形成され、ポリシリコンで構成される。ゲート配線10の厚みおよび幅はそれぞれ、ゲートトレンチ5の深さからゲート絶縁膜9の厚みおよび幅を差し引いた値となる。
半導体基板1には、導電型がN型を示し、ポリタイプが4Hの炭化珪素で構成される半導体基板1を用いる。
半導体基板1の表面に、化学気相成長(CVD:Chemical Vapor Deposition)法でN型のエピタキシャル成長層が形成される。エピタキシャル成長層は、N型不純物濃度が1×1014cm-3以上、1×1017cm-3以下、厚みが5μm以上、200μm以下である。
上述のソース領域4の形成後、フォトリソグラフィ、反応性イオンエッチングを利用し、ベース領域3、ソース領域4を選択的にエッチングすることでゲートトレンチ5および終端トレンチ6を形成する。ゲートトレンチ5および終端トレンチ6の深さは、ベース領域3の深さ以上であり、1.0~6.0μmである。
上述のアニール処理後、活性領域30および終端領域40に終端絶縁膜8が形成される。CVD法で堆積されるシリコン酸化膜、もしくはシリコン窒化酸化膜で構成され、終端絶縁膜8の厚みは、終端トレンチ6の深さと同じかそれ以上である。終端絶縁膜8の厚みを終端トレンチ6の深さと同じかそれ以上としたのは、ゲートトレンチ5内のゲート配線10の形成と同時に、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝にゲート配線10を埋設するためである。
終端絶縁膜8は、エッチングマスクを用いて反応性イオンエッチング、もしくはフッ酸等のウェットエッチングでパターニングする。これらを組み合わせてパターニングしてもよい。ここで、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝が形成されるが、パターニングの際に、断面形状が完全な矩形、テーパー形状ではなく角部が丸まる場合等があってもよく、この溝の底に未エッチングの終端絶縁膜8が薄く残存する場合があってもよい。このように、終端トレンチ6の内側に終端保護層7bに接して終端絶縁膜8を形成する。
上述のエッチングマスクを除去した後、活性領域30および終端領域40の拡散保護層7a上と、ゲートトレンチ5と終端トレンチ6との側部とに、ゲート絶縁膜9が形成される。ゲート絶縁膜9は、CVD法で堆積されるシリコン酸化膜で構成され、その厚みが終端絶縁膜8の厚み以下であり、50nm以上、80nm以下である。
ゲート絶縁膜9の形成後、ゲート配線層10aが堆積される。ゲート配線層10aは、減圧CVD法により堆積されるポリシリコンで構成される。
これらの結果、ゲート絶縁膜9およびゲート配線層10aは、ゲートトレンチ5内、終端トレンチ6内および終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝内に埋設される。ここで、ゲート絶縁膜9は、熱酸化処理等により形成してもよい。ゲート配線層10aは、活性領域30と終端領域40とに同時に堆積することができるが、別々に堆積することもでき、また別々の材料で構成することもできる。
上述のゲート配線層10aの堆積後、エッチバックプロセスにより、終端絶縁膜8、ゲート絶縁膜9およびゲート配線層10aの終端トレンチ6からはみ出た部分のゲート配線層10aがエッチングされる。ここで、図10の断面における終端トレンチ6内のゲート配線10は、終端トレンチ6の開口端に乗り上がることなく、終端絶縁膜8を挟んで2箇所に配置される。
その後、活性領域30に形成した第1コンタクトホール12a内に、オーミック電極16を形成する。オーミック電極16は、例えば、ベース領域3とソース領域4との上にニッケル(Ni)を主成分とする金属膜を製膜した後、600℃~1100℃の熱処理で形成したNiと半導体とを反応させて形成したシリサイド膜で構成される。
また、終端絶縁膜8の厚みは、ゲート絶縁膜9の厚み以上である例を示したが、終端絶縁膜8の厚みは、終端トレンチ6の深さと同一であってもよい。その理由は、図9に示すように、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝にゲート配線10を埋設する場合、この溝にゲート配線10が満たされ、エッチバックプロセスを経てもこのゲート配線10が薄くなること、または、消失することが抑制されるためである。ここで終端絶縁膜8の厚みとは、例えば図3に示すように、終端トレンチ6底面からゲート電極14底面までの間に形成された終端絶縁膜8の長さに相当する。また、同一とは、完全に同じであるものだけを指すのではなく、終端トレンチ6の深さと、終端絶縁膜8とゲート絶縁膜9とゲート配線層10aとの堆積量とに応じた最適設計値の範囲、製造による個体差の範囲およびその他の公差と誤差の範囲も含むことを表している。例えば、電界緩和層17と終端絶縁膜8とを合わせた厚みは、終端トレンチ6の深さの80%以上、120%以下となる場合がある。
実施の形態1では、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝の底部は、終端保護層7bに達する例について示したが、本実施の形態では、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝の底部の下方にも終端絶縁膜8が存在し、この溝の底部が終端保護層7bに達しない例について示す。それ以外の構成は実施の形態1と同様であり、説明は省略する。
図7に示す断面が形成された後、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝を形成するため、終端絶縁膜8をエッチングするが、ここでこの溝の底部は、終端保護層7bに達することがなく、エッチングは終了する。換言すると、終端絶縁膜8を貫通せずに途中で、エッチングは終了する。終端絶縁膜8のエッチングには、反応性イオンエッチング、もしくはフッ酸等のウェットエッチングが用いられる。またこれらを組み合わせてもよい。ここで、終端トレンチ6を除いた部分については、エッチングマスク50を形成し、エッチングされないようにしている。
図15に示す断面が形成された後、エッチングマスク50が除去され、続けてエッチングマスク51の形成、パターニングを行い、エッチングマスク51で覆われていない、ゲートトレンチ5内等の終端絶縁膜8をエッチングする。終端絶縁膜8のエッチングには、反応性イオンエッチング、もしくはフッ酸等のウェットエッチングが用いられる。またこれらを組み合わせてもよい。ここで、終端トレンチ6内および終端保護層7bとソース電極13との接続部分の溝内の終端絶縁膜8はエッチングされないようにエッチングマスク51を形成している。
図16に示す断面が形成された後、エッチングマスク51を除去し、活性領域30および終端領域40にゲート絶縁膜9とゲート配線層10aとを堆積する。
図17に示す断面が形成された後、エッチバックプロセスにより、終端絶縁膜8、ゲート絶縁膜9およびゲート配線層10aの終端トレンチ6からはみ出た部分のゲート配線層10aがエッチングされる。ここで、終端トレンチ6内のゲート配線10は、終端トレンチ6の開口端に乗り上がることなく、終端絶縁膜8を挟んで2箇所に配置される。
実施の形態1では、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝の底部は、終端保護層7bに達する例について説明したが、本実施の形態では、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝の底部は、終端保護層7b上に形成された電界緩和層17に接する例を示す。それ以外の構成は実施の形態1と同様であり、説明は省略する。
続いて終端絶縁膜8を形成し、パターニング工程を経るが、終端絶縁膜8を貫通する程度、換言すれば電界緩和層17に達する程度までエッチングを行う。これにより、終端トレンチ6の外周壁と終端絶縁膜8の側部とで囲まれた部分の溝の底部は、電界緩和層17に接する。その後の終端絶縁膜8形成以降の工程については、実施の形態1で説明した工程と同様であるため、説明は省略する。
実施の形態1では、終端トレンチ6内の終端絶縁膜8上のゲート配線10は、エッチバックプロセスによりエッチングされる例について説明したが、本実施の形態では、終端トレンチ6内の終端絶縁膜8上にゲート配線10が形成された例を示す。それ以外の構成は実施の形態1と同様であり、説明は省略する。
ここで、エッチングマスクでゲート配線10を覆う領域は、終端トレンチ6内のゲート配線10が終端トレンチ6の開口端に乗り上がることがないようにすればよく、例えば図20で示すような第2コンタクトホール12bの開口領域程度にすればよい。その後の層間絶縁膜11形成以降の工程については、実施の形態1で説明した工程と同様であるため、説明は省略する。
また、半導体装置は、第1導電型がN型、第2導電型がP型である例について説明したが、第1導電型をP型、第2導電型をN型とした半導体装置であってもよい。
また、半導体装置はMOSFETである例について説明したが、半導体装置はIGBTであってもよく、その場合は半導体基板1の導電型をP型とすればよい。
また、ドリフト層2は炭化珪素である例について説明したが、ドリフト層2は、窒化ガリウム、ダイヤモンド等のワイドバンドギャップ半導体であってもよい。
12c 第3コンタクトホール、 13 ソース電極、 14 ゲート電極、 15 ドレイン電極、 16 オーミック電極、17 電界緩和層 30 活性領域、 40 終端領域、 50、51 エッチングマスク。
Claims (7)
- 半導体基板と、
前記半導体基板上に設けられた第1導電型のドリフト層と、
前記ドリフト層上に設けられた第2導電型のベース領域と、
前記ベース領域上に、離隔して複数設けられた第1導電型のソース領域と、
前記ソース領域と前記ベース領域とを貫通して前記ドリフト層まで達するゲートトレンチと、
前記ゲートトレンチが形成される活性領域の外周側にある終端領域内に位置し、前記ゲートトレンチの幅よりも広い幅を有し、前記ベース領域を貫通して前記ドリフト層まで達する終端トレンチと、
前記ゲートトレンチの底面に接して前記ドリフト層内に形成された第2導電型の拡散保護層と、
前記終端トレンチの底面に接して前記ドリフト層内に形成された第2導電型の終端保護層と、
前記拡散保護層上、前記終端保護層上、前記ゲートトレンチの側部および前記終端トレンチの側部に形成されるゲート絶縁膜と、
前記終端トレンチの内側に前記終端保護層に接して上方に形成され、前記ゲート絶縁膜の厚み以上である厚みの終端絶縁膜と、
前記ゲートトレンチにおいては、前記ゲートトレンチの内側の前記ゲート絶縁膜の上に形成され、前記終端トレンチにおいては、ある断面において前記終端絶縁膜を挟んで2箇所以上の、前記終端トレンチの外周壁と前記終端絶縁膜の側部とで囲まれた部分の溝の内側に形成され、前記ゲートトレンチと前記終端トレンチとの間で繋がる、ゲート配線と、
前記ソース領域と前記終端保護層とに電気的に接続されたソース電極と、
前記終端トレンチ内の前記ゲート配線上と前記終端絶縁膜上とに接して設けられ、前記ゲート配線に電気的に接続されたゲート電極とを備え、
前記終端トレンチ内の前記ゲート配線は、平面視において格子状に形成されることを特徴とする、半導体装置。 - 前記溝の幅は、前記ゲートトレンチの幅の2倍以下であることを特徴とする、請求項1に記載の半導体装置。
- 前記終端トレンチ底面から前記ゲート電極底面までの間の長さに相当する、前記終端絶縁膜の厚みは、前記終端トレンチの深さと同一であることを特徴とする、請求項1または請求項2に記載の半導体装置。
- 前記溝の底部と前記終端保護層との間に、更に前記終端絶縁膜が形成されることを特徴とする、請求項1から請求項3のいずれか一項に記載の半導体装置。
- 前記溝の底部は、前記終端絶縁膜の比誘電率よりも高い比誘電率を有し、前記終端保護層上に設けられる電界緩和層と接することを特徴とする、請求項1または請求項2に記載の半導体装置。
- 前記終端絶縁膜上に前記ゲート配線を更に備え、前記溝の内側に形成される前記ゲート配線は、前記終端絶縁膜上の前記ゲート配線によって互いに接続され、前記終端絶縁膜上の前記ゲート配線と前記ゲート電極とが電気的に接続されることを特徴とする、請求項1から請求項5のいずれか一項に記載の半導体装置。
- 半導体基板の表面に第1導電型のドリフト層を形成する工程と、
前記ドリフト層上に第2導電型のベース領域を形成する工程と、
前記ベース領域上に離隔する複数の第1導電型のソース領域を形成する工程と、
前記ソース領域と前記ベース領域とを貫通して前記ドリフト層まで達するゲートトレンチを形成する工程と、
前記ゲートトレンチが形成される活性領域の外周側にある終端領域内に、前記ゲートトレンチの幅よりも広い幅を有し、前記ベース領域を貫通して前記ドリフト層まで達する終端トレンチを形成する工程と、
前記ゲートトレンチの底面に接して前記ドリフト層内に第2導電型の拡散保護層を形成する工程と、
前記終端トレンチの底面に接して前記ドリフト層内に第2導電型の終端保護層を形成する工程と、
前記終端トレンチの内側に前記終端保護層に接して上方に終端絶縁膜を形成する工程と、
前記拡散保護層上、前記終端保護層上、前記ゲートトレンチの側部および前記終端トレンチの側部に、前記終端絶縁膜の厚み以下である厚みのゲート絶縁膜を形成する工程と、
前記終端絶縁膜上および前記ゲート絶縁膜上にゲート配線層を堆積後に前記ゲート配線層をエッチバックすることにより、前記ゲートトレンチにおいては、前記ゲートトレンチの内側の前記ゲート絶縁膜の上に、前記終端トレンチにおいては、ある断面において前記終端絶縁膜を挟んで2箇所以上の、前記終端トレンチの外周壁と前記終端絶縁膜の側部とで囲まれた部分の溝の内側に、前記ゲートトレンチと前記終端トレンチとの間で繋がって、ゲート配線を形成する工程と、
前記ソース領域と前記終端保護層とに電気的に接続されたソース電極を形成する工程と、
前記終端トレンチ内の前記ゲート配線上と前記終端絶縁膜上とに接して、前記ゲート配線に電気的に接続されたゲート電極を形成する工程と
を備える半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/037139 WO2022070304A1 (ja) | 2020-09-30 | 2020-09-30 | 半導体装置および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022070304A1 JPWO2022070304A1 (ja) | 2022-04-07 |
JPWO2022070304A5 JPWO2022070304A5 (ja) | 2022-11-25 |
JP7330392B2 true JP7330392B2 (ja) | 2023-08-21 |
Family
ID=80951544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022553298A Active JP7330392B2 (ja) | 2020-09-30 | 2020-09-30 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230246101A1 (ja) |
JP (1) | JP7330392B2 (ja) |
CN (1) | CN116325175A (ja) |
DE (1) | DE112020007650T5 (ja) |
WO (1) | WO2022070304A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060209586A1 (en) | 2005-02-23 | 2006-09-21 | Infineon Technologies Austria Ag | Semiconductor component and method for fabricating it |
JP2010251422A (ja) | 2009-04-13 | 2010-11-04 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2012060147A (ja) | 2002-03-22 | 2012-03-22 | Siliconix Inc | トレンチゲートmisデバイスの構造及び製造方法 |
JP2014165364A (ja) | 2013-02-26 | 2014-09-08 | Sanken Electric Co Ltd | 半導体装置 |
WO2016047438A1 (ja) | 2014-09-26 | 2016-03-31 | 三菱電機株式会社 | 半導体装置 |
JP2019033151A (ja) | 2017-08-07 | 2019-02-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861701B2 (en) | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
-
2020
- 2020-09-30 US US18/018,894 patent/US20230246101A1/en active Pending
- 2020-09-30 WO PCT/JP2020/037139 patent/WO2022070304A1/ja active Application Filing
- 2020-09-30 DE DE112020007650.4T patent/DE112020007650T5/de active Pending
- 2020-09-30 JP JP2022553298A patent/JP7330392B2/ja active Active
- 2020-09-30 CN CN202080105187.5A patent/CN116325175A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060147A (ja) | 2002-03-22 | 2012-03-22 | Siliconix Inc | トレンチゲートmisデバイスの構造及び製造方法 |
US20060209586A1 (en) | 2005-02-23 | 2006-09-21 | Infineon Technologies Austria Ag | Semiconductor component and method for fabricating it |
JP2010251422A (ja) | 2009-04-13 | 2010-11-04 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2014165364A (ja) | 2013-02-26 | 2014-09-08 | Sanken Electric Co Ltd | 半導体装置 |
WO2016047438A1 (ja) | 2014-09-26 | 2016-03-31 | 三菱電機株式会社 | 半導体装置 |
JP2019033151A (ja) | 2017-08-07 | 2019-02-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116325175A (zh) | 2023-06-23 |
US20230246101A1 (en) | 2023-08-03 |
DE112020007650T5 (de) | 2023-07-13 |
WO2022070304A1 (ja) | 2022-04-07 |
JPWO2022070304A1 (ja) | 2022-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7052330B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP6919159B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5395309B2 (ja) | 半導体装置およびその製造方法 | |
JP3652322B2 (ja) | 縦型mosfetとその製造方法 | |
JP4777630B2 (ja) | 半導体装置 | |
JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2016006696A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6666671B2 (ja) | 半導体装置 | |
CN111149213B (zh) | 碳化硅半导体装置及其制造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
TWI517415B (zh) | 具有增進的溝槽保護之溝槽為基的裝置 | |
JP2019003967A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009076738A (ja) | 半導体装置およびその製造方法 | |
US10256338B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7155641B2 (ja) | 半導体装置 | |
JP2018060923A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019106507A (ja) | 炭化シリコン半導体装置及びその製造方法 | |
JP2022088613A (ja) | 半導体装置の製造方法 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2020129624A (ja) | 半導体装置および半導体装置の製造方法 | |
JP7316746B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7330392B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2022074511A (ja) | 溝深さの調整方法及び半導体装置の製造方法 | |
US10998418B2 (en) | Power semiconductor devices having reflowed inter-metal dielectric layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220921 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7330392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |