JP7326606B2

JP7326606B2 - レンズアクチュエータを制御するためのドライバ回路および方法

Info

Publication number: JP7326606B2
Application number: JP2022525434A
Authority: JP
Inventors: 隆雄石井; 勝宇野; 孝正櫻木
Original assignee: ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date: 2019-10-31
Filing date: 2019-10-31
Publication date: 2023-08-15
Anticipated expiration: 2039-10-31
Also published as: CN114586333A; CN114586333B; WO2021081932A1; JP2023500657A

Description

本発明は、カメラモジュール内のレンズアクチュエータを制御することに関する。

様々な電子デバイスがカメラモジュールを有する。カメラモジュールは、手振れ補正(Optical Image Stabilization, OIS)および自動焦点(Auto-Focus, AF)アクチュエータのようなレンズアクチュエータを含む。OIS/AFアクチュエータを駆動する方法のように、パルス幅変調(Pulse Width Modulation, PWM)技術は、カメラモジュールの電力消費を削減することを可能にするので、良い候補であり得る。しかし、PWMドライバは、ハイおよびローレベルを有するPWMキャリアを繰り返し出力するので、電気および磁気ノイズ放射源になり得る。特に、小さいカメラモジュールにおいて、レンズユニットはイメージセンサの近くに配置され、レンズユニットを動かすためのOIS/AFアクチュエータもイメージセンサの近くに配置される。従って、小さいカメラモジュールを実現することは難しい。

カメラモジュール内のイメージセンサへのノイズを軽減することを達成するためにドライバ回路が提供される。

第１の態様によれば、レンズアクチュエータを制御するためのドライバ回路が提供され、ドライバ回路は、レンズアクチュエータにパルス幅変調(PWM)キャリアを出力するように構成され、PWMキャリアは、同じパルス幅を有する２つ以上のパルスを有するパルス列を含み、レンズを通る画像を検出するためにイメージセンサ内で相関２重サンプリング(CDS)を実行するアナログ・デジタル変換器(ADC)によってサンプリングされるリセットレベルと信号レベルが同じであるとき、パルスの周期はリセットレベルと信号レベルをサンプリングするための時間間隔に等しく、PWMキャリアの周期は、アナログ・デジタル変換の周期の整数倍に等しい。

第１の態様の可能な実装方式において、ADCがリセットレベルと信号レベルをサンプリングするときPWMキャリアのレベルは同じである。

第１の態様の可能な実装方式において、PWMキャリアは、VSYNC、HSYNC、またはADCによって生成される他の信号を参照することによってADC動作に同期される。

第１の態様の可能な実装方式において、PWMキャリアは、ADCによって生成される信号に対して固定された遅延を有して生成される。

第２の態様によれば、レンズアクチュエータを制御するための方法が提供され、方法は、ドライバ回路によって、レンズアクチュエータにパルス幅変調(PWM)キャリアを出力するステップであって、PWMキャリアは、同じパルス幅を有する２つ以上のパルスを有するパルス列を含み、レンズを通る画像を検出するためにイメージセンサ内で相関２重サンプリング(CDS)を実行するアナログ・デジタル変換器(ADC)によってサンプリングされるリセットレベルと信号レベルが同じであるとき、パルスの周期はリセットレベルと信号レベルをサンプリングするための時間間隔に等しく、PWMキャリアの周期は、アナログ・デジタル変換の周期の整数倍に等しい、ステップを含む。

第３の態様によれば、カメラモジュールが提供され、カメラモジュールは、第１の態様によるドライバ回路と、ドライバ回路が駆動するレンズアクチュエータと、CDSが適用されるADCによる各ピクセルの光の量をデジタルデータとして出力するためのイメージセンサと、を備える。

上記で説明したPWMドライバ回路によって生成されるパルス列は、CDSによってキャンセル可能であるノイズのみを放射するPWMアクチュエータによって生成されるノイズは、イメージセンサ内のADCにおいて実装されるCDSによってキャンセル可能であるようにされる。本発明によれば、PWM駆動は、ADC動作と同期され、それによりカメラモジュール内のイメージセンサへのノイズを軽減する。上記で述べたPWM波形によれば、PWMデューティ比および実際のCDS時間間隔の変動を考慮することによって、CDSシングルスロープADC(SS-ADC)へのPWMノイズが軽減されることができる。

本発明の実施形態または先行技術における技術的解決策をより明確に説明するために、以下は、実施形態または先行技術を説明するために要求される添付図面を簡単に導入する。明らかに、以下の説明における添付図面は、単に、本発明のいくつかの実施形態を表し、この技術分野の当業者は、依然として、創作的努力なしでこれらの添付図面から他の図面を導き出し得る。

SMA-OISの構造およびPWMコントローラとSMAワイヤの間の電気的接続の一例を表す。それぞれのSMAワイヤに適用されるPWMキャリアの波形の一例を表す。 SMAワイヤの温度を推定するための回路図の一例を表す。実際のCMOSイメージセンサ内のCDSの実装の一例を表す。図５（ａ）は、図４に表されたADC期間の４つの周期を表し、図５（ｂ）は、PWMキャリア期間が、信号がない間のADCのCDS時間間隔と同一である一例を表し、図５（ｃ）は、本発明の実施形態によるPWMパルスの一例を表す。図６（ａ）は、図４に表されたADC期間の４つの周期を表し、図６（ｂ）は、図５（ｂ）におけるPWM波形の反転であるPWM波形の一例を表し、図６（ｃ）は、同じパルス幅を有し、かつCDS時間間隔を用いて生成される３つのパルスからなるPWM波形の一例を表す。

以下は、本発明の実施形態における添付図面を参照して本発明の実施形態における技術的解決策を明確かつ十分に説明する。説明される実施形態は、本発明の実施形態の単にいくつかであるが全てではない。創作的努力なしで本発明の実施形態に基づいてこの技術分野の当業者によって得られる他の全ての実施形態は、本発明の保護範囲内にあるものである。

図１は、SMA-OISの構造およびPWMコントローラとSMAワイヤの間の電気的接続の一例を表す。可動ユニット２は円形領域内にレンズユニットを有し、レンズユニットを通過する画像はイメージセンサ(表されていない)によって検出される。可動ユニット２は４つの形状記憶合金(Shape Memorable Alloy, SMA)ワイヤ３１から３４を用いて固定基盤１に接続される。例えば、可動ユニット２の右上角における１つの固定点は、SMAワイヤ３１を用いて固定基盤１の左上角に接続され、可動ユニット２の右上角におけるもう１つの固定点は、SMAワイヤ３２を用いて固定基盤１の右下角に接続される。可動ユニット２の左下角における１つの固定点は、SMAワイヤ３３を用いて固定基盤１の左上角に接続され、可動ユニット２の左下角におけるもう１つの固定点は、SMAワイヤ３４を用いて固定基盤１の右下角に接続される。４つのSMAワイヤ３１から３４は、コントローラによって生成されたPWMパルスを用いて別々に制御される。SMAワイヤの数は４に限定されないことが留意されるべきである。実施形態は、イメージセンサの表面に対して水平方向にレンズユニットを移動させるためのPWM制御を説明するが、本発明は、イメージセンサの表面に対して垂直方向にレンズユニットを移動させるためのPWM制御に適用することができる。

コントローラは、SMAワイヤの温度が上昇するに連れてその長さが縮むという原理を利用することによって可動ユニット２の位置を制御することができる。コントローラは、ドライバ回路として実装され得る。コントローラは、SMAワイヤの温度を推定し、PWMパルスのデューティ比を更新する。例えば、SMAワイヤの温度が上昇するに連れてその抵抗値が増加するので、SMAワイヤの抵抗値を計算することによって、SMAワイヤの温度が推定される。ワイヤを熱するために、SMAワイヤに電流を加えることが可能である。電流制御は、その大きな電力消費を低下させるためのPWM方法によって駆動され得る。図２は、それぞれのSMAワイヤに適用されるPWMキャリアの４つの周期の波形の一例を表す。

加えて、制御の正確さを改善するために各ワイヤの温度を測定するために、温度センサも実装される。カメラモジュールのサイズを削減するために、１つの温度センサおよび時分割駆動によって駆動される複数のSMAワイヤを含む構造が適用され得る。図３において、４つのSMAワイヤ３１から３４は温度センサ４を共有し、時分割方式で４つのSMAワイヤ３１から３４のうちの１つにPWMキャリアが適用される。各SMAワイヤの温度は、各SMAワイヤ測定値に比例するADC入力電圧から計算することができる。具体的には、図３において、抵抗器３５の抵抗値が温度に依存して変化しないと仮定すると、SMAワイヤの抵抗値は、コントローラ内のADC４０によって測定される電圧に基づいて計算することができ、SMAワイヤの温度は、SMAワイヤのそれぞれの値に基づいて計算することができる。

上記で述べたようにSMAワイヤに適用されるPWMパルスは、イメージセンサと干渉し得る。PWMパルスを用いてSMAワイヤを制御するとき、ハイとローの間でSMAワイヤのレベルを変化させることは、電磁場を生成し、それは(電荷結合素子(Charge-Coupled Device, CCD)、相補型金属酸化膜半導体(Complementary Metal-Oxide Semiconductor, CMOS)イメージセンサ等のような)イメージセンサ内の(カラムADCのような)ADCおよびカメラモジュール内の他の部分における信号と干渉し得る。一般に、カメラモジュールは、上記で述べたPWMコントローラとともにイメージセンサ内にADCを含む。いくつかの種類のノイズをキャンセルするために、イメージセンサ内のADCにおいて相関２重サンプリング(Correlated Double Sampling, CDS)が一般に実装される。図４は、実際のCMOSイメージセンサ内のCDSの実装の一例を表す。CDS動作において、リセットレベルと信号レベルについて２つのサンプリングが実行され、出力はそれらの差分値として定義される。従って、この動作は、リセットおよび信号のサンプリングの間に共通に含まれるノイズをキャンセルすることができる。イメージセンサのそのような種類のノイズとしてkTCノイズ、Vthオフセット、および1/fノイズがよく知られている。この技術は、通常、２回のシングルスロープ型A/D変換を用いて実装される。各ADC期間において、図４にRAMPとして表された波形が使用される。

図４において、RAMPの波形と１つのADC期間における比較器出力が表されている。水平の破線はリセットレベルを示す。ADCはイメージセンサのピクセルから信号を受け取り、信号のレベルは信号レベルと呼ばれる。１番目の下りスロープがリセットレベルと交差するとき、比較器は１番目のパルスを出力する。その後、ピクセルからの信号がない、すなわち、信号レベルがリセットレベルと同一であるならば、２番目の下りスロープがリセットレベル(図４における水平の破線)と交差するとき、比較器は２番目のパルスを出力する。ピクセルからの信号があるとき、水平の破線は、リセットレベルより下の信号に対応するレベルに下降し、２番目の下りスロープが水平の破線（信号レベル）と交差するとき、比較器は２番目のパルスを出力する。信号レベルに依存して、２番目のパルスの上昇エッジが、信号がない場合の位置からシフトされる。

上記で説明したように、SMAワイヤに適用されるPWMパルスは、図４において上記で述べた比較器出力に影響し得る。ピクセル出力は変動することがあり、すなわち、リセットレベルに対する信号レベルは変動することがあり、それにより、比較器出力の１番目のパルスの上昇エッジと２番目のパルスの上昇エッジは変動することがあり、それは、事実上のCDS時間間隔がそれらに依存して可変であり得ることも意味する。

図５（ａ）から図５（ｃ）は、本発明の実施形態による、ADCに関する波形とPWMキャリアの波形との間の位相関係の一例を表す。図５（ａ）は、図４に表されたADC期間(アナログ・デジタル変換期間(Analog to Digital Conversion period))の４つの周期を表す。

図５（ｂ）は、PWMキャリア期間が、信号がない間のADCのCDS時間間隔と同一である一例を表す。PWMキャリア期間がADC期間と整合していないので、PWMキャリアの位相は、ADCによるサンプリングのタイミングに関して徐々にシフトする。例えば、図５（ａ）における２番目のADC期間において、２番目のPWM2パルスは比較器出力の１番目のパルスの上昇エッジにおいて下降し、３番目のPWM2パルスは比較器出力の２番目のパルスの上昇エッジにおいて下降する。この場合において、リセットレベルと信号レベルがADCにおいてサンプリングされるときPWM2パルスのレベルは異なり得るので、ADCのサンプリングされた値は２番目または３番目のPWM2パルスの下降エッジのジッタに敏感であり、それによりリセットレベルと信号レベルの間の差分値は変動することがある。同様に、図５（ａ）の４番目のADC期間において、２番目のPWM0パルスは比較器出力の１番目のパルスの上昇エッジにおいて上昇し、３番目のPWM0パルスは比較器出力の２番目のパルスの上昇エッジにおいて上昇する。この場合において、リセットレベルと信号レベルがADCにおいてサンプリングされるときPWM0パルスのレベルは異なり得るので、ADCのサンプリングされた値は２番目または３番目のPWM0パルスの上昇エッジのジッタに敏感であり、それによりリセットレベルと信号レベルの間の差分値は変動することがある。もう１つの場合において、図５（ａ）における３番目のADC期間の間、PWM3のデューティは、２番目と３番目のPWM3パルスの間で変化し、PWM3パルスのレベルは、比較器出力の１番目のパルスが上昇するときハイであるが、PWM3パルスのレベルは、比較器出力の２番目のパルスが上昇するときローであり、それによりリセットレベルと信号レベルの間の差分値は変動することがある。

その理由から、図５（ｂ）におけるPWM波形は、その比較器がPWM出力のレベル変化の近くで切り替わり得るので、ADCの比較器出力とPWM出力波形のジッタによってリセットおよび信号のサンプリングにおいてPWM出力ステータスを変化させるリスクを避けることができない。また、CDS時間間隔／SMAアクチュエータのためのSMAワイヤの数、としての最大パルス幅制限がある。それは、SMAワイヤの通常の駆動のためと温度測定のためとの間に大きなパルス幅の差を引き起こすことがある。

図５（ｃ）は、本発明の実施形態によるPWMパルスの一例を表す。この実施形態において、４つのワイヤが時分割方式で制御され、各PWMキャリアの周期は図５（ａ）表されたADC期間の４倍であり、PWM0は１番目のADC期間の間に出力され、PWM1は２番目のADC期間の間に出力される、等である。しかし、PWMキャリアの周期はワイヤの数に比例しないことがある。

図５（ｃ）の各ADC期間は、２つのPWMパルスを含む。ハイレベルの合計の期間は指定されたデューティ比に対応する。２つのPWMパルスのハイレベルの期間は同一である。２つのPWMパルスの上昇エッジの間の間隔(PWMパルスの周期)は、ピクセルからの信号がない間のCDS時間間隔と同一である。比較器出力の１番目のパルスの位置がノイズに起因して変動しても、比較器出力の１番目のパルスが上昇するときPWMパルスのレベルがハイであることを保証するために、比較器出力の１番目のパルスの上昇エッジの前に１番目のPWMパルスが上昇する。比較器出力の２番目のパルスの上昇エッジがピクセルからの信号レベルに依存してシフトされても、比較器出力の２番目のパルスが上昇するときPWMパルスのレベルがハイであることを保証するために、２つのPWMパルスのハイレベルの期間が設定され、加えて、比較器出力の２番目のパルスの位置がノイズに起因して変動する。すなわち、ADCにおいてサンプリングが実行されるとき、２つのPWMパルスのレベルは両方ともハイである。

従って、ADC期間に整合するそのPWMキャリア周波数およびCDS時間間隔において生成されるパルス列によってADC動作に完全に同期することができるので、図５（ｃ）におけるPWM波形は、PWMと比較器の切り替わりに十分な時間マージンを維持するためにリセットおよび信号のサンプリングタイミングを調整することができる。

図６（ａ）から図６（ｃ）は、本発明のもう１つの実施形態による、ADCに関する波形とPWMキャリアの波形との間の位相関係の一例を表す。図６（ａ）は図５（ａ）と同じである。図６（ｂ）は、図５（ｂ）のPWM波形の反転であるPWM波形の一例を表す。図６（ｃ）は、同じパルス幅を有し、かつCDS時間間隔を用いて生成された３つのパルスからなるPWM波形の一例を表す。パルスの数は、３より大きい整数であってもよい。これらの波形を用いてハイとローのレベルの間で切り替わるために十分なマージンを維持することが容易である。いずれの場合においても、ADCがピクセルのリセットレベルと信号レベルをサンプリングするときPWMキャリアのレベルが同じであるようにPWM波形が設定される。デューティ比を調整するために、コントローラは、図５（ｃ）、図６（ｂ）、図６（ｃ）、等のPWM波形を切り替えてもよい。

一般に、PWMコントローラは次のようなPWM波形を生成する。
（１）PWMキャリア周波数は、イメージセンサのADC期間の整数倍に等しい。
（２）PWMキャリアは、同じパルス幅を有する少なくとも２つ以上のパルスを含むパルス列を有する。
（３）パルス列は、CDS時間間隔と同じ時間間隔で生成される。
（４）PWMキャリアは、VSYNC／HSYNCまたはADCによって生成される他の信号を参照することによってADC動作に同期されてもよい。
（５）PWMキャリアは、ADC動作を用いて上記で述べた同期信号に対して固定された遅延を有して生成されてもよい。

上記で定義されたPWM波形によって、PWMコントローラによって放射されるノイズはCDSによってキャンセル可能である。また、キャリア周波数はADC期間と同じであり、それによってビートノイズを引き起こすリスクもない。時分割方式で複数のSMAワイヤを駆動するために、また、同じパルス幅がリセットおよび信号のサンプリングのために適用され、それによって、CDSを通したADC出力は、連続するPWMキャリアの間での大きなデューティ比の変化によって影響されない。

PWMトグリングの禁止された期間を定義するマスク信号を生成する機能をイメージセンサが有するようにカメラモジュールが構成されてもよく、マスク信号期間は、リセットおよび信号のサンプリングフェーズをカバーすべきであり、PWMコントローラはマスク信号内のそれ自身の出力を切り替えることを防止する機能を有するが、いくつかのPWMキャリアのデューティ比の平均が元のデューティ比に等しいことを維持する。

上記で開示されたものは、単に本発明の例示の実施形態であり、もちろん本発明の保護範囲を限定することは意図されない。この技術分野の当業者は、本発明の請求項に従って行われる上記の実施形態および等価な修正を実現するプロセスのいくつかまたは全ては、本発明の範囲内にあるものであることを理解し得る。

１固定基盤
２可動ユニット
３１～３４ SMAワイヤ
３５抵抗器
４０ ADC

Claims

レンズアクチュエータを制御するためのドライバ回路であって、
前記レンズアクチュエータにパルス幅変調(PWM)キャリアを出力するように構成され、前記PWMキャリアは、同じパルス幅を有する２つ以上のパルスを有するパルス列を含み、レンズを通る画像を検出するためにイメージセンサ内で相関２重サンプリング(CDS)を実行するアナログ・デジタル変換器(ADC)によってサンプリングされるリセットレベルと信号レベルが同じであるとき、前記パルスの周期は前記リセットレベルと前記信号レベルをサンプリングするための時間間隔に等しく、前記PWMキャリアの周期は、アナログ・デジタル変換の周期の整数倍に等しい、ドライバ回路。
前記ADCが前記リセットレベルと前記信号レベルをサンプリングするとき前記PWMキャリアのレベルは同じである、請求項１に記載のドライバ回路。
前記PWMキャリアは、VSYNC、HSYNC、または前記ADCによって生成される他の信号を参照することによってADC動作に同期される、請求項１または２に記載のドライバ回路。
前記PWMキャリアは、前記ADCによって生成される信号に対して固定された遅延を有して生成される、請求項１から３のいずれか一項に記載のドライバ回路。
レンズアクチュエータを制御するための方法であって、
ドライバ回路によって、前記レンズアクチュエータにパルス幅変調(PWM)キャリアを出力するステップであって、前記PWMキャリアは、同じパルス幅を有する２つ以上のパルスを有するパルス列を含み、レンズを通る画像を検出するためにイメージセンサ内で相関２重サンプリング(CDS)を実行するアナログ・デジタル変換器(ADC)によってサンプリングされるリセットレベルと信号レベルが同じであるとき、前記パルスの周期は前記リセットレベルと前記信号レベルをサンプリングするための時間間隔に等しく、前記PWMキャリアの周期は、アナログ・デジタル変換の周期の整数倍に等しい、ステップを含む方法。
カメラモジュールであって、
請求項１から４のいずれか一項に記載のドライバ回路と、
前記ドライバ回路が駆動するレンズアクチュエータと、
前記CDSが適用される前記ADCによる各ピクセルの光の量をデジタルデータとして出力するためのイメージセンサと、
を備えるカメラモジュール。
カメラモジュールを備える電子デバイスであって、前記カメラモジュールは、
請求項１から４のいずれか一項に記載のドライバ回路と、
前記ドライバ回路が駆動するレンズアクチュエータと、
前記CDSが適用される前記ADCによる各ピクセルの光の量をデジタルデータとして出力するためのイメージセンサと、
を備える、電子デバイス。