JP7325981B2 - 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 - Google Patents

積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 Download PDF

Info

Publication number
JP7325981B2
JP7325981B2 JP2019052877A JP2019052877A JP7325981B2 JP 7325981 B2 JP7325981 B2 JP 7325981B2 JP 2019052877 A JP2019052877 A JP 2019052877A JP 2019052877 A JP2019052877 A JP 2019052877A JP 7325981 B2 JP7325981 B2 JP 7325981B2
Authority
JP
Japan
Prior art keywords
layer
piezoelectric
piezoelectric device
substrate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019052877A
Other languages
English (en)
Other versions
JP2020151988A (ja
Inventor
大輔 中村
直樹 永岡
愛美 黒瀬
岳人 石川
広宣 待永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2019052877A priority Critical patent/JP7325981B2/ja
Priority to KR1020217029141A priority patent/KR20210125554A/ko
Priority to US17/439,806 priority patent/US20220181542A1/en
Priority to PCT/JP2020/010177 priority patent/WO2020189397A1/ja
Priority to EP20772561.5A priority patent/EP3943292B1/en
Priority to CN202080021114.8A priority patent/CN113573897B/zh
Publication of JP2020151988A publication Critical patent/JP2020151988A/ja
Application granted granted Critical
Publication of JP7325981B2 publication Critical patent/JP7325981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02Physical, chemical or physicochemical properties
    • B32B7/025Electric or magnetic properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • H10N30/878Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Description

本発明は、積層体と、これを用いた圧電デバイス、及び圧電デバイスの製造方法に関する。
従来から、物質の圧電効果を利用した圧電素子が用いられている。圧電効果は、物質に圧力が加えられることにより、圧力に比例した分極が得られる現象をいう。圧電効果を利用して、圧力センサ、加速度センサ、弾性波を検出するAE(アコースティック・エミッション)センサ等の様々なセンサが作製されている。
近年では、スマートフォン等の情報端末の入力インターフェースとしてタッチパネルが用いられ、タッチパネルへの圧電素子の適用も増えている。タッチパネルは情報端末の表示装置と一体的に構成され、視認性を高めるために可視光に対する高い透明性が求められる。一方で、指の操作を正確に検出するために、圧電体層は高い圧力応答性を備えていることが望まれる。
フレキシブルな絶縁フィルム上に圧電体層としてウルツ鉱型の金属窒化物を配置した構成が知られている(たとえば、特許文献1参照)。また、プラスチック層と圧電体層の間に配向制御層を挿入した構成が知られている(たとえば、特許文献2参照)。
特開2018-137268号公報 特開2018-170503号公報
高分子の基材の表面に結晶性の機能層を形成する場合、基材表面の凹凸や異物が原因となって、しばしば機能層にマイクロクラックが発生する。基材と結晶性の機能層の間に電極膜を挿入する場合でも、電極膜で基材表面の凹凸を吸収することは難しく、電極の表面に基材の凹凸を反映した凹凸が残る。
下地の凹凸に起因して機能層にクラック、ピンホール等が発生すると、上下の電極間を電気的に短絡するリークパスとなり得る。機能層の薄膜化にともなって、この現象は顕著になっている。機能層は、たとえば圧電体層、感湿膜、臭気感応膜などであるが、機能層にクラックが生じるとデバイスの性能が劣化し、リークパスが形成されるとデバイスとして機能しない場合が生じ得る。
本発明は、フレキシブル性を維持しつつ、機能層におけるクラックの発生が抑制された積層体と、これを用いた圧電デバイス、及びその製造方法を提供することを目的とする。
本発明の第1の態様では、積層体は、高分子の基材と、前記基材の第1の面に形成された結晶性の機能層、とを有し、前記基材の前記第1の面の表面粗さが算術平均粗さ(Ra)で3nm以下である。
第2の態様では、圧電デバイスは、
高分子の基材と、
前記基材の第1の面に形成された圧電体層と、
積層方向で前記圧電体層の上部と下部に配置される一対の電極と、
を有し、前記基材の前記第1の面の表面粗さは、算術平均粗さ(Ra)で3nm以下である。
上記の構成により、積層体のフレキシブル性を維持しつつ、機能層でのクラックの発生を低減することができる。
第1実施形態の積層体の模式図である。 デバイス特性に必要な表面粗さを説明する図である。 圧電デバイスの構成例である。 圧電デバイスの別の構成例である。 圧電デバイスのさらに別の構成例である。 第2実施形態の積層体の模式図である。 図6の積層体を用いた圧電デバイスの構成例である。 第3実施形態の積層体を用いた圧電デバイスの構成例である。
<第1実施形態>
図1は、第1実施形態の積層体10の模式図である。積層体10は、高分子の基材11と、基材11の一方の表面に配置される結晶性の機能層12を有する。機能層12は、圧力に応じた分極を生じさせる圧電体層、温度によってヒステリシス特性が変化する感温磁性膜、触媒作用を有する結晶性のナノポーラス金属酸化膜など、特定の機能を有する層である。
高分子の基材11を用いることで、積層体10の全体をフレキシブルにすることができる。フレキシブル性を高めるためには、機能層12の厚さは、機能の発現を損なわない程度に薄く形成されるのが望ましい。しかし、機能層12が薄くなるほど、下地の表面形状の影響が大きく、機能層12を貫通するクラックも発生し得る。
実施形態では、機能層12が形成される基材11の表面の表面粗さを、デバイス機能の発現に適した範囲に設定する。
高分子の基材11は、たとえば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド(PI)等である。これらの材料の中で、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、アクリル系樹脂、シクロオレフィン系ポリマーは無色透明な材料である。
基材11の厚さは、フレキシブル性と、積層体を支持する強度の双方の観点から、一例として20~200μmである。
基材11の第1の面(図1では上面)に、機能層12として、たとえば圧電体層を形成する。圧電体層は、例えばウルツ鉱型の結晶材料で形成される。
ウルツ鉱型の結晶構造は、一般式ABで表される。ここで、Aは陽性元素(An+)、Bは陰性元素(Bn-)である。ウルツ鉱型の圧電材料として、一定レベル以上の圧電特性を示す物質であり、かつ200℃以下の低温プロセスで結晶化させることができる材料を用いるのが望ましい。一例として、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、炭化ケイ素(SiC)を用いることができ、これらの成分またはこれらの中の2以上の組み合わせのみを用いてもよい。
2成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の2以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは0.1 at.%以上30 at.%以下である。
一例として、ZnOまたはAlNを主成分とするウルツ鉱型の材料を用いる。ZnO、AlN等にドーパントとしてケイ素(Si)、マグネシウム(Mg)、バナジウム(V)、チタン(Ti)、ジルコニウム(Zr)、リチウム(Li)等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは1種類でもよいし、2種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
積層体10の全体としてのフレキシブルさを確保するには、機能層12の厚さは薄い方が望ましいが、圧電体層の場合、膜厚が薄すぎると、十分な分極特性(圧電応答性)を得ることが困難になる。ウルツ鉱型の圧電材料で機能層12を形成する場合、その膜厚は、たとえば50nm~2μm、より好ましくは200nm~1μmである。
基材11の第1の面の表面粗さは、算術平均粗さ(Ra)で3nm以下である。表面が平滑な基材11を用いることで、第1の面に形成される機能層12に、基材11に由来するクラックが発生することを抑制できる。
図2は、圧電特性を得るために適した基材11の表面粗さを説明する図である。横軸が算術平均粗さ(Ra)、縦軸がXRC(X-ray Rocking Curve)の半値幅(度)である。
算術平均粗さ(Ra)は高さ方向のパラメータであり、界面の状態を粗さ計で測定して得られる粗さ曲線の一部を基準長さで抜き出したときの、その長さ区間の凹凸状態の平均値である。ここでは、AFM(Atomic Force Microscope:原子力間顕微鏡)で種々の基板サンプルの表面の1μm×1μmの領域を観測している。なお、ここではAFMを用いて算術平均粗さ(Ra)を測定しているが、白色干渉計、触針計等の方法を用いてもよく、算術平均粗さ(Ra)が評価可能であればその方法は問わない。
XRC半値幅は、結晶配向性を示す指標である。ここでは、各基材サンプルの上に、厚さ200nmのZnO層を形成し、ロッキングカーブ法でZnOの(0002)面からのX線の反射を測定した結果である。(0002)面からの反射光のXRC半値幅は、ZnOの結晶のC軸方向の配向性を示しており、XRC半値幅が小さいほど配向性が良好で、膜厚方向への分極が大きい。デバイスとして許容可能な圧電特性を得るには、XRC半値幅が15°未満であることが望ましい。このときの基材11の表面粗さ(Ra)は、3nm以下の範囲となる。
図2で、表面粗さが5.6nmでXRC半値幅が12.5°というデータ点Dが観測されているが、このデータ点は、サンプル基材の抜き出した領域に局所的な突起が存在していたためである。この突起を除外すると、この領域の算術平均粗さ(Ra)は約1.8nmとなり、圧電特性が得られる領域Aに含まれる。
この計測結果から、機能層12で十分な圧電特性を得るためには、基材11の表面粗さの範囲が3nm以下であることが求められる。圧電膜だけではなく、感温磁性層や触媒層を形成する結晶膜でも、ピンホールやクラックの少ない良好な結晶配向性を有することが望ましい。これらの機能層12を高分子の基材11上に形成する場合も、下地の基材11の表面粗さは算術平均粗さで3nm以下であることが望ましい。
このような表面粗さの範囲にある基材として、PET、PEN、PC、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド等があり、これらの基材の表面が平滑処理されているものを用いてもよい。
図3は、積層体10を用いた圧電デバイス20Aの模式図である。圧電デバイス20Aは、高分子の基材11の上に、機能層12として圧電体層12aが配置された積層体10aを有する。圧電デバイス20Aでは、第1の電極層13、高分子の基材11、圧電体層12a、及び第2の電極層14が、この順で積層されている。
圧電デバイス20Aに圧力または引っ張り応力が印加されると、圧電体層12aに圧力に比例した分極が生じる。第1の電極層13と第2の電極層14を介して電荷を電流値として取り出すことで、圧力または引っ張り力の印加を検知することができる。
また、第1の電極層13と第2の電極層14を介して、圧電体層12aに電圧を印加することで、圧電体層12aを積層方向に変位させる逆圧電効果を生じさせてもよい。この場合は、圧電デバイス20Aはピエゾアクチュエータとして用いられる。
第1の電極層13と第2の電極層14は、良導体であればその材料は問わない。圧電デバイス20Aを光透過性のデバイスに適用する場合は、光の入射及び出射方向に応じて、第1の電極層13と第2の電極層14の少なくとも一方に透明電極を用いてもよい。
圧電デバイス20Aは以下のようにして作製される。少なくとも一方の面の表面粗さ(算術平均粗さRa)が3nm以下である高分子フィルムを準備して、基材11として用いる。基材11の主面のうち、圧電体層12aが形成される側の面を第1の面とすると、少なくとも第1の面の表面粗さ(Ra)は3nm以下である。
基材11の第1の面と反対側の面(図3では裏面)に、第1の電極層13を形成する。第1の電極層13として、たとえば、DC(直流)またはRF(高周波)のマグネトロンスパッタリングによりITO膜を形成する。
基材11の第1の面に、たとえばZnOターゲットを用いたRFマグネトロンスパッタリングにより、膜厚が50~200nmのZnOの圧電体層12aを形成する。圧電体層12aの材料はZnOに限定されず、上述したように、ZnS、ZnSe、ZnTe、AlN、GaN、CdSe、CdTe、SiC、またはこれらの中の2以上の組み合わせを用いてもよい。あるいは、これらの材料またはこれらの中の2以上の組み合わせを主成分として用い、Si、Mg、V、Ti、Zr、Li等、添加した際に導電性を示さない金属を添加してもよい。
基材11として、高誘電性の高分子フィルムを用いる場合は、基材11を機能層の一部として用いることができる。基材11として、導電性の高分子フィルムを用いる場合は、基材11を電極の一部として用いることができる。
圧電体層12aの上に、第2の電極層14を形成する。第2の電極層14として、たとえばDCまたはRFのマグネトロンスパッタリングでITO膜を形成してもよい。
第2の電極層14の形成後に、高分子の基材11の融点またはガラス転移・よりも低い温度(たとえば130℃)でITO膜を結晶化させて、第1の電極層13と第2の電極層14の抵抗を低減してもよいが、この加熱処理は必須ではない。
圧電デバイス20Aでは、算術平均粗さRaが3nmである基材11の第1の面に圧電体層12aが形成されており、クラックが抑制されて良好な分極特性を示す。また、圧電デバイス20Aの全体としてフレキシブル性を有し、広い範囲にデバイスを適用することができる。
図4は、圧電デバイス20Bの模式図である。圧電デバイス20Bでは、圧電体層12aと第2の電極層14の間に、高分子フィルム16が挿入されている。すなわち、圧電デバイス20Bでは、第1の電極層13、高分子の基材11、圧電体層12a、高分子フィルム16、第2の電極層14がこの順で積層されている。
図3と同様に、基材11の主面のうち、少なくとも圧電体層12aが形成される側の面(第1の面)の表面粗さは、算術平均粗さRaで3nm以下である。高分子の基材11の第1の面の上に圧電体層12aを形成することで、クラックを抑制し、分極特性(または圧電特性)を良好に維持することができる。
圧電デバイス20Bは、以下のようにして作製することができる。基材11の第1の面に圧電体層12aを形成し、第1の面と反対側の面に第1の電極層13を形成して、デバイスの第1部分を作製する。一方、高分子フィルム16の一方の面に、第2の電極層14を形成して、デバイスの第2部分を作製する。
第1部分の圧電体層12aの表面に、第2部分の高分子フィルム16の他方の面を対向させて、接着剤(不図示)で貼り合わせる。
この構成では、圧電体層12aの積層方向の上下に高分子材料の層を配置することで、フレキシブル性を高めることができる。また、圧電体層12aに微細なクラックが発生した場合でも、上下の電極間を短絡するリークパスの発生を防止することができる。
図5は、圧電デバイス20Cの模式図である。圧電デバイス20Cでは、積層方向で第2の電極層14の上側に高分子フィルム16が配置されている。すなわち、第1の電極層13、高分子の基材11、圧電体層12a、第2の電極層14、及び高分子フィルム16がこの順で積層されている。
図3及び図4と同様に、基材11の主面のうち、少なくとも圧電体層12aが形成される側の面(第1の面)の表面粗さは、算術平均粗さRaで3nm以下である。高分子の基材11の第1の面の上に圧電体層12aを形成することで、クラックを抑制し、分極特性(または圧電特性)を良好に維持することができる。
圧電デバイス20Cは、以下のようにして作製することができる。基材11の第1の面に圧電体層12aを形成し、第1の面と反対側の面に第1の電極層13を形成して、デバイスの第1部分を作製する。一方、高分子フィルム16の一方の面に、第2の電極層14を形成して、デバイスの第2部分を作製する。
第1部分の圧電体層12aの表面に、第2部分の電極層14を対向させて、接着剤(不図示)で貼り合わせる。
この構成でも、圧電体層12aの積層方向の上下に高分子材料の層を配置することで、フレキシブル性を高め、かつ、圧電体層12aでのクラックの発生を抑制することができる。最上層の高分子フィルム16を保護膜として機能させることもできる。
<第2実施形態>
図6は、第2実施形態の積層体30の模式図である。積層体30は、高分子の基材11と、積層方向で基材11の上に配置される非晶質層33と、非晶質層33の上に配置される結晶性の機能層12を有する。
高分子の基材11の表面粗さは、算術平均粗さRaで3nm以下である。このように平滑な表面を有する高分子の基材11を用いることで、積層体30の全体をフレキシブルにするとともに、機能層12の結晶配向性を良好にすることができる。
第2実施形態では、高分子の基材11と機能層12の間に非晶質層33を挿入することで、機能層12の結晶配向性をさらに向上する。ここで、「非晶質層」というときは、厳密に100%が非晶質である必要はなく、90%以上、より好ましくは95%以上が非晶質であり、機能層12との界面側で非晶質である層をいう。
積層体30が透明性を要するデバイスに適用される場合は、非晶質層33は、透明な金属酸化物であってもよい。非晶質層33の厚さは、たとえば3~200nm、より好ましくは5~100nmである。非晶質層33の上に結晶性の機能層12を形成することで、下地の結晶構造の影響を受けずに機能層12を成長することができる。歪みが少なく結晶配向性の良好な機能層12は、欠陥が少なく、クラックの発生が抑制されている。
非晶質層33が絶縁性の層である場合、たとえば、酸化ケイ素(SiOx)、窒化ケイ素(SiN)、窒化アルミニウム(AlN)、酸化アルミニウム(Al23)、窒化ガリウム(GaN)、酸化ガリウム(Ga23)等を用いることができる。あるいは、Al23とSiOxが添加されたZnO、もしくは、Al23、Ga23、SiOx、SiNの少なくとも1種が添加されたGaN、AlN、ZnO等を用いてもよい。
非晶質層33を絶縁性の有機膜で形成する場合は、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどを用いることができる。有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用してもよい。
非晶質層33を、導電性のドーパントが添加された有機膜で形成して、電極として用いてもよい。あるいは、非晶質層33を導電性の金属酸化物で形成して、電極として用いてもよい。
導電性酸化物として、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)などを用いることができる。これらの材料は、光透過特性が求められるデバイスにも適している。導電性酸化物の非晶質層33は、たとえばDC(直流)またはRF(高周波)のマグネトロンスパッタリングにより、5~200nm、より好ましくは10~100nmの厚さに成膜することができる。
ITOを用いる場合は、スズ(Sn)の含有割合(Sn/(In+Sn))は、たとえば5~15wt%であってもよい。この含有量の範囲で、可視光に対して透明であり、室温のスパッタリングで非晶質の膜を形成することができる。
IZOを用いる場合は、亜鉛(Zn)の含有割合(Zn/(In+Zn))は、たとえば10wt%前後であってもよい。IZOも可視光に対して透明であり、室温でのスパッタリングで非晶質の膜を形成することができる。
上述した材料を用いた非晶質層33は、表面平滑性に優れ、上層のウルツ鉱型材料のc軸を積層方向に配向させることができる。また、ガスバリア性が高く、成膜中に高分子の基材11由来のガスの影響を低減することができる。
図7は、機能層12を圧電体層12aで形成した積層体30aを用いた圧電デバイス40の模式図である。圧電デバイス40では、高分子の基材11の上に、非晶質層33、圧電体層12a、及び電極層14が、この順で積層されている。非晶質層33は、導電性酸化物で形成されており、第1の電極層として機能する。
圧電デバイス40は以下のようにして作製される。第1の面の表面粗さ(算術平均粗さRa)が3nm以下である高分子フィルムを準備して、基材11として用いる。基材11の第1の面に、DCまたはRFのマグネトロンスパッタリングによりITO、IZO、IZTO、IGZOなどの導電性酸化物で、厚さが5~100nmの非晶質層33を形成する。
非晶質層33の上に、たとえばRFマグネトロンスパッタリングにより、膜厚が50~200nmの圧電体層12aを形成する。
圧電体層12aの上に、第2の電極層14を形成する。
この構成では、算術平均粗さRaが3nm以下の平滑な高分子の基材11の上に非晶質層33を配置し、その上に圧電体層12aを設けることで、圧電体層12aの結晶配向性がさらに向上して、良好な圧電特性を得ることができる。
<第3実施形態>
図8は、第3実施形態の積層体30bと、これを用いた圧電デバイス50の模式図である。積層体30bは、高分子の基材11と、積層方向で基材11の上に配置される非晶質層33bと、非晶質層33bの上に配置される第1の電極層13と、第1の電極層13の上に配置される圧電体層12aを有する。圧電体層12aは、結晶性の機能層12の一例であり、その膜厚は、50~200nmである。
高分子の基材11の表面粗さは、算術平均粗さRaで3nm以下である。このように平滑な表面を有する高分子の基材11を用いることで、積層体30bの全体をフレキシブルにするとともに、圧電体層12aの結晶配向性を良好にすることができる。
第3実施形態では、基材11と、圧電体層12aの下部の第1の電極層13の間に、非晶質層33bが配置されている。非晶質層33bは、無機物、有機物、または無機物と有機物の混合物によって形成されている。「非晶質層」というときは、厳密に100%が非晶質である必要はなく、90%以上、より好ましくは95%以上が非晶質であり、第1の電極層13の界面側で非晶質である層をいう。
第1の電極層13の下地に非晶質層33を配置することで、第1の電極層13の結晶配向性を良好にし、さらに第1の電極層13の上に配置される圧電体層12aの結晶配向性を改善することができる。
積層体30bの上部に、第2の電極層14を配置することで、圧電デバイス50が得られる。圧電デバイス50は積層体30bを用いているので、圧電体層12aの結晶配向性が改善されており、圧電特性が向上している。
以上、特定の実施形態に基づいて本発明を説明してきたが、本発明は上述した例に限定されない。たとえば、図6の積層体30は、図4または図5のデバイス構造に適用してもよい。また、非晶質層33を導電性の有機材料で形成することで、圧電デバイス全体のフレキシブル性をさらに向上することができる。
10、10a、30、30a、30b 積層体
11 基材
12 機能層
12a 圧電体層
13 第1の電極層
14 第2の電極層
16 高分子フィルム
20A~20C、40、50 圧電デバイス
33 非晶質層

Claims (8)

  1. 高分子の基材と、
    前記基材の第1の面に形成された圧電体層と、
    積層方向で前記圧電体層の上部と下部に配置される一対の電極と、
    を有し、前記基材の未コーティングの前記第1の面の表面粗さは、算術平均粗さ(Ra)で0.5nm以上3nm以下であり、
    前記基材の前記第1の面と前記圧電体層は連続しており、前記基材の前記第1の面と反対側の面に前記一対の電極の一方の電極が設けられ、前記圧電体層の前記第1の面と連続する面と反対側の面に前記一対の電極の他方の電極が設けられていることを特徴とする圧電デバイス。
  2. 前記一対の電極のうち、前記基材の前記第1の面と反対側の面に設けられる前記一方の電極は、前記圧電体層の下部に配置される下部電極であり、前記下部電極は、導電性の非晶質層であることを特徴とする請求項に記載の圧電デバイス。
  3. 前記非晶質層は、酸化物導電体または導電性有機物で形成されていることを特徴とする請求項に記載の圧電デバイス。
  4. 前記非晶質層は、無機物、有機物、または無機物と有機物の混合物により形成されていることを特徴とする請求項に記載の圧電デバイス。
  5. 前記基材の厚さは、20~200μmであることを特徴とする請求項1から4のいずれか1項に記載の圧電デバイス。
  6. 前記圧電体層の厚さは、50nm~2μmであることを特徴とする請求項1から5のいずれか1項に記載の圧電デバイス。
  7. 未コーティングの第1の面の表面粗さが算術平均粗さ(Ra)で0.5nm以上3nm以下である高分子基材の前記第1の面の上に前記第1の面と連続して圧電体層を形成し、
    前記高分子基材の前記第1の面と反対側の面に一対の電極の一方を設け、前記圧電体層の前記第1の面と連続する面と反対側の面に前記一対の電極の他方を設ける、
    ことを特徴とする圧電デバイスの製造方法。
  8. 前記高分子基材の前記第1の面と反対側の面に設けられる前記一方の電極として非晶質層を形成し
    記非晶質層を下部電極とすることを特徴とする請求項に記載の圧電デバイスの製造方法。
JP2019052877A 2019-03-20 2019-03-20 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 Active JP7325981B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019052877A JP7325981B2 (ja) 2019-03-20 2019-03-20 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
KR1020217029141A KR20210125554A (ko) 2019-03-20 2020-03-10 적층체, 이를 이용한 압전 디바이스 및 압전 디바이스 제조방법
US17/439,806 US20220181542A1 (en) 2019-03-20 2020-03-10 Layered structure, piezoelectric device using the same, and method of manufacturing piezoelectric device
PCT/JP2020/010177 WO2020189397A1 (ja) 2019-03-20 2020-03-10 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
EP20772561.5A EP3943292B1 (en) 2019-03-20 2020-03-10 Laminated piezoelectric device, and a method for manufacturing the piezoelectric device
CN202080021114.8A CN113573897B (zh) 2019-03-20 2020-03-10 层叠体、使用了该层叠体的压电器件及压电器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019052877A JP7325981B2 (ja) 2019-03-20 2019-03-20 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2020151988A JP2020151988A (ja) 2020-09-24
JP7325981B2 true JP7325981B2 (ja) 2023-08-15

Family

ID=72519797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019052877A Active JP7325981B2 (ja) 2019-03-20 2019-03-20 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法

Country Status (6)

Country Link
US (1) US20220181542A1 (ja)
EP (1) EP3943292B1 (ja)
JP (1) JP7325981B2 (ja)
KR (1) KR20210125554A (ja)
CN (1) CN113573897B (ja)
WO (1) WO2020189397A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046277A (ja) 2016-09-13 2018-03-22 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
WO2018163884A1 (ja) 2017-03-10 2018-09-13 コニカミノルタ株式会社 透明電極用基材フィルムおよびその製造方法
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法
JP2019011516A (ja) 2014-04-30 2019-01-24 日東電工株式会社 透明導電性フィルム及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240445B2 (ja) * 2002-05-31 2009-03-18 独立行政法人産業技術総合研究所 超高配向窒化アルミニウム薄膜を用いた圧電素子とその製造方法
US7323805B2 (en) * 2004-01-28 2008-01-29 Kabushiki Kaisha Toshiba Piezoelectric thin film device and method for manufacturing the same
JP5198131B2 (ja) * 2007-05-14 2013-05-15 富士フイルム株式会社 バリアフィルムおよび素子
US20130320813A1 (en) * 2012-06-04 2013-12-05 Tdk Corporation Dielectric device
JP6091281B2 (ja) * 2013-03-25 2017-03-08 住友化学株式会社 圧電体薄膜積層基板
WO2017209080A1 (ja) * 2016-05-30 2017-12-07 日東電工株式会社 圧電フィルム
JP6747334B2 (ja) 2017-02-20 2020-08-26 三菱マテリアル株式会社 電子デバイス及びその製造方法
JP6992340B2 (ja) 2017-09-13 2022-01-13 凸版印刷株式会社 ウェブ弛み測定機構及びそれを備えたウェブ搬送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019011516A (ja) 2014-04-30 2019-01-24 日東電工株式会社 透明導電性フィルム及びその製造方法
JP2018046277A (ja) 2016-09-13 2018-03-22 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
WO2018163884A1 (ja) 2017-03-10 2018-09-13 コニカミノルタ株式会社 透明電極用基材フィルムおよびその製造方法
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
KR20210125554A (ko) 2021-10-18
WO2020189397A1 (ja) 2020-09-24
EP3943292A1 (en) 2022-01-26
CN113573897B (zh) 2024-03-29
EP3943292A4 (en) 2023-01-04
EP3943292B1 (en) 2024-07-10
CN113573897A (zh) 2021-10-29
JP2020151988A (ja) 2020-09-24
US20220181542A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
KR102612647B1 (ko) 압전 디바이스 및 압전 디바이스 제조방법
JP7315424B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
KR102647953B1 (ko) 압전 디바이스 및 압전 디바이스 제조 방법
JP7077287B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
US20210343927A1 (en) Piezoelectric device and method of manufacturing the same
JP7325981B2 (ja) 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
TW202303106A (zh) 壓電元件、及使用其之感測器及致動器
US20220158071A1 (en) Piezoelectric device and method of manufacturing piezoelectric device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230802

R150 Certificate of patent or registration of utility model

Ref document number: 7325981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150