JP7315743B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7315743B2 JP7315743B2 JP2022036355A JP2022036355A JP7315743B2 JP 7315743 B2 JP7315743 B2 JP 7315743B2 JP 2022036355 A JP2022036355 A JP 2022036355A JP 2022036355 A JP2022036355 A JP 2022036355A JP 7315743 B2 JP7315743 B2 JP 7315743B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- electric field
- main surface
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1および図2を参照して、本実施の形態に係る半導体装置10について説明する。図1に示すように、半導体装置10は半導体の基板12、基板12の一方の主面50内に形成されたP拡散層14(P型の不純物が拡散された領域)、N-拡散層16(N型の不純物が比較的低濃度で拡散された領域)、N型の不純物が拡散されたソース領域18、N型の不純物が拡散されたドレイン領域20、ドリフト層38、およびSTI部34を含んで構成されている。P型拡散層14とN-拡散層16との界面によりPN接合PNが形成されている。
なお、拡張ゲート電極42の角部S1、S2、S3の位置は、電界集中点E1、E2と重ならない位置に電界集中点が発生するように決めることが望ましい。
図3を参照して、本実施の形態に係る半導体装置10Aについて説明する。半導体装置10Aは、上記実施の形態に係る半導体装置10において拡張ゲート電極42に相当する部分の構成を変えた形態である。従って、半導体装置10と同様の構成には同じ符号を付して詳細な説明を省略する。
図4を参照して、本実施の形態に係る半導体装置10Bについて説明する。半導体装置10Bは、上記実施の形態に係る半導体装置10において拡張ゲート電極42に相当する部分の構成を変えた形態である。従って、半導体装置10と同様の構成には同じ符号を付して詳細な説明を省略する。
図5から図7を参照して、本実施の形態に係る半導体装置10Cについて説明する。半導体装置10Cは、半導体装置70(図9参照)においてゲート酸化膜26の形状を変えた形態である。従って、半導体装置10と同様の構成には同じ符号を付して詳細な説明を省略する。
図8を参照して、本実施の形態にかかる半導体装置10Dについて説明する。半導体装置10Dは、上記実施の形態に係る半導体装置10Cにおけるドリフト層38をドリフト層38Aに変えた形態である。従って、半導体装置10Cと同様の構成には同じ符号を付して詳細な説明を省略する。図8(a)は半導体装置10Dの構成の一例を示し、図8(b)は本実施の形態に係る半導体装置10Dにおける電界分布をシミュレーションした結果、図8(c)は比較のために半導体装置10Cにおける電界分布をシミュレーションした結果を示している。
12 基板
14 P拡散層
16 N-拡散層
18 ソース領域
20 ドレイン領域
22 ソース端子
24 ドレイン端子
26 ゲート酸化膜
28 ゲート電極
30、30-1、30-2 ゲート端子
32-1、32-2 サイドウォール
34 STI部
36 厚膜部
38、38A ドリフト層
40 P型注入領域
42 拡張ゲート電極
44 第2ゲート電極
50 主面
70 半導体装置
72 基板
74 P層
76 N-層
78 ソース領域
80 ドレイン領域
82 ソース端子
84 ドレイン端子
86 ゲート酸化膜
88 ゲート電極
90 ゲート端子
94 STI部
98 ドリフト層
E1、E2 電界集中点
PN PN接合
S1~S3 角部
T 端部
Claims (11)
- 半導体基板と、
前記半導体基板の一主面内に形成された第1導電型のソース領域と、
前記一主面内に形成されるとともに前記ソース領域と離間し、前記半導体基板に形成された溝部の一端と接する前記第1導電型のドレイン領域と、
下部に前記溝部の他端が位置し、前記半導体基板の前記一主面上に絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の下部から前記ドレイン領域までの間の前記一主面内に形成され、前記溝部によって縦断された前記第1導電型のドリフト層と、
前記溝部の他端の近傍に設けられるとともに前記ソース領域と前記ドレイン領域との間に発生する電界を緩和させる電界緩和部と、
前記ソース領域を含み、前記一主面内に形成された前記第1導電型とは異なる第2導電型の第1の領域と、
前記ドレイン領域を含み、前記一主面内に形成されるとともに不純物濃度が前記ドリフト層より低い前記第1導電型の第2の領域と、を含み、
前記第1の領域と前記第2の領域との界面が前記ゲート電極の下部に位置し、
前記ドリフト層は、前記一主面からの距離を異ならせて形成された第1導電型の複数の拡散層を含む
半導体装置。 - 半導体基板と、
前記半導体基板の一主面内に形成された第1導電型のソース領域と、
前記一主面内に形成されるとともに前記ソース領域と離間し、前記半導体基板に形成された溝部の一端と接する前記第1導電型のドレイン領域と、
下部に前記溝部の他端が位置し、前記半導体基板の前記一主面上に絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の下部から前記ドレイン領域までの間の前記一主面内に形成され、前記溝部によって縦断された前記第1導電型のドリフト層と、
前記溝部の他端の近傍に設けられるとともに前記ソース領域と前記ドレイン領域との間に発生する電界を緩和させる電界緩和部と、
前記ソース領域を含み、前記一主面内に形成された前記第1導電型とは異なる第2導電型の第1の領域と、
前記ドレイン領域を含み、前記一主面内に形成されるとともに不純物濃度が前記ドリフト層より低い前記第1導電型の第2の領域と、を含み、
前記第1の領域と前記第2の領域との界面が前記ゲート電極の下部に位置し、
前記ゲート電極および前記絶縁膜の両側に形成されたサイドウォールをさらに含み、
前記溝部の他端が前記ドレイン領域側の前記サイドウォールの下部に配置された、
半導体装置。 - 半導体基板と、
前記半導体基板の一主面内に形成された第1導電型のソース領域と、
前記一主面内に形成されるとともに前記ソース領域と離間し、前記半導体基板に形成された溝部の一端と接する前記第1導電型のドレイン領域と、
下部に前記溝部の他端が位置し、前記半導体基板の前記一主面上に絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の下部から前記ドレイン領域までの間の前記一主面内に形成され、前記溝部によって縦断された前記第1導電型のドリフト層と、
前記溝部の他端の近傍に設けられるとともに前記ソース領域と前記ドレイン領域との間に発生する電界を緩和させる電界緩和部と、
前記ソース領域を含み、前記一主面内に形成された前記第1導電型とは異なる第2導電型の第1の領域と、
前記ドレイン領域を含み、前記一主面内に形成されるとともに不純物濃度が前記ドリフト層より低い前記第1導電型の第2の領域と、を含み、
前記第1の領域と前記第2の領域との界面が前記ゲート電極の下部に位置し、
前記電界緩和部は、前記溝部の他端の近傍において前記ドリフト層に注入された第2導電型の注入領域である
半導体装置。 - 前記ドリフト層は、前記一主面からの距離を異ならせて形成された第1導電型の複数の拡散層を含み
前記注入領域は前記複数の拡散層の最も前記一主面に近い拡散層に注入されている
請求項3に記載の半導体装置。 - 前記溝部の内部が絶縁物で埋め込まれている
請求項1に記載の半導体装置。 - 前記電界緩和部は、前記溝部の内部に設けられた電界緩和電極である
請求項5に記載の半導体装置。 - 前記電界緩和電極は、前記ゲート電極から前記絶縁膜を縦断して前記溝部の内部まで延伸して形成された拡張ゲート電極である
請求項6に記載の半導体装置。 - 前記電界緩和電極は、前記ゲート電極とは別に前記溝部の内部に形成された第2のゲート電極である
請求項6に記載の半導体装置。 - 前記電界緩和部は、前記溝部の他端の側面に対応して設けられた1または複数の角部を備える
請求項5から請求項8のいずれか1項に記載の半導体装置。 - 前記電界緩和部はポリシリコンで形成されている
請求項5から請求項9のいずれか1項に記載の半導体装置。 - 前記電界緩和部は、前記溝部の他端の上部において前記絶縁膜が厚く形成された厚膜部である
請求項5に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022036355A JP7315743B2 (ja) | 2018-03-29 | 2022-03-09 | 半導体装置 |
JP2023115530A JP2023126448A (ja) | 2018-03-29 | 2023-07-13 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064309A JP7040976B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置 |
JP2022036355A JP7315743B2 (ja) | 2018-03-29 | 2022-03-09 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018064309A Division JP7040976B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023115530A Division JP2023126448A (ja) | 2018-03-29 | 2023-07-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022078256A JP2022078256A (ja) | 2022-05-24 |
JP7315743B2 true JP7315743B2 (ja) | 2023-07-26 |
Family
ID=87427958
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022036355A Active JP7315743B2 (ja) | 2018-03-29 | 2022-03-09 | 半導体装置 |
JP2023115530A Pending JP2023126448A (ja) | 2018-03-29 | 2023-07-13 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023115530A Pending JP2023126448A (ja) | 2018-03-29 | 2023-07-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7315743B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168210A (ja) | 1999-10-27 | 2001-06-22 | Texas Instr Inc <Ti> | 集積回路用ドレイン拡張型トランジスタ |
US20070235779A1 (en) | 2004-10-01 | 2007-10-11 | Atmel Germany Gmbh | Lateral DMOS transistor and method for the production thereof |
WO2014061254A1 (ja) | 2012-10-16 | 2014-04-24 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタ及び半導体装置 |
JP2015023208A (ja) | 2013-07-22 | 2015-02-02 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法 |
JP2015162581A (ja) | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015162472A (ja) | 2014-02-26 | 2015-09-07 | トヨタ自動車株式会社 | 半導体装置 |
JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2022
- 2022-03-09 JP JP2022036355A patent/JP7315743B2/ja active Active
-
2023
- 2023-07-13 JP JP2023115530A patent/JP2023126448A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168210A (ja) | 1999-10-27 | 2001-06-22 | Texas Instr Inc <Ti> | 集積回路用ドレイン拡張型トランジスタ |
US20070235779A1 (en) | 2004-10-01 | 2007-10-11 | Atmel Germany Gmbh | Lateral DMOS transistor and method for the production thereof |
WO2014061254A1 (ja) | 2012-10-16 | 2014-04-24 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタ及び半導体装置 |
JP2015023208A (ja) | 2013-07-22 | 2015-02-02 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法 |
JP2015162472A (ja) | 2014-02-26 | 2015-09-07 | トヨタ自動車株式会社 | 半導体装置 |
JP2015162581A (ja) | 2014-02-27 | 2015-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2023126448A (ja) | 2023-09-07 |
JP2022078256A (ja) | 2022-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7040976B2 (ja) | 半導体装置 | |
US9543379B2 (en) | Semiconductor device with peripheral breakdown protection | |
US9680011B2 (en) | Self-adjusted isolation bias in semiconductor devices | |
US7535057B2 (en) | DMOS transistor with a poly-filled deep trench for improved performance | |
US9136323B2 (en) | Drain-end drift diminution in semiconductor devices | |
TWI478336B (zh) | 減少表面電場的結構及橫向雙擴散金氧半導體元件 | |
JP3721172B2 (ja) | 半導体装置 | |
KR101864889B1 (ko) | 수평형 디모스 트랜지스터 및 그 제조방법 | |
US11322617B2 (en) | Semiconductor device | |
US10784337B2 (en) | MOSFET and a method for manufacturing the same | |
KR20150073914A (ko) | FinFET 프로세스와 호환가능한 다이오드 구조체 | |
KR101244139B1 (ko) | 반도체 장치 | |
US9831338B1 (en) | Alternating source region arrangement | |
TWI550883B (zh) | 橫向雙擴散金氧半導體元件及減少表面電場的結構 | |
US9666671B2 (en) | Semiconductor device with composite drift region and related fabrication method | |
JP7315743B2 (ja) | 半導体装置 | |
JP4952042B2 (ja) | 半導体装置 | |
JP7314827B2 (ja) | 半導体装置 | |
JP5092202B2 (ja) | 半導体装置 | |
JP2010245369A (ja) | Ldmosトランジスタ及びその製造方法 | |
JP2012160685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7405230B2 (ja) | スイッチング素子 | |
JP4846400B2 (ja) | 半導体装置 | |
JP2018163973A (ja) | 半導体装置 | |
WO2011018114A1 (en) | Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7315743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |