JP7315546B2 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP7315546B2
JP7315546B2 JP2020525623A JP2020525623A JP7315546B2 JP 7315546 B2 JP7315546 B2 JP 7315546B2 JP 2020525623 A JP2020525623 A JP 2020525623A JP 2020525623 A JP2020525623 A JP 2020525623A JP 7315546 B2 JP7315546 B2 JP 7315546B2
Authority
JP
Japan
Prior art keywords
vias
adjacent
component
sectional area
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020525623A
Other languages
English (en)
Other versions
JPWO2019240179A1 (ja
Inventor
正和 佐藤
啓貴 上田
吉男 中尾
正俊 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of JPWO2019240179A1 publication Critical patent/JPWO2019240179A1/ja
Application granted granted Critical
Publication of JP7315546B2 publication Critical patent/JP7315546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、部品内蔵基板に関する。
本願は、2018年6月14日に日本に出願された特願2018-113498号および2019年3月5日に日本に出願された特願2019-039846号に基づき優先権を主張し、その内容をここに援用する。
従来から、特許文献1に示されるような部品内蔵基板が知られている。この部品内蔵基板は、内蔵部品を有するとともに、絶縁層と配線パターンとが交互に積層されている。この部品内蔵基板には、積層方向において隣り合う配線パターン同士を電気的に接続させる複数のビアが設けられている。各ビアは、絶縁層に形成されたビアホールに、導電性材料が充填された構成となっている。
日本国特開2009-164285号公報
部品内蔵基板の内部に、配線パターンを高密度に形成しようとした場合、ビアを積層方向において同軸上に配置する、いわゆるスタックビア構造を採用することが有効である。
しかしながら、本願発明者らが鋭意検討したところ、スタックビアを採用した場合、絶縁層と内蔵部品との間の線膨張係数の違いにより、ビア間にストレスが生じやすいことが判った。ビア間のストレスは、配線パターン間の電気的接続の信頼性の低下につながる。
本発明はこのような事情を考慮してなされ、配線パターンの密度を維持しつつ、電気的接続の信頼性を向上させることが可能な部品内蔵基板を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る部品内蔵基板は、一方の面に配線パターンが形成された複数の絶縁層と接続端子を有する内蔵部品とを含む部品内蔵基板であって、積層方向において隣り合う複数の前記配線パターンと前記接続端子とを電気的に接続させる複数のビアを有し、前記複数のビアはそれぞれ、前記絶縁層に形成されたビアホールと、前記ビアホール内に設けられた導電性材料と、により構成され、前記複数のビアには、前記接続端子に直接接続された接続ビアと、前記接続ビアと積層方向において隣り合う隣接ビアとが含まれ、前記接続ビアおよび前記隣接ビアは平面視において重なりあうとともに、前記接続ビアの平均断面積をA1とし、前記隣接ビアの平均断面積をA2とし、平面視における前記接続ビアと前記隣接ビアとの重なり面積をS1とするとき、S1/A1≦0.61かつS1/A2≦0.61である。
また、前記接続ビアおよび前記隣接ビアは、積層方向において互いに隣り合う3つ以上のビアからなるビア列に含まれていてもよい。
また、前記ビア列には、前記隣接ビアと積層方向において隣り合う第2隣接ビアが含まれ、前記隣接ビアの平均断面積をA2とし、前記第2隣接ビアの平均断面積をA3とし、平面視における前記隣接ビアと前記第2隣接ビアとの重なり面積をS2とするとき、0.9≦S2/A2≦1.0かつ0.9≦S2/A3≦1.0であってもよい。
また、前記ビア列には、前記隣接ビアと積層方向において隣り合う第2隣接ビアが含まれ、前記隣接ビアの平均断面積をA2とし、前記第2隣接ビアの平均断面積をA3とし、平面視における前記隣接ビアと前記第2隣接ビアとの重なり面積をS2とするとき、S2/A2≦0.61かつS2/A3≦0.61であってもよい。
また、前記ビア列に含まれており、積層方向において隣接する2つのビアを第1ビアおよび第2ビアとし、前記第1ビアの平均断面積をAnとし、前記第2ビアの平均断面積をAn+1とし、平面視における前記第1ビアと前記第2ビアとの重なり面積をSnとするとき、前記ビア列に含まれるすべてのビアについて、Sn/An≦0.61かつSn/An+1≦0.61が成立してもよい。
本発明の上記態様によれば、接続ビアおよび隣接ビアが平面視において重なりあうとともに、重なり面積が接続ビアおよび隣接ビアの平均断面積の一定の割合以下になるように配置されている。この構成により、内蔵部品および絶縁層の線膨張係数の違いによって生じる、接続ビアと隣接ビアとの間のストレスを緩和することができる。さらに、接続ビアおよび隣接ビアが平面視において重なりあっていることで、配線パターンの密度の低下を抑制することができる。したがって、配線パターンの密度を維持しつつ、層間の電気的接続の信頼性を向上させることが可能な部品内蔵基板を提供することができる。
第1実施形態に係る部品内蔵基板の断面図である。 部品内蔵基板の製造方法の一例を説明する図である。 図2(d)に続く工程を示す図である。 図3に続く工程を示す図である。 (a)は図1の接続ビアおよび隣接ビアを抜き出した断面図である。(b)は(a)の平面図である。 実施例において、4端子法によって電気抵抗を測定する際の説明図である。 S1/A1の値と抵抗変化との関係を示すグラフである。 第2実施形態に係る部品内蔵基板の断面図である。 ビア列の第1の変形例を示す断面図である。 (a)~(c)は、ビア列の第2の変形例を示す図である。 スタックビアの構造を示す断面図である。 スタガードビアの構造を示す断面図である。
(第1実施形態)
以下、本実施形態の部品内蔵基板について図面に基づいて説明する。
図1に示すように、部品内蔵基板10Aは、一方の面に配線パターン2が形成された複数の絶縁層1と、絶縁層1同士を接着する複数の接着層3と、を備えている。部品内蔵基板10Aには、積層方向において隣り合う配線パターン2同士を電気的に接続させる複数のビア4が設けられている。部品内蔵基板10Aの内部には、複数の接続端子5aを有する内蔵部品5が内蔵されている。また、絶縁層1同士の間には、両面回路基板6が配置されている。なお、部品内蔵基板10Aは両面回路基板6を有していなくてもよい。
(方向定義)
本実施形態では、絶縁層1および配線パターン2が積層された方向を積層方向という。また、積層方向から見ることを平面視といい、積層方向に沿った断面で見ることを断面視という。
絶縁層1は、ポリイミドなどの絶縁体により形成されている。配線パターン2は、銅などの導電体により形成されている。配線パターン2は、絶縁層1の一方の面に形成されており、所定の回路形状を有している。絶縁層1および配線パターン2は、銅張積層板(CCL:Copper Clad Laminate)を加工することで形成されていてもよい。なお、絶縁層1および配線パターン2の材質は適宜変更してもよい。
接着層3は、積層方向において隣り合う絶縁層1同士を互いに接着している。接着層3としては、プリント配線板の製造分野において公知の各種接着材を使用できる。例えば、ポリイミド系接着材、エポキシ系接着材などが接着層3として好適である。
ビア4は、絶縁層1および接着層3に一体に形成されたビアホール内に、導電性材料が充填されることで構成されたフィルドビアである。つまり、複数のビア4はそれぞれ、絶縁層1および接着層3に一体に形成されたビアホールと、このビアホール内に設けられた導電性材料と、により構成されている。ビア4の位置および形状は、ビアホールの位置および形状によって規定される。ビアホールは、絶縁層1および接着層3を積層方向に貫通するように形成されている。このため、ビア4も、絶縁層1および接着層3を積層方向に貫通するように設けられている。
また、ビア4の積層方向における両端部はそれぞれ、積層方向において隣り合う配線パターン2に接続されている。これにより、ビア4は、積層方向において隣り合う配線パターン2同士を電気的に接続する。また、一部のビア4は、内蔵部品5に接続されている。内蔵部品5に接続されたビア4は、内蔵部品5上に設けられた接続端子5aと配線パターン2とを電気的に接続する役割を有する。
ビア4として用いられる導電性材料は、例えばニッケル、銀、銅、錫、ビスマス、インジウム、鉛などの金属粒子を含む導電性ペーストを好適に用いることができる。また、ニッケル、銀、銅などの低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛などの低融点金属粒子とを含む導電性ペーストを用いることもできる。
内蔵部品5は、抵抗やコンデンサ等の受動部品であってもよいし、IC、ダイオード、トランジスタ等の能動部品であってもよい。内蔵部品5は接続端子5aおよびビア4を介して配線パターン2と電気的に接続されている。
次に、図2~図4を用いて、部品内蔵基板10Aの製造方法の一例を説明する。なお、他の製造方法により部品内蔵基板10Aを製造してもよい。
部品内蔵基板10Aを製造する際には、例えば図2(a)に示すような銅張積層板(CCL)20を複数用意する。銅張積層板20は、基材21と、銅箔22とを有している。基材21は、部品内蔵基板10Aにおける絶縁層1となる部分であり、銅箔22は配線パターン2となる部分である。
次に、各銅張積層板20の銅箔22をエッチング加工することなどによって、所定の配線パターン2を得る(図2(b))。次に、配線パターン2が形成された銅張積層板20に、接着性シートを貼り合わせて接着層3を形成する(図2(c))。
次に、レーザー加工などによって基材21(絶縁層1)および接着層3にビアホールHを形成する。次に、ビアホールHの内部に、スクリーン印刷などによって導電性ペーストを充填する。必要に応じて導電性ペーストを加熱などして硬化させることで、ビア4が形成される(図2(d))。以上の工程により、配線パターン2、絶縁層1、および接着層3が積層され、かつビア4が形成された積層体30が得られる。
次に、図3に示すように、積層体30を複数枚(図3の例では2枚)重ね合わせる。さらに、内蔵部品5の接続端子5aとビア4とを接続する。そして図4に示すように、内蔵部品5の横に両面回路基板6を配置し、接着層3が設けられた絶縁層1を下方から貼り合わせる。このようにして、部品内蔵基板10Aを製造することができる。
ここで、ビア4の配置について説明する。一般的には、配線パターン2を高密度に形成するために、図11に示すようないわゆるスタックビア構造100を採用する場合が多い。スタックビア構造100では、積層方向において隣り合う複数のビア4を同軸上に配置する。スタックビア構造100では、ビア4の真上に他のビア4を積み上げることで、3層以上の配線パターン2が電気的に接続される。
ところで、ビア4は配線パターン2同士を電気的に接続させる役割を有する。このため、例えば温度変化によって部品内蔵基板10Aの各部が膨張・収縮を繰り返したとしても、ビア4による配線パターン2同士の電気的接続が安定していることが求められる。しかしながら、ビア4に用いられる導電性材料、絶縁層1、および内蔵部品5の間には、線膨張係数の違いがある。
そして、温度変化によって各部が膨張・収縮を繰り返すと、線膨張係数の違いによってビア4にひずみ(ストレス)が生じ、ビア4の電気抵抗が上昇してしまう場合がある。あるいは、ビア4に用いられる導電性材料の材質によっては、繰り返しの熱ストレスによってビア4同士の接続部で破断が生じてしまう場合もある。
このような現象は、図1に示すように、複数の配線パターン2と内蔵部品5の接続端子5aとをビア4で電気的に接続させた場合、特に生じやすくなる。これは、絶縁層1と内蔵部品5との線膨張係数の違いに起因して、ビア4に温度変化によるストレスが生じやすいためである。
上記したストレスは、図12に示すようないわゆるスタガードビア構造110を採用することで緩和することができる。スタガードビア構造110では、積層方向において隣り合うビア4を、平面視で重ならないように配置する。しかしながら、スタガードビア構造110を採用すると、絶縁層1の一方の面のうち、配線パターン2を形成可能な領域が狭まる。結果として、配線パターン2の密度低下につながる。
そこで本願発明者らが鋭意検討したところ、接続端子5aと直接接続されたビア4と積層方向において隣り合うビア4が平面視において重なり合うとともに、ビア4同士の平面視での重なり面積が各ビア4の平均断面積の一定の割合以下になるように配置することで、配線パターンの密度を維持しつつ、層間の電気的接続の信頼性を向上させられることが判った。以下、より詳細に説明する。
以下では、接続端子5aに直接接続されたビア4を接続ビア41といい、接続ビア41と積層方向において隣り合うビア4を隣接ビア42という。図1に示すように、接続ビア41と隣接ビア42とは、積層方向において隣り合い、一部が平面視で重なり合うように配置されている。接続ビア41および隣接ビア42は、部品内蔵基板10Aが備える複数のビア4に含まれている。部品内蔵基板10Aが備える複数のビア4のうちの一部が、以下で説明する接続ビア41または隣接ビア42に該当してもよい。あるいは、すべてのビア4が、接続ビア41または隣接ビア42に該当してもよい。
なお、接続ビア41及び隣接ビア42は平面視で円形状である。
図5(a)は、接続ビア41および隣接ビア42を抜き出した模式図である。図5(b)は、図5(a)の平面図である。
図5(a)に示すように、接続ビア41の平均断面積を接続ビア断面積A1といい、隣接ビア42の平均断面積を隣接ビア断面積A2という。本明細書において「平均断面積」とは、積層方向に直交する断面における当該ビア4の断面積の、積層方向における平均値である。例えば、ビア4が正確な円柱形状である場合には、ビア4の平均断面積は当該円柱形状の任意の位置における断面積と等しくなる。
また、ビア4が例えば円錐台状に形成されている場合には、当該ビア4の上端部における断面積と下端部における断面積との平均値が平均断面積となる。
本実施形態では、図5(b)に示すように、平面視で接続ビア41の一部と隣接ビア42の一部とが互いに重なっている。本明細書では、平面視における接続ビア41と隣接ビア42との重なり面積をS1と表す。
ここで、接続ビア41もしくは隣接ビア42の平均断面積と重なり面積との割合、すなわちS1/A1の値若しくはS1/A2の値の好ましい範囲について検討した結果を、実施例を用いて説明する。
本実施例では、図6に示すような部品内蔵基板を作成した。この部品内蔵基板は、2層の配線パターン2と内蔵部品5とによって構成されるデイジーチェーン回路を有している。配線パターン2の材質を銅とした。ビア4の導電性材料として、銅よりも弾性率が低く、線膨張係数が大きい焼結型導電性ペーストを用いた。この焼結型導電性ペーストをビアホール内に充填することで、ビア4を形成した。
また、前記実施形態で説明した、1組の接続ビア41および隣接ビア42を設けた。接続ビア41および隣接ビア42以外のビア4は全てスタガードビア構造としている。
本実施例では、複数のサンプルを用意したが、いずれのサンプルにおいても、接続ビア41および隣接ビア42を、直径が100μmの円柱状とした。つまり、全てのサンプルにおいて、接続ビア断面積A1および隣接ビア断面積A2の値は、7853μmで一定である。
一方、サンプルごとに、接続ビア41および隣接ビア42の相対位置を異ならせることで、重なり面積S1を変化させた。つまり、各サンプルはS1/A1の値が互いに異なっている。なお、接続ビア断面積A1と隣接ビア断面積A2とは同じ値であるため、S1/A1=S1/A2である。
図6に示す測定系を、より詳しく説明する。この測定系では、いわゆる4端子法を採用している。すなわち、部品内蔵基板の表層に2箇所の測定端子101、102を設定し、各測定端子101、102に、定電流電源および電圧計の端子がそれぞれ接続されている。定電流電源として、横河電機株式会社製の直流標準電圧電流発生器2553を用いた。電圧計として、ケースレーインスツルメンツ社製のマルチメータ2001を使用し、測定電流は1mAとした。なお、測定には上記の測定器以外にも、同様の仕様を有する測定器を用いることができる。
この測定系では、測定端子101から、隣接ビア42、接続ビア41、および内蔵部品5を経由し、測定端子102に至るまでのデイジーチェーン回路の電気抵抗を測定することができる。そして、熱衝撃試験の前および後で上記デイジーチェーン回路における電気抵抗の値を測定し、両者の差分を算出することで、熱衝撃試験に起因する電気抵抗の変化量を得ることができる。また、S1/A1の値が異なっている各サンプルについて、熱衝撃試験に起因する電気抵抗の変化量を得ることで、S1/A1の値と熱衝撃に対する信頼性との関係を確認することができる。
なお、S1/A1=S1/A2=1.0の場合は、接続ビア41および隣接ビア42が同軸上に配置された、いわゆるスタックビア構造のサンプルを示している。S1/A1=S1/A2=0の場合は、接続ビア41および隣接ビア42が平面視で重なり合っていない、スタガードビア構造のサンプルを示している。
図7の横軸は、先述のS1/A1およびS1/A2の値を示しており、縦軸は熱衝撃試験の前後での電気抵抗の変化量(Ω)を示している。図7に示すように、S1/A1およびS1/A2の値が大きいサンプルほど、熱衝撃試験によって電気抵抗が大きく増加している。これは、S1/A1およびS1/A2の値が大きいほど、重なり面積S1の割合が大きくなり、接続ビア41と隣接ビア42との間でストレスが伝わりやすいためであると考えられる。
S1/A1=S1/A2=0.48のサンプルにおける電気抵抗の増加量は、S1/A1=S1/A2=0の場合と同等となっている。これに対して、S1/A1=S1/A2=0.61のサンプルでは、若干の電気抵抗の増加が見られる。そして、S1/A1およびS1/A2の値が0.75を超えると、大幅な電気抵抗の増加が見られる。
以上のことから、S1/A1およびS1/A2の値は0.61以下であることが好ましく、0.48以下であることがさらに好ましいことが判る。
このように、接続ビア41および隣接ビア42が平面視において重なり合うとともに、平面視での重なり面積が接続ビア41および隣接ビア42の平均断面積の一定の割合以下になるように配置されることで、配線パターン2の密度を維持しつつ、層間の電気的接続の信頼性を向上させることができる。
具体的には、接続ビア41もしくは隣接ビア42の断面積と重なり面積との割合、すなわちS1/A1およびS1/A2の値を0.61以下とすることで、温度変化によるストレスが加えられた後でも、電気抵抗の増加を抑えた部品内蔵基板10Aを提供することができる。
また、S1/A1およびS1/A2の値を0.48以下とすることで、スタガードビア構造と同等まで電気的接続の信頼性を向上させることができる。
なお、接続ビア41および隣接ビア42は平面視において重なり合っているため、S1/A1およびS1/A2の値は0より大きい。
なお、S1/A1およびS1/A2の値が大きいほど、ビア4を密に配置することができる。例えば図1の内蔵部品5としてICを用いると、ICの接続端子同士が小さいピッチで配置されていることに伴い、ビア4を密に配置する必要が生じる場合がある。このような場合に、S1/A1およびS1/A2の値を例えば0.48以上0.61以下とすることで、ビア4を密に配置しながらビア4の電気的接続の信頼性を確保することができる。
(第2実施形態)
次に、本発明に係る第2実施形態について説明するが、第1実施形態と基本的な構成は同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
本実施形態では、3つ以上のビア4が積層方向において互いに隣り合い、平面視において一部が重なった場合について説明する。
図8に示すように、本実施形態の部品内蔵基板10Bは、隣接ビア42にさらに隣接する第2隣接ビア43を有している。以下の説明では、積層方向において互いに隣り合う3つ以上のビア4からなる列を、「ビア列R」という。図8の例では、接続ビア41、隣接ビア42、および第2隣接ビア43によってビア列Rが構成されている。
第1実施形態と同様に、本実施形態の接続ビア41および隣接ビア42は、平面視において重なり合うとともに、平面視での重なり面積が接続ビア41および隣接ビア42の平均断面積の一定の割合以下になるように配置されている。一方、隣接ビア42および第2隣接ビア43は同軸上に配置されている。このように、隣接ビア42と第2隣接ビア43とを同軸上に配置することで、配線パターン2の密度を向上させることができる。具体的には、第2隣接ビア43の平均断面積をA3とし、平面視における隣接ビア42と第2隣接ビア43との重なり面積をS2とするとき、0.9≦S2/A2≦1.0かつ0.9≦S2/A3≦1.0であることが好ましい。
接続ビア41と隣接ビア42との間には、内蔵部品5と絶縁層1との線膨張係数の違いに起因するストレスが生じる。一方、隣接ビア42および第2隣接ビア43は、内蔵部品5に直接接続されていない。このため、接続ビア41と隣接ビア42との間に作用するストレスより、隣接ビア42と第2隣接ビア43との間に作用するストレスの方が小さい。したがって、0.9≦S2/A2≦1.0かつ0.9≦S2/A3≦1.0となるように配置しても、電気的接続の信頼性に与える影響は少ない。
なお、ビア列Rに含まれるビア4の配置は適宜変更可能である。例えば図9に示すようなビア列Rを採用してもよい。図9の例では、隣接ビア42と第2隣接ビア43の一部が平面視において重なり合うとともに、平面視での重なり面積が隣接ビア42および第2隣接ビア43の平均断面積の一定の割合以下になるように配置されていてもよい。具体的には、隣接ビア42もしくは第2隣接ビア43の平均断面積と重なり面積との割合、すなわちS2/A2およびS2/A3の値を0.61以下としてもよい。このような構造においても、第1実施形態と同様に、ビア4を密に配置しつつビア4による電気的接続の信頼性を確保することができる。
また、図10(a)~(c)に示すように、4つ以上のビア4からなるビア列Rを構成してもよい。
図10(a)~(c)のビア列Rは、接続ビア41、隣接ビア42、および第2隣接ビア43を含む6つのビア4を有している。図10(a)~(c)における複数のビア4は、積層方向において互いに隣り合い、平面視において少なくとも一部が重なっている。
図10(a)におけるビア列Rでは、接続ビア41と隣接ビア42の平面視での重なり面積が、接続ビア41および隣接ビア42の平均断面積の一定の割合以下になるように配置されているが、隣接ビア42および第2隣接ビア43並びに残り3つのビア4は同軸上に配置されている。この構成では、接続ビア41と隣接ビア42との間でストレスが伝わるのを抑えながら、残りのビア4については、同軸上に配置することで配線パターンの密度を向上することができる。
図10(b)のビア列Rでは、接続ビア41および隣接ビア42の平面視での重なり面積が、接続ビア41および隣接ビア42の平均断面積の一定の割合以下になるように配置され、さらに隣接ビア42および第2隣接ビア43の平面視での重なり面積が、隣接ビア42および第2隣接ビア43の平均断面積の一定の割合以下になるように配置されている。この構成によれば、接続ビア41と隣接ビア42との間、および隣接ビア42と第2隣接ビア43との間で、ストレスが伝わるのを抑えることができる。さらに、残りのビア4については同軸上に配置されているため配線パターンの密度を向上することができる。
図10(c)のビア列Rでは、断面視で6つのビア4が積層方向で隣り合っており、各ビア4の平面視での重なり面積が、各ビア4の平均断面積の一定の割合以下になるように配置されている。一般化するため、ビア列Rに含まれている任意のビアを第1ビアといい、第1ビアに積層方向において隣接するビアを第2ビアといい、第1ビアの平均断面積をAnといい、第2ビアの平均断面積をAn+1という。平面視における第1ビアと第2ビアとの重なり面積をSnと表すとき、第1ビアおよび第2ビアの平均断面積と重なり面積との割合、すなわちSn/AnおよびSn/An+1の値を0.61以下としてもよい。この場合、図10(a)、(b)の構造と比較して、熱によるストレスが積層方向にさらに伝わりにくい。したがって、電気的接続の信頼性をより高めることができる。
なお、ビア列Rに含まれるすべてのビアについて、Sn/An≦0.61かつSn+1/An+1≦0.61が成立してもよい。
なお、本発明の技術的範囲は前記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、図1、図8に示す部品内蔵基板10A、10Bの表面に電子部品が実装されていてもよい。
また、部品内蔵基板10A、10Bは、接着層3を有していなくてもよい。この場合、例えば絶縁層1を熱硬化性樹脂や熱可塑性樹脂などで形成し、一方の面に配線パターン2が形成された絶縁層1を積層して加熱することで、絶縁層1同士を固定することができる。
また、図7では接続ビア41および隣接ビア42の直径が100μmの場合のデータを示したが、ビア41、42の大きさが異なっていたとしても、S1/A1およびS1/A2の値を0.61以下(より好ましくは0.48以下)とすることで、同様の作用効果が得られる。
また、前記実施形態では、ビア4が平面視で円形状であったが、例えば楕円形、長円形、多角形などの非円形状であってもよい。この場合も、接続ビア断面積A1、隣接ビア断面積A2、第2隣接ビア断面積A3、重なり面積S1、重なり面積S2の定義は前記実施形態と同じである。
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。
例えば、上記実施形態ではビアホール内に導電性ペーストを充填してビア4を形成したが、ビアホール内に銅などのメッキを施すことで、ビア4を形成してもよい。
1…絶縁層 2…配線パターン 3…接着層 4…ビア 5…内蔵部品 5a…接続端子 10A、10B…部品内蔵基板 41…接続ビア 42…隣接ビア 43…第2隣接ビア

Claims (6)

  1. 一方の面に配線パターンが形成された複数の絶縁層と接続端子を有する内蔵部品とを含み、前記接続端子の上方に前記絶縁層が複数積層された部品内蔵基板であって、
    積層方向において隣り合う複数の前記配線パターンと前記接続端子とを電気的に接続させる複数のビアを有し、
    前記複数のビアはそれぞれ、前記絶縁層に形成されたビアホールと、前記ビアホール内に設けられた導電性材料と、により構成され、
    前記複数のビアには、前記接続端子に直接接続された接続ビアと、前記接続ビアと積層方向において隣り合う隣接ビアとが含まれ、
    前記隣接ビアは、最も上方に位置する前記絶縁層の表面に形成された前記配線パターンに接続されており、
    前記接続ビアおよび前記隣接ビアは平面視において重なりあうとともに、
    前記接続ビアの平均断面積をA1とし、前記隣接ビアの平均断面積をA2とし、平面視における前記接続ビアと前記隣接ビアとの重なり面積をS1とするとき、S1/A1≦0.61かつS1/A2≦0.61である、部品内蔵基板。
  2. 一方の面に配線パターンが形成された複数の絶縁層と接続端子を有する内蔵部品とを含み、前記接続端子の上方に前記絶縁層が複数積層された部品内蔵基板であって、
    積層方向において隣り合う複数の前記配線パターンと前記接続端子とを電気的に接続させる複数のビアを有し、
    積層方向において互いに隣り合う3つ以上のビアからなるビア列を有し、
    前記複数のビアはそれぞれ、前記絶縁層に形成されたビアホールと、前記ビアホール内に設けられた導電性材料と、により構成され、
    前記ビア列には、前記接続端子に直接接続された接続ビアと、前記接続ビアと積層方向において隣り合う隣接ビアとが含まれ、
    前記ビア列は、最も上方に位置する前記絶縁層の表面に形成された前記配線パターンに接続されており、
    前記ビア列は、前記ビア列に含まれるすべてのビアが平面視において重なり合う重畳領域を有し、
    前記接続ビアおよび前記隣接ビアは平面視において重なりあうとともに、
    前記接続ビアの平均断面積をA1とし、前記隣接ビアの平均断面積をA2とし、平面視における前記接続ビアと前記隣接ビアとの重なり面積をS1とするとき、S1/A1≦0.61かつS1/A2≦0.61である、部品内蔵基板。
  3. 前記ビア列には、前記隣接ビアと積層方向において隣り合う第2隣接ビアが含まれ、
    前記隣接ビアの平均断面積をA2とし、前記第2隣接ビアの平均断面積をA3とし、平面視における前記隣接ビアと前記第2隣接ビアとの重なり面積をS2とするとき、0.9≦S2/A2≦1.0かつ0.9≦S2/A3≦1.0である、請求項2に記載の部品内蔵基板。
  4. 前記ビア列には、前記隣接ビアと積層方向において隣り合う第2隣接ビアが含まれ、
    前記隣接ビアの平均断面積をA2とし、前記第2隣接ビアの平均断面積をA3とし、平面視における前記隣接ビアと前記第2隣接ビアとの重なり面積をS2とするとき、S2/A2≦0.61かつS2/A3≦0.61である、請求項2に記載の部品内蔵基板。
  5. 前記ビア列に含まれており、積層方向において隣接する2つのビアを第1ビアおよび第2ビアとし、
    前記第1ビアの平均断面積をAnとし、前記第2ビアの平均断面積をAn+1とし、平面視における前記第1ビアと前記第2ビアとの重なり面積をSnとするとき、
    前記ビア列に含まれるすべてのビアについて、Sn/An≦0.61かつSn+1/An+1≦0.61が成立する、請求項2に記載の部品内蔵基板。
  6. 前記絶縁層はポリイミドにより形成されている、請求項1から5のいずれか1項に記載の部品内蔵基板。
JP2020525623A 2018-06-14 2019-06-12 部品内蔵基板 Active JP7315546B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018113498 2018-06-14
JP2018113498 2018-06-14
JP2019039846 2019-03-05
JP2019039846 2019-03-05
PCT/JP2019/023305 WO2019240179A1 (ja) 2018-06-14 2019-06-12 部品内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2019240179A1 JPWO2019240179A1 (ja) 2021-04-30
JP7315546B2 true JP7315546B2 (ja) 2023-07-26

Family

ID=68842918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020525623A Active JP7315546B2 (ja) 2018-06-14 2019-06-12 部品内蔵基板

Country Status (3)

Country Link
US (2) US11638351B2 (ja)
JP (1) JP7315546B2 (ja)
WO (1) WO2019240179A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240179A1 (ja) * 2018-06-14 2019-12-19 株式会社フジクラ 部品内蔵基板
DE102020214777A1 (de) * 2020-11-25 2022-05-25 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagensubstrat und Elektronikvorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186058A (ja) 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
WO2017038399A1 (ja) 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP3882540B2 (ja) * 2001-07-04 2007-02-21 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4903320B2 (ja) * 2001-07-27 2012-03-28 京セラ株式会社 電子素子付配線基板の製造方法
JP3945316B2 (ja) 2002-05-30 2007-07-18 株式会社デンソー 多層配線基板及びその製造方法
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5232467B2 (ja) 2007-12-28 2013-07-10 株式会社フジクラ 多層プリント配線板の製造方法
JP2010034391A (ja) * 2008-07-30 2010-02-12 Fujikura Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US8541693B2 (en) 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2019240179A1 (ja) * 2018-06-14 2019-12-19 株式会社フジクラ 部品内蔵基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186058A (ja) 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
WO2017038399A1 (ja) 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Also Published As

Publication number Publication date
US11638351B2 (en) 2023-04-25
US11979986B2 (en) 2024-05-07
JPWO2019240179A1 (ja) 2021-04-30
US20210195741A1 (en) 2021-06-24
WO2019240179A1 (ja) 2019-12-19
US20230232532A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US11979986B2 (en) Component-embedded substrate
US7889510B2 (en) Component-embedded board device and faulty wiring detecting method for the same
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
WO2011074283A1 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
US9839132B2 (en) Component-embedded substrate
WO2012098616A1 (ja) 部品内蔵配線基板
US20090083975A1 (en) Method of interconnecting layers of a printed circuit board
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
US20080296051A1 (en) Printed circuit board
JP2010080486A (ja) 多層配線基板、プローブカード、及び、多層配線基板の製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
US20190373732A1 (en) Printed wiring board
US20190373740A1 (en) Method for manufacturing printed wiring board
JP2017208371A (ja) 回路基板、回路基板の製造方法及び電子装置
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
US20060181389A1 (en) Thin film type resistor and printed circuit board with an embedded thin film resistor and a method for producing the same
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP6236841B2 (ja) 多層配線基板及びその製造方法
WO2022004280A1 (ja) 多層回路基板および電子部品実装多層基板
JP5255592B2 (ja) 基板
WO2012073400A1 (ja) 抵抗内蔵基板およびこの基板を備える電流検出モジュール
JP2019149393A (ja) 配線基板及び電子装置
JP2005136043A (ja) 配線基板及び電気装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220506

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230207

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230221

C30 Protocol of an oral hearing

Free format text: JAPANESE INTERMEDIATE CODE: C30

Effective date: 20230309

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230713

R151 Written notification of patent or utility model registration

Ref document number: 7315546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151