JP7306915B2 - Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck - Google Patents

Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck Download PDF

Info

Publication number
JP7306915B2
JP7306915B2 JP2019147509A JP2019147509A JP7306915B2 JP 7306915 B2 JP7306915 B2 JP 7306915B2 JP 2019147509 A JP2019147509 A JP 2019147509A JP 2019147509 A JP2019147509 A JP 2019147509A JP 7306915 B2 JP7306915 B2 JP 7306915B2
Authority
JP
Japan
Prior art keywords
aluminum oxide
substrate
electrostatic chuck
substrate body
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019147509A
Other languages
Japanese (ja)
Other versions
JP2020043336A (en
Inventor
知剛 峯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to US16/555,011 priority Critical patent/US11177152B2/en
Priority to TW108131715A priority patent/TW202031625A/en
Priority to KR1020190108637A priority patent/KR102659507B1/en
Priority to CN201910837265.XA priority patent/CN110880471A/en
Publication of JP2020043336A publication Critical patent/JP2020043336A/en
Application granted granted Critical
Publication of JP7306915B2 publication Critical patent/JP7306915B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1077—Magnetic diluted [DMS]
    • H01L2924/10777—Nickel(II)oxide [NiO]

Description

セラミックス基板、静電チャック、静電チャックの製造方法に関する。 The present invention relates to a ceramic substrate, an electrostatic chuck, and a method for manufacturing an electrostatic chuck.

従来、半導体ウェハ等の基板を処理する半導体製造装置は、半導体ウェハを保持する静電チャックを有している。半導体製造装置は、たとえばＣＶＤ装置やＰＶＤ装置等の成膜装置、プラズマエッチング装置などである。静電チャックは、セラミックス基板の載置台と載置台内に配置された導体パターンとを有し、導体パターンを静電電極として載置台上の基板を保持する。導体パターンは、例えばタングステン等の高融点材料を含む導電性ペーストを用い、セラミックス基板と同時に焼成して形成される（例えば、特許文献１，２参照）。なお、半導体装置用のセラミックス基板も同様にして形成される。 2. Description of the Related Art Conventionally, a semiconductor manufacturing apparatus that processes a substrate such as a semiconductor wafer has an electrostatic chuck that holds the semiconductor wafer. Semiconductor manufacturing equipment includes, for example, film deposition equipment such as CVD equipment and PVD equipment, and plasma etching equipment. The electrostatic chuck has a mounting table for a ceramic substrate and a conductor pattern arranged in the mounting table, and holds the substrate on the mounting table using the conductor pattern as an electrostatic electrode. The conductor pattern is formed by using a conductive paste containing a high-melting-point material such as tungsten and firing the paste at the same time as the ceramic substrate (see, for example, Patent Documents 1 and 2). Ceramic substrates for semiconductor devices are also formed in the same manner.

特開平４－３３１７７９号公報JP-A-4-331779 特開平６－２９０６３５号公報JP-A-6-290635

ところで、上記の静電チャックは、グリーンシートに導電性ペーストを印刷し、グリーンシートと導電性ペーストとを同時に焼結して形成される。一例として、酸化アルミニウム（アルミナ）を主成分とするセラミックス（アルミナセラミックス）のグリーンシートとタングステンの導電性ペーストを挙げた場合、一般的にアルミナセラミックスには、焼結助剤（例えば、シリカ、マグネシア、カルシア、イットリア、等）が含まれることが多い。このように焼結助剤を含むセラミックスは、使用環境の温度上昇に伴って絶縁抵抗の値が低下し易い。そこで、絶縁抵抗の温度依存性の小さい、焼結助剤を含まないアルミナセラミックスが望まれる。しかし、焼成時に液相となる焼結助剤がないため、導体であるタングステンとの接合強度が得られない場合がある。 By the way, the above electrostatic chuck is formed by printing a conductive paste on a green sheet and sintering the green sheet and the conductive paste at the same time. As an example, if a green sheet of ceramics (alumina ceramics) containing aluminum oxide (alumina) as a main component (alumina ceramics) and a conductive paste of tungsten are cited, alumina ceramics generally contain sintering aids (e.g., silica, magnesia, , calcia, yttria, etc.). Ceramics containing such a sintering aid tend to have a lower insulation resistance value as the temperature of the environment in which they are used rises. Therefore, alumina ceramics containing no sintering aid, which has a low temperature dependence of insulation resistance, is desired. However, since there is no sintering aid that becomes a liquid phase during sintering, there are cases where it is not possible to obtain sufficient bonding strength with tungsten, which is a conductor.

本発明の一観点によれば、セラミックス基板は、基板本体と、前記基板本体に内設された導電体パターンと、を有し、前記基板本体は、酸化アルミニウムからなるセラミックスであり、前記導電体パターンは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であり、前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上である。 According to one aspect of the present invention, a ceramic substrate has a substrate body and a conductor pattern provided inside the substrate body, the substrate body is ceramic made of aluminum oxide, and the conductor The pattern is a sintered body containing tungsten as a main component and nickel oxide, aluminum oxide, and silicon dioxide , and the substrate body has a purity of 99.5% or more of the aluminum oxide .

本発明の一観点によれば、静電チャックは、基板本体と、前記基板本体に内設された静電電極と、を有し、前記基板本体は、酸化アルミニウムからなるセラミックスであり、前記静電電極は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であり、前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上である。 According to one aspect of the present invention, an electrostatic chuck has a substrate body and an electrostatic electrode provided inside the substrate body, the substrate body is made of ceramics made of aluminum oxide, and the electrostatic chuck is made of aluminum oxide. The electrode is a sintered body containing tungsten as a main component and nickel oxide, aluminum oxide and silicon dioxide , and the substrate body has a purity of 99.5% or more of the aluminum oxide .

本発明別の一観点によれば、基板本体と、前記基板本体に内設された静電電極とを有する静電チャックの製造方法であって、焼結助剤を含まない酸化アルミニウムと、有機材料の混合物からなるグリーンシートの上面に、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストにより導電体パターンを形成する工程と、前記グリーンシート及び前記導電体パターンを焼成して前記基板本体及び前記静電電極を形成する工程と、を有し、前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上である。 According to another aspect of the present invention, there is provided a method for manufacturing an electrostatic chuck having a substrate body and an electrostatic electrode provided inside the substrate body, comprising: aluminum oxide containing no sintering aid; A step of forming a conductor pattern on the upper surface of a green sheet made of a mixture of materials using a conductive paste containing tungsten as a main component and nickel oxide, aluminum oxide, and silicon dioxide added; sintering to form the substrate main body and the electrostatic electrode , wherein the substrate main body has a purity of 99.5% or more of the aluminum oxide .

本発明の一観点によれば、高純度の酸化アルミニウムからなるセラミックスに形成された電極を有するセラミックス基板、静電チャック、静電チャックの製造方法を提供できる。 According to one aspect of the present invention, it is possible to provide a ceramic substrate having electrodes formed on ceramics made of high-purity aluminum oxide, an electrostatic chuck, and a method for manufacturing an electrostatic chuck.

第一実施形態の静電チャックの概略断面図。1 is a schematic cross-sectional view of an electrostatic chuck according to a first embodiment; FIG. 静電チャックの概略平面図。1 is a schematic plan view of an electrostatic chuck; FIG. 静電チャックの製造工程を示す斜視図。4A and 4B are perspective views showing a manufacturing process of the electrostatic chuck; 静電チャックの製造工程を示す斜視図。4A and 4B are perspective views showing a manufacturing process of the electrostatic chuck; 静電チャックの製造工程を示す斜視図。4A and 4B are perspective views showing a manufacturing process of the electrostatic chuck; 静電チャックの製造工程を示す斜視図。4A and 4B are perspective views showing a manufacturing process of the electrostatic chuck; （ａ）は引掻試験を示す斜視図、（ｂ）は剥離試験を示す斜視図。(a) is a perspective view showing a scratch test, and (b) is a perspective view showing a peeling test. 各サンプルの添加量、抵抗率、焼結性及び密着性の評価結果を示す説明図。Explanatory drawing which shows the addition amount of each sample, a resistivity, a sinterability, and the evaluation result of adhesiveness. （ａ）（ｂ）はサンプルのセラミックス及び電極を示す断面写真。(a) and (b) are cross-sectional photographs showing sample ceramics and electrodes. サンプルのＳＥ像（二次電子像）を示す断面写真。A cross-sectional photograph showing an SE image (secondary electron image) of a sample. 酸素の分析結果を示す断面写真。A cross-sectional photograph showing the analysis result of oxygen. タングステンの分析結果を示す断面写真。A cross-sectional photograph showing the analysis results of tungsten. ニッケルの分析結果を示す断面写真。A cross-sectional photograph showing the analysis results of nickel. アルミニウムの分析結果を示す断面写真。A cross-sectional photograph showing the analysis results of aluminum. ケイ素の分析結果を示す断面写真。A cross-sectional photograph showing the analysis results of silicon. 試験結果を示す説明図。Explanatory drawing which shows a test result. セラミックスの温度と抵抗値の関係を示す説明図。Explanatory drawing which shows the relationship between the temperature of ceramics, and a resistance value. 第二実施形態の半導体用パッケージの概略断面図。The schematic sectional drawing of the package for semiconductors of 2nd embodiment. 半導体用パッケージの概略平面図。1 is a schematic plan view of a semiconductor package; FIG.

以下、各実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。 Each embodiment will be described below.
It should be noted that the attached drawings may show constituent elements on an enlarged scale for easy understanding. The dimensional proportions of components may differ from those in reality or in other drawings. Also, in cross-sectional views, hatching of some components may be omitted for easy understanding.

（第一実施形態）
図１は、第一実施形態の静電チャックの概略断面を示す。
図１に示すように、静電チャック１は、ベースプレート１０と、ベースプレート１０の上に配置された載置台２０とを有している。載置台２０は、たとえばシリコーン樹脂などの接着剤によりベースプレート１０の上面に固定されている。なお、ベースプレート１０に対して載置台２０をネジにより固定してもよい。 (First embodiment)
FIG. 1 shows a schematic cross section of the electrostatic chuck of the first embodiment.
As shown in FIG. 1 , the electrostatic chuck 1 has a base plate 10 and a mounting table 20 arranged on the base plate 10 . Mounting table 20 is fixed to the upper surface of base plate 10 with an adhesive such as silicone resin. Note that the mounting table 20 may be fixed to the base plate 10 with screws.

ベースプレート１０の材料はたとえば、アルミニウムや超硬合金等の金属材料や、その金属材料とセラミックス材との複合材料等である。たとえば、入手のし易さ、加工のし易さ、熱伝導性が良好であることなどの点から、アルミニウム又はその合金を使用し、その表面にアルマイト処理（絶縁層形成）を施したものが使用される。ベースプレート１０には、たとえば載置台２０の上面に載置される基板Ｗを冷却する冷媒（ガス、冷却水等）の供給路を設けることもできる。基板Ｗは、たとえば半導体ウェハである。 The material of the base plate 10 is, for example, a metal material such as aluminum or cemented carbide, a composite material of the metal material and a ceramic material, or the like. For example, from the standpoint of ease of availability, ease of processing, and good thermal conductivity, aluminum or its alloys are used, and the surface is anodized (formed with an insulating layer). used. The base plate 10 can also be provided with a supply path for a coolant (gas, cooling water, etc.) for cooling the substrate W placed on the upper surface of the mounting table 20, for example. The substrate W is, for example, a semiconductor wafer.

載置台２０は、基板本体２１と、基板本体２１に内設された静電電極２２及び発熱体２３とを有している。
基板本体２１は、基板Ｗの形状に応じて円盤状に形成されている。基板本体２１は、酸化アルミニウム（Ａｌ２Ｏ３）からなるセラミックスである。「酸化アルミニウムからなるセラミックス」とは、酸化アルミニウム以外の無機成分を添加していないセラミックスを意味する。セラミックスからなる基板本体２１は、酸化アルミニウムの純度が９９．５％以上であることが好ましい。純度が９９．５％以上であることは、焼結助剤を添加することなく形成されることを示す。また、純度が９９．５％以上であることは、製造工程等において意図しない不純物を含む場合もあることを意味している。基板本体２１は、相対密度が９８％以上であることが好ましい。基板本体２１は、酸化アルミニウムの平均粒子径が１．０μｍ以上、３．０μｍ以下であることが好ましい。 The mounting table 20 has a substrate body 21 , and an electrostatic electrode 22 and a heating element 23 provided inside the substrate body 21 .
The substrate body 21 is formed in a disc shape according to the shape of the substrate W. As shown in FIG. The substrate body 21 is ceramics made of aluminum oxide (Al 2 O 3 ). "Ceramics made of aluminum oxide" means ceramics to which inorganic components other than aluminum oxide are not added. The substrate body 21 made of ceramics preferably has an aluminum oxide purity of 99.5% or higher. A purity of 99.5% or higher indicates formation without the addition of sintering aids. In addition, the fact that the purity is 99.5% or more means that unintended impurities may be included in the manufacturing process or the like. The substrate body 21 preferably has a relative density of 98% or more. The substrate body 21 preferably has an average particle size of aluminum oxide of 1.0 μm or more and 3.0 μm or less.

載置台２０を作製する方法としては、グリーンシートで静電電極２２用の金属材料及び発熱体２３用の電熱材料をそれぞれ挟み、その積層体を焼結することにより、基板本体２１に静電電極２２及び発熱体２３が内設された載置台２０を得ることができる。 As a method for manufacturing the mounting table 20, the electrostatic electrode is formed on the substrate main body 21 by sandwiching the metal material for the electrostatic electrode 22 and the electric heating material for the heating element 23 with green sheets, respectively, and sintering the laminate. A mounting table 20 in which 22 and a heating element 23 are provided can be obtained.

静電電極２２は、膜状に形成された導電体である。本実施形態の静電電極２２は双極タイプのものであり、第１静電電極２２ａと第２静電電極２２ｂを有している。なお、静電電極２２として、１つの静電電極からなる単極タイプのものが使用されてもよい。静電電極２２の材料としては、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム、二酸化ケイ素（ＳｉＯ２）を添加した導電性ペーストが使用される。 The electrostatic electrode 22 is a film-shaped conductor. The electrostatic electrode 22 of this embodiment is of the bipolar type and has a first electrostatic electrode 22a and a second electrostatic electrode 22b. As the electrostatic electrode 22, a monopolar type electrode consisting of one electrostatic electrode may be used. As a material for the electrostatic electrode 22, a conductive paste containing tungsten (W) as a main component and nickel oxide (NiO), aluminum oxide, and silicon dioxide (SiO 2 ) added thereto is used.

発熱体２３は、第１静電電極２２ａ及び第２静電電極２２ｂの下に配置されている。発熱体２３は、膜状に形成された導電体である。発熱体２３は、基板本体２１を平面的に複数の領域（ヒータゾーン）を独立して加熱制御することが可能な複数のヒータ電極として設けられる。なお、発熱体２３が１つのヒータ電極として設けられてもよい。発熱体２３の材料としては、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム、二酸化ケイ素（ＳｉＯ２）を添加した導電性ペーストが使用される。 The heating element 23 is arranged below the first electrostatic electrode 22a and the second electrostatic electrode 22b. The heating element 23 is a film-shaped conductor. The heating element 23 is provided as a plurality of heater electrodes capable of independently heating and controlling a plurality of areas (heater zones) in the substrate body 21 in plan view. Note that the heating element 23 may be provided as one heater electrode. As a material for the heating element 23, a conductive paste containing tungsten (W) as a main component and nickel oxide (NiO), aluminum oxide, and silicon dioxide (SiO 2 ) added thereto is used.

図２に示すように、静電チャック１は、円盤状のベースプレート１０の上に載置台２０が配置され、載置台２０の周囲においてベースプレート１０の周縁部が露出している。ベースプレート１０の周縁部には、半導体製造装置のチャンバに取り付けるための取付孔１１が周縁部に沿って配列されている。また、載置台２０及びベースプレート１０は、中央部に複数（図１では３つ）のリフトピン用開口部１２を有している。リフトピン用開口部１２には、基板Ｗを上下方向に移動するリフトピンが挿通される。リフトピンで基板を載置台より上昇させることにより、搬送装置による基板Ｗの自動搬送が可能になる。 As shown in FIG. 2 , the electrostatic chuck 1 has a mounting table 20 arranged on a disk-shaped base plate 10 , and the periphery of the base plate 10 is exposed around the mounting table 20 . Attachment holes 11 for attachment to the chamber of the semiconductor manufacturing apparatus are arranged along the periphery of the base plate 10 . In addition, the mounting table 20 and the base plate 10 have a plurality of (three in FIG. 1) openings 12 for lift pins in their central portions. Lift pins for vertically moving the substrate W are inserted through the lift pin openings 12 . By lifting the substrate from the mounting table using the lift pins, the substrate W can be automatically transported by the transport device.

図１に示すように、本実施形態の静電チャック１では、載置台２０の上に基板Ｗが載置される。そして、第１静電電極２２ａにプラス（＋）の電圧が印加され、第２静電電極２２ｂにマイナス（－）の電圧が印加される。これにより、第１静電電極２２ａにプラス（＋）電荷が帯電し、第２静電電極２２ｂにマイナス（－）電荷が帯電する。これに伴って、第１静電電極２２ａに対応する基板Ｗの部分Ｗａにマイナス（－）電荷が誘起され、第２静電電極２２ｂに対応する基板Ｗの部分Ｗｂにプラス（＋）電荷が誘起される。 As shown in FIG. 1, in the electrostatic chuck 1 of the present embodiment, a substrate W is mounted on a mounting table 20. As shown in FIG. A plus (+) voltage is applied to the first electrostatic electrode 22a, and a minus (-) voltage is applied to the second electrostatic electrode 22b. As a result, the first electrostatic electrode 22a is charged with a positive (+) charge, and the second electrostatic electrode 22b is charged with a negative (-) charge. Accordingly, a negative (-) charge is induced in the portion Wa of the substrate W corresponding to the first electrostatic electrode 22a, and a positive (+) charge is induced in the portion Wb of the substrate W corresponding to the second electrostatic electrode 22b. induced.

基板Ｗと静電電極２２とその間に配置される載置台２０（基板本体２１）のセラミックス部２４とをコンデンサとみなした場合、セラミックス部２４が誘電層に相当する。そして、セラミックス部２４を介して静電電極２２と基板Ｗとの間に発生したクーロン力によって基板Ｗが載置台２０の上に静電吸着される。そして、発熱体２３に所定の電圧が印加されて載置台２０が加熱される。載置台２０の温度により、基板Ｗが所定の温度に制御される。静電チャック１の加熱温度は、５０℃～２００℃、例えば１５０℃に設定される。 When the substrate W, the electrostatic electrode 22, and the ceramics portion 24 of the mounting table 20 (substrate body 21) disposed therebetween are regarded as a capacitor, the ceramics portion 24 corresponds to a dielectric layer. Then, the substrate W is electrostatically attracted onto the mounting table 20 by a Coulomb force generated between the electrostatic electrode 22 and the substrate W via the ceramics portion 24 . A predetermined voltage is applied to the heating element 23 to heat the mounting table 20 . The substrate W is controlled to a predetermined temperature by the temperature of the mounting table 20 . The heating temperature of the electrostatic chuck 1 is set to 50.degree. C. to 200.degree. C., for example 150.degree.

（製造方法）
次に、上記の載置台２０の製造方法を説明する。
先ず、図３に示すように、セラミックス材料と有機材料からなるグリーンシート５１～５３を準備する。各グリーンシート５１～５３は、矩形板状に形成されている。各グリーンシート５１～５３のセラミックス材料は酸化アルミニウムからなり、焼結助剤を含まない。 (Production method)
Next, a method for manufacturing the mounting table 20 will be described.
First, as shown in FIG. 3, green sheets 51 to 53 made of a ceramic material and an organic material are prepared. Each of the green sheets 51-53 is formed in a rectangular plate shape. The ceramic material of each of the green sheets 51-53 is made of aluminum oxide and does not contain a sintering aid.

グリーンシート５１は、有機成分が除去されセラミックス材料が焼結し、緻密化することにより、図１に示す基板Ｗが搭載される部分の基板本体２１となるものである。グリーンシート５２は、焼成されることにより、図１に示す静電電極２２を形成するためのものであり、静電電極２２と発熱体２３の間の部分の基板本体２１となるものである。グリーンシート５３は、焼成されることにより、図１に示す発熱体２３を形成するためのものであり、ベースプレート１０に接着される部分の基板本体２１となるものである。 The green sheet 51 becomes the substrate main body 21 of the portion where the substrate W shown in FIG. The green sheet 52 is fired to form the electrostatic electrode 22 shown in FIG. The green sheet 53 is fired to form the heating element 23 shown in FIG.

次いで、グリーンシート５２の上面に、例えば印刷法（スクリーン印刷）により、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素と有機材料とを混合した導電性ペーストを用いて導電体パターン５４を形成する。この導電体パターン５４は、後述する工程において焼成されることにより、図１に示す静電電極２２となるものである。なお、導電体パターン５４は、上述のグリーンシート５１の下面に形成されてもよい。 Next, a conductor pattern 54 is formed on the upper surface of the green sheet 52 by, for example, a printing method (screen printing) using a conductive paste containing tungsten as a main component, nickel oxide, aluminum oxide, silicon dioxide, and an organic material. Form. The conductor pattern 54 is fired in a process described later to become the electrostatic electrode 22 shown in FIG. The conductor pattern 54 may be formed on the lower surface of the green sheet 51 described above.

導電体パターン５４の形成に用いられる導電性ペーストは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素と有機材料とを混合したものである。酸化ニッケルの添加量は、タングステンに対して、０．２ｗｔ％以上、１．０ｗｔ％以下であることが好ましい。酸化ニッケルは、タングステンの焼結性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、５ｗｔ％以上添加すると、タングステンの結晶が大きくなりすぎ、基板本体２１との十分な密着が得られない。導電性ペーストとグリーンシートとを同時焼成する上で、タングステンの平均粒径は、０．５μｍ以上、３．０μｍ以下であることが好ましい。同様に、酸化ニッケルの平均粒径は、５．０μｍ以上、１５．０μｍ以下であることが好ましい。 The conductive paste used to form the conductive pattern 54 is mainly composed of tungsten, and is a mixture of nickel oxide, aluminum oxide, silicon dioxide, and an organic material. The amount of nickel oxide added is preferably 0.2 wt % or more and 1.0 wt % or less with respect to tungsten. Nickel oxide is preferably added in an amount of 0.2 wt % or more in order to improve the sinterability of tungsten. On the other hand, if 5 wt % or more is added, tungsten crystals become too large, and sufficient adhesion to the substrate body 21 cannot be obtained. For simultaneous firing of the conductive paste and the green sheet, the average grain size of tungsten is preferably 0.5 μm or more and 3.0 μm or less. Similarly, nickel oxide preferably has an average particle size of 5.0 μm or more and 15.0 μm or less.

酸化アルミニウムの添加量は、タングステンに対して、０．２ｗｔ％以上、３．０ｗｔ％以下であることが好ましい。酸化アルミニウムは、静電電極２２と酸化アルミニウムからなるセラミックスの基板本体２１との密着性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、３．０ｗｔ％より多く添加すると、焼結性が低下する。また、抵抗率が増加する。導電性ペーストとグリーンシートとを同時焼成する上で、酸化アルミニウムの平均粒径は、１．０μｍ以上、４．０μｍ以下であることが好ましい。 The amount of aluminum oxide to be added is preferably 0.2 wt % or more and 3.0 wt % or less with respect to tungsten. Aluminum oxide is preferably added in an amount of 0.2 wt % or more in order to improve the adhesion between the electrostatic electrode 22 and the ceramic substrate body 21 made of aluminum oxide. On the other hand, if it is added more than 3.0 wt%, the sinterability is lowered. Also, the resistivity increases. For simultaneous firing of the conductive paste and the green sheet, the average particle diameter of aluminum oxide is preferably 1.0 μm or more and 4.0 μm or less.

二酸化ケイ素の添加量は、タングステンに対して、０．２ｗｔ％以上、３．０ｗｔ％以下であることが好ましい。二酸化ケイ素は、焼成時に液相となり、タングステンの焼結性、及び基板本体２１との密着性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、３．０ｗｔ％より多く添加すると、焼結性、密着性が低下する。また、抵抗率が増加する。導電性ペーストとグリーンシートとを同時焼成する上で、二酸化ケイ素の平均粒径は、１．０μｍ以上、１２．０μｍ以下であることが好ましい。 The amount of silicon dioxide added is preferably 0.2 wt % or more and 3.0 wt % or less with respect to tungsten. Silicon dioxide becomes a liquid phase during firing and improves the sinterability of tungsten and the adhesion to the substrate body 21, so it is preferable to add 0.2 wt % or more. On the other hand, when it is added more than 3.0 wt%, the sinterability and adhesion are lowered. Also, the resistivity increases. For simultaneous firing of the conductive paste and the green sheet, the average particle size of silicon dioxide is preferably 1.0 μm or more and 12.0 μm or less.

次いで、グリーンシート５３の上面に、例えば印刷法（スクリーン印刷）により、導電性ペーストを用いて導電体パターン５５を形成する。導電体パターン５５を形成する導電性ペーストは、上述の導電体パターン５４を形成する導電性ペーストと同じ材料の導電性ペーストを用いることができる。この導電体パターン５５は、後述する工程において焼成されることにより、発熱体２３となるものである。なお、導電体パターン５５は、上述のグリーンシート５２の下面に形成されてもよい。 Next, a conductive pattern 55 is formed on the upper surface of the green sheet 53 using a conductive paste by, for example, a printing method (screen printing). The conductive paste that forms the conductive pattern 55 can be made of the same material as the conductive paste that forms the conductive pattern 54 described above. The conductor pattern 55 becomes the heating element 23 by firing in a process described later. Note that the conductor pattern 55 may be formed on the lower surface of the green sheet 52 described above.

次いで、図４に示すように、各グリーンシート５１～５３が積層されて構造体７１ａが形成される。各グリーンシート５１～５３は、加熱しながら加圧することにより、互いに接着される。 Next, as shown in FIG. 4, the green sheets 51 to 53 are laminated to form a structure 71a. The green sheets 51 to 53 are adhered to each other by applying pressure while heating.

次いで、図５に示すように、構造体７１ａの周囲を切断して円盤状の構造体７１ｂが形成される。
次いで、構造体７１ｂを焼成して、図６に示すセラミックス基板７２ａが得られる。焼成する際の温度は、例えば、１６００℃である。このセラミックス基板７２ａは、図３，図４に示す導電体パターン５４，５５を焼結して得られた静電電極２２及び発熱体２３（図１参照）を内蔵する。このようなセラミックス基板７２ａに対して各種の加工が施される。 Next, as shown in FIG. 5, the periphery of the structure 71a is cut to form a disk-shaped structure 71b.
Next, the structure 71b is fired to obtain the ceramic substrate 72a shown in FIG. The firing temperature is, for example, 1600°C. The ceramic substrate 72a incorporates the electrostatic electrodes 22 and the heating element 23 (see FIG. 1) obtained by sintering the conductor patterns 54 and 55 shown in FIGS. Various processes are applied to such a ceramic substrate 72a.

例えば、セラミックス基板７２ａは、上下両面が研磨されて載置面と接着面とが形成される。また、セラミックス基板７２ａは、図１に示すリフトピン用開口部１２が形成される。 For example, the ceramic substrate 72a is polished on both upper and lower surfaces to form a mounting surface and an adhesive surface. Further, the ceramic substrate 72a is formed with the lift pin openings 12 shown in FIG.

以上の工程により、載置台２０が得られる。
（作用）
（サンプルの作製）
図７（ａ）に示すサンプル８０を作製した。サンプル８０は、セラミックス基板８１と、セラミックス基板８１の上面の導電体パターン８２を有している。セラミックス基板８１は、酸化アルミニウムからなるセラミックスである。また、セラミックス基板８１は、焼結助剤を含まない原料組成であり、酸化アルミニウムの純度が９９．５％以上である。導電体パターン８２は、タングステンからなる導電性ペースト、又はタングステンを主成分として酸化ニッケル、酸化アルミニウム、二酸化ケイ素の添加量を調整した導電性ペーストにより形成された。グリーンシート上に導電性ペーストを印刷し、一体を同時に焼成してサンプル８０を形成した。焼成されたセラミックス基板８１において、酸化アルミニウムの平均粒径は１．０～３．０μｍである。 Through the steps described above, the mounting table 20 is obtained.
(action)
(Preparation of sample)
A sample 80 shown in FIG. 7(a) was produced. A sample 80 has a ceramic substrate 81 and a conductor pattern 82 on the upper surface of the ceramic substrate 81 . The ceramic substrate 81 is ceramic made of aluminum oxide. Moreover, the ceramic substrate 81 has a raw material composition that does not contain a sintering aid, and the purity of aluminum oxide is 99.5% or more. The conductor pattern 82 is formed of a conductive paste made of tungsten or a conductive paste containing tungsten as a main component and adjusting the amounts of nickel oxide, aluminum oxide, and silicon dioxide added. A sample 80 was formed by printing a conductive paste onto the green sheet and co-firing the integral. In the fired ceramic substrate 81, the average grain size of aluminum oxide is 1.0 to 3.0 μm.

剥離試験に際し、図７（ｂ）に示すように、サンプル８０の導電体パターン８２の上面に、銅を含む銀ロウを介してコバール製のリング８３を加熱接合する。引張試験装置により、セラミックス基板８１を固定してリング８３の一端を上方に引き上げ、導電体パターン８２がセラミックス基板８１から剥離した際の試験力を記録する。 In the peeling test, as shown in FIG. 7B, a Kovar ring 83 is thermally bonded to the upper surface of the conductor pattern 82 of the sample 80 via silver brazing containing copper. A tensile tester is used to fix the ceramics substrate 81 and pull up one end of the ring 83 to record the test force when the conductor pattern 82 is separated from the ceramics substrate 81 .

図８は、本願発明者が作製したサンプル８０の導電体パターン８２を形成する導電性ペーストに添加した酸化ニッケル（ＮｉＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）の添加量［ｗｔ％］、導電体パターン８２の抵抗率［Ωｍ］、導電体パターン８２の焼結性及び密着性の評価結果を示す。作製したサンプル８０の導電体パターン８２について、引掻試験（スクラッチテスト）により焼結性を評価し、剥離試験により密着性を評価した。なお、以下の説明において、Ｎｏ．１～Ｎｏ．２０のサンプルを、サンプル１～２０として説明する。 FIG. 8 shows the amounts of nickel oxide (NiO), aluminum oxide (Al 2 O 3 ), and silicon dioxide (SiO 2 ) added to the conductive paste forming the conductive pattern 82 of the sample 80 prepared by the inventor of the present application. [wt%], the resistivity [Ωm] of the conductor pattern 82, and the evaluation results of the sinterability and adhesion of the conductor pattern 82 are shown. For the conductive pattern 82 of the manufactured sample 80, sinterability was evaluated by a scratch test, and adhesion was evaluated by a peel test. In the following description, No. 1 to No. The twenty samples are described as samples 1-20.

サンプル１は、タングステンよりなり、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加しない、つまり無添加の導電性材料を用いて形成した導電体パターン８２を含む。このサンプル１において、導電体パターン８２の抵抗率は２．８５Ｅ－０７［Ωｍ］（Ｅは指数）であった。なお、タングステンの抵抗率は、５．２９Ｅ－０８［Ωｍ］である。 Sample 1 includes a conductor pattern 82 made of tungsten and formed using a conductive material to which no nickel oxide, aluminum oxide, or silicon dioxide is added. In this sample 1, the resistivity of the conductor pattern 82 was 2.85E-07 [Ωm] (E is an index). Incidentally, the resistivity of tungsten is 5.29E-08 [Ωm].

焼結助剤を含まない酸化アルミニウムのグリーンシートに対して、タングステンのみからなる導電性ペーストを印刷し、グリーンシート及び導電性ペーストを焼成して得られるサンプル１では、グリーンシート及び導電性ペーストに液相成分を含まないため、導電性ペーストに含まれるタングステンの焼成が進まず、導電体パターン８２の強度が得られない。また、セラミックス基板８１と導電体パターン８２との密着が得られない。 In sample 1 obtained by printing a conductive paste made of only tungsten on an aluminum oxide green sheet that does not contain a sintering aid and firing the green sheet and the conductive paste, the green sheet and the conductive paste Since the conductive paste does not contain a liquid phase component, the baking of the tungsten contained in the conductive paste does not proceed, and the strength of the conductive pattern 82 cannot be obtained. In addition, close contact between the ceramic substrate 81 and the conductor pattern 82 cannot be obtained.

サンプル２～２０は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストを用いて形成した導電体パターンを含む。
サンプル３～１２，１４～２０は、上述の好適な組成（含有量）の導電性ペーストを用いた導電体パターン８２を含むサンプルである。これらのサンプル３～１２，１４～２０は、導電体パターン８２の焼結性、及びセラミックス基板８１と導電体パターン８２との密着性が良好「○」であった。 Samples 2 to 20 include conductive patterns formed using a conductive paste containing tungsten as a main component and containing nickel oxide, aluminum oxide, and silicon dioxide.
Samples 3 to 12 and 14 to 20 are samples including the conductive pattern 82 using the conductive paste having the preferred composition (content) described above. These samples 3 to 12 and 14 to 20 were evaluated as "Good" in terms of sinterability of the conductor pattern 82 and adhesion between the ceramic substrate 81 and the conductor pattern 82.

サンプル２では、酸化ニッケル、酸化アルミニウム、二酸化ケイ素の添加量がそれぞれ０．１ｗｔ％の導電性ペーストを用いている。サンプル１３では、酸化ニッケルの添加量が０．１ｗｔ％、酸化アルミニウム、二酸化ケイ素の添加量がそれぞれ１ｗｔ％の導電性ペーストを用いている。酸化ニッケルの添加量が少ない（０．１ｗｔ％）ため、タングステンの焼結性が低く、評価を不良「×」とした。 Sample 2 uses a conductive paste containing 0.1 wt % of nickel oxide, aluminum oxide, and silicon dioxide. Sample 13 uses a conductive paste containing 0.1 wt % of nickel oxide and 1 wt % of aluminum oxide and 1 wt % of silicon dioxide. Since the amount of nickel oxide added was small (0.1 wt %), the sinterability of tungsten was low, and the evaluation was given as "poor".

なお、焼結性が良好ではない導電体パターン８２（「×」を付したサンプル１，２，１３）では、剥離試験のための試験片を導電体パターン８２に接続できないため、その引張試験による密着性の評価を行っていない。 In the conductor pattern 82 with poor sinterability (samples 1, 2, and 13 marked with "x"), the test piece for the peel test could not be connected to the conductor pattern 82, so the tensile test was performed. Adhesion was not evaluated.

図９（ａ）は、タングステンを主成分とし、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを２．０ｗｔ％、二酸化ケイ素を２．０ｗｔ％添加した導電性ペーストを、上述のセラミックス基板８１を形成するグリーンシートの表面に印刷し、一体を同時に焼成したサンプルのＳＥＭ断面写真を示す。図９（ａ）において、中央部分が導電体パターン８２であり、導電体パターン８２の下側がセラミックス基板８１である。このサンプルでは、良好な焼結性の導電体パターン８２が確認できる。 FIG. 9A shows a conductive paste containing tungsten as a main component, nickel oxide of 0.5 wt %, aluminum oxide of 2.0 wt %, and silicon dioxide of 2.0 wt %. SEM cross-sectional photograph of a sample printed on the surface of the green sheet and integrally fired at the same time is shown. In FIG. 9A, the central portion is the conductor pattern 82 and the lower side of the conductor pattern 82 is the ceramics substrate 81 . A conductive pattern 82 with good sinterability can be confirmed in this sample.

図９（ｂ）は、タングステンよりなり、無添加の導電性材料を用いて導電体パターン８２を形成したサンプルのＳＥＭ断面写真を示す。このサンプルでは、焼結性が低い導電体パターン８２となり、強度も低い。 FIG. 9(b) shows an SEM cross-sectional photograph of a sample in which the conductive pattern 82 is formed using a non-additive conductive material made of tungsten. In this sample, the conductor pattern 82 has a low sinterability and a low strength.

図９（ａ）に示すサンプルについて、ＥＰＭＡ(electron probe microanalyzer)により分析した。
図１０は、分析したサンプルのＳＥ像（二次電子像）を示す。 The sample shown in FIG. 9(a) was analyzed by EPMA (electron probe microanalyzer).
FIG. 10 shows an SE image (secondary electron image) of the analyzed sample.

図１１は、酸素の分析結果を示す。酸素は、セラミックス基板８１と導電体パターン８２の両方に存在している。酸素は、後述のアルミニウム又はケイ素とほぼ同位置に存在しているため、アルミニウム及びケイ素は焼成後も酸化物として存在していることが分かる。 FIG. 11 shows the analysis results for oxygen. Oxygen exists in both the ceramic substrate 81 and the conductor pattern 82 . Since oxygen is present at approximately the same position as aluminum or silicon, which will be described later, it can be seen that aluminum and silicon are present as oxides even after firing.

図１２は、タングステンの分析結果を示す。タングステンは、導電体パターン８２に局在し、セラミックス基板８１に拡散していない。導電体パターン８２の良好な焼結性及びセラミックス基板８１の良好な電気特性を得るために、タングステンは導電体パターン８２にのみ存在することが好ましい。 FIG. 12 shows the analysis results of tungsten. Tungsten is localized in the conductor pattern 82 and has not diffused into the ceramic substrate 81 . In order to obtain good sinterability of the conductor pattern 82 and good electrical properties of the ceramic substrate 81, tungsten is preferably present only in the conductor pattern 82. FIG.

図１３は、ニッケルの分析結果を示す。ニッケルは、導電体パターン８２に局在し、セラミックス基板８１に拡散していない。導電体パターン８２の良好な焼結性及びセラミックス基板８１の良好な電気特性を得るために、ニッケルは導電体パターン８２にのみ存在することが好ましい。 FIG. 13 shows the analytical results of nickel. Nickel is localized in the conductor pattern 82 and has not diffused into the ceramic substrate 81 . Nickel is preferably present only in the conductor pattern 82 in order to obtain good sinterability of the conductor pattern 82 and good electrical properties of the ceramic substrate 81 .

図１４は、アルミニウムの分析結果を示す。アルミニウムは、導電体パターン８２とセラミックス基板８１の両方に存在している。このため、導電体パターン８２とセラミックス基板８１との密着強度が向上していると考えられる。 FIG. 14 shows the analysis results for aluminum. Aluminum is present in both the conductor pattern 82 and the ceramic substrate 81 . Therefore, it is considered that the adhesion strength between the conductor pattern 82 and the ceramic substrate 81 is improved.

図１５は、ケイ素の分析結果を示す。ケイ素は、導電体パターン８２とセラミックス基板８１の両方に存在している。特にセラミックス基板８１において、ケイ素は、導電体パターン８２とセラミックス基板８１との界面から１０μｍ以内の範囲にのみ存在し、それ以遠には存在していないことが確認された。このため、セラミックス基板８１の電気特性を劣化させることなく導電体パターン８２とセラミックス基板８１との密着強度が向上していると考えられる。 FIG. 15 shows the analysis results for silicon. Silicon is present in both the conductor pattern 82 and the ceramic substrate 81 . In particular, in the ceramic substrate 81, it was confirmed that silicon exists only within a range of 10 μm from the interface between the conductor pattern 82 and the ceramic substrate 81, and does not exist beyond that. Therefore, it is considered that the adhesion strength between the conductor pattern 82 and the ceramics substrate 81 is improved without degrading the electrical characteristics of the ceramics substrate 81 .

なお、酸化ケイ素の代わりに酸化マグネシウムを用いた場合、上記に近い分布が得られる。しかし、セラミックス基板８１側へのマグネシウムの拡散量が多く、酸化ケイ素を用いた場合と比べて導電体パターン８２とセラミックス基板８１との接合強度が弱いことが確認されている。 Note that when magnesium oxide is used instead of silicon oxide, a distribution close to the above is obtained. However, it has been confirmed that a large amount of magnesium diffuses to the ceramic substrate 81 side, and the bonding strength between the conductor pattern 82 and the ceramic substrate 81 is weaker than when silicon oxide is used.

図１６に示す各バーＢ１，Ｂ２，Ｂ３は、次に説明するサンプルの導電体パターンについて、剥離試験により密着強度を確認したときの試験力［Ｎ］の範囲を示す。バーＢ１は、無添加の導電性ペーストを用いて形成した導電体パターンの試験結果を示す。バーＢ２は、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを１．０ｗｔ％、二酸化ケイ素を１．０ｗｔ％添加した導電性ペーストを用いて形成した導電体パターンの試験結果を示す。バーＢ３は、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを２．０ｗｔ％、二酸化ケイ素を２．０ｗｔ％添加した導電性ペーストを用いて形成した導電体パターンの試験結果を示す。酸化アルミニウム、二酸化ケイ素を添加することにより、導電体パターンの密着強度を向上できる。さらに、酸化アルミニウム、二酸化ケイ素の含有量を多くすることにより、導電体パターンの密着強度をより向上できる。 Each bar B1, B2, B3 shown in FIG. 16 indicates the range of the test force [N] when the adhesion strength is confirmed by the peel test for the conductor pattern of the sample described below. Bar B1 shows the test results of the conductor pattern formed using the additive-free conductive paste. Bar B2 shows the test results of a conductor pattern formed using a conductive paste containing 0.5 wt % nickel oxide, 1.0 wt % aluminum oxide, and 1.0 wt % silicon dioxide. Bar B3 shows the test results of a conductor pattern formed using a conductive paste containing 0.5 wt % nickel oxide, 2.0 wt % aluminum oxide, and 2.0 wt % silicon dioxide. By adding aluminum oxide and silicon dioxide, the adhesion strength of the conductor pattern can be improved. Furthermore, by increasing the content of aluminum oxide and silicon dioxide, the adhesion strength of the conductor pattern can be further improved.

図１７において、実線は、焼結助剤を含まない酸化アルミニウムのグリーンシートを焼成したセラミックス（以下、無添加セラミックス）の温度と抵抗値の関係を示し、一点鎖線は、焼結助剤を含む組成のグリーンシートを焼成したセラミックス（以下、添加セラミックス）の温度と抵抗値の関係を示す。無添加セラミックスでは、温度に対する抵抗値の変化が少なく、添加セラミックスでは、無添加セラミックスと比較し、温度に対する抵抗の変化が大きい。つまり、無添加セラミックスは、絶縁抵抗の温度依存性が低い。静電チャック用のセラミックスに求められる特性としては、使用環境の温度が上昇しても、絶縁抵抗の低下が少ないことが求められる。このような特性の無添加セラミックスは、静電電極２２を含む基板本体２１として有効である。 In FIG. 17, the solid line indicates the relationship between the temperature and the resistance value of ceramics obtained by firing an aluminum oxide green sheet containing no sintering aid (hereinafter referred to as additive-free ceramics), and the dashed line indicates the relationship containing the sintering aid. 1 shows the relationship between the temperature and the resistance value of ceramics (hereinafter referred to as additive ceramics) obtained by firing green sheets of the composition. Additive-free ceramics show less change in resistance with temperature, and additive ceramics show more change in resistance with temperature than additive-free ceramics. In other words, additive-free ceramics have low temperature dependence of insulation resistance. Ceramics for electrostatic chucks are required to have little decrease in insulation resistance even when the temperature of the usage environment rises. Additive-free ceramics having such properties are effective as the substrate main body 21 including the electrostatic electrode 22 .

（他の比較例）
・焼結性の確認。
酸化ニッケルの含有量を５ｗｔ％とした導電性ペーストを、焼結助剤を含まないグリーンシート上に印刷し、一体を同時に焼成したサンプルを作製し、そのサンプルのＳＥＭ(scanning electron microscope)及びＥＤＸ(energy dispersive X-ray spectrometry)による断面写真を取得した。この断面写真では、焼成後の電極において、タングステンの結晶が大きくなり過ぎる。このようなタングステンの結晶は、セラミックス基板から剥離し易い。 (Another comparative example)
・Confirmation of sinterability.
A conductive paste with a nickel oxide content of 5 wt% was printed on a green sheet containing no sintering aid, and the integral was simultaneously fired to prepare a sample, and SEM (scanning electron microscope) and EDX of the sample Cross-sectional photographs were obtained by (energy dispersive X-ray spectrometry). In this cross-sectional photograph, the tungsten crystals are too large in the electrode after firing. Such tungsten crystals are easily separated from the ceramic substrate.

・導電体パターンの抵抗率の確認。
酸化ニッケル、酸化アルミニウム及び二酸化ケイ素を無添加とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成してサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は２．８５Ｅ－０７［Ωｍ］であった。 ・Check the resistivity of the conductor pattern.
A conductive paste containing no nickel oxide, aluminum oxide, and silicon dioxide was printed on a green sheet containing no sintering agent, and the whole was simultaneously fired to prepare a sample. In this sample, the resistivity of the conductor pattern was 2.85E-07 [Ωm].

酸化ニッケルの含有量を１ｗｔ％、酸化アルミニウムと二酸化ケイ素の含有量をそれぞれ３ｗｔ％とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成したサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は２．８４Ｅ－０７［Ωｍ］であり、上述のサンプルと同程度の抵抗率が得られた。 A conductive paste with a nickel oxide content of 1 wt% and aluminum oxide and silicon dioxide content of 3 wt% each was printed on a green sheet containing no sintering agent, and a sample was produced by simultaneously firing the paste. . In this sample, the resistivity of the conductor pattern was 2.84E-07 [Ωm], which is comparable to the above sample.

酸化ニッケルの含有量を１ｗｔ％、酸化アルミニウムの含有量を１０ｗｔ％、二酸化ケイ素を無添加とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成してサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は１．２４Ｅ－０６［Ωｍ］であり、抵抗率は増加した。 A conductive paste with a nickel oxide content of 1 wt%, an aluminum oxide content of 10 wt%, and no silicon dioxide added is printed on a green sheet that does not contain a sintering agent, and the whole is simultaneously fired to obtain a sample. was made. In this sample, the resistivity of the conductor pattern was 1.24E-06 [Ωm], and the resistivity increased.

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）静電チャック１の載置台２０は、基板本体２１と、基板本体２１に内設された静電電極２２を含む。基板本体２１は、酸化アルミニウム（Ａｌ２Ｏ３）からなるセラミックスである。静電電極２２は、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）を含む焼成体である。このような構成の静電電極２２とすることにより、基板本体２１のセラミックスの特性を低下させることなく、静電電極２２を含む載置台２０を得ることができる。 As described above, according to this embodiment, the following effects are obtained.
(1) The mounting table 20 of the electrostatic chuck 1 includes a substrate body 21 and an electrostatic electrode 22 provided inside the substrate body 21 . The substrate body 21 is ceramics made of aluminum oxide (Al 2 O 3 ). The electrostatic electrode 22 is a sintered body containing tungsten (W) as a main component and nickel oxide (NiO), aluminum oxide (Al 2 O 3 ), and silicon dioxide (SiO 2 ). By using the electrostatic electrode 22 having such a configuration, the mounting table 20 including the electrostatic electrode 22 can be obtained without deteriorating the characteristics of the ceramics of the substrate body 21 .

（２）酸化ニッケルにより、タングステンの焼結性が向上する。酸化アルミニウムと二酸化ケイ素により、セラミックスとタングステンとの密着性が向上する。従って、焼結助剤を用いる必要がないため、セラミックスの特性を低下させることなく、静電電極２２を含む載置台２０を得ることができる。 (2) Nickel oxide improves the sinterability of tungsten. Aluminum oxide and silicon dioxide improve the adhesion between ceramics and tungsten. Therefore, since it is not necessary to use a sintering aid, the mounting table 20 including the electrostatic electrode 22 can be obtained without deteriorating the characteristics of the ceramics.

（３）基板本体２１のセラミックスは、純度が９９．５％以上である。このような基板本体２１は、絶縁抵抗の温度依存性が少なく、温度上昇に対する絶縁抵抗の低下を抑制できる。 (3) The ceramics of the substrate body 21 has a purity of 99.5% or more. Such a substrate body 21 has less temperature dependence of insulation resistance, and can suppress a decrease in insulation resistance due to temperature rise.

（４）基板本体２１のセラミックスは、相対密度が９８％以上である。このような基板本体２１は、表面及び内部の気孔が少ない。気孔は、基板本体２１の吸着に影響する。従って、高い相対密度の基板本体２１は、静電チャック１として特性上好ましいものとなる。 (4) The ceramics of the substrate body 21 has a relative density of 98% or more. Such a substrate body 21 has few pores on the surface and inside. Pores affect adsorption of the substrate body 21 . Therefore, the substrate body 21 with a high relative density is preferable in terms of characteristics as the electrostatic chuck 1 .

（第二実施形態）
図１８は、第二実施形態の半導体装置用パッケージの概略断面、図１９は、半導体用パッケージの概略平面を示す。 (Second embodiment)
FIG. 18 shows a schematic cross section of the semiconductor device package of the second embodiment, and FIG. 19 shows a schematic plane of the semiconductor package.

図１８に示すように、半導体装置用パッケージ１００は、セラミックス基板１１０と、放熱板１５０と、外部接続端子１６０とを有し、放熱板１５０はセラミックス基板１１０にろう付けされている。 As shown in FIG. 18 , the semiconductor device package 100 has a ceramic substrate 110 , a heat sink 150 and external connection terminals 160 , and the heat sink 150 is brazed to the ceramic substrate 110 .

セラミックス基板１１０は、積層された複数（本実施形態では４つ）のセラミックス基材１１１，１１２，１１３，１１４と、タングステンからなる配線パターン１２１，１２２，１２３、１２４と、セラミックス基材１１２，１１３，１１４を貫通するビア１３２，１３３，１３４を有している。ビア１３２は、配線パターン１２１，１２２を互いに接続し、ビア１３３は、配線パターン１２２，１２３を互いに接続し、ビア１３４は配線パターン１２３，１２４を互いに接続する。このセラミックス基板１１０は、セラミックス基材１１１～１１４から構成される基板本体と、タングステンからなる配線パターン１２１～１２４とを有している。 The ceramic substrate 110 includes a plurality (four in this embodiment) of laminated ceramic bases 111, 112, 113 and 114, wiring patterns 121, 122, 123 and 124 made of tungsten, and ceramic bases 112 and 113. , 114 through vias 132, 133, and 134. FIG. A via 132 connects the wiring patterns 121 and 122 to each other, a via 133 connects the wiring patterns 122 and 123 to each other, and a via 134 connects the wiring patterns 123 and 124 to each other. This ceramic substrate 110 has a substrate body composed of ceramic base materials 111 to 114 and wiring patterns 121 to 124 made of tungsten.

図１８及び図１９に示すように、セラミックス基板１１０には、セラミックス基材１１２，１１３，１１４の中央部を貫通して半導体素子２００を搭載するキャビティ１７０が設けられている。配線パターン１２１は、キャビティ１７０を囲むように、セラミックス基材１１２の上面に配設されている。セラミックス基材１１１には、配線パターン１２１を露出する開口部１１１Ｘが形成されている。 As shown in FIGS. 18 and 19, the ceramic substrate 110 is provided with a cavity 170 that penetrates through the central portions of the ceramic substrates 112, 113, and 114 and mounts the semiconductor element 200 thereon. The wiring pattern 121 is arranged on the upper surface of the ceramic base 112 so as to surround the cavity 170 . The ceramic base 111 is formed with an opening 111X through which the wiring pattern 121 is exposed.

セラミックス基材１１１～１１４は、酸化アルミニウムからなるセラミックスであり、配線パターン１２１～１２４及びビア１３２～１３４は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体である。そして、このセラミックス基板１１０は、第一実施形態の載置台２０と同様の製造方法により製造することができる。 The ceramic substrates 111 to 114 are ceramics made of aluminum oxide, and the wiring patterns 121 to 124 and vias 132 to 134 are sintered bodies containing tungsten as a main component and nickel oxide, aluminum oxide and silicon dioxide. And this ceramic substrate 110 can be manufactured by the same manufacturing method as the mounting table 20 of the first embodiment.

半導体装置用パッケージ１００において、半導体素子２００は放熱板１５０に搭載される。半導体素子２００のパッドは、ボンディングワイヤ等によってセラミックス基板１１０の配線パターン１２１と電気的に接続される。これにより、半導体素子２００は、配線パターン１２１～１２４とビア１３２～１３４とを介して外部接続端子１６０に接続される。 In the semiconductor device package 100 , the semiconductor element 200 is mounted on the heat sink 150 . Pads of the semiconductor element 200 are electrically connected to wiring patterns 121 of the ceramic substrate 110 by bonding wires or the like. As a result, the semiconductor element 200 is connected to the external connection terminals 160 via the wiring patterns 121-124 and the vias 132-134.

このような半導体装置用パッケージ１００では、第一実施形態と同様に、基板本体となるセラミックス基材１１１～１１４の特性を低下させることなく、配線パターン１２１～１２４を含むセラミックス基板１１０を得ることができる。そして、このセラミックス基板１１０において、セラミックス基材１１１～１１４と配線パターン１２１～１２４との密着性を向上できる。 In such a semiconductor device package 100, as in the first embodiment, the ceramic substrate 110 including the wiring patterns 121 to 124 can be obtained without degrading the characteristics of the ceramic substrates 111 to 114 that serve as the substrate body. can. In this ceramic substrate 110, the adhesion between the ceramic substrates 111-114 and the wiring patterns 121-124 can be improved.

（別の形態）
尚、上記実施形態は、以下の態様で実施してもよい。
・上記第一実施形態に対し、静電チャックに含まれる部材や配置を適宜変更してもよい。 (another form)
Note that the above embodiment may be implemented in the following aspects.
- The members included in the electrostatic chuck and their arrangement may be changed as appropriate from the above-described first embodiment.

・上記第一実施形態に対し、発熱体２３は、載置台２０とベースプレート１０との間に配設されてもよい。また、発熱体２３は、ベースプレート１０に内設されてもよい。また、発熱体２３は、静電チャックの下に外付けされてもよい。 - In contrast to the first embodiment, the heating element 23 may be arranged between the mounting table 20 and the base plate 10 . Alternatively, the heating element 23 may be provided inside the base plate 10 . Alternatively, the heating element 23 may be attached externally under the electrostatic chuck.

・上記第一実施形態及び変更例の静電チャックは、半導体製造装置、たとえばドライエッチング装置（たとえば平行平板型の反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）装置）に適用される。 The electrostatic chucks of the first embodiment and modifications are applied to semiconductor manufacturing equipment, such as dry etching equipment (for example, parallel plate type reactive ion etching (RIE: Reactive Ion Etching) equipment).

１，１ａ，１ｂ 静電チャック
２０，２０ａ 載置台
２１ 基板本体
２２ 静電電極
１００ 半導体装置用パッケージ
１１０ セラミックス基板
１１１～１１４ セラミックス基材
１２１～１２４ 配線パターン Reference Signs List 1, 1a, 1b electrostatic chuck 20, 20a mounting table 21 substrate body 22 electrostatic electrode 100 package for semiconductor device 110 ceramics substrate 111-114 ceramics base material 121-124 wiring pattern

Claims (12)

基板本体と、
前記基板本体に内設された導電体パターンと、
を有し、
前記基板本体は、酸化アルミニウムからなるセラミックスであり、
前記導電体パターンは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であり、
前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上であること、
を特徴とするセラミックス基板。 a substrate body;
a conductor pattern provided inside the substrate body;
has
The substrate body is a ceramic made of aluminum oxide,
The conductor pattern is a sintered body containing tungsten as a main component and containing nickel oxide, aluminum oxide and silicon dioxide,
The substrate body has a purity of 99.5% or more of the aluminum oxide ,
A ceramic substrate characterized by: ニッケルは、前記導電体パターンに局在していることを特徴とする請求項１に記載のセラミックス基板。 2. The ceramic substrate according to claim 1, wherein nickel is localized in said conductor pattern. 前記セラミックス基板は、半導体装置用パッケージに用いられることを特徴とする請求項１又は２に記載のセラミックス基板。 3. The ceramic substrate according to claim 1, wherein the ceramic substrate is used for a semiconductor device package. 基板本体と、
前記基板本体に内設された静電電極と、
を有し、
前記基板本体は、酸化アルミニウムからなるセラミックスであり、
前記静電電極は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であり、
前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上であること、
を特徴とする静電チャック。 a substrate body;
an electrostatic electrode provided inside the substrate body;
has
The substrate body is a ceramic made of aluminum oxide,
The electrostatic electrode is a sintered body containing tungsten as a main component and containing nickel oxide, aluminum oxide and silicon dioxide,
The substrate body has a purity of 99.5% or more of the aluminum oxide ,
An electrostatic chuck characterized by: ニッケルは、前記静電電極に局在していることを特徴とする請求項４に記載の静電チャック。 5. The electrostatic chuck of claim 4, wherein nickel is localized on the electrostatic electrode. 前記静電電極は、前記タングステンに対して酸化ニッケルの添加量が０．２～１．０ｗｔ％である導電性ペーストを焼成した焼成体であることを特徴とする請求項４又は５に記載の静電チャック。 6. The electrostatic electrode according to claim 4, wherein the electrostatic electrode is a fired body obtained by firing a conductive paste containing nickel oxide in an amount of 0.2 to 1.0 wt % with respect to the tungsten. electrostatic chuck. 前記静電電極は、前記タングステンに対して酸化アルミニウムの添加量が０．２～３．０ｗｔ％、二酸化ケイ素の添加量が０．２～３．０ｗｔ％である導電性ペーストを焼成した焼成体であることを特徴とする請求項４～６の何れか一項に記載の静電チャック。 The electrostatic electrode is a fired body obtained by firing a conductive paste in which the added amount of aluminum oxide is 0.2 to 3.0 wt% and the added amount of silicon dioxide is 0.2 to 3.0 wt% with respect to the tungsten. The electrostatic chuck according to any one of claims 4 to 6, characterized in that: 前記基板本体は、相対密度が９８％以上であることを特徴とする請求項４～７の何れか一項に記載の静電チャック。 The electrostatic chuck according to any one of claims 4 to 7 , wherein the substrate body has a relative density of 98% or more. 前記基板本体は、酸化アルミニウムの平均粒子径が１．０μｍ～３．０μｍであることを特徴とする請求項４～８の何れか一項に記載の静電チャック。 The electrostatic chuck according to any one of claims 4 to 8 , wherein the substrate body contains aluminum oxide having an average particle size of 1.0 µm to 3.0 µm. 基板本体と、前記基板本体に内設された静電電極とを有する静電チャックの製造方法であって、
焼結助剤を含まない酸化アルミニウムと、有機材料の混合物からなるグリーンシートの上面に、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストにより導電体パターンを形成する工程と、
前記グリーンシート及び前記導電体パターンを焼成して前記基板本体及び前記静電電極を形成する工程と、を有し、
前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上であること、
を特徴とする静電チャックの製造方法。 A method for manufacturing an electrostatic chuck having a substrate body and an electrostatic electrode provided inside the substrate body, the method comprising:
A conductor pattern is formed on the upper surface of a green sheet made of a mixture of aluminum oxide containing no sintering aid and an organic material using a conductive paste containing tungsten as a main component and nickel oxide, aluminum oxide, and silicon dioxide added. process and
sintering the green sheet and the conductor pattern to form the substrate body and the electrostatic electrode ;
The substrate body has a purity of 99.5% or more of the aluminum oxide,
A method of manufacturing an electrostatic chuck, characterized by: 前記導電性ペーストは、前記タングステンに対して酸化ニッケルの添加量が０．２～１．０ｗｔ％であること、を特徴とする請求項１０に記載の静電チャックの製造方法。 11. The method of manufacturing an electrostatic chuck according to claim 10 , wherein the conductive paste contains nickel oxide in an amount of 0.2 to 1.0 wt % with respect to the tungsten. 前記導電性ペーストは、前記タングステンに対して酸化アルミニウムの添加量が０．２～３．０ｗｔ％、二酸化ケイ素の添加量が０．２～３．０ｗｔ％であること、を特徴とする請求項１０又は１１に記載の静電チャックの製造方法。 2. The conductive paste according to claim 1, wherein the amount of aluminum oxide added to the tungsten is 0.2 to 3.0 wt %, and the amount of silicon dioxide added is 0.2 to 3.0 wt %. 12. The method for manufacturing an electrostatic chuck according to 10 or 11 .
JP2019147509A 2018-09-05 2019-08-09 Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck Active JP7306915B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/555,011 US11177152B2 (en) 2018-09-05 2019-08-29 Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
TW108131715A TW202031625A (en) 2018-09-05 2019-09-03 Ceramics substrate and electrostatic chuck
KR1020190108637A KR102659507B1 (en) 2018-09-05 2019-09-03 Ceramics substrate and electrostatic chuck
CN201910837265.XA CN110880471A (en) 2018-09-05 2019-09-05 Ceramic substrate and electrostatic chuck

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018165830 2018-09-05
JP2018165830 2018-09-05

Publications (2)

Publication Number Publication Date
JP2020043336A JP2020043336A (en) 2020-03-19
JP7306915B2 true JP7306915B2 (en) 2023-07-11

Family

ID=69799411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147509A Active JP7306915B2 (en) 2018-09-05 2019-08-09 Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck

Country Status (2)

Country Link
JP (1) JP7306915B2 (en)
TW (1) TW202031625A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449768B2 (en) 2020-04-23 2024-03-14 新光電気工業株式会社 Ceramic substrates and their manufacturing methods, electrostatic chucks, substrate fixing devices, packages for semiconductor devices
JP2023141972A (en) 2022-03-24 2023-10-05 新光電気工業株式会社 Ceramic substrate, manufacturing method for the same, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2023170413A (en) 2022-05-19 2023-12-01 新光電気工業株式会社 Ceramic substrate and manufacturing method thereof, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2024020855A (en) 2022-08-02 2024-02-15 新光電気工業株式会社 Electrostatic chuck, substrate fixing device, paste

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230287A (en) 1999-11-25 2001-08-24 Ibiden Co Ltd Wafer prober and testing stage used therefor
JP2003289027A (en) 2002-11-26 2003-10-10 Ibiden Co Ltd Ceramic board
JP2017059771A (en) 2015-09-18 2017-03-23 住友大阪セメント株式会社 Electrostatic chuck device and manufacturing method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331779A (en) * 1991-05-08 1992-11-19 Nippon Steel Corp Method for metallizing oxide based ceramics
JPH06290635A (en) * 1993-04-01 1994-10-18 Toray Ind Inc Photosensitive conductive paste

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230287A (en) 1999-11-25 2001-08-24 Ibiden Co Ltd Wafer prober and testing stage used therefor
JP2003289027A (en) 2002-11-26 2003-10-10 Ibiden Co Ltd Ceramic board
JP2017059771A (en) 2015-09-18 2017-03-23 住友大阪セメント株式会社 Electrostatic chuck device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20200027897A (en) 2020-03-13
JP2020043336A (en) 2020-03-19
TW202031625A (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP7306915B2 (en) Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck
US6891263B2 (en) Ceramic substrate for a semiconductor production/inspection device
TW442888B (en) Electrostatic holding apparatus and method of producing the same
JP2000077508A (en) Electrostatic chuck
KR20020092967A (en) Ceramic substrate and its production method
KR20170023965A (en) Electrostatic chuck
US6122159A (en) Electrostatic holding apparatus
US11177152B2 (en) Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
WO2001006559A1 (en) Wafer prober
US11417558B2 (en) Ceramics substrate, method of manufacturing the same, electrostatic chuck, substrate fixing device, and semiconductor device package
JP2000332090A (en) Electrostatic chuck
JP2001077185A (en) Electrostatic chuck and its manufacture
KR102659507B1 (en) Ceramics substrate and electrostatic chuck
JP7422024B2 (en) Ceramic structures, electrostatic chucks, substrate fixing devices
JP7312712B2 (en) Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck
JP2001358207A (en) Silicon wafer support member
JP2005032842A (en) Electrode structure and ceramic joint
JP2001319967A (en) Method for manufacturing ceramic substrate
JP2003188247A (en) Electrostatic chuck and manufacturing method thereof
JP2001237304A (en) Ceramic substrate for semiconductor manufacturing/ inspecting device
JP2023141972A (en) Ceramic substrate, manufacturing method for the same, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2023170413A (en) Ceramic substrate and manufacturing method thereof, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2001308168A (en) Ceramic substrate for semiconductor manufacturing and inspecting device
JP2004111982A (en) Wafer prober

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220310

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7306915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150