JP7304825B2 - 半導体試験装置、半導体試験方法および半導体装置の製造方法 - Google Patents
半導体試験装置、半導体試験方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7304825B2 JP7304825B2 JP2020003427A JP2020003427A JP7304825B2 JP 7304825 B2 JP7304825 B2 JP 7304825B2 JP 2020003427 A JP2020003427 A JP 2020003427A JP 2020003427 A JP2020003427 A JP 2020003427A JP 7304825 B2 JP7304825 B2 JP 7304825B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- semiconductor
- probe
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
(半導体試験装置の構成)
図1は、実施の形態1に係る半導体試験装置の構成を示す回路図である。実施の形態1に係る半導体試験装置110は、被検体である半導体スイッチング素子を有する試験体100のスイッチング試験などの動特性を試験するための装置である。以下の説明では、半導体試験装置110を単に「試験装置110」とも称する。
第1構成例に係る試験体100は、主回路として、高圧側主電極51と低圧側主電極52との間に入力される直流電力を三相交流電力に変換するフルブリッジ型の三相インバータ回路10と、三相出力電極20(U相出力電極20_1、V相出力電極20_2、W相出力電極20_3)と、三相インバータ回路10を制御するための制御部21と、コンデンサ22と、放電抵抗23とを備える。
次に、実施の形態1に係る半導体試験装置110の動作について説明する。
図4は、実施の形態2に係る半導体試験方法の処理手順を説明するためのフローチャートである。図4には、IGBT1を被検体としたときのスイッチング試験の処理手順が例示される。
(試験体の第2構成例)
図5は、実施の形態3に係る半導体試験装置の構成を示す回路図である。図5を参照して、実施の形態3に係る半導体試験装置110は、図1に示した実施の形態1に係る半導体試験装置110と比較して、試験体100の構成が異なる。
(半導体試験装置の構成)
図6は、実施の形態4に係る半導体試験装置の構成を示す回路図である。図6を参照して、実施の形態4に係る半導体試験装置110は、図1に示した実施の形態1に係る半導体試験装置110と比較して、スイッチ33を備えている点が異なる。
次に、図7および図8を用いて、実施の形態4に係る半導体試験装置110の動作について説明する。実施の形態4に係る半導体試験装置110においては、スイッチ33を有することにより、被検体となる半導体スイッチング素子のスイッチング試験の他に、短絡試験を行なうことができる。実施の形態4においては、被検体となる半導体素子をIGBT2とし、IGBT2の短絡試験およびスイッチング試験を行なうものとする。
図7は、実施の形態4に係る半導体試験方法の処理手順を説明するためのフローチャートである。図7には、IGBT2を被検体としたときの短絡試験の処理手順が例示される。
図8は、実施の形態4に係る半導体試験方法の処理手順を説明するためのフローチャートである。図8には、IGBT2を被検体としたときのスイッチング試験の処理手順が例示される。
(試験体の第3構成例)
図9は、実施の形態5に係る半導体試験装置の構成を示す回路図である。図9を参照して、実施の形態5に係る半導体試験装置110は、図1に示した実施の形態1に係る半導体試験装置110と比較して、試験体の構成が異なる。
図10は、実施の形態6に係る半導体試験装置の構成を示す回路図である。図10を参照して、実施の形態6に係る半導体試験装置110は、図9に示した実施の形態5に係る半導体試験装置110と比較して、試験体200に対する試験装置110の接続関係が異なる。
次に、実施の形態6に係る半導体試験装置110の動作について説明する。
上述した実施の形態1~6に係る半導体試験装置110において、制御部31は、図12に示すように、ファンクションジェネレータ310およびパルスジェネレータ312を用いて構成することができる。図12に示す第1構成例では、ファンクションジェネレータ310は、所望の波形および/または所望の周波数を有する信号電圧を発生させる。パルスジェネレータ312は、ファンクションジェネレータ310により生成された信号電圧に基づいて、試験体100(または200)の三相インバータ回路10(昇圧コンバータ回路210を含む)を制御するための制御信号を生成し、生成した制御信号を制御部21へ送信する。
実施の形態7では、上述した実施の形態1~6において試験体100,200となる半導体装置の製造方法について説明する。言い換えれば、実施の形態7では、実施の形態1~6に係る半導体試験方法を製造工程に含む、半導体装置の製造方法を説明する。
Claims (7)
- 第1半導体素子および第2半導体素子の直列回路を有する試験体の特性を試験するための半導体試験装置であって、
前記第1半導体素子および前記第2半導体素子の各々は、正極、負極および制御電極を有しており、前記制御電極に入力される制御信号に応じてオンまたはオフされ、
前記試験体は、
前記第1半導体素子の前記正極と電気的に接続される第1主電極と、
前記第2半導体素子の前記負極と電気的に接続される第2主電極と、
前記直列回路の出力電極と電気的に接続される第3主電極と、
前記第1主電極および前記第2主電極の間に接続されるコンデンサとをさらに有し、
前記半導体試験装置は、
第1プローブ、第2プローブおよび第3プローブと、
前記第1プローブおよび前記第2プローブの間に接続される直流電源と、
前記第1プローブおよび前記第3プローブの間に接続されるインダクタと、
前記制御信号を生成するための制御部とを備え、
前記第1プローブが前記第1主電極に接続され、前記第2プローブが前記第2主電極に接続され、前記第3プローブが前記第3主電極に接続されたとき、前記制御部は、
前記直流電源から供給される直流電圧により前記コンデンサを充電し、
前記コンデンサを充電した後に、前記第1半導体素子をオフ状態に保持し、かつ、前記第2半導体素子をスイッチングするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力し、かつ、
前記スイッチング中に前記第2半導体素子が破壊されたときには、前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力する、半導体試験装置。 - 前記第1プローブおよび前記第3プローブの間に、前記インダクタと直列に接続されるスイッチをさらに備え、
前記第1プローブが前記第1主電極に接続され、前記第2プローブが前記第2主電極に接続され、前記第3プローブが前記第3主電極に接続されたとき、前記制御部は、
前記スイッチをオン状態に保持しながら、前記直流電源から供給される直流電圧により前記コンデンサを充電し、
前記コンデンサを充電した後に、前記第1半導体素子をオフ状態に保持し、かつ、前記第2半導体素子をスイッチングするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力し、かつ、
前記スイッチング中に前記第2半導体素子が破壊されたときには、前記スイッチをオフするとともに、前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力する、請求項1に記載の半導体試験装置。 - 前記第1プローブが前記第1主電極に接続され、前記第2プローブが前記第2主電極に接続され、前記第3プローブが前記第3主電極に接続されたとき、前記制御部は、
前記スイッチをオフ状態に保持しながら、前記直流電源から供給される直流電圧により前記コンデンサを充電し、
前記コンデンサを充電した後に、前記第1半導体素子および前記第2半導体素子をオンするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力する、請求項2に記載の半導体試験装置。 - 第1半導体素子および第2半導体素子の直列回路を有する試験体の特性を試験するための半導体試験方法であって、
前記第1半導体素子および前記第2半導体素子の各々は、正極、負極および制御電極を有しており、前記制御電極に入力される制御信号に応じてオンまたはオフされ、
前記試験体は、
前記第1半導体素子の前記正極と電気的に接続される第1主電極と、
前記第2半導体素子の前記負極と電気的に接続される第2主電極と、
前記直列回路の出力電極と電気的に接続される第3主電極と、
前記第1主電極および前記第2主電極の間に接続されるコンデンサとをさらに有し、
前記半導体試験方法は、
第1プローブおよび第2プローブの間に直流電源を接続し、かつ、前記第1プローブおよび第3プローブの間にインダクタを接続するステップと、
前記第1プローブを前記第1主電極に接続し、前記第2プローブを前記第2主電極に接続し、かつ、前記第3プローブを前記第3主電極に接続するステップと、
前記直流電源から供給される直流電圧により前記コンデンサを充電するステップと、
前記コンデンサを充電した後に、前記第1半導体素子をオフ状態に保持し、かつ、前記第2半導体素子をスイッチングするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力するステップと、
前記スイッチング中に前記第2半導体素子が破壊されたときには、前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力するステップとを備える、半導体試験方法。 - 前記第1プローブおよび前記第3プローブの間に、前記インダクタと直列にスイッチを接続するステップをさらに備え、
前記コンデンサを充電するステップは、前記スイッチをオン状態に保持しながら、前記直流電源から供給される直流電圧により前記コンデンサを充電するステップを含み、
前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力するステップは、前記スイッチをオフするとともに、前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力するステップを含む、請求項4に記載の半導体試験方法。 - 前記コンデンサを充電するステップは、前記スイッチをオフ状態に保持しながら、前記直流電源から供給される直流電圧により前記コンデンサを充電するステップを含み、
前記コンデンサを充電した後に、前記第1半導体素子および前記第2半導体素子をオンするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力するステップをさらに備える、請求項5に記載の半導体試験方法。 - 第1半導体素子および第2半導体素子の直列回路を有する半導体装置の製造方法であって、
前記直列回路を筐体に実装することにより前記半導体装置を組み立てる工程と、
前記半導体装置の特性を試験する工程と、
前記試験する工程において合格した前記半導体装置を製品化する工程とを備え、
前記第1半導体素子および前記第2半導体素子の各々は、正極、負極および制御電極を有しており、前記制御電極に入力される制御信号に応じてオンまたはオフされ、
前記半導体装置は、
前記第1半導体素子の前記正極と電気的に接続される第1主電極と、
前記第2半導体素子の前記負極と電気的に接続される第2主電極と、
前記直列回路の出力電極と電気的に接続される第3主電極と、
前記第1主電極および前記第2主電極の間に接続されるコンデンサとをさらに有し、
前記試験する工程は、
第1プローブおよび第2プローブの間に直流電源を接続し、かつ、前記第1プローブおよび第3プローブの間にインダクタを接続するステップと、
前記第1プローブを前記第1主電極に接続し、前記第2プローブを前記第2主電極に接続し、かつ、前記第3プローブを前記第3主電極に接続するステップと、
前記直流電源から供給される直流電圧により前記コンデンサを充電するステップと、
前記コンデンサを充電した後に、前記第1半導体素子をオフ状態に保持し、かつ、前記第2半導体素子をスイッチングするための前記制御信号を前記第1半導体素子および前記第2半導体素子の前記制御電極にそれぞれ入力するステップと、
前記スイッチング中に前記第2半導体素子が破壊されたときには、前記第1半導体素子をオンするための前記制御信号を前記第1半導体素子の前記制御電極に入力するステップとを備える、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020003427A JP7304825B2 (ja) | 2020-01-14 | 2020-01-14 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020003427A JP7304825B2 (ja) | 2020-01-14 | 2020-01-14 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021110667A JP2021110667A (ja) | 2021-08-02 |
JP7304825B2 true JP7304825B2 (ja) | 2023-07-07 |
Family
ID=77059662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020003427A Active JP7304825B2 (ja) | 2020-01-14 | 2020-01-14 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7304825B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070208A1 (ja) * | 2022-09-30 | 2024-04-04 | ローム株式会社 | 素子評価装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353795A (ja) | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体保護回路 |
JP2006280193A (ja) | 2005-03-03 | 2006-10-12 | Toyota Motor Corp | 駆動回路の異常判定装置およびこれを備える駆動装置並びに駆動回路の異常判定方法 |
JP2008278291A (ja) | 2007-05-01 | 2008-11-13 | Funai Electric Co Ltd | 他励式インバータ回路及び液晶テレビジョン |
JP2009278791A (ja) | 2008-05-15 | 2009-11-26 | Toyota Motor Corp | 短絡相特定方法 |
JP2013110839A (ja) | 2011-11-21 | 2013-06-06 | Toyota Motor Corp | 電気自動車用のインバータ |
JP2014506778A (ja) | 2011-02-25 | 2014-03-17 | ディーア・アンド・カンパニー | 電力供給前診断を具備した機械システム |
JP2014175643A (ja) | 2013-03-13 | 2014-09-22 | Sharp Corp | 半導体トランジスタのテスト方法 |
US20150097426A1 (en) | 2013-10-04 | 2015-04-09 | Samsung Sdi Co., Ltd. | Electric vehicle power conversion system |
WO2015198589A1 (ja) | 2014-06-26 | 2015-12-30 | 株式会社デンソー | 半導体素子の検査回路および検査方法 |
JP2018096755A (ja) | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
-
2020
- 2020-01-14 JP JP2020003427A patent/JP7304825B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353795A (ja) | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体保護回路 |
JP2006280193A (ja) | 2005-03-03 | 2006-10-12 | Toyota Motor Corp | 駆動回路の異常判定装置およびこれを備える駆動装置並びに駆動回路の異常判定方法 |
JP2008278291A (ja) | 2007-05-01 | 2008-11-13 | Funai Electric Co Ltd | 他励式インバータ回路及び液晶テレビジョン |
JP2009278791A (ja) | 2008-05-15 | 2009-11-26 | Toyota Motor Corp | 短絡相特定方法 |
JP2014506778A (ja) | 2011-02-25 | 2014-03-17 | ディーア・アンド・カンパニー | 電力供給前診断を具備した機械システム |
JP2013110839A (ja) | 2011-11-21 | 2013-06-06 | Toyota Motor Corp | 電気自動車用のインバータ |
JP2014175643A (ja) | 2013-03-13 | 2014-09-22 | Sharp Corp | 半導体トランジスタのテスト方法 |
US20150097426A1 (en) | 2013-10-04 | 2015-04-09 | Samsung Sdi Co., Ltd. | Electric vehicle power conversion system |
WO2015198589A1 (ja) | 2014-06-26 | 2015-12-30 | 株式会社デンソー | 半導体素子の検査回路および検査方法 |
JP2018096755A (ja) | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021110667A (ja) | 2021-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538047B2 (ja) | 電力用素子の故障検出装置 | |
JP5500192B2 (ja) | スイッチング素子の駆動回路 | |
CN106688183B (zh) | 自灭弧式半导体元件的短路保护电路 | |
CN107820664B (zh) | 驱动装置 | |
US8937451B2 (en) | Motor control apparatus which discharges stored charge of DC voltage smoothing capacitor when operation becomes halted | |
JP6822907B2 (ja) | 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機 | |
JP5692185B2 (ja) | 半導体モジュール | |
JP6183460B2 (ja) | インバータ装置 | |
JP2018093684A (ja) | 半導体装置および電力変換装置 | |
JP4930866B2 (ja) | 電力用素子の故障検出装置 | |
JP7304825B2 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
KR20180117182A (ko) | Dc-dc 전압 컨버터의 진단 시스템 | |
JP2019088084A (ja) | 判定装置 | |
JPWO2014188538A1 (ja) | 電力変換装置 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP7375566B2 (ja) | 電圧制御型電力用半導体素子の負荷耐量試験方法および負荷耐量試験装置 | |
CN108684213B (zh) | 半导体模块、在半导体模块中使用的开关元件的选定方法以及开关元件的芯片设计方法 | |
JP7370459B2 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
JP6888395B2 (ja) | スイッチの駆動回路 | |
JP2020182334A (ja) | 駆動回路 | |
JPWO2020121419A1 (ja) | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール | |
JP4848714B2 (ja) | 半導体電力変換装置 | |
JP2014175643A (ja) | 半導体トランジスタのテスト方法 | |
JP6753348B2 (ja) | スイッチング素子の駆動回路 | |
EP3376660A1 (en) | Control device, inverter, control method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7304825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |