JP7302926B2 - 積層セラミックキャパシタ - Google Patents
積層セラミックキャパシタ Download PDFInfo
- Publication number
- JP7302926B2 JP7302926B2 JP2018208764A JP2018208764A JP7302926B2 JP 7302926 B2 JP7302926 B2 JP 7302926B2 JP 2018208764 A JP2018208764 A JP 2018208764A JP 2018208764 A JP2018208764 A JP 2018208764A JP 7302926 B2 JP7302926 B2 JP 7302926B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- multilayer ceramic
- electrode
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 41
- 238000007747 plating Methods 0.000 claims description 246
- 229910000765 intermetallic Inorganic materials 0.000 claims description 18
- 229910020938 Sn-Ni Inorganic materials 0.000 claims description 13
- 229910008937 Sn—Ni Inorganic materials 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 47
- 239000000919 ceramic Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000002776 aggregation Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は積層セラミックキャパシタに関する。
積層セラミックキャパシタ（Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、小型でありながら高容量が保証され、実装が容易であるという利点により、通信、コンピュータ、家電、自動車などの産業で用いられる重要なチップ部品であり、特に、携帯電話、コンピュータ、デジタルＴＶなどの各種電気、電子、情報通信機器に用いられる核心受動素子である。
近年、モバイル（ｍｏｂｉｌｅ）機器、ウェアラブル（ｗｅａｒａｂｌｅ）機器などの需要が増加するにつれて、様々な気候や環境下で使用できるように、積層セラミックキャパシタの耐湿信頼性を確保することがますます重要となっている。
一般的には、積層セラミックキャパシタの外部電極の電極層上にＮｉめっき層及びＳｎめっき層をめっきして耐湿信頼性を確保していた。しかし、一般的なめっき方法を用いる場合、電極層の切れ、電極層に含まれているガラスが外部に突出するガラスビーディング（ｇｌａｓｓ ｂｅａｄｉｎｇ）現象などにより、めっき不連続が発生するという問題があった。めっき不連続が発生した部位は水分浸透の経路となって、耐湿信頼性を低下させる恐れがある。
本発明の一目的は、めっき不連続を抑制して耐湿信頼性に優れた積層セラミックキャパシタを提供することにある。
本発明の一実施形態は、誘電体層及び内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記外部電極は、上記内部電極と接触する電極層と、上記電極層上に配置される第１めっき部と、上記第１めっき部上に配置される第２めっき部と、を含み、上記第１めっき部は、Ｓｎめっき層及びＮｉめっき層が交互に配置された複数のめっき層を含む、積層セラミックキャパシタを提供する。
本発明の他の一実施形態は、誘電体層及び内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記外部電極は、上記内部電極と接触する電極層と、上記電極層上に配置される第１めっき部と、上記第１めっき部上に配置される第２めっき部と、を含み、上記第１めっき部は、Ｓｎめっき層及びＮｉめっき層が交互に配置された複数のめっき層を含み、上記第１めっき部のＳｎめっき層とＮｉめっき層との間の界面にＳｎ－Ｎｉ金属間化合物層が配置される、積層セラミックキャパシタを提供する。
本発明のさらに他の一実施形態は、誘電体層及び内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記外部電極は、上記内部電極と接触する電極層と、上記電極層上に配置され、Ｓｎ、Ｎｉ、及びＳｎ－Ｎｉ金属間化合物を含む第１めっき部と、上記第１めっき部上に配置される第２めっき部と、を含む、積層セラミックキャパシタを提供する。
本発明の一実施形態によると、複数のめっき層を含む第１めっき部を電極層と第２めっき部との間に配置させることにより、めっき不連続を抑制して耐湿信頼性に優れた積層セラミックキャパシタを提供できるという効果がある。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。また、各実施形態の図面に示された同一の思想の範囲内において機能が同一である構成要素に対しては、同一の参照符号を使用して説明する。
そして、本発明を明確に説明するために、図面において説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
図１は本発明の第１～第４実施形態による積層セラミックキャパシタを概略的に示した斜視図である。図２は図１のＩ－Ｉ'線に沿った断面図を概略的に示した図である。図３は積層セラミックキャパシタの本体を製作するための内部電極が印刷されたセラミックグリーンシートを示したものである。
図１～図３を参照すると、本発明の積層セラミックキャパシタ１００は、本体１１０及び外部電極１３０、１４０を含む。
本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部として、活性領域の上下部にそれぞれ形成される上部及び下部カバー１１２、１１３と、を含むことができる。
本発明の一実施形態において、本体１１０は、形状において特に制限はないが、実質的に六面体形状であることができる。
即ち、本体１１０は、内部電極の配置による厚さの差及び角部の研磨により、完全な六面体形状ではないが、実質的に六面体に近い形状を有することができる。
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面において、Ｘ方向は第１方向又は長さ方向、Ｙ方向は第２方向又は幅方向、Ｚ方向は第３方向、厚さ方向又は積層方向と定義することができる。
また、本体１１０において、Ｚ方向に互いに対向する両面を第１及び第２面１、２と定義し、第１及び第２面１、２と連結され、Ｘ方向に互いに対向する両面を第３及び第４面３、４と定義し、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つＹ方向に互いに対向する両面を第５及び第６面５、６と定義する。このとき、第１面１は実装面となり得る。
上記活性領域は、複数の誘電体層１１１と、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２が交互に積層される構造からなることができる。図３を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシート（ａ）及び第２内部電極１２２が印刷されたセラミックグリーンシート（ｂ）を交互に積層した後、焼成して形成することができる。
本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
誘電体層１１１を形成する原料は、十分な静電容量が得られる限り、特に限定されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）系粉末又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されない。誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
このとき、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更することができ、本体１１０の大きさと容量を考慮して、１層の厚さは、焼成後０．１～１０μｍとなるように構成することができるが、本発明はこれに限定されない。
第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで互いに対向するように配置されることができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であって、誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さに印刷し、誘電体層１１１を挟んで誘電体層１１１の積層方向に沿って本体１１０の第３及び第４面３、４を介して交互に露出するように形成されることができ、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
かかる第１及び第２内部電極１２１、１２２は、本体の第３及び第４面３、４に形成された電極層１３１、１４１を介して、第１及び第２外部電極１３０、１４０とそれぞれ電気的に連結されることができる。
したがって、第１及び第２外部電極１３０、１４０に電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。このとき、積層セラミックキャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２が互いに重なる領域の面積と比例する。
第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。例えば、本体１１０の大きさと容量を考慮して、０．２～１．０μｍの範囲内にあるように決定されることができるが、本発明はこれに限定されない。
また、第１及び第２内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はそれらの合金であることができるが、本発明はこれに限定されない。
上部及び下部カバー１１２、１１３は、内部電極を含まないことを除き、上記活性領域の誘電体層１１１と同一の材料及び構成を有することができる。
即ち、上部及び下部カバー１１２、１１３は、単一の誘電体層又は２つ以上の誘電体層を上記活性領域の上下面にそれぞれＺ方向に積層して形成されたものと見なすことができ、基本的には物理的又は化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
第１及び第２外部電極１３０、１４０は、電極層１３１、１４１、第１めっき部１３２、１４２、及び第２めっき部１３３、１４３をそれぞれ含むことができる。
このとき、第１及び第２外部電極１３０、１４０は、本体１１０の第３及び第４面３、４から本体１１０の第１及び第２面１、２の一部までそれぞれ延長されるように形成されることができる。また、第１及び第２外部電極１３０、１４０は、本体１１０の第３及び第４面３、４から本体の第５及び第６面５、６の一部までそれぞれ延長されるように形成されることができる。
電極層１３１、１４１は、本体１１０と外部電極１３０、１４０を機械的に接合させる役割を果たし、さらに、内部電極１２１、１２２と外部電極１３０、１４０を電気的及び機械的に接合させる役割を果たす。
電極層１３１、１４１の形成方法は、特に制限する必要はなく、電極層１３１、１４１は、導電性金属及びガラスを含むペーストを用いて形成された焼成電極であるか、又は導電性金属及びベース樹脂を含むペーストを用いて形成された樹脂系電極であることができる。また、電極層１３１、１４１は、無電解めっき法、スパッタリング工法、又は原子層堆積方法を利用して形成されることもできる。
但し、電極層１３１、１４１が導電性金属及びガラス（ｇｌａｓｓ）を含む焼成電極である場合には、電極層の切れ、電極層に含まれているガラスが外部に突出するガラスビーディング（ｇｌａｓｓ ｂｅａｄｉｎｇ）現象などにより、一般的なめっき方法ではめっき不連続が発生する確率が高い。したがって、電極層が焼成電極である場合に、後述するように、本発明による耐湿信頼性向上効果がより顕著に現れる。
導電性金属及びガラス（ｇｌａｓｓ）を含む焼成電極は、導電性金属及びガラス（ｇｌａｓｓ）を含むペーストを塗布した後、焼成して形成したものであることができる。
ガラスは、本体１１０と外部電極１３０、１４０を機械的に接合させる役割を果たし、導電性金属は、内部電極１２１、１２２と外部電極１３０、１４０を電気的及び機械的に接合させる役割を果たす。このとき、導電性金属はＣｕであることができる。
図４～図７は本発明の第１～第４実施形態による図２のＡ部分をそれぞれ拡大した図である。
上記Ａ領域は、第１外部電極１３０の一部を拡大して示したものであるが、第１外部電極１３０は、第１内部電極１２１と電気的に接続され、第２外部電極１３０は、第２内部電極１２２と接続されるという点において相違するだけで、第１外部電極１３０と第２外部電極１４０の構成は類似する。以下、第１外部電極１３０を基準として説明するが、これは第２外部電極１４０に関する説明を含むものと見なす。
以下、図４及び図５を参照して、本発明の第１実施形態及び第２実施形態による第１及び第２めっき部について詳細に説明する。
まず、図４を参照すると、本発明の第１実施形態による第１めっき部１３２は、Ｓｎめっき層１３２ａ及びＮｉめっき層１３２ｂが交互に配置された複数のめっき層を含む。また、第２めっき部１３３は、従来の一般的なめっき層であることができ、Ｎｉめっき層１３３ｂ及びＳｎめっき層１３３ａを含むことができる。
一般に、積層セラミックキャパシタの外部電極のめっき層は、図４に示された第２めっき部１３３のように、Ｎｉめっき層１３３ｂ及び上記Ｎｉめっき層１３３ｂ上に形成されたＳｎめっき層１３３ａで構成され、電極層上にＮｉめっき及びＳｎめっきを順次行ってめっき層を形成する。
このような従来の一般的なめっき層は、電極層の切れ、電極層に含まれているガラスが外部に突出するガラスビーディング（ｇｌａｓｓ ｂｅａｄｉｎｇ）現象などにより、めっき不連続が発生するという問題があり、めっき不連続が発生した部位は水分浸透の経路となって、耐湿信頼性を低下させる恐れがあった。めっき不連続は、Ｓｎめっき時にはＳｎが主に横方向に成長するが、Ｎｉめっき時にはＮｉが主に縦方向に成長することから発生する。つまり、Ｓｎは、めっき時に本体の一面を覆うように本体の一面と平行な方向（主に横方向）に成長するため、めっき不連続が殆ど発生しないが、Ｎｉは、めっき時に本体の一面と垂直な方向（主に縦方向）に成長するため、めっき不連続が発生しやすい。また、Ｎｉめっきがされていない部分の間隔が広い場合、Ｓｎめっきが横方向に成長するにも関わらず、Ｓｎめっきが不連続になり得る。
これに対し、本発明では、第１めっき部１３２が、めっき時に横方向に成長するＳｎめっき層１３２ａ及びめっき時に縦方向に成長するＮｉめっき層１３２ｂが交互に配置された複数のめっき層を含むため、めっき不連続を抑制することができる。
めっき不連続を抑制するためには、横方向に成長するＳｎめっき層をプレめっき層として追加する方案を考慮してみることができる。つまり、第１めっき部をＳｎめっき層とし、第１めっき部上に従来の一般的なめっき層である第２めっき部を形成する方案を考慮してみることができる。しかし、Ｓｎめっき層のみで第１めっき部を構成してめっき不連続を抑制するためには、第１めっき部のＳｎめっき層が一定以上の厚さを確保しなければならず、第１めっき部のＳｎめっき層の厚さが厚くなることによって、第１めっき部と電極層との結合力が低下する恐れがある。また、積層セラミックキャパシタを基板に接合する際にリフロー（Ｒｅｆｌｏｗ）工程でＳｎ凝集が発生する恐れがある。リフロー（Ｒｅｆｌｏｗ）とは、基板と積層セラミックキャパシタの電気的接続を行うために、熱処理を用いて半田クリームを溶融させ、積層セラミックキャパシタが基板に安定して接合されるようにする工程を意味する。
これに対し、本発明では、電極層１３１上にＳｎめっき層１３２ａ及びＮｉめっき層１３２ｂを交互に配置することで、めっき不連続が抑制された第１めっき部１３２を形成し、このようにめっき不連続が抑制された第１めっき部１３２上に従来の一般的なめっき層である第２めっき部１３３を形成することにより、第２めっき部１３３のめっき不連続も抑制することができる。また、Ｓｎめっき層１３２ａ及びＮｉめっき層１３２ｂが交互に配置される構造であるため、リフロー（Ｒｅｆｌｏｗ）時に発生するＳｎ凝集も抑制することができる。
一方、第１めっき部の複数のめっき層のうち電極層と接するように配置されるめっき層は、Ｓｎめっき層であることができる。Ｓｎめっき層が電極層上で横方向に成長することにより、不連続にめっきされることなく形成されることができる。
また、図４に示されたように、本発明の第１実施形態による第１めっき部１３２は、電極層上に順次配置されるＳｎめっき層１３２ａ、Ｎｉめっき層１３２ｂ、及びＳｎめっき層１３２ａからなることができる。
また、図５に示されたように、本発明の第２実施形態による第１めっき部１３２'は、電極層上に順次配置されるＳｎめっき層１３２ａ、Ｎｉめっき層１３２ｂ、Ｓｎめっき層１３２ａ、Ｎｉめっき層１３２ｂ、及びＳｎめっき層１３２ａからなることができる。
一方、第１めっき部１３２の厚さは、上記第２めっき部１３３の厚さより薄くてもよい。第１めっき部１３２の厚さが第２めっき部１３３の厚さより厚くなる場合には、積層セラミックキャパシタの体積が大きくなり、単位体積当たりの容量が低下する恐れがある。
第１めっき部１３２の厚さは、第２めっき部１３３の厚さの１／２以下であることがより好ましい。
また、第１めっき部のＳｎめっき層１３２ａの厚さは０．１～１μｍであることができる。
第１めっき部のＳｎめっき層１３２ａの厚さが０．１μｍ未満の場合には、Ｓｎめっき層の連続性が低下し、Ｓｎめっき層上のＮｉめっき層が不連続になる恐れがあるため、めっき不連続の抑制効果が不十分となり得る。
これに対し、第１めっき部のＳｎめっき層１３２ａの厚さが１μｍを超える場合には、積層セラミックキャパシタをリフロー半田付け（Ｒｅｆｌｏｗ ｓｏｌｄｅｒｉｎｇ）で基板に接合する際にＳｎ凝集が発生し得る。Ｓｎ凝集が発生する場合、第１めっき部のＳｎめっき層１３２ａには気孔が形成され得るため、このような気孔が水分浸透経路となる恐れがある。
一方、第１めっき部のＮｉめっき層１３２ｂの厚さは、特に限定する必要はないが、本体１１０の大きさを考慮して１～５μｍに制御することができる。
下記表１は、Ｓｎめっき層及びＮｉめっき層の厚さによるめっき不連続及びＳｎめっき凝集に対する実験データである。
セラミック本体を準備した後、セラミック本体の長さ方向の両面にＣｕ粉末及びガラス（ｇｌａｓｓ）を含むペーストを塗布した後に焼成して電極層を形成した。その次に、１次Ｓｎめっき層、Ｎｉめっき層、及び２次Ｓｎめっき層が下記表１に記載された厚さを有するように、電極層上に１次Ｓｎめっき、Ｎｉめっき、及び２次Ｓｎめっきを順次行って第１めっき部を形成した。その後、第１めっき部上にＮｉめっき及びＳｎめっきを順次行い、下記表２に記載された厚さを有するＮｉめっき層及びＳｎめっき層からなる第２めっき部を形成して積層セラミックキャパシタを製造した。但し、試験番号１は、第１めっき部を形成せずに電極層上に第２めっき部のみを形成したものである。
めっき不連続の発生率は、それぞれ１００個のサンプルに対してめっきを完了した後、第１及び第２めっき部の断面を分析し、Ｎｉめっき層に不連続が発生したか否かを測定した。
Ｓｎめっき凝集不良率は、それぞれ１００個のサンプルに対してリフロー（Ｒｅｆｌｏｗ）した後、第１めっき部のＳｎめっき層に気孔が形成されたか否かを測定した。
試験番号１の場合、第１めっき部を形成しなかったため、めっき不連続の発生率が４０％と、耐湿信頼性に劣った。
試験番号２の場合、１次Ｓｎめっき層の厚さが１μｍを超え、試験番号５の場合、２次Ｓｎめっき層の厚さが１μｍを超えるため、リフロー（Ｒｅｆｌｏｗ）時にＳｎめっき凝集が発生したことが確認できる。
これに対し、試験番号３及び４の場合、第１めっき部のＳｎめっき層の厚さが０．１～１μｍの範囲を満たし、Ｓｎめっき凝集不良が発生しなかった。
上述のように、第１めっき部１３２は、第２めっき部１３３のめっき不連続を防止するための役割を果たし、第２めっき部１３３は、従来のめっき層に該当する構成であることができる。したがって、第２めっき部１３３は、第１めっき部１３２上に順次配置されたＮｉめっき層１３３ｂ及びＳｎめっき層１３３ａを含むことができる。この場合、第１めっき部１３２の複数のめっき層のうち第２めっき部１３３と接するように配置されるめっき層は、Ｓｎめっき層であることができる。即ち、第１めっき部１３２の複数のめっき層において、最初及び最後に配置されるめっき層はＳｎめっき層であることができる。
また、第２めっき部のＮｉめっき層１３３ｂの厚さは１～１０μｍであり、上記第２めっき部のＳｎめっき層１３３ａの厚さは１～１０μｍであることができる。但し、これに限定されるものではなく、キャパシタのサイズに応じて、第２めっき部のＮｉめっき層１３３ｂの厚さ及びＳｎめっき層１３３ａの厚さを調節することができる。
以下、図６及び図７を参照して、本発明の第３及び第４実施形態について詳細に説明する。但し、上述の説明と重複する部分は省略する。
図６は本発明の第３実施形態による図２のＡ部分を拡大した図である。
図６を参照すると、本発明の第３実施形態による場合、第１めっき部１３２''は、Ｓｎめっき層１３２ａ及びＮｉめっき層１３２ｂが交互に配置された複数のめっき層を含み、第１めっき部のＳｎめっき層１３２ａとＮｉめっき層１３２ｂとの間の界面にＳｎ－Ｎｉ金属間化合物層１３２ｃが配置される。
かかるＳｎ－Ｎｉ金属間化合物層１３２ｃは、リフロー（Ｒｅｆｌｏｗ）時にＳｎめっき層１３２ａとＮｉめっき層１３２ｂとの間の界面でＳｎとＮｉが相互拡散することにより形成されたものであることができる。
このとき、Ｓｎ－Ｎｉ金属間化合物層１３２ｃは、Ｓｎ含量が１０～９０ｗｔ％であり、Ｎｉ含量が１０～９０ｗｔ％であることができる。
また、第２めっき部１３３''が第１めっき部上に順次配置されたＮｉめっき層１３３ｂ及びＳｎめっき層１３３ａを含む場合、第２めっき部１３３''のＳｎめっき層１３３ａとＮｉめっき層１３３ｂとの間の界面にもＳｎ－Ｎｉ金属間化合物層１３３ｃが配置され、第１めっき部１３２''と上記第２めっき部１３３''との間の界面にもＳｎ－Ｎｉ金属間化合物層１３２ｄが配置されることができる。
図７は本発明の第４実施形態による図２のＡ部分を拡大した図である。
図７を参照すると、本発明の第４実施形態による場合、第１めっき部１３２'''はＳｎ、Ｎｉ、及びＳｎ－Ｎｉ金属間化合物を含む。
本発明の第４実施形態による第１めっき部１３２'''は、電極層上にＳｎめっき層及びＮｉめっき層が交互に配置されるようにめっきした後、第２めっき部を形成する前に、熱処理によるＳｎとＮｉの相互拡散により各めっき層の境界が確認し難いほど一体化させ、Ｓｎ、Ｎｉ、及びＳｎ－Ｎｉ金属間化合物が混合されている形態となるようにすることで形成することができる。
一方、本発明の第４実施形態による第２めっき部１３３は、第１及び第２実施形態の第２めっき部のように、第１めっき部上に順次配置されたＮｉめっき層１３３ｂ及びＳｎめっき層１３３ａを含むことができる。
また、本発明の第４実施形態による第２めっき部は、第３実施形態の第２めっき部のように、第２めっき部のＳｎめっき層とＮｉめっき層との間の界面にもＳｎ－Ｎｉ金属間化合物層が配置され、第１めっき部と上記第２めっき部との間の界面にもＳｎ－Ｎｉ金属間化合物層が配置された形態であることもできる。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 積層セラミックキャパシタ
１１０ 本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３０、１４０ 第１及び第２外部電極
１３１、１４１ 電極層
１３２ 第１めっき部
１３３ 第２めっき部
１１０ 本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３０、１４０ 第１及び第２外部電極
１３１、１４１ 電極層
１３２ 第１めっき部
１３３ 第２めっき部
Claims (18)
- 誘電体層及び内部電極を含む本体と、前記本体に配置される外部電極と、を含み、
前記外部電極は、
前記内部電極と連結される電極層と、
前記電極層上に配置される第１めっき部と、
前記第１めっき部上に配置される第２めっき部と、を含み、
前記第１めっき部は、Ｓｎめっき層及びＮｉめっき層が交互に配置された複数のめっき層を含み、前記第１めっき部の複数のめっき層のうち前記電極層と接するように配置されるめっき層は、Ｓｎめっき層である、積層セラミックキャパシタ。 - 前記第１めっき部の複数のめっき層は、前記電極層上に順次配置されるＳｎめっき層、Ｎｉめっき層、及びＳｎめっき層からなる、請求項１に記載の積層セラミックキャパシタ。
- 前記第１めっき部の厚さは、前記第２めっき部の厚さより薄い、請求項１または２に記載の積層セラミックキャパシタ。
- 前記第１めっき部の厚さは、前記第２めっき部の厚さの１／２以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１めっき部のＳｎめっき層の厚さは０．１～１μｍである、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第２めっき部は、前記第１めっき部上に順次配置されたＮｉめっき層及びＳｎめっき層を含む、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第２めっき部のＮｉめっき層の厚さは１～１０μｍであり、前記第２めっき部のＳｎめっき層の厚さは１～１０μｍである、請求項６に記載の積層セラミックキャパシタ。
- 前記電極層は、導電性金属及びガラスを含む焼成電極である、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
- 前記内部電極は、前記誘電体層を挟んで交互に配置される第１及び第２内部電極を含み、
前記外部電極は、前記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極を含む、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。 - 誘電体層及び内部電極を含む本体と、前記本体に配置される外部電極と、を含み、
前記外部電極は、
前記内部電極と接触する電極層と、
前記電極層上に配置される第１めっき部と、
前記第１めっき部上に配置される第２めっき部と、を含み、
前記第１めっき部は、Ｓｎめっき層及びＮｉめっき層が交互に配置された複数のめっき層を含み、前記第１めっき部の複数のめっき層のうち前記電極層と接するように配置されるめっき層は、Ｓｎめっき層であり、前記第１めっき部のＳｎめっき層とＮｉめっき層との間の界面にＳｎ－Ｎｉ金属間化合物層が配置される、積層セラミックキャパシタ。 - 前記第１めっき部の厚さは、前記第２めっき部の厚さより薄い、請求項１０に記載の積層セラミックキャパシタ。
- 前記第１めっき部の厚さは、前記第２めっき部の厚さの１／２以下である、請求項１０または１１に記載の積層セラミックキャパシタ。
- 前記Ｓｎ－Ｎｉ金属間化合物層は、Ｓｎ含量が１０～９０ｗｔ％であり、Ｎｉ含量が１０～９０ｗｔ％である、請求項１０から１２のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第２めっき部は、前記第１めっき部上に順次配置されたＮｉめっき層及びＳｎめっき層を含み、
前記第２めっき部のＳｎめっき層とＮｉめっき層との間の界面にＳｎ－Ｎｉ金属間化合物層が配置され、前記第１めっき部と前記第２めっき部との間の界面にＳｎ－Ｎｉ金属間化合物層が配置される、請求項１０から１３のいずれか一項に記載の積層セラミックキャパシタ。 - 誘電体層及び内部電極を含む本体と、前記本体に配置される外部電極と、を含み、
前記外部電極は、
前記内部電極と接触する電極層と、
前記電極層上に配置され、Ｓｎ、Ｎｉ、及びＳｎ－Ｎｉ金属間化合物を混合した状態で含む第１めっき部と、
前記第１めっき部上に配置される第２めっき部と、を含む、積層セラミックキャパシタ。 - 前記第１めっき部は、Ｓｎ含量が１０～９０ｗｔ％であり、Ｎｉ含量が１０～９０ｗｔ％である、請求項１５に記載の積層セラミックキャパシタ。
- 前記第２めっき部は、前記第１めっき部上に順次配置されたＮｉめっき層及びＳｎめっき層を含む、請求項１５または１６に記載の積層セラミックキャパシタ。
- 前記第２めっき部のＳｎめっき層とＮｉめっき層との間の界面にＳｎ－Ｎｉ金属間化合物層が配置され、
前記第１めっき部と前記第２めっき部との間の界面にＳｎ－Ｎｉ金属間化合物層が配置される、請求項１７に記載の積層セラミックキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180075286A KR102142519B1 (ko) | 2018-06-29 | 2018-06-29 | 적층 세라믹 커패시터 |
| KR10-2018-0075286 | 2018-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020004942A JP2020004942A (ja) | 2020-01-09 |
| JP7302926B2 true JP7302926B2 (ja) | 2023-07-04 |
Family
ID=69008378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018208764A Active JP7302926B2 (ja) | 2018-06-29 | 2018-11-06 | 積層セラミックキャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10886066B2 (ja) |
| JP (1) | JP7302926B2 (ja) |
| KR (1) | KR102142519B1 (ja) |
| CN (1) | CN110660586B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102333086B1 (ko) * | 2019-08-19 | 2021-12-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| CN112509812B (zh) * | 2020-11-11 | 2022-05-31 | 上海永铭电子股份有限公司 | 高电压陶瓷电容器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177311A (ja) | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | めっき皮膜及びその形成方法並びに電子部品 |
| JP2012238784A (ja) | 2011-05-13 | 2012-12-06 | Murata Mfg Co Ltd | 電子部品 |
| WO2013132966A1 (ja) | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 電子部品および電子部品と接合対象物との接合構造体の形成方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229192A (ja) * | 2002-02-05 | 2003-08-15 | Auto Network Gijutsu Kenkyusho:Kk | 電食を防止するアルミ電線の端末構造 |
| JP2010242117A (ja) * | 2009-04-01 | 2010-10-28 | Alps Electric Co Ltd | 電気接点およびその製造方法 |
| CN104093888B (zh) | 2012-01-23 | 2016-08-24 | 株式会社村田制作所 | 电子部件及其制造方法 |
| KR101462754B1 (ko) * | 2013-01-24 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법. |
| KR20150008632A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자 부품 |
| KR102076145B1 (ko) * | 2013-08-09 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 |
| KR101514558B1 (ko) * | 2013-10-28 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20140039016A (ko) * | 2014-02-27 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20150118385A (ko) * | 2014-04-14 | 2015-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 |
| CN107004506B (zh) * | 2014-12-19 | 2018-12-28 | 京瓷株式会社 | 层叠型电容器以及安装构造体 |
| KR101659208B1 (ko) * | 2015-02-06 | 2016-09-30 | 삼성전기주식회사 | 적층 세라믹 전자 제품 및 그 제조 방법 |
| US9892854B2 (en) | 2015-03-12 | 2018-02-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing the same |
| JP6679964B2 (ja) * | 2015-03-12 | 2020-04-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6524734B2 (ja) | 2015-03-19 | 2019-06-05 | 株式会社村田製作所 | 電子部品およびこれを備えた電子部品連 |
| KR101792396B1 (ko) * | 2015-10-29 | 2017-11-02 | 삼성전기주식회사 | 커패시터 및 그 제조방법 |
| JP2018067568A (ja) | 2016-10-17 | 2018-04-26 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| KR101831322B1 (ko) | 2017-01-25 | 2018-02-23 | (주)에프엠 | 니켈도금층이 제거된 연성외부전극 제조용 도전성 페이스트 및 이를 포함하는 수동 전자 부품 |
-
2018
- 2018-06-29 KR KR1020180075286A patent/KR102142519B1/ko active IP Right Grant
- 2018-10-26 US US16/171,903 patent/US10886066B2/en active Active
- 2018-11-06 JP JP2018208764A patent/JP7302926B2/ja active Active
- 2018-12-19 CN CN201811556272.4A patent/CN110660586B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177311A (ja) | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | めっき皮膜及びその形成方法並びに電子部品 |
| JP2012238784A (ja) | 2011-05-13 | 2012-12-06 | Murata Mfg Co Ltd | 電子部品 |
| WO2013132966A1 (ja) | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 電子部品および電子部品と接合対象物との接合構造体の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10886066B2 (en) | 2021-01-05 |
| KR20200002124A (ko) | 2020-01-08 |
| JP2020004942A (ja) | 2020-01-09 |
| CN110660586A (zh) | 2020-01-07 |
| KR102142519B1 (ko) | 2020-08-07 |
| US20200006001A1 (en) | 2020-01-02 |
| CN110660586B (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8139342B2 (en) | Laminated electronic component and method for manufacturing the same | |
| KR101462754B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법. | |
| US20170171977A1 (en) | Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon | |
| JP7375289B2 (ja) | 積層セラミック電子部品 | |
| CN109473279B (zh) | 多层陶瓷电容器及其制造方法 | |
| US10879000B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
| JP7302900B2 (ja) | 積層セラミックキャパシタ | |
| JP7235388B2 (ja) | 積層セラミック電子部品 | |
| JP2015057810A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP7111286B2 (ja) | 積層型キャパシタ | |
| JP2021044592A (ja) | 積層型キャパシタ | |
| KR102166129B1 (ko) | 적층 세라믹 커패시터 | |
| US11776746B2 (en) | Multilayer capacitor | |
| US10297386B2 (en) | Multilayer ceramic capacitor and board having the same | |
| JP7302926B2 (ja) | 積層セラミックキャパシタ | |
| US9466424B2 (en) | Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same | |
| US20220165497A1 (en) | Multilayer electronic component | |
| JP7239239B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20190116121A (ko) | 커패시터 부품 | |
| US10923285B2 (en) | Multilayer ceramic electronic component | |
| KR102574416B1 (ko) | 적층 세라믹 전자부품 | |
| JP2023099456A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230616 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7302926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |