JP7298971B2 - 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法 - Google Patents

電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法 Download PDF

Info

Publication number
JP7298971B2
JP7298971B2 JP2018125266A JP2018125266A JP7298971B2 JP 7298971 B2 JP7298971 B2 JP 7298971B2 JP 2018125266 A JP2018125266 A JP 2018125266A JP 2018125266 A JP2018125266 A JP 2018125266A JP 7298971 B2 JP7298971 B2 JP 7298971B2
Authority
JP
Japan
Prior art keywords
electronic device
layer
device package
magnetic particles
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018125266A
Other languages
English (en)
Other versions
JP2019068041A (ja
Inventor
チェン チュン－ハオ
ハン ドン－ホ
ス ハオ－ハン
リー ジェジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2019068041A publication Critical patent/JP2019068041A/ja
Application granted granted Critical
Publication of JP7298971B2 publication Critical patent/JP7298971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

電子デバイス小型化への要求は留まることを知らず、電子部品の小型化および軽量化の必要性に対する圧力が高まっている。コスト、サイズおよび重量を減らそうと、電子デバイスパッケージを製造する際に利用する材料が小型化および軽量化されている。パッケージはその結果、動作中に熱的な力による機械的な歪みの影響を一層受け易くなる。歪みを軽減するべく、補剛材を電子デバイスパッケージに追加する場合がある。補剛材はさまざまな材料で形成され得るが、比強度（すなわち、強度と重量の比）を考えると最もよく選択される材料は金属である。しかし、金属体を持つ補剛材はアンテナとして動作する可能性があり、電磁干渉または無線周波数干渉（ＥＭＩ／ＲＦＩ）の危険性およびシグナルインテグリティが劣化する危険性が高くなる。金属体の補剛材はさらに、中央演算処理装置（ＣＰＵ）が静電放電ノイズの影響を受け易くなる原因となり得ると共に、補剛材の共振周波数で強い信号クロストークを誘発させる可能性がある。ＲＦＩは、パッケージで発生するか、または、他のデバイスで発生する場合があるとしてよく、電子デバイスパッケージの通常動作と干渉する場合がある。
本技術の特徴および利点は、添付図面と組み合わせて参照することで以下に記載する詳細な説明から明らかになるであろう。添付図面は、一例として、当該技術の特徴を図示している。図面は以下の通りである。
実施形態例に係る電子デバイスパッケージの断面図を示すブロック図である。
実施形態例に係る電子デバイスパッケージの上面図を示すブロック図である。
実施形態例に係る電子デバイスパッケージのボンディング層を示すブロック図である。
実施形態例に係る電子デバイスパッケージを示すブロック図である。
実施形態例に係る電子デバイスパッケージおよびアンテナを示すブロック図である。
実施形態例に係るさまざまな電子デバイスパッケージのＲＦＩノイズ結合係数を示すグラフである。
実施形態例に係る電子デバイスパッケージにおいて電磁信号を吸収する方法を示すフロー図である。
実施形態例に係る電子デバイスパッケージを製造する方法を示すフロー図である。
別の実施形態例に係る電子デバイスパッケージを有するコンピュータシステムの例を示すブロック図である。
本技術の実施形態を説明する前に、本開示は本明細書で開示した特定の構造、処理ステップまたは材料に限定されるものではなく、当業者なら認めるであろう均等物を含むよう拡大されるものと理解されたい。また、本明細書で用いる用語は、特定の例または実施形態を説明するために用いられているのみであり、限定することを意図したものではないと理解されたい。複数の異なる図面で同じ参照番号を用いている場合、同じ構成要素を表す。フローチャートおよびプロセスで用いる番号は、ステップおよび動作を説明するうえで明確になるよう記載したものであり、必ずしも特定の順序または順番を意味するものではない。
さらに、説明する特徴、構造または特質は、１または複数の実施形態において任意の適切な方法で組み合わせることが出来る。以下の説明では、本発明のさまざまな実施形態を完全に理解していただくべく、レイアウトの例、距離、ネットワークの例等、具体的且つ詳細な内容を数多く記載する。しかし、当業者であれば、そのような詳細に説明される実施形態は本明細書で記述する発明概念全体を限定するものではなく、単にその代表的なものを記載しているに過ぎないことが分かるであろう。
「ａ」、「ａｎ」および「ｔｈｅ」といった単数形は、この明細書で用いる場合、文脈から明らかにそうでないと分かる場合を除き、複数を示す明らかな根拠となる。このため、例えば、「ａｎ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ（集積回路）」という場合、同様の集積回路を複数含むことを意味する。
本明細書では全体にわたって「ａｎ ｅａｍｐｌｅ（例）」と記載しているが、当該例に関連付けて説明している特定の特徴、構造または特質が少なくとも１つの本技術の実施形態に含まれることを意味する。このため、本明細書では全体にわたって何度も「ｉｎ ａｎ ｅｘａｍｐｌｅ（例において）」または「ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ（実施形態において）」という表現がみられるが、必ずしも全てが同じ実施形態を意味しているものではない。
本明細書で用いる場合、複数の項目、構造要素、構成要素および／または材料は、便宜上、普通のリスト形式で提示するとしてよい。しかし、これらのリストを解釈する際には、当該リストの各項目は別個且つ一意的な項目として個々に特定されるべきである。このため、このようなリストの各項目はいずれも、そうでない旨を指定しない限り、共通グループに含まれるものとして提示されていることだけを根拠に、同じリストに含まれる任意の他の項目の事実上の均等物と解釈されるべきではない。さらに、本明細書においてさまざまな本技術の実施形態および例について言及する場合には、それらのさまざまな構成要素に対する代替物にも言及するとしてよい。このような実施形態、例および代替物は、互いの事実上の均等物と解釈されるべきではなく、本開示における別々の自立した表現と考えるべきであることを理解されたい。
さらに、説明する特徴、構造または特質は、１または複数の実施形態において任意の適切な方法で組み合わせることが出来る。以下の説明では、本技術の実施形態を完全に理解していただくべく、レイアウトの例、距離、ネットワークの例等、具体的且つ詳細な内容を数多く記載する。しかし、当業者であれば、こういった具体的且つ詳細な内容のうち１または複数を省略して、または、他の方法、コンポーネント、レイアウト等を採用して、本技術を実施し得ることを認めるであろう。また、公知の構造、材料または処理は、本開示の態様をあいまいにしないよう、詳細な説明または図示を省略しているとしてもよい。
本願において、「ｃｏｍｐｒｉｓｅｓ（備える、有する、含む）」、「ｃｏｍｐｒｉｓｉｎｇ（備える、有する、含む）」、「ｃｏｎｔａｉｎｉｎｇ（含む）」および「ｈａｖｉｎｇ（備える、有する、含む）」等は、米国特許法で定める意味を持つとしてよく、「ｉｎｃｌｕｄｅｓ（備える、有する、含む）」、「ｉｎｃｌｕｄｉｎｇ（備える、有する、含む）」等を意味するとしてよく、概してオープンエンド（非限定的）な用語と解釈される。「ｃｏｎｓｉｓｔｉｎｇ ｏｆ（から成る）」または「ｃｏｎｓｉｓｔｓ ｏｆ（から成る）」という用語は、クローズドエンド（限定的）な用語であり、これらの用語と組み合わせて具体的に列挙されたコンポーネント、構造、ステップ等のみを含むものであり、同様に米国特許法に応じた決まりである。「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（から本質的に成る）」または「ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（から本質的に成る）」は、米国特許法で一般的に定められた意味を持つ。特に、これらの用語は概してクローズドエンド（制限的）な用語であり、例外的に、これらの用語と関連付けて用いられる項目の基本的且つ新規の特質または機能に大きな影響を与えない追加的な項目、材料、コンポーネント、ステップまたは要素を含めることは認められる。例えば、組成物に含まれているが当該組成物の性質または特質には影響を与えない微量元素は、「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（から本質的に成る）」という用語が用いられている場合には、当該用語に続くリストの項目に明示的に記載されていなくても、存在しても許容されるであろう。この明細書で「ｃｏｍｐｒｉｓｉｎｇ（備える、有する、含む）」または「ｉｎｃｌｕｄｉｎｇ（備える、有する、含む）」等のオープンエンド（非限定的）な用語を用いる場合、「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（から本質的に成る）」という表現および「ｃｏｎｓｉｓｔｉｎｇ ｏｆ（から成る）」という表現も明示的に記載されていることの直接的な根拠となるべきであり、その逆もまた成立するものと理解されたい。
「ｆｉｒｓｔ（第１）」、「ｓｅｃｏｎｄ（第２）」、「ｔｈｉｒｄ（第３）」、「ｆｏｕｒｔｈ（第４）」等の用語は、明細書および請求項で用いている場合、複数の同様の構成要素を区別するために用いられており、特定の順序または時間的な順序を必ずしも説明しているものではない。このように用いられる任意の用語は適切な状況下では置き換えて利用可能であり、本明細書で説明する実施形態は、例えば、本明細書で説明または図示したのとは異なる順序で処理を行うことが可能であると理解されたい。同様に、一連のステップを含むものとして本明細書で方法を説明する場合、本明細書で提示したこれらのステップの順序は、必ずしもこれらのステップを実行し得る唯一の順序ではなく、記載したステップのうち特定のものは省略することが可能であるとしてもよく、および／または、本明細書で説明していない特定の他のステップを当該方法に追加するとしてもよい。
「ｌｅｆｔ（左）」「ｒｉｇｈｔ（右）」「ｆｒｏｎｔ（前方）」「ｂａｃｋ（後方）」「ｔｏｐ（上部）」「ｂｏｔｔｏｍ（底部）」「ｏｖｅｒ（上方）」「ｕｎｄｅｒ（下方）」等の用語は、明細書および請求項において用いられている場合、説明を目的として用いられており、必ずしも永久的な位置関係を説明しているものではない。このように用いられる用語は適切な状況下では置き換えて使用可能であり、本明細書で説明した実施形態は、例えば、本明細書で説明または図示したのとは異なる向きで処理を行うことが可能であると理解されたい。
「ｃｏｕｐｌｅｄ（結合）」という用語は、本明細書で用いる場合、電気的または非電気的な方法で直接的または間接的に接続されていることが定義されている。「ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ（直接結合）」されている物体または要素は、互いに物理的に接触している。本明細書において互いに「ａｄｊａｃｅｎｔ ｔｏ（隣接している）」と説明した物体は、互いに物理的に接触しているとしてもよく、互いに非常に近接しているとしてもよく、または、同じ一般的な領域またはエリアに両方がいるとしてもよく、この表現が用いられている文脈に沿って適宜解釈される。本明細書において「ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ（一実施形態において）」または「ｉｎ ｏｎｅ ａｓｐｅｃｔ（一の態様において）」といった表現を用いる場合、必ずしも全てが同じ実施形態または態様を意味するとは限らない。
本明細書で用いる場合、「ｉｎｃｒｅａｓｅｄ（増加）」「ｄｅｃｒｅａｓｅｄ（減少）」「ｂｅｔｔｅｒ（より良い）」「ｗｏｒｓｅ（より悪い）」「ｈｉｇｈｅｒ（より高い）」「ｌｏｗｅｒ（より低い）」「ｅｎｈａｎｃｅｄ（向上）」「ｍｉｎｉｍｉｚｅｄ（最小限に抑えられた）」「ｒｅｄｕｃｅ（低減）」等の相対的な意味を持つ用語は、公知の技術水準と比較した場合の、または、記載している同等の構造、項目または特徴を持たないデバイス、システム、プロセス等と比較した場合の、周囲または隣接するエリアにおける、一のデバイスまたは複数の同等のデバイスにおける、一のグループまたはクラスにおける、複数のグループまたはクラスにおける他のデバイス、コンポーネントまたは動作との差異が測定可能であるデバイス、コンポーネントまたは動作の特性を意味する。例えば、破損の危険性が「増加した」データ領域は、メモリデバイスのうち、同じメモリデバイスの他の領域よりも書込エラーがより発生し易い領域を意味し得る。このような危険性の増加には、位置、製造プロセス、当該領域に印加されるプログラムパルスの数等、多くの要因が考えられ得る。さらに、具体的に記載した特徴により破損の危険性が「最小限に抑えられた」メモリデバイスは、当該特徴を持たないメモリデバイスと比較した場合の当該特徴を持つメモリデバイスを意味し得る。
「ｓｕｂｓｔａｎｔｉａｌｌｙ（略）」という用語は、本明細書で用いられる場合、動作、特質、特性、状態、構造、項目または結果の度合いまたは程度が完全または完全に近いことを意味する。例えば、「略」包囲されている物体は、当該物体が完全に包囲されているか、または、完全に近い状態で包囲されていることを意味する。絶対的な完全さからどの程度ずれても許容されるかの厳密な値は、場合によっては、具体的な文脈に応じて決まるとしてよい。しかし、一般的に、完全に近いか否かは、絶対的および全面的に完全である場合と同じ結果が全体的に得られるか否かである。「ｓｕｂｓｔａｎｔｉａｌｌｙ（略）」は、動作、特質、特性、状態、構造、項目または結果が完全に、または、完全に近い状態で欠落していることを意味するために否定的な意味で利用する場合にも同様に利用することができる。例えば、粒子が「略存在しない」組成物は、粒子が完全に存在していないか、または、粒子が完全に存在していない場合と同じ効果が得られる程度に完全に近い状態で粒子が存在していない。つまり、ある材料または元素が「略存在しない」組成物は、測定可能な影響がない限りにおいて、実際にはそれを含んでいる場合もある。
本明細書で用いる場合、「ａｂｏｕｔ（約）」という用語は、数値範囲の終点に対する自由度を意味するために用いられ、所与の値が終点を「少し上回る」か、または、「少し下回る」場合があることを意味する。しかし、「ａｂｏｕｔ（約）」という用語が本明細書で特定の数値と組み合わせて用いられている場合であっても、「ａｂｏｕｔ（約）」という用語を除外した厳密な数値の根拠も得られるものと理解されたい。
数量および数値データは本明細書において範囲として表現または提示され得る。このような範囲表記は便利で 簡潔なため利用されているに過ぎないので、範囲の限界値として明示的に記載されている数値のみを含むのではなく、この範囲内に含まれる個々の数値および一部範囲がそれぞれ明示的に記載されているものとして、個々の数値または一部範囲の全てを含むものと柔軟に解釈されるべきと理解されたい。一例として、「約１から約５」という数値範囲は、明示的に記載された約１から約５の値だけでなく、指定された範囲内の個々の値および一部範囲も含むものと解釈されるべきである。このため、この数値範囲に含まれるのは、２、３および４等の個々の値、ならびに、１から３、２から４、および、３から５等の一部範囲であり、同様に、１、１．５、２、２．３、３、３．８、４、４．６、５および５．１のそれぞれも含まれる。
これと同じ原則は、最小値または最大値として１つの数値のみを記載している範囲にも当てはまる。さらに、範囲の広さ、または、説明している特質にかかわらず、このように解釈されるべきである。
本明細書で用いる場合、「ボンディング層」は、２つの対向する面を一緒に保持することが可能な材料の層を意味する。例えば、基板および基板に隣接するよう配置された補剛材の互いに対向する面は、このようなボンディング層を介して一緒に保持されるとしてよい。これによって、基板および補剛材を動かないように一緒に保持するという効果が得られる。接着剤、樹脂、エポキシ等のさまざまなボンディング材料をボンディング層で用いることができる。ボンディング層／材料には、特定の効果を実現するべく、追加の材料を含めることが可能である。一例を挙げると、磁性粒子を含めるとしてよい。
本明細書で用いる場合、「アクティブ層」は、電子デバイスパッケージに含まれ、動作中にＥＭＩ信号またはＲＦＩ信号を発生させる単一層または複層混合物を意味し得る。一部の実施形態において、１または複数のダイ、コンポーネントまたはモジュールがアクティブ層であってもよいし、または、１または複数のダイ、コンポーネントまたはモジュールがアクティブ層に含まれるとしてもよい。
本明細書で用いる場合、「パッケージ基板」および「基板」という用語は、同義語として用いることができ、電子デバイスパッケージのうち、アクティブ層がその上に実装または配設されている構造を意味する。必須ではないが、大半の実施形態において、基板は、アクティブ層と電気的に結合され、マザーボード等の、電子デバイスパッケージをその上に装着しているより大型の構造に対する電気経路を提供するとしてよい。一部の実施形態において、基板は、接地層、誘電層、信号層、ソルダマスク層、導電層または配線等の複数の層を含むとしてよい。 一部の構成では、ＥＭＩ／ＲＦＩ信号を発生させる１または複数の層を基板が含むとしてよい。
本明細書で用いる場合、「ｉｎｔｅｒｆｅｒｅｎｃｅ（干渉）」は、電磁誘導、静電結合、伝導等のメカニズムによって電気回路、デバイス、またはシステムの最適機能に影響を及ぼす外乱を意味する。外乱により、回路、デバイスまたはシステムは、性能が劣化したり、または、機能が停止したりするとしてよい。データ経路の場合、これらの影響はエラーレートの増加からデータ全消失にまで及ぶ可能性がある。干渉の種類には、電磁干渉（ＥＭＩ）または無線周波数干渉（ＲＦＩ）が含まれるとしてよく、このような用語は本明細書において概して同義語として用いられ得る。さらに、本明細書で用いる場合、「干渉信号」または「信号干渉」は、同義語として用いることができ、干渉を発生させ得る信号であればどのような信号（例えば、電磁信号または無線信号）も意味する。一例を挙げると、電磁放射（ＥＭＲ）はＥＭＩ／ＲＦＩを発生させる信号を発生させ得る。これらの種類の信号は、「ＥＭＩ信号」もしくは「ＲＦＩ信号」、または、単に電磁信号または無線周波数信号（ＥＭ信号またはＲＦ信号）と呼ばれるとしてよい。繰り返しになるが、このような用語は概して同義語として用いられ得る。
本明細書で用いる場合、「回路」という用語は、１または複数のソフトウェアまたはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、（共有、専用またはグループ）プロセッサおよび／もしくは（共有、専用またはグループ）メモリ、組み合わせ論理回路、ならびに／または、記載した機能を提供するその他の適切なハードウェアコンポーネントを意味するか、それらの一部であるか、または、それらを含むとしてよい。一部の態様では、回路は、１または複数のソフトウェアまたはファームウェアモジュールにおいて実装されるとしてよく、または、回路に対応付けられている機能は１または複数のソフトウェアまたはファームウェアモジュールによって実装されるとしてよい。一部の態様では、回路はロジックを含むとしてよく、少なくとも部分的にハードウェアで動作可能である。
さまざまな技術、または、そのうち特定の態様もしくは一部は、有形媒体で具現化されるプログラムコード（つまり、命令）の形態を取るとしてもよい。有形媒体は、フロッピー（登録商標）ディスケット、コンパクトディスクリードオンリーメモリ（ＣＤ－ＲＯＭ）、ハードドライブ、一時的もしくは非一時的なコンピュータ可読記憶媒体、または、任意の他の機械可読記憶媒体等である。プログラムコードがコンピュータ等の機械にロードされて実行されると、機械は、さまざまな技術を実施するための装置となる。回路は、ハードウェア、ファームウェア、プログラムコード、実行コード、コンピュータ命令および／またはソフトウェアを含むとしてよい。非一時的コンピュータ可読記憶媒体は、信号を含まないコンピュータ可読記憶媒体であってよい。プログラム可能なコンピュータにおいてプログラムコードを実行する場合、コンピューティングデバイスは、プロセッサ、プロセッサによる読み出しが可能な記憶媒体（揮発性および不揮発性のメモリおよび／または記憶素子を含む）、少なくとも１つの入力デバイス、および、少なくとも１つの出力デバイスを含むとしてよい。揮発性および不揮発性のメモリおよび／または記憶素子は、ランダムアクセスメモリ（ＲＡＭ）、消去可能プログラム可能リードオンリーメモリ（ＥＰＲＯＭ）、フラッシュドライブ、光学ドライブ、磁気ハードドライブ、ソリッドステートドライブまたは電子データを格納するその他の媒体であってよい。ノードおよびワイヤレスデバイスはさらに、送受信モジュール（つまり、送受信機）、カウンタモジュール（つまり、カウンタ）、処理モジュール（つまり、プロセッサ）および／またはクロックモジュール（つまり、クロック）もしくはタイマモジュール（つまり、タイマー）を含むとしてよい。本明細書で説明するさまざまな技術を実装または利用し得る１または複数のプログラムは、アプリケーションプログラミングインターフェース（ＡＰＩ）、リユーザブルコントロール等を利用するとしてよい。このようなプログラムは、コンピュータシステムとの間で通信するべく、高級言語であるプロシージャ言語またはオブジェクト指向型プログラミング言語で実装されるとしてよい。しかし、所望される場合には、アセンブリ言語または機械言語でプログラムを実装するとしてもよい。いずれの場合であっても、言語は、コンパイラ型言語またはインタプリタ型言語であってよく、ハードウェア実装と組み合わせるとしてよい。
本明細書で用いる場合、「プロセッサ」という用語は、汎用プロセッサ、ＶＬＳＩ、ＦＰＧＡ等の専用プロセッサ、または、他の種類の専用プロセッサを含むとしてよく、同様に、無線通信を送信、受信および処理するべく送受信機で用いられるベースバンドプロセッサを含むとしてよい。
本明細書で説明する機能ユニットの多くは、実装の自由性を特に強く強調するべく、モジュールと呼ばれ得ると理解されたい。例えば、モジュールは、カスタマイズされた超大規模集積（ＶＬＳＩ）回路またはゲートアレイ、ロジックチップ、トランジスタまたはその他のディスクリートコンポーネント等の既製の半導体を含むハードウェア回路として実装されるとしてよい。モジュールはまた、フィールドプログラマブルゲートアレイ、プログラマブルアレイロジック、プログラマブルロジックデバイス等のプログラム可能ハードウェアデバイスで実装されるとしてもよい。
モジュールはまた、さまざまな種類のプロセッサで実行させるべくソフトウェアで実装されるとしてもよい。実行コードのうち特定されたモジュールは、例えば、コンピュータ命令の論理ブロックまたは物理ブロックを１または複数を含むとしてよい。コンピュータ命令は、例えば、オブジェクト、プロシージャまたは関数として編成されているとしてよい。しかし、特定されたモジュールの複数の実行ファイルは、物理的に同じ位置にないとしてもよく、複数の異なる位置に格納されているさまざまに異なる命令を含むとしてよい。このような命令は、論理的に一緒にまとめられると、モジュールを構成し、当該モジュールについて記載された目的を実現する。
実際のところ、実行コードのモジュールは、一の命令であってもよいし、または、多くの命令であってもよい。いくつかの異なるコードセグメント、複数の異なるプログラム、および、いくつかのメモリデバイスに分散させているとしてもよい。同様に、演算データは、本明細書ではモジュール内で特定および図示されている場合があるが、任意の適切な形態で具現化され、任意の適切な種類のデータ構造内で編成されるとしてよい。演算データは、一のデータセットとしてまとめられるとしてもよいし、または、複数の異なるストレージデバイス等、複数の異なる場所に分散させるとしてもよい。少なくとも部分的に、システムまたはネットワークにおける単なる電子信号として存在するとしてもよい。モジュールは、受動型または能動型であってよく、所望の機能を実行するよう動作可能なエージェントを含む。
本明細書では全体にわたって「ａｎ ｅｘａｍｐｌｅ（例）」または「ｅｘｅｍｐｌａｒｙ（例示的）」という用語を用いているが、これは、当該例に関連付けて説明している特定の特徴、構造または特質が本技術の少なくとも１つの実施形態に含まれることを意味する。このため、「ｉｎ ａｎ ｅｘａｍｐｌｅ（例において）」という表現または「ｅｘｅｍｐｌａｒｙ（例示的）」という用語が本明細書では全体にわたって何度も見られるが、必ずしも全てが同じ実施形態を意味しているわけではない。
＜実施形態例＞
以下では本技術の実施形態の概要を最初に記載した後、本技術の具体的な実施形態をさらに詳細に説明する。最初に記載する要約は、読者が本技術をより短時間で理解できるようにすることを意図しており、本技術の鍵となる特徴または必要な特徴を特定することを意図しているわけではなく、請求している主題の範囲を限定することを意図したものでもない。
電子デバイスパッケージは通常、１または複数のダイまたはコンポーネントがその上に装着されている基板を含む。例えば、システムオンチップ（ＳｏＣ）パッケージは通常、プロセッサと共に１または複数の高度な周辺機器、例えば、グラフィクスプロセッシングユニット（ＧＰＵ）またはＷｉＦｉモジュールが、基板上に設けられている。多くの場合、電子デバイスパッケージに利用されている複数の異なる材料は、熱膨張係数が異なるので、動作中に歪みなどの変形が発生する可能性がある。
歪みまたは変形を軽減するべく、補剛材または補剛層を電子デバイスパッケージに追加する場合がある。補剛材は、強度または剛性を得るべく金属材料を含むとしてよい。適切な金属材料としては、スチール（例えば、ステンレススチール、カーボンスチール等の鉄合金）、アルミニウム（例えば、アルミニウム合金）、マグネシウム（例えば、マグネシウム合金）、銅（例えば、銅合金）、ニッケル（例えば、ニッケル合金）等が挙げられ得る。補剛材は、１つの構造材料を含むとしてもよいし、または、任意に組み合わせた複数の構造材料を含むとしてもよい。しかし、金属材料を含む補剛材は、意図せずとも電磁干渉または無線周波数干渉を発生させたり、そのような干渉に寄与する可能性がある。例えば、補剛材は、高速インターフェース信号等の電磁信号または無線信号によって電気的に励起されるアンテナとして作用する共振構造となる可能性がある。電磁信号または無線信号は、通常動作中に電子デバイスパッケージの内部または上方に設けられている配線を流れる電流が形成する電界によって発生するとしてよい。補剛材は、アンテナとして動作する場合、これらの信号を傍受して、増幅し放出する場合がある。この現象が発生する場合の補剛材は、「自己共振」補剛材と説明するとしてよい。補剛材が増幅して放出した信号は、電子デバイスパッケージにおいて、または、補剛材に近接した位置にある他のデバイスまたはコンポーネントにおいて、ＥＭＩ／ＲＦＩを発生させる可能性がある。例えば、自己共振補剛材が発生させたＥＭＩ／ＲＦＩは、電子デバイスパッケージに対応付けられているシステムまたはデバイスで利用されるＷｉＦｉ用のアンテナ、セルラー方式信号または他の無線信号と干渉する場合がある。補剛材が放出する電磁信号は電子デバイスパッケージの内部、または、電子デバイスパッケージの外部で発生する可能性があると理解されたい。
本技術は、ＥＭＩ／ＲＦＩ信号等の電磁信号を、これらの電磁信号が補剛材で受信される前に、減衰させるか、または、吸収する。一部の実施形態において、補剛材は、金属であるとしてよく、ボンディング層を用いて電子デバイスパッケージの基板にボンディングされているとしてよい。ボンディングは、機械的ボンディングであってもよいし、または、他の種類のボンディングであってもよい。一部の実施形態において、ボンディング層は、ボンディング媒質またはボンディング材料に保持されている磁性粒子を含むとしてよく、補剛材を基板にボンディングするとしてよい。ボンディング媒質またはボンディング材料は、磁性粒子と組み合わせる接着剤、樹脂、エポキシまたはその他のボンディング材料等であってよい。磁性粒子が電磁信号の少なくとも一部または全てを減衰させて吸収する。磁性粒子を含むボンディング層は、「磁気損失ボンディング層」と説明するとしてよい。特定のボンディング材料を含むものとして言及する場合は、「磁気損失樹脂」または「磁気損失エポキシ」等の用語で言及するとしてよい。一の態様によれば、磁性粒子は鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）および／または酸化鉄を含む。磁性粒子は、無線帯域において高周波損失特性を持つとしてよい。磁性粒子を含むボンディング層の磁気特性は、少なくとも部分的に補剛材が電磁信号を受信しないようにする。ボンディング層における磁性粒子およびボンディング材料（例えば、樹脂）のパーセントまたは割合を調整することで、電磁信号の周波数依存性損失特性を制御するとしてよい。これによって、電磁信号の少なくとも一部の増幅および／または放出を防止するか、最小限に抑えるか、または、低減し、ＥＭＩ／ＲＦＩの危険性を低いままに維持するとしてよい。
磁性粒子を含むボンディング層は、ボンディング層を接地させなくても、電磁信号を吸収する作用があるとしてよい。例えば、磁性粒子ではなく、銀粒子を含むボンディング層の場合は、電子デバイスパッケージの接地層にボンディング層を接地させる必要があるとしてよい。接地するには、ソルダレジスト開口（ＳＲＯ）等の開口を、電子デバイスパッケージにおいて補剛材と接地層との間にある任意の層に形成する必要があるとしてよい。ＳＲＯは、製造プロセス中に作成するにはコストが高く、電子デバイスパッケージの設計が複雑になり、配線ルーティングの自由度が制限される場合がある。本技術は、磁性粒子を含むボンディング層を採用しており、補剛層またはボンディング層を電気的に接地する必要がないので、電子デバイスパッケージのどの層にもＳＲＯを必要としないとしてよい。磁性粒子を含むボンディング層を用いて電子デバイスパッケージに機械的にボンディングされている補剛材は、電子デバイスパッケージに対して「電気的に浮遊している」と説明するとしてよい。また、磁性粒子をボンディング層に導入することは、銀粒子よりもはるかにコストが低い。
図１Ａは、電磁信号を吸収して減衰させるボンディング層１０８を含む電子デバイスパッケージ１００の断面図を示す図である。電子デバイスパッケージ１００は、アクティブ層１０２、基板１０４、補剛層１０６およびボンディング層１０８を備える。電子デバイスパッケージ１００は図１Ａに図示していない他の層またはコンポーネントも備え得ることを理解されたい。アクティブ層１０２は、動作中に電磁信号を発生させる層、または、複数の層あるいはコンポーネントの組み合わせであればどのようなものであってもよい。一実施形態では、アクティブ層１０２は、１または複数のシリコンダイ、コンポーネントまたはモジュールを有するとしてよい。アクティブ層１０２は、配線および集積回路等の電子フィーチャを有するとしてよい。アクティブ層１０２における電磁信号の発生は、配線もしくは回路を流れる電流、または、ダイ、コンポーネントもしくはモジュールの動作に起因して意図せず発生する副産物であるとしてよい。これは、電磁ノイズと説明されるとしてよい。アクティブ層１０２は基板１０４に取着または結合されているとしてよい。基板１０４は、平面を画定して、表面を持つとしてよい。基板１０４は、電磁信号を発生させる信号層または他の層または電子部品を含むとしてよい。アクティブ層１０２は、基板１０４の一の表面のうち一部のみを被覆しているとしてよい。一部の実施形態において、基板１０４は、複数の層を含むとしてよく、さまざまな目的を実現する。
基板１０４は、可撓性を持つとしてもよいし、または、歪みの影響を受け易いとしてもよい。歪みが生じた基板は、例えば、接点を解放させてしまうことによって、電子デバイスパッケージ１００においてエラーまたは欠陥を発生させることがある。補剛層１０６は、基板１０４に対して機械的に結合されているか、または、その他の方法で取着されているとしてよく、電子デバイスパッケージ１００に剛性を与えて、歪みを最小限に抑えるか、低減するか、または、歪みが生じないようにする。一部の実施形態において、補剛層１０６は金属材料を含むとしてよい。例えば、補剛材は、金属コンポーネント、金属合金、または、完全に金属であってもよい。金属材料によって補剛層１０６は軽量化、薄層化および強化が可能となるとしてよい。しかし、金属の補剛層１０６は、アクティブ層１０２から電磁信号を受信するアンテナとして動作する可能性があり、そして電磁信号を増幅して放出する。これによって、電子デバイスパッケージ１００、または、補剛層１０６に近接している他のデバイスおよびコンポーネントにおいてＥＭＩ／ＲＦＩが発生する可能性がある。一の態様において、補剛層１０６はボンディング層１０８を介して基板１０４に対してボンディングされている。一部の実施形態において、補剛層１０６は、アクティブ層１０２と同一平面内にあるとしてよく、実質的にアクティブ層１０２の周囲を取り囲むとしてよい。
ボンディング層１０８は、任意の適切な接着剤であってよく、エポキシ等の樹脂を含むとしてよい。当該樹脂は、樹脂と組み合わせて磁性粒子を含む。一実施形態では、ボンディング層１０８は熱圧着を用いて形成するとしてよい。ボンディング層１０８は、「磁気損失ボンディング層」または「信号減衰層」と説明されるとしてよい。磁性粒子は、サイズが１ナノメートルの１０分の１から数百マイクロメートル（例えば、０．１ｎｍから９００ｕｍ）の範囲であってよい。磁性粒子は、磁性を持つ任意の種類の材料を含むとしてよい。例えば、磁性粒子は、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄またはこれらの組み合わせを含むとしてよい。さらに、磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄、フェロシリコン、酸化鉄またはこれらの組み合わせを含むとしてよい。磁性粒子は、これらの具体例に限定されない。ボンディング層１０８に含まれる磁性粒子は、無線帯域で高周波損失特性を実現するとしてよい。ボンディング層１０８における磁性粒子と樹脂との比率は、十分なボンディング強度を維持しつつ所望の信号減衰を実現する所望または適切な量または比率であれば任意の量または比率であってよい。一例において、粒子の量は、体積比でボンディング層の最大８０％までであるとしてよい。別の例では、粒子の量は、体積比で約１５％から約７０％であってよい。さらに別の例では、比率は体積比で５０－６０％であってよい。さらに別の態様では、粒子の量は体積比で３０％未満であってよい。さらに他の態様では、粒子の量は体積比で１５％未満であってよい。一の態様によると、ボンディング層１０８の磁気損失エポキシの特性は、最小磁気損失が約０．５以上であってよい。一部の実施形態において、磁気損失の範囲は０．１から５であってよい。磁性粒子を含むボンディング層１０８は、電磁信号の少なくとも一部を減衰させ吸収する作用があるとしてよい。
磁性粒子を含むボンディング層１０８によって、ボンディング層１０８は、補剛層１０６またはボンディング層１０８を接地することなく、電磁信号を吸収および減衰させることが可能となる。例えば、銀粒子と組み合わせたボンディング層の場合、補剛層１０６および／またはボンディング層１０８を、電子デバイスパッケージ１００に対応付けられている接地層に接地する必要があるとしてよい。接地するには、基板１０４、または、補剛層１０６と電子デバイスパッケージ１００の接地層との間の任意の他の層を貫通するようにＳＲＯを形成する必要があるとしてよい。ＳＲＯは、コストが高く電子デバイスパッケージ１００の設計可能性が制限されてしまう場合がある。磁性粒子を含むボンディング層１０８は、銀粒子を利用することなく形成されるとしてよく、電気的に接地されないとしてよい。一の態様では、補剛層１０６が接地されておらず、補剛層１０６は電気的に浮遊していると説明されるとしてよい。
図１Ｂは、アクティブ層１０２を有する電子デバイスパッケージ１００の一例を示す上面図を示す図である。図１Ｂの電子デバイスパッケージ１００は、図１Ａの電子デバイスパッケージ１００の特徴、機能およびコンポーネントを全て備えるとしてよい。図１Ｂに示す上面図によれば、アクティブ層１０２の周囲は補剛層１０６で取り囲まれていることが分かる。基板は、補剛層１０６およびアクティブ層１０２の両方の下方にあるとしてよい。一部の実施形態において、ボンディング層は補剛層１０６の下方にあってよく、アクティブ層１０２の下方にはないとしてよい。
図１Ｃは、電磁信号を減衰させて吸収するボンディング層１０８を示す図である。ボンディング層１０８は、電子デバイスパッケージの層であってよく、図１Ａのボンディング層１０８の特徴、機能およびコンポーネントを全て有するとしてよい。一の態様において、ボンディング層１０８は磁性粒子が組み合わせられた接着剤を含む。任意の適切な非導電性接着剤（例えば、樹脂、ポリマー、エポキシセメント、アルミナまたはケイ酸塩をベースとするセラミック接着剤、ウレタン接着剤、ポリイミド接着剤等）を利用することができる。ボンディング層１０８は、電磁ノイズ（例えば、ＥＭＩ信号）１１０を受信または吸収するものとして図示されている。電磁ノイズ１１０は、アクティブ層または電子デバイスパッケージの他のコンポーネントで発生するとしてよい。電磁ノイズ１１０は、意図的に発生させられるか、または、意図せずに発生するとしてよい。ボンディング層１０８は、電磁ノイズ１１０を全て吸収するとしてもよいし、または、電磁ノイズ１１０の一部を吸収するとしてよい。電磁ノイズ１１２は、磁性粒子を含むボンディング層１０８を通過した後減衰させられた電磁ノイズ１１０の一部を示す。電磁ノイズ１１２は、電磁ノイズ１１０と比較して電磁ノイズが減少したことを表す。磁性粒子を含むボンディング層１０８による電磁減衰は、数１および数２で表されるとしてよい。
Figure 0007298971000001
数１では、Ｃが定数、ｆが周波数、ｔが厚み、μが複素透磁率、σが伝導率として減衰を計算する。一の態様では、高周波損失特性（μｒ＞１、ｔａｎδμ＞＞０）により、ボンディング層１０８は電磁ノイズ減衰を強化して、補剛材を非効率的な共振構造とする。
Figure 0007298971000002
数２において、Ｑは、補剛層の低いＱ値であり、周波数ｆの関数である。一の態様において、ボンディング層１０８の減衰またはノイズ低減は、２０ｄＢを超え、９９％のノイズ低減を上回るとしてよい。一例では、電磁信号は少なくとも約７５％減衰させる（例えば、信号干渉が低減される）としてよい。別の態様では、電磁信号は少なくとも約９０％減衰させるとしてよい。別の態様では、電磁信号は約７０％から約９９．９％減衰させるとしてよい。
図２は、マザーボード２１４に取着されている電子デバイスパッケージ２００を示すブロック図である。電子デバイスパッケージ２００は、図１Ａおよび図１Ｂの電子デバイスパッケージ１００と同じ機能および特徴を全て持つとしてよい。電子デバイスパッケージ２００は、シリコンダイ２０２、ソルダマスク２０４、信号層２０６、誘電層２０８、接地層２１０、補剛層２１６およびボンディング層２１８を備えるとしてよい。一の態様において、シリコンダイ２０２は、図１Ａおよび図１Ｂのアクティブ層１０２と同じ特徴および機能を持つ。一の態様において、ソルダマスク２０４、信号層２０６、誘電層２０８および／または接地層２１０の組み合わせは、図１Ａおよび図１Ｂの基板１０４を構成する。
接地層２１０は、電子デバイスパッケージ２００および／または電子デバイスパッケージ２００のコンポーネントもしくは層を電気的に接地するよう設計されている電子デバイスパッケージ２００の層である。本技術の補剛層２１６は、接地層２１０に電気的に接続されていなくてもよい（例えば、電気的に離れててもよい）。誘電層２０８は接地層２１０に取着されているとしてよい。誘電層２０８は印加される電界によって分極され得る電気絶縁体であってよい。信号層２０６は、誘電層２０８に取着されているとしてよい。補剛層２１６は、意図的または非意図的に、電磁信号を発生させるか、または、増幅するとしてよい。ソルダマスク２０４は、信号層２０６に取着されているとしてよい。ソルダマスク２０４は、一部の実施形態において、ソルダレジスト材料であってよく、酸化から保護するとしてよく、シリコンダイ２０２と信号層２０６との間に電気接続（例えば、意図しない電気接続）が形成されないようにするとしてよい。シリコンダイ２０２は、集積回路等の回路を持つデバイス等、関連技術分野で公知の任意のダイまたはコンポーネントであってよい。シリコンダイ２０２は、ソルダマスク２０４の一の表面の一部のみを被覆するとしてよい。ボンディング層２１８は、補剛層２１６をソルダマスク２０４に機械的にボンディングまたは接着するとしてよい。ボンディング層２１８は、ソルダマスク２０４の一の表面の一部に取着されてるとしてよい。ボンディング層２１８は、ソルダマスク２０４の表面のうち、シリコンダイ２０２と同じ表面に取着されているとしてよい。
一の態様において、磁性粒子を含むボンディング層２１８は、電磁信号を吸収または減衰させることによって、電磁信号またはノイズから補剛層２１６を守る。磁性粒子を含むボンディング層２１８によって、補剛層２１６は接地層２１０に接地しないままでもよい。ソルダマスク２０４、補剛層２１６、誘電層２０８は、補剛層２１６を接地するためのソルダレジスト開口を持たないよう形成または設計されるとしてよい。補剛層２１６は、電気的に浮遊していると説明され得る。
一の態様において、電子デバイスパッケージ２００はマザーボード２１４に結合されるとしてよい。マザーボード２１４は、電子デバイスパッケージ２００がその一部を構成するコンピューティングシステム等の電子デバイスのマザーボードであってよい。一実施形態において、電子デバイスパッケージ２００は、ソルダボールまたは他の接続部２１２を用いてマザーボード２１４に結合されているとしてよい。
図３は、電子デバイスパッケージ３０２およびアンテナ３０４を図示する環境３００を示すブロック図である。電子デバイスパッケージ３０２は、図１Ａおよび図１Ｂの電子デバイスパッケージ１００ならびに図２の電子デバイスパッケージ２００と同じ機能および特徴を全て持つとしてよい。同様に、他の機能、要素または特徴を持つとしてよい。電子デバイスパッケージ３０２は、距離３０６で示すように、アンテナ３０４に近接しているとしてよい。例えば、距離３０６は５０ミリメートルであってよい。一部の実施形態において、アンテナ３０４は、電子デバイスパッケージ３０２が結合されているデバイスに対応付けられているアンテナであってもよい。アンテナ３０４は、電磁信号を送受信可能な任意の種類のアンテナ３０４であってよい。例えば、アンテナ３０４は、ＷｉＦｉ、セルラー式無線装置、グローバルポジショニングサテライト（ＧＰＳ）技術、Ｂｌｕｅｔｏｏｔｈ（登録商標）等に関連する無線帯域用であってよい。電子デバイスパッケージ３０２のコンポーネントで発生する非意図的ノイズによって、アンテナ３０４に対するＲＦＩが発生する場合がある。本技術に係る磁性粒子を含むボンディング層は、電子デバイスパッケージからの意図的または非意図的ノイズを吸収または減衰させる機能を持ち、非意図的ノイズの全てまたは一部がアンテナ３０４と干渉しないようにするとしてよい。
図４は、さまざまな電子デバイスパッケージのＲＦＩノイズ結合係数を示すグラフ４００である。グラフ４００は、ギガヘルツ（ＧＨｚ）で測定する周波数を横軸で示し、デシベル（ｄＢ）で測定するアンテナ結合係数を示す。グラフ４００のライン４０２は、本技術の実施形態である磁性粒子と組み合わせたボンディング層を持つ接地されていない補剛材の測定結果を示す。ライン４０４は、接地されている銀粒子と組み合わせたボンディング層を持つ補剛材を示す。ライン４０６は、接地されておらず浮遊している補剛材を示す。ライン４０６に対応付けられている補剛材は、磁性粒子または銀粒子のいずれかを含むエポキシを持たない。グラフ４００は、２－３ＧＨｚで利用可能な損失磁気特性を示す。約２．４ＧＨｚにおいて、ＷｉＦｉ帯域を中心として、ライン４０６はライン４０と比較して、－２６ｄＢの損失が発生していることを示す。これによって、磁性粒子と組み合わせたエポキシを持つ補剛材によって電磁信号が減衰したことが証明される。
図５は、本技術の実施形態に係る電子デバイスパッケージにおける電磁信号を吸収する方法または処理を示すフロー図である。電子デバイスパッケージは、図１Ａ、図１Ｂ、図２および図３にそれぞれ示した電子デバイスパッケージ１００、２００もしくは３０２であってよいし、または、本明細書で説明するボンディング層および補剛材を含めることで利点が得られる可能性がある任意の他の電子デバイスパッケージであってよい。例えば、ブロック５１０で開始されると、電子デバイスパッケージの電子部品で電磁信号が発生する。ブロック５２０において、補剛層を電子デバイスパッケージにボンディングするボンディング層に含まれる磁性粒子によって電磁信号の一部が吸収される。
図６は、本技術の実施形態に係る電子デバイスパッケージを製造する方法または処理を示すフロー図である。電子デバイスパッケージは、図１Ａ、図１Ｂ、図２および図３のそれぞれに記載した電子デバイスパッケージ１００、２００または３０２であってよい。例えば、ブロック６１０から開始され、平面を画定する基板を用意する。ブロック６２０において、電磁信号を発生させる電子部品を含む基板にアクティブ層を取着する。 ブロック６３０において、ボンディング層を用いて基板に補剛層をボンディングして、電子デバイスパッケージに強度を持たせる。ボンディング層は、磁性粒子と組み合わせた樹脂または接着剤等のボンディング材料を含む。ここで、磁性粒子は電磁信号の一部を減衰させて吸収するように構成される。
図７は、本開示の実施形態が実装され得るシステムの例を示す図である。例えば、図７のシステムはコンピュータシステムであってよい。当該システムは、プロセッサ７０２、メモリ７０４および回路７０６を備えるとしてよい。回路は、本明細書で説明するハードウェアの動作を実装するよう構成され得る。図７のようなシステムのさまざまな実施形態は、スマートフォン、ラップトップコンピュータ、手持ちデバイスおよびタブレットデバイス、ＣＰＵシステム、ＳｏＣシステム、サーバシステム、ネットワーキングシステム、ストレージシステム、高容量メモリシステム、または、任意の他の演算システムを含むとしてよい。
当該システムはさらに、システムのＩ／Ｏ機能を制御するための、そして、システム外部のデバイスに対するＩ／Ｏ接続性のためのＩ／Ｏ（入出力）インターフェース７０８を含むとしてよい。ネットワーク接続のためにネットワークインターフェース７１０がさらに任意で含まれるとしてよい。ネットワークインターフェースは、システム内およびシステム外の両方におけるネットワーク通信を制御することができる。ネットワークインターフェースは、有線インターフェース、無線インターフェース、Ｂｌｕｅｔｏｏｔｈ（登録商標）インターフェース、光インターフェース等を含むとしてよい。これらの適切な組み合わせを含むとしてよい。さらに、当該システムは追加で、さまざまなユーザインターフェース、表示デバイス、および、このようなシステムに対して有益となり得るさまざまなその他のコンポーネントを備えるとしてよい。
当該システムはさらに、データの格納、アクセス、編成および／または検索が可能な任意のデバイス、複数のデバイスの組み合わせ、回路等を含み得るメモリ７０４に加えてメモリ（不図示）を含むとしてよい。例を挙げると、これらに限定されないが、ＳＡＮ（ストレージエリアネットワーク）、クラウドストレージネットワーク、揮発性ＲＡＭまたは不揮発性ＲＡＭ、相変化メモリ、光媒体、ハードドライブ型の媒体等、そして、これらの組み合わせがある。
プロセッサ７０２は、１または複数のプロセッサであってよく、メモリ７０４は１または複数のメモリであってよい。ローカル通信インターフェースは、任意の有用な方法で組み合わせた１つのプロセッサ、複数のプロセッサ、１つのメモリ、複数のメモリ、さまざまなインターフェース等のうち任意のものの間の通信を円滑化するための経路として用いられ得る。
システムはさらに、ユーザとのやり取りのためのグラフィカルユーザインターフェース等のユーザインターフェース７１２を含むとしてよい。システムはさらに、画像およびユーザインターフェース７１２を表示するための表示スクリーン７１８を含み得る。当該システムはさらに、任意の適切または特定の形態の電子デバイスパッケージ７１４と、アンテナ７１６とを含むとしてよい。
開示された実施形態は、一部のケースにおいて、ハードウェア、ファームウェア、ソフトウェアまたはこれらの任意の組み合わせで実装されるとしてよい。開示された実施形態の一部は、１または複数のプロセッサで読み出して実行し得る、一時的または非一時的機械可読（例えば、コンピュータ可読）記憶媒体で搬送されるかまたはそのような記憶媒体に格納される命令としても実装されるとしてよい。機械可読記憶媒体は、任意のストレージデバイス、メカニズム、または、機械が読み出し可能な形式で情報を格納または送信する他の物理的構造として具現化されるとしてよい（例えば、揮発性メモリもしくは不揮発メモリ、ディスク媒体または他のデバイス媒体）。
（例）
以下に記載する例は、本技術の具体的な実施形態に関し、そのような実施形態を実現する際に利用または組み合わせられる具体的な特徴、要素またはステップを説明する。
一例において、パッケージ基板と、パッケージ基板に動作可能に結合されているアクティブ層と、金属の補剛材と、補剛材をパッケージ基板にボンディングする磁気損失ボンディング層とを備える電子デバイスパッケージが提供される。
電子デバイスパッケージの一例において、磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む。
電子デバイスパッケージの一例において、接着剤は樹脂である。
電子デバイスパッケージの一例において、接着剤はエポキシである。
電子デバイスパッケージの一例において、磁性粒子は電磁信号を減衰させる。
電子デバイスパッケージの一例において、磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む。
電子デバイスパッケージの一例において、磁性粒子は鉄（Ｆｅ）を含む。
電子デバイスパッケージの一例において、ボンディング材料における磁性粒子の量は体積パーセントで７０パーセントまでである。
電子デバイスパッケージの一例において、ボンディング材料における磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである。
電子デバイスパッケージの一例において、磁気損失ボンディング層は、非磁性粒子が略存在しない。
電子デバイスパッケージの一例において、磁気損失ボンディング層は、銀粒子が略存在しない。
電子デバイスパッケージの一例において、磁性粒子は、電磁信号の周波数依存性損失特性を制御する。
電子デバイスパッケージの一例において、金属の補剛材は電気的に浮遊している。
電子デバイスパッケージの一例において、金属の補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む。
電子デバイスパッケージの一例において、アクティブ層は少なくとも１つの電磁信号発生コンポーネントを有する。
電子デバイスパッケージの一例において、電磁信号発生コンポーネントはダイである。
電子デバイスパッケージの一例において、ダイは集積回路を含む。
電子デバイスパッケージの一例において、パッケージ基板は、電子デバイスパッケージを接地するよう構成されている平面を画定している接地層、接地層に結合されている誘電層、誘電層に結合されている信号層、および、信号層に結合されているソルダマスクを有する。
電子デバイスパッケージの一例において、ソルダマスクにはソルダレジスト開口が無い。
電子デバイスパッケージの一例において、信号層は電磁信号を発生させる。
一例を挙げると、マザーボードと、マザーボードに動作可能に結合される本明細書で説明する電子デバイスパッケージとを備えるコンピューティングシステムが提供される。
コンピューティングシステムの一例において、コンピューティングシステムは、デスクトップコンピュータ、ラップトップ、タブレット、スマートフォン、ウェアラブルデバイス、サーバまたはこれらの組み合わせを含む。
コンピューティングシステムの一例において、コンピューティングシステムはさらに、マザーボードに動作可能に結合されているプロセッサ、メモリデバイス、ヒートシンク、無線装置、スロット、ポートまたはこれらの組み合わせを備える。
一例を挙げると、金属の補剛材と、補剛材を電子デバイスパッケージ基板にボンディングするよう構成されている磁気損失ボンディング層とを備える補剛組立体が提供される。
補剛組立体の一例において、磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を有する。
補剛組立体の一例において、接着剤は樹脂である。
補剛組立体の一例において、接着剤はエポキシである。
補剛組立体の一例において、磁性粒子は電磁信号を減衰させる。
補剛組立体の一例において、磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む。
補剛組立体の一例において、磁性粒子は鉄（Ｆｅ）を含む。
補剛組立体の一例において、ボンディング材料における磁性粒子の量は体積パーセントで７０パーセントまでである。
補剛組立体の一例において、ボンディング材料における磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである。
補剛組立体の一例において、磁気損失ボンディング層は、非磁性粒子が略存在しない。
補剛組立体の一例において、磁気損失ボンディング層は、銀粒子が略存在しない。
補剛組立体の一例において、磁性粒子は、電磁信号の周波数依存性損失特性を制御する。
補剛組立体の一例において、金属の補剛材は電気的に浮遊している。
補剛組立体の一例において、金属の補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む。
補剛組立体の一例において、当該組立体はさらに、磁気損失ボンディング層に結合されている剥離可能な剥離ライナーを備える。
補剛組立体の一例において、剥離ライナーはポリマー材料を有するｓ。
補剛組立体の一例において、ポリマー材料はポリテトラフルオロエチレン（ＰＴＦＥ）を含む。
一例において、平面を画定する基板を用意する段階と、アクティブ層を基板に結合する段階と、磁気損失ボンディング層を介して基板に対して補剛層を結合する段階とを備える、電子デバイスパッケージを製造する方法が提供される。
電子デバイスパッケージを製造する方法の一例において、磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む。
電子デバイスパッケージを製造する方法の一例において、接着剤は樹脂である。
電子デバイスパッケージを製造する方法の一例において、接着剤はエポキシである。
電子デバイスパッケージを製造する方法の一例において、磁性粒子は電磁信号を減衰させる。
電子デバイスパッケージを製造する方法の一例において、磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む。
電子デバイスパッケージを製造する方法の一例において、磁性粒子は鉄（Ｆｅ）を含む。
電子デバイスパッケージを製造する方法の一例において、ボンディング材料における磁性粒子の量は体積パーセントで７０パーセントまでである。
電子デバイスパッケージを製造する方法の一例において、ボンディング材料における磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである。
電子デバイスパッケージを製造する方法の一例において、磁気損失ボンディング層は、非磁性粒子が略存在しない。
電子デバイスパッケージを製造する方法の一例において、磁気損失ボンディング層は、銀粒子が略存在しない。
電子デバイスパッケージを製造する方法の一例において、磁性粒子は、電磁信号の周波数依存性損失特性を制御する。
電子デバイスパッケージを製造する方法の一例において、金属の補剛材は電気的に浮遊している。
電子デバイスパッケージを製造する方法の一例において、金属の補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む。
一例において、電子デバイスパッケージにおいて電磁信号を減衰させる方法が提供される。当該方法では、磁気損失ボンディング層を介して電子デバイスパッケージの基板に対して補剛材を結合して、電子デバイスパッケージの動作中に発生する電磁信号の少なくとも一部から補剛材を保護する。
電子デバイスパッケージにおいて電磁信号を減衰させる方法の一例において、電磁信号は電子デバイスパッケージのアクティブ層で発生する。
電子デバイスパッケージにおいて電磁信号を減衰させる方法の一例において、電磁信号は基板内の少なくとも１つの層で発生する。
電子デバイスパッケージの電子部品または電子デバイス（例えば、ダイ）で利用される回路は、ハードウェア、ファームウェア、プログラムコード、実行コード、コンピュータ命令および／またはソフトウェアを含み得る。電子部品および電子デバイスは、信号を含まないコンピュータ可読記憶媒体であり得る非一時的コンピュータ可読記憶媒体を含み得る。プログラム可能なコンピュータでプログラムコードを実行する場合、本明細書で記載するコンピューティングデバイスは、プロセッサ、プロセッサが読み出し可能な記憶媒体（揮発性および不揮発性のメモリおよび／または記憶素子を含む）、少なくとも１つの入力デバイスおよび少なくとも１つの出力デバイスを備えるとしてよい。揮発性および不揮発性のメモリおよび／または記憶素子は、ＲＡＭ、ＥＰＲＯＭ、フラッシュドライブ、光学ドライブ、磁気ハードドライブ、ソリッドステートドライブまたは電子データを格納する他の媒体であってよい。ノードおよびワイヤレスデバイスはさらに、送受信モジュール、カウンタモジュール、処理モジュール、および／または、クロックモジュールもしくはタイマモジュールを備えるとしてよい。本明細書で説明する任意の技術を実装または利用し得る１または複数のプログラムは、アプリケーションプログラミングインターフェース（ＡＰＩ）、リユーザブルコントロール等を利用するとしてよい。このようなプログラムは、コンピュータシステムとの間で通信するべく、高級プロシージャ言語またはオブジェクト指向型プログラミング言語で実装されるとしてよい。しかし、所望される場合には、アセンブリ言語または機械言語でプログラムを実装するとしてもよい。いずれの場合であっても、言語は、コンパイラ型言語またはインタプリタ型言語であってよく、ハードウェア実装と組み合わせるとしてよい。
上記の例は１または複数の特定の用途における具体的な実施形態を例示するものであるが、本明細書に記載した原理および概念から逸脱することなく、形態、利用方法および実装の詳細を数多くの点で変更し得ることは当業者には明らかであろう。
＜項目１＞
パッケージ基板と、
パッケージ基板に動作可能に結合されているアクティブ層と、
金属の補剛材と、
補剛材をパッケージ基板に結合する磁気損失ボンディング層と
を備える電子デバイスパッケージ。
＜項目２＞
磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む
項目１に記載の電子デバイスパッケージ。
＜項目３＞
接着剤は樹脂である
項目２に記載の電子デバイスパッケージ。
＜項目４＞
接着剤はエポキシである
項目２に記載の電子デバイスパッケージ。
＜項目５＞
磁性粒子は電磁信号を減衰させる
項目２に記載の電子デバイスパッケージ。
＜項目６＞
磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む
項目２に記載の電子デバイスパッケージ。
＜項目７＞
ボンディング材料における磁性粒子の量は体積パーセントで７０パーセントまでである
項目２に記載の電子デバイスパッケージ。
＜項目８＞
ボンディング材料における磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである。
項目２に記載の電子デバイスパッケージ。
＜項目９＞
磁気損失ボンディング層は、非磁性粒子が略存在しない
項目１に記載の電子デバイスパッケージ。
＜項目１０＞
磁気損失ボンディング層は、銀粒子が略存在しない
項目１に記載の電子デバイスパッケージ。
＜項目１１＞
金属の補剛材は電気的に浮遊している
項目１に記載の電子デバイスパッケージ。
＜項目１２＞
アクティブ層は、少なくとも１つの電磁信号発生コンポーネントを有する
項目１に記載の電子デバイスパッケージ。
＜項目１３＞
パッケージ基板は、
電子デバイスパッケージを接地するよう構成されている平面を画定している接地層と、
接地層に結合されている誘電層と、
誘電層に結合されている信号層と、
信号層に結合されているソルダマスクと
を有する
項目１に記載の電子デバイスパッケージ。
＜項目１４＞
電子デバイスパッケージを製造する方法であって、
平面を画定する基板を用意する段階と、
アクティブ層を基板に結合する段階と、
磁気損失ボンディング層を介して基板に対して補剛層を結合する段階と
を備える方法。
＜項目１５＞
磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む
項目１４に記載の方法。
＜項目１６＞
接着剤は樹脂である
項目１５に記載の方法。
＜項目１７＞
接着剤はエポキシである
項目１５に記載の方法。
＜項目１８＞
磁性粒子は電磁信号を減衰させる
項目１５に記載の方法。
＜項目１９＞
磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む
項目１５に記載の方法。
＜項目２０＞
ボンディング材料における磁性粒子の量は体積パーセントで７０パーセントまでである
項目１５に記載の方法。
＜項目２１＞
ボンディング材料における磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである
項目１５に記載の方法。
＜項目２２＞
磁気損失ボンディング層は、非磁性粒子が略存在しない
項目１４に記載の方法。
＜項目２３＞
磁気損失ボンディング層は、銀粒子が略存在しない
項目１４に記載の方法。
＜項目２４＞
金属の補剛材は電気的に浮遊している
項目１４に記載の方法。
＜項目２５＞
電子デバイスパッケージにおいて電磁信号を減衰させる方法であって、
磁気損失ボンディング層を介して電子デバイスパッケージの基板に対して補剛材を結合して、電子デバイスパッケージの動作中に発生する電磁信号の少なくとも一部から補剛材を保護する
方法。
＜項目２６＞
電磁信号は電子デバイスパッケージのアクティブ層で発生する
項目２５に記載の方法。
＜項目２７＞
電磁信号は基板内の少なくとも１つの層で発生する
項目２５に記載の方法。
＜項目２８＞
電磁信号の低減量は２０ｄＢを超える
項目２５に記載の方法。

Claims (58)

  1. パッケージ基板と、
    前記パッケージ基板に動作可能に結合されているアクティブ層と、
    金属の補剛材と、
    前記補剛材を前記パッケージ基板に結合している磁気損失ボンディング層と
    を備え、
    前記金属の補剛材は電気的に浮遊している、
    電子デバイスパッケージ。
  2. 前記金属の補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む、請求項１に記載の電子デバイスパッケージ。
  3. パッケージ基板と、
    前記パッケージ基板に動作可能に結合されているアクティブ層と、
    金属の補剛材と、
    前記補剛材を前記パッケージ基板に結合している磁気損失ボンディング層と、
    を備え、
    前記パッケージ基板は、信号層と、前記信号層に結合されているソルダマスクとを有し、
    前記パッケージ基板の上面視において、前記アクティブ層の周囲が前記補剛材で囲まれ、
    前記ソルダマスクには、前記補剛材を接地するためのソルダレジスト開口が無い、
    電子デバイスパッケージ。
  4. 前記パッケージ基板は、前記電子デバイスパッケージを接地するよう構成されている平面を画定している接地層と、前記接地層に結合されている誘電層とを有し、
    前記信号層は、前記誘電層に結合されている、
    請求項３に記載の電子デバイスパッケージ。
  5. 前記信号層は、電磁信号を発生させる
    請求項３または４に記載の電子デバイスパッケージ。
  6. 前記磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む
    請求項１から５のいずれか一項に記載の電子デバイスパッケージ。
  7. 前記接着剤は樹脂である
    請求項６に記載の電子デバイスパッケージ。
  8. 前記接着剤はエポキシである
    請求項６に記載の電子デバイスパッケージ。
  9. 前記複数の磁性粒子は電磁信号を減衰させる
    請求項６から８のいずれか一項に記載の電子デバイスパッケージ。
  10. 前記複数の磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む
    請求項６から９のいずれか一項に記載の電子デバイスパッケージ。
  11. 前記複数の磁性粒子は鉄（Ｆｅ）を含む
    請求項１０に記載の電子デバイスパッケージ。
  12. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで７０パーセントまでである
    請求項６から１１のいずれか一項に記載の電子デバイスパッケージ。
  13. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである。
    請求項６から１１のいずれか一項に記載の電子デバイスパッケージ。
  14. 前記磁気損失ボンディング層は、非磁性粒子が略存在しない
    請求項１から１３のいずれか一項に記載の電子デバイスパッケージ。
  15. 前記磁気損失ボンディング層は、銀粒子が略存在しない
    請求項９に記載の電子デバイスパッケージ。
  16. 前記複数の磁性粒子は、前記電磁信号の周波数依存性損失特性を制御する
    請求項９または１５に記載の電子デバイスパッケージ。
  17. 前記アクティブ層は、少なくとも１つの電磁信号発生コンポーネントを含む
    請求項１から１６のいずれか一項に記載の電子デバイスパッケージ。
  18. 前記電磁信号発生コンポーネントはダイである
    請求項１７に記載の電子デバイスパッケージ。
  19. 前記ダイは集積回路を含む
    請求項１８に記載の電子デバイスパッケージ。
  20. マザーボードと、
    前記マザーボードに動作可能に結合されている請求項１から１９のいずれか一項に記載の電子デバイスパッケージと
    を備えるコンピューティングシステム。
  21. 前記コンピューティングシステムは、デスクトップコンピュータ、ラップトップ、タブレット、スマートフォン、ウェアラブルデバイス、サーバまたはこれらの組み合わせを含む
    請求項２０に記載のコンピューティングシステム。
  22. 前記マザーボードに動作可能に結合されているプロセッサ、メモリデバイス、ヒートシンク、無線装置、スロット、ポートまたはこれらの組み合わせをさらに備える
    請求項２０または２１に記載のコンピューティングシステム。
  23. 金属の補剛材と、
    前記補剛材を電子デバイスパッケージ基板に結合するよう構成されている磁気損失ボンディング層と
    を備え、
    前記金属の補剛材は電気的に浮遊している、
    補剛組立体。
  24. 前記金属の補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む、請求項２３に記載の補剛組立体。
  25. 前記磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む
    請求項２３または２４に記載の補剛組立体。
  26. 前記接着剤は樹脂である
    請求項２５に記載の補剛組立体。
  27. 前記接着剤はエポキシである
    請求項２５に記載の補剛組立体。
  28. 前記複数の磁性粒子は電磁信号を減衰させる
    請求項２５から２７のいずれか一項に記載の補剛組立体。
  29. 前記複数の磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む
    請求項２５から２８のいずれか一項に記載の補剛組立体。
  30. 前記複数の磁性粒子は鉄（Ｆｅ）を含む
    請求項２９に記載の補剛組立体。
  31. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで７０パーセントまでである
    請求項２５から３０のいずれか一項に記載の補剛組立体。
  32. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである
    請求項２５から３０のいずれか一項に記載の補剛組立体。
  33. 前記磁気損失ボンディング層は、非磁性粒子が略存在しない
    請求項２３から３２のいずれか一項に記載の補剛組立体。
  34. 前記磁気損失ボンディング層は、銀粒子が略存在しない
    請求項２８に記載の補剛組立体。
  35. 前記複数の磁性粒子は、前記電磁信号の周波数依存性損失特性を制御する
    請求項２８または３４に記載の補剛組立体。
  36. 前記磁気損失ボンディング層に結合されている剥離可能な剥離ライナーをさらに備える
    請求項２３から３５のいずれか一項に記載の補剛組立体。
  37. 前記剥離ライナーはポリマー材料を含む
    請求項３６に記載の補剛組立体。
  38. 前記ポリマー材料はポリテトラフルオロエチレン（ＰＴＦＥ）を含む
    請求項３７に記載の補剛組立体。
  39. 電子デバイスパッケージを製造する方法であって、
    平面を画定する基板を用意する段階と、
    アクティブ層を前記基板に結合する段階と、
    磁気損失ボンディング層を介して前記基板に対して金属の補剛層を結合する段階と
    を備え、
    前記金属の補剛層は電気的に浮遊している、
    方法。
  40. 前記金属の補剛層は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む、請求項３９に記載の方法。
  41. 電子デバイスパッケージを製造する方法であって、
    平面を画定する基板を用意する段階と、
    アクティブ層を前記基板に結合する段階と、
    磁気損失ボンディング層を介して前記基板に対して金属の補剛層を結合する段階と
    を備え、
    前記基板は、信号層と、前記信号層に結合されているソルダマスクとを有し、
    前記基板の上面視において、前記アクティブ層の周囲が前記補剛層で囲まれ、
    前記ソルダマスクには、前記金属の補剛層を接地するためのソルダレジスト開口が無い、
    方法。
  42. 前記基板は、前記電子デバイスパッケージを接地するよう構成されている平面を画定している接地層と、前記接地層に結合されている誘電層とを有し、
    前記信号層は、前記誘電層に結合されている、
    請求項４１に記載の方法。
  43. 前記磁気損失ボンディング層は、接着剤および複数の磁性粒子を含むボンディング材料を含む
    請求項３９から４２のいずれか一項に記載の方法。
  44. 前記接着剤は樹脂である
    請求項４３に記載の方法。
  45. 前記接着剤はエポキシである
    請求項４３に記載の方法。
  46. 前記複数の磁性粒子は電磁信号を減衰させる
    請求項４３から４５のいずれか一項に記載の方法。
  47. 前記複数の磁性粒子は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、フェライト、鉄（Ｆｅ）、フェロシリコン（ＦｅＳｉ）、酸化鉄およびこれらの混合物から成る群の構成要素を含む
    請求項４３から４６のいずれか一項に記載の方法。
  48. 前記複数の磁性粒子は鉄（Ｆｅ）を含む
    請求項４７に記載の方法。
  49. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで７０パーセントまでである
    請求項４３から４８のいずれか一項に記載の方法。
  50. 前記ボンディング材料における前記複数の磁性粒子の量は体積パーセントで５０パーセントから６０パーセントである
    請求項４３から４８のいずれか一項に記載の方法。
  51. 前記磁気損失ボンディング層は、非磁性粒子が略存在しない
    請求項３９から５０のいずれか一項に記載の方法。
  52. 前記磁気損失ボンディング層は、銀粒子が略存在しない
    請求項４６に記載の方法。
  53. 前記複数の磁性粒子は、前記電磁信号の周波数依存性損失特性を制御する
    請求項４６または５２に記載の方法。
  54. 電子デバイスパッケージにおいて電磁信号を減衰させる方法であって、
    磁気損失ボンディング層を介して前記電子デバイスパッケージの基板に対して補剛材を結合して、前記補剛材を、前記電子デバイスパッケージの動作中に発生する電磁信号の少なくとも一部から保護し、
    前記補剛材は電気的に浮遊している、
    方法。
  55. 前記補剛材は、鉄、鉄合金、スチール、アルミニウム、アルミニウム合金、マグネシウム、マグネシウム合金、銅、銅合金、ニッケル、ニッケル合金、および、これらの組み合わせから成る群から選択される材料を含む、請求項５４に記載の方法。
  56. 前記電磁信号は前記電子デバイスパッケージ内のアクティブ層で発生する
    請求項５４または５５に記載の方法。
  57. 前記電磁信号は前記基板内の少なくとも１つの層で発生する
    請求項５４または５５に記載の方法。
  58. 前記電磁信号の低減量は２０ｄＢを超える
    請求項５４から５７のいずれか一項に記載の方法。
JP2018125266A 2017-09-29 2018-06-29 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法 Active JP7298971B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,729 2017-09-29
US15/721,729 US10403581B2 (en) 2017-09-29 2017-09-29 Electronic device packages with attenuated electromagnetic interference signals

Publications (2)

Publication Number Publication Date
JP2019068041A JP2019068041A (ja) 2019-04-25
JP7298971B2 true JP7298971B2 (ja) 2023-06-27

Family

ID=63524076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018125266A Active JP7298971B2 (ja) 2017-09-29 2018-06-29 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法

Country Status (3)

Country Link
US (1) US10403581B2 (ja)
EP (1) EP3462487A1 (ja)
JP (1) JP7298971B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008097A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131499A (ja) 1999-11-09 2001-05-15 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
JP2002016167A (ja) 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
JP2005277389A (ja) 2004-02-23 2005-10-06 Toppan Printing Co Ltd 多層配線基板及び半導体パッケージ
JP2005317946A (ja) 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd 回路基板
JP2006108388A (ja) 2004-10-05 2006-04-20 Sony Corp 放熱部品及びその製造方法
JP2014150150A (ja) 2013-01-31 2014-08-21 Canon Inc 半導体パッケージ
JP2017112253A (ja) 2015-12-17 2017-06-22 日本合成化学工業株式会社 電磁波抑制シートおよびこれを用いた電磁波抑制粘着シート、電磁波抑制用樹脂組成物、電磁波抑制層

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US20150371884A1 (en) * 2014-06-19 2015-12-24 Avago Technologies General Ip (Singapore) Pte. Ltd Concentric Stiffener Providing Warpage Control To An Electronic Package
US20160268213A1 (en) 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
WO2017070843A1 (en) 2015-10-27 2017-05-04 Henkel Ag & Co. Kgaa A conductive composition for low frequency emi shielding
JP6859652B2 (ja) * 2016-10-11 2021-04-14 大同特殊鋼株式会社 高周波通信装置及び高周波通信装置用電磁波吸収体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131499A (ja) 1999-11-09 2001-05-15 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
JP2002016167A (ja) 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
JP2005277389A (ja) 2004-02-23 2005-10-06 Toppan Printing Co Ltd 多層配線基板及び半導体パッケージ
JP2005317946A (ja) 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd 回路基板
JP2006108388A (ja) 2004-10-05 2006-04-20 Sony Corp 放熱部品及びその製造方法
JP2014150150A (ja) 2013-01-31 2014-08-21 Canon Inc 半導体パッケージ
JP2017112253A (ja) 2015-12-17 2017-06-22 日本合成化学工業株式会社 電磁波抑制シートおよびこれを用いた電磁波抑制粘着シート、電磁波抑制用樹脂組成物、電磁波抑制層

Also Published As

Publication number Publication date
US20190103366A1 (en) 2019-04-04
EP3462487A1 (en) 2019-04-03
US10403581B2 (en) 2019-09-03
JP2019068041A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US11018713B2 (en) Radio frequency shielding within a semiconductor package
JP6372898B2 (ja) 磁気遮蔽集積回路パッケージ
US9768154B2 (en) Semiconductor package and manufacturing method therefor
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US10109593B2 (en) Self shielded system in package (SiP) modules
US20170062357A1 (en) Radio die package with backside conductive plate
JP6132692B2 (ja) アンテナ装置
US10438901B1 (en) Integrated circuit package comprising an enhanced electromagnetic shield
TW201841325A (zh) 保形屏蔽中之引線接合籠
JP7298971B2 (ja) 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法
US20150123251A1 (en) Semiconductor package
JP6196396B2 (ja) ダイトゥーワイヤコネクタを備えるダイパッケージ、およびダイパッケージに結合するように構成されたワイヤトゥーダイコネクタ
TW201611227A (zh) 封裝結構
KR102552152B1 (ko) 플로팅 패키지 스티프너
CN106783805A (zh) 射频多芯片封装及屏蔽电路
US11189574B2 (en) Microelectronic package having electromagnetic interference shielding
US20210327825A1 (en) Integrated circuit package comprising an enhanced electromagnetic shield

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7298971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150