JP7286030B2 - 振幅位相検波回路 - Google Patents

Description

本開示技術は、振幅位相検波回路に関する。

一般に信号の振幅と位相とを求める方法として、測定対象信号をＡＤ変換し、ＡＤ変換されたデジタルデータに対して信号処理を行うことが考えられる。しかし取り扱う信号がマイクロ波帯及びミリ波帯等である場合、非常に高速なＡＤ変換を行う必要がありこの方法は現実的ではない。取り扱う信号がマイクロ波帯及びミリ波帯等である場合は、アナログ的な振幅位相検波回路がよく用いられる。

振幅位相検波回路が用いられている製品の一例として、フェーズドアレーアンテナが知られている。フェーズドアレーアンテナはレーダや通信装置に使用されるアンテナ群であって、送信する電波（以下、「送信ビーム」という）の放射方向を制御できる性質を有する。フェーズドアレーアンテナの各アンテナは直線上又は円周上に配列され、ある任意の方向で同相に加わり合うように各アンテナ素子から出力する電波の位相を調整することにより、その方向に対して強い指向性を持つ。アンテナ素子へ供給される送信ＲＦ信号の振幅と位相は、可変利得増幅器及び移相器を用いて調整される場合と、各アンテナ素子にそれぞれ独立な発振器を接続し発振位相を制御する場合とがある。

アンテナ素子へ供給される送信ＲＦ信号のばらつきをなくすため、供給される信号の一部を取り出してフィードバック制御することが行われている。取り出した信号の測定は、振幅検波回路と位相検波回路とが用いられる。また、回路規模の増大を抑えるという目的で、信号の位相と振幅とを１つの回路で実現した振幅位相検波回路も開示されている（例えば特許文献１）。

特許文献１に係る振幅位相検波回路は、基準信号の位相を０°変化させて出力する第１の状態、基準信号の位相を９０°変化させて出力する第２の状態、及び基準信号の通過を遮断する第３の状態の３つの状態を順に切り替えて動作するスイッチを備える。特許文献１に係る振幅位相検波回路は、第１の状態又は第２の状態の場合に基準信号と測定対象信号との位相差を算出し、第３の状態の場合に測定対象信号の振幅を算出している。より簡単に言えば、特許文献１に係る振幅位相検波回路は、時分割により位相と振幅の検波を実現している。

国際公開番号ＷＯ２０１８／１０９８７１号公報

振幅位相検波回路は、算出する振幅と位相差とがあまり変化しない場合には従来の時分割方式の検波を採用してもさほど問題とはならない。しかし状況により振幅位相検波回路は、１つの回路で測定対象信号の振幅と位相差とを同時に検出することが望まれる。本開示技術はこの課題を解決し、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出する振幅位相検波回路の提供を目的とする。

本開示技術に係る振幅位相検波回路は、入力側から順に、測定対象信号のための差動入力端子であるＲＦ＿ＩＮ（＋）及びＲＦ＿ＩＮ（－）と、ローカル信号のための差動入力端子であるＬＯ＿ＩＮ（＋）及びＬＯ＿ＩＮ（－）と、ＲＦ＿ＩＮ（＋）を正相入力としＬＯ＿ＩＮ（＋）を逆相入力とする第１非線形素子と、ＲＦ＿ＩＮ（－）を正相入力としＬＯ＿ＩＮ（＋）を逆相入力とする第２非線形素子と、ＲＦ＿ＩＮ（－）を正相入力としＬＯ＿ＩＮ（－）を逆相入力とする第３非線形素子と、ＲＦ＿ＩＮ（＋）を正相入力としＬＯ＿ＩＮ（－）を逆相入力とする第４非線形素子と、第１非線形素子の出力電流をｉｄ１とし、第２非線形素子の出力電流をｉｄ２とし、第３非線形素子の出力電流をｉｄ３とし、第４非線形素子の出力電流をｉｄ４としたときに、ｉｄ２とｉｄ４とが合成された電流を入力とする第１ローパスフィルタと、ｉｄ１とｉｄ３とが合成された電流を入力とする第２ローパスフィルタと、第１ローパスフィルタの出力電圧をＶａとし、第２ローパスフィルタの出力電圧をＶｂとしたときに、ＶａからＶｂを減算する減算器と、ＶａとＶｂとを加算する加算器と、を含み、第１非線形素子、第２非線形素子、第３非線形素子、及び第４非線形素子は、いずれも同じ２次非線形特性を有する、というものである。

本開示技術に係る振幅位相検波回路は上記構成を備えるため、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。

図１は、実施の形態１に係る振幅位相検波回路の構成を示す構成図である。 図２は、実施の形態２に係る振幅位相検波回路の構成を示す構成図である。 図３は、実施の形態３に係る振幅位相検波回路の構成を示す構成図である。 図４は、実施の形態４に係る振幅位相検波回路の構成を示す構成図である。 図５は、実施の形態５に係る振幅位相検波回路の構成を示す構成図である。 図６は、実施の形態６に係る振幅位相検波回路の構成を示す構成図である。 図７は、実施の形態４～６に係る振幅位相検波回路のシミュレーション比較結果の一例を示したグラフである。

本開示技術に係る振幅位相検波回路は、以下の実施の形態ごとの図面に沿った説明により明らかにされる。

実施の形態１．
図１は、実施の形態１に係る振幅位相検波回路の構成を示す構成図である。図１が示すとおり実施の形態１に係る振幅位相検波回路は、第１トランスコンダクタンス素子１と、第２トランスコンダクタンス素子２と、第３トランスコンダクタンス素子３と、第４トランスコンダクタンス素子４と、第１ローパスフィルタ１１と、第２ローパスフィルタ１２と、減算器２１と、加算器２２と、を含む。

図１が示すとおり実施の形態１に係る振幅位相検波回路は上記に示した構成要素に加え、４つの入力端子と、２つの出力端子と、を含む。４つの入力端子は、図１の左側に記載されたＲＦ＿ＩＮ（＋）、ＲＦ＿ＩＮ（－）、ＬＯ＿ＩＮ（＋）、及びＬＯ＿ＩＮ（－）で表されている。２つの出力端子は、図１の右側に記載されたＰＨＡＳＥ＿ＯＵＴ、及びＡＭＰ＿ＯＵＴで表されている。ＲＦ＿ＩＮ（＋）とＲＦ＿ＩＮ（－）は測定対象信号のための差動入力端子であり、測定対象信号は差動信号として入力される。ＬＯ＿ＩＮ（＋）とＬＯ＿ＩＮ（－）はローカル信号のための差動入力端子であり、ローカル信号も差動信号として入力される。ローカル信号は、測定対象信号と同じ周波数の信号である。ＰＨＡＳＥ＿ＯＵＴは、測定対象信号のローカル信号に対する位相差を出力するための端子である。ＡＭＰ＿ＯＵＴは、測定対象信号の振幅を出力するための端子である。

第１トランスコンダクタンス素子１、第２トランスコンダクタンス素子２、第３トランスコンダクタンス素子３、及び第４トランスコンダクタンス素子４は、それぞれ正相入力と逆相入力とを有する。正相入力は、図１において「＋」の記号で示されている。逆相入力は、図１において「－」の記号で示されている。いずれの正相入力も、測定対象信号の差動信号に関するＲＦ＿ＩＮ（＋）又はＲＦ＿ＩＮ（－）が接続されるように回路が構成されている。またいずれの逆相入力も、ローカル信号の差動信号に関するＬＯ＿ＩＮ（＋）又はＬＯ＿ＩＮ（－）が接続されるように回路が構成されている。｛ＲＦ＿ＩＮ（＋）、ＲＦ＿ＩＮ（－）｝から１つを選び、｛ＬＯ＿ＩＮ（＋）、ＬＯ＿ＩＮ（－）｝から１つを選ぶ組合せは全部で４通りである。４つのトランスコンダクタンス素子（１～４）は、いずれも異なった入力の組合せで回路が構成されている。
また、第１トランスコンダクタンス素子１、第２トランスコンダクタンス素子２、第３トランスコンダクタンス素子３、及び第４トランスコンダクタンス素子４は、いずれも同じ非線形特性を有する非線形素子である。ここでは非線形素子としてトランスコンダクタンス素子を例示したが、非線形素子はトランスコンダクタンス素子以外の素子でもよい。より好ましい構成は、これら４つのトランスコンダクタンス素子（１～４）がいずれも同じ２次非線形特性を有することである。本開示技術に係る振幅位相検波回路が非線形特性を有する素子を採用する理由は、後述の動作原理の説明により明らかにされる。

図１の例では、第１トランスコンダクタンス素子１の正相入力はＲＦ＿ＩＮ（＋）と接続され、逆相入力はＬＯ＿ＩＮ（＋）が接続されている。第２トランスコンダクタンス素子２の正相入力はＲＦ＿ＩＮ（－）と接続され、逆相入力はＬＯ＿ＩＮ（＋）が接続されている。第３トランスコンダクタンス素子３の正相入力はＲＦ＿ＩＮ（－）と接続され、逆相入力はＬＯ＿ＩＮ（－）が接続されている。第４トランスコンダクタンス素子４の正相入力はＲＦ＿ＩＮ（＋）と接続され、逆相入力はＬＯ＿ＩＮ（－）が接続されている。

４つのトランスコンダクタンス素子（１～４）は、いずれも電流を出力する。４つのトランスコンダクタンス素子（１～４）の出力電流は、図１においてそれぞれ順にｉｄ１、ｉｄ２、ｉｄ３、及びｉｄ４と示されている。第１トランスコンダクタンス素子１の出力電流（ｉｄ１）と第３トランスコンダクタンス素子３の出力電流（ｉｄ３）とは、合成され、第２ローパスフィルタ１２へ送られる。第２トランスコンダクタンス素子２の出力電流（ｉｄ２）と第４トランスコンダクタンス素子４の出力電流（ｉｄ４）とは、合成され、第１ローパスフィルタ１１へ送られる。

第１ローパスフィルタ１１及び第２ローパスフィルタ１２は、いずれも入力された信号のＡＣ成分を遮断し、ＤＣ成分を通過させる。通過したＤＣ成分は、電流電圧変換がなされる。第１ローパスフィルタ１１で電流電圧変換がなされたＤＣ成分は、図１においてＶａと示されている。第２ローパスフィルタ１２で電流電圧変換がなされたＤＣ成分は、図１においてＶｂと示されている。

第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）とは、いずれも減算器２１と加算器２２とへ送られる。減算器２１は、第１ローパスフィルタ１１の出力から第２ローパスフィルタ１２の出力を減算する減算処理を行う。減算処理結果は、ＰＨＡＳＥ＿ＯＵＴ端子より位相差に関する情報を含む信号として出力される。加算器２２は、第１ローパスフィルタ１１の出力と第２ローパスフィルタ１２の出力との加算処理を行う。加算処理結果は、ＡＭＰ＿ＯＵＴ端子より振幅に関する情報を含む信号として出力される。

実施の形態１に係る振幅位相検波回路の動作原理は、以下の具体的な数式により明らかにされる。測定対象信号及びローカル信号は、以下の時間波形を表す数式で定義される。

ここで、Ｖｒは測定対象信号の振幅、Ｖｌはローカル信号の振幅、ωは測定対象信号及びローカル信号の角周波数、φはローカル信号に対する測定対象信号の位相差、をそれぞれ表す。以降、時間を引数とする変数は小文字アルファベットで表され、時間に依存しない定数等は大文字アルファベットで表される。

４つのトランスコンダクタンス素子（１～４）が有する２次非線形特性は、以下の数式で定義される。

ここでΔＶｉｎ（ｔ）は正相入力から逆相入力を引いた電圧、ｉｏｕｔ（ｔ）は出力される電流、α、β、γはトランスコンダクタンス素子が有する２次非線形特性を表す係数、である。

具体的に４つのトランスコンダクタンス素子（１～４）の出力電流（ｉｄ１、ｉｄ２、ｉｄ３、ｉｄ４）は、以下のように表される。

ｉｄ１とｉｄ３との合成電流、ｉｄ２とｉｄ４との合成電流は、以下のように表される。

ｉｄ１とｉｄ３との合成電流は第２ローパスフィルタ１２へ送付され、ｉｄ２とｉｄ４との合成電流は第１ローパスフィルタ１１へ送付される。第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）とは、それぞれ以下のように表される。

ただしＫは、電流電圧変換係数である。

減算器２１は、第１ローパスフィルタ１１の出力（Ｖａ）から第２ローパスフィルタ１２の出力（Ｖｂ）を減算する。減算結果（Ｖ_{ＰＨＡＳＥ}）は、以下のように表される。

加算器２２は、第１ローパスフィルタ１１の出力（Ｖａ）と第２ローパスフィルタ１２の出力（Ｖｂ）との加算処理を行う。加算結果（Ｖ_ＡＭＰ）は、以下のように表される。

式（８）においてＫ、α、Ｖｌ、γは既知であるため、Ｖ_ＡＭＰから測定対象信号の振幅（Ｖｒ）を求めることができる。さらに求めたＶｒとＶ_{ＰＨＡＳＥ}とから、式（７）の関係を用いて測定対象信号のローカル信号に対する位相差（φ）を求めることができる。

Ｖ_{ＰＨＡＳＥ}を出力するＰＨＡＳＥ＿ＯＵＴ端子は、測定対象信号の位相に関する情報を出力する端子である。またＶ_ＡＭＰを出力するＡＭＰ＿ＯＵＴ端子は、測定対象信号の振幅に関する情報を出力する端子である。

以上のとおり実施の形態１に係る振幅位相検波回路は上記構成を備えるため、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。

実施の形態２．
実施の形態１では、本開示技術に係る振幅位相検波回路が式（８）に従ってＶ_ＡＭＰから測定対象信号の振幅（Ｖｒ）を求められることが示されている。式（８）が示すように非線形素子が有する２次非線形特性のうちの定数項γは、値が０であれば振幅（Ｖｒ）の算出がより容易になる。ただしγは非線形素子に固有の値であるため、任意に値を変更することはできない。
実施の形態２では、実施の形態１で示された構成に或る回路を追加することで、定数項γの影響を排除できることが示される。

図２は、実施の形態２に係る振幅位相検波回路の構成を示す構成図である。実施の形態２で用いる符号は、あらたに追加された構成要素を除き実施の形態１で用いたものが用いられている。また、実施の形態２に係る振幅位相検波回路の説明において、実施の形態１と重複する部分は、適宜省略される。

図２が示すとおり実施の形態２に係る振幅位相検波回路は、実施の形態１の構成に加えて、さらに４つのトランスコンダクタンス素子（５、６、７、８）と、第３ローパスフィルタ１３と、第２減算器２３と、を含む。ここで４つのトランスコンダクタンス素子（５、６、７、８）は、実施の形態１に係るトランスコンダクタンス素子（１、２、３、４）と同じ非線形特性を有する（式（２）参照）。また、第３ローパスフィルタ１３は、実施の形態１に係る第１ローパスフィルタ１１及び第２ローパスフィルタ１２と同じ特性を有し、電流電圧変換係数も同じＫである。
図２では４つの非線形素子を４つのトランスコンダクタンス素子（５、６、７、８）として表したが、本開示技術はこれに限定されない。すなわち４つのトランスコンダクタンス素子（５、６、７、８）は、それぞれ第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子であってもよい。

４つのトランスコンダクタンス素子（５、６、７、８）の入力は、いずれもＧＮＤに接続されている。４つのトランスコンダクタンス素子（５、６、７、８）の出力電流（ｉｄ５、ｉｄ６、ｉｄ７、ｉｄ８）はすべて合成され、第３ローパスフィルタ１３へ送られる。第３ローパスフィルタ１３の出力（Ｖｃ）は、加算器２２の後段に設置された第２減算器２３へ送られる。第２減算器２３は、加算器２２の出力から第３ローパスフィルタ１３の出力を減算する減算処理を行う。

実施の形態２に係る構成が定数項γの影響を排除できる原理は、以下の具体的な数式により明らかにされる。４つのトランスコンダクタンス素子（５、６、７、８）の出力電流（ｉｄ５、ｉｄ６、ｉｄ７、ｉｄ８）は、以下のように表される。

合成電流が入力された第３ローパスフィルタ１３の出力（Ｖｃ）は、以下のように表される。

第２減算器２３の減算結果（Ｖ_ＡＭＰ２）は、以下のように表される。

以上のとおり実施の形態２に係る振幅位相検波回路は上記構成を備えるため、実施の形態１のものよりも容易に測定対象信号の振幅と位相差とを同時に検出できる。

実施の形態３．
実施の形態２では、本開示技術に係る振幅位相検波回路が式（１１）に従ってＶ_ＡＭＰ２から測定対象信号の振幅（Ｖｒ）を求められることが示されている。式（１１）が示すようにＶ_ＡＭＰ２から測定対象信号の振幅（Ｖｒ）を求めるには、ローカル信号の振幅（Ｖｌ）を正しく把握しなければならない。
実施の形態３では、実施の形態２で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示される。

図３は、実施の形態３に係る振幅位相検波回路の構成を示す構成図である。実施の形態３で用いる符号は、あらたに追加された構成要素を除き実施の形態１及び実施の形態２で用いたものが用いられている。また、実施の形態３に係る振幅位相検波回路の説明において、実施の形態１又は実施の形態２と重複する部分は、適宜省略される。

図３が示すとおり実施の形態３に係る振幅位相検波回路では、４つのトランスコンダクタンス素子（５、６、７、８）の逆相入力は、それぞれローカル信号が入力されるよう接続先が変更されている。具体的には第５トランスコンダクタンス素子５と第６トランスコンダクタンス素子６の逆相入力にはＬＯ＿ＩＮ（＋）からの信号が入力される。また第７トランスコンダクタンス素子７と第８トランスコンダクタンス素子８の逆相入力にはＬＯ＿ＩＮ（－）からの信号が入力される。

実施の形態３に係る構成がローカル信号の振幅（Ｖｌ）の情報を不要とする原理は、以下の具体的な数式により明らかにされる。４つのトランスコンダクタンス素子（５～８）の出力電流（ｉ_ｄ５－３、ｉ_ｄ６－３、ｉ_ｄ７－３、ｉ_ｄ８－３）は、以下のように表される。

合成電流は、以下のように表される。

合成電流が入力された第３ローパスフィルタ１３の出力（Ｖ_ｃ３）は、以下のように表される。

式（６）と式（１４）との関係から、第２減算器２３の出力（Ｖ_ＡＭＰ３）はローカル信号の振幅（Ｖｌ）を含まない形にすることができる。

以上のとおり実施の形態３に係る振幅位相検波回路は上記構成を備えるため、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅と位相差とを同時に検出できる。

実施の形態４．
実施の形態１から実施の形態３は、本開示技術に係る振幅位相検波回路における非線形素子をトランスコンダクタンス素子（１～８）で実現した構成例を示した。
実施の形態４は、別の非線形素子を用いて本開示技術に係る振幅位相検波回路を実現する構成例を示す。

図４は、実施の形態４に係る振幅位相検波回路の構成を示す構成図である。実施の形態４で用いる符号は、あらたに登場する構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態４に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。

図４が示すとおり実施の形態４に係る振幅位相検波回路は、非線形素子として、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３と、第４トランジスタ３４と、を含む。
実施の形態４に係る振幅位相検波回路は、さらにインダクタ４１を含む。

図４における四角い破線で示した構成要素（１０１、１０２）は、図１から図３ではブロックで示された第１ローパスフィルタ１１及び第２ローパスフィルタ１２を回路構成で示したものである。図４が示すとおりローパスフィルタ回路（１０１、１０２）は、それぞれ抵抗（５１、５４）と、コンデンサ（５２、５３）と、を含む。

図４における四角い破線で示した構成要素（２０１）は、図１から図３では減算を示す円で示された減算器２１を回路構成で示したものである。また図４における四角い破線で示した構成要素（２０２）は、図１から図３では加算を示す円で示された加算器２２を回路構成で示したものである。

トランスコンダクタンス素子（１～４）の正相入力と逆相入力とは、それぞれトランジスタ（３１～３４）のゲート端子とソース端子とに該当する。
図４の例では、第１トランジスタ３１のゲート端子はＲＦ＿ＩＮ（＋）が接続され、同素子のソース端子はＬＯ＿ＩＮ（＋）が接続されている。第２トランジスタ３２のゲート端子はＲＦ＿ＩＮ（－）が接続され、同素子のソース端子はＬＯ＿ＩＮ（＋）が接続されている。第３トランジスタ３３のゲート端子はＲＦ＿ＩＮ（－）が接続され、同素子のソース端子はＬＯ＿ＩＮ（－）が接続されている。第４トランジスタ３４のゲート端子はＲＦ＿ＩＮ（＋）が接続され、同素子のソース端子はＬＯ＿ＩＮ（－）が接続されている。
ＬＯ＿ＩＮ（＋）端子とＬＯ＿ＩＮ（－）端子との間にはインダクタ４１が接続され、そのセンタータップ端子はＧＮＤ接地されている。

トランスコンダクタンス素子（１～４）の出力は、それぞれトランジスタ（３１～３４）のドレイン端子が該当する。
第１トランジスタ３１と第３トランジスタ３３それぞれのドレイン端子は互いに接続され、抵抗（５１）とコンデンサ（５２）の並列接続で構成される第１ローパスフィルタ回路１０１に入力される。第２トランジスタ３２と第４トランジスタ３４それぞれのドレイン端子は互いに接続され、抵抗（５４）とコンデンサ（５３）の並列接続で構成される第２ローパスフィルタ回路１０２に入力される。
第１ローパスフィルタ回路１０１と第２ローパスフィルタ回路１０２とは、それぞれ電流を電圧に変換するとともにＡＣ成分をカットする機能を有する。

減算器回路２０１は減算器用オペアンプ７１と抵抗（６１～６４）で構成される差動増幅回路であり、第１ローパスフィルタ回路１０１の出力と第２ローパスフィルタ回路１０２の出力の電圧減算結果がＰＨＡＳＥ＿ＯＵＴ端子へ出力される。また加算器回路２０２は加算器用オペアンプ７２と抵抗（６５～６７）で構成される加算回路であり、第１ローパスフィルタ回路１０１の出力と第２ローパスフィルタ回路１０２の出力との電圧加算結果がＡＭＰ＿ＯＵＴ端子へ出力される。

実施の形態４に係る振幅位相検波回路の動作原理は、以下の具体的な数式により明らかにされる。測定対象信号及びローカル信号は、以下の時間波形を表す数式で定義される。

式（１）とは異なり式（１５）は、測定対象信号に重畳されたバイアス電圧Ｖ_ｂｉａｓがあるものとして定義されている。

４つのトランジスタが有する２次非線形特性は、以下の数式で定義される。

ここでｉ_Ｄはドレイン端子を流れるドレイン電流、Ｖ_Ｇはゲート電圧、Ｖ_Ｓはソース電圧、Ｖ_ｔｈは閾値電圧、δはトランジスタの非線形特性に関する係数である。

具体的に４つのトランジスタのドレイン端子を流れるドレイン電流（ｉ_Ｄ１、ｉ_Ｄ２、ｉ_Ｄ３、ｉ_Ｄ４）は、以下のように表される。

ｉ_Ｄ１とｉ_Ｄ３との合成電流、ｉ_Ｄ２とｉ_Ｄ４との合成電流は、以下のように表される。

図４に示す回路においては、第１ローパスフィルタ回路１０１の出力（Ｖａ）と第２ローパスフィルタ回路１０２の出力（Ｖｂ）とは、それぞれ以下のように表される。

ただしＶ_ＤＤは電源電圧、Ｒは抵抗（５１、５４）の値、である。

抵抗（６１～６４）の値が等しく、かつ、その値が十分大きいと仮定すると、減算器回路２０１の出力電圧（Ｖ_{ＰＨＡＳＥ４}）は、以下の式で表される。

ただしＶ_ｃｍは同相電圧である。
抵抗（６５～６７）の値が等しく、かつ、その値が十分大きいと仮定すると、加算器回路２０２の出力電圧（Ｖ_ＡＭＰ４）は、以下の式で表される。

式（２２）において、Ｖ_ＤＤ、Ｒ、δ、Ｖ_ｂｉａｓ、Ｖ_ｔｈ、Ｖｌは既知であるため、Ｖ_ＡＭＰ４から測定対象信号の振幅（Ｖｒ）を求めることができる。さらにＶ_ｃｍも既知であるため、求めたＶｒとＶ_{ＰＨＡＳＥ４}とから、式（２１）の関係を用いて測定対象信号のローカル信号に対する位相差（φ）を求めることができる。

以上のとおり実施の形態４に係る回路構成を用いても、本開示技術に係る振幅位相検波回路は、時分割に頼らず１つの回路で測定対象信号の振幅と位相差とを同時に検出できる。

実施の形態５．
実施の形態２では、実施の形態１で示された構成に或る回路を追加することで、定数項γの影響を排除できることが示されている。
同様に実施の形態５は、実施の形態４で示された構成に或る回路を追加することで、Ｖ_ｂｉａｓとＶ_ｔｈとの影響を排除できることが示される。

図５は、実施の形態５に係る振幅位相検波回路の構成を示す構成図である。実施の形態５で用いる符号は、あらたに追加された構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態５に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。

図５が示すとおり実施の形態５に係る振幅位相検波回路は、実施の形態４の構成に加えて、レプリカ検波回路３０１をさらに含む。また実施の形態５は、加算器回路２０２に代えて３入力加減算器回路２０３が用いられている。
レプリカ検波回路３０１は、４つのトランジスタ（３５、３６、３７、３８）と、第３ローパスフィルタ回路１０３と、第２インダクタ４２と、レプリカ用コンデンサ８１と、を含む。ここで４つのトランジスタ（３５、３６、３７、３８）は、実施の形態４に係るトランジスタ（３１、３２、３３、３４）と同じ非線形特性を有する（式（１６）参照）。また、第３ローパスフィルタ回路１０３は、実施の形態４に係る第１ローパスフィルタ回路１０１及び第２ローパスフィルタ回路１０２と同じ値のコンデンサ及び抵抗により構成されている。
レプリカ検波回路３０１の出力は、３入力加減算器回路２０３の３つの入力端子のうちの１つの入力端子へ接続されている。

４つのトランジスタ（３５、３６、３７、３８）のゲート端子は、それぞれレプリカ用コンデンサ８１を介してＧＮＤ接地されている。
第５トランジスタ３５と第６トランジスタ３６のソース端子は、それぞれ第２インダクタ４２の一端（図５では左側）に接続されている。第７トランジスタ３７と第８トランジスタ３８のソース端子は、それぞれ第２インダクタ４２の他端（図５では右側）に接続されている。
第２インダクタ４２のセンタータップ端子は、ＧＮＤ接地されている。
４つのトランジスタ（３５、３６、３７、３８）のドレイン端子は、それぞれ第３ローパスフィルタ回路１０３に接続されている。

第３ローパスフィルタ回路１０３の出力はレプリカ検波回路３０１の出力であり、前述のとおり３入力加減算器回路２０３の３つの入力端子のうちの１つの入力端子へ接続されている。

実施の形態５に係る構成がＶ_ｂｉａｓとＶ_ｔｈとの影響を排除できる原理は、以下の具体的な数式により明らかにされる。４つのトランジスタ（３５～３８）のドレイン電流（ｉ_Ｄ５、ｉ_Ｄ６、ｉ_Ｄ７、ｉ_Ｄ８）は、以下のように表される。

図５に示す回路において、第３ローパスフィルタ回路１０３の出力（Ｖ_ｃ５）は、以下のように表される。

３入力加減算器回路２０３は、出力（Ｖ_ＡＭＰ５）が以下の等式が成り立つように抵抗値を決めておく。

式（２０）と式（２４）との関係を式（２５）へ代入すれば、図５に示す回路の出力（Ｖ_ＡＭＰ５）は、以下のように表される。

以上のとおり実施の形態５に係る振幅位相検波回路は上記構成を備えるため、実施の形態４のものよりも容易に測定対象信号の振幅と位相差とを同時に検出できる。

実施の形態６．
実施の形態３では、実施の形態２で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示されている。
同様に実施の形態６は、実施の形態５で示された構成を少し変形することで、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅（Ｖｒ）が求められることが示される。

図６は、実施の形態６に係る振幅位相検波回路の構成を示す構成図である。実施の形態６で用いる符号は、あらたに追加された構成要素を除き既出の実施の形態で用いたものが用いられている。また、実施の形態６に係る振幅位相検波回路の説明において、既出の実施の形態と重複する部分は、適宜省略される。

図６が示すとおり実施の形態６に係る振幅位相検波回路では、４つのトランジスタ（３５～３８）のソース端子は、それぞれローカル信号が入力されるよう接続先が変更されている。具体的には第５トランジスタ３５と第６トランジスタ３６のソース端子にはＬＯ＿ＩＮ（＋）からの信号が入力される。また第７トランジスタ３７と第８トランジスタ３８のソース端子にはＬＯ＿ＩＮ（－）からの信号が入力される。

実施の形態６に係る構成がローカル信号の振幅（Ｖｌ）の情報を不要とする原理は、以下の具体的な数式により明らかにされる。４つのトランジスタ（３５～３８）の出力電流（ｉ_Ｄ５－６、ｉ_Ｄ６－６、ｉ_Ｄ７－６、ｉ_Ｄ８－６）は、以下のように表される。

図６の回路構成における合成電流は、以下のように表される。

図６に示す回路において、第３ローパスフィルタ回路１０３の出力（Ｖ_ｃ６）は、以下のように表される。

式（２０）と式（２９）との関係から、図６に示す回路の出力（Ｖ_ＡＭＰ６）は、以下のように表される。

以上のとおり実施の形態６に係る振幅位相検波回路は上記構成を備えるため、ローカル信号の振幅（Ｖｌ）の情報を用いることなく測定対象信号の振幅と位相差とを同時に検出できる。

図７は、実施の形態４～６に係る振幅位相検波回路のシミュレーション比較結果の一例を示したグラフである。図７が示すとおり、レプリカ検波回路３０１がない実施の形態４の構成では測定対象信号の入力電力が小さい場合Ｖ_ｂｉａｓとＶｌの影響を受け易い。実施の形態５の構成では、Ｖ_ｂｉａｓの影響を排除した分だけ、若干線形特性が改善されている。図７は、実施の形態６の構成を採用することにより、測定対象信号の入力電力に対する線形特性を改善できることを示している。

本開示技術は、レーダや通信装置に使用されるフェーズドアレーアンテナの検波回路に応用でき、産業上の利用可能性を有する。

１～８ 第１～第８トランスコンダクタンス素子、 １１～１３ 第１～第３ローパスフィルタ、 ２１ 減算器、 ２２ 加算器、 ２３ 第２減算器、 ３１～３８ 第１～第８トランジスタ、 ４１ インダクタ、 ４２ 第２インダクタ、 ７１ 減算器用オペアンプ、 ７２ 加算器用オペアンプ、 ８１ レプリカ用コンデンサ、 １０１～１０３ 第１～第３ローパスフィルタ回路、 ２０１ 減算器回路、 ２０２ 加算器回路、 ２０３ ３入力加減算器回路、 ３０１ レプリカ検波回路。

Claims (5)

1. 入力側から順に、
   測定対象信号のための差動入力端子であるＲＦ＿ＩＮ（＋）及びＲＦ＿ＩＮ（－）と、ローカル信号のための差動入力端子であるＬＯ＿ＩＮ（＋）及びＬＯ＿ＩＮ（－）と、
   ＲＦ＿ＩＮ（＋）を正相入力としＬＯ＿ＩＮ（＋）を逆相入力とする第１非線形素子と、ＲＦ＿ＩＮ（－）を正相入力としＬＯ＿ＩＮ（＋）を逆相入力とする第２非線形素子と、ＲＦ＿ＩＮ（－）を正相入力としＬＯ＿ＩＮ（－）を逆相入力とする第３非線形素子と、ＲＦ＿ＩＮ（＋）を正相入力としＬＯ＿ＩＮ（－）を逆相入力とする第４非線形素子と、
   前記第１非線形素子の出力電流をｉｄ１とし、前記第２非線形素子の出力電流をｉｄ２とし、前記第３非線形素子の出力電流をｉｄ３とし、前記第４非線形素子の出力電流をｉｄ４としたときに、ｉｄ２とｉｄ４とが合成された電流を入力とする第１ローパスフィルタと、ｉｄ１とｉｄ３とが合成された電流を入力とする第２ローパスフィルタと、
   前記第１ローパスフィルタの出力電圧をＶａとし、前記第２ローパスフィルタの出力電圧をＶｂとしたときに、ＶａからＶｂを減算する減算器と、ＶａとＶｂとを加算する加算器と、を含み、
   前記第１非線形素子、前記第２非線形素子、前記第３非線形素子、及び前記第４非線形素子は、いずれも同じ２次非線形特性を有する、
   振幅位相検波回路。
2. 上流から順に、
   前記第１非線形素子、前記第２非線形素子、前記第３非線形素子、及び前記第４非線形素子と同じ特性を有する第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子と、
   前記第５非線形素子の出力電流をｉｄ５とし、前記第６非線形素子の出力電流をｉｄ６とし、前記第７非線形素子の出力電流をｉｄ７とし、前記第８非線形素子の出力電流をｉｄ８としたときに、ｉｄ５とｉｄ６とｉｄ７とｉｄ８とが合成された電流を入力とする第３ローパスフィルタと、
   前記第３ローパスフィルタの出力電圧をＶｃとしたときに、前記加算器の出力電圧からＶｃを減算する第２減算器と、をさらに含み、
   前記第５非線形素子、前記第６非線形素子、前記第７非線形素子、及び前記第８非線形素子は、いずれも信号が入力されない、
   請求項１に記載の振幅位相検波回路。
3. 上流から順に、
   前記第１非線形素子、前記第２非線形素子、前記第３非線形素子、及び前記第４非線形素子と同じ特性を有する第５非線形素子、第６非線形素子、第７非線形素子、及び第８非線形素子と、
   前記第５非線形素子の出力電流をｉｄ５とし、前記第６非線形素子の出力電流をｉｄ６とし、前記第７非線形素子の出力電流をｉｄ７とし、前記第８非線形素子の出力電流をｉｄ８としたときに、ｉｄ５とｉｄ６とｉｄ７とｉｄ８とが合成された電流を入力とする第３ローパスフィルタと、
   前記第３ローパスフィルタの出力電圧をＶｃとしたときに、前記加算器の出力電圧からＶｃを減算する第２減算器と、をさらに含み、
   前記第５非線形素子及び前記第６非線形素子は、いずれも、ＬＯ＿ＩＮ（＋）が逆相入力に接続され、前記第７非線形素子及び前記第８非線形素子は、いずれもＬＯ＿ＩＮ（－）が逆相入力に接続される、
   請求項１に記載の振幅位相検波回路。
4. 前記第１非線形素子、前記第２非線形素子、前記第３非線形素子、及び前記第４非線形素子は、いずれもトランスコンダクタンス素子である、
   請求項１に記載の振幅位相検波回路。
5. 前記第１非線形素子、前記第２非線形素子、前記第３非線形素子、及び前記第４非線形素子は、いずれもトランジスタである、
   請求項１に記載の振幅位相検波回路。

Images