JP7279753B2 - Silicon wafer cleaning method and manufacturing method - Google Patents

Silicon wafer cleaning method and manufacturing method Download PDF

Info

Publication number
JP7279753B2
JP7279753B2 JP2021142210A JP2021142210A JP7279753B2 JP 7279753 B2 JP7279753 B2 JP 7279753B2 JP 2021142210 A JP2021142210 A JP 2021142210A JP 2021142210 A JP2021142210 A JP 2021142210A JP 7279753 B2 JP7279753 B2 JP 7279753B2
Authority
JP
Japan
Prior art keywords
cleaning
wafer
silicon wafer
etching
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021142210A
Other languages
Japanese (ja)
Other versions
JP2023035388A (en
Inventor
康太 藤井
達夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2021142210A priority Critical patent/JP7279753B2/en
Priority to KR1020247006492A priority patent/KR20240047383A/en
Priority to CN202280058117.8A priority patent/CN117941033A/en
Priority to PCT/JP2022/027965 priority patent/WO2023032488A1/en
Priority to TW111127471A priority patent/TW202312264A/en
Publication of JP2023035388A publication Critical patent/JP2023035388A/en
Application granted granted Critical
Publication of JP7279753B2 publication Critical patent/JP7279753B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、シリコンウェーハの表裏面又は裏面を粗化することができるシリコンウェーハの洗浄方法に関する。 The present invention relates to a silicon wafer cleaning method capable of roughening the front and back surfaces or the back surface of a silicon wafer.

半導体デバイス用のシリコンウェーハの製造工程は、チョクラルスキー（ＣＺ）法等を使用して単結晶インゴットを育成する単結晶製造工程と、この単結晶インゴットをスライスし、鏡面状に加工するウェーハ加工工程とから構成され、さらに付加価値をつけるために、熱処理をするアニール工程やエピタキシャル層を形成するエピタキシャル成長工程を含む場合がある。 The manufacturing process of silicon wafers for semiconductor devices consists of a single crystal manufacturing process in which a single crystal ingot is grown using the Czochralski (CZ) method, etc., and a wafer processing process in which the single crystal ingot is sliced and processed into a mirror surface. In order to further add value, it may include an annealing step for heat treatment and an epitaxial growth step for forming an epitaxial layer.

この鏡面状に加工する工程には、ＤＳＰ（両面研磨）工程とその後のＣＭＰ（片面研磨）工程がある。より具体的には、パーティクル品質や搬送の観点からＤＳＰ加工されたウェーハは乾燥させず、必要に応じて洗浄した後、水中保管でＣＭＰ工程へ搬送される。したがってＣＭＰ工程では水中保管されたウェーハをロボット等でチャックしＣＭＰ装置へ搬送する必要がある。また、ＣＭＰ加工後も同様に研磨剤や純水などで濡れたウェーハをチャックし、必要に応じて洗浄工程へ搬送する必要がある。 The process of mirror-finishing includes a DSP (double-sided polishing) process and a subsequent CMP (single-sided polishing) process. More specifically, from the viewpoint of particle quality and transportation, the DSP-processed wafers are not dried, but are washed as necessary and then stored in water and transported to the CMP process. Therefore, in the CMP process, it is necessary to chuck the wafer stored in water by a robot or the like and transport it to the CMP apparatus. Also, after the CMP process, similarly, it is necessary to chuck the wafer wet with an abrasive or pure water and transport it to a cleaning process as necessary.

このようにウェーハの加工工程では、ドライではなくウェットな環境下でウェーハを搬送することが必須であるが、特にこのようなウェット環境下では、チャックで吸着されたウェーハを脱離させる際に、チャックを解除しても脱離されず、搬送不良を引き起こすことがあった。この原因としてはチャックされるウェーハ面の粗さが影響していると考えられ、チャックされるウェーハ面粗さが良好過ぎると、チャックとの接触面積が増え、チャックを解除してもウェーハが脱離しにくくなると考えられ、対してウェーハの面粗さが悪いと接触面積が減り、ウェーハが脱離しやすくなると考えられる。一般的にチャックされた面は少なからずチャック痕が形成されやすく、品質が低下することからチャック面はシリコンウェーハの裏面であることが多い。したがって、搬送不良低減の観点からは特にシリコンウェーハ裏面のみ粗い方が良く、そのようなウェーハの製造方法が求められている。 In this way, in the wafer processing process, it is essential to transport the wafer in a wet environment rather than a dry environment. Even if the chuck is released, the wafer is not detached, causing a transport failure. The reason for this is considered to be the roughness of the chucked wafer surface. On the other hand, if the surface roughness of the wafer is poor, the contact area is reduced and the wafer is considered to be easily detached. In general, the chucked surface is likely to form chuck marks in no small amount, degrading the quality, so the chucked surface is often the back surface of the silicon wafer. Therefore, from the viewpoint of reducing transport failures, it is preferable that only the back surface of the silicon wafer is rough, and a method of manufacturing such a wafer is desired.

一般的なシリコンウェーハの洗浄方法として、ＲＣＡ洗浄と呼ばれる方法がある。このＲＣＡ洗浄とはＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ １）洗浄、ＳＣ２（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ ２）洗浄、ＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏｆｌｕｏｒｉｃ Ａｃｉｄ）洗浄を、目的に応じて組み合わせて行う洗浄方法である。
このＳＣ１洗浄とは、アンモニア水と過酸化水素水を任意の割合で混合し、アルカリ性の洗浄液によるシリコンウェーハ表面のエッチングによって付着パーティクルをリフトオフさせ、さらにシリコンウェーハとパーティクルの静電気的な反発を利用して、シリコンウェーハへの再付着を抑えながらパーティクルを除去する洗浄方法である。また、ＳＣ２洗浄とは、塩酸と過酸化水素水を任意の割合で混合した洗浄液で、シリコンウェーハ表面の金属不純物を溶解除去する洗浄方法である。また、ＤＨＦ洗浄とは、希フッ酸によってシリコンウェーハ表面のケミカル酸化膜を除去する洗浄方法である。さらに、強い酸化力を有するオゾン水洗浄も使用される場合があり、シリコンウェーハ表面に付着している有機物の除去やＤＨＦ洗浄後のシリコンウェーハ表面のケミカル酸化膜形成を行っている。シリコンウェーハの洗浄は、目的に応じてこれらの洗浄を組み合わせて行われている。
この中でＳＣ１洗浄はエッチングを伴う洗浄であるため、ＳＣ１洗浄後はウェーハの面粗さが増加することが一般的に知られている。 As a general silicon wafer cleaning method, there is a method called RCA cleaning. The RCA cleaning is a cleaning method in which SC1 (Standard Cleaning 1) cleaning, SC2 (Standard Cleaning 2) cleaning, and DHF (Diluted Hydrofluoric Acid) cleaning are combined according to the purpose.
This SC1 cleaning involves mixing ammonia water and hydrogen peroxide water in an arbitrary ratio, etching the surface of the silicon wafer with an alkaline cleaning liquid to lift off adhering particles, and further utilizing electrostatic repulsion between the silicon wafer and the particles. It is a cleaning method that removes particles while suppressing redeposition to silicon wafers. SC2 cleaning is a cleaning method for dissolving and removing metal impurities on the surface of a silicon wafer with a cleaning liquid in which hydrochloric acid and hydrogen peroxide are mixed at an arbitrary ratio. DHF cleaning is a cleaning method for removing a chemical oxide film on the surface of a silicon wafer with dilute hydrofluoric acid. Furthermore, ozone water cleaning with strong oxidizing power is sometimes used to remove organic matter adhering to the silicon wafer surface and to form a chemical oxide film on the silicon wafer surface after DHF cleaning. Cleaning of silicon wafers is performed in combination with these cleaning methods depending on the purpose.
Among them, SC1 cleaning involves etching, so it is generally known that the surface roughness of the wafer increases after SC1 cleaning.

また、ウェーハの面粗さを評価する手法としては、ＡＦＭ（原子間力顕微鏡：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）により得られるＳａ（３次元算出平均高さ）値やパーティクルカウンターにより得られるＨａｚｅ値を指標とすることができる。Ｈａｚｅとはいわゆる曇りとして表現されるものであり、シリコン表面の粗さの指標として広く用いられており、このＨａｚｅレベルが高いとはウェーハの面が粗いことを示す。パーティクルカウンターによるＨａｚｅ検査はスループットが非常に高く、ウェーハ全面を検査することができる。 In addition, as a method for evaluating the surface roughness of a wafer, the Sa (three-dimensional calculated average height) value obtained by AFM (Atomic Force Microscopy) and the Haze value obtained by a particle counter are used as indices. be able to. Haze is expressed as so-called cloudiness and is widely used as an index of silicon surface roughness, and a high haze level indicates that the wafer surface is rough. Haze inspection using a particle counter has a very high throughput and can inspect the entire wafer surface.

特許文献１には水酸化アンモニウムと過酸化水素と水の組成が１：１：５～１：１：２０００の範囲の希釈水溶液でシリコンウェーハを洗浄し、異なる厚さの自然酸化膜を形成させる方法が記載されている。
特許文献２にはＳＣ１洗浄において、水酸化アンモニウムから電離されたＯＨ－の濃度が高いとＳｉの直接エッチングが優先的に起こり、ウェーハ表面粗さが増加することが記載されている。
また、特許文献３～６にも、シリコンウェーハなどの半導体基板の洗浄に関する技術が開示されている。 In Patent Document 1, a silicon wafer is washed with a dilute aqueous solution containing ammonium hydroxide, hydrogen peroxide and water in a composition range of 1:1:5 to 1:1:2000 to form native oxide films of different thicknesses. method is described.
Patent Document 2 describes that in SC1 cleaning, when the concentration of OH − ionized from ammonium hydroxide is high, Si is preferentially directly etched, resulting in an increase in wafer surface roughness.
Patent documents 3 to 6 also disclose techniques related to cleaning semiconductor substrates such as silicon wafers.

特開平７－６６１９５号公報JP-A-7-66195 特開２０１１－８２３７２号公報JP 2011-82372 A 特開平７－２４０３９４号公報JP-A-7-240394 特開平１０－２４２１０７号公報JP-A-10-242107 特開平１１－１２１４１９号公報JP-A-11-121419 特表２０１２－５２３７０６号公報Japanese translation of PCT publication No. 2012-523706

前述したように、加工工程中の搬送不良低減のためにチャックされる裏面が粗いシリコンウェーハが必要とされている。本発明は、上記問題を解決するためになされたものであり、シリコンウェーハの表裏面又は裏面を粗化できる洗浄方法、片方の面のみが選択的に粗化されたシリコンウェーハを得ることができるシリコンウェーハの製造方法を提供することにある。 As mentioned above, there is a need for a chucked silicon wafer with a rough backside to reduce transport defects during processing. The present invention has been made to solve the above problems, and provides a cleaning method capable of roughening the front and back surfaces or the back surface of a silicon wafer, and a silicon wafer in which only one surface is selectively roughened. An object of the present invention is to provide a method for manufacturing a silicon wafer.

上記目的を達成するために、本発明は、シリコンウェーハを粗化する洗浄方法であって、
前記シリコンウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハを用意する工程と、
該用意したシリコンウェーハを水酸化アンモニウムと過酸化水素水とを含む水溶液で洗浄することで前記シリコンウェーハの表裏面又は裏面を粗化する洗浄工程を含み、
前記洗浄工程で用いる水溶液として、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上、１１００以下であるものを用いることを特徴とするシリコンウェーハの洗浄方法を提供する。 To achieve the above object, the present invention provides a cleaning method for roughening a silicon wafer, comprising:
a step of preparing a silicon wafer having an exposed bare surface without a natural oxide film as the silicon wafer;
a cleaning step of roughening the front and back surfaces or the back surface of the silicon wafer by cleaning the prepared silicon wafer with an aqueous solution containing ammonium hydroxide and hydrogen peroxide;
Provided is a method for cleaning a silicon wafer, wherein the aqueous solution used in the cleaning step has an etching selectivity of Si to SiO 2 of 95 or more and 1100 or less.

このようなシリコンウェーハの洗浄方法であれば、過酸化水素水の酸化作用により自然酸化膜が形成され、エッチング時に粗化が生じ、表裏面又は裏面が粗化されたウェーハの製造が可能となる。 With such a method for cleaning a silicon wafer, a natural oxide film is formed by the oxidizing action of hydrogen peroxide water, roughening occurs during etching, and it is possible to manufacture wafers with roughened front and back surfaces or back surfaces. .

このとき、前記洗浄工程で用いる前記水溶液の前記ＳｉＯ２に対するＳｉのエッチング選択比を、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求め、
前記Ｓｉのエッチング量の算出用ウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩウェーハのいずれかを用い、
前記ＳｉＯ２のエッチング量の算出用ウェーハとして、膜厚が３ｎｍ以上のシリコン酸化膜付ウェーハを用いることができる。 At this time, the etching selectivity of Si to the SiO2 of the aqueous solution used in the cleaning step is obtained from (etching amount of Si/etching amount of SiO2 ),
As the wafer for calculating the etching amount of Si, using any one of a silicon wafer, an epitaxial wafer, or an SOI wafer with a bare surface without a native oxide film exposed,
A wafer with a silicon oxide film having a film thickness of 3 nm or more can be used as the wafer for calculating the etching amount of SiO 2 .

このような方法であれば、ＳｉＯ２とＳｉに対するエッチング挙動を精度良く評価できる。 With such a method, the etching behavior for SiO 2 and Si can be evaluated with high accuracy.

また、前記洗浄工程後のシリコンウェーハ表面に、前記洗浄工程中に形成された自然酸化膜を残すことができる。 Also, the natural oxide film formed during the cleaning process can be left on the surface of the silicon wafer after the cleaning process.

洗浄後に自然酸化膜が残っていると、パーティクル付着を抑制することができる。
また、本発明の粗化は、上記のように過酸化水素の酸化作用で形成された自然酸化膜をエッチングすることで生じる。上記エッチング選択比の範囲の水溶液を用いつつ、洗浄後の面状態がベア面ではなく自然酸化膜が存在する場合は、洗浄中において、酸化作用が十分で、またＳｉのエッチングのみが優勢に進行したわけでもなく、そのため、粗化度合いを一層十分なものとすることができる。 If the natural oxide film remains after cleaning, particle adhesion can be suppressed.
Further, the roughening of the present invention is caused by etching the native oxide film formed by the oxidation action of hydrogen peroxide as described above. While using an aqueous solution within the above etching selectivity range, if the surface state after cleaning is not a bare surface but a natural oxide film exists, the oxidation action is sufficient during cleaning, and only the etching of Si proceeds predominantly. Therefore, the degree of roughening can be made more sufficient.

また、予め、前記ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さとの関係を求め、
求められた関係に基づき、前記ＳｉＯ２に対するＳｉのエッチング選択比、洗浄時間を選定して、前記洗浄工程を行うことができる。 Further, in advance, the relationship between the etching selectivity of Si to SiO2 , the cleaning time, and the surface roughness is obtained,
Based on the obtained relationship, the cleaning process can be performed by selecting the etching selectivity of Si to SiO 2 and the cleaning time.

本発明の洗浄方法で形成される粗化度合いは、前記洗浄工程におけるＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間に依って変化するため、予めこれらの条件と粗化度合いとの関係を求めておくことが有効である。 Since the degree of roughening formed by the cleaning method of the present invention varies depending on the etching selectivity ratio of Si to SiO 2 and the cleaning time in the cleaning step, the relationship between these conditions and the degree of roughening is obtained in advance. It is effective to keep

また、本発明は、本発明のシリコンウェーハの洗浄方法により洗浄され、表裏面が粗化されたシリコンウェーハの片方の面に対し、ＣＭＰ加工を行い、前記片方の面とは反対側の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法を提供する。 Further, according to the present invention, one surface of a silicon wafer which has been cleaned by the method for cleaning a silicon wafer of the present invention and whose front and back surfaces have been roughened is subjected to CMP processing, and only the surface opposite to the one surface is subjected to CMP processing. Provided is a method for producing a silicon wafer characterized by obtaining a silicon wafer in which is selectively roughened.

このように、表裏面を粗化した後、片方の面のみ研磨することで、片方の面は良好な面状態で、該片方の面とは反対側の面のみ粗化されたウェーハを作製することができる。 In this way, after roughening the front and back surfaces, only one surface is polished to produce a wafer in which one surface is in a good surface condition and only the surface opposite to the one surface is roughened. be able to.

また、本発明は、本発明のシリコンウェーハの洗浄方法により、枚葉方式で裏面のみが洗浄されて粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法を提供する。 The present invention also provides a method for producing a silicon wafer, characterized in that a silicon wafer having only its back surface cleaned and roughened by a single wafer method is obtained by the method for cleaning a silicon wafer according to the present invention.

このように、裏面のみ洗浄して粗化されたウェーハを作製することができる。 In this way, a roughened wafer can be produced by cleaning only the back surface.

本発明のシリコンウェーハの洗浄方法であれば、シリコンウェーハの表裏面又は裏面を粗化することができる。
また、本発明のシリコンウェーハの製造方法であれば、片方の面は良好な面状態で、該片方の面とは反対側の面のみが選択的に粗化されたウェーハを作製することができる。 According to the silicon wafer cleaning method of the present invention, the front and back surfaces or the back surface of the silicon wafer can be roughened.
Further, according to the method for producing a silicon wafer of the present invention, it is possible to produce a wafer in which one surface is in a good surface condition and only the surface opposite to the one surface is selectively roughened. .

本発明のシリコンウェーハの洗浄方法の一例を示すフローチャートである。1 is a flow chart showing an example of a silicon wafer cleaning method of the present invention. ベア面のシリコンウェーハに対し、様々な液組成で洗浄した後のＨａｚｅ増加量、ＬＬＳ数、面状態を示した関係図、及び水準５と水準９のＳＥＭ像を示した図である。FIG. 10 is a diagram showing a relational diagram showing a haze increase amount, an LLS number, and a surface state after cleaning a bare silicon wafer with various liquid compositions, and a diagram showing SEM images of level 5 and level 9. FIG. 組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：０．４：１０００における、Ｈａｚｅ増加量の洗浄時間依存性を示したグラフである。It is the graph which showed the washing time dependency of the haze increase amount in composition NH4OH : H2O2 : H2O =1:0.4:1000.

前述したように、加工工程中の搬送不良低減のためにチャックされる裏面が粗いシリコンウェーハが必要とされている。
本発明者らは上記課題を達成するために、水酸化アンモニウム、過酸化水素水、水からなる洗浄液を用いた酸化及びエッチング挙動について鋭意検討した。その結果、特に自然酸化膜がないベア面が露出したシリコンウェーハに対し、ＳｉＯ２に対するＳｉのエッチング選択比が高い洗浄液で洗浄すると、過酸化水素水の酸化作用で形成された酸化膜が水酸化アンモニウムによりエッチングされ、Ｓｉが局所的に露出した箇所で急激にエッチングが進行し、粗化されること、及びこの粗化挙動について前記選択比を９５以上、１１００以下の範囲に制御することで調整できることを見出し、本発明を完成させた。 As mentioned above, there is a need for a chucked silicon wafer with a rough backside to reduce transport defects during processing.
In order to achieve the above object, the present inventors diligently studied the oxidation and etching behavior using a cleaning liquid consisting of ammonium hydroxide, hydrogen peroxide solution, and water. As a result, when a silicon wafer with an exposed bare surface without a natural oxide film is washed with a cleaning solution having a high etching selectivity ratio of Si to SiO2 , the oxide film formed by the oxidizing action of hydrogen peroxide solution becomes hydroxylated. Etching by ammonium, etching progresses rapidly at places where Si is locally exposed, and the roughening behavior is adjusted by controlling the selectivity in the range of 95 or more and 1100 or less. I found that it can be done, and completed the present invention.

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は本発明のシリコンウェーハの洗浄方法の一例を示すフローチャートである。
（工程Ｓ１：シリコンウェーハの用意工程）
図１のＳ１のように、表裏面（又は裏面）を粗化したいシリコンウェーハを用意する。ウェーハの導電型や直径に制限はないが、ウェーハの面状態は自然酸化膜がないベア面が露出している必要がある。例えばＤＳＰ後ウェーハのような研磨後のウェーハは、自然酸化膜が存在しないベア面が露出しており、そのまま後述するＳ２の洗浄を行うことができる。自然酸化膜が存在する場合は、例えばＨＦ洗浄などで自然酸化膜を剥離することで、ベア面を露出させることができる。尚、ＨＦ洗浄条件に制限はなく、自然酸化膜が剥離できれば、薬液濃度、洗浄時間、洗浄温度などに制限はない。 Hereinafter, the present invention will be described in detail as an example of embodiments with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flow chart showing an example of the silicon wafer cleaning method of the present invention.
(Step S1: silicon wafer preparation step)
As shown in S1 of FIG. 1, a silicon wafer whose front and back surfaces (or back surfaces) are to be roughened is prepared. There are no restrictions on the conductivity type or diameter of the wafer, but the surface condition of the wafer must be such that the bare surface without a natural oxide film is exposed. For example, a wafer after polishing, such as a wafer after DSP, has an exposed bare surface where no natural oxide film exists, and can be washed as it is in S2, which will be described later. If a natural oxide film exists, the bare surface can be exposed by removing the natural oxide film by, for example, HF cleaning. There are no restrictions on the HF cleaning conditions, and there are no restrictions on the chemical solution concentration, cleaning time, cleaning temperature, etc., as long as the natural oxide film can be removed.

（工程Ｓ２：洗浄工程）
次にＳ２のようにベア面が露出したシリコンウェーハを、ＳｉＯ２に対するＳｉのエッチング選択比（Ｓｉ／ＳｉＯ２エッチング選択比）が９５以上、１１００以下である、水酸化アンモニウムと過酸化水素水とを含む水溶液で洗浄する。 (Step S2: Washing step)
Next, a silicon wafer with an exposed bare surface as in S2 was treated with ammonium hydroxide and hydrogen peroxide solution having an etching selectivity of Si to SiO2 (Si/ SiO2 etching selectivity) of 95 or more and 1100 or less. Wash with an aqueous solution containing

ここでは、本発明の粗化現象について、Ｓｉ及びＳｉＯ２のエッチング挙動の観点から詳細に述べる。尚、Ｓｉ及びＳｉＯ２のエッチング量の算出方法の詳細は後述する。
図２には、ベア面が露出したＤＳＰ後ウェーハをＳＣ１組成（液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、洗浄温度及び洗浄時間を変えて洗浄し（水準１から水準１２と表記）、パーティクルカウンターにて粗さ指標であるＨａｚｅ値を取得し、予め洗浄前に取得しておいたＨａｚｅ値との差分（以下、Ｈａｚｅ増加量と定義する）を示した。この値が高いほど面があれていることを示す。併せて、粗化処理なしのＲｅｆと水準５，９のＳＥＭ（走査型電子顕微鏡：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎｉｃ Ｍｉｃｒｏｓｃｏｐｙ）の表面観察結果も示した。 Here, the roughening phenomenon of the present invention is described in detail in terms of the etching behavior of Si and SiO2 . Details of the method for calculating the etching amounts of Si and SiO 2 will be described later.
In FIG. 2, the post-DSP wafer with its bare surface exposed was washed with SC1 composition (liquid composition NH 4 OH:H 2 O 2 :H 2 O), and the cleaning temperature and cleaning time were changed (level 1 to level 12). notation), and the Haze value, which is a roughness index, was obtained with a particle counter, and the difference from the Haze value obtained in advance before cleaning (hereinafter, defined as the Haze increase amount) was shown. A higher value indicates a rougher surface. In addition, Ref without roughening treatment and SEM (Scanning Electronic Microscopy) surface observation results of Levels 5 and 9 are also shown.

用いた薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）で、それぞれ質量（ｗｔ）％でも表記した。尚、質量％とは洗浄溶液とそれに含まれる溶質（水酸化アンモニウム、過酸化水素）の質量比を百分率で表した濃度で、ｗｔ％とも表記する。また、図２には、後述する算出方法で求めたＳｉＯ２に対するＳｉのエッチング選択比も表記した。 The chemicals used were 28% by mass ammonia water (NH 4 OH) and 30% by mass hydrogen peroxide solution (H 2 O 2 ), each of which is also expressed in mass (wt) %. The mass % is the concentration expressed as a percentage by mass of the cleaning solution and the solute (ammonium hydroxide, hydrogen peroxide) contained therein, and is also expressed as wt %. FIG. 2 also shows the etching selectivity ratio of Si to SiO 2 obtained by a calculation method to be described later.

水準５，６，８，９，１２において顕著にＨａｚｅが増加していることがわかる。さらにＳＥＭ画像を見ると、水準５と水準９は凹凸形状が観察され、Ｒｅｆではこのような凹凸形状は観察されていない。以上より、これらの水準では面が大きくあれており、粗化されていることがわかる。
一方、水準３，４，１１では０．８～０．９ｐｐｍ程度増加しているが、その増加量、即ち粗化度合いが小さく、粗化されているとは言えない。さらにＬＬＳ（局所光散乱欠陥：Ｌｏｃａｌｉｚｅｄ Ｌｉｇｈｔ Ｓｃａｔｔｅｒ）数も非常に多く、欠陥品質が大きく悪化していた。洗浄後の面状態が撥水面であることから、洗浄中にベア面が露出し、Ｓｉのエッチングが顕著に進行し、エッチピットが形成されたためと考えられる。残りの水準では面状態は親水面であったが、Ｈａｚｅ増加量も僅かであった。 It can be seen that Haze significantly increases at levels 5, 6, 8, 9, and 12. Furthermore, looking at the SEM images, uneven shapes are observed in Levels 5 and 9, but such uneven shapes are not observed in Ref. From the above, it can be seen that the surface is greatly roughened and roughened at these levels.
On the other hand, in Levels 3, 4, and 11, the increase is about 0.8 to 0.9 ppm, but the amount of increase, that is, the degree of roughening is small, and it cannot be said that the surface is roughened. Furthermore, the number of LLS (Localized Light Scatter) was also very large, and the quality of defects was greatly deteriorated. It is considered that the bare surface was exposed during the cleaning because the surface state after cleaning was a water-repellent surface, and the etching of Si proceeded remarkably, resulting in the formation of etch pits. At the remaining levels, the surface state was a hydrophilic surface, but the increase in haze was also slight.

水準５，６，８，９，１２のＳｉＯ２に対するＳｉのエッチング選択比に着目すると、各々、１０９８、９５．５、２８０、１２１、８３４であり、約９５以上１１００以下の範囲であることから、この範囲内の選択比であればＬＬＳ数を悪化させずに粗化することができることが分かる。
この理由について詳しく述べる。ＳＣ１洗浄では過酸化水素は酸化剤として機能しＳｉは酸化されＳｉＯ２（自然酸化膜。以下、単に酸化膜とも言う。）が形成される。水酸化アンモニウムは電離反応によりＯＨ－を放出し、このＯＨ－によりウェーハ表面のＳｉＯ２がエッチングされる。一般的な薬液組成（例えばＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０）では洗浄中は常にウェーハには酸化膜が存在しており、ベア面（Ｓｉ）が露出することなく、形成される酸化膜厚さは洗浄時間に依存せず常に約１ｎｍ程度である。これは酸化速度とエッチング速度のバランスに起因することが知られている。つまり、Ｈ２Ｏ２が所定濃度以上である薬液ではＨ２Ｏ２によるＳｉの酸化速度の方がＯＨ－によるＳｉＯ２のエッチング速度よりも速いために、Ｓｉが露出することなく常にウェーハには酸化膜が存在していると解釈できる。言い換えれば、Ｈ２Ｏ２が所定濃度未満になるとＯＨ－によるエッチング速度の方がＨ２Ｏ２によるＳｉの酸化速度よりも速くなるため、酸化が追い付かず、ＯＨ－によるＳｉのエッチング反応が進行する。このような場合は洗浄後にＳｉが露出しているため、撥水面となる。 Focusing on the etching selectivity ratio of Si to SiO 2 of levels 5, 6, 8, 9 and 12, they are 1098, 95.5, 280, 121 and 834, respectively, and are in the range of about 95 or more and 1100 or less. , it can be seen that if the selection ratio is within this range, roughening can be performed without deteriorating the LLS number.
The reason for this will be described in detail. In the SC1 cleaning, hydrogen peroxide functions as an oxidizing agent, and Si is oxidized to form SiO 2 (a natural oxide film, hereinafter simply referred to as an oxide film). Ammonium hydroxide releases OH − through an ionization reaction, and this OH − etches SiO 2 on the wafer surface. With a general chemical solution composition (for example, NH 4 OH:H 2 O 2 :H 2 O=1:1:10), an oxide film always exists on the wafer during cleaning, exposing the bare surface (Si). The thickness of the formed oxide film is always about 1 nm regardless of the cleaning time. It is known that this is due to the balance between the oxidation rate and the etching rate. In other words, in a chemical solution containing H 2 O 2 at a predetermined concentration or higher, the oxidation rate of Si by H 2 O 2 is faster than the etching rate of SiO 2 by OH − , so that Si is not exposed to the wafer at all times. It can be interpreted that an oxide film exists. In other words, when the concentration of H 2 O 2 is less than a predetermined concentration, the etching rate by OH − becomes faster than the oxidation rate of Si by H 2 O 2 , so that the oxidation cannot catch up and the etching reaction of Si by OH − proceeds. do. In such a case, since Si is exposed after cleaning, the surface becomes water-repellent.

ここで粗化された水準の薬液組成は、例えば水準５のＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：０．４：１０００のようにＨ２Ｏ２比率がＮＨ４ＯＨよりも低いことが分かる。したがって、このような薬液でベア面のシリコンウェーハを洗浄すると、洗浄後の面状態が親水面であることから、初めに酸化反応が進行し酸化膜が形成されるが、酸化速度が遅いため、ＳｉＯ２のエッチングが相対的に優勢となり、ＳｉＯ２がエッチングされ局所的にＳｉが露出された箇所でＳｉのエッチングが進行し、粗化が進行すると考えられる。この選択比の下限値としては水準６の９５．５で粗化されているが、水準７の２０．５では粗化されていないことから、９５以上であることが必要となる。
逆に、この選択比が９５未満では、酸化速度が十分に速くなり、エッチング作用が働いても、Ｓｉが露出されることがないため、粗化現象は進行しないと考えられる。 Here, the chemical composition of the roughened level has a H 2 O 2 ratio higher than that of NH 4 OH, such as NH 4 OH:H 2 O 2 :H 2 O=1:0.4:1000 of level 5. I know it's low. Therefore, when a bare silicon wafer is washed with such a chemical solution, since the surface state after washing is a hydrophilic surface, an oxidation reaction proceeds first and an oxide film is formed. It is considered that etching of SiO 2 becomes relatively dominant, and etching of Si progresses at locations where SiO 2 is etched and Si is locally exposed, and roughening progresses. The lower limit of this selectivity ratio is 95.5 of level 6, which is roughening, but not 20.5 of level 7, so it is necessary to be 95 or more.
Conversely, if the selectivity is less than 95, the oxidation rate is sufficiently high, and even if the etching action works, Si will not be exposed, so it is considered that the roughening phenomenon does not proceed.

次に選択比の上限値について考える。上述のように本発明の粗化は、形成された酸化膜をエッチングし、露出したＳｉをエッチングすることで進行する。即ち、Ｈ２Ｏ２による酸化作用がない場合や酸化速度が顕著に遅い場合は酸化反応が追い付かず、Ｓｉのエッチングのみが進行してしまう。このような場合は本発明の粗化を達成することは出来ず、ＬＬＳ数も悪化してしまう。水準３，４，１１はこれに該当し、これらのエッチング選択比は粗化が進行した水準（水準５，６，８，９，１２）よりも高い。水準５の選択比１０９８で粗化が進行し、水準４の１２８６では粗化が進行しないことから、選択比の上限は１１００であることがわかる。即ち、エッチング選択比が９５以上、１１００以下の範囲内（さらには、９５．５以上、１０９８以下の範囲内）の洗浄液でベア面が露出したウェーハを洗浄することで粗化を達成することができる。 Next, let us consider the upper limit of the selectivity. As described above, the roughening of the present invention proceeds by etching the formed oxide film and etching the exposed Si. That is, when there is no oxidation action by H 2 O 2 or when the oxidation rate is remarkably slow, the oxidation reaction cannot catch up and only the etching of Si proceeds. In such a case, the roughening of the present invention cannot be achieved, and the LLS number also deteriorates. Levels 3, 4, and 11 correspond to this, and their etching selectivity is higher than the levels (levels 5, 6, 8, 9, and 12) in which roughening has progressed. Roughening proceeds at a selectivity of 1098 of level 5, and does not proceed at a selectivity of 1286 of level 4, so that the upper limit of the selectivity is 1100. That is, roughening can be achieved by cleaning a wafer with an exposed bare surface with a cleaning liquid having an etching selectivity within the range of 95 or more and 1100 or less (further, within the range of 95.5 or more and 1098 or less). can.

このようなエッチング選択比の洗浄液を用い、特には、Ｓ２の洗浄工程後のウェーハ表面に、洗浄工程中に形成された自然酸化膜を残すようにする。すなわち、ＳｉＯ２がエッチングされて局所的なＳｉの露出箇所でのＳｉのエッチングが進行した面状態であると、より確実に粗化されて粗化度合いが一層十分なものを得ることができる。
また、水準５の１：０．４：１０００や水準１２の１：０．０２：１０で粗化されていることから、薬液組成に制限はなく、前述の選択比を指標とすればよい。 A cleaning solution having such an etching selectivity ratio is used to leave the natural oxide film formed during the cleaning process on the wafer surface after the cleaning process of S2. That is, when SiO 2 is etched and the etching of Si at local Si-exposed portions progresses, the surface is roughened more reliably and a more sufficient degree of roughening can be obtained.
In addition, since the roughening ratio is 1:0.4:1000 of level 5 and 1:0.02:10 of level 12, there is no limitation on the chemical composition, and the selection ratio described above may be used as an index.

続いて、本発明において指標となるＳｉ／ＳｉＯ２エッチング選択比の算出方法について詳細に述べる。Ｓ２で用いる水溶液のＳｉＯ２に対するＳｉのエッチング選択比は、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求めることができる。
Ｓｉのエッチング量は、自然酸化膜が存在しない、すなわち自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハのいずれかを用意し、該用意したウェーハを任意の液組成の水溶液（Ｓｉ／ＳｉＯ２エッチング選択比を算出しようとする水溶液）で洗浄した後、洗浄前後のウェーハ厚み差、エピ層厚み差、又はＳＯＩウェーハのＳｉ層厚み差を測定し、これをエッチング量とすることができる。
例えば自然酸化膜の除去にはＨＦ洗浄等が挙げられる。尚、ＨＦ洗浄条件に制限はなく、自然酸化膜が剥離できれば、薬液濃度、洗浄時間、洗浄温度などに制限はない。ウェーハに自然酸化膜が存在していると、自然酸化膜がエッチングされるまでＳｉのエッチングが進行せず、Ｓｉのエッチング量を精度良く評価できない。また、自然酸化膜が存在することで粗化現象が進行し、ウェーハ表面が粗化されることで、測定値に影響を与える可能性があるため、Ｓｉのエッチング量の算出用ウェーハは、自然酸化膜が存在しないウェーハである必要がある。 Next, a method for calculating the Si/SiO 2 etching selectivity, which is used as an index in the present invention, will be described in detail. The etching selection ratio of Si to SiO 2 in the aqueous solution used in S2 can be obtained from (etching amount of Si/etching amount of SiO 2 ).
The etching amount of Si is determined by preparing either a silicon wafer, an epitaxial wafer, or an SOI (Silicon on Insulator) wafer having no natural oxide film, that is, a bare surface with no natural oxide film exposed. After washing with an aqueous solution of an arbitrary liquid composition (aqueous solution for calculating the Si/SiO 2 etching selectivity), the wafer thickness difference before and after washing, the epi layer thickness difference, or the Si layer thickness difference of the SOI wafer is measured, This can be used as the etching amount.
For example, HF cleaning or the like is used to remove the natural oxide film. There are no restrictions on the HF cleaning conditions, and there are no restrictions on the chemical solution concentration, cleaning time, cleaning temperature, etc., as long as the natural oxide film can be removed. If a natural oxide film exists on the wafer, the etching of Si does not progress until the natural oxide film is etched, and the etching amount of Si cannot be evaluated with high accuracy. In addition, the presence of a natural oxide film advances the roughening phenomenon, roughening the wafer surface, which may affect the measurement value. The wafer must have no oxide film.

用いるウェーハの選定はエッチング量から適宜に選定すればよい。一般的に直径３００ｍｍのシリコンウェーハの厚さは約７７５μｍであることから、少なくともエッチング量が１μｍ以上であればその厚み変化量を捉えることができる。例えば一般的な平坦度測定機などで測定されるウェーハ厚みを指標とし、洗浄前後のウェーハ厚みをエッチング量とすることができる。尚、測定機はウェーハの厚みが測定できれば特に限定されない。例えばエッチング量が数十ｎｍでは厚みの変化量が非常に少なくその変化量を捉えることは難しくウェーハ厚みを指標とすることは好ましくない。
エッチング量が数十ｎｍから数百ｎｍの場合はエピ厚みが数μｍのエピタキシャルウェーハもしくはＳｉ／ＳｉＯ２／Ｓｉ構造の表面側のＳｉ層厚みが数十ｎｍから数百ｎｍであるＳＯＩウェーハを用いればよく、適宜必要なエッチング量に合わせて選定すればよい。膜厚測定に関しては、例えば、エピタキシャルウェーハの場合はエピ層とサブ層で抵抗率が異なることを利用し、拡がり抵抗測定で洗浄後のエピ厚さを測定することで、膜厚差を算出することができる。ＳＯＩウェーハの膜厚測定では、例えば、分光エリプソメトリーを用いることができ、例えばエッチング量が数ｎｍの場合にＳｉ層が１００ｎｍ以下のＳＯＩウェーハを用いれば、精度よく評価することができる。尚、エピタキシャルウェーハ、ＳＯＩウェーハともにエピ層、Ｓｉ層厚さが評価できれば特に評価方法は限定されない。 The wafer to be used may be appropriately selected according to the amount of etching. Since the thickness of a silicon wafer with a diameter of 300 mm is generally about 775 μm, if the etching amount is at least 1 μm or more, the amount of thickness change can be captured. For example, the thickness of the wafer measured by a general flatness measuring device can be used as an index, and the thickness of the wafer before and after cleaning can be used as the etching amount. Note that the measuring instrument is not particularly limited as long as it can measure the thickness of the wafer. For example, if the etching amount is several tens of nanometers, the amount of change in thickness is very small and it is difficult to grasp the amount of change, and it is not preferable to use the wafer thickness as an index.
When the etching amount is several tens of nm to several hundreds of nm, an epitaxial wafer having an epitaxial thickness of several μm or an SOI wafer having a Si layer thickness of several tens of nm to several hundreds of nm on the surface side of the Si/SiO 2 /Si structure is used. It may be selected according to the necessary etching amount. Regarding film thickness measurement, for example, in the case of an epitaxial wafer, the difference in film thickness is calculated by measuring the epitaxial thickness after washing by measuring the spreading resistance, using the difference in resistivity between the epilayer and sublayers. be able to. For film thickness measurement of SOI wafers, for example, spectroscopic ellipsometry can be used. For example, when the etching amount is several nm, an SOI wafer having a Si layer of 100 nm or less can be used for accurate evaluation. The evaluation method is not particularly limited as long as the thickness of the epi layer and Si layer can be evaluated for both the epitaxial wafer and the SOI wafer.

続いて、ＳｉＯ２のエッチング量の算出用ウェーハとしては、３ｎｍ以上のシリコン酸化膜が存在するウェーハを用意することが望ましい。
一般的に自然酸化膜が存在するシリコンウェーハに対し、酸化膜のエッチングとシリコンの酸化反応が競合するＳＣ１洗浄を行うと、シリコン酸化膜がエッチングされ薄くなると、酸化種がシリコン酸化膜を拡散しやすくなりシリコンの酸化反応が進行するため、洗浄時間に依らず自然酸化膜厚さは一定の値となる。この場合、洗浄前後の膜厚差を算出してもシリコンの酸化反応により形成されたシリコン酸化膜が存在することでＳｉＯ２のエッチング量を正確に求めることはできない。さらに通常の自然酸化膜厚さは約１ｎｍであり、この１ｎｍの変化を精度良く測定することも困難である。 Subsequently, as a wafer for calculating the etching amount of SiO 2 , it is desirable to prepare a wafer having a silicon oxide film of 3 nm or more.
In general, when a silicon wafer having a natural oxide film is subjected to SC1 cleaning, in which etching of the oxide film and oxidation reaction of silicon compete with each other, when the silicon oxide film is etched and thinned, the oxidation species diffuses through the silicon oxide film. Since the oxidation reaction of silicon proceeds, the natural oxide film thickness becomes a constant value regardless of the cleaning time. In this case, even if the film thickness difference before and after cleaning is calculated, the etching amount of SiO 2 cannot be obtained accurately due to the presence of a silicon oxide film formed by the oxidation reaction of silicon. Furthermore, the normal native oxide film thickness is about 1 nm, and it is difficult to accurately measure a change of 1 nm.

そこで、例えば熱酸化で３ｎｍ以上のシリコン酸化膜を用意し、洗浄前後の酸化膜厚さを測定することで、精度よくＳｉＯ２のエッチング量を算出することができる。３ｎｍ以上の膜厚があれば、酸化種が酸化膜中を拡散できず、シリコンの酸化も生じない。したがって、ＳｉＯ２のエッチングのみが進行するため、精度よくＳｉＯ２のエッチング量を算出することができる。さらにシリコン酸化膜の膜厚も精度よく測定できる。 Therefore, by preparing a silicon oxide film having a thickness of 3 nm or more by thermal oxidation, for example, and measuring the thickness of the oxide film before and after cleaning, the etching amount of SiO 2 can be calculated with high accuracy. If the film thickness is 3 nm or more, oxidizing species cannot diffuse in the oxide film and oxidation of silicon does not occur. Therefore, since only the etching of SiO 2 proceeds, the etching amount of SiO 2 can be calculated with high accuracy. Furthermore, the film thickness of the silicon oxide film can also be measured with high accuracy.

シリコン酸化膜の膜厚はエッチング量から適宜選定すればよく、用意したシリコン酸化膜付ウェーハを、Ｓｉ／ＳｉＯ２エッチング選択比を算出しようとする水溶液で洗浄し、洗浄前後の膜厚差を算出すればよく、例えば測定手法としては分光エリプソメトリーなどが挙げられる。 The film thickness of the silicon oxide film can be appropriately selected from the amount of etching, and the prepared wafer with the silicon oxide film is washed with an aqueous solution for calculating the Si/SiO 2 etching selectivity, and the film thickness difference before and after washing is calculated. For example, spectroscopic ellipsometry can be used as a measurement method.

このようにして、同じ液組成、洗浄温度でＳｉのエッチング量とＳｉＯ２のエッチング量とを求めた後、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）からＳｉＯ２に対するＳｉのエッチング選択比を算出すればよい。尚、単位時間当たりのエッチングレートを算出し、（Ｓｉのエッチングレート／ＳｉＯ２のエッチングレート）からＳｉＯ２に対するＳｉのエッチング選択比を算出しても構わない。 After obtaining the etching amount of Si and the etching amount of SiO2 at the same liquid composition and cleaning temperature in this manner, the etching selectivity ratio of Si to SiO2 is calculated from (etching amount of Si/etching amount of SiO2 ). Just calculate. Alternatively, the etching rate per unit time may be calculated, and the etching selectivity ratio of Si to SiO 2 may be calculated from (etching rate of Si/etching rate of SiO 2 ).

この指標が９５以上、１１００以下だと、酸化反応が進行しながらもエッチング反応が優勢となり、ＳｉＯ２がエッチングされＳｉが露出した箇所でＳｉのみを優先的にエッチングするため、粗化が進行する。
尚、ＳｉとＳｉＯ２のエッチング挙動は洗浄温度に依存し変化することから、組成、洗浄温度別にＳｉ／ＳｉＯ２選択比を求めておくことで、様々な条件で確実に粗化を進行させることができる。 If this index is 95 or more and 1100 or less, the etching reaction becomes dominant while the oxidation reaction progresses, and only Si is preferentially etched at the place where SiO 2 is etched and Si is exposed, so the roughening progresses. .
Since the etching behavior of Si and SiO 2 changes depending on the cleaning temperature, the Si/SiO 2 selection ratio is obtained for each composition and cleaning temperature to ensure that the roughening proceeds under various conditions. can be done.

また、粗化度合いは洗浄時間に依っても変化する。このため、ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さ（例えばＨａｚｅ増加量）との関係を求める予備試験を行っておくことができる。そして、該関係に基づいて、洗浄後に所望の粗化度合いが得られるように、エッチング選択比、洗浄時間を選定して、Ｓ２の洗浄工程を行うことができる。より確実に所望の粗化度合いを得ることが可能であり、有効な手法である。
例えば、図３には、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：０．４：１０００、洗浄温度８０℃（エッチング選択比１０９８）とし、洗浄時間を３０，６０，１８０，３６０ｓｅｃで洗浄した際のＨａｚｅ増加量を示した。洗浄時間が長いほど、Ｈａｚｅ増加量が増加し、正の相関が見られ洗浄時間を調整することで粗化度合いを調整することもできる。
液組成もしくは洗浄温度によりエッチング選択比を調整し粗化度合いを制御しても良く、洗浄時間を調整し粗化度合いを制御しても良く、適宜必要に応じて使い分ければよい。 Further, the degree of roughening also changes depending on the washing time. Therefore, a preliminary test can be performed to determine the relationship between the etching selectivity of Si to SiO 2 , the cleaning time, and the surface roughness (for example, increase in haze). Then, based on this relationship, the cleaning process of S2 can be performed by selecting the etching selectivity and the cleaning time so as to obtain the desired degree of roughening after cleaning. This is an effective method because it is possible to obtain the desired degree of roughening more reliably.
For example, in FIG. 3, the liquid composition is NH 4 OH:H 2 O 2 :H 2 O=1:0.4:1000, the cleaning temperature is 80° C. (etching selectivity 1098), and the cleaning times are 30, 60, and 180. , 360 sec. As the washing time is longer, the haze increase amount increases, and a positive correlation is observed, so that the degree of roughening can be adjusted by adjusting the washing time.
The degree of roughening may be controlled by adjusting the etching selectivity by adjusting the liquid composition or the cleaning temperature, or the degree of roughening may be controlled by adjusting the cleaning time.

続いて、本発明の洗浄を実施する際の洗浄方式について述べる。現在、ウェーハの洗浄方式は大半が薬液や純水などの液体を使用するものでウェット洗浄と呼ばれる。その中で主な方式としては一度に多くのウェーハをまとめて洗浄するバッチ方式とウェーハを１枚ずつ処理する枚葉方式に分かれる。バッチ方式は装置構成上ウェーハの表面及び裏面の両方が薬液に浸漬するため、本発明の洗浄を行うと表裏面が粗化される。対して、枚葉方式はウェーハを回転させながら、薬液をスプレーするため、ウェーハの片面のみを洗浄することができる。本発明者らが調査したところ、本発明では、Ｓｉ／ＳｉＯ２エッチング選択比が９５以上、１１００以下の水溶液を用いて洗浄工程を行えば、バッチ方式及び枚葉方式どちらの方式でも粗化することができる。ウェーハの製造工程を考慮し、適宜方式を選定することができる。 Next, a cleaning method for carrying out the cleaning of the present invention will be described. Currently, most wafer cleaning methods use chemicals, pure water, and other liquids, and are called wet cleaning. Among them, the main methods are divided into a batch method in which many wafers are cleaned at once and a single wafer method in which wafers are processed one by one. In the batch method, both the front and back surfaces of the wafer are immersed in the chemical liquid due to the equipment configuration, so that the front and back surfaces are roughened when the cleaning of the present invention is performed. On the other hand, in the single-wafer method, the chemical solution is sprayed while rotating the wafer, so only one side of the wafer can be cleaned. As a result of investigations by the present inventors, in the present invention, if the cleaning process is performed using an aqueous solution having a Si/SiO 2 etching selection ratio of 95 or more and 1100 or less, roughening can be achieved in both the batch method and the single wafer method. be able to. An appropriate method can be selected in consideration of the wafer manufacturing process.

上述のように裏面のみが粗いウェーハを作製するには、枚葉方式の場合は裏面のみを洗浄すればよく、バッチ方式の場合は表裏面両方ともが粗化されてしまう。そこで本発明のシリコンウェーハの製造方法のように、本発明の洗浄方法により洗浄した後、研磨工程により、特には表面側の品質を良好にすることが望ましい。
例えば、本発明のシリコンウェーハの洗浄方法をバッチ式の洗浄機で行ってシリコンウェーハの表裏面共に粗化し、その後ＣＭＰ加工のような片面研磨を片方の面（すなわち表面）に対して行うことで、該片方の面とは反対側の面（すなわち裏面）のみが選択的に粗化されたウェーハを製造することができる。
このようなウェーハであれば、ウェット環境下でもチャック不良を引き起こさず、安定した製造が可能となる。 As described above, in order to produce a wafer having a rough back surface only, only the back surface needs to be cleaned in the case of the single-wafer method, while both the front and back surfaces are roughened in the case of the batch method. Therefore, as in the method for producing a silicon wafer of the present invention, it is desirable to improve the quality of the surface side, in particular, by polishing after cleaning by the cleaning method of the present invention.
For example, the silicon wafer cleaning method of the present invention is performed by a batch type cleaning machine to roughen both the front and back surfaces of the silicon wafer, and then one side polishing such as CMP processing is performed on one side (that is, the front side). , it is possible to produce wafers that are selectively roughened only on the side opposite to the one side (ie the back side).
With such a wafer, chuck failure does not occur even in a wet environment, and stable production is possible.

以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明は
これらに限定されるものではない。
（実施例１～８）
ＤＳＰ加工後のベア面のシリコンウェーハを用意し、ＫＬＡ社製パーティクルカウンター ＳＰ３にてＨａｚｅ評価を行った。
次に、バッチ式洗浄機にて下記表１に示したように液組成、洗浄温度、洗浄時間を８つの水準に振った水溶液での洗浄条件にて洗浄を行った（実施例１～８）。水溶液を用意する際の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。 EXAMPLES The present invention will be described in more detail below with reference to Examples and Comparative Examples of the present invention, but the present invention is not limited to these.
(Examples 1 to 8)
A silicon wafer with a bare surface after DSP processing was prepared, and haze evaluation was performed using a particle counter SP3 manufactured by KLA.
Next, washing was carried out using a batch-type washing machine under the washing conditions with an aqueous solution having eight levels of liquid composition, washing temperature, and washing time as shown in Table 1 below (Examples 1 to 8). . 28% by mass of ammonia water (NH 4 OH) and 30% by mass of hydrogen peroxide solution (H 2 O 2 ) were used as chemicals for preparing the aqueous solution.

また、同時に、用いた８つの水準の水溶液について、先に説明した方法で洗浄前後の膜厚差からＳｉのエッチング量とＳｉＯ２のエッチング量とを算出し、Ｓｉ／ＳｉＯ２エッチング選択比を算出した。
尚、Ｓｉのエッチング量の算出は、実施例１～８のうち、取り代の少ない実施例５以外は全てＨＦ洗浄後の自然酸化膜がないベア面が露出したシリコンウェーハで行い、平坦度測定機でウェーハ洗浄前後のウェーハ厚みからＳｉのエッチング量を求めた。実施例５はＳｉ層が８０ｎｍのＳＯＩウェーハを用い、Ｊ．Ａ．Ｗｏｏｌｌａｍ社製 分光エリプソメトリー Ｍ－２０００Ｖで洗浄前後のＳｉ層厚みからＳｉエッチング量を求めた。ＳｉＯ２のエッチング量の算出は熱酸化で形成した５ｎｍ酸化膜付ウェーハで行い、分光エリプソメトリーで洗浄前後の酸化膜厚さからＳｉＯ２のエッチング量を求めた。
また、実施例１，２，３，４は同じ液組成、洗浄温度で洗浄時間が異なる水準であり、ＳｉとＳｉＯ２のエッチング量は洗浄時間に依存し変化するが、エッチング選択比は同等であることから、実施例３の水準でエッチング量を評価し、求めたエッチング選択比を実施例１，２，４の水準に適用した。
表１に示すように、実施例１～８におけるエッチング選択比は、本発明におけるエッチング選択比の範囲内（９５以上、１１００以下）であった。 At the same time, for the eight levels of aqueous solution used, the etching amount of Si and the etching amount of SiO 2 were calculated from the film thickness difference before and after cleaning by the method described above, and the Si/SiO 2 etching selectivity was calculated. bottom.
Incidentally, the calculation of the etching amount of Si, of Examples 1 to 8, except for Example 5, which had a small removal amount, was performed using a silicon wafer having an exposed bare surface without a natural oxide film after HF cleaning, and the flatness was measured. The etching amount of Si was obtained from the thickness of the wafer before and after the wafer was washed with a machine. In Example 5, an SOI wafer having a Si layer of 80 nm was used. A. The Si etching amount was determined from the thickness of the Si layer before and after cleaning with a spectroscopic ellipsometry M-2000V manufactured by Woollam. The etching amount of SiO 2 was calculated using a wafer with a 5 nm oxide film formed by thermal oxidation, and the etching amount of SiO 2 was obtained from the thickness of the oxide film before and after cleaning by spectroscopic ellipsometry.
Further, in Examples 1, 2, 3, and 4 , the same liquid composition, the same cleaning temperature, and different cleaning times. Therefore, the etching amount was evaluated according to the standard of Example 3, and the obtained etching selectivity was applied to the standards of Examples 1, 2, and 4.
As shown in Table 1, the etching selectivity in Examples 1 to 8 was within the range of the etching selectivity in the present invention (95 or more and 1100 or less).

そして、洗浄後のウェーハをＳＰ３で評価し、ＨａｚｅとＬＬＳ数を評価した。洗浄前後のＨａｚｅの差分を増加量（Ｈａｚｅ悪化量とも言う）とした。 Then, the wafer after cleaning was evaluated by SP3, and Haze and LLS number were evaluated. The difference in haze before and after washing was defined as the amount of increase (also referred to as the amount of deterioration in haze).

Figure 0007279753000001
Figure 0007279753000001

表１に示すように、実施例１～８の水準は全てＨａｚｅ増加量が２ｐｐｍ以上で、後述する比較例１～１２のＨａｚｅ増加量より大きく、全水準で十分に粗化されていると判断した。さらに全水準とも親水面であり、ＬＬＳ数についての評価も０～４ｐｃｓと少なく良好であった。
また実施例３の水準で得られた洗浄後のウェーハの片方の面（表面）に対し、取り代５００ｎｍのＣＭＰ加工を行った。ＣＭＰ加工後の各ウェーハのＫＬＡ社製パーティクルカウンター ＳＰ５／１９ｎｍＵｐにてＬＬＳ数を評価したところ、１２ｐｃｓと良好であった。
その後、水中保管したウェーハの裏面側をチャックし研磨機のステージにウェーハをアンチャックさせる搬送するテストを繰り返し２００回行ったところ、２００回とも不良なく搬送することができた。
さらには他の実施例１－２、４－８の洗浄後のウェーハについても実施例３と同様のチャックテストを行ったところ、同様に、２００回とも不良なく搬送することができた。 As shown in Table 1, all the levels of Examples 1 to 8 have a haze increase of 2 ppm or more, which is larger than the haze increase of Comparative Examples 1 to 12 described later, and it is determined that all levels are sufficiently roughened. bottom. Furthermore, all levels were hydrophilic surfaces, and the evaluation of the LLS number was low, ie, 0 to 4 pcs, which was good.
In addition, one side (surface) of the wafer after cleaning obtained at the level of Example 3 was subjected to CMP processing with a machining allowance of 500 nm. When the number of LLS of each wafer after CMP processing was evaluated with a particle counter SP5/19 nmUp manufactured by KLA, it was found to be 12 pcs, which was good.
After that, when a test was repeated 200 times in which the rear side of the wafer stored in water was chucked and the wafer was unchucked to the stage of the polishing machine, the wafer could be transported without any defects.
Further, the wafers after cleaning in Examples 1-2 and 4-8 were also subjected to the same chuck test as in Example 3, and similarly, the wafers could be transported 200 times without defects.

（比較例１～１２）
ＤＳＰ加工後のベア面のシリコンウェーハを用意し、ＳＰ３にてＨａｚｅ評価を行った。
次に、バッチ式洗浄機にて下記表２に示したように液組成、洗浄温度、洗浄時間を１２の水準に振った水溶液での洗浄条件にて洗浄を行った（比較例１～１２）。水溶液を用意する際の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。 (Comparative Examples 1 to 12)
A silicon wafer with a bare surface after DSP processing was prepared, and Haze evaluation was performed in SP3.
Next, as shown in Table 2 below, cleaning was performed using an aqueous solution with 12 levels of liquid composition, cleaning temperature, and cleaning time (Comparative Examples 1 to 12). . 28% by mass of ammonia water (NH 4 OH) and 30% by mass of hydrogen peroxide solution (H 2 O 2 ) were used as chemicals for preparing the aqueous solution.

また、同時に、用いた１２の水準の水溶液について、先に説明した方法で洗浄前後の膜厚差からＳｉのエッチング量とＳｉＯ２のエッチング量とを算出し、Ｓｉ／ＳｉＯ２エッチング選択比を算出した。比較例１，２は全てＨＦ洗浄後の自然酸化膜がないベア面が露出したシリコンウェーハで行い、平坦度測定機でウェーハ洗浄前後のウェーハ厚みからＳｉのエッチング量を求めた。比較例３～１２はＳｉ層が８０ｎｍのＳＯＩウェーハを用い、Ｊ．Ａ．Ｗｏｏｌｌａｍ社製 分光エリプソメトリー Ｍ－２０００Ｖで洗浄前後のＳｉ層厚みからＳｉエッチング量を求めた。ＳｉＯ２のエッチング量の算出は熱酸化で形成した５ｎｍ酸化膜付ウェーハで行い、分光エリプソメトリーで洗浄前後の酸化膜厚さからＳｉＯ２のエッチング量を求めた。
表２に示すように、比較例１～１２におけるエッチング選択比は、本発明におけるエッチング選択比の範囲外であった。 At the same time, for the 12 levels of the aqueous solution used, the etching amount of Si and the etching amount of SiO 2 were calculated from the film thickness difference before and after cleaning by the method described above, and the Si/SiO 2 etching selectivity was calculated. bottom. Comparative Examples 1 and 2 were all carried out on silicon wafers with exposed bare surfaces without a natural oxide film after HF cleaning, and the etching amount of Si was determined from the wafer thickness before and after wafer cleaning with a flatness measuring machine. Comparative Examples 3 to 12 use SOI wafers with a Si layer of 80 nm, A. The Si etching amount was obtained from the thickness of the Si layer before and after cleaning with a spectroscopic ellipsometry M-2000V manufactured by Woollam. The etching amount of SiO 2 was calculated using a wafer with a 5 nm oxide film formed by thermal oxidation, and the etching amount of SiO 2 was obtained from the thickness of the oxide film before and after cleaning by spectroscopic ellipsometry.
As shown in Table 2, the etching selectivity ratios in Comparative Examples 1 to 12 were outside the etching selectivity range of the present invention.

そして、洗浄後のウェーハをＳＰ３で評価し、ＨａｚｅとＬＬＳ数を評価した。洗浄前後のＨａｚｅの差分を増加量（Ｈａｚｅ悪化量とも言う）とした。 Then, the wafer after cleaning was evaluated by SP3, and Haze and LLS number were evaluated. The difference in haze before and after washing was defined as the amount of increase (also referred to as the amount of deterioration in haze).

Figure 0007279753000002
Figure 0007279753000002

エッチング選択比が１１００より大きい比較例１，２の水準ではＨａｚｅ増加量が１ｐｐｍ以下と小さく、粗化されていないと判断した。さらに面状態が撥水面となり、ＬＬＳ数も大きく悪化していた。エッチング選択比が９５より小さい比較例３～１２ではＨａｚｅ増加量が非常に小さく、粗化されていないと判断した。
また比較例３の水準で得られた洗浄後のウェーハの片方の面（表面）に対し、取り代５００ｎｍのＣＭＰ加工を行った後、ＣＭＰ加工機にて実施例３と同様のチャックテストを２００回行った。２００回中４回でウェーハがチャックから脱離しない不良が発生した。
さらには他の比較例１－２、４－１２の洗浄後のウェーハについても実施例３と同様のチャックテストを行ったところ、２００回中数回でウェーハがチャックから脱離しない不良が発生した。 At the level of Comparative Examples 1 and 2, in which the etching selectivity is greater than 1100, the haze increment is as small as 1 ppm or less, and it is judged that the surface is not roughened. Furthermore, the surface condition became a water-repellent surface, and the LLS number was greatly deteriorated. In Comparative Examples 3 to 12, in which the etching selectivity is less than 95, the increase in haze was very small, and it was judged that the surface was not roughened.
In addition, one side (surface) of the wafer after cleaning obtained at the level of Comparative Example 3 was subjected to CMP processing with a machining allowance of 500 nm, and then the same chuck test as in Example 3 was performed with a CMP processing machine for 200 times. times. Four out of 200 times, a defect occurred in which the wafer did not come off from the chuck.
Furthermore, the wafers after cleaning of other Comparative Examples 1-2 and 4-12 were also subjected to the same chuck test as in Example 3, and a defect occurred in which the wafer did not detach from the chuck several times out of 200 times. .

以上の結果から、本発明の実施例１～８では、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上１１００以下である洗浄液を用いることにより、シリコンウェーハの表裏面（特に裏面）を、チャックによる吸着に適した粗さを示すのに十分に粗化することができたことが分かる。 From the above results, in Examples 1 to 8 of the present invention, by using a cleaning liquid having an etching selectivity of Si to SiO 2 of 95 or more and 1100 or less, the front and back surfaces (especially the back surface) of the silicon wafer were chucked. It can be seen that it was possible to roughen sufficiently to exhibit a roughness suitable for

一方、比較例１～１２では、ＳｉＯ２に対するＳｉのエッチング選択比が９５未満、１１００より大であったため、シリコンウェーハの表裏面（特に裏面）を、チャックによる吸着に適した粗さを示すのに十分に粗化することができなかった。 On the other hand, in Comparative Examples 1 to 12, the etching selectivity ratio of Si to SiO 2 was less than 95 and greater than 1100, so that the front and back surfaces (especially the back surface) of the silicon wafer showed roughness suitable for adsorption by the chuck. could not be sufficiently roughened.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 In addition, this invention is not limited to the said embodiment. The above embodiment is an example, and any device that has substantially the same configuration as the technical idea described in the claims of the present invention and produces similar effects is the present invention. It is included in the technical scope of the invention.

Claims (6)

シリコンウェーハを粗化する洗浄方法であって、
前記シリコンウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハを用意する工程と、
該用意したシリコンウェーハを水酸化アンモニウムと過酸化水素水とを含む水溶液で洗浄することで前記シリコンウェーハの表裏面又は裏面を粗化する洗浄工程を含み、
前記洗浄工程で用いる水溶液として、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上、１１００以下であるものを用いることを特徴とするシリコンウェーハの洗浄方法。 A cleaning method for roughening a silicon wafer, comprising:
a step of preparing a silicon wafer having an exposed bare surface without a natural oxide film as the silicon wafer;
a cleaning step of roughening the front and back surfaces or the back surface of the silicon wafer by cleaning the prepared silicon wafer with an aqueous solution containing ammonium hydroxide and hydrogen peroxide;
A method for cleaning a silicon wafer, wherein an aqueous solution used in the cleaning step has an etching selectivity of Si to SiO 2 of 95 or more and 1100 or less. 前記洗浄工程で用いる前記水溶液の前記ＳｉＯ２に対するＳｉのエッチング選択比を、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求め、
前記Ｓｉのエッチング量の算出用ウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩウェーハのいずれかを用い、
前記ＳｉＯ２のエッチング量の算出用ウェーハとして、膜厚が３ｎｍ以上のシリコン酸化膜付ウェーハを用いることを特徴とする請求項１に記載のシリコンウェーハの洗浄方法。 The etching selectivity ratio of Si to the SiO2 of the aqueous solution used in the cleaning step is obtained from (etching amount of Si/etching amount of SiO2 ),
As the wafer for calculating the etching amount of Si, using any one of a silicon wafer, an epitaxial wafer, or an SOI wafer with a bare surface without a native oxide film exposed,
2. The method of cleaning a silicon wafer according to claim 1, wherein a wafer with a silicon oxide film having a thickness of 3 nm or more is used as the wafer for calculating the etching amount of SiO2 . 前記洗浄工程後のシリコンウェーハ表面に、前記洗浄工程中に形成された自然酸化膜を残すことを特徴とする請求項１または請求項２に記載のシリコンウェーハの洗浄方法。 3. The method of cleaning a silicon wafer according to claim 1, wherein a natural oxide film formed during said cleaning step is left on the surface of said silicon wafer after said cleaning step. 予め、前記ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さとの関係を求め、
求められた関係に基づき、前記ＳｉＯ２に対するＳｉのエッチング選択比、洗浄時間を選定して、前記洗浄工程を行うことを特徴とする請求項１から請求項３のいずれか一項に記載のシリコンウェーハの洗浄方法。 Obtaining in advance the relationship between the etching selectivity of Si to SiO2 , the cleaning time, and the surface roughness,
The silicon according to any one of claims 1 to 3, wherein the etching selectivity of Si to SiO2 and the cleaning time are selected based on the obtained relationship, and the cleaning step is performed. Wafer cleaning method. 請求項１から請求項４のいずれか一項に記載のシリコンウェーハの洗浄方法により洗浄され、表裏面が粗化されたシリコンウェーハの片方の面に対し、ＣＭＰ加工を行い、前記片方の面とは反対側の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。 CMP processing is performed on one side of the silicon wafer, which has been cleaned by the silicon wafer cleaning method according to any one of claims 1 to 4 and whose front and back surfaces have been roughened, and the one side and the A method for producing a silicon wafer, characterized in that a silicon wafer is obtained which is selectively roughened only on the opposite side. 請求項１から請求項４のいずれか一項に記載のシリコンウェーハの洗浄方法により、枚葉方式で裏面のみが洗浄されて粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。 Manufacture of a silicon wafer characterized by obtaining a silicon wafer having only its back surface cleaned and roughened by a single-wafer method by the method for cleaning a silicon wafer according to any one of claims 1 to 4. Method.
JP2021142210A 2021-09-01 2021-09-01 Silicon wafer cleaning method and manufacturing method Active JP7279753B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021142210A JP7279753B2 (en) 2021-09-01 2021-09-01 Silicon wafer cleaning method and manufacturing method
KR1020247006492A KR20240047383A (en) 2021-09-01 2022-07-19 Cleaning method and manufacturing method of silicon wafer
CN202280058117.8A CN117941033A (en) 2021-09-01 2022-07-19 Method for cleaning silicon wafer and manufacturing method
PCT/JP2022/027965 WO2023032488A1 (en) 2021-09-01 2022-07-19 Method for cleaning silicon wafer and method for producing silicon wafer
TW111127471A TW202312264A (en) 2021-09-01 2022-07-22 Method for cleaning silicon wafer and method for producing silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021142210A JP7279753B2 (en) 2021-09-01 2021-09-01 Silicon wafer cleaning method and manufacturing method

Publications (2)

Publication Number Publication Date
JP2023035388A JP2023035388A (en) 2023-03-13
JP7279753B2 true JP7279753B2 (en) 2023-05-23

Family

ID=85412144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021142210A Active JP7279753B2 (en) 2021-09-01 2021-09-01 Silicon wafer cleaning method and manufacturing method

Country Status (5)

Country Link
JP (1) JP7279753B2 (en)
KR (1) KR20240047383A (en)
CN (1) CN117941033A (en)
TW (1) TW202312264A (en)
WO (1) WO2023032488A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126067A (en) 2013-12-26 2015-07-06 信越半導体株式会社 Method for cleaning semiconductor wafer
US20150357180A1 (en) 2014-06-10 2015-12-10 Sunedison Semiconductor Limited (Uen201334164H) Methods for cleaning semiconductor substrates
JP7142435B2 (en) 2017-12-29 2022-09-27 Ａｉｒｅｖ株式会社 Summarization device, summarization method, and summarization program

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766195A (en) 1993-06-29 1995-03-10 Sumitomo Sitix Corp Deposition of oxide on surface of silicon wafer
JP3473063B2 (en) * 1993-11-15 2003-12-02 松下電器産業株式会社 Cleaning method for silicon substrate
JPH07240394A (en) 1994-02-28 1995-09-12 Sumitomo Sitix Corp Surface cleaning method of semiconductor wafer
US5800626A (en) * 1997-02-18 1998-09-01 International Business Machines Corporation Control of gas content in process liquids for improved megasonic cleaning of semiconductor wafers and microelectronics substrates
JP3039483B2 (en) 1997-10-16 2000-05-08 日本電気株式会社 Semiconductor substrate treatment chemical liquid and semiconductor substrate treatment method
CN102405276A (en) 2009-04-08 2012-04-04 太阳索尼克斯公司 Process and apparatus for removal of contaminating material from substrates
JP5671793B2 (en) 2009-10-08 2015-02-18 株式会社Sumco Cleaning method for silicon wafers that have undergone finish polishing
JP2012054451A (en) * 2010-09-02 2012-03-15 Shin Etsu Chem Co Ltd Method of manufacturing bonded substrate and semiconductor substrate cleaning liquid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126067A (en) 2013-12-26 2015-07-06 信越半導体株式会社 Method for cleaning semiconductor wafer
US20150357180A1 (en) 2014-06-10 2015-12-10 Sunedison Semiconductor Limited (Uen201334164H) Methods for cleaning semiconductor substrates
JP7142435B2 (en) 2017-12-29 2022-09-27 Ａｉｒｅｖ株式会社 Summarization device, summarization method, and summarization program

Also Published As

Publication number Publication date
TW202312264A (en) 2023-03-16
JP2023035388A (en) 2023-03-13
WO2023032488A1 (en) 2023-03-09
CN117941033A (en) 2024-04-26
KR20240047383A (en) 2024-04-12

Similar Documents

Publication Publication Date Title
KR100220926B1 (en) A cleaning method for hydrophobic silicon wafers
TWI757441B (en) Cleaning liquid composition
JP5256519B2 (en) Improved process for making cleaned strained silicon surfaces
WO2018216203A1 (en) Gaas substrate and production method therefor
JP4817887B2 (en) Semiconductor substrate cleaning method
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP6610443B2 (en) Surface defect inspection method for semiconductor silicon wafer
JP7279753B2 (en) Silicon wafer cleaning method and manufacturing method
JP6529715B2 (en) Method of manufacturing silicon wafer
WO2022190830A1 (en) Method for cleaning silicon wafer, method for producing silicon wafer, and silicon wafer
KR20110036990A (en) Method of growing uniform oxide layer and method of cleaning substrate
JP2019047108A (en) Method for evaluating silicon wafer and method for manufacturing silicon wafer
JP2022138089A (en) Method of cleaning silicon wafer, method of manufacturing silicon wafer, and silicon wafer
US20020175143A1 (en) Processes for polishing wafers
WO2023032497A1 (en) Silicon wafer cleaning method and production method, method for evaluating concentration of hydrogen peroxide in cleaning fluid, and method for managing hydrogen peroxide concentration in cleaning fluid
JP2007150196A (en) Cleaning method and manufacturing method of semiconductor wafer
CN116918041A (en) Method for cleaning silicon wafer, method for manufacturing silicon wafer, and silicon wafer
WO2019049641A1 (en) Silicon wafer evaluation method and silicon wafer manufacturing method
JP7484808B2 (en) Method for evaluating crystal defects in semiconductor single crystal substrate
KR20100049856A (en) Method for cleaning a substrate
CN115232680A (en) Cleaning solution composition for semiconductor wafer cleaning process
JP2023112235A (en) Standard sample group for film thickness measurement apparatus, manufacturing method for the same, and management method for film thickness measurement apparatus using standard sample group
JP5385566B2 (en) Method for evaluating metal contamination of polishing cloth
JP4784287B2 (en) Crystal defect evaluation method of silicon single crystal substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230314

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7279753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150