JP7263103B2 - Device - Google Patents

Device Download PDF

Info

Publication number
JP7263103B2
JP7263103B2 JP2019086374A JP2019086374A JP7263103B2 JP 7263103 B2 JP7263103 B2 JP 7263103B2 JP 2019086374 A JP2019086374 A JP 2019086374A JP 2019086374 A JP2019086374 A JP 2019086374A JP 7263103 B2 JP7263103 B2 JP 7263103B2
Authority
JP
Japan
Prior art keywords
switching element
balance
circuit
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086374A
Other languages
Japanese (ja)
Other versions
JP2020182366A (en
Inventor
卓郎 新井
宏 餅川
洋一 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2019086374A priority Critical patent/JP7263103B2/en
Publication of JP2020182366A publication Critical patent/JP2020182366A/en
Application granted granted Critical
Publication of JP7263103B2 publication Critical patent/JP7263103B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、多直列単位変換器クラスタ、電力変換装置および無効電力補償装置に関する。 Embodiments of the present invention relate to multi-series unit converter clusters, power converters and reactive power compensators.

交流電力を直流電力、または、直流電力を交流電力に変換する電力変換装置として、例えば３相２レベル変換器が用いられている。３相２レベル変換器は、６つの半導体スイッチング素子を用いて構成することができ、小型化および低コスト化を図ることが出来る。 A three-phase two-level converter, for example, is used as a power converter that converts AC power to DC power or DC power to AC power. A 3-phase 2-level converter can be configured using six semiconductor switching elements, and can be miniaturized and reduced in cost.

一方、３相２レベル変換器の出力電圧波形は、入力直流電圧をＶｄｃとしたとき、相ごとに、ＰＷＭ（パルス幅変調）により＋Ｖｄｃ／２と－Ｖｄｃ／２との２値を切替えた擬似的な交流波形となる。このため、３相２レベル変換器の出力電圧波形は、半導体スイッチング素子のスイッチングに起因する高調波電圧を含んでいる。 On the other hand, when the input DC voltage is Vdc, the output voltage waveform of the 3-phase 2-level converter is a pseudo voltage waveform that switches between +Vdc/2 and -Vdc/2 by PWM (Pulse Width Modulation) for each phase. AC waveform. Therefore, the output voltage waveform of the 3-phase 2-level converter contains harmonic voltages caused by the switching of the semiconductor switching elements.

３相２レベル変換器の出力端にリアクトルやコンデンサで構成されるフィルタを挿入することにより、スイッチングに起因する高調波成分を低減する方法が提案されている。しかしながら、電力系統に流れ出す高調波成分を、他の機器に悪影響を及ぼさないレベルまで低減させるためには、大きな容量のフィルタを用いる必要があり、電力変換装置のコスト上昇と、重量増加を招いていた。 A method has been proposed for reducing harmonic components caused by switching by inserting a filter composed of a reactor and a capacitor at the output end of a three-phase two-level converter. However, in order to reduce the harmonic components that flow into the power system to a level that does not adversely affect other devices, it is necessary to use a large-capacity filter, which increases the cost and weight of the power converter. rice field.

また、上記フィルタを小型化することを目的に、半導体スイッチング素子のスイッチングを高周波化することが検討されている。しかしながら、半導体スイッチング素子のスイッチング周波数を高くすると、スイッチングに伴うエネルギー損失が増大し、電力ロスが大きくなるのみならず、電力変換器の冷却性能を上げる必要が生じる。例えば屋外等で冷却ファンの設置が困難な環境で電力変換器を使用するときには、冷却部が大型化することとなる。 Also, in order to reduce the size of the filter, it is being studied to increase the switching frequency of the semiconductor switching element. However, if the switching frequency of the semiconductor switching element is increased, energy loss due to switching increases, power loss increases, and it becomes necessary to improve the cooling performance of the power converter. For example, when the power converter is used in an environment where it is difficult to install a cooling fan, such as outdoors, the size of the cooling unit is increased.

これに対し、モジュラー・マルチレベル変換器のように、単位変換器を多段接続し、電力系統、配電系統電圧と同等な高電圧を変換できる電力変換器の研究開発も進められている。モジュラー・マルチレベル変換器が実用化されると、多レベル化することにより出力電圧・電流波形がより正弦波に近づくため、高調波フィルタが不要になるメリットを享受することができる。さらに、各単位変換器のスイッチングタイミングをずらすことにより、同程度の高調波成分を含む出力電圧・電流を、より低周波のスイッチング周波数で実現することができ、スイッチング損失を低減することも可能になる。 On the other hand, like a modular multi-level converter, research and development of a power converter capable of converting a high voltage equivalent to the power system and distribution system voltage by connecting unit converters in multiple stages is also underway. When modular multi-level converters are put to practical use, the output voltage and current waveforms become closer to sinusoidal waves due to the multi-level conversion, and the advantage of eliminating the need for harmonic filters can be enjoyed. Furthermore, by staggering the switching timing of each unit converter, it is possible to achieve an output voltage and current containing similar harmonic components at a lower switching frequency, thus reducing switching loss. Become.

特開２０１７－２１２８２８号公報Japanese Patent Application Laid-Open No. 2017-212828

モジュラー・マルチレベル変換器を構成する単位変換器は、それぞれコンデンサを有し、すべてのコンデンサ電圧を適切な電圧に制御する必要がある。そのため、単位変換器ごとに設けられた電圧検出器によってコンデンサ電圧を検出し、その検出信号をフィードバックして各単位変換器のゲート信号を微調整するよう制御していた。したがって、制御回路は、単位変換器の数だけフィードバック制御を実行する必要があり、高調波を低減するために単位変換器の数を増やすと、電圧検出器の増大や制御回路の複雑化、演算量増大による演算周期の低下を招いていた。さらに、コンデンサ電圧を制御するためにゲート信号を微調整した結果、高調波の増大も招いていた。 Each unit converter that constitutes a modular multi-level converter has a capacitor, and it is necessary to control all capacitor voltages to appropriate voltages. Therefore, the capacitor voltage is detected by a voltage detector provided for each unit converter, and the detection signal is fed back to control to finely adjust the gate signal of each unit converter. Therefore, the control circuit needs to perform feedback control for as many unit converters as there are unit converters. An increase in the amount of data causes a reduction in the calculation cycle. In addition, fine tuning of the gate signal to control the capacitor voltage has also resulted in increased harmonics.

本発明の実施形態は、上記事情を鑑みて成されたものであって、低コストで高調波の少ない小型な多直列単位変換器クラスタ、電力変換装置および無効電力補償装置を提供することを目的とする。 The embodiments of the present invention have been made in view of the above circumstances, and it is an object of the present invention to provide a compact multi-series unit converter cluster, a power converter, and a reactive power compensator that are low in cost and have few harmonics. and

実施形態による装置は、複数のゲート信号を出力する制御部と、それぞれ、第１スイッチング素子と、前記第１スイッチング素子のソースにドレインが接続された第２スイッチング素子と、前記第１スイッチング素子のドレインと前記第２スイッチング素子のソースとの間に接続されたコンデンサと、を備え、直列接続された第１乃至第Ｎの単位変換器と、ｎを１から（Ｎ－１）のいずれかの整数としたとき、第ｎの単位変換器の前記第１スイッチング素子のドレインと前記コンデンサとの間と、第（ｎ＋１）の単位変換器の前記第１スイッチング素子のドレインと前記コンデンサとの間と、を接続する経路に設けられたバランススイッチング素子を備えた第１乃至第（Ｎ－１）のバランス回路と、前記第１乃至第Ｎの単位変換器のうちの少なくとも１つに対して設けられ、前記コンデンサの電圧を検出する電圧検出器と、を備え、前記第ｎの単位変換器は、前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のソースと前記第２スイッチング素子のドレインとの間において前記第（ｎ＋１）の単位変換器と電気的に接続され、前記制御部は、出力する複数のゲート信号のうち、前記第（ｎ＋１）の単位変換器の前記第２スイッチング素子のゲート信号と前記第ｎのバランス回路の前記バランススイッチング素子のゲート信号とを共通の信号とする。 A device according to an embodiment includes a control unit that outputs a plurality of gate signals, a first switching element, a second switching element whose drain is connected to the source of the first switching element, and a a capacitor connected between the drain and the source of the second switching element, and first to N-th unit converters connected in series, and n is any one from 1 to (N-1) and between the drain of the first switching element of the n-th unit converter and the capacitor, and between the drain of the first switching element and the capacitor of the (n+1)-th unit converter, when taken as integers. , and provided for at least one of the first to N-th unit converters, and the first to (N-1)th balance circuits provided with balance switching elements provided in the paths connecting the and a voltage detector for detecting the voltage of the capacitor, wherein the n-th unit converter comprises the source of the first switching element and the drain of the second switching element of the (n+1)-th unit converter. is electrically connected to the (n+1)-th unit converter between and the control unit selects, among a plurality of output gate signals, the second switching element of the (n+1)-th unit converter A gate signal and a gate signal of the balance switching element of the n-th balance circuit are used as a common signal.

図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。FIG. 1 is a diagram schematically showing one configuration example of a power converter according to a first embodiment. 図２は、図１に示す電力変換装置のアームの一構成例を概略的に示す図である。FIG. 2 is a diagram schematically showing one configuration example of an arm of the power converter shown in FIG. 図３は、図２に示すアームの動作の一例について説明するための図である。FIG. 3 is a diagram for explaining an example of the motion of the arm shown in FIG. 2; 図４は、一実施形態の電力変換装置のバランス回路のバランススイッチがオンする期間と時定数との関係の例を説明するための図である。FIG. 4 is a diagram for explaining an example of the relationship between the time constant and the period during which the balance switch of the balance circuit of the power converter according to the embodiment is turned on. 図５は、図１に示す電力変換装置の制御回路の一構成例を説明するためのブロック図である。FIG. 5 is a block diagram for explaining a configuration example of a control circuit of the power converter shown in FIG. 1. As shown in FIG. 図６は、第１実施形態の電力変換装置の変形例を概略的に示す図である。FIG. 6 is a diagram schematically showing a modification of the power conversion device of the first embodiment. 図７は、第１実施形態の電力変換装置の変形例を概略的に示す図である。FIG. 7 is a diagram schematically showing a modification of the power converter of the first embodiment. 図８は、第２実施形態の電力変換装置のアームの一構成例を概略的に示す図である。FIG. 8 is a diagram schematically showing one configuration example of an arm of the power converter of the second embodiment. 図９は、図６に示すアームの動作の一例について説明するための図である。FIG. 9 is a diagram for explaining an example of the motion of the arm shown in FIG. 6; 図１０は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。FIG. 10 is a diagram schematically showing one configuration example of the power converter of the third embodiment. 図１１は、第３実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。FIG. 11 is a block diagram schematically showing one configuration example of the control circuit of the power converter of the third embodiment. 図１２は、第４実施形態の無効電力補償装置の一構成例を概略的に示す図である。FIG. 12 is a diagram schematically showing one configuration example of a reactive power compensator according to the fourth embodiment. 図１３は、図１２に示す無効電力補償装置の各相アームの一構成例を概略的に示す図である。13 is a diagram schematically showing a configuration example of each phase arm of the reactive power compensator shown in FIG. 12. FIG. 図１４は、図１３に示すアームの動作の一例について説明するための図である。14 is a diagram for explaining an example of the motion of the arm shown in FIG. 13; FIG. 図１５は、図１２に示す無効電力補償装置の制御回路の一構成例を説明するためのブロック図である。15 is a block diagram for explaining a configuration example of a control circuit of the reactive power compensator shown in FIG. 12. FIG. 図１６は、図１５に示す無効電力補償装置の制御回路の遅延回路の一構成例を説明するためのブロック図である。16 is a block diagram for explaining a configuration example of a delay circuit of a control circuit of the reactive power compensator shown in FIG. 15. FIG. 図１７は、図１５および図１６に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。17 is a diagram for explaining an example of the operation of the control circuit of the reactive power compensator shown in FIGS. 15 and 16. FIG. 図１８は、図１２に示す無効電力補償装置の制御回路の他の構成例を説明するためのブロック図である。18 is a block diagram for explaining another configuration example of the control circuit of the reactive power compensator shown in FIG. 12. FIG. 図１９は、図１８に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。19 is a diagram for explaining an example of the operation of the control circuit of the reactive power compensator shown in FIG. 18. FIG. 図２０は、第５実施形態の無効電力補償装置のアームの一構成例を概略的に示す図である。FIG. 20 is a diagram schematically showing one configuration example of an arm of the reactive power compensator of the fifth embodiment. 図２１は、図２０に示すアームの動作の一例について説明するための図である。21 is a diagram for explaining an example of the motion of the arm shown in FIG. 20; FIG. 図２２は、実施形態の無効電力補償装置の他の構成例を概略的に示す図である。FIG. 22 is a diagram schematically showing another configuration example of the reactive power compensator of the embodiment; 図２３は、図１に示す電力変換装置のアームの他の構成例を概略的に示す図である。23 is a diagram schematically showing another configuration example of the arm of the power converter shown in FIG. 1. FIG.

以下、実施形態の電力変換装置について、図面を参照して詳細に説明する。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、三相の交流電源（若しくは交流負荷）１０と図示しない直流電源（若しくは直流負荷）との間に接続されている。交流電源１０は例えば商用電源である。直流電源は、例えば、太陽光発電システムや、ＵＰＳ（Uninterruptible Power Supply：無停電電源装置）のような直流電源や、バッテリや、他の電力変換装置等である。 Hereinafter, power converters according to embodiments will be described in detail with reference to the drawings.
FIG. 1 is a diagram schematically showing one configuration example of a power converter according to a first embodiment.
The power converter 20 of the present embodiment is connected between a three-phase AC power supply (or AC load) 10 and a DC power supply (or DC load) (not shown). The AC power supply 10 is, for example, a commercial power supply. The DC power supply includes, for example, a photovoltaic power generation system, a DC power supply such as a UPS (Uninterruptible Power Supply), a battery, and other power converters.

電力変換装置２０は、交流端子ＵＴ、ＶＴ、ＷＴと、直流正端子ＰＴと、直流負端子ＭＴと、制御回路ＣＴＲと、Ｕ相正側アーム３０Ｕと、Ｕ相負側アーム３０Ｘと、Ｖ相正側アーム３０Ｖと、Ｖ相負側アーム３０Ｙと、Ｗ相正側アーム３０Ｗと、Ｗ相負側アーム３０Ｚと、リアクトルＬＵ～ＬＺと、を備えている。 The power converter 20 includes AC terminals UT, VT, WT, a DC positive terminal PT, a DC negative terminal MT, a control circuit CTR, a U-phase positive arm 30U, a U-phase negative arm 30X, a V-phase It has a positive arm 30V, a V-phase negative arm 30Y, a W-phase positive arm 30W, a W-phase negative arm 30Z, and reactors LU to LZ.

交流端子ＵＴ、ＶＴ、ＷＴは、３相交流電源１０と電気的に接続される。直流正端子ＰＴと直流負端子ＭＴとは、図示しない直流電源と電気的に接続される。 AC terminals UT, VT, and WT are electrically connected to a three-phase AC power supply 10 . DC positive terminal PT and DC negative terminal MT are electrically connected to a DC power supply (not shown).

Ｕ相正側アーム３０Ｕの一端（低電位側端）は、リアクトルＬＵを介して交流端子ＵＴと電気的に接続されている。Ｕ相正側アーム３０Ｕの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｕ相負側アーム３０Ｘの一端（高電位側端）は、リアクトルＬＸを介して交流端子ＵＴと電気的に接続されている。Ｕ相負側アーム３０Ｘの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。 One end (low potential side end) of U-phase positive arm 30U is electrically connected to AC terminal UT via reactor LU. The other end (high potential side end) of U-phase positive arm 30U is electrically connected to DC positive terminal PT.
One end (high potential side end) of the U-phase negative arm 30X is electrically connected to an AC terminal UT via a reactor LX. The other end (low potential side end) of U-phase negative arm 30X is electrically connected to DC negative terminal MT.

Ｖ相正側アーム３０Ｖの一端（低電位側端）は、リアクトルＬＶを介して交流端子ＶＴと電気的に接続されている。Ｖ相正側アーム３０Ｖの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｖ相負側アーム３０Ｙの一端（高電位側端）は、リアクトルＬＹを介して交流端子ＶＴと電気的に接続されている。Ｖ相負側アーム３０Ｙの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。 One end (low potential side end) of the V-phase positive arm 30V is electrically connected to the AC terminal VT via a reactor LV. The other end (high potential side end) of the V-phase positive arm 30V is electrically connected to the DC positive terminal PT.
One end (high potential side end) of the V-phase negative arm 30Y is electrically connected to the AC terminal VT via the reactor LY. The other end (low potential side end) of the V-phase negative arm 30Y is electrically connected to the DC negative terminal MT.

Ｗ相正側アーム３０Ｗの一端（低電位側端）は、リアクトルＬＷを介して交流端子ＷＴと電気的に接続されている。Ｗ相正側アーム３０Ｗの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｗ相負側アーム３０Ｚの一端（高電位側端）は、リアクトルＬＸＺを介して交流端子ＷＴと電気的に接続されている。Ｗ相負側アーム３０Ｚの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。 One end (low potential side end) of the W-phase positive arm 30W is electrically connected to an AC terminal WT via a reactor LW. The other end (high potential side end) of the W-phase positive arm 30W is electrically connected to the DC positive terminal PT.
One end (high potential side end) of the W-phase negative arm 30Z is electrically connected to an AC terminal WT via a reactor LXZ. The other end (low potential side end) of the W-phase negative arm 30Z is electrically connected to the DC negative terminal MT.

制御回路ＣＴＲは、外部から供給された指令値および電力変換装置２０にて検出された各種検出値に基づいて、電力変換装置２０の動作を制御する。制御回路ＣＴＲは、例えば、ＦＰＧＡ（Field Programmable Gate Array）であってもよく、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが格納されたメモリと、を備えた演算装置であってもよい。 The control circuit CTR controls the operation of the power conversion device 20 based on command values supplied from the outside and various detection values detected by the power conversion device 20 . The control circuit CTR may be, for example, an FPGA (Field Programmable Gate Array), and stores at least one processor such as a CPU (central processing unit) or MPU (micro processing unit) and a program executed by the processor. and a memory.

図２は、図１に示す電力変換装置のアームの一構成例を概略的に示す図である。
ここでは、一例として、ＵＶＷ各相の１つの正側アーム若しくは１つの負側アームの構成を示し、アーム（多直列単位変換器クラスタ）３０としてその構成を説明する。 FIG. 2 is a diagram schematically showing one configuration example of an arm of the power converter shown in FIG.
Here, as an example, a configuration of one positive side arm or one negative side arm for each UVW phase is shown, and the configuration will be described as an arm (multi-series unit converter cluster) 30 .

アーム３０は、３つの単位変換器３１－３３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。
Ｎが正の整数であるとき、第Ｎ単位変換器は、第１Ｎスイッチング素子Ｑ１ｐと、第１Ｎスイッチング素子Ｑ１ｐのソース（Ｓ）にドレイン（Ｄ）が接続した第２Ｎスイッチング素子Ｑ１ｎと、第１Ｎスイッチング素子Ｑ１ｐのドレイン（Ｄ）と第２Ｎスイッチング素子Ｑ１ｎのソース（Ｓ）との間に接続した第ＮコンデンサＣと、を備えている。
Ｎがｎであるとき、第ｎ単位変換器は、第１ｎスイッチング素子Ｑ１ｐのソースと前記第２ｎスイッチング素子Ｑ１ｎのドレインとの間において第（ｎ＋１）単位変換器と電気的に接続されている。
図２では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、単位変換器３３が第１単位変換器、単位変換器３２が第２単位変換器、単位変換器３１が第３単位変換器に相当する。
単位変換器３１－３３は、直流正端子ＰＴ若しくは直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴとの間において直列に接続されている。正アームにおいて、単位変換器３１の一端（高電位側端）は、直流正端子ＰＴと電気的に接続され、他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）はリアクトルＬＵ、ＬＸ、ＬＺのいずれかを介して交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続される。
負アームにおいて、単位変換器３１の一端（高電位側端）は、リアクトルＬＸ、ＬＹ、ＬＺのいずれかを介して、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続され、他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）は直流負端子ＭＴと電気的に接続される。 Arm 30 comprises three unit converters 31-33 and balance circuits B12, B23.
When N is a positive integer, the N-th unit converter includes a first N- switching element Q1p and a second N- switching element Q1n whose drain (D) is connected to the source (S) of the first N- switching element Q1p. , and an Nth capacitor C connected between the drain (D) of the first N switching element Q1p and the source (S) of the second N switching element Q1n.
When N is n, the nth unit converter is electrically connected to the (n+1)th unit converter between the source of the 1n switching element Q1p and the drain of the 2nth switching element Q1n.
FIG. 2 shows an example of the configuration of the unit converter cluster when N≦3, where the unit converter 33 is the first unit converter, the unit converter 32 is the second unit converter, and the unit converter 31 is the second unit converter. Equivalent to a 3-unit converter.
The unit converters 31-33 are connected in series between the DC positive terminal PT or the DC negative terminal MT and the AC terminals UT, VT, WT. In the positive arm, one end (high potential side end) of the unit converter 31 is electrically connected to the DC positive terminal PT, and the other end (low potential side end) is one end (high potential side end) of the unit converter 32. is electrically connected to One end (high potential side end) of the unit converter 33 is electrically connected to the other end (low potential side end) of the unit converter 32, and the other end (low potential side end) of the unit converter 33 is connected to the reactor LU, It is electrically connected to one of the AC terminals UT, VT, WT via one of LX and LZ.
In the negative arm, one end (high potential side end) of the unit converter 31 is electrically connected to any one of the AC terminals UT, VT, and WT via any one of the reactors LX, LY, and LZ, and the other end ( low potential side end) is electrically connected to one end (high potential side end) of the unit converter 32 . One end (high potential side end) of the unit converter 33 is electrically connected to the other end (low potential side end) of the unit converter 32, and the other end (low potential side end) of the unit converter 33 is a DC negative terminal. It is electrically connected with MT.

単位変換器３１は、スイッチング素子（第１スイッチング素子）Ｑ１ｐと、スイッチング素子（第２スイッチング素子）Ｑ１ｎと、コンデンサＣ１と、コンデンサＣ１の電圧を検出する電圧検出器ＳＶと、駆動回路（第１駆動回路）ＤＶ１ｐと、駆動回路（第２駆動回路）ＤＶ１ｎと、絶縁回路（第１絶縁回路）３１１と、電源回路３３１と、を備えている。 The unit converter 31 includes a switching element (first switching element) Q1p, a switching element (second switching element) Q1n, a capacitor C1, a voltage detector SV for detecting the voltage of the capacitor C1, and a drive circuit (first A drive circuit) DV1p, a drive circuit (second drive circuit) DV1n, an isolation circuit (first isolation circuit) 311, and a power supply circuit 331 are provided.

スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとは直列に接続し、スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとの間において、直流正端子ＰＴ若しくは直流負端子ＭＴと電気的に接続され、スイッチング素子Ｑ１ｎのソースにて単位変換器３２と電気的に接続されている。 The switching element Q1p and the switching element Q1n are connected in series, and are electrically connected to the DC positive terminal PT or the DC negative terminal MT between the switching element Q1p and the switching element Q1n. It is electrically connected with the converter 32 .

スイッチング素子Ｑ１ｐ、Ｑ１ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ１ｐ，Ｑ１ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ１ｐ、Ｑ１ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ１ｐ、Ｑ１ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ１ｐ、Ｑ１ｎのソースをエミッタと読み替え、スイッチング素子Ｑ１ｐ、Ｑ１ｎのドレインをコレクタとして読み替える。 The switching elements Q1p and Q1n are provided with self-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). Self-arc-extinguishing switching elements are, for example, IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), or IGBT (Insulated Gate Bipolar Transistor). It is possible to employ a switching element that can be electrically controlled to be on (conducting state) and off (non-conducting state). The switching elements Q1p and Q1n may include free wheel diodes connected in anti-parallel to the switching elements, if necessary. The switching elements Q1p and Q1n are controlled in operation by drive signals from drive circuits DV1p and DV1n.
When IGBTs or IEGTs are used as the switching elements Q1p and Q1n, the sources of the switching elements Q1p and Q1n are read as emitters, and the drains of the switching elements Q1p and Q1n are read as collectors.

コンデンサＣ１の一端（高電位側端）はスイッチング素子Ｑ１ｐのドレインと電気的に接続し、コンデンサＣ１の他端（低電位側端）はスイッチング素子Ｑ１ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１ｐのソース（低電位側端）はスイッチング素子Ｑ１ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C1 is electrically connected to the drain of the switching element Q1p, and the other end (low potential side end) of the capacitor C1 is electrically connected to the source of the switching element Q1n. The source (low potential side end) of the switching element Q1p is electrically connected to the drain of the switching element Q1n.

電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路３３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路３３１は、絶縁回路３１１、駆動回路ＤＶｎ、および、バランス回路Ｂ１２へ電源を供給している。なお、本実施形態では、電源回路３３１はコンデンサＣ１の電圧を用いて電源を生成しているが、例えば外部から電源回路３３１に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。 The voltage detector SV detects the voltage of the capacitor C1 and outputs the detected voltage value (or the value corresponding to the voltage) to the control circuit CTR.
The power supply circuit 331 generates power using the voltage of the capacitor C1. The power supply circuit 331 supplies power to the isolation circuit 311, the drive circuit DVn, and the balance circuit B12. In this embodiment, the power supply circuit 331 generates power using the voltage of the capacitor C1. good too.

絶縁回路３１１は、電源回路３３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路３３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路３１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路３１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路３３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｎを駆動する。 The isolation circuit 311 isolates the power supply circuit 331 and the drive circuit DV1p. The power supply circuit 331 and the drive circuit DV1p operate at different reference potentials. Isolation circuit 311 is, for example, a bootstrap circuit.
The drive circuit DV1p operates by being supplied with the power supply voltage through the isolation circuit 311, and drives the switching element Q1p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV1n operates by being supplied with a power supply voltage from the power supply circuit 331, and drives the switching element Q1n based on the gate signal supplied from the control circuit CTR.

単位変換器３２および単位変換器３３は、電圧検出器ＳＶを備えない点以外は上述の単位変換器３１と同様の構成である。
すなわち、単位変換器３２は、スイッチング素子（第１スイッチング素子）Ｑ２ｐと、スイッチング素子（第２スイッチング素子）Ｑ２ｎと、コンデンサＣ２と、駆動回路（第１駆動回路）ＤＶ２ｐと、駆動回路（第２駆動回路）ＤＶ２ｎと、絶縁回路（第１絶縁回路）３１２と、電源回路３３２と、を備えている。
なお、単位変換器３１－３３それぞれは、電圧検出器ＳＶとは別に、コンデンサＣ１－Ｃ３の電圧と閾値とを比較して過電圧を検出する回路（図示せず）を備えるため、単位変換器３２－３３にて電圧検出器を省略しても安全性は担保される。 The unit converters 32 and 33 have the same configuration as the above-described unit converter 31 except that they do not have the voltage detector SV.
That is, the unit converter 32 includes a switching element (first switching element) Q2p, a switching element (second switching element) Q2n, a capacitor C2, a driving circuit (first driving circuit) DV2p, and a driving circuit (second drive circuit) DV2n, an isolation circuit (first isolation circuit) 312, and a power supply circuit 332.
In addition to the voltage detector SV, each of the unit converters 31-33 includes a circuit (not shown) that compares the voltage of the capacitors C1-C3 with a threshold value to detect overvoltage. Safety is ensured even if the voltage detector is omitted in -33.

スイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとは直列に接続し、単位変換器（第１単位変換器）３２のスイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとの間において、単位変換器（第２単位変換器）３１のスイッチング素子Ｑ１ｎのドレインおよびコンデンサＣ１のソースと電気的に接続されている。スイッチング素子Ｑ２ｎのソースは単位変換器３３と電気的に接続されている。 The switching element Q2p and the switching element Q2n are connected in series, and between the switching element Q2p and the switching element Q2n of the unit converter (first unit converter) 32, the It is electrically connected to the drain of switching element Q1n and the source of capacitor C1. The source of switching element Q2n is electrically connected to unit converter 33 .

スイッチング素子Ｑ２ｐ、Ｑ２ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ２ｐ、Ｑ２ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ２ｐ、Ｑ２ｎのソースをエミッタと読み替え、スイッチング素子Ｑ２ｐ、Ｑ２ｎのドレインをコレクタとして読み替える。 The switching elements Q2p and Q2n are provided with self-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). Self-arc-extinguishing switching elements are, for example, IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), or IGBT (Insulated Gate Bipolar Transistor). It is possible to employ a switching element that can be electrically controlled to be on (conducting state) and off (non-conducting state). The switching elements Q2p and Q2n may include free wheel diodes connected in anti-parallel to the switching elements, if necessary. The switching elements Q2p and Q2n are controlled in operation by drive signals from drive circuits DV1p and DV1n.
When IGBTs or IEGTs are used as the switching elements Q2p and Q2n, the sources of the switching elements Q2p and Q2n are read as emitters, and the drains of the switching elements Q2p and Q2n are read as collectors.

コンデンサＣ２の一端（高電位側端）はスイッチング素子Ｑ２ｐのドレインと電気的に接続し、コンデンサＣ２の他端（低電位側端）はスイッチング素子Ｑ２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２ｐのソースはスイッチング素子Ｑ２ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C2 is electrically connected to the drain of the switching element Q2p, and the other end (low potential side end) of the capacitor C2 is electrically connected to the source of the switching element Q2n. The source of switching element Q2p is electrically connected to the drain of switching element Q2n.

電源回路３３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路３３２は、絶縁回路３１２、駆動回路ＤＶ２ｎ、および、バランス回路Ｂ２３へ電源を供給している。なお、本実施形態では、電源回路３３２はコンデンサＣ２の電圧を用いて電源を生成しているが、例えば外部から電源回路３３２に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。 The power supply circuit 332 generates power using the voltage of the capacitor C2. The power supply circuit 332 supplies power to the isolation circuit 312, the drive circuit DV2n, and the balance circuit B23. In this embodiment, the power supply circuit 332 generates power using the voltage of the capacitor C2. good too.

絶縁回路３１２は、電源回路３３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路３３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路３１２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２ｐは、絶縁回路３１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｎを駆動する。 The isolation circuit 312 isolates the power supply circuit 332 and the drive circuit DV2p. The power supply circuit 332 and the drive circuit DV2p operate at different reference potentials. Isolation circuit 312 is, for example, a bootstrap circuit.
The drive circuit DV2p operates by being supplied with the power supply voltage through the isolation circuit 312, and drives the switching element Q2p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV2n operates by being supplied with the power supply voltage from the power supply circuit 332, and drives the switching element Q2n based on the gate signal supplied from the control circuit CTR.

単位変換器３３は、スイッチング素子（第１スイッチング素子）Ｑ３ｐと、スイッチング素子（第２スイッチング素子）Ｑ３ｎと、コンデンサＣ３と、駆動回路（第１駆動回路）ＤＶ３ｐと、駆動回路（第２駆動回路）ＤＶ３ｎと、絶縁回路（第１絶縁回路）３１３と、電源回路３３３と、を備えている。
スイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとは直列に接続し、単位変換器（第１単位変換器）３３のスイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとの間において、単位変換器（第２単位変換器）３２のスイッチング素子Ｑ２ｎのソースおよびコンデンサＣ２の他端（低電位側端）と電気的に接続されている。スイッチング素子Ｑ３ｎのソースは、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。 The unit converter 33 includes a switching element (first switching element) Q3p, a switching element (second switching element) Q3n, a capacitor C3, a driving circuit (first driving circuit) DV3p, a driving circuit (second driving circuit ) DV 3 n , an isolation circuit (first isolation circuit) 313 , and a power supply circuit 333 .
The switching element Q3p and the switching element Q3n are connected in series, and between the switching element Q3p and the switching element Q3n of the unit converter (first unit converter) 33, the It is electrically connected to the source of switching element Q2n and the other end (low potential side end) of capacitor C2. The source of switching element Q3n is electrically connected to one of AC terminals UT, VT, and WT.

スイッチング素子Ｑ３ｐ、Ｑ３ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ３ｐ、Ｑ３ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ３ｐ、Ｑ３ｎのソースをエミッタと読み替え、スイッチング素子Ｑ３ｐ、Ｑ３ｎのドレインをコレクタとして読み替える。 The switching elements Q3p and Q3n are provided with self-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). Self-arc-extinguishing switching elements are, for example, IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), or IGBT (Insulated Gate Bipolar Transistor). It is possible to employ a switching element that can be electrically controlled to be on (conducting state) and off (non-conducting state). The switching elements Q3p and Q3n may include free wheel diodes connected in anti-parallel to the switching elements, if necessary. The switching elements Q3p and Q3n have their operations controlled by drive signals from the drive circuits DV1p and DV1n.
When IGBTs or IEGTs are used as the switching elements Q3p and Q3n, the sources of the switching elements Q3p and Q3n are read as emitters, and the drains of the switching elements Q3p and Q3n are read as collectors.

コンデンサＣ３の一端（高電位側端）はスイッチング素子Ｑ３ｐのドレインと電気的に接続し、コンデンサＣ３の他端（低電位側端）はスイッチング素子Ｑ３ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３ｐのソースはスイッチング素子Ｑ３ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C3 is electrically connected to the drain of the switching element Q3p, and the other end (low potential side end) of the capacitor C3 is electrically connected to the source of the switching element Q3n. The source of switching element Q3p is electrically connected to the drain of switching element Q3n.

電源回路３３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路３３３は、絶縁回路３１３および駆動回路ＤＶ３ｎへ電源を供給している。なお、本実施形態では、電源回路３３３はコンデンサＣ３の電圧を用いて電源を生成しているが、例えば外部から電源回路３３３に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。 The power supply circuit 333 generates power using the voltage of the capacitor C3. The power supply circuit 333 supplies power to the isolation circuit 313 and the drive circuit DV3n. In this embodiment, the power supply circuit 333 generates power using the voltage of the capacitor C3, but power may be supplied to the power supply circuit 333 from the outside. good too.

絶縁回路３１３は、電源回路３３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路３３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路３１３は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ３ｐは、絶縁回路３１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｎを駆動する。 The isolation circuit 313 isolates the power supply circuit 333 and the drive circuit DV3p. The power supply circuit 333 and the drive circuit DV3p operate at different reference potentials. Isolation circuit 313 is, for example, a bootstrap circuit.
The drive circuit DV3p operates by being supplied with the power supply voltage through the isolation circuit 313, and drives the switching element Q3p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV3n operates by being supplied with the power supply voltage from the power supply circuit 333, and drives the switching element Q3n based on the gate signal supplied from the control circuit CTR.

バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ１２ｂと、絶縁回路（第２絶縁回路）３２１と、を備えている。
バランススイッチング素子Ｑ１２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ１２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ１２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ１２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ１２ｂのドレインをコレクタとして読み替える。 The balance circuit B12 includes a balance switching element Q12b, a drive circuit (balance switch drive circuit) DV12b, and an insulation circuit (second insulation circuit) 321.
The balance switching element Q12b includes a self-arc-extinguishing switching element such as a MOSFET (metal-oxide semiconductor field-effect transistor). Examples of self arc-extinguishing switching elements include IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), MOSFET (metal-oxide semiconductor field-effect transistor), Alternatively, a switching element such as an IGBT (Insulated Gate Bipolar Transistor) capable of electrically controlling ON (conducting state) and OFF (non-conducting state) of the element can be employed. The balance switching element Q12b may include a freewheeling diode connected in anti-parallel to the switching element, if necessary.
When an IGBT or an IEGT is used as the balance switching element Q12b, the source of the balance switching element Q12b is read as the emitter, and the drain of the balance switching element Q12b is read as the collector.

バランススイッチング素子Ｑ１２ｂのドレインは、単位変換器３１のコンデンサＣ１の一端（高電位側端）および第１スイッチング素子Ｑ１ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ１２ｂのソースは、単位変換器３２のコンデンサＣ２の一端（高電位側端）および第１スイッチング素子Ｑ１ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ１２ｂは、コンデンサと第１スイッチング素子のドレインとの間にて、単位変換器（第１単位変換器）３２と単位変換器（第２単位変換器）３１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２ｂがオンされる（導通する）と、コンデンサＣ１の一端（高電位側端）とコンデンサＣ２の一端（高電位側端）とが電気的に接続される。 The drain of the balance switching element Q12b is electrically connected to one end (high potential side end) of the capacitor C1 of the unit converter 31 and the drain of the first switching element Q1p. The source of the balance switching element Q12b is electrically connected to one end (high potential side end) of the capacitor C2 of the unit converter 32 and the drain of the first switching element Q1p.
That is, the balance switching element Q12b electrically connects the unit converter (first unit converter) 32 and the unit converter (second unit converter) 31 between the capacitor and the drain of the first switching element. It is provided on the connecting route.
Therefore, when the balance switching element Q12b is turned on (conducted), one end (high potential side end) of the capacitor C1 and one end (high potential side end) of the capacitor C2 are electrically connected.

絶縁回路３２１は、電源回路３３１と駆動回路ＤＶ１２ｂとを絶縁している。電源回路３３１と駆動回路ＤＶ１２ｂとは異なる基準電位にて動作する。絶縁回路３２１は、たとえば、ブートストラップ回路である。 駆動回路ＤＶ１２ｂは、絶縁回路３２１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２ｂを駆動する。 The isolation circuit 321 isolates the power supply circuit 331 and the drive circuit DV12b. The power supply circuit 331 and the drive circuit DV12b operate at different reference potentials. Isolation circuit 321 is, for example, a bootstrap circuit. The drive circuit DV12b operates by being supplied with the power supply voltage through the isolation circuit 321, and drives the balance switching element Q12b based on the gate signal supplied from the control circuit CTR.

本実施形態では、バランススイッチング素子Ｑ１２ｂのゲート信号は、単位変換器３２のスイッチング素子Ｑ２ｎと共通である。すなわち駆動回路ＤＶ１２ｂに入力されるゲート信号と、駆動回路ＤＶ２ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ２ｎとバランススイッチング素子Ｑ１２ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q12b is common to the switching element Q2n of the unit converter 32. FIG. That is, the gate signal input to the drive circuit DV12b and the gate signal input to the drive circuit DV2n are common. Therefore, the switching element Q2n and the balance switching element Q12b are conducted (turned on) at the same timing, and the capacitors C1 and C2 are connected in parallel. As a result, the voltages of the capacitors C1 and C2 become substantially equal.

バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ２３ｂと、絶縁回路（第２絶縁回路）３２２と、を備えている。
バランススイッチング素子Ｑ２３ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ２３ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ２３ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ２３ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ２３ｂのドレインをコレクタとして読み替える。 The balance circuit B23 includes a balance switching element Q23b, a drive circuit (balance switch drive circuit) DV23b, and an insulation circuit (second insulation circuit) 322.
The balance switching element Q23b includes a self arc-extinguishing switching element such as a MOSFET (metal-oxide semiconductor field-effect transistor). Self-arc-extinguishing switching elements are, for example, IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), or IGBT (Insulated Gate Bipolar Transistor). It is possible to employ a switching element that can be electrically controlled to be on (conducting state) and off (non-conducting state). The balance switching element Q23b may include a free wheel diode connected in anti-parallel to the switching element, if necessary.
When an IGBT or IEGT is used as the balance switching element Q23b, the source of the balance switching element Q23b is read as the emitter, and the drain of the balance switching element Q23b is read as the collector.

バランススイッチング素子Ｑ２３ｂのドレインは、単位変換器３２のコンデンサＣ２の一端（高電位側端）および第１スイッチング素子Ｑ２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ２３ｂのソースは、単位変換器３３のコンデンサＣ３の一端（高電位側端）および第１スイッチング素子Ｑ３ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第１スイッチング素子のドレインとの間にて、単位変換器（第１単位変換器）３３と単位変換器（第２単位変換器）３２とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ２３ｂがオンされる（導通する）と、コンデンサＣ２の一端（高電位側端）とコンデンサＣ３の一端（高電位側端）とが電気的に接続される。 The drain of the balance switching element Q23b is electrically connected to one end (high potential side end) of the capacitor C2 of the unit converter 32 and the drain of the first switching element Q2p. The source of the balance switching element Q23b is electrically connected to one end (high potential side end) of the capacitor C3 of the unit converter 33 and the drain of the first switching element Q3p.
That is, the balance switching element Q23b electrically connects the unit converter (first unit converter) 33 and the unit converter (second unit converter) 32 between the capacitor and the drain of the first switching element. It is provided on the connecting route.
Therefore, when the balance switching element Q23b is turned on (conducted), one end (high potential side end) of the capacitor C2 and one end (high potential side end) of the capacitor C3 are electrically connected.

絶縁回路３２２は、電源回路３３２と駆動回路ＤＶ２３ｂとを絶縁している。電源回路３３２と駆動回路ＤＶ２３ｂとは異なる基準電位にて動作する。絶縁回路３２２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３ｂは、絶縁回路３２２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３ｂを駆動する。 The isolation circuit 322 isolates the power supply circuit 332 and the drive circuit DV23b. The power supply circuit 332 and the drive circuit DV23b operate at different reference potentials. Isolation circuit 322 is, for example, a bootstrap circuit.
The drive circuit DV23b operates by being supplied with the power supply voltage through the isolation circuit 322, and drives the balance switching element Q23b based on the gate signal supplied from the control circuit CTR.

本実施形態では、バランススイッチング素子Ｑ２３ｂのゲート信号は、単位変換器３３のスイッチング素子Ｑ３ｎと共通である。すなわち駆動回路ＤＶ２３ｂに入力されるゲート信号と、駆動回路ＤＶ３ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ３ｎとバランススイッチング素子Ｑ２３ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q23b is common to the switching element Q3n of the unit converter 33. FIG. That is, the gate signal input to the drive circuit DV23b and the gate signal input to the drive circuit DV3n are common. Therefore, the switching element Q3n and the balance switching element Q23b are conducted (turned on) at the same timing, and the capacitors C2 and C3 are connected in parallel. As a result, the voltages of the capacitors C2 and C3 become substantially equal.

図３は、図２に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１－Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍およびゼロとなるときの、単位変換器３１－３３のスイッチング素子Ｑ１ｐ－Ｑ３ｎおよびバランス回路Ｂ１２、Ｂ２３のスイッチング素子Ｑ１２ｂ、Ｑ２３ｂの導通状態を示している。図３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。 FIG. 3 is a diagram for explaining an example of the motion of the arm shown in FIG. 2;
Here, for example, when the voltage of the capacitors C1-C3 is Vc, the output voltage Vout of the AC terminals UT, VT, WT is 3 times, 2 times, 1 time and zero of the voltage Vc. 31-33 of switching elements Q1p-Q3n and switching elements Q12b and Q23b of balance circuits B12 and B23 are shown in the conducting state. In FIG. 3, "1" indicates the state in which the switching element is conducting (ON state), and "0" indicates the state in which the switching element is not conducting (OFF state).

例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに接続されていない状態である。 For example, when the output voltage is three times the voltage Vc, the switching element Q1p is on, the switching element Q1n is off, the switching element Q2p is on, the switching element Q2n is off, the switching element Q3p is on, and the switching element Q3n is off. Become. At this time, the switching element Q12b is turned off, the balance switching element Q23b is turned off, and the capacitors C1 to C3 are not connected to each other.

例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに接続されていない状態である。 For example, when the output voltage is double the voltage Vc, the switching element Q1p is turned off, the switching element Q1n is turned on, the switching element Q2p is turned on, the switching element Q2n is turned off, the switching element Q3p is turned on, and the switching element Q3n is turned off. Become. At this time, the switching element Q12b is turned off, the balance switching element Q23b is turned off, and the capacitors C1 to C3 are not connected to each other.

例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続された状態となり、コンデンサＣ３は他のコンデンサＣ１、Ｃ２と互いに接続されていない状態である。 For example, when the output voltage is 1 times the voltage Vc, the switching element Q1p is turned off, the switching element Q1n is turned on, the switching element Q2p is turned off, the switching element Q2n is turned on, the switching element Q3p is turned on, and the switching element Q3n is turned off. Become. At this time, the switching element Q12b is turned on, the balance switching element Q23b is turned off, the capacitors C1 and C2 are connected in parallel, and the capacitor C3 is not connected to the other capacitors C1 and C2. .

例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とコンデンサＣ３とが並列に接続された状態となる。 For example, when the output voltage becomes zero, the switching element Q1p is turned off, the switching element Q1n is turned on, the switching element Q2p is turned off, the switching element Q2n is turned on, the switching element Q3p is turned off, and the switching element Q3n is turned on. At this time, the switching element Q12b is turned on, the balance switching element Q23b is turned on, and the capacitor C1, the capacitor C2, and the capacitor C3 are connected in parallel.

上記のように、アーム３０の出力が切り替わると、コンデンサＣ１－Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１－Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１－Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１－Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１－Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１－Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。 As described above, when the output of the arm 30 is switched, the connection state of the capacitors C1-C3 is also switched, so that the voltages of the capacitors C1-C3 can be equalized at the same time that the power converter performs normal operation. Therefore, by obtaining the voltage of any one of the capacitors C1 to C3, the voltage value of the capacitors C1 to C3 can be controlled. - Eliminates the need for special control to equalize the voltages of C3.

図４は、一実施形態の電力変換装置のバランス回路のバランススイッチがオンする期間と時定数との関係の例を説明するための図である。
ここでは、例えばバランススイッチング素子Ｑ１２ｂがオンする期間（オン期間）をＴｏｎとし、オン期間Ｔｏｎと、単位変換器のコンデンサが並列接続された回路内の総抵抗と、単位変換器のコンデンサの総容量とに起因する時定数τとの関係によるバランス電流の変化の例を示している。 FIG. 4 is a diagram for explaining an example of the relationship between the time constant and the period during which the balance switch of the balance circuit of the power converter according to the embodiment is turned on.
Here, for example, the period during which the balance switching element Q12b is turned on (on period) is Ton, the on period Ton, the total resistance in the circuit in which the capacitors of the unit converters are connected in parallel, and the total capacity of the capacitors of the unit converters 4 shows an example of changes in the balance current due to the relationship with the time constant τ caused by .

例えば、オン期間Ｔｏｎよりも時定数τが小さいときには、バランススイッチング素子Ｑ１２ｂがオンしたときに大きなバランス電流（並列に接続されたコンデンサ間に流れる電流）が流れることとなり、オン期間Ｔｏｎよりも時定数τが大きくなるとバランススイッチング素子Ｑ１２ｂがオンしているときのバランス電流の変化が小さくなる。 For example, when the time constant τ is smaller than the ON period Ton, a large balance current (current flowing between capacitors connected in parallel) flows when the balance switching element Q12b is turned ON, and the time constant τ is smaller than the ON period Ton. As τ becomes larger, the balance current changes less when the balance switching element Q12b is on.

例えば、回路に大きな電流が流れ、過大な損失が発生するなど、回路を構成する素子の不具合の原因となるため、バランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂがオンされる期間Ｔｏｎは時定数τよりも小さいこと（Ｔｏｎ＜τ）が望ましい。これにより、単位変換器３１－３３の故障を回避することができる。 For example, a large current flows through the circuit, causing an excessive loss, which causes malfunction of the elements that make up the circuit. Therefore, the period Ton during which the balance switching elements Q12b and Q23b are turned on must be smaller than the time constant τ. (Ton<τ) is desirable. This makes it possible to avoid failure of the unit converters 31-33.

図５は、図１に示す電力変換装置の制御回路の一構成例を説明するためのブロック図である。ここでは、各相の正側アームと負側アームとが、それぞれＮ段の単位変換器を備えているときの制御回路ＣＴＲの一構成例を概略的に示している。 FIG. 5 is a block diagram for explaining a configuration example of a control circuit of the power converter shown in FIG. 1. As shown in FIG. Here, a configuration example of the control circuit CTR when each of the positive side arm and the negative side arm of each phase is provided with N stages of unit converters is schematically shown.

制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、減算器４４Ｕ～４４Ｗと、加算器４５Ｘ～４５Ｚと、ＰＷＭ処理部４６Ｕ～４６Ｗ、４６Ｘ～４６Ｚと、を備えている。 The control circuit CTR includes a capacitor voltage average value control unit 41, a capacitor voltage balance control unit 42, a current control unit 43, subtractors 44U to 44W, adders 45X to 45Z, and PWM processing units 46U to 46W, 46X. ~46Z, and

コンデンサ電圧平均値制御部４１は、外部から供給されたセルコンデンサ電圧指令値と、各相アーム３０の単位変換器３１－３３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）と、を受信する。コンデンサ電圧平均値制御部４１は、受信したコンデンサ電圧値の平均値を算出し、算出した平均値とセルコンデンサ電圧指令値との差がゼロとなる制御量を出力する。なお、コンデンサ電圧平均値制御部４１は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。 The capacitor voltage average value control unit 41 uses the externally supplied cell capacitor voltage command value and the capacitor voltage value (or voltage equivalent) detected by at least one of the unit converters 31 to 33 of each phase arm 30. value) and The capacitor voltage average value control unit 41 calculates the average value of the received capacitor voltage values and outputs a control amount that makes the difference between the calculated average value and the cell capacitor voltage command value zero. Note that the capacitor voltage average value control section 41 may include, for example, a proportional control circuit or a proportional integral control circuit.

コンデンサ電圧バランス制御部４２は、各相アーム３０の単位変換器３１－３３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）を受信し、受信した６つのコンデンサ電圧値が略等しくなるように制御量を出力する。例えば、受信した６つのコンデンサ電圧値の平均値を算出し、平均値とそれぞれのコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。また、６つのコンデンサ電圧値のいずれかの値と他のコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。なお、コンデンサ電圧バランス制御部４２は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。 The capacitor voltage balance control unit 42 receives the capacitor voltage value (or voltage equivalent value) detected by at least one of the unit converters 31 to 33 of each phase arm 30, and calculates the received six capacitor voltage values. are substantially equal to each other. For example, the average value of the received six capacitor voltage values may be calculated, and the control amount may be calculated so that the difference between the average value and each capacitor voltage value becomes zero. Alternatively, the control amount may be calculated so that the difference between any one of the six capacitor voltage values and the other capacitor voltage values becomes zero. Note that the capacitor voltage balance control unit 42 may include, for example, a proportional control circuit or a proportional integral control circuit.

電流制御部４３は、例えば、系統電圧値と、無効電力指令値と、有効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量と、を受信する。電流制御部４３は、系統電圧値およびコンデンサ電圧平均値制御部４１からの制御量を用いて、入力された無効電力指令値と有効電力指令値とを実現するように各相の制御量を演算して出力する。 The current control unit 43 receives, for example, the system voltage value, the reactive power command value, and the active power command value from the outside, and receives the control amount output from the capacitor voltage average value control unit 41 . The current control unit 43 uses the system voltage value and the control amount from the capacitor voltage average value control unit 41 to calculate the control amount of each phase so as to realize the input reactive power command value and active power command value. and output.

減算器４４Ｕは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＵ相の制御量を引いた差を演算して、演算結果をＵ相正側アームの電圧指令値として出力する。
減算器４４Ｖは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＶ相の制御量を引いた差を演算して、演算結果をＶ相正側アームの電圧指令値として出力する。
減算器４４Ｗは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＷ相の制御量を引いた差を演算して、演算結果をＷ相正側アームの電圧指令値として出力する。 Subtractor 44U calculates the difference obtained by subtracting the U-phase control amount output from current control unit 43 from the control amount output from capacitor voltage balance control unit 42, and applies the calculation result to the U-phase positive arm. Output as a voltage command value.
The subtractor 44V calculates the difference obtained by subtracting the V-phase control amount output from the current control unit 43 from the control amount output from the capacitor voltage balance control unit 42, and applies the calculation result to the V-phase positive arm. Output as a voltage command value.
The subtractor 44W calculates the difference obtained by subtracting the W-phase control amount output from the current control unit 43 from the control amount output from the capacitor voltage balance control unit 42, and applies the calculation result to the W-phase positive arm. Output as a voltage command value.

加算器４５Ｘは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＵ相の制御量とを足した和を演算して、演算結果をＵ相負側アームの電圧指令値として出力する。
加算器４５Ｙは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＶ相の制御量とを足した和を演算して、演算結果をＶ相負側アームの電圧指令値として出力する。
加算器４５Ｚは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＷ相の制御量とを足した和を演算して、演算結果をＷ相負側アームの電圧指令値として出力する。 The adder 45X calculates the sum of the control amount output from the capacitor voltage balance control section 42 and the U-phase control amount output from the current control section 43, and outputs the calculation result to the U-phase negative side arm. output as the voltage command value of
The adder 45Y calculates the sum of the control amount output from the capacitor voltage balance control section 42 and the V-phase control amount output from the current control section 43, and outputs the calculation result to the V-phase negative side arm. output as the voltage command value of
The adder 45Z calculates the sum of the control amount output from the capacitor voltage balance control section 42 and the W-phase control amount output from the current control section 43, and outputs the calculation result to the W-phase negative side arm. output as the voltage command value of

ＰＷＭ処理部４６Ｕは、減算器４４ＵからＵ相正側アームの電圧指令値を受信し、Ｕ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｕは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。たとえば、位相シフトＰＷＭを適用すればよい。 PWM processing unit 46U receives the voltage command value for the U-phase positive arm from subtractor 44U, and generates and outputs gate signals for the switching elements of the N-stage unit converters of the U-phase positive arm. The PWM processing unit 46U can generate a gate signal by comparing the voltage command value and the value of the carrier wave, for example, using the carrier wave corresponding to each of the N-stage unit converters. For example, phase-shifted PWM may be applied.

ＰＷＭ処理部４６Ｖは、減算器４４ＶからＶ相正側アームの電圧指令値を受信し、Ｖ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｖは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。 The PWM processing unit 46V receives the voltage command value of the V-phase positive arm from the subtractor 44V, and generates and outputs gate signals for switching elements of the N-stage unit converters of the V-phase positive arm. The PWM processing unit 46V can generate a gate signal by comparing a voltage command value and a carrier wave value, for example, using a carrier wave corresponding to each of the N-stage unit converters.

ＰＷＭ処理部４６Ｗは、減算器４４ＷからＷ相正側アームの電圧指令値を受信し、Ｗ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｗは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。 The PWM processing unit 46W receives the voltage command value for the W-phase positive arm from the subtractor 44W, and generates and outputs gate signals for the switching elements of the N-stage unit converters of the W-phase positive arm. The PWM processing unit 46W can generate a gate signal by comparing a voltage command value and a carrier wave value, for example, using a carrier wave corresponding to each of the N-stage unit converters.

ＰＷＭ処理部４６Ｘは、加算器４５ＸからＵ相負側アームの電圧指令値を受信し、Ｕ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｘは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。 The PWM processing unit 46X receives the voltage command value for the U-phase negative arm from the adder 45X, and generates and outputs gate signals for the switching elements of the N-stage unit converters of the U-phase negative arm. The PWM processing unit 46X can generate a gate signal by comparing the voltage command value and the carrier wave value, for example, using the carrier wave corresponding to each of the N-stage unit converters.

ＰＷＭ処理部４６Ｙは、加算器４５ＹからＶ相負側アームの電圧指令値を受信し、Ｖ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｙは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。 The PWM processing unit 46Y receives the voltage command value of the V-phase negative arm from the adder 45Y, and generates and outputs gate signals for the switching elements of the N-stage unit converters of the V-phase negative arm. The PWM processing unit 46Y can generate a gate signal by comparing a voltage command value and a carrier wave value, for example, using a carrier wave corresponding to each of the N-stage unit converters.

ＰＷＭ処理部４６Ｚは、加算器４５ＺからＷ相負側アームの電圧指令値を受信し、Ｗ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｚは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。 The PWM processing unit 46Z receives the voltage command value of the W-phase negative arm from the adder 45Z, and generates and outputs gate signals for the switching elements of the N-stage unit converters of the W-phase negative arm. The PWM processing unit 46Z can generate a gate signal by comparing the voltage command value and the value of the carrier wave, for example, using the carrier wave corresponding to each of the N-stage unit converters.
A gate signal output from the control circuit CTR is input to a drive circuit that drives the switching element and the balance switching element of the corresponding unit converter.

上記本実施形態の電力変換装置２０によれば、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。 According to the power converter 20 of the present embodiment, each arm 30 includes the balance circuits B12 and B23, and the balance switching elements of the balance circuits B12 and B23 in each arm 30 operate in synchronization with the switching elements of the unit converters. , it is possible to equalize the capacities of the unit converter capacitors in the arm 30 . This configuration eliminates the need to detect all the voltages of the capacitors of the unit converters included in the power converter 20 and control the individual voltages, and eliminates the need for detectors for detecting the voltages of the capacitors for each unit converter. At the same time, the amount of calculation in the control circuit CTR can be reduced. That is, according to the present embodiment, it is possible to provide a compact multi-serial unit converter cluster and a power converter that are low in cost and have few harmonics.

図６は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
この例では、バランス回路Ｂ１２、Ｂ２３がバランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂと直列に接続された抵抗器Ｒ１２、Ｒ２３を備えている。 FIG. 6 is a diagram schematically showing a modification of the power conversion device of the first embodiment.
In this example, balance circuits B12, B23 comprise resistors R12, R23 connected in series with balance switching elements Q12b, Q23b.

バランススイッチング素子Ｑ１２ｂとスイッチング素子Ｑ２ｎとが導通すると、コンデンサＣ１とコンデンサＣ２とが抵抗器Ｒ１２を介して並列に接続される。
バランススイッチング素子Ｑ２３ｂとスイッチング素子Ｑ３ｎとが導通すると、コンデンサＣ２とコンデンサＣ３とが抵抗器Ｒ２３を介して並列に接続される。 When balance switching element Q12b and switching element Q2n become conductive, capacitor C1 and capacitor C2 are connected in parallel via resistor R12.
When balance switching element Q23b and switching element Q3n become conductive, capacitor C2 and capacitor C3 are connected in parallel via resistor R23.

上記のようにバランス回路Ｂ１２、Ｂ２３が抵抗器Ｒ１２、Ｒ２３を備える場合であっても、上述の第１実施形態と同様の効果を得ることができる。 Even when the balance circuits B12 and B23 include the resistors R12 and R23 as described above, the same effects as those of the first embodiment can be obtained.

図７は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
この例では、バランス回路Ｂ１２、Ｂ２３がバランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂと直列に接続されたリアクトルＬ１２、Ｌ２３を備えている。 FIG. 7 is a diagram schematically showing a modification of the power converter of the first embodiment.
In this example, balance circuits B12 and B23 have reactors L12 and L23 connected in series with balance switching elements Q12b and Q23b.

バランススイッチング素子Ｑ１２ｂとスイッチング素子Ｑ２ｎとが導通すると、コンデンサＣ１とコンデンサＣ２とがリアクトルＬ１２を介して並列に接続される。
バランススイッチング素子Ｑ２３ｂとスイッチング素子Ｑ３ｎとが導通すると、コンデンサＣ２とコンデンサＣ３とがリアクトルＬ２３を介して並列に接続される。 When balance switching element Q12b and switching element Q2n become conductive, capacitor C1 and capacitor C2 are connected in parallel via reactor L12.
When balance switching element Q23b and switching element Q3n become conductive, capacitor C2 and capacitor C3 are connected in parallel via reactor L23.

上記のようにバランス回路Ｂ１２、Ｂ２３がリアクトルＬ１２、Ｌ２３を備える場合であっても、上述の第１実施形態と同様の効果を得ることができる。 Even if the balance circuits B12 and B23 are provided with the reactors L12 and L23 as described above, the same effects as those of the above-described first embodiment can be obtained.

次に、第２実施形態の電力変換装置について図面を参照して詳細に説明する。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。 Next, the power conversion device of the second embodiment will be described in detail with reference to the drawings.
In addition, in the following description, the same reference numerals are given to the same configurations as in the above-described first embodiment, and the description thereof will be omitted.

図８は、第２実施形態の電力変換装置のアームの一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、単位変換器３１－３３およびバランス回路Ｂ１２、Ｂ２３の構成が上述の第１実施形態と異なっている。
図８では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、単位変換器３１が第１単位変換器、単位変換器３２が第２単位変換器、単位変換器３３が第３単位変換器に相当する。 FIG. 8 is a diagram schematically showing one configuration example of an arm of the power converter of the second embodiment.
The power conversion device 20 of this embodiment differs from that of the above-described first embodiment in the configuration of unit converters 31-33 and balance circuits B12 and B23.
FIG. 8 shows an example of the configuration of the unit converter cluster when N≦3, where the unit converter 31 is the first unit converter, the unit converter 32 is the second unit converter, and the unit converter 33 is the second unit converter. Equivalent to a 3-unit converter.

単位変換器３１－３３は、直流正端子ＰＴ若しくは直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴとの間において直列に接続されている。単位変換器３１の一端（高電位側端）は、直流正端子ＰＴ若しくは直流負端子ＭＴと電気的に接続され、単位変換器３１の他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）は交流端子のいずれかと電気的に接続される。 The unit converters 31-33 are connected in series between the DC positive terminal PT or the DC negative terminal MT and the AC terminals UT, VT, WT. One end (high potential side end) of the unit converter 31 is electrically connected to the DC positive terminal PT or the DC negative terminal MT, and the other end (low potential side end) of the unit converter 31 is one end of the unit converter 32. (high potential side end). One end (high potential side end) of the unit converter 33 is electrically connected to the other end (low potential side end) of the unit converter 32, and the other end (low potential side end) of the unit converter 33 is connected to the AC terminal. It is electrically connected with either.

単位変換器３１は、スイッチング素子Ｑ１ｐ、Ｑ１ｎと、コンデンサＣ１と、コンデンサＣ１の電圧を検出する電圧検出器ＳＶと、駆動回路ＤＶ１ｐ、ＤＶ１ｎと、絶縁回路３１１と、電源回路３３１と、を備えている。 The unit converter 31 includes switching elements Q1p and Q1n, a capacitor C1, a voltage detector SV that detects the voltage of the capacitor C1, drive circuits DV1p and DV1n, an isolation circuit 311, and a power supply circuit 331. there is

スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとは直列に接続し、単位変換器（第１単位変換器）３１のスイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとの間において、単位変換器（第２単位変換器）３２と電気的に接続され、スイッチング素子Ｑ１ｐのドレインにて直流正端子ＰＴ又は直流負端子ＭＴと電気的に接続されている。スイッチング素子Ｑ１ｐ、Ｑ１ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。 The switching element Q1p and the switching element Q1n are connected in series, and between the switching element Q1p and the switching element Q1n of the unit converter (first unit converter) 31, the unit converter (second unit converter) 32 and The drain of the switching element Q1p is electrically connected to the DC positive terminal PT or the DC negative terminal MT. The switching elements Q1p and Q1n are controlled in operation by drive signals from drive circuits DV1p and DV1n.

コンデンサＣ１の一端（高電位側端）はスイッチング素子Ｑ１ｐのドレインと電気的に接続し、コンデンサＣ１の他端（低電位側端）はスイッチング素子Ｑ１ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１ｐのソースはスイッチング素子Ｑ１ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C1 is electrically connected to the drain of the switching element Q1p, and the other end (low potential side end) of the capacitor C1 is electrically connected to the source of the switching element Q1n. The source of switching element Q1p is electrically connected to the drain of switching element Q1n.

電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路３３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路３３１は、絶縁回路３１１および駆動回路ＤＶｎへ電源を供給する。 The voltage detector SV detects the voltage of the capacitor C1 and outputs the detected voltage value (or the value corresponding to the voltage) to the control circuit CTR.
The power supply circuit 331 generates power using the voltage of the capacitor C1. Power supply circuit 331 supplies power to isolation circuit 311 and drive circuit DVn.

絶縁回路３１１は、電源回路３３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路３３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路３１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路３１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路３３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｎを駆動する。 The isolation circuit 311 isolates the power supply circuit 331 and the drive circuit DV1p. The power supply circuit 331 and the drive circuit DV1p operate at different reference potentials. Isolation circuit 311 is, for example, a bootstrap circuit.
The drive circuit DV1p operates by being supplied with the power supply voltage through the isolation circuit 311, and drives the switching element Q1p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV1n operates by being supplied with a power supply voltage from the power supply circuit 331, and drives the switching element Q1n based on the gate signal supplied from the control circuit CTR.

単位変換器３２は、スイッチング素子Ｑ２ｐ、Ｑ２ｎと、コンデンサＣ２と、駆動回路ＤＶ２ｐ、ＤＶ２ｎと、絶縁回路３１２と、電源回路３３２と、を備えている。
スイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとは直列に接続している。スイッチング素子Ｑ２ｐのドレインは、単位変換器３１のスイッチング素子Ｑ１ｐのソースとスイッチング素子Ｑ１ｎのドレインとに電気的に接続している。スイッチング素子Ｑ２ｐのソースとスイッチング素子Ｑ２ｎのドレインとにおいて、単位変換器３３のスイッチング素子Ｑ３のドレインおよびコンデンサＣ３の一端（高電位側端）と電気的に接続されている。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、駆動回路ＤＶ２ｐ、ＤＶ２ｎからの駆動信号によりその動作を制御される。 The unit converter 32 includes switching elements Q2p and Q2n, a capacitor C2, drive circuits DV2p and DV2n, an isolation circuit 312, and a power supply circuit 332.
The switching element Q2p and the switching element Q2n are connected in series. The drain of the switching element Q2p is electrically connected to the source of the switching element Q1p of the unit converter 31 and the drain of the switching element Q1n. The source of switching element Q2p and the drain of switching element Q2n are electrically connected to the drain of switching element Q3 of unit converter 33 and one end (high potential side end) of capacitor C3. The switching elements Q2p and Q2n are controlled in operation by drive signals from drive circuits DV2p and DV2n.

コンデンサＣ２の一端（高電位側端）はスイッチング素子Ｑ２ｐのドレインと電気的に接続し、コンデンサＣ２の他端（低電位側端）はスイッチング素子Ｑ２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２ｐのソースはスイッチング素子Ｑ２ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C2 is electrically connected to the drain of the switching element Q2p, and the other end (low potential side end) of the capacitor C2 is electrically connected to the source of the switching element Q2n. The source of switching element Q2p is electrically connected to the drain of switching element Q2n.

電源回路３３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路３３２は、絶縁回路３１２、駆動回路ＤＶ２ｎ、および、バランス回路Ｂ１２へ電源を供給する。
絶縁回路３１２は、電源回路３３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路３３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路３１２は、たとえば、ブートストラップ回路である。 The power supply circuit 332 generates power using the voltage of the capacitor C2. The power supply circuit 332 supplies power to the isolation circuit 312, the drive circuit DV2n, and the balance circuit B12.
The isolation circuit 312 isolates the power supply circuit 332 and the drive circuit DV2p. The power supply circuit 332 and the drive circuit DV2p operate at different reference potentials. Isolation circuit 312 is, for example, a bootstrap circuit.

駆動回路ＤＶ２ｐは、絶縁回路３１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｎを駆動する。 The drive circuit DV2p operates by being supplied with the power supply voltage through the isolation circuit 312, and drives the switching element Q2p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV2n operates by being supplied with the power supply voltage from the power supply circuit 332, and drives the switching element Q2n based on the gate signal supplied from the control circuit CTR.

単位変換器３３は、スイッチング素子Ｑ３ｐ、Ｑ３ｎと、コンデンサＣ３と、駆動回路ＤＶ３ｐ、ＤＶ３ｎと、絶縁回路３１３と、電源回路３３３と、を備えている。
スイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとは直列に接続し、スイッチング素子Ｑ３ｐのソースとスイッチング素子Ｑ３ｎのドレインとにおいて、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。スイッチング素子Ｑ３ｐのドレインは、単位変換器３２と電気的に接続されている。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、駆動回路ＤＶ３ｐ、ＤＶ３ｎからの駆動信号によりその動作を制御される。 The unit converter 33 includes switching elements Q3p and Q3n, a capacitor C3, drive circuits DV3p and DV3n, an isolation circuit 313, and a power supply circuit 333.
The switching element Q3p and the switching element Q3n are connected in series, and the source of the switching element Q3p and the drain of the switching element Q3n are electrically connected to one of AC terminals UT, VT, and WT. A drain of the switching element Q3p is electrically connected to the unit converter 32 . The switching elements Q3p and Q3n have their operations controlled by drive signals from drive circuits DV3p and DV3n.

コンデンサＣ３の一端（高電位側端）はスイッチング素子Ｑ３ｐのドレインと電気的に接続し、コンデンサＣ３の他端（低電位側端）はスイッチング素子Ｑ３ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３ｐのソースはスイッチング素子Ｑ３ｎのドレインと電気的に接続している。 One end (high potential side end) of the capacitor C3 is electrically connected to the drain of the switching element Q3p, and the other end (low potential side end) of the capacitor C3 is electrically connected to the source of the switching element Q3n. The source of switching element Q3p is electrically connected to the drain of switching element Q3n.

電源回路３３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路３３３は、絶縁回路３１３、駆動回路ＤＶ３ｎ、および、バランス回路Ｂ２３へ電源を供給する。
絶縁回路３１３は、電源回路３３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路３３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路３１３は、たとえば、ブートストラップ回路である。 The power supply circuit 333 generates power using the voltage of the capacitor C3. The power supply circuit 333 supplies power to the isolation circuit 313, the drive circuit DV3n, and the balance circuit B23.
The isolation circuit 313 isolates the power supply circuit 333 and the drive circuit DV3p. The power supply circuit 333 and the drive circuit DV3p operate at different reference potentials. Isolation circuit 313 is, for example, a bootstrap circuit.

駆動回路ＤＶ３ｐは、絶縁回路３１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｎを駆動する。 The drive circuit DV3p operates by being supplied with the power supply voltage through the isolation circuit 313, and drives the switching element Q3p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV3n operates by being supplied with the power supply voltage from the power supply circuit 333, and drives the switching element Q3n based on the gate signal supplied from the control circuit CTR.

バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２ｂと、駆動回路ＤＶ１２ｂと、を備えている。
バランススイッチング素子Ｑ１２ｂのドレインは、単位変換器３１のコンデンサＣ１の他端（低電位側端）および第２スイッチング素子Ｑ１ｎのソースと電気的に接続している。バランススイッチング素子Ｑ１２ｂのソースは、単位変換器３２のコンデンサＣ２の他端（低電位側端）および第２スイッチング素子Ｑ２ｎのソースと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第２スイッチング素子のソースとの間にて、単位変換器（第１単位変換器）３１と単位変換器（第２単位変換器）３２とを電気的に接続する経路に設けられている。 The balance circuit B12 includes a balance switching element Q12b and a drive circuit DV12b.
The drain of the balance switching element Q12b is electrically connected to the other end (low potential side end) of the capacitor C1 of the unit converter 31 and the source of the second switching element Q1n. The source of the balance switching element Q12b is electrically connected to the other end (low potential side end) of the capacitor C2 of the unit converter 32 and the source of the second switching element Q2n.
That is, the balance switching element Q23b electrically connects the unit converter (first unit converter) 31 and the unit converter (second unit converter) 32 between the capacitor and the source of the second switching element. It is provided on the connecting route.

駆動回路ＤＶ１２ｂは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２ｂは、電源回路３３２と基準とする電圧が同じである。すなわち、スイッチング素子Ｑ１２ｂのソース（ＩＧＢＴの場合はエミッタ）と電源回路３３２との基準電位は、それぞれコンデンサＣ２のＮ側（低電位側）電位に接続されている。したがって、電源回路３３２から駆動回路ＤＶ１２ｂへ電源を供給する際に、駆動回路ＤＶ１２ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV12b operates by being supplied with power supply voltage from the power supply circuit 332, and drives the balance switching element Q12b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q12b has the same voltage as that of the power supply circuit 332 as a reference. That is, the reference potentials of the source (emitter in the case of IGBT) of the switching element Q12b and the power supply circuit 332 are each connected to the N side (low potential side) potential of the capacitor C2. Therefore, when power is supplied from the power supply circuit 332 to the driving circuit DV12b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV12b.

本実施形態では、バランススイッチング素子Ｑ１２ｂのゲート信号は、単位変換器３１のスイッチング素子Ｑ１ｐと共通である。すなわち駆動回路ＤＶ１２ｂに入力されるゲート信号と、駆動回路ＤＶ１ｐに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ１ｐとバランススイッチング素子Ｑ１２ｂとは同じタイミングで導通し（オンとなり）し、コンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q12b is common to the switching element Q1p of the unit converter 31. FIG. That is, the gate signal input to the drive circuit DV12b and the gate signal input to the drive circuit DV1p are common. Therefore, the switching element Q1p and the balance switching element Q12b become conductive (turned on) at the same timing, and the capacitors C1 and C2 are connected in parallel. As a result, the voltages of the capacitors C1 and C2 become substantially equal.

バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３ｂと、駆動回路ＤＶ２３ｂと、を備えている。
バランススイッチング素子Ｑ２３ｂのドレインは、単位変換器３２のコンデンサＣ２の他端（低電位側端）および第２スイッチング素子Ｑ２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ２３ｂのソースは、単位変換器３３のコンデンサＣ３の他端（低電位側端）および第２スイッチング素子Ｑ３ｎのソースと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第２スイッチング素子のソースとの間にて、単位変換器（第１単位変換器）３２と単位変換器（第２単位変換器）３３とを電気的に接続する経路に設けられている。 The balance circuit B23 includes a balance switching element Q23b and a drive circuit DV23b.
The drain of the balance switching element Q23b is electrically connected to the other end (low potential side end) of the capacitor C2 of the unit converter 32 and the source of the second switching element Q2n. The source of the balance switching element Q23b is electrically connected to the other end (low potential side end) of the capacitor C3 of the unit converter 33 and the source of the second switching element Q3n.
That is, the balance switching element Q23b electrically connects the unit converter (first unit converter) 32 and the unit converter (second unit converter) 33 between the capacitor and the source of the second switching element. It is provided on the connecting route.

駆動回路ＤＶ２３ｂは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３ｂは、電源回路３３３と基準とする電圧が同じである。したがって、電源回路３３３から駆動回路ＤＶ２３ｂへ電源を供給する際に、駆動回路ＤＶ２３ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV23b operates by being supplied with power supply voltage from the power supply circuit 333, and drives the balance switching element Q23b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q23b has the same reference voltage as that of the power supply circuit 333. FIG. Therefore, when power is supplied from the power supply circuit 333 to the driving circuit DV23b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV23b.

本実施形態では、バランススイッチング素子Ｑ２３ｂのゲート信号は、単位変換器３２のスイッチング素子Ｑ２ｐと共通である。すなわち駆動回路ＤＶ２３ｂに入力されるゲート信号と、駆動回路ＤＶ２ｐに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ２ｐとバランススイッチング素子Ｑ２３ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２の電圧とコンデンサＣ３の電圧とが略等しくなる。 In this embodiment, the gate signal of the balance switching element Q23b is common to the switching element Q2p of the unit converter 32. FIG. That is, the gate signal input to the drive circuit DV23b and the gate signal input to the drive circuit DV2p are common. Therefore, the switching element Q2p and the balance switching element Q23b are conducted (turned on) at the same timing, and the capacitors C2 and C3 are connected in parallel. As a result, the voltage of the capacitor C2 and the voltage of the capacitor C3 become substantially equal.

図９は、図８に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１－Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍およびゼロとなるときの、単位変換器３１－３３のスイッチング素子Ｑ１ｐ－Ｑ３ｎおよびバランス回路Ｂ１２、Ｂ２３のスイッチング素子Ｑ１２ｂ、Ｑ２３ｂの導通状態を示している。図８において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。 9 is a diagram for explaining an example of the motion of the arm shown in FIG. 8. FIG.
Here, for example, when the voltage of the capacitors C1-C3 is Vc, the output voltage Vout of the AC terminals UT, VT, WT is 3 times, 2 times, 1 time and zero of the voltage Vc. 31-33 of switching elements Q1p-Q3n and switching elements Q12b and Q23b of balance circuits B12 and B23 are shown in the conducting state. In FIG. 8, "1" indicates the state in which the switching element is conducting (ON state), and "0" indicates the state in which the switching element is not conducting (OFF state).

例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに接続されていない状態である。 For example, when the output voltage is three times the voltage Vc, the switching element Q1p is turned off, the switching element Q1n is turned on, the switching element Q2p is turned off, the switching element Q2n is turned on, the switching element Q3p is turned off, and the switching element Q3n is turned on. Become. At this time, the switching element Q12b is turned off, the balance switching element Q23b is turned off, and the capacitors C1 to C3 are not connected to each other.

例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサＣ１、Ｃ２と互いに接続されていない状態である。 For example, when the output voltage is double the voltage Vc, the switching element Q1p is on, the switching element Q1n is off, the switching element Q2p is off, the switching element Q2n is on, the switching element Q3p is off, and the switching element Q3n is on. Become. At this time, the switching element Q12b is turned on, the balance switching element Q23b is turned off, the capacitors C1 and C2 are connected in parallel, and the capacitor C3 is not connected to the other capacitors C1 and C2.

例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１－Ｃ３が並列に接続された状態である。 For example, when the output voltage is 1 times the voltage Vc, the switching element Q1p is on, the switching element Q1n is off, the switching element Q2p is on, the switching element Q2n is off, the switching element Q3p is off, and the switching element Q3n is on. Become. At this time, the switching element Q12b is turned on, the balance switching element Q23b is turned on, and the capacitors C1 to C3 are connected in parallel.

例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１－Ｃ３が並列に接続された状態となる。 For example, when the output voltage becomes zero, the switching element Q1p is on, the switching element Q1n is off, the switching element Q2p is on, the switching element Q2n is off, the switching element Q3p is on, and the switching element Q3n is off. At this time, the switching element Q12b is turned on, the balance switching element Q23b is turned on, and the capacitors C1 to C3 are connected in parallel.

上記のように、アーム３０の出力が切り替わると、コンデンサＣ１－Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１－Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１－Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１－Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１－Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１－Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。 As described above, when the output of the arm 30 is switched, the connection state of the capacitors C1-C3 is also switched, so that the voltages of the capacitors C1-C3 can be equalized at the same time that the power converter performs normal operation. Therefore, by obtaining the voltage of any one of the capacitors C1 to C3, the voltage value of the capacitors C1 to C3 can be controlled. - Eliminates the need for special control to equalize the voltages of C3.

上述の構成以外は本実施形態の電力変換装置２０は上述の第１実施形態と同様である。すなわち、本実施形態の電力変換装置２０によれば、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。 The power conversion device 20 of this embodiment is the same as that of the above-described first embodiment except for the configuration described above. That is, according to the power conversion device 20 of the present embodiment, each arm 30 includes the balance circuits B12 and B23, and the balance switching elements of the balance circuits B12 and B23 are synchronized with the switching elements of the unit converters in each arm 30. By operation, it is possible to equalize the capacities of the unit converter capacitors in arm 30 . This configuration eliminates the need to detect all the voltages of the capacitors of the unit converters included in the power converter 20 and control the individual voltages, and eliminates the need for detectors for detecting the voltages of the capacitors for each unit converter. At the same time, the amount of calculation in the control circuit CTR can be reduced.

さらに本実施形態の電力変換装置２０は、バランス回路Ｂ１２、Ｂ２３の絶縁回路が不要となり、上述の第１実施形態よりもさらに少ない構成要素にて実現することが可能である。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。 Furthermore, the power conversion device 20 of the present embodiment does not require the insulating circuits of the balance circuits B12 and B23, and can be realized with fewer components than the above-described first embodiment.
That is, according to the present embodiment, it is possible to provide a compact multi-serial unit converter cluster and a power converter that are low in cost and have few harmonics.

次に、第３実施形態の電力変換装置について図面を参照して詳細に説明する。
図１０は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、中性点クランプ形モジュラー・マルチレベル変換器（以下、ＮＰＣ－ＭＭＣ（Neutral Point Clamped Modular Multilevel Converter）という。）である。 Next, the power conversion device of the third embodiment will be described in detail with reference to the drawings.
FIG. 10 is a diagram schematically showing one configuration example of the power converter of the third embodiment.
The power converter 20 of the present embodiment is a neutral point clamped modular multilevel converter (hereinafter referred to as NPC-MMC (Neutral Point Clamped Modular Multilevel Converter)).

本実施形態の電力変換装置２０は、直流正端子ＰＴと、直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴと、を備え、交流電源１０（又は交流負荷）と直流電源（又は直流負荷）との間に接続可能である。 The power conversion device 20 of the present embodiment includes a DC positive terminal PT, a DC negative terminal MT, and AC terminals UT, VT, and WT. can be connected between

電力変換装置２０は、第１コンデンサＣＡと、第２コンデンサＣＢと、第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗと、第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗと、正側アーム３０Ｕ、３０Ｖ、３０Ｗと、負側アーム３０Ｘ、３０Ｙ、３０Ｚと、バッファリアクトルＬＵ、ＬＶ、ＬＷ、ＬＸ、ＬＹ、ＬＺと、計器用変圧器２２と、制御装置ＣＴＲと、を備えている。 The power conversion device 20 includes a first capacitor CA, a second capacitor CB, first switching legs L1U, L1V, L1W, second switching legs L2U, L2V, L2W, positive arms 30U, 30V, 30W, It includes negative arms 30X, 30Y, 30Z, buffer reactors LU, LV, LW, LX, LY, LZ, a potential transformer 22, and a control device CTR.

第１コンデンサＣＡと第２コンデンサＣＢとは、直流正端子ＰＴと直流負端子ＭＴとの間において、直列に接続されている。第１コンデンサＣＡは、直流正端子ＰＴと一端（高電位側端）にて電気的に接続している。第２コンデンサＣＢは、第１コンデンサＣＡの他端（低電位側端）と直流負端子ＭＴとの間に電気的に接続している。第１コンデンサＣＡと第２コンデンサとの間は中性点電位となる。 The first capacitor CA and the second capacitor CB are connected in series between the DC positive terminal PT and the DC negative terminal MT. The first capacitor CA is electrically connected to the DC positive terminal PT at one end (high potential side end). The second capacitor CB is electrically connected between the other end (low potential side end) of the first capacitor CA and the DC negative terminal MT. A neutral point potential is applied between the first capacitor CA and the second capacitor.

第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗは、第１コンデンサＣＡと並列に接続している。第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗは、第２コンデンサＣＢと並列に接続している。 The first switching legs L1U, L1V, L1W are connected in parallel with the first capacitor CA. The second switching legs L2U, L2V, L2W are connected in parallel with the second capacitor CB.

なお、本実施形態の電力変換装置２０では、第１コンデンサＣＡと第２コンデンサＣＢとは、三相に共有されているが、三相それぞれに２つのコンデンサが並列接続されていてもよい。 In the power converter 20 of the present embodiment, the first capacitor CA and the second capacitor CB are shared by the three phases, but two capacitors may be connected in parallel to each of the three phases.

第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗのそれぞれは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗと、を備えている。 Each of the first switching legs L1U, L1V, L1W includes a first switching element S1U, S1V, S1W, a second switching element S2U, S2V, S2W, and a first output terminal O1U, O1V, O1W. .

なお、以下の説明において、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）であるものとして説明する。第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、例えばＩＥＧＴ（injection Enhanced Gate transistor）の自己消弧型のスイッチング素子と、ＩＥＧＴに逆並列接続された還流ダイオードとを備えていてもよい。自己消弧型のスイッチング素子は、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。例えば、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２ＷとしてＩＧＢＴを採用する場合には、以下の説明におけるドレインはコレクタであり、ソースはエミッタであるものとして読み替えることができる。 In the following description, it is assumed that the first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W are MOSFETs (metal-oxide semiconductor field-effect transistors). The first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W include, for example, a self arc-extinguishing switching element such as an IEGT (injection enhanced gate transistor) and a free wheel diode connected in anti-parallel to the IEGT. may be provided. A self-arc-extinguishing switching element, such as a GTO (gate turn-off thyristor), a GCT (gate communicated turn-off thyristor), or an IGBT (Insulated Gate Bipolar Transistor), can be turned on (conducting state) or off (non-conducting state). It is possible to adopt a switching element that can electrically control the conduction state). For example, when IGBTs are employed as the first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W, the drain in the following description can be read as the collector and the source as the emitter. can.

第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗは、直流正端子ＰＴとドレインにて電気的に接続する。第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗのソースとドレインにて電気的に接続し、第１コンデンサＣＡと第２コンデンサＣＢとの間に電気的に接続した中性点とソースにて電気的に接続する。第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとの間に設けられる。 The first switching elements S1U, S1V, and S1W are electrically connected to the DC positive terminal PT at drains. The second switching elements S2U, S2V, S2W are electrically connected at the source and drain of the first switching elements S1U, S1V, S1W, and electrically connected between the first capacitor CA and the second capacitor CB. Make an electrical connection at the neutral point and the source. The first output terminals O1U, O1V, O1W are provided between the first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W.

第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗのそれぞれは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗと、第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗと、を備えている。 Each of the second switching legs L2U, L2V, L2W comprises a third switching element S3U, S3V, S3W, a fourth switching element S4U, S4V, S4W, and a second output terminal O2U, O2V, O2W. .

なお、以下の説明において、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）であるものとして説明する。第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、例えばＩＥＧＴ（injection Enhanced Gate transistor）の自己消弧型のスイッチング素子と、ＩＥＧＴに逆並列接続された還流ダイオードとを備えていてもよい。自己消弧型のスイッチング素子は、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。例えば、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４ＷとしてＩＧＢＴを採用する場合には、以下の説明におけるドレインはコレクタであり、ソースはエミッタであるものとして読み替えることができる。 In the following description, it is assumed that the third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W are MOSFETs (metal-oxide semiconductor field-effect transistors). The third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W include, for example, a self arc-extinguishing switching element such as an IEGT (injection enhanced gate transistor) and a free wheel diode connected in anti-parallel to the IEGT. may be provided. A self-arc-extinguishing switching element, such as a GTO (gate turn-off thyristor), a GCT (gate communicated turn-off thyristor), or an IGBT (Insulated Gate Bipolar Transistor), can be turned on (conducting state) or off (non-conducting state). It is possible to adopt a switching element that can electrically control the conduction state). For example, when IGBTs are employed as the third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W, the drain in the following description can be read as the collector and the source as the emitter. can.

第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗは、中性点とドレインにて電気的に接続する。第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗのソースとドレインにて電気的に接続し、直流負端子ＭＴとソースにて電気的に接続する。第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとの間に設けられる。 The third switching elements S3U, S3V, and S3W are electrically connected to the neutral point and the drain. The fourth switching elements S4U, S4V, S4W are electrically connected to the sources and drains of the third switching elements S3U, S3V, S3W, and electrically connected to the DC negative terminal MT at the sources. The second output terminals O2U, O2V, O2W are provided between the third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W.

第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとは、直流正端子ＰＴと中性点電位との間において、直列に接続されている。すなわち、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとは第１コンデンサＣＡと並列に接続されている。 The first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W are connected in series between the DC positive terminal PT and the neutral point potential. That is, the first switching elements S1U, S1V, S1W and the second switching elements S2U, S2V, S2W are connected in parallel with the first capacitor CA.

第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは、直流負端子ＭＴと中性点電位との間において、直列に接続されている。すなわち、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは第２コンデンサＣＢと並列に接続されている。 The third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W are connected in series between the DC negative terminal MT and the neutral point potential. That is, the third switching elements S3U, S3V, S3W and the fourth switching elements S4U, S4V, S4W are connected in parallel with the second capacitor CB.

第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子等の自己消弧型素子である。 The first switching elements S1U, S1V, S1W, the second switching elements S2U, S2V, S2W, the third switching elements S3U, S3V, S3W, and the fourth switching elements S4U, S4V, S4W are, for example, GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), IGBT (Insulated Gate Bipolar Transistor) or MOSFET (metal-oxide-semiconductor field-effect transistor), etc. A self arc-extinguishing element such as a switching element that can electrically control the state).

正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとのそれぞれは、直列に接続された複数の単位変換器と、バランス回路と、を備えている。本実施形態では、正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとの構成を、上述の第１および第２実施形態の電力変換装置２０におけるアーム３０の構成とすることにより構成される。なお、上述の第１実施形態および第２実施形態では、アーム３０は、直流端子ＰＴ、ＭＴと交流端子ＵＴ、ＶＴ、ＷＴとの間に接続されていたが、本実施形態ではアーム３０は、出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗ、Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗと交流端子ＴＵ、ＴＶ、ＴＷとの間に接続される。 Each of the positive side arms 30U, 30V, 30W and the negative side arms 30X, 30Y, 30Z includes a plurality of unit converters connected in series and a balance circuit. In this embodiment, the configuration of the positive side arms 30U, 30V, 30W and the negative side arms 30X, 30Y, 30Z is the configuration of the arms 30 in the power conversion device 20 of the above-described first and second embodiments. Configured. In the first and second embodiments described above, the arm 30 is connected between the DC terminals PT, MT and the AC terminals UT, VT, WT. They are connected between the output terminals O1U, O1V, O1W, O2U, O2V, O2W and the AC terminals TU, TV, TW.

例えば、正側アーム３０Ｕ、３０Ｖ、３０Ｗは、交流電源１０と接続される交流端子ＴＵ、ＴＶ、ＴＷと第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗとの間に直列に接続した複数の単位変換器３１－３３と、バランス回路Ｂ１２、Ｂ２３と、を含む。負側アーム３０Ｘ、３０Ｙ、３０Ｚは、交流端子ＴＵ、ＴＶ、ＴＷと第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗとの間に直列に接続した複数の単位変換器３１－３３と、バランス回路Ｂ１２、Ｂ２３と、を含む。 For example, the positive arms 30U, 30V, 30W are connected in series between the AC terminals TU, TV, TW connected to the AC power supply 10 and the first output terminals O1U, O1V, O1W. -33, and balance circuits B12, B23. The negative arms 30X, 30Y, 30Z include a plurality of unit converters 31-33 connected in series between the AC terminals TU, TV, TW and the second output terminals O2U, O2V, O2W, and balance circuits B12, B23. and including.

なお、図１０に示す電力変換装置２０の例では、正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとは、バッファリアクトルＬＵ、ＬＶ、ＬＷ、ＬＸ、ＬＹ、ＬＺを介して交流端子ＵＴ、ＶＴ、ＷＴと電気的に接続しているが、例えば、結合リアクトルや変圧器を介して接続してもよく、直接接続してもよい。 In the example of the power converter 20 shown in FIG. 10, the positive arms 30U, 30V, 30W and the negative arms 30X, 30Y, 30Z are connected via buffer reactors LU, LV, LW, LX, LY, LZ. Although they are electrically connected to the AC terminals UT, VT, and WT, they may be connected via, for example, a coupling reactor or a transformer, or they may be directly connected.

計器用変圧器２２は、交流負荷１０と電力変換装置２０との間を接続する交流ラインの交流電圧を制御回路ＣＴＲで利用可能な電圧に変換して、制御回路ＣＴＲへ出力する。 The potential transformer 22 converts the AC voltage of the AC line connecting between the AC load 10 and the power converter 20 into a voltage that can be used by the control circuit CTR, and outputs the voltage to the control circuit CTR.

制御回路ＣＴＲは、外部から供給される指令値にしたがって、電力変換装置２０の出力電力が所定の値となるように、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗと、正側アーム３０Ｕ、３０Ｖ、３０Ｗと、負側アーム３０Ｘ、３０Ｙ、３０Ｚと、の動作を制御する。 The control circuit CTR controls the first switching elements S1U, S1V, S1W, the second switching elements S2U, S2V, Controls the operations of S2W, the third switching elements S3U, S3V, S3W, the fourth switching elements S4U, S4V, S4W, the positive side arms 30U, 30V, 30W, and the negative side arms 30X, 30Y, 30Z. .

制御回路ＣＴＲは、例えば、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが記録されるメモリと、を備え、ソフトウエアにより動作するように構成されてもよい。 The control circuit CTR includes, for example, at least one processor such as a CPU (central processing unit) or MPU (micro processing unit), and a memory in which a program executed by the processor is recorded, and is operated by software. may be configured to

図１１は、第３実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。
ここでは、説明のために、１つの相（例えばＵ相）の正側アームと負側アームとのゲート信号およびスイッチング素子Ｓ１～Ｓ４のゲート信号を生成するブロックのみを示している。 FIG. 11 is a block diagram schematically showing one configuration example of the control circuit of the power converter of the third embodiment.
Here, for the sake of explanation, only blocks that generate gate signals for the positive and negative arms of one phase (eg, U phase) and gate signals for the switching elements S1 to S4 are shown.

制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、コンパレータＣＯＭと、乗算器Ｍ１と、加算器ＡＤ１、ＡＤ２と、切替器ＳＰ、ＳＮと、ＰＷＭ処理部４６Ｕ、４６Ｘと、を備えている。また、制御回路ＣＴＲは、第１コンデンサＣ１および第２コンデンサＣ２の電圧を検出する検出器を備えていてもよい。また、制御回路ＣＴＲは、外部の検出器にて検出された第１コンデンサＣ１、第２コンデンサＣ２の電圧値（又は電圧相当値）を取得するよう構成されてもよい。 The control circuit CTR includes a capacitor voltage average value control section 41, a capacitor voltage balance control section 42, a current control section 43, a comparator COM, a multiplier M1, adders AD1 and AD2, and switches SP and SN. , PWM processing units 46U and 46X. The control circuit CTR may also include a detector that detects the voltages of the first capacitor C1 and the second capacitor C2. Also, the control circuit CTR may be configured to acquire the voltage values (or voltage equivalent values) of the first capacitor C1 and the second capacitor C2 detected by an external detector.

コンデンサ電圧平均値制御部４１は、例えば、セルコンデンサ電圧指令値と、セルコンデンサ電圧平均値との差がゼロとなるように制御する比例制御回路又は比例積分制御回路である。 The capacitor voltage average value control unit 41 is, for example, a proportional control circuit or a proportional integral control circuit that performs control so that the difference between the cell capacitor voltage command value and the cell capacitor voltage average value becomes zero.

コンデンサ電圧バランス制御部４２は、すべてのセルコンデンサＣＡの電圧Ｖｃを一致させる、つまりバランスさせる操作量を出力する。コンデンサ電圧バランス制御部４２は、例えば、アーム３０から供給されたコンデンサ電圧のそれぞれと、コンデンサ電圧平均値との差がゼロとなるように制御量を出力する比例制御回路又は比例積分制御回路である。また、コンデンサ電圧バランス制御部４２は、例えば、正側アーム３０Ｕの１つのコンデンサと、負側アーム３０Ｘの１つのコンデンサとの差をゼロとする制御量を出力する比例制御回路又は比例積分制御回路であってもよい。 The capacitor voltage balance control unit 42 outputs an operation amount for matching, that is, balancing the voltages Vc of all the cell capacitors CA. The capacitor voltage balance control unit 42 is, for example, a proportional control circuit or a proportional integral control circuit that outputs a control amount so that the difference between each of the capacitor voltages supplied from the arm 30 and the capacitor voltage average value becomes zero. . Also, the capacitor voltage balance control unit 42 is, for example, a proportional control circuit or a proportional integral control circuit that outputs a control amount that makes the difference between one capacitor of the positive side arm 30U and one capacitor of the negative side arm 30X zero. may be

電流制御部４３は、例えば、系統電圧値と、無効電力指令値と、有効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量を受信し、これらの値に基づいて、無効電力指令値と有効電力指令値とを実現する制御量（電圧指令値）を演算して出力する。 The current control unit 43 receives, for example, the system voltage value, the reactive power command value, and the active power command value from the outside, receives the control amount output from the capacitor voltage average value control unit 41, and controls these values Based on, the control amount (voltage command value) that realizes the reactive power command value and the active power command value is calculated and output.

電流制御部４３の出力値は、コンパレータＣＯＭと、乗算器Ｍ１と、切替器ＳＮの一方の入力端と、加算器ＡＤ２とに入力される。 The output value of the current control unit 43 is input to the comparator COM, the multiplier M1, one input terminal of the switch SN, and the adder AD2.

コンパレータＣＯＭは、電流制御部４３から出力された制御量と基準電位とを比較して、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとのゲート信号を出力する。 The comparator COM compares the control amount output from the current control unit 43 with the reference potential, and selects the first switching elements S1U, S1V, S1W, the second switching elements S2U, S2V, S2W, and the third switching element S3U. , S3V, S3W and the fourth switching elements S4U, S4V, S4W.

すなわち、コンパレータＣＯＭは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）ときに第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗをオンし、電流制御部４３から出力された制御量が負である（基準電圧より小さい）ときに第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗをオフするゲート信号を出力する。 That is, the comparator COM turns on the first switching elements S1U, S1V, S1W and the third switching elements S3U, S3V, S3W when the control amount output from the current control unit 43 is positive (larger than the reference voltage). , to output gate signals for turning off the first switching elements S1U, S1V, S1W and the third switching elements S3U, S3V, S3W when the control amount output from the current control unit 43 is negative (smaller than the reference voltage). .

また、コンパレータＣＯＭは、電流制御部４３から出力された制御量が負である（基準電圧より小さい）ときに第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗをオンし、電流制御部４３から出力された制御量が正である（基準電圧より大きい）ときに第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗをオフするゲート信号を出力する。 Further, the comparator COM turns on the second switching elements S2U, S2V, S2W and the fourth switching elements S4U, S4V, S4W when the control amount output from the current control unit 43 is negative (smaller than the reference voltage). , output gate signals for turning off the second switching elements S2U, S2V, S2W and the fourth switching elements S4U, S4V, S4W when the control amount output from the current control unit 43 is positive (larger than the reference voltage). .

乗算器Ｍ１は、電流制御部４３から入力された制御量に－１を乗じた値を、加算器ＡＤ１および切替器ＳＰの一方の入力端へ出力する。
加算器ＡＤ１は、乗算器Ｍ１から入力された値とコンデンサ電圧バランス制御部４２から入力された値とを加算して切替器ＳＰの他方の入力端へ出力する。
加算器ＡＤ２は、電流制御部４３から入力された値と、コンデンサ電圧バランス制御部４２から入力された値とを加算して、切替器ＳＮの他方の入力端へ出力する。 Multiplier M1 multiplies the control amount input from current control unit 43 by -1 and outputs the result to one input terminal of adder AD1 and switch SP.
The adder AD1 adds the value input from the multiplier M1 and the value input from the capacitor voltage balance control section 42, and outputs the result to the other input terminal of the switch SP.
The adder AD2 adds the value input from the current control section 43 and the value input from the capacitor voltage balance control section 42, and outputs the result to the other input terminal of the switch SN.

切替器ＳＰ、ＳＮは、コンパレータＣＯＭの出力値が切り替わるタイミングと同期して、出力値が切り替わるように構成されている。 The switches SP and SN are configured to switch their output values in synchronization with the timing at which the output value of the comparator COM switches.

例えば、切替器ＳＰは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）とき、出力値（正側アームの電圧指令値）が、加算器ＡＤ１の出力値となり、電流制御部４３から出力された制御量が負である（基準電圧より小さい）とき、出力値（正側アームの電圧指令値）が、乗算器Ｍ１の出力値となるように切り替わる。 For example, when the control amount output from the current control unit 43 is positive (larger than the reference voltage), the output value (voltage command value of the positive side arm) of the switch SP becomes the output value of the adder AD1. When the control amount output from the current control unit 43 is negative (smaller than the reference voltage), the output value (voltage command value for the positive side arm) is switched to the output value of the multiplier M1.

また、切替器ＳＮは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）とき、出力値（負側アームの電圧指令値）が、電流制御部４３の出力値となり、電流制御部４３から出力された制御量が負である（基準電圧より小さい）とき、出力値（負側アームの電圧指令値）が、加算器ＡＤ２の出力値となるように切り替わる。 In addition, when the control amount output from the current control unit 43 is positive (larger than the reference voltage), the output value (voltage command value of the negative side arm) of the switch SN becomes the output value of the current control unit 43. , when the control amount output from the current control unit 43 is negative (smaller than the reference voltage), the output value (voltage command value for the negative arm) is switched to the output value of the adder AD2.

ＰＷＭ処理部４６Ｕは、切替器ＳＰから入力された値を電圧指令値として、電圧指令値とキャリア波とを比較して、Ｕ相正側アーム３０Ｕの単位変換器３１－３３のスイッチング素子のゲート信号を生成し、出力する。 The PWM processing unit 46U uses the value input from the switch SP as a voltage command value, compares the voltage command value with the carrier wave, and determines the gate of the switching element of the unit converters 31 to 33 of the U-phase positive arm 30U. Generate and output a signal.

ＰＷＭ処理部４６Ｘは、切替器ＳＮから入力された値を電圧指令値として、電圧指令値とキャリア波とを比較して、負側アーム３０Ｘの単位変換器３１－３３のスイッチング素子のゲート信号を生成し、出力する。 The PWM processing unit 46X uses the value input from the switch SN as a voltage command value, compares the voltage command value with the carrier wave, and outputs the gate signal of the switching element of the unit converters 31 to 33 of the negative arm 30X. Generate and output.

なお、ＰＷＭ処理部４６Ｕ、４６Ｘのぞれぞれは、複数の単位変換器３１－３３のそれぞれに対応するキャリア波を用いて、単位変換器３１－３３のそれぞれに対応するゲート信号を生成することができる。 Each of the PWM processing units 46U and 46X generates a gate signal corresponding to each of the unit converters 31-33 using a carrier wave corresponding to each of the plurality of unit converters 31-33. be able to.

上記本実施形態の電力変換装置２０において、上述の第１実施形態および第２実施形態と同様に、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。 In the power conversion device 20 of the present embodiment, each arm 30 includes balance circuits B12 and B23 in the same manner as in the above-described first and second embodiments, and balance switching of the balance circuits B12 and B23 is performed in each arm 30. By synchronizing the operation of the elements with the switching elements of the unit converters, it is possible to equalize the capacities of the unit converter capacitors in arm 30 . This configuration eliminates the need to detect all the voltages of the capacitors of the unit converters included in the power converter 20 and control the individual voltages, and eliminates the need for detectors for detecting the voltages of the capacitors for each unit converter. At the same time, the amount of calculation in the control circuit CTR can be reduced.
That is, according to the present embodiment, it is possible to provide a compact multi-serial unit converter cluster and a power converter that are low in cost and have few harmonics.

次に、第４実施形態の無効電力補償装置について図面を参照して詳細に説明する。
図１２は、第４実施形態の無効電力補償装置の一構成例を概略的に示す図である。
本実施形態の無効電力補償装置２２は、交流端子ＵＴ、ＶＴ、ＷＴと、Ｕ相アーム５０Ｕと、Ｖ相アーム５０Ｖと、Ｗ相アーム５０Ｗと、制御回路ＣＴＲと、バッファリアクトルＬＵ、ＬＶ、ＬＷと、を備えている。 Next, the reactive power compensator of the fourth embodiment will be described in detail with reference to the drawings.
FIG. 12 is a diagram schematically showing one configuration example of a reactive power compensator according to the fourth embodiment.
The reactive power compensator 22 of the present embodiment includes AC terminals UT, VT, WT, a U-phase arm 50U, a V-phase arm 50V, a W-phase arm 50W, a control circuit CTR, and buffer reactors LU, LV, LW. and have.

Ｕ相アーム５０Ｕは、一端がバッファリアクトルＬＵを介して交流端子ＵＴと電気的に接続している。Ｖ相アーム５０Ｖは、一端がバッファリアクトルＬＶを介して交流端子ＶＴと電気的に接続している。Ｗ相アーム５０Ｗは、一端がバッファリアクトルＬＷを介して交流端子ＷＴと電気的に接続している。Ｕ相アーム５０Ｕ、Ｖ相アーム５０Ｖ、および、Ｗ相アーム５０Ｗの他端は互いに電気的に接続されている。 One end of U-phase arm 50U is electrically connected to AC terminal UT via buffer reactor LU. One end of the V-phase arm 50V is electrically connected to the AC terminal VT via a buffer reactor LV. One end of the W-phase arm 50W is electrically connected to the AC terminal WT via the buffer reactor LW. The other ends of U-phase arm 50U, V-phase arm 50V, and W-phase arm 50W are electrically connected to each other.

Ｕ相アーム５０Ｕ、Ｖ相アーム５０Ｖ、および、Ｗ相アーム５０Ｗは、それぞれ、単位変換器５１－５３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。 U-phase arm 50U, V-phase arm 50V, and W-phase arm 50W each include unit converters 51-53 and balance circuits B12 and B23.

図１３は、図１２に示す無効電力補償装置の各相アームの一構成例を概略的に示す図である。
ここでは、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとの共通の構成をアーム５０として説明する。アーム５０は、単位変換器５１－５３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。
Ｎが正の整数であるとき、第Ｎ単位変換器は、第１Ｎスイッチング素子のドレインにドレインが接続した第３Ｎスイッチング素子と、第３Ｎスイッチング素子のソースにドレインが接続し第２Ｎスイッチング素子のソースにソースが接続した第４Ｎスイッチング素子と、を更に備えている。
図１３では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、例えば、単位変換器５３が第１単位変換器、単位変換器５２が第２単位変換器、単位変換器５１が第３単位変換器に相当する。 13 is a diagram schematically showing a configuration example of each phase arm of the reactive power compensator shown in FIG. 12. FIG.
Here, the common configuration of the U-phase arm 50U, the V-phase arm 50V, and the W-phase arm 50W will be described as an arm 50. FIG. Arm 50 includes unit converters 51-53 and balance circuits B12 and B23.
When N is a positive integer, the Nth unit converter includes 3N switching elements whose drains are connected to the drains of the 1N switching elements and 2N switching elements whose drains are connected to the sources of the 3N switching elements . and a 4N switching element having a source connected to the source of the switching element.
FIG. 13 shows an example of the configuration of the unit converter cluster when N≦3. For example, the unit converter 53 is the first unit converter, the unit converter 52 is the second unit converter, and the unit converter 51 corresponds to the third unit converter.

単位変換器５１は、スイッチング素子（第１スイッチング素子）Ｑ１１ｐと、スイッチング素子（第２スイッチング素子）Ｑ１１ｎと、スイッチング素子（第３スイッチング素子）Ｑ１２ｐと、スイッチング素子（第４スイッチング素子）Ｑ１２ｎと、コンデンサＣ１と、電圧検出器ＳＶと、絶縁回路（第１絶縁回路）５１１と、電源回路５３１と、駆動回路（第１駆動回路）ＤＶ１ｐと、駆動回路（第２駆動回路）ＤＶ１ｎと、を備えている。 The unit converter 51 includes a switching element (first switching element) Q11p, a switching element (second switching element) Q11n, a switching element (third switching element) Q12p, a switching element (fourth switching element) Q12n, A capacitor C1, a voltage detector SV, an isolation circuit (first isolation circuit) 511, a power supply circuit 531, a drive circuit (first drive circuit) DV1p, and a drive circuit (second drive circuit) DV1n. ing.

スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎのソースをエミッタと読み替え、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎのドレインをコレクタとして読み替える。 The switching elements Q11p, Q11n, Q12p, and Q12n are provided with self-arc-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). Self arc-extinguishing switching elements are, for example, IEGT (injection enhanced gate transistor), GTO (gate turn-off thyristor), GTO (gate turn-off thyristor), GCT (gate communicated turn-off thyristor), or IGBT ( Insulated Gate Bipolar Transistor), etc., can be employed that can electrically control ON (conducting state) and OFF (non-conducting state) of the element. The switching elements Q11p, Q11n, Q12p, and Q12n may include freewheeling diodes connected in anti-parallel to the switching elements, if necessary.
When IGBTs or IEGTs are used as the switching elements Q11p, Q11n, Q12p, and Q12n, the sources of the switching elements Q11p, Q11n, Q12p, and Q12n are replaced with the emitters, and the drains of the switching elements Q11p, Q11n, Q12p, and Q12n are replaced with emitters. is read as a collector.

スイッチング素子Ｑ１１ｐとスイッチング素子Ｑ１１ｎとは直列に接続し、スイッチング素子Ｑ１１ｐとスイッチング素子Ｑ１１ｎとの間において交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。 The switching element Q11p and the switching element Q11n are connected in series, and are electrically connected to one of AC terminals UT, VT, and WT between the switching element Q11p and the switching element Q11n.

スイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとは直列に接続し、スイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとの間において単位変換器５２と電気的に接続されている。 Switching element Q12p and switching element Q12n are connected in series, and are electrically connected to unit converter 52 between switching element Q12p and switching element Q12n.

コンデンサＣ１の一端は、スイッチング素子Ｑ１１ｐのドレインおよびスイッチング素子Ｑ１２ｐのドレインと電気的に接続し、コンデンサＣ１の他端はスイッチング素子Ｑ１１ｎのソースおよびスイッチング素子Ｑ１２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１１ｐのソースはスイッチング素子Ｑ１１ｎのドレインと電気的に接続し、スイッチング素子Ｑ１２ｐのソースはスイッチング素子Ｑ１２ｎのドレインと電気的に接続している。 One end of capacitor C1 is electrically connected to the drain of switching element Q11p and the drain of switching element Q12p, and the other end of capacitor C1 is electrically connected to the source of switching element Q11n and the source of switching element Q12n. The source of switching element Q11p is electrically connected to the drain of switching element Q11n, and the source of switching element Q12p is electrically connected to the drain of switching element Q12n.

電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路５３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路５３１は、絶縁回路５１１および駆動回路ＤＶ１ｎへ電源を供給している。 The voltage detector SV detects the voltage of the capacitor C1 and outputs the detected voltage value (or the value corresponding to the voltage) to the control circuit CTR.
The power supply circuit 531 generates power using the voltage of the capacitor C1. The power supply circuit 531 supplies power to the isolation circuit 511 and the drive circuit DV1n.

絶縁回路５１１は、電源回路５３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路５３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路５３１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路５１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１１ｐ、Ｑ１２ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路５３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１１ｎ、Ｑ１２ｎを駆動する。 The isolation circuit 511 isolates the power supply circuit 531 and the drive circuit DV1p. The power supply circuit 531 and the drive circuit DV1p operate at different reference potentials. Isolation circuit 531 is, for example, a bootstrap circuit.
The drive circuit DV1p operates by being supplied with the power supply voltage through the isolation circuit 511, and drives the switching elements Q11p and Q12p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV1n operates by being supplied with a power supply voltage from the power supply circuit 531, and drives the switching elements Q11n and Q12n based on the gate signal supplied from the control circuit CTR.

単位変換器５２、５３は、電圧検出器ＳＶを備えない点以外は単位変換器５１と同様の構成である。
単位変換器５２は、スイッチング素子（第１スイッチング素子）Ｑ２１ｐと、スイッチング素子（第２スイッチング素子）Ｑ２１ｎと、スイッチング素子（第３スイッチング素子）Ｑ２２ｐと、スイッチング素子（第４スイッチング素子）Ｑ２２ｎと、コンデンサＣ２と、絶縁回路（第１絶縁回路）５１２と、電源回路５３２と、駆動回路（第１駆動回路）ＤＶ２ｐと、駆動回路（第２駆動回路）ＤＶ２ｎと、を備えている。 The unit converters 52 and 53 have the same configuration as the unit converter 51 except that they do not have the voltage detector SV.
The unit converter 52 includes a switching element (first switching element) Q21p, a switching element (second switching element) Q21n, a switching element (third switching element) Q22p, a switching element (fourth switching element) Q22n, It includes a capacitor C2, an isolation circuit (first isolation circuit) 512, a power supply circuit 532, a drive circuit (first drive circuit) DV2p, and a drive circuit (second drive circuit) DV2n.

スイッチング素子Ｑ２１ｐとスイッチング素子Ｑ２１ｎとは直列に接続し、単位変換器（第１単位変換器）５２のスイッチング素子Ｑ２１ｐとスイッチング素子Ｑ２１ｎとの間において、単位変換器（第２単位変換器）５１のスイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとの間に電気的に接続されている。 The switching element Q21p and the switching element Q21n are connected in series, and between the switching element Q21p and the switching element Q21n of the unit converter (first unit converter) 52, the It is electrically connected between switching element Q12p and switching element Q12n.

スイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとは直列に接続し、単位変換器（第２単位変換器）５２のスイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとの間において単位変換器（第１単位変換器）５３のスイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとの間にと電気的に接続されている。 The switching element Q22p and the switching element Q22n are connected in series, and switching of the unit converter (first unit converter) 53 is performed between the switching element Q22p and the switching element Q22n of the unit converter (second unit converter) 52. It is electrically connected between the element Q31p and the switching element Q31n.

コンデンサＣ２の一端は、スイッチング素子Ｑ２１ｐのドレインおよびスイッチング素子Ｑ２２ｐのドレインと電気的に接続し、コンデンサＣ２の他端はスイッチング素子Ｑ２１ｎのソースおよびスイッチング素子Ｑ２２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２１ｐのソースはスイッチング素子Ｑ２１ｎのドレインと電気的に接続し、スイッチング素子Ｑ２２ｐのソースはスイッチング素子Ｑ２２ｎのドレインと電気的に接続している。 One end of capacitor C2 is electrically connected to the drain of switching element Q21p and the drain of switching element Q22p, and the other end of capacitor C2 is electrically connected to the source of switching element Q21n and the source of switching element Q22n. The source of switching element Q21p is electrically connected to the drain of switching element Q21n, and the source of switching element Q22p is electrically connected to the drain of switching element Q22n.

電源回路５３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路５３２は、絶縁回路５１２および駆動回路ＤＶ２ｎへ電源を供給している。
絶縁回路５１２は、電源回路５３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路５３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路５１２は、たとえば、ブートストラップ回路である。 The power supply circuit 532 generates power using the voltage of the capacitor C2. The power supply circuit 532 supplies power to the isolation circuit 512 and the drive circuit DV2n.
The isolation circuit 512 isolates the power supply circuit 532 and the drive circuit DV2p. The power supply circuit 532 and the drive circuit DV2p operate at different reference potentials. Isolation circuit 512 is, for example, a bootstrap circuit.

駆動回路ＤＶ２ｐは、絶縁回路５１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２１ｐ、Ｑ２２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２１ｎ、Ｑ２２ｎを駆動する。 The drive circuit DV2p operates by being supplied with the power supply voltage through the isolation circuit 512, and drives the switching elements Q21p and Q22p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV2n operates by being supplied with a power supply voltage from the power supply circuit 532, and drives the switching elements Q21n and Q22n based on the gate signal supplied from the control circuit CTR.

単位変換器５３は、スイッチング素子（第１スイッチング素子）Ｑ３１ｐと、スイッチング素子（第２スイッチング素子）Ｑ３１ｎと、スイッチング素子（第３スイッチング素子）Ｑ３２ｐと、スイッチング素子（第４スイッチング素子）Ｑ３２ｎと、コンデンサＣ３と、絶縁回路（第１絶縁回路）５１３と、電源回路５３３と、駆動回路（第１駆動回路）ＤＶ３ｐと、駆動回路（第２駆動回路）ＤＶ３ｎと、を備えている。 The unit converter 53 includes a switching element (first switching element) Q31p, a switching element (second switching element) Q31n, a switching element (third switching element) Q32p, a switching element (fourth switching element) Q32n, It includes a capacitor C3, an isolation circuit (first isolation circuit) 513, a power supply circuit 533, a drive circuit (first drive circuit) DV3p, and a drive circuit (second drive circuit) DV3n.

スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとは直列に接続し、スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとの間において、単位変換器５２のスイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとの間に電気的に接続されている。 Switching element Q31p and switching element Q31n are connected in series, and are electrically connected between switching element Q22p and switching element Q22n of unit converter 52 between switching element Q31p and switching element Q31n.

スイッチング素子Ｑ３２ｐとスイッチング素子Ｑ３２ｎとは直列に接続し、スイッチング素子Ｑ３２ｐとスイッチング素子Ｑ３２ｎとの間において、他のアームの単位変換器５３と電気的に接続されている。 The switching element Q32p and the switching element Q32n are connected in series, and are electrically connected to the unit converter 53 of the other arm between the switching element Q32p and the switching element Q32n.

コンデンサＣ３の一端は、スイッチング素子Ｑ３１ｐのドレインおよびスイッチング素子Ｑ３２ｐのドレインと電気的に接続し、コンデンサＣ３の他端はスイッチング素子Ｑ３１ｎのソースおよびスイッチング素子Ｑ３２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３１ｐのソースはスイッチング素子Ｑ３１ｎのドレインと電気的に接続し、スイッチング素子Ｑ３２ｐのソースはスイッチング素子Ｑ３２ｎのドレインと電気的に接続している。 One end of capacitor C3 is electrically connected to the drain of switching element Q31p and the drain of switching element Q32p, and the other end of capacitor C3 is electrically connected to the source of switching element Q31n and the source of switching element Q32n. The source of switching element Q31p is electrically connected to the drain of switching element Q31n, and the source of switching element Q32p is electrically connected to the drain of switching element Q32n.

電源回路５３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路５３３は、絶縁回路５１３および駆動回路ＤＶ３ｎへ電源を供給している。
絶縁回路５１３は、電源回路５３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路５３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路５１３は、たとえば、ブートストラップ回路である。 The power supply circuit 533 generates power using the voltage of the capacitor C3. The power supply circuit 533 supplies power to the isolation circuit 513 and the drive circuit DV3n.
The isolation circuit 513 isolates the power supply circuit 533 and the drive circuit DV3p. The power supply circuit 533 and the drive circuit DV3p operate at different reference potentials. Isolation circuit 513 is, for example, a bootstrap circuit.

駆動回路ＤＶ３ｐは、絶縁回路５１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３１ｐ、Ｑ３２ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路５３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２３ｎ、Ｑ２３ｎを駆動する。 The drive circuit DV3p operates by being supplied with the power supply voltage through the isolation circuit 513, and drives the switching elements Q31p and Q32p based on the gate signal supplied from the control circuit CTR.
The drive circuit DV3n operates by being supplied with the power supply voltage from the power supply circuit 533, and drives the switching elements Q23n and Q23n based on the gate signal supplied from the control circuit CTR.

バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２１ｂと、バランススイッチング素子（第２バランススイッチング素子）Ｑ１２２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ１２１ｂ、ＤＶ１２２ｂと、絶縁回路（第３絶縁回路）５２１１、５２１２と、を備えている。
バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂのドレインをコレクタとして読み替える。 The balance circuit B12 includes a balance switching element Q121b, a balance switching element (second balance switching element) Q122b, drive circuits (balance switch drive circuits) DV121b and DV122b, insulation circuits (third insulation circuits) 5211 and 5212, It has
The balance switching elements Q121b and Q122b are provided with self-arc-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). The self arc-extinguishing switching element is, for example, an IEGT (injection enhanced gate transistor), a GTO (gate turn-off thyristor), a GTO (gate turn-off thyristor), a GCT (gate communicated turn-off thyristor), or an IGBT (Insulated It is possible to employ a switching element such as a Gate Bipolar Transistor, which can be electrically controlled to be turned on (conducting state) and off (non-conducting state). The balance switching elements Q121b and Q122b may include free wheel diodes connected in anti-parallel to the switching elements, if necessary.
When IGBTs or IEGTs are used as the balance switching elements Q121b and Q122b, the sources of the balance switching elements Q121b and Q122b are read as emitters, and the drains of the balance switching elements Q121b and Q122b are read as collectors.

バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとは、ソースとドレインとの位置が互いに逆になるように配置され、例えばドレイン同士が電気的に接続されている。
バランススイッチング素子Ｑ１２１ｂの一端（ソース）は、単位変換器５１のコンデンサＣ１の一端およびスイッチング素子Ｑ１１ｐ、Ｑ１２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ１２１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ１２２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ１２２ｂの他端（ソース）は、単位変換器５２のコンデンサＣ２の一端およびスイッチング素子Ｑ２１ｐ、Ｑ２２ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、第１スイッチング素子のドレインおよび第３スイッチング素子のドレインとコンデンサとの間にて、単位変換器（第１単位変換器）５２と単位変換器（第２単位変換器）５１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂがオンされる（導通する）と、コンデンサＣ１の一端とコンデンサＣ２の一端とが電気的に接続される。 The balance switching element Q121b and the balance switching element Q122b are arranged such that the positions of the source and the drain are opposite to each other, and the drains are electrically connected to each other, for example.
One end (source) of the balance switching element Q121b is electrically connected to one end of the capacitor C1 of the unit converter 51 and the drains of the switching elements Q11p and Q12p. The other end (drain) of the balance switching element Q121b is electrically connected to one end (drain) of the balance switching element Q122b. The other end (source) of the balance switching element Q122b is electrically connected to one end of the capacitor C2 of the unit converter 52 and the drains of the switching elements Q21p and Q22p.
That is, the balance switching elements Q121b and Q122b are connected between the drain of the first switching element, the drain of the third switching element, and the capacitor, between the unit converter (first unit converter) 52 and the unit converter (second unit converter). converter) 51 is provided on a path electrically connecting to the converter) 51 .
Therefore, when the balance switching elements Q121b and Q122b are turned on (conducted), one end of the capacitor C1 and one end of the capacitor C2 are electrically connected.

なお、バランススイッチング素子Ｑ１２１ｂは、ソースが単位変換器５１のコンデンサＣ１の一端側、ドレインが単位変換器５２のコンデンサＣ２の一端側となる向きに配置されていればよい。バランススイッチング素子Ｑ１２２ｂは、ソースが単位変換器５２のコンデンサＣ２の一端側、ドレインが単位変換器５１のコンデンサＣ１の一端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ１２１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ１２２ｂと逆となるように配置されていればよく、コンデンサＣ１とコンデンサＣ２との間において、バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとが配置される順序は図１３と逆であっても構わない。 The balance switching element Q121b may be arranged so that the source is on one end side of the capacitor C1 of the unit converter 51 and the drain is on one end side of the capacitor C2 of the unit converter 52. FIG. The balance switching element Q122b may be arranged so that the source is on one end side of the capacitor C2 of the unit converter 52 and the drain is on the one end side of the capacitor C1 of the unit converter 51 . That is, the balance switching element Q121b may be arranged so that the arrangement of the source and the drain is opposite to that of the balance switching element Q122b. The order in which Q122b and Q122b are arranged may be reversed from that in FIG.

絶縁回路５２１１は、電源回路５３１と駆動回路ＤＶ１２１ｂとを絶縁している。電源回路５３１と駆動回路ＤＶ１２１ｂとは異なる基準電位にて動作する。絶縁回路５２１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１２１ｂは、絶縁回路５２１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２１ｂを駆動する。 The isolation circuit 5211 isolates the power supply circuit 531 and the drive circuit DV121b. The power supply circuit 531 and the drive circuit DV121b operate at different reference potentials. Isolation circuit 5211 is, for example, a bootstrap circuit.
The drive circuit DV121b operates by being supplied with the power supply voltage through the isolation circuit 5211, and drives the balance switching element Q121b based on the gate signal supplied from the control circuit CTR.

絶縁回路５２１２は、電源回路５３２と駆動回路ＤＶ１２２ｂとを絶縁している。電源回路５３２と駆動回路ＤＶ１２２ｂとは異なる基準電位にて動作する。絶縁回路５２１２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１２２ｂは、絶縁回路５２１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２２ｂを駆動する。 The isolation circuit 5212 isolates the power supply circuit 532 and the drive circuit DV122b. The power supply circuit 532 and the drive circuit DV122b operate at different reference potentials. Isolation circuit 5212 is, for example, a bootstrap circuit.
The drive circuit DV122b operates by being supplied with the power supply voltage through the isolation circuit 5212, and drives the balance switching element Q122b based on the gate signal supplied from the control circuit CTR.

本実施形態では、バランススイッチング素子Ｑ１２１ｂのゲート信号は、単位変換器５１のスイッチング素子Ｑ１２ｎのゲート信号と共通である。バランススイッチング素子Ｑ１２２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２１ｎのゲート信号と共通である。したがって、スイッチング素子Ｑ１２ｎとバランススイッチング素子Ｑ１２１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２１ｎとバランススイッチング素子Ｑ１２２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ１２ｎとスイッチング素子Ｑ２１ｎとの両方が導通するタイミングでコンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１の電圧とコンデンサＣ２の電圧とが略等しくなる。 In this embodiment, the gate signal of the balance switching element Q121b is common to the gate signal of the switching element Q12n of the unit converter 51. FIG. The gate signal of the balance switching element Q122b is common to the gate signal of the switching element Q21n of the unit converter 52. Therefore, the switching element Q12n and the balance switching element Q121b are conducted (turned on) at the same timing, the switching element Q21n and the balance switching element Q122b are conducted (turned on) at the same timing, and the switching element Q12n and the switching element Q21n are connected (turned on) at the same timing. The capacitor C1 and the capacitor C2 are connected in parallel at the timing when both of are turned on. As a result, the voltage of the capacitor C1 and the voltage of the capacitor C2 become substantially equal.

バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３１ｂと、バランススイッチング素子（第２バランススイッチング素子）Ｑ２３２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ２３１ｂ、ＤＶ２３２ｂと、絶縁回路（第３絶縁回路）５２２１、５２２２と、を備えている。
バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂのドレインをコレクタとして読み替える。 The balance circuit B23 includes a balance switching element Q231b, a balance switching element (second balance switching element) Q232b, drive circuits (balance switch drive circuits) DV231b and DV232b, insulation circuits (third insulation circuits) 5221 and 5222, It has
The balance switching elements Q231b and Q232b are provided with self-arc-extinguishing switching elements such as MOSFETs (metal-oxide semiconductor field-effect transistors). The self arc-extinguishing switching element is, for example, an IEGT (injection enhanced gate transistor), a GTO (gate turn-off thyristor), a GTO (gate turn-off thyristor), a GCT (gate communicated turn-off thyristor), or an IGBT (Insulated It is possible to employ a switching element such as a Gate Bipolar Transistor, which can be electrically controlled to be turned on (conducting state) and off (non-conducting state). The balance switching elements Q231b and Q232b may include free wheel diodes connected in anti-parallel to the switching elements, if necessary.
When IGBTs or IEGTs are used as the balance switching elements Q231b and Q232b, the sources of the balance switching elements Q231b and Q232b are read as emitters, and the drains of the balance switching elements Q231b and Q232b are read as collectors.

バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとは、ソースとドレインとの位置が互いに逆となるように配置され、例えばドレイン同士が接続されている。
バランススイッチング素子Ｑ２３１ｂの一端（ソース）は、単位変換器５２のコンデンサＣ２の一端およびスイッチング素子Ｑ２１ｐ、Ｑ２２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ２３１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ２３２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ２３２ｂの他端（ソース）は、単位変換器５３のコンデンサＣ３の一端およびスイッチング素子Ｑ３１ｐ、Ｑ３２Ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、第１スイッチング素子のドレインおよび第３スイッチング素子のドレインとコンデンサとの間にて、単位変換器（第１単位変換器）５３と単位変換器（第２単位変換器）５２とを電気的に接続する経路に設けられている。 The balance switching element Q231b and the balance switching element Q232b are arranged such that the positions of the source and the drain are opposite to each other, and the drains are connected to each other, for example.
One end (source) of the balance switching element Q231b is electrically connected to one end of the capacitor C2 of the unit converter 52 and the drains of the switching elements Q21p and Q22p. The other end (drain) of the balance switching element Q231b is electrically connected to one end (drain) of the balance switching element Q232b. The other end (source) of the balance switching element Q232b is electrically connected to one end of the capacitor C3 of the unit converter 53 and the drains of the switching elements Q31p and Q32P.
That is, the balance switching elements Q231b and Q232b are arranged between the drain of the first switching element and the drain of the third switching element and the capacitor, between the unit converter (first unit converter) 53 and the unit converter (second unit converter). converter) 52.

したがって、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂがオンされる（導通する）と、コンデンサＣ２の一端とコンデンサＣ２の一端とが電気的に接続される。 Therefore, when the balance switching elements Q231b and Q232b are turned on (conducted), one end of the capacitor C2 is electrically connected to one end of the capacitor C2.

なお、バランススイッチング素子Ｑ２３１ｂは、ソースが単位変換器５２のコンデンサＣ２の一端側、ドレインが単位変換器５３のコンデンサＣ３の一端側となる向きに配置されていればよい。バランススイッチング素子Ｑ２３２ｂは、ソースが単位変換器５３のコンデンサＣ３の一端側、ドレインが単位変換器５２のコンデンサＣ２の一端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ２３１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ２３２ｂと逆となるように配置されていればよく、コンデンサＣ２とコンデンサＣ３との間において、バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとが配置される順序は図１３と逆であっても構わない。 The balance switching element Q231b may be arranged so that the source is on one end side of the capacitor C2 of the unit converter 52 and the drain is on the one end side of the capacitor C3 of the unit converter 53. The balance switching element Q232b may be arranged such that the source is on one end side of the capacitor C3 of the unit converter 53 and the drain is on one end side of the capacitor C2 of the unit converter 52. FIG. That is, the balance switching element Q231b may be arranged such that the arrangement of the source and the drain is opposite to that of the balance switching element Q232b. The order in which Q232b is arranged may be reversed from that in FIG.

絶縁回路５２２１は、電源回路５３２と駆動回路ＤＶ２３１ｂとを絶縁している。電源回路５３２と駆動回路ＤＶ２３１ｂとは異なる基準電位にて動作する。絶縁回路５２２１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３１ｂは、絶縁回路５２２１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３１ｂを駆動する。 The isolation circuit 5221 isolates the power supply circuit 532 and the drive circuit DV231b. The power supply circuit 532 and the drive circuit DV231b operate at different reference potentials. Isolation circuit 5221 is, for example, a bootstrap circuit.
The drive circuit DV231b operates by being supplied with the power supply voltage through the isolation circuit 5221, and drives the balance switching element Q231b based on the gate signal supplied from the control circuit CTR.

絶縁回路５２２２は、電源回路５３３と駆動回路ＤＶ２３２ｂとを絶縁している。電源回路５３３と駆動回路ＤＶ２３２ｂとは異なる基準電位にて動作する。絶縁回路５２２２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３２ｂは、絶縁回路５２２２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３２ｂを駆動する。 The isolation circuit 5222 isolates the power supply circuit 533 and the drive circuit DV232b. The power supply circuit 533 and the drive circuit DV232b operate at different reference potentials. Isolation circuit 5222 is, for example, a bootstrap circuit.
The drive circuit DV232b operates by being supplied with the power supply voltage through the isolation circuit 5222, and drives the balance switching element Q232b based on the gate signal supplied from the control circuit CTR.

本実施形態では、バランススイッチング素子Ｑ２３１ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２２ｎのゲート信号と共通である。バランススイッチング素子Ｑ２３２ｂのゲート信号は、単位変換器５３のスイッチング素子Ｑ３１ｎのゲート信号と共通である。したがって、スイッチング素子Ｑ２２ｎとバランススイッチング素子Ｑ２３１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ３１ｎとバランススイッチング素子Ｑ２３２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２２ｎとスイッチング素子Ｑ３１ｎとの両方が導通するタイミングでコンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q231b is common to the gate signal of the switching element Q22n of the unit converter 52. FIG. The gate signal of the balance switching element Q232b is common to the gate signal of the switching element Q31n of the unit converter 53. Therefore, the switching element Q22n and the balance switching element Q231b are conducted (turned on) at the same timing, the switching element Q31n and the balance switching element Q232b are conducted (turned on) at the same timing, and the switching element Q22n and the switching element Q31n are conducted (turned on) at the same timing. are connected in parallel with the capacitor C2 and the capacitor C3. As a result, the voltages of the capacitors C2 and C3 become substantially equal.

図１４は、図１３に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１－Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍、－１倍、－２倍、－３倍、およびゼロとなるときの、単位変換器５１－５３のスイッチング素子Ｑ１１ｐ－Ｑ３２ｎおよびバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂの導通状態を示している。図１３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。 14 is a diagram for explaining an example of the motion of the arm shown in FIG. 13; FIG.
Here, for example, when the voltage of the capacitors C1 to C3 is Vc, the output voltage Vout of the AC terminals UT, VT, and WT is 3 times, 2 times, 1 time, -1 times, -2 times, - It shows the conduction states of the switching elements Q11p-Q32n of the unit converters 51-53 and the balance switching elements Q121b, Q122b, Q231b, Q232b of the balance circuits B12, B23 when tripled and zero. In FIG. 13, "1" indicates the state in which the switching element is conducting (ON state), and "0" indicates the state in which the switching element is not conducting (OFF state).

例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに接続されていない状態となる。 For example, when the output voltage is three times the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is off, the switching element Q12n is on, the switching element Q21p is on, the switching element Q21n is off, The switching element Q22p is turned off, the switching element Q22n is turned on, the switching element Q31p is turned on, the switching element Q31n is turned off, the switching element Q32p is turned off, and the switching element Q32n is turned on. At this time, the balance switching element Q121b is on, the switching element Q122b is off, the switching element Q231b is on, the balance switching element Q232b is off, and the capacitors C1 to C3 are not connected to each other.

例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに並列に接続されていない状態となる。 For example, when the output voltage is double the voltage Vc, the switching element Q11p is off, the switching element Q11n is on, the switching element Q12p is off, the switching element Q12n is on, the switching element Q21p is on, the switching element Q21n is off, The switching element Q22p is turned off, the switching element Q22n is turned on, the switching element Q31p is turned on, the switching element Q31n is turned off, the switching element Q32p is turned off, and the switching element Q32n is turned on. At this time, the balance switching element Q121b is on, the switching element Q122b is off, the switching element Q231b is on, the balance switching element Q232b is off, and the capacitors C1 to C3 are not connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。 For example, when the output voltage is 1 times the voltage Vc, the switching element Q11p is off, the switching element Q11n is on, the switching element Q12p is off, the switching element Q12n is on, the switching element Q21p is off, the switching element Q21n is on, The switching element Q22p is turned off, the switching element Q22n is turned on, the switching element Q31p is turned on, the switching element Q31n is turned off, the switching element Q32p is turned off, and the switching element Q32n is turned on. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, and the balance switching element Q232b is turned off. is not connected to

例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３が互いに並列に接続された状態となる。 For example, when the output voltage becomes zero, the switching element Q11p is turned off, the switching element Q11n is turned on, the switching element Q12p is turned off, the switching element Q12n is turned on, the switching element Q21p is turned off, the switching element Q21n is turned on, and the switching element Q22p is turned on. OFF, the switching element Q22n is ON, the switching element Q31p is OFF, the switching element Q31n is ON, the switching element Q32p is OFF, and the switching element Q32n is ON. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの－１倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３が互いに並列に接続された状態となる。 For example, when the output voltage is -1 times the voltage Vc, the switching element Q11p is turned off, the switching element Q11n is turned on, the switching element Q12p is turned off, the switching element Q12n is turned on, the switching element Q21p is turned off, and the switching element Q21n is turned on. , the switching element Q22p is off, the switching element Q22n is on, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの－２倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。 For example, when the output voltage is -2 times the voltage Vc, the switching element Q11p is turned off, the switching element Q11n is turned on, the switching element Q12p is turned off, the switching element Q12n is turned on, the switching element Q21p is turned off, and the switching element Q21n is turned on. , the switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is on, the switching element Q122b is on, the switching element Q231b is off, the balance switching element Q232b is on, the capacitor C1 and the capacitor C2 are connected in parallel, and the capacitor C3 is in parallel with another capacitor. is not connected to

例えば、出力電圧が電圧Ｖｃの－３倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３は互いに並列に接続されていない状態となる。 For example, when the output voltage is -3 times the voltage Vc, the switching element Q11p is turned off, the switching element Q11n is turned on, the switching element Q12p is turned on, the switching element Q12n is turned off, the switching element Q21p is turned off, and the switching element Q21n is turned on. , the switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is turned off, the switching element Q122b is turned on, the switching element Q231b is turned off, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are not connected in parallel with each other.

上記のように、アーム５０の出力が切り替わると、コンデンサＣ１－Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１－Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１－Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１－Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１－Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１－Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。 As described above, when the output of the arm 50 is switched, the connection state of the capacitors C1-C3 is also switched, so that the voltages of the capacitors C1-C3 can be equalized at the same time that the power converter performs normal operation. Therefore, by obtaining the voltage of any one of the capacitors C1 to C3, the voltage value of the capacitors C1 to C3 can be controlled. - Eliminates the need for special control to equalize the voltages of C3.

図１５は、図１２に示す無効電力補償装置の制御回路の一構成例を説明するためのブロック図である。
図１６は、図１５に示す無効電力補償装置の制御回路の遅延回路の一構成例を説明するためのブロック図である。 15 is a block diagram for explaining a configuration example of a control circuit of the reactive power compensator shown in FIG. 12. FIG.
16 is a block diagram for explaining a configuration example of a delay circuit of a control circuit of the reactive power compensator shown in FIG. 15. FIG.

ここでは、各相のアームがＮ段の単位変換器を備えている例について、各単位変換器の１つのスイッチング素子のゲート信号を生成する回路の構成例を示している。
制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、加算器４５Ｕ～４５Ｗと、ＰＷＭ処理部４６Ｕ～４６Ｗと、遅延回路４７Ｕ～４７Ｗと、を備えている。 Here, for an example in which each phase arm includes N stages of unit converters, a configuration example of a circuit for generating a gate signal for one switching element of each unit converter is shown.
The control circuit CTR includes a capacitor voltage average value control unit 41, a capacitor voltage balance control unit 42, a current control unit 43, adders 45U to 45W, PWM processing units 46U to 46W, delay circuits 47U to 47W, It has

コンデンサ電圧平均値制御部４１は、外部から供給されたセルコンデンサ電圧指令値と、各相アーム５０の単位変換器５１－５３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）と、を受信する。コンデンサ電圧平均値制御部４１は、受信したコンデンサ電圧値の平均値を算出し、算出した平均値とセルコンデンサ電圧指令値との差がゼロとなる制御量を出力する。なお、コンデンサ電圧平均値制御部４１は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。 The capacitor voltage average value control unit 41 uses the externally supplied cell capacitor voltage command value and the capacitor voltage value (or voltage equivalent) detected by at least one of the unit converters 51 to 53 of each phase arm 50. value) and The capacitor voltage average value control unit 41 calculates the average value of the received capacitor voltage values and outputs a control amount that makes the difference between the calculated average value and the cell capacitor voltage command value zero. Note that the capacitor voltage average value control section 41 may include, for example, a proportional control circuit or a proportional integral control circuit.

コンデンサ電圧バランス制御部４２は、各相アーム５０の単位変換器５１－５３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）を受信し、受信した３つのコンデンサ電圧値が略等しくなるように制御量を出力する。例えば、受信した３つのコンデンサ電圧値の平均値を算出し、平均値とそれぞれのコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。また、３つのコンデンサ電圧値のいずれかの値と他のコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。なお、コンデンサ電圧バランス制御部４２は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。 The capacitor voltage balance control unit 42 receives the capacitor voltage value (or voltage equivalent value) detected by at least one of the unit converters 51 to 53 of each phase arm 50, and compares the received three capacitor voltage values. are substantially equal to each other. For example, the average value of the three received capacitor voltage values may be calculated, and the control amount may be calculated so that the difference between the average value and each capacitor voltage value becomes zero. Also, the control amount may be calculated so that the difference between any one of the three capacitor voltage values and the other capacitor voltage value is zero. Note that the capacitor voltage balance control unit 42 may include, for example, a proportional control circuit or a proportional integral control circuit.

電流制御部４３は、例えば、系統電圧値と、無効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量と、を受信する。電流制御部４３は、系統電圧値およびコンデンサ電圧平均値制御部４１からの制御量を用いて、入力された無効電力指令値を実現するように各相の制御量を演算して出力する。 The current control unit 43 receives, for example, the system voltage value and the reactive power command value from the outside, and receives the control amount output from the capacitor voltage average value control unit 41 . The current control unit 43 uses the system voltage value and the control amount from the capacitor voltage average value control unit 41 to calculate and output the control amount of each phase so as to realize the input reactive power command value.

加算器４５Ｕは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＵ相の制御量とを足した和を演算して、演算結果をＵ相アームの電圧指令値として出力する。
加算器４５Ｖは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＶ相の制御量とを足した和を演算して、演算結果をＶ相アームの電圧指令値として出力する。
加算器４５Ｗは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＷ相の制御量とを足した和を演算して、演算結果をＷ相アームの電圧指令値として出力する。 Adder 45U calculates the sum of the control amount output from capacitor voltage balance control section 42 and the U-phase control amount output from current control section 43, and uses the calculation result as the voltage of the U-phase arm. Output as a command value.
The adder 45V calculates the sum of the control amount output from the capacitor voltage balance control section 42 and the V-phase control amount output from the current control section 43, and converts the calculation result into the voltage of the V-phase arm. Output as a command value.
The adder 45W calculates the sum of the control amount output from the capacitor voltage balance control section 42 and the W-phase control amount output from the current control section 43, and converts the calculation result into the voltage of the W-phase arm. Output as a command value.

ＰＷＭ処理部４６Ｕは、加算器４５ＵからＵ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｕ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。
ＰＷＭ処理部４６Ｖは、加算器４５ＶからＶ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｖ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。
ＰＷＭ処理部４６Ｗは、加算器４５ＷからＷ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｗ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。 PWM processing unit 46U receives the voltage command value of the U-phase arm from adder 45U, compares the carrier wave and the voltage command value, for example, and outputs the gate signal of the switching element of one unit converter of the U-phase arm. Generate and output.
The PWM processing unit 46V receives the voltage command value of the V-phase arm from the adder 45V, for example, compares the carrier wave and the voltage command value, and outputs the gate signal of the switching element of one unit converter of the V-phase arm. Generate and output.
The PWM processing unit 46W receives the voltage command value of the W-phase arm from the adder 45W, compares, for example, the carrier wave and the voltage command value, and outputs the gate signal of the switching element of one unit converter of the W-phase arm. Generate and output.

遅延回路４７Ｕは、ＰＷＭ処理部４６Ｕから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｕ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｕ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｕは、（Ｎ－１）の遅延回路ＤＬＹを備え、（Ｎ－１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。 The delay circuit 47U delays the gate signal to the switching element of one unit converter output from the PWM processing unit 46U to generate a gate signal to the switching element of the other unit converter of the U-phase arm, It outputs gate signals corresponding to the switching elements of all the unit converters of the U-phase arm. The delay circuit 47U includes (N-1) delay circuits DLY, and the delay times of the (N-1) delay circuits DLY are different from each other.

遅延回路４７Ｖは、ＰＷＭ処理部４６Ｖから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｖ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｖ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｖは、（Ｎ－１）の遅延回路ＤＬＹを備え、（Ｎ－１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。 The delay circuit 47V delays the gate signal to the switching element of one unit converter output from the PWM processing section 46V to generate a gate signal to the switching element of the other unit converter of the V-phase arm, It outputs gate signals corresponding to the switching elements of all the unit converters of the V-phase arm. The delay circuit 47V includes (N-1) delay circuits DLY, and the delay times of the (N-1) delay circuits DLY are different from each other.

遅延回路４７Ｗは、ＰＷＭ処理部４６Ｗから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｗ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｗ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｗは、（Ｎ－１）の遅延回路ＤＬＹを備え、（Ｎ－１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。 The delay circuit 47W delays the gate signal to the switching element of one unit converter output from the PWM processing unit 46W to generate a gate signal to the switching element of the other unit converter of the W-phase arm, It outputs gate signals corresponding to the switching elements of all the unit converters of the W-phase arm. The delay circuit 47W includes (N−1) delay circuits DLY, and the delay times of the (N−1) delay circuits DLY are different from each other.

図１７は、図１５および図１６に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
例えば、ＰＷＭ処理部４６Ｕは、キャリア波と電圧指令値とを比較して、第１ゲート信号を生成して出力する。第１ゲート信号は、例えばスイッチング素子Ｑ１１ｐのゲート信号である。 17 is a diagram for explaining an example of the operation of the control circuit of the reactive power compensator shown in FIGS. 15 and 16. FIG.
For example, the PWM processing unit 46U compares the carrier wave and the voltage command value to generate and output the first gate signal. The first gate signal is, for example, the gate signal of the switching element Q11p.

遅延回路４７Ｕは、ＰＷＭ処理部４６Ｕから第１ゲート信号を受信する。遅延回路４７Ｕは遅延時間の異なる２つの遅延回路ＤＬＹを備え、入力された第１ゲート信号を用いて２つの遅延回路ＤＬＹにより第２ゲート信号と第３ゲート信号とを生成する。第２ゲート信号は、例えばスイッチング素子Ｑ２１ｐのゲート信号である。第３ゲート信号は、例えばスイッチング素子Ｑ３１ｐのゲート信号である。 Delay circuit 47U receives the first gate signal from PWM processor 46U. The delay circuit 47U includes two delay circuits DLY with different delay times, and the two delay circuits DLY generate a second gate signal and a third gate signal using the input first gate signal. The second gate signal is, for example, the gate signal of the switching element Q21p. The third gate signal is, for example, the gate signal of the switching element Q31p.

遅延回路４７Ｕは、第１ゲート信号と第２ゲート信号と第３ゲート信号とをＵ相アームの単位変換器５１－５３に供給する。
なお、スイッチング素子Ｑ１１ｎのゲート信号は、第１ゲート信号を反転させた信号である。スイッチング素子Ｑ１２ｐのゲート信号は、電圧指令値を反転させてキャリア波と比較することにより生成することができる。スイッチング素子Ｑ１２ｎのゲート信号は、スイッチング素子Ｑ１２ｐのゲート信号を反転させた信号である。 Delay circuit 47U supplies the first gate signal, the second gate signal and the third gate signal to unit converters 51-53 of the U-phase arm.
The gate signal of the switching element Q11n is a signal obtained by inverting the first gate signal. The gate signal for the switching element Q12p can be generated by inverting the voltage command value and comparing it with the carrier wave. The gate signal of the switching element Q12n is a signal obtained by inverting the gate signal of the switching element Q12p.

他の単位変換器５２、５３についても、上記と同様にすべてのスイッチング素子のゲート信号を生成することが可能である。制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。 Other unit converters 52 and 53 can also generate gate signals for all switching elements in the same manner as described above. A gate signal output from the control circuit CTR is input to a drive circuit that drives the switching element and the balance switching element of the corresponding unit converter.

上記のように、各アーム５０の複数の単位変換器のスイッチング素子がスイッチングするタイミングをずらすことにより、スイッチング周波数を低くすることができ、出力電圧における高調波の含有量を低く抑えることができる。 As described above, by shifting the switching timing of the switching elements of the plurality of unit converters of each arm 50, the switching frequency can be lowered, and the content of harmonics in the output voltage can be suppressed.

上記本実施形態の無効電力補償装置２１によれば、各アーム５０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム５０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム５０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、無効電力補償装置２１に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび無効電力補償装置を提供することができる。 According to the reactive power compensator 21 of the present embodiment, each arm 50 includes the balance circuits B12 and B23, and the balance switching elements of the balance circuits B12 and B23 are synchronized with the switching elements of the unit converters in each arm 50. By operation, it is possible to equalize the capacities of the unit converter capacitors in arm 50 . This configuration eliminates the need to detect all the voltages of the capacitors of the unit converters included in the reactive power compensator 21 and control the individual voltages. In addition, the amount of calculation in the control circuit CTR can be reduced. That is, according to this embodiment, it is possible to provide a compact multi-serial unit converter cluster and a reactive power compensator that are low in cost and have few harmonics.

次に、上述の第４実施形態の無効電力補償装置の変形例について説明する。
図１８は、図１２に示す無効電力補償装置の制御回路の他の構成例を説明するためのブロック図である。
ここでは、各相のアームがＮ段の単位変換器を備えている例について、各単位変換器の１つのスイッチング素子のゲート信号を生成する回路の構成例を示している。 Next, a modification of the reactive power compensator of the fourth embodiment described above will be described.
18 is a block diagram for explaining another configuration example of the control circuit of the reactive power compensator shown in FIG. 12. FIG.
Here, for an example in which each phase arm includes N stages of unit converters, a configuration example of a circuit for generating a gate signal for one switching element of each unit converter is shown.

この例では、制御回路ＣＴＲは遅延回路４７Ｕ、４７Ｖ、４７Ｗを備えず、ＰＷＭ処理部４６Ｕ、４６Ｖ、４６ＷがＮのキャリア波を用いて各相アーム５０のＮ段の単位変換器５１－５３へのゲート信号を生成する点以外は上述の第４実施形態と同様の構成である。 In this example, the control circuit CTR does not include the delay circuits 47U, 47V, and 47W, and the PWM processing units 46U, 46V, and 46W use N carrier waves to transmit the N-stage unit converters 51-53 of each phase arm 50. The configuration is the same as that of the above-described fourth embodiment except that it generates a gate signal of .

図１９は、図１８に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
例えば、ＰＷＭ処理部４６Ｕは、第１キャリア波、第２キャリア波、および、第３キャリア波それぞれと電圧指令値とを比較して、第１ゲート信号と第２ゲート信号と、第３ゲート信号とを生成して出力する。第１キャリア波、第２キャリア波、および、第３キャリア波は、例えば互いに１２０°位相がずれた波形である。 19 is a diagram for explaining an example of the operation of the control circuit of the reactive power compensator shown in FIG. 18. FIG.
For example, the PWM processing unit 46U compares each of the first carrier wave, the second carrier wave, and the third carrier wave with the voltage command value to obtain the first gate signal, the second gate signal, and the third gate signal. is generated and output. The first carrier wave, the second carrier wave, and the third carrier wave are waveforms that are 120 degrees out of phase with each other, for example.

第１ゲート信号は、第１キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ１１ｐのゲート信号である。第２ゲート信号は、第２キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ２１ｐのゲート信号である。第３ゲート信号は、第３キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ３１ｐのゲート信号である。 The first gate signal is generated by comparing the first carrier wave and the voltage command value, and is the gate signal for the switching element Q11p, for example. The second gate signal is generated by comparing the second carrier wave and the voltage command value, and is the gate signal for the switching element Q21p, for example. The third gate signal is generated by comparing the third carrier wave and the voltage command value, and is a gate signal for switching element Q31p, for example.

ＰＷＭ処理部４６Ｕは、第１ゲート信号と第２ゲート信号と第３ゲート信号とをＵ相アームの単位変換器５１－５３に供給する。
なお、スイッチング素子Ｑ１１ｎのゲート信号は、第１ゲート信号を反転させた信号である。スイッチング素子Ｑ１２ｐのゲート信号は、電圧指令値を反転させて第１キャリア波と比較することにより生成することができる。スイッチング素子Ｑ１２ｎのゲート信号は、スイッチング素子Ｑ１２ｐのゲート信号を反転させた信号である。
他の単位変換器５２、５３についても、上記と同様にすべてのスイッチング素子のゲート信号を生成することが可能である。 The PWM processing unit 46U supplies the first gate signal, the second gate signal and the third gate signal to the U-phase arm unit converters 51-53.
The gate signal of the switching element Q11n is a signal obtained by inverting the first gate signal. The gate signal for the switching element Q12p can be generated by inverting the voltage command value and comparing it with the first carrier wave. The gate signal of the switching element Q12n is a signal obtained by inverting the gate signal of the switching element Q12p.
Other unit converters 52 and 53 can also generate gate signals for all switching elements in the same manner as described above.

制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。
制御回路ＣＴＲが上記のように遅延回路４７Ｕ、４７Ｖ、４７Ｗを備えない構成であっても、上述の第４実施形態と同様の効果を得ることができる。 A gate signal output from the control circuit CTR is input to a drive circuit that drives the switching element and the balance switching element of the corresponding unit converter.
Even if the control circuit CTR does not include the delay circuits 47U, 47V, and 47W as described above, the same effects as those of the fourth embodiment can be obtained.

図２０は、第５実施形態の無効電力補償装置のアームの一構成例を概略的に示す図である。図２０では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、例えば、単位変換器５３が第１単位変換器、単位変換器５２が第２単位変換器、単位変換器５１が第３単位変換器に相当する。
本実施形態の無効電力補償装置は、各相アーム５０Ｕ、５０Ｖ、５０Ｗのバランス回路Ｂ１２、Ｂ２３の構成が上述の第４実施形態と異なっている。ここでは、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとの共通の構成をアーム５０として説明する。
また、以下の説明において、上述の第４実施形態と同様の構成については、同一の符号を付して説明を省略する。 FIG. 20 is a diagram schematically showing one configuration example of an arm of the reactive power compensator of the fifth embodiment. FIG. 20 shows an example of the configuration of the unit converter cluster when N≦3. For example, the unit converter 53 is the first unit converter, the unit converter 52 is the second unit converter, and the unit converter 51 corresponds to the third unit converter.
The reactive power compensator of this embodiment differs from the above-described fourth embodiment in the configuration of the balance circuits B12 and B23 of the phase arms 50U, 50V and 50W. Here, the common configuration of the U-phase arm 50U, the V-phase arm 50V, and the W-phase arm 50W will be described as an arm 50. FIG.
Moreover, in the following description, the same reference numerals are given to the same configurations as in the above-described fourth embodiment, and the description thereof will be omitted.

バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂと、駆動回路ＤＶ１２１ｂ、ＤＶ１２２ｂと、を備えている。
バランススイッチング素子Ｑ１２１ｂの一端（ソース）は、単位変換器５１のコンデンサＣ１の他端およびスイッチング素子Ｑ１１ｎ、Ｑ１２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ１２１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ１２２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ１２２ｂの他端（ソース）は、単位変換器５２のコンデンサＣ２の他端およびスイッチング素子Ｑ２１ｎ、Ｑ２２ｎのソースと電気的に接続している。
バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、第２スイッチング素子のソースおよび第４スイッチング素子のソースとコンデンサとの間にて、単位変換器５２と単位変換器５１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂがオンされる（導通する）と、コンデンサＣ１の他端とコンデンサＣ２の他端とが電気的に接続される。 The balance circuit B12 includes balance switching elements Q121b and Q122b and drive circuits DV121b and DV122b.
One end (source) of the balance switching element Q121b is electrically connected to the other end of the capacitor C1 of the unit converter 51 and the sources of the switching elements Q11n and Q12n. The other end (drain) of the balance switching element Q121b is electrically connected to one end (drain) of the balance switching element Q122b. The other end (source) of the balance switching element Q122b is electrically connected to the other end of the capacitor C2 of the unit converter 52 and the sources of the switching elements Q21n and Q22n.
The balance switching elements Q121b and Q122b are provided in the path electrically connecting the unit converters 52 and 51 between the source of the second switching element and the source of the fourth switching element and the capacitor. there is
Therefore, when the balance switching elements Q121b and Q122b are turned on (conducted), the other end of the capacitor C1 and the other end of the capacitor C2 are electrically connected.

なお、バランススイッチング素子Ｑ１２１ｂは、ソースが単位変換器５１のコンデンサＣ１の他端側、ドレインが単位変換器５２のコンデンサＣ２の他端側となる向きに配置されていればよい。バランススイッチング素子Ｑ１２２ｂは、ソースが単位変換器５２のコンデンサＣ２の他端側、ドレインが単位変換器５１のコンデンサＣ１の他端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ１２１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ１２２ｂと逆となるように配置されていればよく、コンデンサＣ１とコンデンサＣ２との間において、バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとが配置される順序は図２０と逆であっても構わない。 The balance switching element Q121b may be arranged so that the source is on the other end side of the capacitor C1 of the unit converter 51 and the drain is on the other end side of the capacitor C2 of the unit converter 52. The balance switching element Q122b may be arranged so that the source is on the other end side of the capacitor C2 of the unit converter 52 and the drain is on the other end side of the capacitor C1 of the unit converter 51. That is, the balance switching element Q121b may be arranged so that the arrangement of the source and the drain is opposite to that of the balance switching element Q122b. The order in which Q122b and Q122b are arranged may be reversed from that in FIG.

駆動回路ＤＶ１２１ｂは、電源回路５３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２１ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２１ｂは、電源回路５３１と基準とする電圧が同じである。したがって、電源回路５３１から駆動回路ＤＶ１２１ｂへ電源を供給する際に、駆動回路ＤＶ１２１ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV121b operates by being supplied with power supply voltage from the power supply circuit 531, and drives the balance switching element Q121b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q121b has the same reference voltage as that of the power supply circuit 531. FIG. Therefore, when power is supplied from the power supply circuit 531 to the driving circuit DV121b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV121b.

駆動回路ＤＶ１２２ｂは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２２ｂは、電源回路５３２と基準とする電圧が同じである。したがって、電源回路５３２から駆動回路ＤＶ１２２ｂへ電源を供給する際に、駆動回路ＤＶ１２２ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV122b operates by being supplied with power supply voltage from the power supply circuit 532, and drives the balance switching element Q122b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q122b has the same voltage as that of the power supply circuit 532 as a reference. Therefore, when power is supplied from the power supply circuit 532 to the driving circuit DV122b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV122b.

本実施形態では、バランススイッチング素子Ｑ１２１ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２１ｐのゲート信号と共通である。バランススイッチング素子Ｑ１２２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ１２ｐのゲート信号と共通である。したがって、スイッチング素子Ｑ２１ｐとバランススイッチング素子Ｑ１２１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ１２ｐとバランススイッチング素子Ｑ１２２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２１ｐとスイッチング素子Ｑ１２ｐとの両方が導通するタイミングでコンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q121b is common to the gate signal of the switching element Q21p of the unit converter 52. FIG. The gate signal of the balance switching element Q122b is common to the gate signal of the switching element Q12p of the unit converter 52. Therefore, the switching element Q21p and the balance switching element Q121b are conducted (turned on) at the same timing, the switching element Q12p and the balance switching element Q122b are conducted (turned on) at the same timing, and the switching element Q21p and the switching element Q12p are conducted (turned on) at the same timing. The capacitor C1 and the capacitor C2 are connected in parallel at the timing when both of are turned on. As a result, the voltages of the capacitors C1 and C2 become substantially equal.

バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂと、駆動回路ＤＶ２３１ｂ、ＤＶ２３２ｂと、を備えている。
バランススイッチング素子Ｑ２３１ｂの一端（ソース）は、単位変換器５２のコンデンサＣ２の他端およびスイッチング素子Ｑ２１ｎ、Ｑ２２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ２３１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ２３２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ２３２ｂの他端（ソース）は、単位変換器５３のコンデンサＣ３の他端およびスイッチング素子Ｑ３１ｎ、Ｑ３２ｎのソースと電気的に接続している。
バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、第２スイッチング素子のソースおよび第４スイッチング素子のソースとコンデンサとの間にて、単位変換器（第１単位変換器）５３と単位変換器（第２単位変換器）５２とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂがオンされる（導通する）と、コンデンサＣ２の他端とコンデンサＣ３の他端とが電気的に接続される。 The balance circuit B23 includes balance switching elements Q231b and Q232b and drive circuits DV231b and DV232b.
One end (source) of the balance switching element Q231b is electrically connected to the other end of the capacitor C2 of the unit converter 52 and the sources of the switching elements Q21n and Q22n. The other end (drain) of the balance switching element Q231b is electrically connected to one end (drain) of the balance switching element Q232b. The other end (source) of the balance switching element Q232b is electrically connected to the other end of the capacitor C3 of the unit converter 53 and the sources of the switching elements Q31n and Q32n.
The balance switching elements Q231b and Q232b are connected between the unit converter (first unit converter) 53 and the unit converter (second unit converter) between the source of the second switching element and the source of the fourth switching element and the capacitor. ) 52.
Therefore, when the balance switching elements Q231b and Q232b are turned on (conducted), the other end of the capacitor C2 and the other end of the capacitor C3 are electrically connected.

なお、バランススイッチング素子Ｑ２３１ｂは、ソースが単位変換器５２のコンデンサＣ２の他端側、ドレインが単位変換器５３のコンデンサＣ３の他端側となる向きに配置されていればよい。バランススイッチング素子Ｑ２３２ｂは、ソースが単位変換器５３のコンデンサＣ３の他端側、ドレインが単位変換器５２のコンデンサＣ２の他端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ２３１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ２３２ｂと逆となるように配置されていればよく、コンデンサＣ２とコンデンサＣ３との間において、バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとが配置される順序は図２０と逆であっても構わない。 The balance switching element Q231b may be arranged so that the source is on the other end side of the capacitor C2 of the unit converter 52 and the drain is on the other end side of the capacitor C3 of the unit converter 53. The balance switching element Q232b may be arranged so that the source is on the other end side of the capacitor C3 of the unit converter 53 and the drain is on the other end side of the capacitor C2 of the unit converter 52. That is, the balance switching element Q231b may be arranged such that the arrangement of the source and the drain is opposite to that of the balance switching element Q232b. The order in which Q232b is arranged may be reversed from that in FIG.

駆動回路ＤＶ２３１ｂは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３１ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３１ｂは、電源回路５３２と基準とする電圧が同じである。したがって、電源回路５３２から駆動回路ＤＶ２３１ｂへ電源を供給する際に、駆動回路ＤＶ２３１ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV231b operates by being supplied with the power supply voltage from the power supply circuit 532, and drives the balance switching element Q231b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q231b has the same reference voltage as that of the power supply circuit 532. FIG. Therefore, when power is supplied from the power supply circuit 532 to the driving circuit DV231b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV231b.

駆動回路ＤＶ２３２ｂは、電源回路５３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３２ｂは、電源回路５３３と基準とする電圧が同じである。したがって、電源回路５３３から駆動回路ＤＶ２３２ｂへ電源を供給する際に、駆動回路ＤＶ２３２ｂの前段に絶縁回路を介在させる必要がない。 The drive circuit DV232b operates by being supplied with power supply voltage from the power supply circuit 533, and drives the balance switching element Q232b based on the gate signal supplied from the control circuit CTR. In this embodiment, the balance switching element Q232b has the same reference voltage as that of the power supply circuit 533. FIG. Therefore, when power is supplied from the power supply circuit 533 to the driving circuit DV232b, it is not necessary to interpose an insulating circuit in the preceding stage of the driving circuit DV232b.

本実施形態では、バランススイッチング素子Ｑ２３１ｂのゲート信号は、単位変換器５３のスイッチング素子Ｑ３１ｐのゲート信号と共通である。バランススイッチング素子Ｑ２３２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２２ｐのゲート信号と共通である。したがって、スイッチング素子Ｑ３１ｐとバランススイッチング素子Ｑ２３１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２２ｐとバランススイッチング素子Ｑ２３２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ２２ｐと両方が導通するタイミングでコンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。 In this embodiment, the gate signal of the balance switching element Q231b is common to the gate signal of the switching element Q31p of the unit converter 53. The gate signal of the balance switching element Q232b is common to the gate signal of the switching element Q22p of the unit converter 52. Therefore, the switching element Q31p and the balance switching element Q231b are conducted (turned on) at the same timing, the switching element Q22p and the balance switching element Q232b are conducted (turned on) at the same timing, and the switching element Q31p and the switching element Q22p are conducted (turned on) at the same timing. Capacitor C2 and capacitor C3 are connected in parallel at the timing when both are conductive. As a result, the voltages of the capacitors C2 and C3 become substantially equal.

図２１は、図２０に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１－Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍、－１倍、－２倍、－３倍、およびゼロとなるときの、単位変換器５１－５３のスイッチング素子Ｑ１１ｐ－Ｑ３２ｎおよびバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂの導通状態を示している。図１３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。 21 is a diagram for explaining an example of the motion of the arm shown in FIG. 20; FIG.
Here, for example, when the voltage of the capacitors C1 to C3 is Vc, the output voltage Vout of the AC terminals UT, VT, and WT is 3 times, 2 times, 1 time, -1 times, -2 times, - It shows the conduction states of the switching elements Q11p-Q32n of the unit converters 51-53 and the balance switching elements Q121b, Q122b, Q231b, Q232b of the balance circuits B12, B23 when tripled and zero. In FIG. 13, "1" indicates the state in which the switching element is conducting (ON state), and "0" indicates the state in which the switching element is not conducting (OFF state).

例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１－Ｃ３は互いに並列に接続されていない状態となる。 For example, when the output voltage is three times the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is off, the switching element Q12n is on, the switching element Q21p is on, the switching element Q21n is off, The switching element Q22p is turned off, the switching element Q22n is turned on, the switching element Q31p is turned on, the switching element Q31n is turned off, the switching element Q32p is turned off, and the switching element Q32n is turned on. At this time, the balance switching element Q121b is on, the switching element Q122b is off, the switching element Q231b is on, the balance switching element Q232b is off, and the capacitors C1 to C3 are not connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。 For example, when the output voltage is double the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is on, the switching element Q12n is off, the switching element Q21p is on, the switching element Q21n is off, The switching element Q22p is turned off, the switching element Q22n is turned on, the switching element Q31p is turned on, the switching element Q31n is turned off, the switching element Q32p is turned off, and the switching element Q32n is turned on. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, and the balance switching element Q232b is turned off. is not connected to

例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３が互いに並列に接続された状態となる。 For example, when the output voltage is 1 times the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is on, the switching element Q12n is off, the switching element Q21p is on, the switching element Q21n is off, The switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is on, the switching element Q31n is off, the switching element Q32p is off, and the switching element Q32n is on. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are connected in parallel with each other.

例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３が互いに並列に接続された状態となる。 For example, when the output voltage becomes zero, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is on, the switching element Q12n is off, the switching element Q21p is on, the switching element Q21n is off, and the switching element Q22p is ON, the switching element Q22n is OFF, the switching element Q31p is ON, the switching element Q31n is OFF, the switching element Q32p is ON, and the switching element Q32n is OFF. At this time, the balance switching element Q121b is turned on, the switching element Q122b is turned on, the switching element Q231b is turned on, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの－１倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。 For example, when the output voltage is -1 times the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is on, the switching element Q12n is off, the switching element Q21p is on, and the switching element Q21n is off. , the switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is on, the switching element Q122b is on, the switching element Q231b is off, the balance switching element Q232b is on, the capacitor C1 and the capacitor C2 are connected in parallel, and the capacitor C3 is in parallel with another capacitor. is not connected to

例えば、出力電圧が電圧Ｖｃの－２倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３は互いに並列に接続されていない状態となる。 For example, when the output voltage is -2 times the voltage Vc, the switching element Q11p is on, the switching element Q11n is off, the switching element Q12p is on, the switching element Q12n is off, the switching element Q21p is off, and the switching element Q21n is on. , the switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is turned off, the switching element Q122b is turned on, the switching element Q231b is turned off, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are not connected in parallel with each other.

例えば、出力電圧が電圧Ｖｃの－３倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１－Ｃ３は互いに並列に接続されていない状態となる。 For example, when the output voltage is -3 times the voltage Vc, the switching element Q11p is turned off, the switching element Q11n is turned on, the switching element Q12p is turned on, the switching element Q12n is turned off, the switching element Q21p is turned off, and the switching element Q21n is turned on. , the switching element Q22p is on, the switching element Q22n is off, the switching element Q31p is off, the switching element Q31n is on, the switching element Q32p is on, and the switching element Q32n is off. At this time, the balance switching element Q121b is turned off, the switching element Q122b is turned on, the switching element Q231b is turned off, the balance switching element Q232b is turned on, and the capacitors C1 to C3 are not connected in parallel with each other.

上記のように、アーム５０の出力が切り替わると、コンデンサＣ１－Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１－Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１－Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１－Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１－Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１－Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。 As described above, when the output of the arm 50 is switched, the connection state of the capacitors C1-C3 is also switched, so that the voltages of the capacitors C1-C3 can be equalized at the same time that the power converter performs normal operation. Therefore, by obtaining the voltage of any one of the capacitors C1 to C3, the voltage value of the capacitors C1 to C3 can be controlled. - Eliminates the need for special control to equalize the voltages of C3.

すなわち、上記本実施形態の無効電力補償装置２１によれば、各アーム５０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム５０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム５０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、無効電力補償装置２１に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。 That is, according to the reactive power compensator 21 of the present embodiment, each arm 50 includes the balance circuits B12 and B23, and in each arm 50, the balance switching elements of the balance circuits B12 and B23 are synchronized with the switching elements of the unit converters. It is possible to equalize the capacities of the capacitors of the unit converters in the arm 50 by operating as . This configuration eliminates the need to detect all the voltages of the capacitors of the unit converters included in the reactive power compensator 21 and control the individual voltages. In addition, the amount of calculation in the control circuit CTR can be reduced.

さらに本実施形態の無効電力補償装置２１は、バランス回路Ｂ１２、Ｂ２３の絶縁回路が不要となり、上述の第４実施形態よりもさらに少ない構成要素にて実現することが可能である。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび無効電力補償装置を提供することができる。 Furthermore, the reactive power compensator 21 of this embodiment does not require the insulating circuits of the balance circuits B12 and B23, and can be realized with fewer components than the above-described fourth embodiment.
That is, according to this embodiment, it is possible to provide a compact multi-serial unit converter cluster and a reactive power compensator that are low in cost and have few harmonics.

図２２は、実施形態の無効電力補償装置の他の構成例を概略的に示す図である。
上記第４および第５実施形態では、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとが、それぞれ、単位変換器５３にて互いに電気的に接続されている無効電力補償装置の構成について説明したが、無効電力補償装置の構成は上記に限定されるものではない。 FIG. 22 is a diagram schematically showing another configuration example of the reactive power compensator of the embodiment;
In the fourth and fifth embodiments, the configuration of the reactive power compensator in which the U-phase arm 50U, the V-phase arm 50V, and the W-phase arm 50W are electrically connected to each other through the unit converter 53. Although described, the configuration of the reactive power compensator is not limited to the above.

図２２に示す例では、Ｕ相アーム５０Ｕの単位変換器５３は、バッファリアクトルＬＶを介してＶ相アーム５０Ｖの単位変換器５１と電気的に接続されている。Ｖ相アーム５０Ｖの単位変換器５３は、バッファリアクトルＬＷを介してＷ相アーム５０Ｗの単位変換器５１と電気的に接続されている。Ｗ相アーム５０Ｗの単位変換器５３は、バッファリアクトルＬＵを介してＵ相アーム５０Ｕの単位変換器５１と電気的に接続されている。 In the example shown in FIG. 22, unit converter 53 of U-phase arm 50U is electrically connected to unit converter 51 of V-phase arm 50V via buffer reactor LV. Unit converter 53 of V-phase arm 50V is electrically connected to unit converter 51 of W-phase arm 50W via buffer reactor LW. Unit converter 53 of W-phase arm 50W is electrically connected to unit converter 51 of U-phase arm 50U via buffer reactor LU.

上記構成の無効電力補償装置２１であっても、上述の第４および第５実施形態のアーム５０と同様の構成を備えることにより、第４および第５実施形態の無効電力補償装置と同様の効果を得ることができる。 Even the reactive power compensator 21 having the above configuration has the same configuration as the arm 50 of the fourth and fifth embodiments described above, so that the same effect as the reactive power compensator of the fourth and fifth embodiments can be obtained. can be obtained.

図２３は、図１に示す電力変換装置のアームの他の構成例を概略的に示す図である。
上述の複数の実施形態では、アーム３０（若しくはアーム５０）に含まれる全ての単位変換器のコンデンサの電圧を略等しくする構成について説明したが、アーム３０（若しくはアーム５０）は、例えば図２３に示すように、少なくとも２つの単位変換器のコンデンサの電圧を等しくする構成を備えていれば良い。
図２３では、単位変換器３１－３４と、バランス回路Ｂ１２、Ｂ３４と、電圧検出器（図示せず）と、を備えたアーム３０の一構成例を示している。
複数の単位変換器３１－３４のそれぞれは、電圧検出器ＳＶ以外は図２に示す単位変換器３１－３３のそれぞれと同様の構成である。また、バランス回路Ｂ１２は、図２に示すバランス回路Ｂ１２と同様の構成である。 23 is a diagram schematically showing another configuration example of the arm of the power converter shown in FIG. 1. FIG.
In the above-described embodiments, the configuration in which the voltages of the capacitors of all the unit converters included in the arm 30 (or arm 50) are substantially equal has been described. As shown, it is sufficient to have a configuration that equalizes the voltages of the capacitors of at least two unit converters.
FIG. 23 shows a configuration example of arm 30 including unit converters 31-34, balance circuits B12 and B34, and a voltage detector (not shown).
Each of the plurality of unit converters 31-34 has the same configuration as each of the unit converters 31-33 shown in FIG. 2 except for the voltage detector SV. The balance circuit B12 has the same configuration as the balance circuit B12 shown in FIG.

バランス回路Ｂ３４は、バランススイッチング素子Ｑ３４ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ３４ｂと、絶縁回路（第２絶縁回路）３２３と、を備えている。
バランススイッチング素子Ｑ３４ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ３４ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ３４ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ３４ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ３４ｂのドレインをコレクタとして読み替える。 The balance circuit B34 includes a balance switching element Q34b, a drive circuit (balance switch drive circuit) DV34b, and an insulation circuit (second insulation circuit) 323.
The balance switching element Q34b includes a self-extinguishing switching element such as a MOSFET (metal-oxide semiconductor field-effect transistor). The self arc-extinguishing switching element is, for example, an IEGT (injection enhanced gate transistor), a GTO (gate turn-off thyristor), a GTO (gate turn-off thyristor), a GCT (gate communicated turn-off thyristor), or an IGBT (Insulated It is possible to employ a switching element such as a Gate Bipolar Transistor, which can be electrically controlled to be turned on (conducting state) and off (non-conducting state). The balance switching element Q34b may include a freewheeling diode connected in anti-parallel to the switching element, if necessary.
When an IGBT or IEGT is used as the balance switching element Q34b, the source of the balance switching element Q34b is read as the emitter, and the drain of the balance switching element Q34b is read as the collector.

バランススイッチング素子Ｑ３４ｂの一端（ドレイン）は、単位変換器３３のコンデンサＣ３の一端と電気的に接続している。バランススイッチング素子Ｑ３４ｂの他端（ソース）は、単位変換器３４のコンデンサＣ４の一端と電気的に接続している。したがって、バランススイッチング素子Ｑ３４ｂがオンされる（導通する）と、コンデンサＣ３の一端とコンデンサＣ４の一端とが電気的に接続される。 One end (drain) of the balance switching element Q34b is electrically connected to one end of the capacitor C3 of the unit converter 33 . The other end (source) of the balance switching element Q34b is electrically connected to one end of the capacitor C4 of the unit converter . Therefore, when the balance switching element Q34b is turned on (conducted), one end of the capacitor C3 and one end of the capacitor C4 are electrically connected.

絶縁回路３２３は、電源回路３３３と駆動回路ＤＶ３４ｂとを絶縁している。電源回路３３３と駆動回路ＤＶ３４ｂとは異なる基準電位にて動作する。絶縁回路３２３は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ３４ｂは、絶縁回路３２３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ３４ｂを駆動する。 The isolation circuit 323 isolates the power supply circuit 333 and the drive circuit DV34b. The power supply circuit 333 and the drive circuit DV34b operate at different reference potentials. Isolation circuit 323 is, for example, a bootstrap circuit.
The drive circuit DV34b operates by being supplied with the power supply voltage through the isolation circuit 323, and drives the balance switching element Q34b based on the gate signal supplied from the control circuit CTR.

本実施形態では、バランススイッチング素子Ｑ３４ｂのゲート信号は、単位変換器３４のスイッチング素子Ｑ４ｎと共通である。すなわち駆動回路ＤＶ３４ｂに入力されるゲート信号と、駆動回路ＤＶ４ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ４ｎとバランススイッチング素子Ｑ３４ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ３とコンデンサＣ４とが並列に接続される。このことにより、コンデンサＣ３の電圧とコンデンサＣ４の電圧とが略等しくなる。 In this embodiment, the gate signal of the balance switching element Q34b is common to the switching element Q4n of the unit converter 34. FIG. That is, the gate signal input to the drive circuit DV34b and the gate signal input to the drive circuit DV4n are common. Therefore, the switching element Q4n and the balance switching element Q34b are conducted (turned on) at the same timing, and the capacitors C3 and C4 are connected in parallel. As a result, the voltage of the capacitor C3 and the voltage of the capacitor C4 become substantially equal.

上記のように、図２３に示す例では、単位変換器３１のコンデンサＣ１の電圧と単位変換器３２のコンデンサＣ２の電圧とは、バランス回路Ｂ１２により略等しくなる。単位変換器３３のコンデンサＣ３の電圧と単位変換器３４のコンデンサＣ４の電圧とは、バランス回路Ｂ３４により略等しくなる。
電圧検出器は、コンデンサＣ１とコンデンサＣ２とのいずれか一方の電圧と、コンデンサＣ３とコンデンサＣ４とのいずれか一方の電圧とを検出するように設けられ、検出した値を制御回路ＣＴＲへ供給する。 As described above, in the example shown in FIG. 23, the voltage of the capacitor C1 of the unit converter 31 and the voltage of the capacitor C2 of the unit converter 32 are substantially equalized by the balance circuit B12. The voltage of the capacitor C3 of the unit converter 33 and the voltage of the capacitor C4 of the unit converter 34 are made substantially equal by the balance circuit B34.
The voltage detector is provided to detect the voltage of one of the capacitors C1 and C2 and the voltage of one of the capacitors C3 and C4, and supplies the detected values to the control circuit CTR. .

なお、この例では、バランス回路Ｂ１２、Ｂ３４により接続された複数の単位変換器は同期して動作させる。すなわち、単位変換器３１のスイッチング素子Ｑ１ｐと、単位変換器３２のスイッチング素子Ｑ２ｐとは、同じゲート信号により駆動される。同様に、単位変換器３１のスイッチング素子Ｑ１ｎと、単位変換器３２のスイッチング素子Ｑ２ｎとは、同じゲート信号により駆動される。単位変換器３３のスイッチング素子Ｑ３ｐと、単位変換器３４のスイッチング素子Ｑ４ｐとは、同じゲート信号により駆動される。同様に、単位変換器３３のスイッチング素子Ｑ３ｎと、単位変換器３４のスイッチング素子Ｑ４ｎとは、同じゲート信号により駆動される。上記のように複数の単位変換器３１－３４を駆動することにより、例えば図２３に示すアームにより、０Ｖ、２Ｖｃ、４Ｖｃの出力電圧を出力することができる。 In this example, the unit converters connected by the balance circuits B12 and B34 are synchronously operated. That is, the switching element Q1p of the unit converter 31 and the switching element Q2p of the unit converter 32 are driven by the same gate signal. Similarly, the switching element Q1n of the unit converter 31 and the switching element Q2n of the unit converter 32 are driven by the same gate signal. The switching element Q3p of the unit converter 33 and the switching element Q4p of the unit converter 34 are driven by the same gate signal. Similarly, the switching element Q3n of the unit converter 33 and the switching element Q4n of the unit converter 34 are driven by the same gate signal. By driving a plurality of unit converters 31-34 as described above, output voltages of 0V, 2Vc, and 4Vc can be output by the arm shown in FIG. 23, for example.

同じゲート信号で複数の単位変換器３１、３２を駆動すると、微妙なバラツキにより、コンデンサＣ１の電圧とコンデンサＣ２の電圧とのアンバランスが発生するが、バランス回路Ｂ１２により解消することができる。複数の単位変換器３３、３４についても同様に、バランス回路Ｂ３４によりコンデンサＣ３、Ｃ４の電圧のアンバランスを解消することができる。 When a plurality of unit converters 31 and 32 are driven by the same gate signal, an imbalance occurs between the voltage of the capacitor C1 and the voltage of the capacitor C2 due to slight variations, which can be eliminated by the balance circuit B12. Similarly, for the plurality of unit converters 33 and 34, the voltage imbalance of the capacitors C3 and C4 can be eliminated by the balance circuit B34.

これにより、たとえば、１つのアームに含まれる単位変換器の数が増えた場合に、ゲート信号が増えることを防ぎ、制御回路ＣＴＲおよび周辺の構成を簡素化することが可能となる。
制御回路ＣＴＲは、複数のアーム３０Ｕ－３０Ｚそれぞれから、少なくとも２つのコンデンサの電圧値（若しくは電圧相当値）を受信し、受信した１２の電圧値（若しくは電圧相当値）に基づいて、複数のアーム３０Ｕ－３０Ｚに含まれるコンデンサの値が等しくなるように制御量を演算することができる。したがって、図２３に示すアームを備えた電力変換装置又は無効電力補償装置によれば、上述の複数の実施形態と同様の効果を得ることができる。 As a result, for example, when the number of unit converters included in one arm increases, it is possible to prevent the number of gate signals from increasing and to simplify the configuration of the control circuit CTR and its peripherals.
The control circuit CTR receives voltage values (or voltage equivalent values) of at least two capacitors from each of the plurality of arms 30U to 30Z, and based on the received 12 voltage values (or voltage equivalent values), the plurality of arms The control amount can be calculated so that the values of the capacitors included in 30U-30Z are equal. Therefore, according to the power converter or reactive power compensator having the arm shown in FIG. 23, the same effects as those of the above-described embodiments can be obtained.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.

１０…交流電源（又は交流負荷）、２０…電力変換装置、２１…無効電力補償装置、２２…計器用変圧器、３０…アーム、３０Ｕ…Ｕ相正側アーム、３０Ｕ…正側アーム、３０Ｖ…Ｖ相正側アーム、３０Ｗ…Ｗ相正側アーム、３０Ｘ…Ｕ相負側アーム、３０Ｙ…Ｖ相負側アーム、３０Ｚ…Ｗ相負側アーム、３１－３３…単位変換器、４１…コンデンサ電圧平均値制御部、４２…コンデンサ電圧バランス制御部、４３…電流制御部、４４Ｕ～４４Ｗ…減算器、４５Ｕ～４５Ｗ…加算器、４５Ｘ～４５Ｚ…加算器、４６Ｕ～４６Ｗ…ＰＷＭ処理部、４６Ｘ～４６Ｚ…ＰＷＭ処理部、４７Ｕ～４７Ｗ…遅延回路、５０…アーム、５０Ｕ…Ｕ相アーム、５０Ｖ…Ｖ相アーム、５０Ｗ…Ｗ相アーム、５１－５３…単位変換器、３１１－３１３、３２１、３２２、５１１－５１３、５２１、５２２…絶縁回路、３３１－３３３、５３１－５３３…電源回路、ＡＤ１、ＡＤ２…加算器、Ｂ１２、Ｂ２３…バランス回路、Ｃ１－Ｃ３…コンデンサ、ＤＶ１２ｂ、ＤＶ１ｎ、ＤＶ１ｐ、ＤＶ２３ｂ、ＤＶ２ｎ、ＤＶ２ｐ、ＤＶ３ｎ、ＤＶ３ｐ…駆動回路、Ｍ１…乗算器、Ｑ１ｐ－Ｑ４ｎ、Ｑ１１ｐ－Ｑ３２ｎ…スイッチング素子、Ｑ１２ｂ、Ｑ２３ｂ、Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂ…バランススイッチング素子。 DESCRIPTION OF SYMBOLS 10...AC power supply (or AC load), 20...Power converter, 21...Var compensator, 22...Voltage transformer, 30...Arm, 30U...U-phase positive arm, 30U...Positive arm, 30V... V-phase positive arm 30W W-phase positive arm 30X U-phase negative arm 30Y V-phase negative arm 30Z W-phase negative arm 31-33 Unit converter 41 Capacitor voltage Average value control unit 42 Capacitor voltage balance control unit 43 Current control unit 44U to 44W Subtractor 45U to 45W Adder 45X to 45Z Adder 46U to 46W PWM processing unit 46X to 46Z... PWM processing section, 47U to 47W... delay circuit, 50... arm, 50U... U-phase arm, 50V... V-phase arm, 50W... W-phase arm, 51-53... unit converter, 311-313, 321, 322 , 511-513, 521, 522... isolation circuit, 331-333, 531-533... power supply circuit, AD1, AD2... adder, B12, B23... balance circuit, C1-C3... capacitor, DV12b, DV1n, DV1p, DV23b , DV2n, DV2p, DV3n, DV3p... drive circuit, M1... multiplier, Q1p-Q4n, Q11p-Q32n... switching element, Q12b, Q23b, Q121b, Q122b, Q231b, Q232b... balance switching element.

Claims (10)

複数のゲート信号を出力する制御部と、 a control unit that outputs a plurality of gate signals;
それぞれ、第１スイッチング素子と、前記第１スイッチング素子のソースにドレインが接続された第２スイッチング素子と、前記第１スイッチング素子のドレインと前記第２スイッチング素子のソースとの間に接続されたコンデンサと、を備え、直列接続された第１乃至第Ｎの単位変換器と、 a first switching element, a second switching element having a drain connected to the source of the first switching element, and a capacitor connected between the drain of the first switching element and the source of the second switching element, respectively and, first to N-th unit converters connected in series;
ｎを１から（Ｎ－１）のいずれかの整数としたとき、第ｎの単位変換器の前記第１スイッチング素子のドレインと前記コンデンサとの間と、第（ｎ＋１）の単位変換器の前記第１スイッチング素子のドレインと前記第ｎの単位変換器の前記コンデンサとの間と、を接続する経路に設けられたバランススイッチング素子を備えた第１乃至第（Ｎ－１）のバランス回路と、 When n is any integer from 1 to (N−1), between the drain of the first switching element of the n-th unit converter and the capacitor, and the (n+1)-th unit converter 1st to (N-1)th balance circuits each including a balance switching element provided on a path connecting between the drain of the first switching element and the capacitor of the nth unit converter;
前記第１乃至第Ｎの単位変換器のうちの少なくとも１つに対して設けられ、前記コンデンサの電圧を検出する電圧検出器と、 a voltage detector provided for at least one of the first to Nth unit converters and detecting the voltage of the capacitor;
を備え、with
前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のソースと前記第２スイッチング素子のドレインとの間と、前記第ｎの単位変換器の前記第２スイッチング素子のソースとが電気的に接続され、 Between the source of the first switching element and the drain of the second switching element of the (n+1)th unit converter and the source of the second switching element of the nth unit converter are electrically connected connected and
前記制御部は、出力する複数のゲート信号のうち、前記第（ｎ＋１）の単位変換器の前記第２スイッチング素子のゲート信号と前記第ｎのバランス回路の前記バランススイッチング素子のゲート信号とを共通の信号とする The control unit shares the gate signal of the second switching element of the (n+1)-th unit converter and the gate signal of the balance switching element of the n-th balance circuit among a plurality of output gate signals. be the signal of
装置。Device. 複数のゲート信号を出力する制御部と、 a control unit that outputs a plurality of gate signals;
それぞれ、第１スイッチング素子と、前記第１スイッチング素子のソースにドレインが接続された第２スイッチング素子と、前記第１スイッチング素子のドレインと前記第２スイッチング素子のソースとの間に接続されたコンデンサと、を備え、直列接続された第１乃至第Ｎの単位変換器と、 a first switching element, a second switching element having a drain connected to the source of the first switching element, and a capacitor connected between the drain of the first switching element and the source of the second switching element, respectively and, first to N-th unit converters connected in series;
ｎを１から（Ｎ－１）のいずれかの整数としたとき、第ｎの単位変換器の前記第２スイッチング素子のソースと前記コンデンサとの間と、第（ｎ＋１）の単位変換器の前記第２スイッチング素子のソースと前記コンデンサとの間と、を接続する経路に設けられたバランススイッチング素子を備えた第１乃至第（Ｎ－１）のバランス回路と、 When n is any integer from 1 to (N−1), between the source of the second switching element of the n-th unit converter and the capacitor, and the (n+1)-th unit converter first to (N−1)th balance circuits each including a balance switching element provided on a path connecting between the source of the second switching element and the capacitor;
前記第１乃至第Ｎの単位変換器のうちの少なくとも１つに対して設けられ、前記コンデンサの電圧を検出する電圧検出器と、 a voltage detector provided for at least one of the first to Nth unit converters and detecting the voltage of the capacitor;
を備え、with
前記第ｎの単位変換器の前記第１スイッチング素子のソースと前記第２スイッチング素子のドレインとの間と、前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のドレインとが電気的に接続され、 between the source of the first switching element of the n-th unit converter and the drain of the second switching element and the drain of the first switching element of the (n+1)-th unit converter are electrically connected connected and
前記制御部は、出力する複数のゲート信号のうち、前記第ｎの単位変換器の前記第１スイッチング素子のゲート信号と前記第ｎのバランス回路の前記バランススイッチング素子のゲート信号とを共通の信号とする The control section outputs a gate signal of the first switching element of the n-th unit converter and a gate signal of the balance switching element of the n-th balance circuit as a common signal. to be
装置。Device. 複数のゲート信号を出力する制御部と、
それぞれ、第１スイッチング素子と、前記第１スイッチング素子のソースにドレインが接続された第２スイッチング素子と、前記第１スイッチング素子のドレインにドレインが接続された第３スイッチング素子と、前記第３スイッチング素子のソースにドレインが接続され且つ前記第２スイッチング素子のソースにソースが接続された第４スイッチング素子と、記第３スイッチング素子のドレインと前記第４スイッチング素子のソースとの間に接続されたコンデンサと、を備え、直列接続された第１乃至第Ｎの単位変換器と、
ｎを１から（Ｎ－１）のいずれかの整数としたとき、第ｎの単位変換器の前記第３スイッチング素子のドレインと前記コンデンサとの間と、第（ｎ＋１）の単位変換器の前記第３スイッチング素子のドレインと前記コンデンサとの間と、を接続する経路に設けられた第１バランススイッチング素子および前記第１バランススイッチング素子のドレインとドレインが接続された第２バランススイッチング素子を備えた第１乃至第（Ｎ－１）のバランス回路と、
前記第１乃至第Ｎの単位変換器のうちの少なくとも１つに対して設けられ、前記コンデンサの電圧を検出する電圧検出器と、
を備え、
前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のソースと前記第２スイッチング素子のドレインとの間と、前記第ｎの単位変換器の前記第３スイッチング素子のソースと前記第４スイッチング素子のドレインとの間とが電気的に接続され、
前記制御部は、出力する複数のゲート信号のうち、前記第ｎの単位変換器の前記第４スイッチング素子のゲート信号と前記第ｎのバランス回路の前記第１バランススイッチング素子のゲート信号とを共通の信号とし、前記第（ｎ＋１）の単位変換器の前記第２スイッチング素子のゲート信号と前記第ｎのバランス回路の前記第２バランススイッチング素子のゲート信号とを共通の信号とする
装置。 a control unit that outputs a plurality of gate signals;
a first switching element, a second switching element whose drain is connected to the source of the first switching element, a third switching element whose drain is connected to the drain of the first switching element, and the third switching element, respectively a fourth switching element having a drain connected to the source of the element and a source connected to the source of the second switching element; and a fourth switching element connected between the drain of the third switching element and the source of the fourth switching element. 1st to N-th unit converters connected in series, comprising a capacitor;
When n is any integer from 1 to (N−1), between the drain of the third switching element of the nth unit converter and the capacitor, and the (n+1)th unit converter a first balance switching element provided in a path connecting between the drain of the third switching element and the capacitor; and a second balance switching element to which the drain and the drain of the first balance switching element are connected. first to (N−1)th balance circuits;
a voltage detector provided for at least one of the first to Nth unit converters and detecting the voltage of the capacitor;
with
Between the source of the first switching element and the drain of the second switching element of the (n+1)-th unit converter, and between the source of the third switching element of the n-th unit converter and the fourth switching element is electrically connected to the drain of the element,
The control unit shares a gate signal of the fourth switching element of the n-th unit converter and a gate signal of the first balance switching element of the n-th balance circuit among a plurality of output gate signals. and the gate signal of the second switching element of the (n+1)th unit converter and the gate signal of the second balance switching element of the nth balance circuit are used as a common signal
device . 複数のゲート信号を出力する制御部と、
それぞれ、第１スイッチング素子と、前記第１スイッチング素子のソースにドレインが接続された第２スイッチング素子と、前記第１スイッチング素子のドレインにドレインが接続された第３スイッチング素子と、前記第３スイッチング素子のソースにドレインが接続され且つ前記第２スイッチング素子のソースにソースが接続された第４スイッチング素子と、記第３スイッチング素子のドレインと前記第４スイッチング素子のソースとの間に接続されたコンデンサと、を備え、直列接続された第１乃至第Ｎの単位変換器と、
ｎを１から（Ｎ－１）のいずれかの整数としたとき、第ｎの単位変換器の前記第４スイッチング素子のソースと前記コンデンサとの間と、第（ｎ＋１）の単位変換器の前記第４スイッチング素子のソースと前記コンデンサとの間と、を接続する経路に設けられた第１バランススイッチング素子および前記第１バランススイッチング素子のドレインとドレインが接続された第２バランススイッチング素子を備えた第１乃至第（Ｎ－１）のバランス回路と、
前記第１乃至第Ｎの単位変換器のうちの少なくとも１つに対して設けられ、前記コンデンサの電圧を検出する電圧検出器と、
を備え、
前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のソースと前記第２スイッチング素子のドレインとの間と、前記第ｎの単位変換器の前記第３スイッチング素子のソースと前記第４スイッチング素子のドレインとの間とが電気的に接続され、
前記制御部は、出力する複数のゲート信号のうち、前記第（ｎ＋１）の単位変換器の前記第１スイッチング素子のゲート信号と前記第ｎのバランス回路の前記第１バランススイッチング素子のゲート信号とを共通の信号とし、前記第ｎの単位変換器の前記第３スイッチング素子のゲート信号と前記第ｎのバランス回路の前記第２バランススイッチング素子のゲート信号とを共通の信号とする
装置。 a control unit that outputs a plurality of gate signals;
a first switching element, a second switching element whose drain is connected to the source of the first switching element, a third switching element whose drain is connected to the drain of the first switching element, and the third switching element, respectively a fourth switching element having a drain connected to the source of the element and a source connected to the source of the second switching element; and a fourth switching element connected between the drain of the third switching element and the source of the fourth switching element. 1st to N-th unit converters connected in series, comprising a capacitor;
When n is any integer from 1 to (N-1), between the source of the fourth switching element of the n-th unit converter and the capacitor, and the above-mentioned a first balance switching element provided on a path connecting between the source of a fourth switching element and the capacitor; and a second balance switching element to which the drain and the drain of the first balance switching element are connected. first to (N−1)th balance circuits;
a voltage detector provided for at least one of the first to Nth unit converters and detecting the voltage of the capacitor;
with
Between the source of the first switching element and the drain of the second switching element of the (n+1)-th unit converter, and between the source of the third switching element of the n-th unit converter and the fourth switching element is electrically connected to the drain of the element,
The control unit outputs a gate signal of the first switching element of the (n+1)-th unit converter and a gate signal of the first balance switching element of the n-th balance circuit among a plurality of output gate signals. is a common signal, and the gate signal of the third switching element of the n-th unit converter and the gate signal of the second balance switching element of the n-th balance circuit are common signals
device . 前記第１乃至第Ｎの単位変換器は、それぞれ、前記コンデンサの電圧を用いて電源電圧を生成する電源回路と、絶縁回路を介して前記電源回路と接続され前記第１スイッチング素子を駆動する第１駆動回路と、前記電源回路と電気的に接続され前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第ｎのバランス回路は、前記第ｎの単位変換器の前記電源回路と、第２絶縁回路を介して接続され前記バランススイッチング素子を駆動するバランススイッチ駆動回路を備える
請求項１記載の装置。 Each of the first to Nth unit converters includes a power supply circuit that generates a power supply voltage using the voltage of the capacitor, and a power supply circuit that is connected to the power supply circuit via an isolation circuit to drive the first switching element. 1 drive circuit, and a second drive circuit electrically connected to the power supply circuit and driving the second switching element,
The n-th balance circuit includes a balance switch drive circuit connected to the power supply circuit of the n-th unit converter via a second insulating circuit and driving the balance switching element.
Apparatus according to claim 1 . 前記第１乃至第Ｎの単位変換器は、それぞれ、前記コンデンサの電圧を用いて電源電圧を生成する電源回路と、絶縁回路を介して前記電源回路と接続され前記第１スイッチング素子を駆動する第１駆動回路と、前記電源回路と電気的に接続され前記第２スイッチング素子を駆動する第２駆動回路と、を備え、
前記第ｎのバランス回路は、前記第（ｎ＋１）の単位変換器の前記電源回路と電気的に接続され前記バランススイッチング素子を駆動するバランススイッチ駆動回路を備える
請求項２記載の装置。 Each of the first to Nth unit converters includes a power supply circuit that generates a power supply voltage using the voltage of the capacitor, and a power supply circuit that is connected to the power supply circuit via an isolation circuit to drive the first switching element. 1 drive circuit, and a second drive circuit electrically connected to the power supply circuit and driving the second switching element,
The nth balance circuit includes a balance switch drive circuit electrically connected to the power supply circuit of the (n+1)th unit converter and driving the balance switching element.
3. Apparatus according to claim 2 . 前記第１乃至第Ｎの単位変換器は、それぞれ、前記コンデンサの電圧を用いて電源電圧を生成する電源回路と、第１絶縁回路を介して前記電源回路と接続され前記第１スイッチング素子および前記第３スイッチング素子を駆動する第１駆動回路と、前記電源回路と電気的に接続され前記第２スイッチング素子および前記第４スイッチング素子を駆動する第２駆動回路と、を備え、 Each of the first to Nth unit converters includes a power supply circuit that generates a power supply voltage using the voltage of the capacitor, and a first insulating circuit that is connected to the power supply circuit through the first switching element and the a first drive circuit that drives a third switching element; and a second drive circuit that is electrically connected to the power supply circuit and drives the second switching element and the fourth switching element,
前記第ｎのバランス回路は、第２絶縁回路を介して前記第ｎの単位変換器の前記電源回路と接続され前記第１バランススイッチング素子を駆動する第１バランススイッチ駆動回路と、第３絶縁回路を介して前記第（ｎ＋１）の単位変換器の前記電源回路と接続され前記第２バランススイッチング素子を駆動する第２バランススイッチ駆動回路と、を備える The n-th balance circuit includes a first balance switch drive circuit connected to the power supply circuit of the n-th unit converter via a second isolation circuit to drive the first balance switching element, and a third isolation circuit. a second balance switch drive circuit connected to the power supply circuit of the (n+1)th unit converter via and driving the second balance switching element;
請求項３記載の装置。4. Apparatus according to claim 3. 前記第１乃至第Ｎの単位変換器は、それぞれ、前記コンデンサの電圧を用いて電源電圧を生成する電源回路と、第１絶縁回路を介して前記電源回路と接続され前記第１スイッチング素子および前記第３スイッチング素子を駆動する第１駆動回路と、前記電源回路と電気的に接続され前記第２スイッチング素子および前記第４スイッチング素子を駆動する第２駆動回路と、を備え、 Each of the first to Nth unit converters includes a power supply circuit that generates a power supply voltage using the voltage of the capacitor, and a first insulating circuit that is connected to the power supply circuit through the first switching element and the a first drive circuit that drives a third switching element; and a second drive circuit that is electrically connected to the power supply circuit and drives the second switching element and the fourth switching element,
前記第ｎのバランス回路は、前記第ｎの単位変換器の前記電源回路と電気的に接続され前記第１バランススイッチング素子を駆動する第１バランススイッチ駆動回路と、前記第（ｎ＋１）の単位変換器の前記電源回路と電気的に接続され前記第２バランススイッチング素子を駆動する第２バランススイッチ駆動回路を備える The n-th balance circuit includes a first balance switch drive circuit electrically connected to the power supply circuit of the n-th unit converter and driving the first balance switching element, and the (n+1)-th unit converter. a second balance switch drive circuit electrically connected to the power supply circuit of the device and driving the second balance switching element
請求項４記載の装置。5. Apparatus according to claim 4. 前記第１スイッチング素子、前記第２スイッチング素子、および、前記バランススイッチング素子がＩＧＢＴ又はＩＥＧＴであるとき、前記ソースはエミッタと読み替え、前記ドレインはコレクタと読み替える When the first switching element, the second switching element, and the balance switching element are IGBTs or IEGTs, the source should be read as emitter, and the drain should be read as collector.
請求項１又は請求項２記載の装置。3. Apparatus according to claim 1 or claim 2. 前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第１バランススイッチング素子、および、前記第２バランススイッチング素子がＩＧＢＴ又はＩＥＧＴであるとき、前記ソースはエミッタと読み替え、前記ドレインはコレクタと読み替える When the first switching element, the second switching element, the third switching element, the fourth switching element, the first balanced switching element, and the second balanced switching element are IGBTs or IEGTs, the source is Replace with emitter, and replace drain with collector
請求項３又は請求項４記載の装置。5. Apparatus according to claim 3 or claim 4.
JP2019086374A 2019-04-26 2019-04-26 Device Active JP7263103B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019086374A JP7263103B2 (en) 2019-04-26 2019-04-26 Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086374A JP7263103B2 (en) 2019-04-26 2019-04-26 Device

Publications (2)

Publication Number Publication Date
JP2020182366A JP2020182366A (en) 2020-11-05
JP7263103B2 true JP7263103B2 (en) 2023-04-24

Family

ID=73024567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086374A Active JP7263103B2 (en) 2019-04-26 2019-04-26 Device

Country Status (1)

Country Link
JP (1) JP7263103B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152664A (en) 1998-11-13 2000-05-30 Hitachi Ltd Power converter with overvoltage-preventing device
JP2019030106A (en) 2017-07-28 2019-02-21 株式会社東芝 Power converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583948A (en) * 1991-09-13 1993-04-02 East Japan Railway Co Vehicle driving

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152664A (en) 1998-11-13 2000-05-30 Hitachi Ltd Power converter with overvoltage-preventing device
JP2019030106A (en) 2017-07-28 2019-02-21 株式会社東芝 Power converter

Also Published As

Publication number Publication date
JP2020182366A (en) 2020-11-05

Similar Documents

Publication Publication Date Title
Nami et al. Five level cross connected cell for cascaded converters
RU2307442C1 (en) Transforming circuit for commutation of a set of levels of commutated voltage
US10447173B2 (en) Single-phase five-level active clamping converter unit and converter
JP5803683B2 (en) Multi-level power conversion circuit
US9142956B2 (en) Multilevel power converter
EP2372893B1 (en) Multilevel inverter
US20160218637A1 (en) A new four-level converter cell topology for cascaded modular multilevel converters
WO2014162620A1 (en) Power conversion device
US10224834B2 (en) Power inverter and power inverting method
EP2688190A2 (en) Multi-level voltage converter
EP3046246B1 (en) Multilevel active rectifiers
Salem et al. Novel three-phase multilevel voltage source inverter with reduced no. of switches
Li et al. Derivation of multilevel voltage source converter topologies for medium voltage drives
Uddin et al. Implementation of cascaded multilevel inverter with reduced number of components
JP7263103B2 (en) Device
Siddique et al. Switched-capacitor based seven-level triple voltage gain boost inverter (7L-TVG-BI)
Shravani et al. Reduction of harmonic content for power electronic applications using diode-clamped-multi level inverters
Susheela et al. Hybrid topologies of multilevel converter for current waveform improvement
Shahane et al. A hybrid MMC with SiC-based full-bridge and Si-based half-bridge sub-modules with novel voltage sorting scheme
JP7374734B2 (en) power converter
Pribadi et al. Suppression of common-mode voltage based on space-vector modulation for four-level hybrid inverters
Yamarthi et al. ” neutral point clamped and cascaded H-bridge multilevel inverter topologies–a comparison
Komurcugil et al. Neutral-point-clamped and T-type multilevel inverters
Wilson et al. Comparative evaluation of three-level converters using 4.5 kV, 1.2 kA IGBT modules
CN113922682B (en) Direct cascade type modular multilevel converter of three-phase bridge circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230412

R150 Certificate of patent or registration of utility model

Ref document number: 7263103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150