JP7255254B2 - 半導体モジュールの製造方法および組立冶具セット - Google Patents
半導体モジュールの製造方法および組立冶具セット Download PDFInfo
- Publication number
- JP7255254B2 JP7255254B2 JP2019049861A JP2019049861A JP7255254B2 JP 7255254 B2 JP7255254 B2 JP 7255254B2 JP 2019049861 A JP2019049861 A JP 2019049861A JP 2019049861 A JP2019049861 A JP 2019049861A JP 7255254 B2 JP7255254 B2 JP 7255254B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- tray
- individual
- mounting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 description 26
- 239000000463 material Substances 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体モジュールの製造方法および組立冶具セットに関する。
従来、半導体モジュールを組み立てるための冶具を用いた製造方法が知られている（例えば、特許文献１～３参照）。
特許文献１ 特開２０１５－１７０７３１号公報
特許文献２ 特開２００６－０９３５７４号公報
特許文献３ 特開２００５－１０９４１６号公報
特許文献１ 特開２０１５－１７０７３１号公報
特許文献２ 特開２００６－０９３５７４号公報
特許文献３ 特開２００５－１０９４１６号公報
しかしながら、従来の製造方法では、取り数が増加した場合に、半導体セルを搭載するためのサイクル時間が増加することが課題である。
本発明の第１の態様においては、半導体チップを有する半導体モジュールの製造方法であって、載置用トレイに複数の回路基板を載置する段階と、複数の第１個別冶具を第１トレイ冶具上に載置する段階と、載置用トレイ上に第１トレイ冶具を載置することにより、複数の第１個別冶具を複数の回路基板に載置する段階と、複数の第１個別冶具により、半導体チップの載置面に平行な平行方向における位置を決定して、複数の回路基板のそれぞれに半導体チップを搭載する段階とを備える製造方法を提供する。
複数の第１個別冶具は、第１トレイ冶具により、平行方向における位置が決定されてよい。
半導体チップを搭載する段階において、複数の第１個別冶具は、複数の回路基板により、半導体チップの載置面と直交する直交方向における位置が決定されてよい。
半導体モジュールの製造方法第１トレイ冶具上に、複数の第２個別冶具が載置された第２トレイ冶具を載置する段階と、複数の第２個別冶具により、平行方向における位置を決定して、複数の半導体チップのそれぞれに金属配線板を搭載する段階とをさらに備えてよい。
複数の第２個別冶具は、第２トレイ冶具により、平行方向における位置が決定されてよい。
金属配線板を搭載する段階において、複数の第２個別冶具は、複数の第１個別冶具により、半導体チップの載置面と直交する直交方向における位置が決定されてよい。
本発明の第２の態様においては、半導体チップを有する半導体モジュールの組立冶具セットであって、載置用トレイと、載置用トレイにより、半導体チップの載置面に平行な平行方向における位置が決定された第１トレイ冶具と、第１トレイ冶具により平行方向における位置が決定された複数の第１個別冶具とを備える組立冶具セットを提供する。
組立冶具セットは、第１トレイ冶具により平行方向における位置が決定された第２トレイ冶具と、第２トレイ冶具により平行方向における位置が決定された複数の第２個別冶具とをさらに備えてよい。
第１トレイ冶具は、位置決め用の複数のピンを有してよい。載置用トレイおよび第２トレイ冶具は、複数のピンを受け入れるための複数の窪みを有してよい。
複数の第１個別冶具は、半導体チップを誘導するための傾斜部を有してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、半導体モジュール３００の上面の一例を示す図である。図１Ａの上面視における矩形状の筐体３１０の長辺方向をＸ軸とし、短辺方向をＹ軸とする。Ｚ軸は、Ｘ軸およびＹ軸と右手系を成す。
本明細書において、後述する半導体チップ２１０の載置面２１２に平行な方向を平行方向と称する。平行方向は、ＸＹ面内の方向である。また、半導体チップ２１０の載置面２１２と直交する方向を直交方向と称する。直交方向は、Ｚ軸方向である。
半導体モジュール３００は、半導体セル２００と、筐体３１０と、放熱板３２０とを備える。本例の半導体モジュール３００は、３つの半導体セル２００を備える。
筐体３１０は、樹脂製の端子ケースである。筐体３１０は、Ｘ軸方向に平行な２つの側壁３１１およびＹ軸方向に平行な２つの側壁３１２を有する。２つの側壁３１１および２つの側壁３１２は、半導体セル２００を収容する領域を画し、上面視で半導体セル２００を囲うように設けられる。
放熱板３２０は、半導体モジュール３００の下面側に設けられる。放熱板３２０は、ＸＹ面と平行な平面を有する板状の金属板であってよい。例えば、放熱板３２０の材料は、アルミニウムまたは銅を含む金属材料である。放熱板３２０は、上面視で側壁３１１および側壁３１２と重なって設けられる。上面視において、２つの側壁３１１および２つの側壁３１２によって画定された矩形状の領域には、放熱板３２０の上面が部分的に露出している。
半導体セル２００は、放熱板３２０の露出した上面に搭載される。半導体セル２００は、はんだ等の接合材料により放熱板３２０の上面に固定される。これにより、半導体セル２００で発生した熱は、放熱板３２０に伝達される。
なお、筐体３１０は、主端子３１３を有する。主端子３１３は、例えば３相インバータ回路におけるＵ相、Ｖ相およびＷ相をそれぞれ駆動するための、Ｕ相端子、Ｖ相端子およびＷ相端子である。また、主端子３１３は、例えば３相インバータ回路に電源を供給するための電源端子である。
図１Ｂは、半導体セル２００の上面の拡大図の一例を示す。半導体セル２００は、１または複数の半導体チップ２１０と、回路基板２２０と、導電性の金属配線板２３０とを備える構造体である。半導体セル２００はさらに放熱ブロック２４０を備えてよい。本例の半導体セル２００は、４つの半導体チップ２１０を備える。半導体セル２００において、２個２組の半導体チップ２１０、導電板２２１および金属配線板２３０は、ハーフブリッジ回路を構成するよう電気的に接続されてよい。
半導体チップ２１０は、トランジスタおよびダイオード等の縦型のパワー半導体素子である。半導体チップ２１０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または、ＩＧＢＴおよび還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）を１チップ上に形成したＲＣ－ＩＧＢＴ等であってよい。半導体チップ２１０は、シリコンのほか、炭化ケイ素および窒化ガリウム等の半導体基板を用いて形成されてよい。
回路基板２２０は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。回路基板２２０は、導電板２２１および絶縁板２２２を有する。絶縁板２２２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成される。導電板２２１は、絶縁板２２２の上方に設けられた導電性の配線パターンである。例えば、導電板２２１の材料は銅または銅合金などの金属材料である。
金属配線板２３０は、半導体チップ２１０と電気的に接続される。本例の金属配線板２３０は、半導体チップ２１０のコレクタおよびエミッタを配線する。金属配線板２３０は、はんだを介して半導体チップ２１０の電極と接続されてよい。金属配線板２３０は、半導体モジュール３００の外部と接続するための外部接続端子と接続されてよい。金属配線板２３０は、接合部２３１と、連結部２３３と、接合部２３５とを備える。金属配線板２３０は、プレス加工などにより金属板を成型した導電性の接続部材であってよい。金属板は銅または銅合金の板であってよい。金属配線板２３０はニッケルなどのめっき膜を表面に有してよい。金属配線板２３０の断面（Ｚ－Ｘ断面）は矩形の部分を有してよい。
接合部２３１は、半導体チップ２１０とはんだ接合される。連結部２３３は、接合部２３１および接合部２３５を連結する。接合部２３５は、導電板２２１にはんだ接合される。接合部２３１のはんだ接合面（即ち、ＸＹ平面における面積）は、接合部２３５のはんだ接合面と大きさが異なる。本例の接合部２３１の接合面は、接合部２３５の接合面よりも大きい。
接合部２３１は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３５は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３１および接合部２３５は、Ｙ方向において連結部２３３に対し反対側に設けられている。上面視において、接合部２３１は連結部２３３に対し近位の２辺および遠位の２辺を有し、接合部２３５は連結部２３３に対し近位の２辺および遠位の２辺を有している。上面視において、近位の４辺は連結部２３３の外形と交差し、遠位の４辺は、Ｘ方向およびＹ方向において連結部２３３の外形から離れている。少なくともひとつの金属配線板において、接合部２３１は連結部２３３に対しプラスＸ方向およびプラスＹ方向に延出する要素を有し、接合部２３５は連結部２３３に対しマイナスＸ方向およびマイナスＹ方向に延出する要素を有している。即ち、接合部２３１と連結部２３３との間や、接合部２３５と連結部２３３との間に段差が形成される。金属配線板２３０を載置するための冶具を、金属配線板２３０の段差に応じた形状とすることにより、冶具を用いた金属配線板２３０の載置が容易になる。
放熱ブロック２４０は、回路基板２２０上に設けられる。放熱ブロック２４０は、半導体セル２００で生じた熱を拡散して放熱する。例えば、放熱ブロック２４０の材料は、銅および銅合金などの金属材料である。
図１Ｃは、半導体セル２００のＡ－Ａ断面部の一例を示す。Ａ－Ａ断面は、接合部２３１、連結部２３３および接合部２３５を含む断面である。金属配線板２３０は、接合部２３１と、脚部２３２と、連結部２３３と、脚部２３４と、接合部２３５とを備えている。
脚部２３２は、接合部２３１と接続される。脚部２３２は、接合部２３１から半導体チップ２１０の上面と離れる方向に延伸する。脚部２３２は、接合部２３１から任意の角度で折れ曲がった部分である。本例の脚部２３２は、半導体チップ２１０の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。
脚部２３４は、接合部２３５と接続される。脚部２３４は、接合部２３５から導電板２２１の上面と離れる方向に延伸する。脚部２３４は、接合部２３５から任意の角度で折れ曲がった部分である。本例の脚部２３４は、導電板２２１の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。脚部２３４のＺ軸方向の長さは、例えば、半導体チップ２１０およびはんだ２３７の厚みに相当する分、脚部２３２より長くてよい。
接合部２３１は、はんだ２３７により、半導体チップ２１０とはんだ接合される。半導体チップ２１０は、はんだ２３６により、導電板２２１とはんだ接合される。接合部２３５は、はんだ２３８により、導電板２２１とはんだ接合される。接合部２３１および接合部２３５は、接合面の大きさが異なり、かつ、Ｚ軸方向の高さが異なるので、組み立て時のリフローによってはんだが溶融すると、金属配線板２３０を安定して配置することが困難な場合がある。そのため、金属配線板２３０を位置決めし、リフロー時に位置を固定するための冶具が用いられる。
図２は、組立冶具セット１００を説明するための図である。組立冶具セット１００は、載置用トレイ１０と、第１トレイ冶具２０と、複数の第１個別冶具２５と、第２トレイ冶具３０と、複数の第２個別冶具３５とを備える。
組立冶具セット１００は、複数の半導体セル２００を組み立てるために用いられる。本例の組立冶具セット１００は、１６個の半導体セル２００を一括で組み立てるために用いられる。半導体セル２００の個数はこれに限定されない。
載置用トレイ１０は、回路基板２２０を位置決めする。載置用トレイ１０には、複数の回路基板２２０が搭載される。複数の回路基板２２０は、載置用トレイ１０により平行方向における位置が決定される。載置用トレイ１０は、第１トレイ冶具２０との位置合わせ用の窪み１２を有する。
第１トレイ冶具２０は、複数の回路基板２２０と対応するように複数の第１個別冶具２５を位置決めする。第１トレイ冶具２０には、１６個の第１個別冶具２５が載置されている。第１トレイ冶具２０は、位置決め用の複数のピン２２を有する。ピン２２は、載置用トレイ１０に設けられた窪み１２に挿入される。これにより、第１トレイ冶具２０は、載置用トレイ１０に対して、平行方向における位置が決定される。本例の第１トレイ冶具２０は、片面に３つのピン２２を有するが、ピン２２の本数はこれに限定されない。
複数の第１個別冶具２５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第１個別冶具２５は、第１トレイ冶具２０に載置される。複数の第１個別冶具２５は、第１トレイ冶具２０により平行方向における位置が決定される。
第２トレイ冶具３０は、複数の第１個別冶具２５と対応するように複数の第２個別冶具３５を位置決めする。第２トレイ冶具３０は、第１トレイ冶具２０により平行方向における位置が決定される。第２トレイ冶具３０には、１６個の第２個別冶具３５が載置されている。第２トレイ冶具３０は、ピン２２を受け入れるための窪み３２を有する。ピン２２は、第２トレイ冶具３０に設けられた窪み３２に挿入される。これにより、第２トレイ冶具３０は、第１トレイ冶具２０に対して、平行方向における位置が決定される。ピン２２の端部には、窪み１２，３２へ容易に挿入される、テーパーが設けられてもよい。
複数の第２個別冶具３５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第２個別冶具３５は、第２トレイ冶具３０に載置される。複数の第２個別冶具３５は、第２トレイ冶具３０により平行方向における位置が決定される。
組立冶具セット１００の冶具およびトレイの材料は、それぞれ同一であっても異なっていてもよい。組立冶具セット１００の材料は、加工容易性、コスト、伝熱性等の観点から選択される。本例の組立冶具セット１００の材料はカーボンであるが、セラミックス等の他の材料であってもよい。
組立冶具セット１００は、載置用トレイ１０、第１トレイ冶具２０および第２トレイ冶具３０の平行方向における位置を決定して重ねることにより、半導体セル２００を組み立てる。ピン２２を用いることにより、第１トレイ冶具２０は、載置用トレイ１０および第２トレイ冶具３０と位置合わせされる。
ここで、組立冶具セット１００は、手動で操作されても、ロボットにより自動で操作されてもよい。手動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０を一括で載置することができるので、半導体セル２００の取り数が増加しても冶具を載置する時間が増加しない。一方、自動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０をロボットアームで扱うので、第１個別冶具２５および第２個別冶具３５をロボットアームで扱う場合よりも、冶具の破損が生じにくい。
図３は、半導体モジュール３００を製造するためのフローチャートの一例を示す。本例では、ステップＳ１００からステップＳ１１４により、半導体モジュール３００が製造される。載置用トレイ１０の上に、第１個別冶具２５、半導体チップ２１０、第２個別冶具３５および金属配線板２３０がこの順に載置される。
ステップＳ１００において、載置用トレイ１０に複数の回路基板２２０を載置する。複数の回路基板２２０の載置は、個別であっても一括であってもよい。
ステップＳ１０２において、複数の第１個別冶具２５を第１トレイ冶具２０上に載置する。複数の第１個別冶具２５は、ステップＳ１００の前に第１トレイ冶具２０上に載置されていてもよい。ステップＳ１０２に代えて、複数の第１個別冶具２５を第１トレイ冶具２０上に載置した冶具アセンブリを準備するステップを設けてもよい。また、一度、複数の第１個別冶具２５を第１トレイ冶具２０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。
ステップＳ１０４において、載置用トレイ１０上に第１トレイ冶具２０を載置することにより、複数の第１個別冶具２５を複数の回路基板２２０に載置する。これにより、複数の第１個別冶具２５が一括して、複数の回路基板２２０に載置される。
ステップＳ１０６において、複数の第１個別冶具２５により、平行方向における位置を決定して、複数の回路基板２２０のそれぞれに半導体チップ２１０を搭載する。半導体チップ２１０の搭載は、個別であっても一括であってもよい。ステップＳ１０６において、第１個別冶具２５の直交方向の位置は、回路基板２２０により決定されている。なお、半導体チップ２１０に加えて、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および銅ブロック等の他の部品が搭載されてよい。
ステップＳ１０８において、複数の第２個別冶具３５を第２トレイ冶具３０上に載置する。複数の第２個別冶具３５は、ステップＳ１１０の前に第２トレイ冶具３０上に載置されていればよい。また、一度、複数の第２個別冶具３５を第２トレイ冶具３０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。
ステップＳ１１０において、第１トレイ冶具２０上に第２トレイ冶具３０を載置することにより、複数の第２個別冶具３５を複数の第１個別冶具２５上に載置する。これにより、複数の第２個別冶具３５が一括して、複数の第１個別冶具２５に載置される。
ステップＳ１１２において、複数の第２個別冶具３５により、平行方向における位置を決定して、複数の回路基板２２０のそれぞれに金属配線板２３０を搭載する。金属配線板２３０の搭載は、個別であっても一括であってもよい。ステップＳ１１２において、第２個別冶具３５の直交方向の位置は、第１個別冶具２５により決定されている。なお、金属配線板２３０に加えて、金属配線板２３０用のはんだ等の他の部品が搭載されてよい。
ステップＳ１１４において、半導体セル２００をパッケージングする。例えば、複数の半導体セル２００が筐体３１０に収容される。これらのステップにより、半導体モジュール３００が製造される。
図４は、載置用トレイ１０の上面図の一例を示す。載置用トレイ１０は、複数の載置部１１を有する。本例の載置用トレイ１０の材料はカーボンであるが、これに限定されない。
複数の載置部１１は、回路基板２２０を位置決めするための窪みを有する。載置部１１は、半導体セル２００の組立およびリフロー時に回路基板２２０の位置がずれないように位置決めしている。載置部１１は、回路基板２２０を位置決めできるものであれば、窪み以外の他の構造を有してよい。本例の載置部１１は、１６個の回路基板２２０に対応した形状を有する。載置部１１の形状はそれぞれ回路基板２２０の外形と相似であってよい。図示するように長方形の２つの角を面取りした形状であってよい。面取りにより組立時のミスを防ぐことができる。載置部１１の形状は、回路基板２２０を収容し、回路基板２２０の４辺を位置決めできるものであれば任意の形状であってよく、例えば面取りのない長方形であってもよい。
図５Ａは、第１個別冶具２５の上面図の一例を示す。本例の第１個別冶具２５の材料はカーボンであるが、これに限定されない。第１個別冶具２５は、１または複数の開口２６と、複数の突起部２９とを有する。
開口２６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口２６は、半導体チップ２１０、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および放熱ブロック２４０の形状に沿って設けられる。例えば、開口２６のパターンの角を半導体チップ２１０の角に沿った形状とすることにより、半導体チップ２１０の平行方向の位置を決定することができる。開口２６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。
複数の突起部２９は、開口２６の端部に設けられる。複数の突起部２９は、半導体チップ２１０等の平行方向の位置を所定の位置に誘導する。複数の突起部２９を設けることにより、隣り合う突起部２９の間に、リフロー時に溶融したはんだの広がる領域を画定することができる。複数の突起部２９の断面には、半導体チップ２１０等を所定の位置に誘導するための傾斜部が設けられてよい。傾斜部については後述する。
図５Ｂは、第１トレイ冶具２０の上面図の一例を示す。第１トレイ冶具２０は、複数の載置部２１を有する。本例の第１トレイ冶具２０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部２１を有する。複数の載置部２１には、回路基板２２０に半導体チップ２１０等の部品を搭載するための開口２３が設けられている。本例の第１トレイ冶具２０の材料はカーボンであるが、これに限定されない。
図５Ｃは、複数の第１個別冶具２５が第１トレイ冶具２０に載置された状態を示す。本例では、１６個の第１個別冶具２５が第１トレイ冶具２０の載置部２１に載置されている。
第１個別冶具２５は、第１トレイ冶具２０により平行方向における位置が決定されている。第１個別冶具２５は、載置部２１の形状に沿って位置決めされている。第１個別冶具２５は、開口２３に嵌め込まれてよい。本例の第１個別冶具２５は、載置部２１に設けられた開口２３に沿って取り付けられている。
図５Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第１個別冶具２５を用いることにより、半導体チップ２１０および放熱ブロック２４０が回路基板２２０に搭載されている。また、半導体チップ２１０の下方には、はんだが設けられている。半導体チップ２１０用のはんだは、第１個別冶具２５を用いて搭載されてよい。
はんだ２３６は、金属配線板２３０を取り付けるために搭載される。本例のはんだ２３６は、第１個別冶具２５を用いて搭載される。
第１個別冶具２５は、位置決め用の形状として、辺２８ａ、辺２８ｂ、辺２８ｃおよび辺２８ｄを備える。本例の辺２８ａ～辺２８ｄで形成される矩形の領域によって、はんだ２３６を位置決する。半導体チップ２１０に対し、近位の辺２８ａと遠位の辺２８ｂ、遠位の辺２８ｃと近位の辺２８ｄは、それぞれ上面視において交差してよい。本例の第１個別冶具２５は、４つの辺２８ａ～辺２８ｄで位置決めしているがこれに限定されない。本例の辺２８ａ～辺２８ｄには、突起部２９が設けられていないが、突起部２９が設けられてもよい。また、辺２８ａ～辺２８ｄには、金属配線板２３０を所定の位置に誘導するための傾斜部が設けられてもよい。
図５Ｅは、半導体セル２００の組み立て時の上面図の一例である。図５Ｅに示すように、第１個別冶具２５は開口２６の端部に突起部２９を有さなくてもよい。上面視において、開口２６の３方の辺は線状であってよい。３辺にはそれぞれ、半導体チップ２１０を所定の位置に誘導するための傾斜部が設けられてもよい。第１個別冶具２５と半導体チップ２１０との間の接触は、突起部２９による点接触でも、辺による辺接触でもよい。第１個別冶具２５と半導体チップ２１０との間の接触は点接触と辺接触の組み合わせでもよい。
図６Ａは、第２個別冶具３５の上面図の一例を示す。本例の第２個別冶具３５の材料はカーボンであるが、これに限定されない。第２個別冶具３５は、１または複数の開口３６を有する。
開口３６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口３６は、金属配線板２３０や、金属配線板２３０用のはんだの形状に沿って設けられる。例えば、開口３６のパターンの角を金属配線板２３０の角に沿った形状とすることにより、金属配線板２３０の平行方向の位置を決定することができる。即ち、金属配線板２３０の形状は、平行方向の位置を決定しやすいように、角部などの位置合わせしやすい形状を含むことが好ましい。
本例の開口３６は、１つの開口で４つの金属配線板２３０に対応した形状を有する。開口３６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。
図６Ｂは、第２トレイ冶具３０の上面図の一例を示す。第２トレイ冶具３０は、複数の載置部３１を有する。本例の第２トレイ冶具３０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部３１を有する。複数の載置部３１には、回路基板２２０に金属配線板２３０等の部品を搭載するための開口３３が設けられている。本例の第２トレイ冶具３０の材料はカーボンであるが、これに限定されない。
図６Ｃは、複数の第２個別冶具３５が第２トレイ冶具３０に載置された状態を示す。本例では、１６個の第２個別冶具３５が第２トレイ冶具３０の載置部３１に載置されている。
第２個別冶具３５は、第２トレイ冶具３０により平行方向における位置が決定されている。第２個別冶具３５は、載置部３１の形状に沿って位置決めされている。第２個別冶具３５は、開口３３に嵌め込まれてよい。本例の第２個別冶具３５は、載置部３１に設けられた開口３３に沿って取り付けられている。
図６Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第２個別冶具３５を用いることにより、金属配線板２３０が回路基板２２０に搭載されている。本例の金属配線板２３０では、第２個別冶具３５により４つの接合部２３１が位置決めされている。また、金属配線板２３０は、辺２８ａ～辺２８ｄに加えて、辺２８ｄと辺２８ｅとの間の角部によっても位置決めされている。金属配線板２３０において、接合部２３５の近位の２辺が辺２８ａ，２８ｄにより、遠位の２辺が辺２８ｂ、２８ｃにより位置決めされてよい。なお、金属配線板２３０の取り付け用のはんだが第２個別冶具３５を用いて搭載されてもよい。
以上の通り、組立冶具セット１００では、複数の第１個別冶具２５を一括で搭載する第１トレイ冶具２０を有するので、第１個別冶具２５を載置するための動作回数が減る。第１トレイ冶具２０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。
同様に、組立冶具セット１００では、複数の第２個別冶具３５を一括で搭載する第２トレイ冶具３０を有するので、第２個別冶具３５を載置するための動作回数が減る。第２トレイ冶具３０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。
図７は、半導体セル２００の組立時の断面の拡大図である。回路基板２２０は、導電板２２１と、絶縁板２２２と、導電板２２３とを備える。
絶縁板２２２は、導電板２２１および導電板２２３に上下が挟まれて設けられている。回路基板２２０上には、第１個別冶具２５と第２個別冶具３５とが設けられている。
接触面２７は、第１個別冶具２５が回路基板２２０に載置された状態で、第１個別冶具２５が回路基板２２０と接触する面である。即ち、第１個別冶具２５は、回路基板２２０により、直交方向における位置が決定されている。
接触面３７は、第２個別冶具３５が第１個別冶具２５に載置された状態で、第１個別冶具２５が第２個別冶具３５と接触する面である。即ち、第２個別冶具３５は、第１個別冶具２５により、直交方向における位置が決定されている。
載置面２１２は、半導体チップ２１０が載置される回路基板２２０の上面である。載置面２１２は、回路基板２２０の上面に設けられてよい。半導体チップ２１０は、はんだを介して載置面２１２に搭載されてよい。
ギャップＧ１は、第１個別冶具２５が回路基板２２０に載置された状態で、第１トレイ冶具２０と第１個別冶具２５との間に設けられる直交方向の間隔である。ギャップＧ１を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１トレイ冶具２０と第１個別冶具２５との間の干渉を抑制することができる。なお、第１個別冶具２５を回路基板２２０へ搭載する前は、ギャップＧ１が設けられずに第１個別冶具２５が第１トレイ冶具２０上に載置されている。
ギャップＧ２は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第１個別冶具２５と第２トレイ冶具３０との間に設けられる直交方向の間隔である。ギャップＧ２を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１個別冶具２５と第２トレイ冶具３０との間の干渉を抑制することができる。ギャップＧ２を設けるために、載置用トレイ１０、第１トレイ冶具２０、第１個別冶具２５、第２トレイ冶具３０および回路基板２２０の厚み等の形状が互いに調整される。なお、第１個別冶具２５の端部の厚みｔは、ギャップＧ１およびギャップＧ２が得られるように決定される。
ギャップＧ３は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第２トレイ冶具３０と第２個別冶具３５との間に設けられる直交方向の間隔である。ギャップＧ３を設けることにより、回路基板２２０、第１個別冶具２５および第２個別冶具３５に変形が生じた場合であっても、第２トレイ冶具３０と第２個別冶具３５との間の干渉を抑制することができる。なお、第２個別冶具３５を第１個別冶具２５上へ搭載する前は、ギャップＧ３が設けられずに第２個別冶具３５が第２トレイ冶具３０上に載置されている。
位置決め間隔Ｐ１は、第１トレイ冶具２０により、第１個別冶具２５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ１を設けることにより、第１トレイ冶具２０を載置用トレイ１０上に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。第１トレイ冶具２０を載置用トレイ１０に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ１は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ１は、０．１ｍｍである。
位置決め間隔Ｐ２は、第１個別冶具２５により、半導体チップ２１０が位置決めされる方向の間隔を示す。位置決め間隔Ｐ２を設けることにより、半導体チップ２１０を回路基板２２０上に載置する際に、半導体チップ２１０が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ２は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ２は、０．１ｍｍである。
位置決め間隔Ｐ３は、第２トレイ冶具３０により、第２個別冶具３５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ３を設けることにより、第２トレイ冶具３０を第１トレイ冶具２０上に載置する際に、第２個別冶具３５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ３は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ３は、０．１ｍｍである。
傾斜部２４は、第１トレイ冶具２０の内壁が傾斜した部分である。傾斜部２４を設けることにより、第１個別冶具２５の位置決めが容易になる。傾斜部２４の角度および長さは、第１個別冶具２５の形状等に応じて適宜調整されてよい。また、傾斜部２４の角度および長さは、位置決め間隔Ｐ１に応じて調整されてもよい。
傾斜部３４は、第２トレイ冶具３０の内壁が傾斜した部分である。傾斜部３４を設けることにより、第２個別冶具３５の位置決めが容易になる。傾斜部３４の角度および長さは、第２個別冶具３５の形状等に応じて適宜調整されてよい。また、傾斜部３４の角度および長さは、位置決め間隔Ｐ３に応じて調整されてもよい。
傾斜部３８は、第１個別冶具２５の内壁が傾斜した部分である。傾斜部３８を設けることにより、回路基板２２０に搭載する部品の位置決めが容易になる。傾斜部３８の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。また、傾斜部３８の角度および長さは、位置決め間隔Ｐ２に応じて調整されてもよい。傾斜部３８は、第１個別冶具２５の突起部２９に設けられてよい。
傾斜部３９は、載置用トレイ１０において、載置部１１の内壁が傾斜した部分である。傾斜部３９を設けることにより、回路基板２２０の載置部１１への搭載および第１個別冶具２５の載置部１１への挿入が容易になる。傾斜部３９の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。
第１個別冶具２５の平行方向の位置は、第１トレイ冶具２０を基準に決定される。即ち、第１個別冶具２５の平行方向の位置は、回路基板２２０等の他の部品による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第１個別冶具２５を位置合わせすることができる。
第２個別冶具３５の平行方向の位置は、第２トレイ冶具３０を基準に決定される。即ち、第２個別冶具３５の平行方向の位置は、第１個別冶具２５による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第２個別冶具３５を位置合わせすることができる。
図８Ａは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５２０と、第２個別冶具５３０とを備える。
載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。
第１個別冶具５２０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５２０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５２０を載置する動作を１６回繰り返す必要がある。
第２個別冶具５３０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第２個別冶具５３０がそれぞれ別個に載置されている。したがって、１つの載置用トレイ５１０に対して、第２個別冶具５３０を載置する動作を１６回繰り返す必要がある。
例えば、半導体セルの取り数を増やす場合、冶具を載置するための総時間（Ｔ）が増加する。総時間（Ｔ）は、次式で示される。
Ｔ＝α×２×ｔ
αは、半導体セルの取り数である。ｔは、冶具１個を載置するためにかかる時間である。
Ｔ＝α×２×ｔ
αは、半導体セルの取り数である。ｔは、冶具１個を載置するためにかかる時間である。
手動で載置する場合、冶具１個を載置するためにかかる時間ｔが大きくなるので、総時間Ｔがさらに増加する。また、自動搭載の場合、ロボットアームによる冶具の破損の恐れがあり、カメラによる位置補正の時間も生じる。そして、カメラおよびシステム等の設備導入のためのコストが発生する。
図８Ｂは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。本例の組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５４０と、第１分割冶具５５０と、第２分割冶具５６０とを備える。
載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。
第１個別冶具５４０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５４０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５４０を載置する動作を１６回繰り返す必要がある。
第１分割冶具５５０は、１つの半導体セルに対して分割された構造を有する。本例の第１分割冶具５５０は、４つに分割されている。そのため、第１分割冶具５５０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第１分割冶具５５０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。
第２分割冶具５６０は、１つの半導体セルに対して分割された構造を有する。本例の第２分割冶具５６０は、４つに分割されている。そのため、第２分割冶具５６０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第２分割冶具５６０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・載置用トレイ、１１・・・載置部、１２・・・窪み、２０・・・第１トレイ冶具、２１・・・載置部、２２・・・ピン、２３・・・開口、２４・・・傾斜部、２５・・・第１個別冶具、２６・・・開口、２７・・・接触面、２８・・・辺、２９・・・突起部、３０・・・第２トレイ冶具、３１・・・載置部、３２・・・窪み、３３・・・開口、３４・・・傾斜部、３５・・・第２個別冶具、３６・・・開口、３７・・・接触面、３８・・・傾斜部、３９・・・傾斜部、１００・・・組立冶具セット、２００・・・半導体セル、２１０・・・半導体チップ、２１２・・・載置面、２２０・・・回路基板、２２１・・・導電板、２２２・・・絶縁板、２２３・・・導電板、２３０・・・金属配線板、２３１・・・接合部、２３２・・・脚部、２３３・・・連結部、２３４・・・脚部、２３５・・・接合部、２３６・・・はんだ、２３７・・・はんだ、２３８・・・はんだ、２４０・・・放熱ブロック、３００・・・半導体モジュール、３１０・・・筐体、３１１・・・側壁、３１２・・・側壁、３１３・・・主端子、３２０・・・放熱板、５１０・・・載置用トレイ、５２０・・・第１個別冶具、５３０・・・第２個別冶具、５４０・・・第１個別冶具、５５０・・・第１分割冶具、５６０・・・第２分割冶具、５００・・・組立冶具セット
Claims (10)
- 半導体チップを有する半導体モジュールの製造方法であって、
載置用トレイに複数の回路基板を載置する段階と、
複数の第１個別冶具を第１トレイ冶具上に載置する段階と、
前記載置用トレイ上に前記第１トレイ冶具を載置することにより、前記複数の第１個別冶具を前記複数の回路基板に載置する段階と、
前記複数の第１個別冶具により、前記半導体チップの載置面に平行な平行方向における位置を決定して、前記複数の回路基板のそれぞれに半導体チップを搭載する段階と
を備える製造方法。 - 前記複数の第１個別冶具は、前記第１トレイ冶具により、前記平行方向における位置が決定されている
請求項１に記載の製造方法。 - 前記半導体チップを搭載する段階において、前記複数の第１個別冶具は、前記複数の回路基板により、前記半導体チップの載置面と直交する直交方向における位置が決定されている
請求項１または２に記載の製造方法。 - 前記第１トレイ冶具上に、複数の第２個別冶具が載置された第２トレイ冶具を載置する段階と、
前記複数の第２個別冶具により、前記平行方向における位置を決定して、複数の前記半導体チップのそれぞれに金属配線板を搭載する段階と
をさらに備える
請求項１から３のいずれか一項に記載の製造方法。 - 前記複数の第２個別冶具は、前記第２トレイ冶具により、前記平行方向における位置が決定されている
請求項４に記載の製造方法。 - 前記金属配線板を搭載する段階において、前記複数の第２個別冶具は、前記複数の第１個別冶具により、前記半導体チップの載置面と直交する直交方向における位置が決定されている
請求項４または５に記載の製造方法。 - 半導体チップを有する半導体モジュールの組立冶具セットであって、
複数の回路基板を載置するための載置用トレイと、
前記載置用トレイにより、前記半導体チップの載置面に平行な平行方向における位置が決定された第１トレイ冶具と、
前記第１トレイ冶具上に載置された、前記複数の回路基板のそれぞれに前記半導体チップを搭載するための複数の第１個別冶具であって、前記第１トレイ冶具により前記平行方向における位置が決定された複数の第１個別冶具と
を備える組立冶具セット。 - 前記第１トレイ冶具により前記平行方向における位置が決定された第２トレイ冶具と、
前記第２トレイ冶具上に載置された、複数の前記半導体チップのそれぞれに金属配線板を搭載するための複数の第２個別冶具であって、前記第２トレイ冶具により前記平行方向における位置が決定された複数の第２個別冶具と
をさらに備える
請求項７に記載の組立冶具セット。 - 前記第１トレイ冶具は、位置決め用の複数のピンを有し、
前記載置用トレイおよび前記第２トレイ冶具は、前記複数のピンを受け入れるための複数の窪みを有する
請求項８に記載の組立冶具セット。 - 前記複数の第１個別冶具は、前記半導体チップを誘導するための傾斜部を有する
請求項７から９のいずれか一項に記載の組立冶具セット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019049861A JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
| CN202010078985.5A CN111710610A (zh) | 2019-03-18 | 2020-02-03 | 半导体模块的制造方法和组装治具套件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019049861A JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020155457A JP2020155457A (ja) | 2020-09-24 |
| JP7255254B2 true JP7255254B2 (ja) | 2023-04-11 |
Family
ID=72536192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019049861A Active JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7255254B2 (ja) |
| CN (1) | CN111710610A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088008A (ja) | 2007-09-27 | 2009-04-23 | Mitsubishi Electric Corp | 半導体装置製造用治具、半導体装置の製造方法 |
| JP2015170731A (ja) | 2014-03-07 | 2015-09-28 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法、位置決め治具 |
| JP2018098255A (ja) | 2016-12-08 | 2018-06-21 | 新電元工業株式会社 | リフロー治具、およびリフロー治具を用いた電子装置の製造方法 |
-
2019
- 2019-03-18 JP JP2019049861A patent/JP7255254B2/ja active Active
-
2020
- 2020-02-03 CN CN202010078985.5A patent/CN111710610A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088008A (ja) | 2007-09-27 | 2009-04-23 | Mitsubishi Electric Corp | 半導体装置製造用治具、半導体装置の製造方法 |
| JP2015170731A (ja) | 2014-03-07 | 2015-09-28 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法、位置決め治具 |
| JP2018098255A (ja) | 2016-12-08 | 2018-06-21 | 新電元工業株式会社 | リフロー治具、およびリフロー治具を用いた電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020155457A (ja) | 2020-09-24 |
| CN111710610A (zh) | 2020-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5696780B2 (ja) | 半導体装置およびその製造方法 | |
| US10028400B2 (en) | Semiconductor device | |
| JP5853525B2 (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
| CN108695177B (zh) | 半导体装置及其制造方法 | |
| EP2577726B1 (en) | Stacked interposer leadframes | |
| JP7334464B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および段差冶具 | |
| US20080191325A1 (en) | Semiconductor device and packaging structure therefor | |
| US11935774B2 (en) | Assembly jig set and manufacturing method of semiconductor module | |
| EP3267477B1 (en) | Semiconductor module | |
| CN113284857A (zh) | 用于半导体封装件的外壳及相关方法 | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| JP7255254B2 (ja) | 半導体モジュールの製造方法および組立冶具セット | |
| US9318423B2 (en) | Leadless package type power semiconductor module | |
| KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
| JP7156172B2 (ja) | 半導体装置 | |
| JP6063835B2 (ja) | 半導体チップの実装方法、半導体装置、及び実装治具 | |
| US20240055331A1 (en) | Small outline transistor with thermal flat lead | |
| JP7267869B2 (ja) | パワーモジュール及びその製造方法 | |
| US20220077103A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2023179843A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2024076763A (ja) | 電子装置及び電子装置の製造方法 | |
| JP2023124230A (ja) | 電力用半導体装置 | |
| CN117012743A (zh) | 电子器件组件 | |
| JP2013161996A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7255254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |