JP7254639B2 - Element manufacturing method - Google Patents

Element manufacturing method Download PDF

Info

Publication number
JP7254639B2
JP7254639B2 JP2019113773A JP2019113773A JP7254639B2 JP 7254639 B2 JP7254639 B2 JP 7254639B2 JP 2019113773 A JP2019113773 A JP 2019113773A JP 2019113773 A JP2019113773 A JP 2019113773A JP 7254639 B2 JP7254639 B2 JP 7254639B2
Authority
JP
Japan
Prior art keywords
wafer
mask
region
etched
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019113773A
Other languages
Japanese (ja)
Other versions
JP2020184601A5 (en
JP2020184601A (en
Inventor
文正 堀切
昇 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to US17/605,834 priority Critical patent/US11393693B2/en
Priority to PCT/JP2020/011151 priority patent/WO2020217768A1/en
Priority to CN202080030627.5A priority patent/CN113728418A/en
Priority to TW109112913A priority patent/TWI837342B/en
Publication of JP2020184601A publication Critical patent/JP2020184601A/en
Publication of JP2020184601A5 publication Critical patent/JP2020184601A5/en
Application granted granted Critical
Publication of JP7254639B2 publication Critical patent/JP7254639B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、構造体の製造方法および中間構造体に関する。 The present invention relates to a structure manufacturing method and an intermediate structure.

窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物は、発光素子、トランジスタ等の半導体装置を製造するための材料として用いられている。 Group III nitrides such as gallium nitride (GaN) are used as materials for manufacturing semiconductor devices such as light emitting elements and transistors.

ＧａＮ等のＩＩＩ族窒化物に各種構造を形成するためのエッチング技術として、光電気化学（ＰＥＣ）エッチングが提案されている（例えば非特許文献１参照）。ＰＥＣエッチングは、一般的なドライエッチングと比べてダメージが少ないウェットエッチングであり、また、中性粒子ビームエッチング（例えば非特許文献２参照）、アトミックレイヤーエッチング（例えば非特許文献３参照）等のダメージの少ない特殊なドライエッチングと比べて装置が簡便である点で好ましい。 Photoelectrochemical (PEC) etching has been proposed as an etching technique for forming various structures in group III nitrides such as GaN (see, for example, Non-Patent Document 1). PEC etching is wet etching that causes less damage than general dry etching, and also neutral particle beam etching (see, for example, Non-Patent Document 2), atomic layer etching (see, for example, Non-Patent Document 3), etc. It is preferable in that the apparatus is simpler than the special dry etching with less .

J. Murata et al., “Photo-electrochemical etching of free-standing GaN wafer surfaces grown by hydride vapor phase epitaxy”, Electrochimica Acta 171 (2015) 89-95J. Murata et al., “Photo-electrochemical etching of free-standing GaN wafer surfaces grown by hydride vapor phase epitaxy”, Electrochimica Acta 171 (2015) 89-95 S. Samukawa, JJAP, 45(2006)2395.S. Samukawa, JJAP, 45 (2006) 2395. T. Faraz, ECS J. Solid Stat. Scie.&Technol., 4, N5023 (2015).T. Faraz, ECS J. Solid Stat. Scie.&Technol., 4, N5023 (2015).

本発明の一目的は、ＩＩＩ族窒化物に対するＰＥＣエッチングを良好に進行させるための技術を提供することである。 It is an object of the present invention to provide a technique for making the PEC etch of Group III nitrides proceed well.

本発明の一態様によれば、
導電性のＩＩＩ族窒化物で構成された被エッチング面を有し、前記被エッチング面上に被エッチング領域が配置されたエッチング対象物、および、前記エッチング対象物の、前記被エッチング領域と電気的に接続された導電性領域の表面の少なくとも一部と接触するように設けられた導電性部材、を備える処理対象物を準備する工程と、
前記処理対象物が、電子を受け取る酸化剤を含むアルカリ性または酸性のエッチング液に浸漬され、前記被エッチング領域および前記導電性部材が、前記エッチング液と接触した状態で、前記被エッチング面に、前記エッチング液を介して紫外光を照射することにより、前記被エッチング領域を構成する前記ＩＩＩ族窒化物をエッチングする工程と、
を有し、
前記被エッチング領域を画定する縁は、前記導電性部材の縁のみによって構成されてはいない、構造体の製造方法
が提供される。 According to one aspect of the invention,
An etching target having an etching target surface made of a conductive group III nitride and having an etching target region disposed on the etching target surface, and an etching target electrically connected to the etching target region providing a workpiece comprising a conductive member provided in contact with at least a portion of the surface of the conductive region connected to;
The object to be processed is immersed in an alkaline or acidic etchant containing an oxidizing agent that accepts electrons, and the region to be etched and the conductive member are in contact with the etchant. a step of etching the group III nitride constituting the region to be etched by irradiating ultraviolet light through an etchant;
has
A method of manufacturing a structure is provided, wherein the edge defining the etched area is not constituted solely by the edge of the conductive member.

本発明の他の態様によれば、
導電性のＩＩＩ族窒化物で構成された被エッチング面を有し、前記被エッチング面上に被エッチング領域が配置されたエッチング対象物と、
前記エッチング対象物の、前記被エッチング領域と電気的に接続された導電性領域の表面の少なくとも一部と接触するように設けられた導電性部材と、
を備え、
電子を受け取る酸化剤を含むアルカリ性または酸性のエッチング液に、前記被エッチング領域および前記導電性部材が接触した状態で浸漬され、
前記被エッチング領域を画定する縁は、前記導電性部材の縁のみによって構成されてはいない、中間構造体
が提供される。 According to another aspect of the invention,
an etching target having a surface to be etched made of a conductive group III nitride, the etching target having a region to be etched disposed on the surface to be etched;
a conductive member provided to contact at least part of a surface of a conductive region electrically connected to the region to be etched of the object to be etched;
with
immersing the region to be etched and the conductive member in contact with an alkaline or acidic etching solution containing an oxidant that accepts electrons;
An intermediate structure is provided, wherein the edge defining the etched area is not constituted solely by the edge of the conductive member.

ＩＩＩ族窒化物に対するＰＥＣエッチングを良好に進行させるための技術が提供される。 Techniques are provided for successful PEC etching of Group III-nitrides.

図１（ａ）は、本発明の第１実施形態による処理対象物を例示する概略断面図であり、図１（ｂ）は、第１実施形態によるエッチング対象物の一例を示す概略断面図であり、図１（ｃ）は、第１実施形態によるＰＥＣエッチング工程を例示する、ＰＥＣエッチング装置の概略図である。FIG. 1(a) is a schematic cross-sectional view illustrating an object to be processed according to the first embodiment of the present invention, and FIG. 1(b) is a schematic cross-sectional view showing an example of the object to be etched according to the first embodiment. FIG. 1(c) is a schematic diagram of a PEC etching apparatus illustrating the PEC etching process according to the first embodiment. 図２（ａ）～図２（ｃ）は、カソードパッドの形成方法の第１例を示す概略断面図である。2(a) to 2(c) are schematic cross-sectional views showing a first example of a method of forming a cathode pad. 図３（ａ）～図３（ｃ）は、カソードパッドの形成方法の第２例を示す概略断面図である。3(a) to 3(c) are schematic cross-sectional views showing a second example of the method of forming the cathode pad. 図４（ａ）～図４（ｆ）は、第１実施形態のＰＥＣエッチングに係る実験例の第１～第６の処理対象物を示す写真である。FIGS. 4(a) to 4(f) are photographs showing first to sixth objects to be processed in experimental examples relating to the PEC etching of the first embodiment. 図５（ａ）および図５（ｂ）は、実験例におけるＰＥＣエッチングの結果を示すグラフである。5(a) and 5(b) are graphs showing the results of PEC etching in the experimental example. 図６（ａ）は、第２実施形態による構造体を例示する概略断面図であり、図１（ｂ）は、第２実施形態によるエッチング対象物の一例を示す概略断面図である。FIG. 6A is a schematic cross-sectional view illustrating a structure according to the second embodiment, and FIG. 1B is a schematic cross-sectional view illustrating an example of an etching target according to the second embodiment. 図７（ａ）および図７（ｂ）は、それぞれ、第２実施形態による処理対象物を例示する概略断面図および概略平面図であり、図７（ｃ）は、第２実施形態によるＰＥＣエッチング工程を例示する、ＰＥＣエッチング装置の概略図である。7(a) and 7(b) are respectively a schematic cross-sectional view and a schematic plan view illustrating an object to be processed according to the second embodiment, and FIG. 7(c) is a PEC etching according to the second embodiment. 1 is a schematic diagram of a PEC etching apparatus, illustrating the process; FIG. 図８（ａ）および図８（ｂ）は、カソードパッドを、エッチング対象物の外周に沿って配置した例を示す、処理対象物の概略平面図である。FIGS. 8(a) and 8(b) are schematic plan views of an object to be processed, showing an example in which cathode pads are arranged along the periphery of the object to be etched. 図９は、導電性の基板を有するエッチング対象物にカソードパッドを設ける態様を概念的に例示する概略断面図である。FIG. 9 is a schematic cross-sectional view conceptually illustrating a mode of providing a cathode pad on an etching target having a conductive substrate. 図１０（ａ）～図１０（ｄ）は、予備実験における、処理対象物を示す概略断面図である。10(a) to 10(d) are schematic cross-sectional views showing objects to be processed in preliminary experiments. 図１１は、予備実験におけるＰＥＣエッチングの結果を示すグラフである。FIG. 11 is a graph showing the results of PEC etching in preliminary experiments. 図１２（ａ）および図１２（ｂ）は、カソードパッドの縁が、被エッチング領域を画定するマスクの縁となるように、カソードパッドが配置されている態様を例示する、概略的な断面図および平面図である。Figures 12(a) and 12(b) are schematic cross-sectional views illustrating the manner in which the cathode pads are positioned such that the edges of the cathode pads are the edges of the mask that define the areas to be etched; and a plan view. 図１３（ａ）および図１３（ｂ）は、非導電性マスクの縁が、被エッチング領域を画定するマスクの縁となるように、非導電性マスクおよびカソードパッドが配置されている態様を例示する、概略的な断面図および平面図である。Figures 13(a) and 13(b) illustrate embodiments in which the non-conductive mask and cathode pad are positioned such that the edges of the non-conductive mask are the edges of the mask that define the areas to be etched. 1A and 1B are schematic cross-sectional and plan views. 図１４は、Ｔｉマスクを用いたＰＥＣエッチングの結果を示す写真である。FIG. 14 is a photograph showing the results of PEC etching using a Ti mask. 図１５（ａ）は、非導電性マスクおよびカソードパッドが形成された処理対象物を示す写真であり、図１５（ｂ）および図１５（ｃ）は、図１５（ａ）の右上の円内に示す領域の一部を拡大した写真である。FIG. 15(a) is a photograph showing an object to be processed on which a non-conductive mask and a cathode pad are formed, and FIGS. 15(b) and 15(c) are the 2 is an enlarged photograph of a part of the region shown in FIG.

＜第１実施形態＞
本発明の第１実施形態による、構造体の製造方法について説明する。本製造方法は、当該構造体の材料となるエッチング対象物１０（以下、ウエハ１０ともいう）に対する、光電気化学（ＰＥＣ）エッチングを用いたエッチング工程（以下、ＰＥＣエッチング工程ともいう）を有する。ＰＥＣエッチングを、以下単に、エッチングともいう。 <First embodiment>
A method for manufacturing a structure according to the first embodiment of the present invention will be described. This manufacturing method includes an etching process using photoelectrochemical (PEC) etching (hereinafter also referred to as a PEC etching process) for an etching target 10 (hereinafter also referred to as a wafer 10) that is the material of the structure. The PEC etching is hereinafter simply referred to as etching.

ウエハ１０は、基板１１と、基板１１上に形成されたＩＩＩ族窒化物層１２（以下、エピ層１２ともいう）と、を有する（図１（ａ）参照）。エピ層１２の上面が、エッチングされるべき被エッチング面２０を構成する。被エッチング面２０は、導電性のＩＩＩ族窒化物で構成されている。被エッチング面２０上に、エッチングされるべき被エッチング領域２１が配置されている。 A wafer 10 has a substrate 11 and a group III nitride layer 12 (hereinafter also referred to as an epilayer 12) formed on the substrate 11 (see FIG. 1(a)). The top surface of the epilayer 12 constitutes an etched surface 20 to be etched. The etched surface 20 is composed of a conductive III-nitride. An etched region 21 to be etched is arranged on the etched surface 20 .

ＰＥＣエッチング処理の対象物、つまり、エッチング液２０１に浸漬される（接触する）対象物を、処理対象物１００と称する。処理対象物１００は、最終的な構造体を得るための、中間段階の構造体（中間構造体）として捉えることができる。処理対象物１００は、少なくともウエハ１０を有し、さらに、ＰＥＣエッチング処理に要する部材として、マスク５０等を有してよい。マスク５０は、ウエハ１０の被エッチング面２０上に、被エッチング領域２１が開口したパターンで、形成されている。つまり、マスク５０は、被エッチング領域２１を画定する位置に配置されている。 An object to be subjected to PEC etching processing, that is, an object to be immersed in (contacted with) the etching solution 201 is referred to as a processing object 100 . The processing object 100 can be regarded as an intermediate stage structure (intermediate structure) for obtaining a final structure. The processing object 100 has at least the wafer 10, and may further have a mask 50 or the like as a member required for the PEC etching process. The mask 50 is formed on the etching target surface 20 of the wafer 10 in a pattern in which the etching target regions 21 are opened. That is, the mask 50 is arranged at a position that defines the etched region 21 .

本実施形態による、構造体の製造方法の詳細について説明する前に、まず、予備的な検討のために行った実験（以下、予備実験ともいう）について説明する。予備実験では、処理対象物１００の構造、配置等を変化させることにより、ＰＥＣエッチングの進行状態がどのように変化するかを検討した。ＰＥＣエッチング工程の詳細（図１（ｃ）参照）、および、ＰＥＣエッチングの機構の詳細（（化１）～（化７）参照）については、後述する。 Before describing the details of the structure manufacturing method according to the present embodiment, first, an experiment (hereinafter also referred to as a preliminary experiment) conducted for preliminary examination will be described. In preliminary experiments, it was examined how the progress of PEC etching would change by changing the structure, arrangement, etc. of the object 100 to be processed. Details of the PEC etching process (see FIG. 1(c)) and details of the PEC etching mechanism (see (Chem. 1) to (Chem. 7)) will be described later.

図１０（ａ）～図１０（ｄ）は、予備実験における、処理対象物１００を示す概略断面図である。予備実験では、容器２１０に収容されたエッチング液２０１に処理対象物１００を浸漬した状態で、ＰＥＣエッチングを行った。 10(a) to 10(d) are schematic cross-sectional views showing the processing object 100 in preliminary experiments. In a preliminary experiment, PEC etching was performed with the processing object 100 immersed in the etchant 201 contained in the container 210 .

エッチング液２０１としては、０．１Ｍのリン酸（Ｈ３ＰＯ４）水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合した酸性のものを用いた。被エッチング面２０上に、エッチング液２０１を介して紫外（ＵＶ）光２２１を照射した。ＵＶ光２２１の照射波長は２６０ｎｍとし、照射強度（Ｉ）は４ｍＷ／ｃｍ２とした。被エッチング面２０からエッチング液２０１の上面２０２までの距離Ｌ（ｄｅｌｅｃｔｒｏｌｙｔｅ）は、５ｍｍとした。マスク５０は、非導電性材料である酸化シリコン（ＳｉＯ２）で形成した。 As the etchant 201, an acidic solution obtained by mixing 0.1M phosphoric acid (H 3 PO 4 ) aqueous solution and 0.05M K 2 S 2 O 8 aqueous solution at a ratio of 1:1 was used. The surface 20 to be etched was irradiated with ultraviolet (UV) light 221 through an etchant 201 . The irradiation wavelength of the UV light 221 was set to 260 nm, and the irradiation intensity (I) was set to 4 mW/cm 2 . A distance L (d electron ) from the surface to be etched 20 to the upper surface 202 of the etchant 201 was set to 5 mm. The mask 50 was made of silicon oxide (SiO 2 ), which is a non-conductive material.

図１０（ａ）～図１０（ｄ）は、それぞれ、第１～第４予備実験の状況を示す。第１、第２および第４予備実験では、ウエハ１０の基板１１として、ｎ型導電性の窒化ガリウム（ＧａＮ）基板を用いた。第３予備実験では、ウエハ１０の基板１１として、半絶縁性のサファイア基板を用いた。ここで、「導電性」とは、例えば、比抵抗が１０５Ωｃｍ未満である状態をいい、「半絶縁性」とは、例えば、比抵抗が１０５Ωｃｍ以上である状態をいう。第１～第４予備実験のいずれも、エピ層１２として、基板１１上にｎ型導電性のＧａＮ層を成長させた。 FIGS. 10(a) to 10(d) show the conditions of the first to fourth preliminary experiments, respectively. In the first, second and fourth preliminary experiments, an n-type conductive gallium nitride (GaN) substrate was used as the substrate 11 of the wafer 10 . In the third preliminary experiment, a semi-insulating sapphire substrate was used as the substrate 11 of the wafer 10 . Here, "conductivity" means, for example, a state in which the specific resistance is less than 10 5 Ωcm, and "semi-insulating" means, for example, a state in which the specific resistance is 10 5 Ωcm or more. In each of the first to fourth preliminary experiments, an n-type conductive GaN layer was grown on the substrate 11 as the epitaxial layer 12 .

エピ層１２の上面である被エッチング面２０のうち、エッチング液２０１に露出した部分として、被エッチング領域２１が画定されている。被エッチング領域２１は、後述のように、ＰＥＣエッチングのアノードとして機能すると考えられる。 A region 21 to be etched is defined as a portion exposed to the etchant 201 on the surface 20 to be etched, which is the upper surface of the epitaxial layer 12 . The etched region 21 is considered to function as an anode for PEC etching, as described below.

被エッチング領域２１と電気的に接続された、処理対象物１００の導電性領域の表面のうち、エッチング液２０１に露出した部分は、後述のように、ＰＥＣエッチングのカソードとして機能しうると考えられる。ＰＥＣエッチングのカソードとして機能しうる領域を、以下、カソード領域４０という。カソード領域４０を、図１０（ａ）～図１０（ｄ）において太線で示す。なお、カソード領域４０を太線で示すことは、後述の図１（ａ）および図９でも同様である。 Of the surface of the conductive region of the processing object 100 electrically connected to the etched region 21, the portion exposed to the etchant 201 is considered to function as a cathode for PEC etching as described later. . A region that can function as a cathode for PEC etching is hereinafter referred to as a cathode region 40 . Cathode region 40 is shown in bold in FIGS. 10(a)-10(d). It should be noted that the cathode region 40 is also indicated by a thick line in FIGS. 1A and 9, which will be described later.

図１０（ａ）を参照する。第１予備実験では、導電性ＧａＮ基板１１の底面がエッチング液２０１に露出する態様で、処理対象物１００を支持部材（スペーサ）２４０上に配置した。第１予備実験では、基板１１およびエピ層１２の側面と、基板１１の底面とが、カソード領域４０を構成する。 Please refer to FIG. In the first preliminary experiment, the object 100 to be processed was placed on the support member (spacer) 240 in such a manner that the bottom surface of the conductive GaN substrate 11 was exposed to the etchant 201 . In a first preliminary experiment, the side surfaces of substrate 11 and epilayer 12 and the bottom surface of substrate 11 constitute cathode region 40 .

図１０（ｂ）を参照する。第２予備実験では、導電性ＧａＮ基板１１の底面がエッチング液２０１に露出しない態様で、処理対象物１００を容器２１０の底面上に配置した。第２予備実験では、基板１１およびエピ層１２の側面が、カソード領域４０を構成する。 See FIG. 10(b). In the second preliminary experiment, the object 100 to be processed was placed on the bottom surface of the container 210 in such a manner that the bottom surface of the conductive GaN substrate 11 was not exposed to the etchant 201 . In a second preliminary experiment, the sides of substrate 11 and epilayer 12 constitute cathode region 40 .

図１０（ｃ）を参照する。第３予備実験では、第２予備実験と同様に、処理対象物１００を容器２１０の底面上に配置した。第３予備実験では、半絶縁性サファイア基板１１を用いているため、基板１１の表面はエッチング液２０１に露出していてもカソード領域４０とならず、エピ層１２の側面のみが、カソード領域４０を構成する。 See FIG. 10(c). In the third preliminary experiment, the processing object 100 was arranged on the bottom surface of the container 210 as in the second preliminary experiment. In the third preliminary experiment, since the semi-insulating sapphire substrate 11 was used, the surface of the substrate 11 did not become the cathode region 40 even though it was exposed to the etchant 201, and only the side surface of the epitaxial layer 12 became the cathode region 40. configure.

図１０（ｄ）を参照する。第４予備実験では、第２予備実験と同様に、処理対象物１００を容器２１０の底面上に配置した。第４予備実験の処理対象物１００は、ウエハ１０およびマスク５０に加え、レジストコート６０を有する。レジストコート６０は、ウエハ１０の側面、つまり基板１１およびエピ層１２の側面と、ウエハ１０の底面、つまり基板１１の底面と、を覆うように形成されている。なお、アルカリ性のエッチング液２０１を用いるとレジストコート６０が剥離してしまうため、本予備実験では、酸性のエッチング液２０１を用いている。 See FIG. 10(d). In the fourth preliminary experiment, the processing object 100 was arranged on the bottom surface of the container 210 as in the second preliminary experiment. The processing object 100 of the fourth preliminary experiment has a resist coat 60 in addition to the wafer 10 and mask 50 . The resist coat 60 is formed so as to cover the side surface of the wafer 10 , that is, the side surface of the substrate 11 and epitaxial layer 12 , and the bottom surface of the wafer 10 , that is, the bottom surface of the substrate 11 . Since the resist coat 60 is peeled off when the alkaline etching liquid 201 is used, the acid etching liquid 201 is used in this preliminary experiment.

第４予備実験では、第１および第２予備実験と同様に、導電性ＧａＮ基板１１を用いているが、レジストコート６０が形成されているために、基板１１およびエピ層１２の側面と、基板１１の底面とが、いずれもエッチング液２０１に露出しない。このため、第４予備実験では、カソード領域４０が存在しない。 In the fourth preliminary experiment, as in the first and second preliminary experiments, the conductive GaN substrate 11 was used. 11 are not exposed to the etchant 201 . Therefore, the cathode region 40 does not exist in the fourth preliminary experiment.

第１、第２および第４予備実験では、６ｍｍ角で厚さが０．４ｍｍのＧａＮ基板１１を用い、ＧａＮ基板１１上に、エピ層１２として、ｎ型不純物濃度が１×１０１６／ｃｍ３であり厚さが１０μｍのＧａＮ層（ｎ－ＧａＮ）を形成した。第１、第２および第４予備実験のそれぞれにおけるカソード領域４０の面積は、０．４５６ｃｍ２、０．０９６ｃｍ２、および、０ｃｍ２となる。なおここで、エピ層１２はＧａＮ基板１１と比べて非常に薄いため、近似的に、エピ層１２の側面によるカソード領域４０の面積を０としている。第３予備実験では、６ｍｍ角で厚さが０．４ｍｍのサファイア基板１１を用い、サファイア基板１１上に、エピ層１２として、不純物が添加されない厚さ３μｍのＧａＮ層（ｕｎ－ＧａＮ）と、ｎ型不純物濃度が１．２×１０１６／ｃｍ３であり厚さが２μｍのＧａＮ層（ｎ－ＧａＮ）と、の積層を形成した（後述の図１（ｂ）に示す構造と同様）。第３予備実験におけるカソード領域４０の面積は、０．０００４８ｃｍ２（エピ層１２のうち、導電性部分であるｎ－ＧａＮの側面の面積）となる。 In the first, second and fourth preliminary experiments, a GaN substrate 11 having a size of 6 mm square and a thickness of 0.4 mm was used. 3 and a thickness of 10 μm, a GaN layer (n-GaN) was formed. The areas of the cathode region 40 in the first, second and fourth preliminary experiments are 0.456 cm 2 , 0.096 cm 2 and 0 cm 2 respectively. Here, since the epitaxial layer 12 is much thinner than the GaN substrate 11, the area of the cathode region 40 by the side surface of the epitaxial layer 12 is approximately zero. In the third preliminary experiment, a sapphire substrate 11 having a size of 6 mm square and a thickness of 0.4 mm was used. On the sapphire substrate 11, as an epilayer 12, a GaN layer (un-GaN) having a thickness of 3 μm to which impurities were not added, A GaN layer (n-GaN) having an n-type impurity concentration of 1.2×10 16 /cm 3 and a thickness of 2 μm was stacked (similar to the structure shown in FIG. 1B described later). The area of the cathode region 40 in the third preliminary experiment was 0.00048 cm 2 (the area of the side surface of n-GaN, which is the conductive portion of the epitaxial layer 12).

エッチング液２０１を介した被エッチング面２０上へのＵＶ光２２１の照射により、硫酸イオンラジカル（ＳＯ４ －＊ラジカル）を生成させることができる。ＳＯ４ －＊ラジカルは、エッチング液２０１中で、被エッチング面２０からある程度下方まで広がって存在すると推測される。カソード領域４０（ＰＥＣエッチングのカソードとして機能しうる領域）のうち、ＳＯ４ －＊ラジカルが存在する領域が、実効的にカソードとして機能する領域（実効的なカソード領域）になると考えられる。 By irradiating the surface to be etched 20 with UV light 221 through the etchant 201, sulfate ion radicals (SO 4 −* radicals) can be generated. It is presumed that the SO 4 −* radicals exist in the etchant 201, spreading from the surface 20 to be etched to some extent below. Of the cathode region 40 (region that can function as a cathode for PEC etching), the region where SO 4 −* radicals are present is considered to be the region that effectively functions as a cathode (effective cathode region).

第１および第２予備実験において、エピ層１２の側面および基板１１の側面は、実効的なカソード領域であると考えられる。また、第３予備実験において、エピ層１２の側面は、実効的なカソード領域であると考えられる。ただし、第１予備実験において、ＳＯ４ －＊ラジカルは、基板１１の底面中心近傍までは到達せずに、基板１１の底面の外周部に存在すると推測される。つまり、第１予備実験において、基板１１の底面における実効的なカソード領域は、基板１１の底面の外周部であると推測される。以下の図１１に示す結果を踏まえると、第１予備実験では、基板１１の底面の、幅０．４ｍｍ程度の外周部が、実効的なカソード領域であると考えられる。第１予備実験における実効的なカソード領域の面積は、０．１９２ｃｍ２と見積もられる。第２～第４予備実験における実効的なカソード領域の面積は、それぞれ、上記のカソード領域４０の面積と等しく、０．０９６ｃｍ２、０．０００４８ｃｍ２、および、０ｃｍ２となる。 In the first and second preliminary experiments, the sides of epilayer 12 and the sides of substrate 11 are considered to be effective cathode regions. Also, in the third preliminary experiment, the sides of the epilayer 12 are considered to be the effective cathode regions. However, in the first preliminary experiment, it is presumed that the SO 4 −* radicals do not reach the vicinity of the center of the bottom surface of the substrate 11 and exist at the periphery of the bottom surface of the substrate 11 . That is, in the first preliminary experiment, the effective cathode region on the bottom surface of the substrate 11 is presumed to be the peripheral portion of the bottom surface of the substrate 11 . Based on the results shown in FIG. 11 below, in the first preliminary experiment, the outer peripheral portion of the bottom surface of the substrate 11 with a width of about 0.4 mm is considered to be the effective cathode region. The effective cathode area in the first preliminary experiment is estimated to be 0.192 cm 2 . The effective areas of the cathode regions in the second to fourth preliminary experiments are 0.096 cm 2 , 0.00048 cm 2 and 0 cm 2 , respectively, which are equal to the area of the cathode region 40 described above.

図１１は、予備実験におけるＰＥＣエッチングの結果を示すグラフである。横軸が、実効的なカソード領域の面積（Ｃａｔｈｏｄｅ ａｒｅａ）を示し、縦軸が、エッチングレートを示す。第１予備実験の結果を「ｗｉｔｈ ｓｐａｃｅｒ」と示し、第２予備実験の結果を「ｗ／ｏ ｓｐａｃｅｒ」と示し、第３予備実験の結果を「ｏｎ ＳＡＰ」と示し、第４予備実験の結果を「Ｓｉｄｅ＆ｂａｃｋ ｒｅｓｉｓｔ ｃｏａｔ」と示す。 FIG. 11 is a graph showing the results of PEC etching in preliminary experiments. The horizontal axis indicates the effective area of the cathode region (Cathode area), and the vertical axis indicates the etching rate. The results of the first preliminary experiment are indicated as "with spacer", the results of the second preliminary experiment are indicated as "w/o spacer", the results of the third preliminary experiment are indicated as "on SAP", and the results of the fourth preliminary experiment are indicated. is indicated as "Side & back resist coat".

この結果より、実効的なカソード領域の面積が広いほど、エッチングレートが高いことがわかる。またこのことから、アノードである被エッチング領域２１のＰＥＣエッチングを良好に進行させるには、電気的なバランスを向上させるために、実効的なカソード領域の面積を広くすること、したがって、カソードとして機能しうる領域であるカソード領域４０を広く設けておくこと、が好ましいと考えられる。 From this result, it can be seen that the larger the effective area of the cathode region, the higher the etching rate. In addition, from this, in order to make the PEC etching of the etched region 21, which is the anode, proceed satisfactorily, it is necessary to widen the effective area of the cathode region in order to improve the electrical balance. It is considered preferable to provide a wide cathode region 40, which is a region where the

第１および第２予備実験では、導電性の基板１１を用いることで、基板１１の側面または底面を利用してカソード領域４０を広く設けることができるため、エッチングレートを高めることが容易である。これに対し、第３予備実験では、半絶縁性の基板１１を用いることで、カソード領域４０が、エピ層１２の側面のみの狭い領域で構成されるため、エッチングレートを高めることが難しい。図１１からわかるように、第３予備実験では、カソード領域４０が存在しない第４予備実験と同様に、エッチングがほとんど進行していない。 In the first and second preliminary experiments, by using the conductive substrate 11, the cathode region 40 can be widely provided using the side surface or the bottom surface of the substrate 11, so it is easy to increase the etching rate. On the other hand, in the third preliminary experiment, since the semi-insulating substrate 11 is used, the cathode region 40 is composed of a narrow region consisting only of the side surfaces of the epitaxial layer 12, so it is difficult to increase the etching rate. As can be seen from FIG. 11, etching hardly progresses in the third preliminary experiment, as in the fourth preliminary experiment in which the cathode region 40 does not exist.

なお、半絶縁性の基板１１を用いる場合であっても、マスク５０が導電性材料で形成されている場合は、マスク５０の表面が、カソード領域４０として働く。マスク５０は、被エッチング領域２１と電気的に接続されているからである。このような場合、マスク５０が非導電性材料で形成されている場合よりも、エッチングレートを高めることは可能である。 Even when the semi-insulating substrate 11 is used, the surface of the mask 50 functions as the cathode region 40 when the mask 50 is made of a conductive material. This is because the mask 50 is electrically connected to the region 21 to be etched. In such a case, it is possible to increase the etching rate more than when the mask 50 is made of a non-conductive material.

ＩＩＩ族窒化物を用いた半導体装置を製造するための材料として、サファイア基板、炭化シリコン（ＳｉＣ）基板、半絶縁性ＧａＮ基板等の半絶縁性の基板１１上に、エピ層１２を成長させたウエハ１０を利用したい場合がある。また、このような場合に、マスク５０を、レジスト、酸化シリコン等の非導電性材料で形成したい場合がある。 An epitaxial layer 12 is grown on a semi-insulating substrate 11 such as a sapphire substrate, a silicon carbide (SiC) substrate, or a semi-insulating GaN substrate as a material for manufacturing a semiconductor device using group III nitrides. There are cases where it is desired to utilize the wafer 10 . Moreover, in such a case, it may be desirable to form the mask 50 from a non-conductive material such as resist or silicon oxide.

第３予備実験の結果からわかるように、半絶縁性の基板１１を用い、さらに、マスク５０を非導電性材料で形成する場合、ＰＥＣエッチングを良好に進行させることは困難である。本願発明者は、このような場合であっても、ＰＥＣエッチングを良好に進行させることができる技術を提案する。 As can be seen from the results of the third preliminary experiment, when a semi-insulating substrate 11 is used and the mask 50 is formed of a non-conductive material, it is difficult to proceed well with the PEC etching. The inventor of the present application proposes a technique that allows PEC etching to proceed satisfactorily even in such a case.

以下、第１実施形態による、構造体の製造方法の詳細について説明する。図１（ａ）は、第１実施形態による処理対象物１００を例示する概略断面図である。まず、図１（ａ）に示すように、処理対象物１００を準備する。本実施形態による処理対象物１００は、ウエハ１０と、マスク５０と、に加えて、カソードパッド（導電性部材）３０を有する。 Details of the structure manufacturing method according to the first embodiment will be described below. FIG. 1(a) is a schematic cross-sectional view illustrating an object 100 to be processed according to the first embodiment. First, as shown in FIG. 1A, an object 100 to be processed is prepared. The processing object 100 according to this embodiment has a cathode pad (conductive member) 30 in addition to the wafer 10 and the mask 50 .

本実施形態では、基板１１として、半絶縁性の基板、例えば、サファイア基板、ＳｉＣ基板、（半絶縁性の）ＧａＮ基板等が用いられる。マスク５０は、非導電性材料、例えば、レジスト、酸化シリコン等で形成される。被エッチング領域２１の形状、広さ、エッチングされる深さ、等は、必要に応じ適宜選択されてよい。マスク５０は、被エッチング領域２１を画定する位置に配置されている（被エッチング領域２１を画定する縁が、マスク５０の縁を含んで構成されている）。 In this embodiment, a semi-insulating substrate such as a sapphire substrate, a SiC substrate, a (semi-insulating) GaN substrate, or the like is used as the substrate 11 . The mask 50 is made of a non-conductive material such as resist, silicon oxide, or the like. The shape, width, etched depth, etc. of the region to be etched 21 may be appropriately selected as necessary. The mask 50 is placed at a position that defines the region to be etched 21 (the edge that defines the region to be etched 21 includes the edge of the mask 50).

カソードパッド３０は、導電性材料で形成された導電性部材である。カソードパッド３０は、被エッチング領域２１と電気的に接続された、ウエハ１０の導電性領域の表面の少なくとも一部と接触するように設けられている。図１（ａ）に例示するカソードパッド３０は、被エッチング面２０上の、平面視でマスク５０に内包される領域に、好ましくはマスク５０と接する状態で（マスク５０とカソードパッド３０との隙間に被エッチング面２０が露出しない状態で）、配置されている。カソードパッド３０は、被エッチング領域２１を画定する位置に配置されていない。 Cathode pad 30 is a conductive member made of a conductive material. Cathode pad 30 is provided to contact at least a portion of the surface of the conductive region of wafer 10 that is electrically connected to etched region 21 . The cathode pad 30 exemplified in FIG. 1(a) is provided on the surface to be etched 20 in a region enclosed by the mask 50 in plan view, preferably in contact with the mask 50 (the gap between the mask 50 and the cathode pad 30). , with the surface to be etched 20 not exposed). Cathode pad 30 is not positioned to define etched region 21 .

カソードパッド３０が「被エッチング領域２１を画定する位置に配置されていない」とは、カソードパッド３０の少なくとも一部分が、「被エッチング領域２１を画定する位置に配置されていない」こと、つまり、カソードパッド３０は、被エッチング領域２１を画定するマスクとして機能しない部分を有すること（被エッチング領域２１は、カソードパッド３０のみをマスクとして画定されてはおらず、被エッチング領域２１を画定する縁が、カソードパッド３０の縁のみによって構成されてはいないこと）を意味する。なお、カソードパッド３０の配置態様は、必要に応じて適宜調整されてよい。例えば、平面視でマスク５０に内包されない領域に、カソードパッド３０が配置される場合があってもよい。カソードパッド３０の縁は、被エッチング領域２１を画定する縁に含まれる部分を有してもよく、被エッチング領域２１を画定する縁に含まれない部分を有してもよい。 The cathode pad 30 “not arranged at a position that defines the region to be etched 21” means that at least a portion of the cathode pad 30 is “not arranged at a position that defines the region to be etched 21”. The pad 30 has a portion that does not function as a mask that defines the region to be etched 21 (the region to be etched 21 is not defined using only the cathode pad 30 as a mask, and the edge that defines the region to be etched 21 is the cathode not constituted only by the edge of the pad 30). Note that the layout of the cathode pads 30 may be appropriately adjusted as necessary. For example, the cathode pad 30 may be arranged in a region not included in the mask 50 in plan view. The edge of the cathode pad 30 may have a portion included in the edge defining the etched region 21 or may have a portion not included in the edge defining the etched region 21 .

カソードパッド３０の材料としては、被エッチング面２０に対するショットキー障壁高さが低く、エッチング液２０１に対する（アルカリまたは酸に対する）耐性を有する材料が好ましく用いられる。具体的には、金属、例えばチタン（Ｔｉ）が好ましく用いられる。また、Ｔｉ以外に例えば、Ｔｉ上に金（Ａｕ）が積層されたＴｉ／Ａｕ、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、単層のＡｕ等を用いることも可能である。 As a material for the cathode pad 30, a material having a low Schottky barrier height with respect to the surface to be etched 20 and resistance to the etchant 201 (to alkali or acid) is preferably used. Specifically, a metal such as titanium (Ti) is preferably used. In addition to Ti, for example, Ti/Au in which gold (Au) is laminated on Ti, nickel (Ni), platinum (Pt), single-layer Au, or the like can be used.

処理対象物１００が、エッチング液２０１に浸漬された際、カソードパッド３０の上面が、エッチング液２０１に露出する。したがって、カソードパッド３０の上面は、カソード領域４０として働く。このように、本実施形態では、エピ層１２の側面に加えて、カソードパッド３０の上面も、カソード領域４０を構成する。 When the processing object 100 is immersed in the etchant 201 , the upper surface of the cathode pad 30 is exposed to the etchant 201 . Thus, the upper surface of cathode pad 30 acts as cathode region 40 . Thus, in this embodiment, the upper surface of the cathode pad 30 as well as the side surface of the epilayer 12 constitute the cathode region 40 .

本実施形態では、カソードパッド３０を設けたことにより、カソードパッド３０を設けない場合と比べて、カソード領域４０が広くなる。これにより、カソードパッド３０を設けない場合と比べて、ＰＥＣエッチングを良好に進行させることができる。 In this embodiment, the provision of the cathode pad 30 widens the cathode area 40 compared to the case where the cathode pad 30 is not provided. As a result, PEC etching can be favorably progressed as compared with the case where the cathode pad 30 is not provided.

本実施形態のカソードパッド３０は、カソードパッド３０の上面を、カソード領域４０として利用できるため、カソード領域４０を広く設けることが容易である。また、カソードパッド３０が被エッチング面２０上に設けられていることで、被エッチング面２０上にＵＶ光２２１を照射することで生成されるＳＯ４ －＊ラジカルを、より確実にカソードパッド３０の上面近傍に存在させることができる。これにより、カソードパッド３０の上面を実効的なカソード領域として利用することが容易になる。 Since the cathode pad 30 of this embodiment can use the upper surface of the cathode pad 30 as the cathode region 40, it is easy to provide the cathode region 40 widely. Further, since the cathode pad 30 is provided on the surface to be etched 20, the SO 4 −* radicals generated by irradiating the surface to be etched 20 with the UV light 221 can be more reliably removed from the cathode pad 30. It can be present near the top surface. This facilitates utilization of the upper surface of the cathode pad 30 as an effective cathode region.

図１（ｂ）は、ウエハ１０の構造の一例（後述の実験例に用いたもの）を示す概略断面図である。基板１１は、サファイア基板である。エピ層１２は、不純物が添加されない厚さ３μｍのＧａＮ層（ｕｎ－ＧａＮ）と、ｎ型不純物が添加されキャリア濃度（正味のドナー濃度）が１．２×１０１６／ｃｍ３であり厚さが２μｍのＧａＮ層（ｎ－ＧａＮ）と、の積層で構成される。 FIG. 1(b) is a schematic cross-sectional view showing an example of the structure of the wafer 10 (used in an experimental example to be described later). Substrate 11 is a sapphire substrate. The epitaxial layer 12 is composed of a 3 μm thick GaN layer (un-GaN) to which no impurity is added, and an n-type impurity doped carrier concentration (net donor concentration) of 1.2×10 16 /cm 3 . is composed of a GaN layer (n-GaN) with a thickness of 2 μm.

図１（ｃ）は、ＰＥＣエッチング工程を示す、ＰＥＣエッチング装置２００の概略断面図である。ＰＥＣエッチング装置２００は、エッチング液２０１を収容する容器２１０と、紫外（ＵＶ）光２２１を出射する光源２２０と、を有する。 FIG. 1(c) is a schematic cross-sectional view of a PEC etching apparatus 200 showing the PEC etching process. The PEC etching apparatus 200 has a container 210 containing an etchant 201 and a light source 220 that emits ultraviolet (UV) light 221 .

ＰＥＣエッチング工程では、処理対象物１００がエッチング液２０１に浸漬され、被エッチング領域２１およびカソードパッド３０がエッチング液２０１と接触した状態で、被エッチング面２０に、エッチング液２０１を介してＵＶ光２２１を照射することにより、被エッチング領域２１を構成するＩＩＩ族窒化物をエッチングする。エッチング液２０１、ＵＶ光２２１、および、ＰＥＣエッチングの機構の詳細については、後述する。 In the PEC etching process, the object to be processed 100 is immersed in the etchant 201, and the region 21 to be etched and the cathode pad 30 are in contact with the etchant 201. UV light 221 is applied to the surface 20 to be etched through the etchant 201. is irradiated to etch the group III nitride constituting the region 21 to be etched. The details of the etchant 201, the UV light 221, and the PEC etching mechanism will be described later.

なお、構造体の製造方法は、必要に応じ、その他の工程として、電極形成、保護膜形成等の工程を有してもよい。 The method for manufacturing the structure may include other steps such as electrode formation and protective film formation, if necessary.

次に、カソードパッド３０の形成方法について、例示的に説明する。図２（ａ）～図２（ｃ）は、カソードパッド３０の形成方法の第１例を示す概略断面図である。第１例では、マスク５０の形成の前に、カソードパッド３０を形成する。マスク５０の材料としては、レジストが例示される。 Next, a method for forming the cathode pad 30 will be exemplified. 2A to 2C are schematic cross-sectional views showing a first example of a method of forming the cathode pad 30. FIG. In a first example, cathode pads 30 are formed prior to formation of mask 50 . A resist is exemplified as the material of the mask 50 .

まず、図２（ａ）に示すように、ウエハ１０の被エッチング面２０上に、リフトオフ等を用いて、例えばＴｉによりカソードパッド３０を形成する。次に、図２（ｂ）に示すように、カソードパッド３０を覆うよう、被エッチング面２０の全面上に、レジスト膜５１を成膜する。次に、図２（ｃ）に示すように、レジスト膜５１をパターニングすることで、マスク５０を形成する。マスク５０は、被エッチング領域２１を露出させる開口を有するとともに、カソードパッド３０の上面を露出させる開口を有する。 First, as shown in FIG. 2A, a cathode pad 30 is formed of Ti, for example, on the surface 20 to be etched of the wafer 10 by lift-off or the like. Next, as shown in FIG. 2B, a resist film 51 is formed on the entire surface to be etched 20 so as to cover the cathode pad 30 . Next, as shown in FIG. 2C, a mask 50 is formed by patterning the resist film 51 . The mask 50 has openings for exposing the regions to be etched 21 and openings for exposing the upper surfaces of the cathode pads 30 .

図３（ａ）～図３（ｃ）は、カソードパッド３０の形成方法の第２例を示す概略断面図である。第２例では、マスク５０の形成の後に、カソードパッド３０を形成する。マスク５０の材料としては、酸化シリコンが例示される。 3A to 3C are schematic cross-sectional views showing a second example of the method of forming the cathode pad 30. FIG. In a second example, the cathode pad 30 is formed after forming the mask 50 . Silicon oxide is exemplified as the material of the mask 50 .

まず、図３（ａ）に示すように、ウエハ１０の被エッチング面２０の全面上に酸化シリコン膜を形成した後、当該酸化シリコン膜をフォトリソグラフィおよびエッチングによりパターニングすることで、マスク５０を形成する。マスク５０は、被エッチング領域２１を露出させる開口を有するとともに、カソードパッド３０が形成されるべき領域に開口を有する。 First, as shown in FIG. 3A, after forming a silicon oxide film on the entire surface 20 to be etched of the wafer 10, the silicon oxide film is patterned by photolithography and etching to form a mask 50. do. The mask 50 has openings for exposing the areas to be etched 21 and openings in areas where the cathode pads 30 are to be formed.

次に、図３（ｂ）に示すように、被エッチング領域２１を覆うとともに、カソードパッド３０が形成されるべき領域を露出するように、リフトオフ用のレジストパターン７０を形成する。そして、被エッチング面２０の全面上に、例えばＴｉ膜３１を形成する。 Next, as shown in FIG. 3B, a resist pattern 70 for lift-off is formed so as to cover the region to be etched 21 and expose the region where the cathode pad 30 is to be formed. Then, for example, a Ti film 31 is formed on the entire surface to be etched 20 .

次に、図３（ｃ）に示すように、リフトオフにより、つまり、レジストパターン７０とともにＴｉ膜３１の不要部を除去することにより、カソードパッド３０が形成されるべき領域に、カソードパッド３０を形成する（残す）。 Next, as shown in FIG. 3C, the cathode pad 30 is formed in the region where the cathode pad 30 is to be formed by lift-off, that is, by removing the unnecessary portion of the Ti film 31 together with the resist pattern 70. do (leave).

例えば酸化シリコンでマスク５０を形成する場合、マスク５０を形成する際のエッチングに、フッ酸が好ましく用いられる。これに起因して、カソードパッド３０の形成後にマスク５０を形成すると、カソードパッド３０までエッチングされる懸念がある。第２例のように、マスク５０の形成の後にカソードパッド３０を形成することで、このようなカソードパッド３０の不要なエッチングを避けることができる。 For example, when forming the mask 50 with silicon oxide, hydrofluoric acid is preferably used for etching when forming the mask 50 . Due to this, if the mask 50 is formed after the formation of the cathode pad 30, there is a concern that the cathode pad 30 is also etched. By forming the cathode pad 30 after forming the mask 50 as in the second example, such unnecessary etching of the cathode pad 30 can be avoided.

次に、エッチング液２０１、ＵＶ光２２１、および、ＰＥＣエッチングの機構の詳細について説明する。エッチングされるＩＩＩ族窒化物として、ＧａＮが例示される。 Next, details of the etchant 201, the UV light 221, and the PEC etching mechanism will be described. GaN is exemplified as a III-nitride to be etched.

エッチング液２０１としては、被エッチング領域２１を構成するＩＩＩ族窒化物が含有するＩＩＩ族元素の酸化物の生成に用いられる酸素を含み、さらに、電子を受け取る酸化剤を含む、アルカリ性または酸性のエッチング液２０１が用いられる。当該酸化剤として、ペルオキソ二硫酸イオン（Ｓ２Ｏ８ ２－）が例示される。 The etchant 201 is an alkaline or acidic etchant that contains oxygen used for generating the group III element oxide contained in the group III nitride that constitutes the region 21 to be etched, and further contains an oxidizing agent that receives electrons. Liquid 201 is used. As the oxidizing agent, peroxodisulfate ion (S 2 O 8 2− ) is exemplified.

エッチング液２０１の第１例としては、水酸化カリウム（ＫＯＨ）水溶液とペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）水溶液とを混合した、エッチングの開始時点でアルカリ性を示すものが挙げられる。このようなエッチング液２０１は、例えば、０．０１ＭのＫＯＨ水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合することで調製される。ＫＯＨ水溶液の濃度、Ｋ２Ｓ２Ｏ８水溶液の濃度、および、これらの水溶液の混合比率は、必要に応じ適宜調整されてよい。なお、ＫＯＨ水溶液とＫ２Ｓ２Ｏ８水溶液とが混合されたエッチング液２０１は、例えばＫＯＨ水溶液の濃度を低くすることで、エッチングの開始時点で酸性を示すようにすることもできる。 A first example of the etchant 201 is a mixture of a potassium hydroxide (KOH) aqueous solution and a potassium peroxodisulfate (K 2 S 2 O 8 ) aqueous solution, which is alkaline at the start of etching. Such an etchant 201 is prepared, for example, by mixing a 0.01 M KOH aqueous solution and a 0.05 M K 2 S 2 O 8 aqueous solution at a ratio of 1:1. The concentration of the KOH aqueous solution, the concentration of the K 2 S 2 O 8 aqueous solution, and the mixing ratio of these aqueous solutions may be adjusted as needed. The etchant 201 in which the KOH aqueous solution and the K 2 S 2 O 8 aqueous solution are mixed can be made acidic at the start of etching, for example, by lowering the concentration of the KOH aqueous solution.

第１例のエッチング液２０１を用いる場合のＰＥＣエッチング機構について説明する。被エッチング面２０に波長３６５ｎｍ以下のＵＶ光２２１が照射されることによって、被エッチング領域２１を構成するＧａＮ中に、ホールと電子とが対で生成される。生成されたホールによりＧａＮがＧａ３＋とＮ２とに分解され（化１）、さらに、Ｇａ３＋が水酸化物イオン（ＯＨ－）によって酸化されることで酸化ガリウム（Ｇａ２Ｏ３）が生成する（化２）。そして、生成されたＧａ２Ｏ３が、アルカリまたは酸に溶解される。このようにして、ＧａＮのＰＥＣエッチングが行われる。なお、生成されたホールが水と反応して、水が分解されることで、酸素が発生する（化３）。

Figure 0007254639000001
Figure 0007254639000002
Figure 0007254639000003
 A PEC etching mechanism when using the etchant 201 of the first example will be described. By irradiating the surface 20 to be etched with UV light 221 having a wavelength of 365 nm or less, pairs of holes and electrons are generated in the GaN forming the region 21 to be etched. The generated holes decompose GaN into Ga 3+ and N 2 (Chemical Formula 1), and the Ga 3+ is oxidized by hydroxide ions (OH − ) to generate gallium oxide (Ga 2 O 3 ). (Formula 2). The Ga 2 O 3 produced is then dissolved in alkali or acid. Thus, PEC etching of GaN is performed. The generated holes react with water, and the water is decomposed to generate oxygen (chemical formula 3).
Figure 0007254639000001
Figure 0007254639000002
Figure 0007254639000003

また、Ｋ２Ｓ２Ｏ８が水に溶解することでペルオキソ二硫酸イオン（Ｓ２Ｏ８ ２－）が生成し（化４）、Ｓ２Ｏ８ ２－にＵＶ光２２１が照射されることで硫酸イオンラジカル（ＳＯ４ －＊ラジカル）が生成する（化５）。ホールと対で生成された電子が、ＳＯ４ －＊ラジカルとともに水と反応して、水が分解されることで、水素が発生する（化６）。このように、本実施形態のＰＥＣエッチングでは、ＳＯ４ －＊ラジカルを用いることで、ＧａＮ中にホールと対で生成された電子を消費させることができるため、ＰＥＣエッチングを良好に進行させることができる。なお、（化６）に示されるように、ＰＥＣエッチングの進行に伴い、硫酸イオン（ＳＯ４ ２－）が増加することで、エッチング液２０１の酸性は強くなっていく（ｐＨは低下していく）。

Figure 0007254639000004
Figure 0007254639000005
Figure 0007254639000006
 Further, K 2 S 2 O 8 dissolves in water to generate peroxodisulfate ions (S 2 O 8 2− ) (Chem. 4), and S 2 O 8 2− is irradiated with UV light 221. A sulfate ion radical (SO 4 −* radical) is generated in (Chem. 5). Electrons generated by pairs with holes react with water together with SO 4 −* radicals, and water is decomposed to generate hydrogen (Formula 6). As described above, in the PEC etching of the present embodiment, by using SO 4 −* radicals, electrons generated in pairs with holes in GaN can be consumed, so that the PEC etching can proceed satisfactorily. can. As shown in (Chem. 6), as the PEC etching progresses, the sulfate ion (SO 4 2− ) increases, and the acidity of the etching solution 201 increases (the pH decreases). ).
Figure 0007254639000004
Figure 0007254639000005
Figure 0007254639000006

エッチング液２０１の第２例としては、リン酸（Ｈ３ＰＯ４）水溶液とペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）水溶液とを混合した、エッチングの開始時点で酸性を示すものが挙げられる。このようなエッチング液２０１は、例えば、０．０１ＭのＨ３ＰＯ４水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合することで調製される。Ｈ３ＰＯ４水溶液の濃度、Ｋ２Ｓ２Ｏ８水溶液の濃度、および、これらの水溶液の混合比率は、必要に応じ適宜調整されてよい。Ｈ３ＰＯ４水溶液およびＫ２Ｓ２Ｏ８水溶液は、ともに酸性であるため、Ｈ３ＰＯ４水溶液とＫ２Ｓ２Ｏ８水溶液とが混合されたエッチング液２０１は、任意の混合比率で酸性である。エッチング液２０１が酸性であることは、マスク５０としてレジストマスクの使用を容易にする観点等から好ましい。 A second example of the etchant 201 is a mixture of a phosphoric acid (H 3 PO 4 ) aqueous solution and a potassium peroxodisulfate (K 2 S 2 O 8 ) aqueous solution, which exhibits acidity at the start of etching. . Such an etchant 201 is prepared, for example, by mixing a 0.01M H3PO4 aqueous solution and a 0.05M K2S2O8 aqueous solution at a ratio of 1:1. The concentration of the H 3 PO 4 aqueous solution, the concentration of the K 2 S 2 O 8 aqueous solution, and the mixing ratio of these aqueous solutions may be adjusted as needed. Since both the H 3 PO 4 aqueous solution and the K 2 S 2 O 8 aqueous solution are acidic, the etchant 201 in which the H 3 PO 4 aqueous solution and the K 2 S 2 O 8 aqueous solution are mixed is acidic at an arbitrary mixing ratio. is. It is preferable that the etchant 201 is acidic from the viewpoint of facilitating the use of a resist mask as the mask 50 .

第２例のエッチング液２０１を用いる場合のＰＥＣエッチング機構は、第１例のエッチング液２０１を用いる場合について説明した（化１）～（化３）が、（化７）に置き換わったものと推測される。つまり、ＧａＮと、ＵＶ光２２１の照射で生成されたホールと、水と、が反応することで、Ｇａ２Ｏ３と、水素イオン（Ｈ＋）と、Ｎ２と、が生成する（化７）。そして、生成されたＧａ２Ｏ３が、酸に溶解される。このようにして、ＧａＮのＰＥＣエッチングが行われる。なお、（化４）～（化６）に示したような、ホールと対で生成された電子がＳ２Ｏ８ ２－により消費される機構は、第１例のエッチング液２０１を用いる場合と同様である。

Figure 0007254639000007
The PEC etching mechanism in the case of using the etching solution 201 of the second example is presumed to be that (Chem. 1) to (Chem. 3) described for the case of using the etching solution 201 of the first example are replaced with (Chem. 7). be done. That is, GaN, holes generated by the irradiation of the UV light 221, and water react to generate Ga 2 O 3 , hydrogen ions (H + ), and N 2 (Chem. 7 ). The Ga 2 O 3 produced is then dissolved in acid. Thus, PEC etching of GaN is performed. It should be noted that the mechanism by which electrons generated in pairs with holes are consumed by S 2 O 8 2- as shown in (Chem. 4) to (Chem. 6) is different from the case of using the etchant 201 of the first example. It is the same.
Figure 0007254639000007

（化１）および（化２）、または、（化７）から理解されるように、ＧａＮのＰＥＣエッチングが生じる被エッチング領域２１は、ホールが消費されるアノードとして機能すると考えられる。また、 (化６）から理解されるように、被エッチング領域２１と電気的に接続された、処理対象物１００の導電性領域の表面のうち、エッチング液２０１に露出した部分は、電子が消費される（放出される）カソードとして機能すると考えられる。 As can be understood from (Chem. 1) and (Chem. 2) or (Chem. 7), the etched region 21 where PEC etching of GaN occurs is considered to function as an anode in which holes are consumed. Further, as understood from (Chem. 6), of the surface of the conductive region of the object 100 electrically connected to the region to be etched 21, the portion exposed to the etchant 201 consumes electrons. It is thought to function as a cathode that emits (emitted).

（化５）に示すように、Ｓ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成する手法としては、ＵＶ光２２１の照射、および、加熱の少なくとも一方を用いることができる。ＵＶ光２２１の照射を用いる場合、Ｓ２Ｏ８ ２－による光吸収を大きくしてＳＯ４ －＊ラジカルを効率的に生成させるために、ＵＶ光２２１の波長を、２００ｎｍ以上３１０ｎｍ未満とすることが好ましい。つまり、ＵＶ光２２１の照射により、ウエハ１０においてＩＩＩ族窒化物中にホールを生成させるとともに、エッチング液２０１においてＳ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成させることを、効率的に行う観点からは、ＵＶ光２２１の波長を、２００ｎｍ以上３１０ｎｍ未満とすることが好ましい。Ｓ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成することを、加熱で行う場合は、ＵＶ光２２１の波長を、（３６５ｎｍ以下で）３１０ｎｍ以上としてもよい。 As shown in Chemical Formula 5, at least one of irradiation with UV light 221 and heating can be used as a method for generating SO 4 −* radicals from S 2 O 8 2− . When using irradiation with UV light 221, the wavelength of UV light 221 should be 200 nm or more and less than 310 nm in order to increase light absorption by S 2 O 8 2- and efficiently generate SO 4 −* radicals. is preferred. In other words, irradiation of the UV light 221 efficiently generates holes in the group III nitride in the wafer 10 and generates SO 4 −* radicals from S 2 O 8 2− in the etchant 201. From a viewpoint, it is preferable to set the wavelength of the UV light 221 to 200 nm or more and less than 310 nm. If the generation of SO 4 −* radicals from S 2 O 8 2- is done by heating, the wavelength of the UV light 221 may be 310 nm or more (at 365 nm or less).

ＵＶ光２２１の照射によりＳ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成させる場合、ウエハ１０の被エッチング面２０からエッチング液２０１の上面２０２までの距離Ｌは、例えば、５ｍｍ以上１００ｍｍ以下とすることが好ましい。距離Ｌが、例えば５ｍｍ未満と過度に短いと、ウエハ１０上方のエッチング液２０１において生成されるＳＯ４ －＊ラジカルの量が、距離Ｌの変動により不安定になる可能性がある。また、距離Ｌが、例えば１００ｍｍ超と過度に長いと、ウエハ１０上方のエッチング液２０１において、ＰＥＣエッチングに寄与しない、無駄に多くのＳＯ４ －＊ラジカルが生成されるため、エッチング液２０１の利用効率が低下する。 When SO 4 −* radicals are generated from S 2 O 8 2− by irradiation with the UV light 221, the distance L from the etched surface 20 of the wafer 10 to the upper surface 202 of the etching solution 201 is, for example, 5 mm or more and 100 mm or less. preferably. If the distance L is too short, for example less than 5 mm, the amount of SO 4 −* radicals generated in the etchant 201 above the wafer 10 may become unstable due to variations in the distance L. Further, if the distance L is excessively long, for example, exceeding 100 mm, a large amount of SO 4 −* radicals that do not contribute to PEC etching are generated in the etching solution 201 above the wafer 10, so the use of the etching solution 201 is Less efficient.

なお、ＰＥＣエッチングは、例示したＧａＮ以外のＩＩＩ族窒化物に対しても行うことができる。ＩＩＩ族窒化物が含有するＩＩＩ族元素は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）のうちの少なくとも１つである。ＩＩＩ族窒化物におけるＡｌ成分またはＩｎ成分に対するＰＥＣエッチングの考え方は、Ｇａ成分について（化１）および（化２）、または、（化７）を参照して説明した考え方と同様である。つまり、ＵＶ光２２１の照射によりホールを生成させることで、Ａｌの酸化物またはＩｎの酸化物を生成させ、これらの酸化物をアルカリまたは酸に溶解させることで、ＰＥＣエッチングを行うことができる。ＵＶ光２２１の波長（３６５ｎｍ以下）は、エッチングの対象とするＩＩＩ族窒化物の組成に応じて、適宜変更されてよい。ＧａＮのＰＥＣエッチングを基準として、Ａｌを含有する場合は、より短波長のＵＶ光を用いればよく、Ｉｎを含有する場合は、より長波長のＵＶ光も利用可能となる。 Note that PEC etching can also be performed on group III nitrides other than the exemplified GaN. The group III element contained in the group III nitride is at least one of aluminum (Al), gallium (Ga) and indium (In). The concept of PEC etching for the Al component or the In component in the group III nitride is the same as the concept explained with reference to (Chem. 1) and (Chem. 2) or (Chem. 7) for the Ga component. That is, PEC etching can be performed by generating holes by irradiating the UV light 221 to generate oxides of Al or oxides of In, and dissolving these oxides in alkali or acid. The wavelength (365 nm or less) of the UV light 221 may be changed as appropriate according to the composition of the III-nitride to be etched. Based on PEC etching of GaN, if Al is contained, shorter wavelength UV light can be used, and if In is contained, longer wavelength UV light can also be used.

次に、第１実施形態のＰＥＣエッチングに係る実験例について説明する。本実験例では、図１（ｂ）を参照して説明したような積層構造を有する６ｍｍ角のウエハ１０の被エッチング面２０上に、マスク５０およびカソードパッド３０を形成し、カソードパッド３０の面積を変化させることにより、ＰＥＣエッチングの進行状態がどのように変化するかを検討した。 Next, an experimental example relating to the PEC etching of the first embodiment will be described. In this experimental example, a mask 50 and a cathode pad 30 were formed on the etched surface 20 of a 6 mm square wafer 10 having a laminated structure as described with reference to FIG. It was examined how the progress of PEC etching would change by changing .

エッチング液２０１としては、０．０１ＭのＫＯＨ水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合したものを用いた。被エッチング面２０上に、エッチング液２０１を介してＵＶ光２２１を照射した。ＵＶ光２２１の照射波長は２６０ｎｍとし、照射強度（Ｉ）は４ｍＷ／ｃｍ２とした。被エッチング面２０からエッチング液２０１の上面２０２までの距離Ｌ（ｄｅｌｅｃｔｒｏｌｙｔｅ）は、５ｍｍとした。 As the etchant 201, a 1:1 mixture of 0.01 M KOH aqueous solution and 0.05 M K 2 S 2 O 8 aqueous solution was used. A surface 20 to be etched was irradiated with UV light 221 through an etchant 201 . The irradiation wavelength of the UV light 221 was set to 260 nm, and the irradiation intensity (I) was set to 4 mW/cm 2 . A distance L (d electron ) from the surface to be etched 20 to the upper surface 202 of the etchant 201 was set to 5 mm.

図４（ａ）～図４（ｅ）は、それぞれ、本実験例の第１～第５の処理対象物（以下、第１～第５試料ともいう）に形成したマスク５０およびカソードパッド３０のパターンを示す写真である。第１～第５試料には、酸化シリコン（ＳｉＯ２）により、同一形状の開口領域を有するマスク５０を形成した。図４（ａ）～図４（ｅ）において、マスク５０の形成領域が、暗い領域として示されている。 4(a) to 4(e) respectively show the mask 50 and the cathode pad 30 formed on the first to fifth processing objects (hereinafter also referred to as first to fifth samples) of this experimental example. It is a photograph showing a pattern. A mask 50 having opening regions of the same shape was formed of silicon oxide (SiO 2 ) on the first to fifth samples. In FIGS. 4(a) to 4(e), the areas where the mask 50 is formed are shown as dark areas.

図４（ａ）～図４（ｅ）において、明るい領域は、マスク５０の開口領域、つまり、被エッチング領域２１を示す。ただし、図４（ａ）～図４（ｅ）の明るい領域において、「Ｔｉ」と示した部分は、Ｔｉで形成されたカソードパッド３０を示す。第１～第５試料の順で、「Ｔｉ」と示した部分の面積、つまりカソードパッド３０の面積を、広くしている。図４（ａ）～図４（ｅ）において、上部に示した数値は、６ｍｍ角の被エッチング面２０の全面積（３６ｍｍ２）に対する、カソードパッド３０の上面の面積の比率（以下、カソード比率ともいう）を示す。第１～第５試料のカソード比率は、それぞれ、０．００５６（０．６％）、０．０１１（１．１％）、０．０２２（２．２％）、０．０４４（４．４％）、および、０．０７８（７．８％）である。 4(a) to 4(e), the bright areas indicate the opening areas of the mask 50, that is, the areas 21 to be etched. However, in the bright regions of FIGS. 4(a) to 4(e), the portions labeled "Ti" indicate the cathode pads 30 made of Ti. In the order of the first to fifth samples, the area of the portion indicated by "Ti", that is, the area of the cathode pad 30 is increased. In FIGS. 4A to 4E, the numerical values shown in the upper part are the ratio of the area of the upper surface of the cathode pad 30 to the total area (36 mm 2 ) of the 6 mm square etching surface 20 (hereinafter referred to as the cathode ratio also called). The cathode ratios of the first to fifth samples are 0.0056 (0.6%), 0.011 (1.1%), 0.022 (2.2%), and 0.044 (4.4%), respectively. %), and 0.078 (7.8%).

図４（ｆ）は、第６の処理対象物（以下、第６試料ともいう）のマスク５０のパターンを示す写真である。第６試料は、Ｔｉにより、第１～第５試料と同一形状の開口領域を有するマスク５０を形成した。また第６試料には、カソードパッド３０を形成しなかった。第６試料は、カソードパッド３０を有しないが、マスク５０自体がＴｉで形成されておりカソード領域４０として働くため、第１～第５試料と同一形状の開口領域を有するマスク５０において、カソードパッド３０の面積を極限まで広げたケースに対応する。第６試料は、カソード比率としては、０．５０４（５０．４％）に対応する。 FIG. 4(f) is a photograph showing the pattern of the mask 50 of the sixth object to be processed (hereinafter also referred to as the sixth sample). For the sixth sample, a mask 50 having an opening region having the same shape as that of the first to fifth samples was formed from Ti. Moreover, the cathode pad 30 was not formed in the sixth sample. The sixth sample does not have the cathode pad 30, but the mask 50 itself is made of Ti and functions as the cathode region 40. Therefore, in the mask 50 having the opening region of the same shape as the first to fifth samples, the cathode pad It corresponds to the case where the area of 30 is expanded to the limit. The sixth sample corresponds to a cathode ratio of 0.504 (50.4%).

図５（ａ）および図５（ｂ）は、本実験例の結果を示すグラフである。図５（ａ）は、第１～第６試料の、エッチング時間に対するエッチング深さの依存性を示す。図５（ｂ）は、第１～第６試料の、カソード面積（カソード比率を面積に換算した値）に対するエッチングレートの依存性を示す。エッチングレートは、１２０分間のエッチング時間における平均値である。 5(a) and 5(b) are graphs showing the results of this experimental example. FIG. 5(a) shows the dependence of etching depth on etching time for the first to sixth samples. FIG. 5(b) shows the dependence of the etching rate on the cathode area (the value obtained by converting the cathode ratio to the area) for the first to sixth samples. The etching rate is an average value for an etching time of 120 minutes.

図５（ａ）および図５（ｂ）より、カソードパッド３０を形成することで、単位時間当たりのエッチング深さ、つまりエッチングレートを向上させることが可能であることがわかる。また、カソード比率を高く（カソード面積を広く）することで、エッチングレートを向上させることが可能であることがわかる。 From FIGS. 5A and 5B, it can be seen that forming the cathode pad 30 can improve the etching depth per unit time, that is, the etching rate. Also, it can be seen that the etching rate can be improved by increasing the cathode ratio (widening the cathode area).

カソードパッド３０の好ましい広さの目安について、例えば以下のようにいうことができる。カソード比率、つまり、被エッチング面２０の全体の面積に対する、カソード面積（カソードパッド３０がエッチング液２０１と接触する面積）の比率は、１％以上とすることが好ましく、２％以上とすることがより好ましく、４％以上とすることがさらに好ましくは、８％以上とすることがさらに好ましい。 A guideline for the preferable width of the cathode pad 30 can be stated, for example, as follows. The cathode ratio, that is, the ratio of the cathode area (the area where the cathode pad 30 contacts the etchant 201) to the entire area of the etched surface 20 is preferably 1% or more, and can be 2% or more. It is more preferably 4% or more, even more preferably 8% or more.

カソードパッド３０の好ましい広さの目安について、また例えば以下のようにいうことができる。カソード面積（カソードパッド３０がエッチング液２０１と接触する面積）は、カソードパッド３０が設けられない場合のカソード領域４０の面積、つまり、エピ層１２の（導電性部分の）側面の全体の面積よりも、広いことが好ましい。 As for the standard of preferable width of the cathode pad 30, for example, it can be said as follows. The cathode area (the area where the cathode pad 30 contacts the etchant 201) is less than the area of the cathode region 40 if the cathode pad 30 is not provided, i. is also preferably wide.

＜第２実施形態＞
次に、第２実施形態による、構造体の製造方法について説明する。第２実施形態では、製造される構造体１５０として、高電子移動度トランジスタ（ＨＥＭＴ）を例示する。 <Second embodiment>
Next, a method for manufacturing a structure according to the second embodiment will be described. In the second embodiment, a high electron mobility transistor (HEMT) is exemplified as the structure 150 to be manufactured.

図６（ａ）は、第２実施形態による構造体１５０（以下、ＨＥＭＴ１５０ともいう）を例示する概略断面図である。図６（ｂ）は、ＨＥＭＴ１５０の材料として用いられるウエハ１０を例示する概略断面図である。 FIG. 6A is a schematic cross-sectional view illustrating a structure 150 (hereinafter also referred to as HEMT 150) according to the second embodiment. FIG. 6B is a schematic cross-sectional view illustrating the wafer 10 used as the material for the HEMT 150. As shown in FIG.

基板１１としては、例えば、半絶縁性のＳｉＣ基板が用いられる。エピ層１２としては、例えば、窒化アルミニウム（ＡｌＮ）で構成された核生成層１２ａと、ＧａＮで構成された厚さ１．２μｍのチャネル層１２ｂと、窒化アルミニウムガリウム（ＡｌＧａＮ）で構成された厚さ２４ｎｍの障壁層１２ｃと、ＧａＮで構成された厚さ５ｎｍのキャップ層１２ｄと、の積層構造が用いられる。チャネル層１２ｂと障壁層１２ｃとの積層部分に、ＨＥＭＴ１５０のチャネルとなる２次元電子ガス（２ＤＥＧ）が生成されている。 As the substrate 11, for example, a semi-insulating SiC substrate is used. The epitaxial layer 12 includes, for example, a nucleation layer 12a made of aluminum nitride (AlN), a channel layer 12b made of GaN and having a thickness of 1.2 μm, and a thickness of 1.2 μm made of aluminum gallium nitride (AlGaN). A laminated structure of a 24 nm-thick barrier layer 12c and a 5 nm-thick cap layer 12d made of GaN is used. A two-dimensional electron gas (2DEG) that serves as the channel of the HEMT 150 is generated in the stacked portion of the channel layer 12b and the barrier layer 12c.

ＨＥＭＴ１５０の、ソース電極１５１、ゲート電極１５２およびドレイン電極１５３が、キャップ層１２ｄの上面上に形成されている。ソース電極１５１、ゲート電極１５２およびドレイン電極１５３の上面上に開口を有するように、保護膜１５４が形成されている。 A source electrode 151, a gate electrode 152 and a drain electrode 153 of the HEMT 150 are formed on the upper surface of the cap layer 12d. A protective film 154 is formed to have openings on the upper surfaces of source electrode 151 , gate electrode 152 and drain electrode 153 .

ＨＥＭＴ１５０は、隣接する素子間を分離する素子分離溝１６０を有する。素子分離溝１６０は、その底面がチャネル層１２ｂの上面よりも深い位置に配置されるように、つまり、隣接する素子間で、２ＤＥＧが素子分離溝１６０により分断されるように、設けられている。 The HEMT 150 has element isolation trenches 160 that isolate adjacent elements. The element isolation trench 160 is provided such that its bottom surface is located deeper than the upper surface of the channel layer 12b, that is, the 2DEG is divided by the element isolation trench 160 between adjacent elements. .

本実施形態では、ＰＥＣエッチングにより、ＨＥＭＴ１５０の素子分離溝１６０を形成する態様を例示する。図７（ａ）は、素子分離溝１６０を形成するためのＰＥＣエッチングを行う際の、処理対象物１００を例示する概略断面図である。図７（ｂ）は、処理対象物１００の概略平面図である。図７（ｃ）は、ＰＥＣエッチング工程を示す、ＰＥＣエッチング装置２００の概略断面図である。 In this embodiment, PEC etching is used to form the element isolation trench 160 of the HEMT 150 as an example. FIG. 7A is a schematic cross-sectional view illustrating the processing object 100 during PEC etching for forming the isolation trench 160. FIG. FIG. 7B is a schematic plan view of the object 100 to be processed. FIG. 7(c) is a schematic cross-sectional view of the PEC etching apparatus 200 showing the PEC etching process.

本例の処理対象物１００は、ウエハ１０上にソース電極１５１およびドレイン電極１５３が形成された段階の部材に、ＰＥＣエッチング用のマスク５０が形成された構造を有する。ソース電極１５１およびドレイン電極１５３が、カソードパッド３０として利用される。カソードパッド３０（ソース電極１５１およびドレイン電極１５３）は、例えば、Ｔｉ上にアルミニウム（Ａｌ）が積層され、さらにＡｌ上にＡｕが積層されたＴｉ／Ａｌ／Ａｕにより形成される。 A processing object 100 of this example has a structure in which a mask 50 for PEC etching is formed on a member at the stage where a source electrode 151 and a drain electrode 153 are formed on a wafer 10 . Source electrode 151 and drain electrode 153 are utilized as cathode pad 30 . The cathode pad 30 (the source electrode 151 and the drain electrode 153) is formed of Ti/Al/Au in which, for example, aluminum (Al) is laminated on Ti and Au is further laminated on Al.

マスク５０は、キャップ層１２ｄの上面である被エッチング面２０上に形成され、被エッチング領域２１を露出させる開口を有するとともに、カソードパッド３０（ソース電極１５１およびドレイン電極１５３）の上面を露出させる開口を有する。被エッチング領域２１は、素子分離溝１６０を形成すべき領域であり、平面視で各ＨＥＭＴ素子を取り囲むように、例えば格子状に配置される。 The mask 50 is formed on the surface to be etched 20, which is the upper surface of the cap layer 12d, and has openings for exposing the region to be etched 21 and openings for exposing the upper surfaces of the cathode pads 30 (the source electrode 151 and the drain electrode 153). have The etched region 21 is a region in which the element isolation grooves 160 are to be formed, and is arranged, for example, in a lattice shape so as to surround each HEMT element in plan view.

マスク５０は、例えばレジストで形成される。エッチング液２０１として、好ましくは（エッチング開始時点から）酸性のものが用いられる。被エッチング領域２１を構成するＩＩＩ族窒化物を、チャネル層１２ｂの上面よりも深い位置までエッチングすることで、素子分離溝１６０として用いられる凹部を形成する。当該凹部（素子分離溝１６０）を形成した後、マスク５０を除去し、ゲート電極１５２を形成し、保護膜１５４を形成する。このようにして、ＨＥＭＴ１５０が製造される。 The mask 50 is made of resist, for example. The etchant 201 is preferably acidic (from the start of etching). By etching the group III nitride constituting the etched region 21 to a position deeper than the upper surface of the channel layer 12b, a concave portion used as the device isolation trench 160 is formed. After forming the recess (element isolation trench 160), the mask 50 is removed, the gate electrode 152 is formed, and the protective film 154 is formed. Thus, HEMT150 is manufactured.

第２実施形態によれば、ＳｉＣ基板等の半絶縁性の基板１１を有するウエハ１０を利用し、レジスト等の非導電性材料で形成されたマスク５０を用いる場合であっても、ＨＥＭＴ１５０の素子分離溝１６０を、ＰＥＣエッチングで形成することが容易である。 According to the second embodiment, even when the wafer 10 having the semi-insulating substrate 11 such as a SiC substrate is used and the mask 50 formed of a non-conductive material such as a resist is used, the element of the HEMT 150 can be It is easy to form the isolation grooves 160 by PEC etching.

＜第３実施形態＞
次に、第３実施形態による、構造体の製造方法について説明する。第３実施形態では、ＰＥＣエッチングで形成される凹部の形状の制御性を高めるために好ましい、カソードパッド３０の配置態様について説明する。 <Third Embodiment>
Next, a method for manufacturing a structure according to the third embodiment will be described. In the third embodiment, an arrangement mode of the cathode pad 30, which is preferable for enhancing the controllability of the shape of the recess formed by PEC etching, will be described.

第１実施形態および第２実施形態で説明したように、カソードパッド３０を設けることにより、非導電性材料で形成されたマスク５０（以下、非導電性マスク５０ともいう）を用いる場合でも、ＰＥＣエッチングを良好に進行させることができる。 As described in the first and second embodiments, by providing the cathode pad 30, even when using a mask 50 made of a non-conductive material (hereinafter also referred to as a non-conductive mask 50), the PEC Etching can proceed satisfactorily.

ＰＥＣエッチングの進行を促進させる観点からは、被エッチング領域２１を画定するマスクの縁の一部分が、カソードパッド３０の縁で構成されていてもよい。ただし、以下に説明するように、本願発明者が得た知見によれば、ＰＥＣエッチングで形成される凹部の形状の制御性を高める観点からは、被エッチング領域２１を画定するマスクの縁の全部分が、カソードパッド３０の縁を含まずに、非導電性マスク５０の縁で構成されていることが好ましい。 From the viewpoint of accelerating the progress of PEC etching, a portion of the edge of the mask that defines the etched region 21 may be formed by the edge of the cathode pad 30 . However, as described below, according to the knowledge obtained by the inventors of the present application, from the viewpoint of improving the controllability of the shape of the concave portion formed by PEC etching, the entire edge of the mask that defines the region to be etched 21 Preferably, the gap consists of the edge of the non-conductive mask 50 without including the edge of the cathode pad 30 .

このような構成は、例えば、平面視において、非導電性マスク５０の内側に（被エッチング領域２１と反対側に）カソードパッド３０を配置することにより、つまり、カソードパッド３０の全周囲が非導電性マスク５０に囲まれるようカソードパッド３０を配置することにより、得られる（例えば図７（ｂ）参照）。 Such a configuration can be achieved, for example, by arranging the cathode pad 30 inside the non-conductive mask 50 (on the side opposite to the region to be etched 21) in plan view, that is, the entire periphery of the cathode pad 30 is non-conductive. This is obtained by arranging the cathode pad 30 so as to be surrounded by a protective mask 50 (see, for example, FIG. 7(b)).

図１２（ａ）および図１２（ｂ）は、カソードパッド３０の縁３５が、被エッチング領域２１を画定するマスク８０の縁８５となるように、カソードパッド３０が配置されている態様を例示する、概略的な断面図および平面図である（マスク８０の縁８５が、カソードパッド３０の縁３５で構成されている部分を示す図である）。 FIGS. 12( a ) and 12 ( b ) illustrate embodiments in which the cathode pad 30 is positioned such that the edge 35 of the cathode pad 30 is the edge 85 of the mask 80 defining the etched region 21 . 4A and 4B are schematic cross-sectional and plan views (showing a portion where the edge 85 of the mask 80 is formed by the edge 35 of the cathode pad 30).

カソードパッド３０を利用することで、ＰＥＣエッチングの進行が促進されるため、被エッチング領域２１に凹部２２を形成することができる。凹部２２の縁は、理想的には、マスク８０の縁８５、つまりカソードパッド３０の縁３５に沿う位置に形成される（理想的な場合における凹部２２の縁２３ａを破線で示す）。しかし、本態様のＰＥＣエッチングにより、実際には、カソードパッド３０の縁３５から外側に（被エッチング領域２１側に）離れた位置に、縁３５からの距離が一定しない乱れた形状で、凹部２２の縁２３が形成されることがわかった。この理由は、カソードパッド３０が導電性であることに起因して、カソードパッド３０近傍の被エッチング面２０に空乏層が形成されるためと推測される。 Using the cathode pad 30 promotes the progress of PEC etching, so that the recess 22 can be formed in the etched region 21 . The edge of the recess 22 is ideally formed along the edge 85 of the mask 80, that is, the edge 35 of the cathode pad 30 (the edge 23a of the recess 22 in the ideal case is indicated by the dashed line). However, due to the PEC etching of this embodiment, the recesses 22 are actually formed at positions spaced outwardly (toward the etched region 21 side) from the edge 35 of the cathode pad 30 in a disordered shape with an inconsistent distance from the edge 35 . It has been found that a rim 23 is formed. The reason for this is presumed to be that a depletion layer is formed on the etched surface 20 in the vicinity of the cathode pad 30 due to the cathode pad 30 being conductive.

図１３（ａ）および図１３（ｂ）は、非導電性マスク５０の縁５５が、被エッチング領域２１を画定するマスク８０の縁８５となるように、非導電性マスク５０およびカソードパッド３０が配置されている態様を例示する、概略的な断面図および平面図である。本例では、非導電性マスク５０の内側に（被エッチング領域２１と反対側に）、カソードパッド３０が配置されている。 FIGS. 13(a) and 13(b) show that the non-conductive mask 50 and the cathode pad 30 are aligned such that the edge 55 of the non-conductive mask 50 is the edge 85 of the mask 80 that defines the region 21 to be etched. FIG. 4 is a schematic cross-sectional view and plan view illustrating the manner in which they are arranged; In this example, the cathode pad 30 is arranged inside the non-conductive mask 50 (opposite to the etched region 21).

マスク８０の縁８５、つまり非導電性マスク５０の縁５５と、カソードパッド３０の縁３５と、の（最短の）距離（以下、オフセット距離という）をＤＯＦＦとする。本願発明者は、オフセット距離Ｄｏｆｆをある程度以上長くすることにより、カソードパッド３０に起因する空乏層の影響を抑制して、マスク８０の縁８５（非導電性マスク５０の縁５５）に沿う位置に、凹部２２の縁２３を形成できるという知見を得た。オフセット距離ＤＯＦＦは、５μｍ以上とすることが好ましく、１０μｍ以上とすることがより好ましい。オフセット距離ＤＯＦＦの上限は、特に限定されない。 The (shortest) distance between the edge 85 of the mask 80, that is, the edge 55 of the non-conductive mask 50 and the edge 35 of the cathode pad 30 (hereinafter referred to as the offset distance) is D OFF . The inventors of the present application have found that by increasing the offset distance Doff to a certain extent or more, the influence of the depletion layer caused by the cathode pad 30 is suppressed, and the position along the edge 85 of the mask 80 (the edge 55 of the non-conductive mask 50) is reduced. In addition, it has been found that the edge 23 of the recess 22 can be formed. The offset distance D OFF is preferably 5 μm or more, more preferably 10 μm or more. The upper limit of the offset distance D OFF is not particularly limited.

このように、被エッチング領域２１を画定するマスク８０の縁８５を、非導電性マスク５０の縁５５で構成することにより、ＰＥＣエッチングにより形成される凹部２２の縁２３の形状の制御性を高めることができる。 By forming the edge 85 of the mask 80 defining the region 21 to be etched by the edge 55 of the non-conductive mask 50 in this way, the controllability of the shape of the edge 23 of the recess 22 formed by PEC etching is enhanced. be able to.

なお、図７（ｂ）に例示する配置態様では、非導電性マスク５０の、被エッチング領域２１を画定する閉じた形状の縁の内側に、カソードパッド３０が配置されているが、必要に応じて（作製する素子構造等に応じて）、カソードパッド３０が、当該縁の外側に配置される態様としてもよい（例えば後述の図１５（ａ）参照）。このような態様では、被エッチング領域２１を画定する非導電性マスク５０の縁からカソードパッド３０までのオフセット距離ＤＯＦＦを長く確保することが、より容易となる。 In the arrangement shown in FIG. 7B, the cathode pad 30 is arranged inside the closed edge of the non-conductive mask 50 that defines the region 21 to be etched. The cathode pad 30 may be placed outside the edge (for example, see FIG. 15A described later) (depending on the element structure to be fabricated). In this manner, it becomes easier to ensure a long offset distance D OFF from the edge of the non-conductive mask 50 defining the region to be etched 21 to the cathode pad 30 .

以下、第３実施形態に係る実験例の結果について説明する。図１４は、Ｔｉマスクを用いたＰＥＣエッチングの結果を示す写真である。写真に示す四角形状の領域のうち、上辺部および右辺部の明るい領域が、Ｔｉマスクを示す。Ｔｉマスクの外側（下側あるいは左側）のやや暗い領域が、Ｔｉマスクによって画定された被エッチング領域２１を示す。被エッチング領域２１内に、形成された凹部２２の、乱れた形状を有する縁２３が観察される。 The results of experimental examples according to the third embodiment will be described below. FIG. 14 is a photograph showing the results of PEC etching using a Ti mask. Bright areas on the upper side and right side of the rectangular area shown in the photograph indicate the Ti mask. A slightly darker area outside (below or to the left of) the Ti mask indicates the etched area 21 defined by the Ti mask. In the area to be etched 21, an edge 23 with a disordered shape of the formed recess 22 can be observed.

図１５（ａ）は、非導電性マスク５０およびカソードパッド３０が形成された処理対象物１００を示す写真である。カソードパッド３０は、明るい領域として示され、非導電性マスク５０は、カソードパッド３０よりは暗い領域として示されている。被エッチング領域は、非導電性マスク５０により画定されており、非導電性マスク５０よりも暗い（線状の）領域として示されている。図１５（ａ）～図１５（ｃ）を参照して説明する実験例における実験条件は、エッチング液としてＫ２Ｓ２Ｏ８水溶液を用いた以外は、第１実施形態で図４（ａ）～図４（ｆ）を参照して説明した実験例における実験条件（照射波長、照射強度および距離Ｌ）と同様である。非導電性マスク５０はＳｉＯ２で形成し、カソードパッド３０はＴｉで形成した。 FIG. 15(a) is a photograph showing the processing object 100 on which the non-conductive mask 50 and the cathode pad 30 are formed. Cathode pads 30 are shown as bright areas and non-conductive mask 50 is shown as darker areas than cathode pads 30 . The areas to be etched are defined by a non-conductive mask 50 and are shown as darker (linear) areas than the non-conductive mask 50 . Experimental conditions in the experimental example described with reference to FIGS. The experimental conditions (irradiation wavelength, irradiation intensity and distance L) in the experimental example described with reference to FIG. 4(f) are the same. The non-conductive mask 50 was made of SiO2 and the cathode pad 30 was made of Ti.

図１５（ｂ）および図１５（ｃ）は、図１５（ａ）の右上の円内に示す領域の一部を拡大した写真である。当該円内には、非導電性マスク５０により、四角形の環状の被エッチング領域２１が画定されている。図１５（ｂ）および図１５（ｃ）には、当該被エッチング領域２１の右上の角部が示されている。図１５（ｂ）は、ＰＥＣエッチング前の写真であり、図１５（ｃ）は、ＰＥＣエッチング後の写真である。図１５（ｂ）に示されるように、当該被エッチング領域２１の紙面左右方向に延在する部分の幅は、７６μｍであり、当該被エッチング領域２１の紙面上下方向に延在する部分の幅は、４５μｍである。 FIGS. 15(b) and 15(c) are magnified photographs of a part of the area shown in the upper right circle of FIG. 15(a). Within the circle, a non-conductive mask 50 defines a quadrangular annular region 21 to be etched. 15(b) and 15(c) show the upper right corner of the etched region 21. FIG. FIG. 15(b) is a photograph before PEC etching, and FIG. 15(c) is a photograph after PEC etching. As shown in FIG. 15B, the width of the portion of the region to be etched 21 extending in the horizontal direction of the paper surface is 76 μm, and the width of the portion of the region to be etched 21 extending in the vertical direction of the paper surface is , 45 μm.

当該被エッチング領域２１を画定するマスクの縁は、カソードパッド３０の縁を含まずに、非導電性マスク５０の縁で構成されている。つまり、カソードパッド３０は、当該エッチング領域２１を画定する位置に配置されていない。また、当該被エッチング領域２１を画定する非導電性マスク５０の縁は、カソードパッド３０から充分に（５μｍ超または１０μｍ超）離れている（図１５（ａ）参照）。 The edge of the mask that defines the etched region 21 consists of the edge of the non-conductive mask 50 without including the edge of the cathode pad 30 . That is, the cathode pad 30 is not arranged at a position that defines the etching region 21 . Also, the edge of the non-conductive mask 50 defining the etched region 21 is sufficiently (more than 5 μm or more than 10 μm) away from the cathode pad 30 (see FIG. 15(a)).

図１５（ｂ）と図１５（ｃ）とを比較してわかるように、本実験例では、非導電性マスク５０の開口形状とほぼ一致する形態で、凹部２２が形成されており、非導電性マスク５０の縁に沿う位置に、凹部２２の縁２３を形成できている。このように、被エッチング領域２１を画定する縁を、カソードパッド３０の縁を含まずに、非導電性マスク５０の縁で構成することにより、凹部２２の形状の制御性を高めたＰＥＣエッチングを行うことができる。 As can be seen by comparing FIG. 15B and FIG. 15C, in this experimental example, the concave portion 22 is formed in a form that substantially matches the shape of the opening of the non-conductive mask 50, and is non-conductive. The edges 23 of the recesses 22 are formed along the edges of the mask 50 . In this way, by configuring the edge defining the etched region 21 by the edge of the non-conductive mask 50 without including the edge of the cathode pad 30, PEC etching with improved controllability of the shape of the recess 22 can be performed. It can be carried out.

＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更、改良、組み合わせ等が可能である。 <Other embodiments>
The embodiments of the present invention have been specifically described above. However, the present invention is not limited to the above-described embodiments, and various modifications, improvements, combinations, etc. are possible without departing from the spirit of the present invention.

例えば、カソードパッド３０の形状、大きさ、配置、個数等は、必要に応じて様々に調整されてよい。 For example, the shape, size, arrangement, number, etc. of the cathode pads 30 may be variously adjusted as required.

図８（ａ）および図８（ｂ）は、カソードパッド３０を、ウエハ１０の外周に沿って配置した例を示す、処理対象物１００の概略平面図である。ウエハ１０の縁を、太線で示す。 8A and 8B are schematic plan views of the object 100 to be processed, showing an example in which the cathode pads 30 are arranged along the outer periphery of the wafer 10. FIG. The edge of wafer 10 is shown in bold.

一般に、ウエハ１０の外周部には、素子が形成されないことが多い。このため、ウエハ１０の外周部を利用してカソードパッド３０を配置することで、ウエハ１０の内部の広い領域を、素子形成のために利用することが容易になる。また、ウエハ１０の外周部に沿ってカソードパッド３０を配置することで、カソードパッド３０を長く形成すること、つまり、カソードパッド３０を広く形成することが、容易になる。 In general, elements are often not formed on the outer peripheral portion of the wafer 10 . Therefore, by arranging the cathode pads 30 using the outer peripheral portion of the wafer 10, it becomes easy to use a wide area inside the wafer 10 for element formation. Further, by arranging the cathode pads 30 along the outer periphery of the wafer 10, it becomes easier to form the cathode pads 30 longer, that is, to form the cathode pads 30 wider.

図８（ａ）は、ウエハ１０の外周に沿って、平面視上、ウエハ１０の内側に、カソードパッド３０を配置した例を示す。図８（ｂ）は、ウエハ１０の外周に沿って、平面視上、ウエハ１０の外側まで延在するように（庇状に突き出すように）、カソードパッド３０を配置した例を示す。図８（ｂ）に示す例のように、カソードパッド３０をウエハ１０の外側まで配置することで、カソードパッド３０がエッチング液２０１と接触する面積を広くすることができるため、カソード領域４０をより広く設けることができる。このような構造は、例えば、別体として準備されたカソードパッド３０をウエハ１０に接着する（あるいは接触させる）ことで形成される。 FIG. 8A shows an example in which the cathode pads 30 are arranged inside the wafer 10 along the outer circumference of the wafer 10 in plan view. FIG. 8B shows an example in which the cathode pads 30 are arranged along the outer periphery of the wafer 10 so as to extend to the outside of the wafer 10 (protruding like an eave) in plan view. By arranging the cathode pads 30 to the outside of the wafer 10 as in the example shown in FIG. It can be set widely. Such a structure is formed, for example, by adhering (or contacting) the wafer 10 with a separately prepared cathode pad 30 .

上述の第１、第２実施形態では、ウエハ１０の基板１１が半絶縁性である場合を例示したが、基板１１は、導電性であってもよい。つまり、基板１１が導電性である場合に、カソードパッド３０を設けてもよい。基板１１が導電性である場合、基板１１の表面上の任意の場所に、カソードパッド３０を配置することが可能である。 In the first and second embodiments described above, the substrate 11 of the wafer 10 is semi-insulating, but the substrate 11 may be conductive. That is, the cathode pad 30 may be provided when the substrate 11 is conductive. If substrate 11 is conductive, cathode pad 30 can be placed anywhere on the surface of substrate 11 .

図９は、導電性の基板１１を有するウエハ１０にカソードパッド３０を設ける態様を概念的に例示する概略断面図である。基板１１が導電性である場合、ウエハ１０の上面上に（つまり被エッチング面２０上に）カソードパッド３０を配置することができるだけでなく、ウエハ１０の（基板１１の）側面上にカソードパッド３０を配置することもでき、ウエハ１０の（基板１１の）底面上にカソードパッド３０を配置することもできる。なお、このような場合、基板１１のみでも導電性であるため、エピ層１２が省略された基板１１自体をウエハ１０として、ウエハ１０の（基板１１の）上面上にカソードパッド３０を配置する態様も考えられる。導電性の基板１１の表面上のどこにカソードパッド３０を配置するかは、必要に応じて適宜選択されてよい。 FIG. 9 is a schematic cross-sectional view conceptually illustrating a manner in which a cathode pad 30 is provided on a wafer 10 having a conductive substrate 11. As shown in FIG. If the substrate 11 is conductive, not only can the cathode pads 30 be placed on the top surface of the wafer 10 (that is, on the surface to be etched 20), but also the cathode pads 30 can be placed on the sides of the wafer 10 (of the substrate 11). can also be placed, and the cathode pad 30 can also be placed on the bottom surface of the wafer 10 (of the substrate 11). In such a case, since the substrate 11 alone is conductive, the substrate 11 itself without the epitaxial layer 12 is used as the wafer 10, and the cathode pad 30 is arranged on the upper surface of the wafer 10 (substrate 11). is also conceivable. Where to place the cathode pad 30 on the surface of the conductive substrate 11 may be appropriately selected as required.

エッチング液２０１としては、例えば、エッチング開始時点で酸性であるエッチング液２０１として、Ｋ２Ｓ２Ｏ８水溶液のみを用いることも可能である。この場合、Ｋ２Ｓ２Ｏ８水溶液の濃度は、例えば０．０２５Ｍとすればよい。 As the etchant 201, for example, it is possible to use only a K2S2O8 aqueous solution as the etchant 201 that is acidic at the start of etching. In this case, the concentration of the K 2 S 2 O 8 aqueous solution may be, for example, 0.025M.

また、上述の説明では、Ｓ２Ｏ８ ２－をペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）から供給する態様を例示したが、Ｓ２Ｏ８ ２－は、その他例えば、ペルオキソ二硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、ペルオキソ二硫酸アンモニウム（過硫酸アンモニウム、（ＮＨ４）２Ｓ２Ｏ８）等から供給するようにしてもよい。 In addition, in the above description, an embodiment in which S 2 O 8 2- is supplied from potassium peroxodisulfate (K 2 S 2 O 8 ) was exemplified, but S 2 O 8 2- may be supplied from other sources such as sodium peroxodisulfate (Na 2 S 2 O 8 ), ammonium peroxodisulfate (ammonium persulfate, (NH 4 ) 2 S 2 O 8 ), or the like.

ＰＥＣエッチングの際、エッチング液２０１は、静止させてもよいし、流しても（動かしても）よい。エッチング液２０１を流す場合、同じエッチング液２０１を循環させる（エッチング液２０１を交換しない）態様であってもよいし、新しいエッチング液２０１を連続的に供給する（エッチング液２０１を交換する）態様であってもよい。 During PEC etching, the etchant 201 may be stationary or flowed (moved). When the etchant 201 is supplied, the same etchant 201 may be circulated (the etchant 201 is not replaced), or a new etchant 201 may be continuously supplied (the etchant 201 is replaced). There may be.

＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。 <Preferred embodiment of the present invention>
Preferred embodiments of the present invention are described below.

（付記１）
導電性のＩＩＩ族窒化物で構成された被エッチング面を有し、前記被エッチング面上に被エッチング領域が配置されたエッチング対象物、および、前記エッチング対象物の、前記被エッチング領域と電気的に接続された導電性領域の表面の少なくとも一部と接触するように設けられた導電性部材、を備える処理対象物を準備する工程と、
前記処理対象物が、電子を受け取る酸化剤を含むアルカリ性または酸性のエッチング液に浸漬され、前記被エッチング領域および前記導電性部材が、前記エッチング液と接触した状態で、前記被エッチング面に、前記エッチング液を介して紫外光を照射することにより、前記被エッチング領域を構成する前記ＩＩＩ族窒化物をエッチングする工程と、
を有し、
前記被エッチング領域を画定する縁は、前記導電性部材の縁のみによって構成されてはいない（前記導電性部材は、前記被エッチング領域を画定する位置に配置されていない）、構造体の製造方法。 (Appendix 1)
An etching target having an etching target surface made of a conductive group III nitride and having an etching target region disposed on the etching target surface, and an etching target electrically connected to the etching target region providing a workpiece comprising a conductive member provided in contact with at least a portion of the surface of the conductive region connected to;
The object to be processed is immersed in an alkaline or acidic etchant containing an oxidizing agent that accepts electrons, and the region to be etched and the conductive member are in contact with the etchant. a step of etching the group III nitride constituting the region to be etched by irradiating ultraviolet light through an etchant;
has
A method for manufacturing a structure, wherein the edge defining the region to be etched is not formed only by the edge of the conductive member (the conductive member is not arranged at a position defining the region to be etched). .

（付記２）
前記処理対象物は、
前記被エッチング面上に形成され、非導電性材料で構成されたマスク、を備え、
前記被エッチング領域を画定する縁は、前記マスクの縁を含んで構成されている（前記マスクは、前記被エッチング領域を画定する位置に配置されている）、付記１に記載の構造体の製造方法。 (Appendix 2)
The object to be processed is
a mask formed on the surface to be etched and made of a non-conductive material;
Manufacture of the structure according to Appendix 1, wherein the edge defining the region to be etched comprises the edge of the mask (the mask is positioned to define the region to be etched). Method.

（付記３）
前記マスクは、レジストで構成され、
前記エッチング液は、酸性である、付記２に記載の構造体の製造方法。 (Appendix 3)
The mask is made of a resist,
The method for manufacturing a structure according to Appendix 2, wherein the etchant is acidic.

（付記４）
前記エッチング液は、酸性である、付記１～３のいずれか１つに記載の構造体の製造方法。 (Appendix 4)
4. The method for manufacturing a structure according to any one of Appendices 1 to 3, wherein the etchant is acidic.

（付記５）
前記導電性部材の、前記被エッチング面上に設けられた部分の上面が、前記エッチング液と接触した状態で、前記ＩＩＩ族窒化物をエッチングする、付記１～４のいずれか１つに記載の構造体の製造方法。 (Appendix 5)
5. The group III nitride is etched while the upper surface of the portion of the conductive member provided on the surface to be etched is in contact with the etchant. A method of manufacturing a structure.

（付記６）
前記エッチング対象物は、高電子移動度トランジスタの材料として用いられ、
前記導電性部材は、前記高電子移動度トランジスタの電極として用いられる、付記１～５のいずれか１つに記載の構造体の製造方法。 (Appendix 6)
The etching target is used as a material for a high electron mobility transistor,
6. The method of manufacturing a structure according to any one of Appendices 1 to 5, wherein the conductive member is used as an electrode of the high electron mobility transistor.

（付記７）
前記被エッチング領域がエッチングされることで形成される凹部は、前記高電子移動度トランジスタの素子分離溝として用いられる、付記６に記載の構造体の製造方法。 (Appendix 7)
7. The method of manufacturing a structure according to appendix 6, wherein the recess formed by etching the region to be etched is used as an isolation trench for the high electron mobility transistor.

（付記８）
前記導電性部材は、平面視上、前記エッチング対象物の外周に沿って配置されている、付記１～７のいずれか１つに記載の構造体の製造方法。 (Appendix 8)
8. The method of manufacturing a structure according to any one of Appendices 1 to 7, wherein the conductive member is arranged along the outer periphery of the etching object in plan view.

（付記９）
前記導電性部材は、平面視上、前記エッチング対象物の外側まで延在するように配置されている、付記１～８のいずれか１つに記載の構造体の製造方法。 (Appendix 9)
9. The method of manufacturing a structure according to any one of Appendices 1 to 8, wherein the conductive member is arranged so as to extend to the outside of the etching object in plan view.

（付記１０）
前記エッチング対象物は、半絶縁性基板を備える、付記１～９のいずれか１つに記載の構造体の製造方法。 (Appendix 10)
10. The method of manufacturing a structure according to any one of Appendices 1 to 9, wherein the object to be etched comprises a semi-insulating substrate.

（付記１１）
前記導電性部材は、前記半絶縁性基板上に形成されたＩＩＩ族窒化物層上に設けられている、付記１０に記載の構造体の製造方法。 (Appendix 11)
11. The method of manufacturing a structure according to claim 10, wherein the conductive member is provided on a III-nitride layer formed on the semi-insulating substrate.

（付記１２）
前記導電性部材が前記エッチング液と接触する面積は、前記ＩＩＩ族窒化物層の上面である前記被エッチング面の全体の面積に対して、好ましくは１％以上、より好ましくは２％以上、さらに好ましくは４％以上、さらに好ましくは８％以上である、付記１１に記載の構造体の製造方法。 (Appendix 12)
The area of the conductive member in contact with the etchant is preferably 1% or more, more preferably 2% or more, and more preferably 2% or more of the total area of the surface to be etched, which is the upper surface of the group III nitride layer. 12. The method for producing a structure according to Appendix 11, wherein the ratio is preferably 4% or more, more preferably 8% or more.

（付記１３）
前記導電性部材が前記エッチング液と接触する面積は、前記ＩＩＩ族窒化物層の側面の全体の面積よりも広い、付記１１または１２に記載の構造体の製造方法。 (Appendix 13)
13. The method of manufacturing a structure according to appendix 11 or 12, wherein the area of the conductive member in contact with the etchant is larger than the entire area of the side surface of the group III nitride layer.

（付記１４）
前記エッチング対象物は、導電性基板を備える、付記１～９のいずれか１つに記載の構造体の製造方法。 (Appendix 14)
10. The method of manufacturing a structure according to any one of Appendices 1 to 9, wherein the etching target comprises a conductive substrate.

（付記１５）
前記導電性部材は、前記導電性基板上に形成されたＩＩＩ族窒化物層の表面上に配置されている、付記１４に記載の構造体の製造方法。 (Appendix 15)
15. The method of manufacturing a structure according to appendix 14, wherein the conductive member is disposed on a surface of a group III nitride layer formed on the conductive substrate.

（付記１６）
前記導電性部材は、前記導電性基板の表面上に配置されている、付記１４または１５に記載の構造体の製造方法。 (Appendix 16)
16. The method of manufacturing a structure according to Appendix 14 or 15, wherein the conductive member is arranged on the surface of the conductive substrate.

（付記１７）
導電性のＩＩＩ族窒化物で構成された被エッチング面を有し、前記被エッチング面上に被エッチング領域が配置されたエッチング対象物と、
前記エッチング対象物の、前記被エッチング領域と電気的に接続された導電性領域の表面の少なくとも一部と接触するように設けられた導電性部材と、
を備え、
電子を受け取る酸化剤を含むアルカリ性または酸性のエッチング液に、前記被エッチング領域および前記導電性部材が接触した状態で浸漬され、
前記被エッチング領域を画定する縁は、前記導電性部材の縁のみによって構成されてはいない（前記導電性部材は、前記被エッチング領域を画定する位置に配置されていない）、中間構造体。 (Appendix 17)
an etching target having a surface to be etched made of a conductive group III nitride, the etching target having a region to be etched disposed on the surface to be etched;
a conductive member provided to contact at least part of a surface of a conductive region electrically connected to the region to be etched of the object to be etched;
with
immersing the region to be etched and the conductive member in contact with an alkaline or acidic etching solution containing an oxidant that accepts electrons;
An intermediate structure, wherein the edge defining the etched region is not constituted solely by the edge of the conductive member (the conductive member is not positioned to define the etched region).

（付記１８）
前記被エッチング面上に形成され、非導電性材料で構成されたマスク、を備え、
前記被エッチング領域を画定する縁は、前記マスクの縁を含んで構成されている（前記マスクは、前記被エッチング領域を画定する位置に配置されている）、付記１７に記載の中間構造体。 (Appendix 18)
a mask formed on the surface to be etched and made of a non-conductive material;
18. The intermediate structure of claim 17, wherein the edge defining the etched region comprises an edge of the mask (the mask is positioned to define the etched region).

（付記１９）
前記マスクは、レジストで構成されている、付記１７または１８に記載の中間構造体。 (Appendix 19)
19. The intermediate structure of clause 17 or 18, wherein the mask is composed of resist.

（付記２０）
前記エッチング対象物は、高電子移動度トランジスタの材料として用いられ、
前記導電性部材は、前記高電子移動度トランジスタの電極として用いられる、付記１７～１９のいずれか１つに記載の中間構造体。 (Appendix 20)
The etching target is used as a material for a high electron mobility transistor,
20. The intermediate structure according to any one of appendices 17 to 19, wherein the conductive member is used as an electrode of the high electron mobility transistor.

（付記２１）
前記導電性部材は、平面視上、前記エッチング対象物の外周に沿って配置されている、付記１７～２０のいずれか１つに記載の中間構造体。 (Appendix 21)
21. The intermediate structure according to any one of Appendices 17 to 20, wherein the conductive member is arranged along the periphery of the object to be etched in plan view.

（付記２２）
前記導電性部材は、平面視上、前記エッチング対象物の外側まで延在するように配置されている、付記２１に記載の中間構造体。 (Appendix 22)
22. The intermediate structure according to appendix 21, wherein the conductive member is arranged to extend to the outside of the object to be etched in plan view.

（付記２３）
前記エッチング対象物は、半絶縁性基板を備える、付記１７～２２のいずれか１つに記載の中間構造体。 (Appendix 23)
23. The intermediate structure of any one of Clauses 17-22, wherein the object to be etched comprises a semi-insulating substrate.

（付記２４）
前記エッチング対象物は、導電性基板を備える、付記１７～２２のいずれか１つに記載の中間構造体。 (Appendix 24)
23. The intermediate structure of any one of Clauses 17-22, wherein the object to be etched comprises a conductive substrate.

（付記２５）
前記導電性部材は、前記導電性基板の表面上に配置されている、付記２４に記載の中間構造体。 (Appendix 25)
25. The intermediate structure of Claim 24, wherein the conductive member is disposed on a surface of the conductive substrate.

（付記２６）
前記被エッチング面に、前記エッチング液を介して、紫外光が照射される、付記１７～２５のいずれか１つに記載の中間構造体。 (Appendix 26)
26. The intermediate structure according to any one of appendices 17 to 25, wherein the surface to be etched is irradiated with ultraviolet light through the etchant.

（付記２７）
ＩＩＩ族窒化物で構成された結晶をエッチング液に浸漬した状態で電気化学的にエッチングを行う方法であって、
前記ＩＩＩ族窒化物の表面に被エッチング領域と、被エッチング領域以外の領域を画定する工程と、
前記表面に、前記エッチング液を介して紫外光を照射することにより、前記ＩＩＩ族窒化物をエッチングする工程と、
を有し、
前記被エッチング領域以外の領域の一部に、前記エッチング液に電子を放出するカソードとして機能する導電性部材を接続する（接触させる）ことを特徴とする、ＩＩＩ族窒化物結晶の加工方法。 (Appendix 27)
A method of electrochemically etching a crystal composed of a group III nitride while being immersed in an etching solution,
defining a region to be etched and a region other than the region to be etched on the surface of the group III nitride;
etching the group III nitride by irradiating the surface with ultraviolet light through the etchant;
has
A method for processing a Group III nitride crystal, comprising connecting (contacting) a conductive member functioning as a cathode that emits electrons to the etchant to a part of the region other than the region to be etched.

（付記２８）
前記被エッチング領域を画定する縁は、前記導電性部材の縁を含まずに、前記マスクの縁で構成されている、付記２に記載の構造体の製造方法。 (Appendix 28)
3. The method of manufacturing a structure according to appendix 2, wherein the edge defining the region to be etched is formed by the edge of the mask without including the edge of the conductive member.

（付記２９）
前記マスクの縁と、前記導電性部材の縁と、の距離が、好ましくは５μｍ以上、より好ましくは１０μｍ以上である、付記２８に記載の構造体の製造方法。 (Appendix 29)
29. The method of manufacturing a structure according to appendix 28, wherein the distance between the edge of the mask and the edge of the conductive member is preferably 5 μm or more, more preferably 10 μm or more.

（付記３０）
平面視において、前記導電性部材の全周囲が、前記マスクに囲まれるように、前記導電性部材が配置されている、付記２８または２９に記載の構造体の製造方法。 (Appendix 30)
30. The method of manufacturing a structure according to appendix 28 or 29, wherein the conductive member is arranged so that the entire circumference of the conductive member is surrounded by the mask in plan view.

（付記３１）
前記被エッチング領域を画定する縁は、前記導電性部材の縁を含まずに、前記マスクの縁で構成されている、付記１８に記載の中間構造体。 (Appendix 31)
19. The intermediate structure of Claim 18, wherein edges defining the etched region are comprised of edges of the mask, excluding edges of the conductive member.

（付記３２）
前記マスクの縁と、前記導電性部材の縁と、の距離が、好ましくは５μｍ以上、より好ましくは１０μｍ以上である、付記３１に記載の中間構造体。 (Appendix 32)
32. The intermediate structure according to claim 31, wherein the distance between the edge of the mask and the edge of the conductive member is preferably 5 μm or more, more preferably 10 μm or more.

（付記３３）
平面視において、前記導電性部材の全周囲が、前記マスクに囲まれるように、前記導電性部材が配置されている、付記３１または３２に記載の中間構造体。 (Appendix 33)
33. The intermediate structure according to appendix 31 or 32, wherein the conductive member is arranged so that the entire periphery of the conductive member is surrounded by the mask in plan view.

１０…エッチング対象物、２０…被エッチング面、２１…被エッチング領域、３０…カソードパッド、５０…マスク、１００…処理対象物、１５０…構造体、２００…ＰＥＣエッチング装置、２０１…エッチング液、２０２…エッチング液の上面、２１０…容器、２２０…光源、２２１…ＵＶ光 DESCRIPTION OF SYMBOLS 10... Object to be etched, 20... Surface to be etched, 21... Area to be etched, 30... Cathode pad, 50... Mask, 100... Object to be processed, 150... Structure, 200... PEC etching device, 201... Etching liquid, 202 ... Top surface of etching liquid, 210 ... container, 220 ... light source, 221 ... UV light

Claims (15)

基板上にＩＩＩ族窒化物層が積層された構造を有するウエハから素子を製造する方法であって、
前記ウエハの表面に、導電性領域を形成する工程と、
前記ウエハの表面に、非導電性材料からなり、前記導電性領域の少なくとも一部、および、前記ＩＩＩ族窒化物層の表面に画定された被エッチング領域に開口部を有するマスクを形成する工程と、
前記導電性領域をカソードとして機能させて、前記ウエハに光電気化学エッチングを施すことで、前記被エッチング領域を前記ウエハの表面から均一な深さで彫り込む工程と、
前記マスクを除去する工程と、
を有し、
前記光電気化学エッチングにおけるエッチング液は、ペルオキソ二硫酸イオンから光照射または加熱により生成された硫酸イオンラジカルを含む、
素子の製造方法。 A method for manufacturing an element from a wafer having a structure in which a group III nitride layer is laminated on a substrate, the method comprising:
forming a conductive region on the surface of the wafer;
forming a mask on the surface of the wafer made of a non-conductive material and having openings in at least a portion of the conductive region and a region to be etched defined on the surface of the III-nitride layer; ,
subjecting the wafer to photoelectrochemical etching with the conductive region functioning as a cathode to carve the etched region to a uniform depth from the surface of the wafer;
removing the mask;
has
The etching solution in the photoelectrochemical etching contains sulfate ion radicals generated from peroxodisulfate ions by light irradiation or heating,
A method of manufacturing an element. 前記導電性領域が露出している前記マスクの開口部の総面積が、前記被エッチング領域を画定する前記マスクの開口部の総面積の１％以上である、請求項１に記載の素子の製造方法。 2. The fabrication of a device according to claim 1, wherein the total area of openings in said mask exposing said conductive regions is 1% or more of the total area of openings in said mask defining said regions to be etched. Method. 前記導電性領域は、金属材料からなる、請求項１または２に記載の素子の製造方法。 3. The method of manufacturing a device according to claim 1, wherein said conductive region is made of a metal material. 前記非導電性材料は、レジストまたは酸化シリコンである、請求項１～３のいずれか１項に記載の素子の製造方法。 4. The method of manufacturing an element according to claim 1, wherein said non-conductive material is resist or silicon oxide. 前記基板は、半絶縁性基板である、請求項１～４のいずれか１項に記載の素子の製造方法。 5. The method of manufacturing a device according to claim 1, wherein said substrate is a semi-insulating substrate. 前記基板は、ＳｉＣ基板またはＧａＮ基板である、請求項５に記載の素子の製造方法。 6. The device manufacturing method according to claim 5, wherein said substrate is a SiC substrate or a GaN substrate. 前記素子は、高電子移動度トランジスタである、請求項１～６のいずれか１項に記載の素子の製造方法。 7. The method of manufacturing a device according to claim 1, wherein said device is a high electron mobility transistor. 前記導電性領域は、前記光電気化学エッチング中にカソードとして機能するとともに、前記マスクを除去した後は、前記素子の動作に用いられる導電性領域として機能する、請求項１～７に記載の素子の製造方法。 A device according to claims 1-7, wherein the conductive region functions as a cathode during the photoelectrochemical etching and, after removal of the mask, as a conductive region used for operation of the device. manufacturing method. 前記素子は、高電子移動度トランジスタであり、
前記素子の動作に用いられる導電性領域は、前記高電子移動度トランジスタのソースの導電性領域、および、前記高電子移動度トランジスタのドレインの導電性領域、の少なくとも一方である、請求項８に記載の素子の製造方法。 The device is a high electron mobility transistor,
9. The method of claim 8, wherein the conductive region used for operation of the device is at least one of a conductive region of the source of the high electron mobility transistor and a conductive region of the drain of the high electron mobility transistor. A method of manufacturing the described device. 前記非導電性材料からなる前記マスクは、前記導電性領域の周囲を囲繞するように形成されており、前記マスクの縁と前記導電性領域の縁との最短距離は、５μｍ以上である、請求項１～９に記載の素子の製造方法。 The mask made of the non-conductive material is formed so as to surround the conductive region, and the shortest distance between the edge of the mask and the edge of the conductive region is 5 μm or more. Item 10. A method for manufacturing an element according to items 1 to 9. 前記導電性領域は、前記ウエハの表面に、平面視上、前記ウエハの外周に沿って形成され、製造される前記素子とは導電性領域としての機能を兼用しない、請求項１～７に記載の素子の製造方法。 8. The conductive region according to any one of claims 1 to 7, wherein the conductive region is formed on the surface of the wafer along the outer circumference of the wafer in a plan view, and does not share a function as the conductive region with the device to be manufactured. A method for manufacturing the element of 前記導電性領域は、前記ウエハの外側まで延在するように形成される、請求項１１に記載の素子の製造方法。 12. The method of manufacturing a device according to claim 11, wherein said conductive region is formed to extend to the outside of said wafer. 前記導電性領域は、前記ウエハとは別体として準備され、前記ウエハに接着あるいは接触させることで形成される、請求項１１または１２に記載の素子の製造方法。 13. The method of manufacturing an element according to claim 11, wherein said conductive region is prepared separately from said wafer and formed by bonding or contacting said wafer. 基板上にＩＩＩ族窒化物層が積層された構造を有するウエハから素子を製造する方法であって、
前記ウエハの表面に、導電性領域を形成する工程と、
前記ウエハの表面に、非導電性材料からなり、前記導電性領域の少なくとも一部、および、前記ＩＩＩ族窒化物層の表面に画定された被エッチング領域に開口部を有するマスクを形成する工程と、
前記導電性領域をカソードとして機能させて、前記ウエハに光電気化学エッチングを施すことで、前記被エッチング領域を前記ウエハの表面から均一な深さで彫り込む工程と、
前記マスクを除去する工程と、
を有し、
前記非導電性材料からなる前記マスクは、前記導電性領域の周囲を囲繞するように形成されており、前記マスクの縁と前記導電性領域の縁との最短距離は、５μｍ以上である、
素子の製造方法。 A method for manufacturing an element from a wafer having a structure in which a group III nitride layer is laminated on a substrate, the method comprising:
forming a conductive region on the surface of the wafer;
forming a mask on the surface of the wafer made of a non-conductive material and having openings in at least a portion of the conductive region and a region to be etched defined on the surface of the III-nitride layer; ,
subjecting the wafer to photoelectrochemical etching with the conductive region functioning as a cathode to carve the etched region to a uniform depth from the surface of the wafer;
removing the mask;
has
The mask made of the non-conductive material is formed so as to surround the conductive region, and the shortest distance between the edge of the mask and the edge of the conductive region is 5 μm or more.
A method of manufacturing an element. 基板上にＩＩＩ族窒化物層が積層された構造を有するウエハから素子を製造する方法であって、
前記ウエハの表面に、導電性領域を形成する工程と、
前記ウエハの表面に、非導電性材料からなり、前記導電性領域の少なくとも一部、および、前記ＩＩＩ族窒化物層の表面に画定された被エッチング領域に開口部を有するマスクを形成する工程と、
前記導電性領域をカソードとして機能させて、前記ウエハに光電気化学エッチングを施すことで、前記被エッチング領域を前記ウエハの表面から均一な深さで彫り込む工程と、
前記マスクを除去する工程と、
を有し、
前記導電性領域は、前記ウエハの表面に、平面視上、前記ウエハの外周に沿って形成され、製造される前記素子とは導電性領域としての機能を兼用せず、前記ウエハの外側まで延在するように形成される、
素子の製造方法。 A method for manufacturing an element from a wafer having a structure in which a group III nitride layer is laminated on a substrate, the method comprising:
forming a conductive region on the surface of the wafer;
forming a mask on the surface of the wafer made of a non-conductive material and having openings in at least a portion of the conductive region and a region to be etched defined on the surface of the III-nitride layer; ,
subjecting the wafer to photoelectrochemical etching with the conductive region functioning as a cathode to carve the etched region to a uniform depth from the surface of the wafer;
removing the mask;
has
The conductive region is formed on the surface of the wafer along the outer periphery of the wafer in a plan view, does not function as a conductive region with the manufactured element, and extends to the outside of the wafer. formed to exist,
A method of manufacturing an element.
JP2019113773A 2019-04-26 2019-06-19 Element manufacturing method Active JP7254639B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/605,834 US11393693B2 (en) 2019-04-26 2020-03-13 Structure manufacturing method and intermediate structure
PCT/JP2020/011151 WO2020217768A1 (en) 2019-04-26 2020-03-13 Structure manufacturing method and intermediate structure
CN202080030627.5A CN113728418A (en) 2019-04-26 2020-03-13 Method for manufacturing structure and intermediate structure
TW109112913A TWI837342B (en) 2019-04-26 2020-04-17 Manufacturing method of structure and intermediate structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086052 2019-04-26
JP2019086052 2019-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019148873A Division JP6668546B1 (en) 2019-04-26 2019-08-14 Structure manufacturing method and intermediate structure

Publications (3)

Publication Number Publication Date
JP2020184601A JP2020184601A (en) 2020-11-12
JP2020184601A5 JP2020184601A5 (en) 2022-05-31
JP7254639B2 true JP7254639B2 (en) 2023-04-10

Family

ID=70000678

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019113773A Active JP7254639B2 (en) 2019-04-26 2019-06-19 Element manufacturing method
JP2019148873A Active JP6668546B1 (en) 2019-04-26 2019-08-14 Structure manufacturing method and intermediate structure

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019148873A Active JP6668546B1 (en) 2019-04-26 2019-08-14 Structure manufacturing method and intermediate structure

Country Status (3)

Country Link
JP (2) JP7254639B2 (en)
CN (1) CN113728418A (en)
TW (1) TWI837342B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202221799A (en) 2020-07-16 2022-06-01 日商賽奧科思股份有限公司 Method for producing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
JP7509621B2 (en) 2020-07-16 2024-07-02 住友化学株式会社 METHOD FOR MANUFACTURING NITRIDE HIGH ELECTRON MOBILITY TRANSISTOR AND NITRIDE HIGH ELECTRON MOBILITY TRANSISTOR

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519230A (en) 2003-12-05 2007-07-12 インターナショナル・レクティファイヤ・コーポレーション Structure and method for isolation of group III nitride devices
JP2008543089A (en) 2005-06-01 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method and apparatus for growth and fabrication of semipolar (Ga, Al, In, B) N thin films, heterostructures and devices
JP2010212718A (en) 2004-11-02 2010-09-24 Regents Of The Univ Of California Control of photoelectrochemical (pec) etching by modification of local electrochemical potential of semiconductor structure relative to electrolyte
JP2011035214A (en) 2009-08-03 2011-02-17 Fujitsu Ltd Method of manufacturing compound semiconductor device
JP2011520296A (en) 2008-05-12 2011-07-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Photoelectrochemical roughening of p-side upper GaN light emitting diode
JP2015532009A (en) 2012-08-30 2015-11-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア PEC etching of {20-2-1} semipolar gallium nitride for light emitting diodes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605548B1 (en) * 1999-06-01 2003-08-12 National Research Council Of Canada Process for etching gallium nitride compound based semiconductors
TW200731018A (en) * 2006-02-07 2007-08-16 Univ Tsing Hua Method and apparatus for photoelectrochemical etching
US20100072518A1 (en) * 2008-09-12 2010-03-25 Georgia Tech Research Corporation Semiconductor devices and methods of fabricating same
CN101834239B (en) * 2009-03-10 2012-07-18 旭明光电股份有限公司 Light-emitting diode with reflecting and low-impedance contact electrode and manufacturing method thereof
JP5182189B2 (en) * 2009-03-27 2013-04-10 富士通株式会社 Manufacturing method of semiconductor device
TW201105727A (en) * 2009-04-01 2011-02-16 Nano Terra Inc Methods of patterning substrates using microcontact printed polymer resists and articles prepared therefrom

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519230A (en) 2003-12-05 2007-07-12 インターナショナル・レクティファイヤ・コーポレーション Structure and method for isolation of group III nitride devices
JP2010212718A (en) 2004-11-02 2010-09-24 Regents Of The Univ Of California Control of photoelectrochemical (pec) etching by modification of local electrochemical potential of semiconductor structure relative to electrolyte
JP2008543089A (en) 2005-06-01 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method and apparatus for growth and fabrication of semipolar (Ga, Al, In, B) N thin films, heterostructures and devices
JP2011520296A (en) 2008-05-12 2011-07-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Photoelectrochemical roughening of p-side upper GaN light emitting diode
JP2011035214A (en) 2009-08-03 2011-02-17 Fujitsu Ltd Method of manufacturing compound semiconductor device
JP2015532009A (en) 2012-08-30 2015-11-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア PEC etching of {20-2-1} semipolar gallium nitride for light emitting diodes

Also Published As

Publication number Publication date
JP6668546B1 (en) 2020-03-18
TWI837342B (en) 2024-04-01
JP2020184605A (en) 2020-11-12
JP2020184601A (en) 2020-11-12
CN113728418A (en) 2021-11-30
TW202107559A (en) 2021-02-16

Similar Documents

Publication Publication Date Title
WO2020217768A1 (en) Structure manufacturing method and intermediate structure
JP5056753B2 (en) Method for manufacturing compound semiconductor device and etching solution
JP5596495B2 (en) Semiconductor device
JP6952983B2 (en) Etching method and etching equipment
JP7254639B2 (en) Element manufacturing method
JP2007048783A (en) Schottky diode and its manufacturing method
CN106158950A (en) A kind of device architecture improving enhancement mode GaN MOS channel mobility and implementation method
JP2005136002A (en) Mask for photo-electrochemical etching, its forming method and manufacturing method for semiconductor device using the same
Sato et al. Low-Damage Etching for AlGaN/GaN HEMTs Using Photo-Electrochemical Reactions
JP4821778B2 (en) Photoelectrochemical etching equipment
US12002880B2 (en) Method for manufacturing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
Fariza et al. Role of energy-band offset in photo-electrochemical etching mechanism of p-GaN heterostructures
JP2022024947A (en) Nitride-based high-electron mobility transistor, and method for manufacturing the same
JP7261684B2 (en) Structure manufacturing method
JP2020184618A (en) Method of manufacturing structure
CN112420513A (en) Method for realizing concave grid enhanced HEMT device by wet etching
JP7261685B2 (en) Structure manufacturing method
US8952422B2 (en) Transistor and method of fabricating the same
Shiozaki et al. Improvements of electronic and optical characteristics of n-GaN-based structures by photoelectrochemical oxidation in glycol solution
TWI843876B (en) Method for manufacturing structure and structure
JP7084371B2 (en) Manufacturing method for semiconductor devices and structures
JP2011049314A (en) Semiconductor device and manufacturing method thereof
JP2006080274A (en) Etching method and manufacturing method of semiconductor device
TW465019B (en) Device isolation process for gallium arsenide integrated circuit
JPS61136226A (en) Manufacture of ohmic electrode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230329

R150 Certificate of patent or registration of utility model

Ref document number: 7254639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150