JP7254060B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP7254060B2 JP7254060B2 JP2020218333A JP2020218333A JP7254060B2 JP 7254060 B2 JP7254060 B2 JP 7254060B2 JP 2020218333 A JP2020218333 A JP 2020218333A JP 2020218333 A JP2020218333 A JP 2020218333A JP 7254060 B2 JP7254060 B2 JP 7254060B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- memory cells
- pull
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 201
- 238000000034 method Methods 0.000 description 29
- 239000002019 doping agent Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Description
半導体メモリ装置200の上記構造では、メモリセル20の各々に含まれる第1のゲートトランジスタPG1及び第2のゲートトランジスタPG2に対して共通の第1のゲート構造40を設けた構成とした。ただし、これに限定されるものではない。
上記半導体メモリ装置200では、同一の行に配置されているメモリセル20について、奇数列に配置されたメモリセル20にはワード線WLoを接続し、偶数列に配置されたメモリセル20にはワード線WLeを接続した構成とした。すなわち、同一の行に配置されているメモリセル20について1つ置きにワード線WLoとワード線WLeを交互に接続した構成とした。
上記半導体メモリ装置200、210では、同一の行に配置されたメモリセル20に対してそれぞれ2本のワード線WLを設けた構成にしたが、これに限定されるものではなく、3本以上のワード線WLを設けた構成としてもよい。
Claims (9)
- 半導体メモリ装置であって、
半導体基板上に配置された第1のプルアップトランジスタ、第2のプルアップトランジスタ、第1のプルダウントランジスタ、第2のプルダウントランジスタ、第1のゲートトランジスタ及び第2のゲートトランジスタの6つのトランジスタからなるメモリセルが行列配置され、
前記メモリセル内において、前記第1のゲートトランジスタのゲート領域と前記第2のゲートトランジスタのゲート領域が前記行列配置の行方向に沿って配置されており、
同一の行に配置された前記メモリセルに対して複数のワード線が設けられており、同一の行に配置された前記メモリセルのうち少なくとも1つの前記メモリセルの前記第1のゲートトランジスタのゲート及び前記第2のゲートトランジスタのゲートは複数の前記ワード線の1つに接続され、他の少なくとも1つの前記メモリセルの前記第1のゲートトランジスタのゲート及び前記第2のゲートトランジスタのゲートは複数の前記ワード線の他の1つに接続され、
前記第1のゲートトランジスタのゲート及び前記第2のゲートトランジスタのゲートは、前記第1のゲートトランジスタのゲート領域と前記第2のゲートトランジスタのゲート領域との間の領域に配置された導電性のプラグを介して前記ワード線に接続されていることを特徴とする半導体メモリ装置。 - 請求項1に記載の半導体メモリ装置であって、
前記第1のプルアップトランジスタと前記第2のプルアップトランジスタ、前記第1のプルダウントランジスタと前記第2のプルダウントランジスタ、前記第1のゲートトランジスタと前記第2のゲートトランジスタが前記メモリセル内の対称点に対してそれぞれ点対称に配置されていることを特徴とする半導体メモリ装置。 - 請求項2に記載の半導体メモリ装置であって、
前記第1のゲートトランジスタのゲート及び前記第2のゲートトランジスタのゲートは、前記対称点又はその近傍に配置された前記プラグを介して前記ワード線に接続されていることを特徴とする半導体メモリ装置。 - 請求項1~3のいずれか1項に記載の半導体メモリ装置であって、
同一の行内の2つの隣接する前記メモリセルは、デュアルビットメモリ構造を構成し、
一方の前記メモリセルの前記第2のゲートトランジスタは、他方の前記メモリセルの前記第1のゲートトランジスタに隣接して配置され、前記第2のゲートトランジスタのゲートは、2つの隣接する前記メモリセル間の境界で他の前記メモリセルの前記第1のゲートトランジスタのゲートと接続されておらず、互いに絶縁されていることを特徴とする半導体メモリ装置。 - 請求項1~4のいずれか1項に記載の半導体メモリ装置であって、
前記第1のゲートトランジスタのソースに接続されたビット線及び前記第2のゲートトランジスタのソースに接続されたビット線が設けられ、
前記ビット線は、前記ワード線とは異なる導電層において前記ワード線と交差するように設けられていることを特徴とする半導体メモリ装置。 - 請求項1~5のいずれか1項に記載の半導体メモリ装置であって、
同一の行に沿って配置された前記メモリセルにおいて隣り合う前記メモリセルはそれぞれ異なる前記ワード線に接続されていることを特徴とする半導体メモリ装置。 - 請求項1~6のいずれか1項に記載の半導体メモリ装置であって、
同一の行に沿って配置された前記メモリセルに対してM本(ただし、Mは2以上の整数)の前記ワード線が設けられており、M列置きに前記メモリセルが同一の前記ワード線に接続されていることを特徴とする半導体メモリ装置。 - 請求項1~7のいずれか1項に記載の半導体メモリ装置であって、
同一の行に沿って配置された前記メモリセルに対して2n本(ただし、nは1以上の整数)の前記ワード線が設けられており、2n列置きに前記メモリセルが同一の前記ワード線に接続されていることを特徴とする半導体メモリ装置。 - 請求項1~8のいずれか1項に記載の半導体メモリ装置であって、
同一の行に沿って配置された前記メモリセルに対して2本の前記ワード線が設けられており、同一の行に沿って配置された前記メモリセルのうち奇数列に配置された前記メモリセルが前記ワード線の一方に接続され、偶数列に配置された前記メモリセルが前記ワード線の他方に接続されていることを特徴とする半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020218333A JP7254060B2 (ja) | 2020-12-28 | 2020-12-28 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020218333A JP7254060B2 (ja) | 2020-12-28 | 2020-12-28 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022103599A JP2022103599A (ja) | 2022-07-08 |
JP7254060B2 true JP7254060B2 (ja) | 2023-04-07 |
Family
ID=82281488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020218333A Active JP7254060B2 (ja) | 2020-12-28 | 2020-12-28 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7254060B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273250A (ja) | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004072117A (ja) | 2002-08-08 | 2004-03-04 | Soisic | Soi基板上のメモリ |
JP2008091946A (ja) | 2007-12-10 | 2008-04-17 | Renesas Technology Corp | 半導体記憶装置 |
JP2010287287A (ja) | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 半導体装置 |
JP2011216664A (ja) | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体記憶装置 |
JP2013222801A (ja) | 2012-04-16 | 2013-10-28 | Fujitsu Semiconductor Ltd | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167291A (ja) * | 1994-12-07 | 1996-06-25 | Sony Corp | 半導体メモリ装置 |
-
2020
- 2020-12-28 JP JP2020218333A patent/JP7254060B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273250A (ja) | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004072117A (ja) | 2002-08-08 | 2004-03-04 | Soisic | Soi基板上のメモリ |
JP2008091946A (ja) | 2007-12-10 | 2008-04-17 | Renesas Technology Corp | 半導体記憶装置 |
JP2010287287A (ja) | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 半導体装置 |
JP2011216664A (ja) | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体記憶装置 |
JP2013222801A (ja) | 2012-04-16 | 2013-10-28 | Fujitsu Semiconductor Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022103599A (ja) | 2022-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831253B2 (en) | FinFET memory device | |
CN103165177B (zh) | 存储单元 | |
CN107785371B (zh) | 静态随机存取记忆体装置 | |
US7978561B2 (en) | Semiconductor memory devices having vertically-stacked transistors therein | |
KR101453157B1 (ko) | Sram 셀들을 위한 장치 | |
JP5232201B2 (ja) | デュアルポートsramセルの構造 | |
JP5345092B2 (ja) | スタティックランダムアクセスメモリ(sram)セルとその製造方法 | |
KR100423896B1 (ko) | 축소가능한 2개의 트랜지스터 기억 소자 | |
US6870231B2 (en) | Layouts for CMOS SRAM cells and devices | |
CN107017018B (zh) | 用于交错字线方案的sram单元 | |
KR20180060988A (ko) | 정적 랜덤 액세스 메모리 디바이스 | |
JP3897916B2 (ja) | Cmosスタティックランダムアクセスメモリ装置 | |
TW201428894A (zh) | 靜態隨機存取記憶胞及結構 | |
CN110010169B (zh) | 双端口静态随机存取存储器单元 | |
US20230207462A1 (en) | Interconnect Structure for Improving Memory Performance and/or Logic Performance | |
CN112599164A (zh) | 存储器阵列、静态随机存取存储器单元及其方法 | |
CN110534518B (zh) | 具有带单元的半导体器件 | |
JP7254060B2 (ja) | 半導体メモリ装置 | |
JP3539705B2 (ja) | 半導体記憶装置 | |
CN112289356B (zh) | 半导体存储器件 | |
TWI831376B (zh) | 半導體裝置及記憶體裝置的製造方法 | |
US11552052B2 (en) | Static random access memory (SRAM) and method for fabricating the same | |
CN116190371A (zh) | 静态随机存取存储器的布局图案 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7254060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |