JP7253722B2

JP7253722B2 - ４相電力分配器及び電子機器

Info

Publication number: JP7253722B2
Application number: JP2019131941A
Authority: JP
Inventors: 等林; 教広原田
Original assignee: Sophia School Corp
Current assignee: Sophia School Corp
Priority date: 2019-07-17
Filing date: 2019-07-17
Publication date: 2023-04-07
Anticipated expiration: 2039-07-17
Also published as: JP2021019217A

Description

本発明は、入力された高周波信号を４つの信号に電力分配して出力するラットレース回路を含む４相電力分配器及び電子機器に関するものである。

電力分配器とは、一つの入力端子に入力された高周波信号を、複数の出力端子に分配して出力する回路である（例えば、特許文献１、２及び非特許文献１）。このような電力分配器は、受動回路のみで構成するのが一般的である。

特開２０１５－８００６３号公報特開２０１０－６２７５３号公報

津留正臣・谷口英司著、「直交差動出力６ポートブランチライン型ハイブリッド回路の解析」、信学技報ＭＷ２０１３－１４３、電子情報通信学会、２０１３年１１月、Ｐ７０－７３

直交変調等に使用することを目的として、４相電力分配器の４つの出力端子から出力される出力信号間の位相差を９０度に調整することがある。特許文献１及び特許文献２に記載された４相電力分配器では、出力信号間の位相差が周波数に応じて変動する。このため、これらの４相電力分配器では、出力信号間の位相差が９０度となる周波数範囲が小さいという問題があった。

本発明は上記のような課題を解決するためになされたもので、４相電力分配器又は４相電力分配器を含む電子機器において出力信号間の位相差が９０度となる周波数範囲を大きくすることを目的とする。

本発明の第１の態様の４相電力分配器は、第１の入出力端子と第２の入出力端子との間に接続された、設定周波数で４分の１波長の電気長を有する第１の伝送線路と、前記第２の入出力端子と第３の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第２の伝送線路と、前記第３の入出力端子と第４の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第３の伝送線路と、前記第４の入出力端子と第５の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第４の伝送線路と、前記第５の入出力端子と第６の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第５の伝送線路と、前記第６の入出力端子と前記第１の入出力端子との間に接続された、前記設定周波数で４分の３波長の電気長を有する第６の伝送線路と、を有するラットレース回路と、前記第２の入出力端子と第７の入出力端子との間に接続された第１遅延回路と、前記第６の入出力端子と第８の入出力端子との間に接続された第２遅延回路と、を備え、前記第１の伝送線路、前記第２の伝送線路、前記第３の伝送線路、前記第４の伝送線路、前記第５の伝送線路、前記第６の伝送線路、前記第１遅延回路、及び前記第２遅延回路の特性インピーダンスは同一である。

前記第２の入出力端子と前記第７の入出力端子との間に接続された遅延回路は、前記設定周波数で２分の１波長の電気長を有する第７の伝送線路であり、前記第６の入出力端子と前記第８の入出力端子との間に接続された遅延回路は、前記設定周波数で２分の１波長の電気長を有する第８の伝送線路であってもよい。

前記４相電力分配器は、前記第１の伝送線路と前記第２の伝送線路との接続部に並列共振回路が接続されていてもよい。前記並列共振回路は、前記設定周波数での電気長が２分の１波長のオープンスタブであってもよい。前記並列共振回路は、前記設定周波数での電気長が４分の１波長のショートスタブであってもよい。前記並列共振回路は、並列に接続されたインダクタとキャパシタとを有してもよい。前記第１の伝送線路、前記第２の伝送線路、前記第３の伝送線路、前記第４の伝送線路、前記第５の伝送線路、前記第６の伝送線路、前記第１遅延回路、及び第２遅延回路のうち、少なくとも一つの伝送線路が集中定数素子で構成されていてもよい。

本発明の第２の態様の電子機器は、上記のいずれかの４相電力分配器と、前記第１の入出力端子、前記第３の入出力端子、前記第４の入出力端子、前記第５の入出力端子、前記第７の入出力端子、及び前記第８の入出力端子のそれぞれに接続されており、前記特性インピーダンスと同一のインピーダンスを有する複数の負荷と、を有する。

本発明によれば、４相電力分配器又は４相電力分配器を含む電子機器において出力信号間の位相差が９０度となる周波数範囲を大きくするという効果を奏する。

実施形態１に係る４相電力分配器を含む電子機器を示す図である。４相電力分配器の動作について説明するための簡略化モデルを示す図である。４相電力分配器のラットレース回路としての動作について説明するための図である。４相電力分配器のラットレース回路としての動作について説明するための図である。４相電力分配器の一例を示す図である。回路シミュレータによる複数の入出力端子１、３、４、５、７及び８の特性のシミュレーション結果を示す図である。回路シミュレータによる複数の入出力端子１、３、４、５、７及び８の特性のシミュレーション結果を示す図である。回路シミュレータによる複数の入出力端子１、３、４、５、７及び８の特性のシミュレーション結果を示す図である。４相電力分配器の実装におけるレイアウトを示す図である。４相電力分配器の特性の実測値を示す図である。４相電力分配器の特性の実測値を示す図である。４相電力分配器の特性の実測値を示す図である。従来の４相電力分配器の一例を示す回路図である。４相電力分配器の特性のシミュレーション結果を示す図である。４相電力分配器の特性のシミュレーション結果を示す図である。４相電力分配器の特性のシミュレーション結果を示す図である。実施形態２の４相電力分配器の構成を示す回路図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。実施形態３の４相電力分配器の構成を示す回路図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。集中定数素子で構成されている伝送線路の一例を示す構成図である。変形例における４相電力分配器の構成を示す回路図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。回路シミュレータによる４相電力分配器の特性のシミュレーション結果を示す図である。

＜実施形態１＞
［４相電力分配器の概要］
図１は、実施形態１に係る４相電力分配器５００を含む電子機器１００を示す図である。４相電力分配器５００は、６端子ラットレース回路として動作する。４相電力分配器５００は、１つの入力端子に入力された高周波信号を４つの出力端子に均等に電力分配する。また、４相電力分配器５００は、電力分配において、位相が９０度ずつずれた高周波信号を４つの出力端子から出力する。

４相電力分配器５００は、ラットレース回路２００を有する。ラットレース回路２００は、複数の入出力端子１～６と、複数の伝送線路９～１４と、を備える。図１に示す例においては、第１の入出力端子１～第６の入出力端子６に負荷Ｌが接続されている。負荷ＬのインピーダンスはＺ_０であるとする。

４相電力分配器５００は、さらに、第７の入出力端子７及び第８の入出力端子８と、遅延回路１５（第１遅延回路に相当）及び遅延回路１６（第２遅延回路に相当）とを有する。遅延回路１５は、第２の入出力端子２と第７の入出力端子７との間に設けられている。遅延回路１６は、第６の入出力端子６と第８の入出力端子８との間に設けられている。図１に示す例において、第７の入出力端子７及び第８の入出力端子８にも負荷Ｌが接続されている。

入出力端子１～８は、信号を入力又は出力する。伝送線路９～１３は、設定周波数において４分の１波長の電気長を有する。設定周波数は、例えば、４相電力分配器の用途に応じて、設計時に製造者により決定される。伝送線路９（第１の伝送線路に相当）は、第１の入出力端子１と、第２の入出力端子２との間に接続されている。伝送線路１０（第２の伝送線路に相当）は、第２の入出力端子２と、第３の入出力端子３との間に接続されている。伝送線路１１（第３の伝送線路に相当）は、第３の入出力端子３と、第４の入出力端子４との間に接続されている。

伝送線路１２（第４の伝送線路に相当）は、第４の入出力端子４と、第５の入出力端子５との間に接続されている。伝送線路１３（第５の伝送線路に相当）は、第５の入出力端子５と、第６の入出力端子６との間に接続されている。伝送線路１４（第６の伝送線路に相当）は、伝送線路９～１３よりも長く、設定周波数において４分の３波長の電気長を有する。伝送線路１４は、第６の入出力端子６と、第１の入出力端子１との間に接続されている。

遅延回路１５及び１６は、設定周波数において２分の１波長の電気長を有する伝送線路である。遅延回路１５（第７の伝送線路に相当）は、第７の入出力端子７と、第２の入出力端子２との間に接続されている。遅延回路１６（第８の伝送線路に相当）は、第６の入出力端子６と、第８の入出力端子８との間に接続されている。並列共振回路１７は、伝送線路９と、伝送線路１０との接続部から分岐する配線に接続されている。並列共振回路１７の詳細については後述する。

伝送線路９～１４、遅延回路１５及び遅延回路１６は、同一の特性インピーダンスＺ_０を有する。また、第１の入出力端子１、第３の入出力端子３、第４の入出力端子４及び第５の入出力端子５、第７の入出力端子７及び第８の入出力端子８は、この特性インピーダンスＺ_０と同じインピーダンスを有する負荷Ｌにそれぞれ接続されて使用される。伝送線路９～１４、遅延回路１５、遅延回路１６及び並列共振回路１７はいずれも無損失であるとみなせるものとする。

詳細については後述するが、４相電力分配器５００は、従来の４相電力分配器に比べて、各入出力端子から出力される信号間の位相差が９０度となる周波数範囲を広くすることができる。

［４相電力分配器の簡略化モデル］
図２は、４相電力分配器５００の動作について説明するための簡略化モデルを示す図である。図２の４相電力分配器は、図１の４相電力分配器５００から遅延回路１５、遅延回路１６及び並列共振回路１７が取り外されたものに相当する。

図３及び図４は、図２の４相電力分配器のラットレース回路としての動作について説明するための図である。シミュレータの処理負荷を軽減するため、図３に示す電気壁が存在するものと仮定して４相電力分配器の特性を解析してもよく、図４に示す磁気壁が存在するものと仮定して４相電力分配器の特性を解析してもよい。

図３には、伝送線路１１及び１４の中点が電気壁であると仮定した場合の様子を示す。図３の例では、第１の入出力端子１及び第３の入出力端子３を有する回路におけるＦマトリックス［Ｆ_ｅ］は下記の式（１）のようになる。式中、ｊは虚数単位である。第２の入出力端子２には、伝送線路９～１４、遅延回路１５及び遅延回路１６の特性インピーダンスＺ_０と同じインピーダンスを有する負荷Ｌが接続されていると仮定した。

Ｆマトリックスである式（１）を変形することにより、伝送線路１１及び１４の中点が電気壁であると仮定した場合の反射係数Ｓ_１１ｅ及び透過係数Ｓ_３１ｅを算出するための下記の式（２）及び（３）が求められる。

図４は、伝送線路１１及び１４の中点が磁気壁であると仮定した場合の様子を示す。図４に示すように、伝送線路１１及び１４の中点が磁気壁であると仮定した場合の第１の入出力端子１及び第３の入出力端子３を有する回路におけるＦマトリックス［Ｆ_ｍ］は、下記の式（４）のようになる。第２の入出力端子２には、伝送線路９～１４、遅延回路１５及び遅延回路１６の特性インピーダンスＺ_０と同じインピーダンスを有する負荷Ｌが接続されていると仮定した。

式（４）を変形することにより、反射係数Ｓ_１１m及び透過係数Ｓ_３１mを算出するための下記の式（５）及び式（６）が求められる。

入出力端子１における反射係数Ｓ_１１は、下記の式（７）のようになる。

第１の入出力端子１から第３の入出力端子３への透過係数Ｓ_３１は、下記の式（８）のようになる。

第１の入出力端子１から第４の入出力端子４への透過係数Ｓ_４１は、下記の式（９）のようになる。

第１の入出力端子１から第６の入出力端子６への透過係数Ｓ_６１は、下記の式（１０）のようになる。

対称面において電気壁及び磁気壁が存在すると仮定しているので、第１の入出力端子１、第２の入出力端子２及び第３の入出力端子３において全体の１／２の電力が出力され、第４の入出力端子４、第５の入出力端子５及び第６の入出力端子６において全体の１／２の電力が出力される。第２の入出力端子２と第３の入出力端子３とが４分の１波長の電気長を有する伝送線路１０で互いに接続されている。このため、第２の入出力端子２から出力される信号と、第３の入出力端子３から出力される信号とが９０度の位相差を有する。第５の入出力端子５と第６の入出力端子６とが４分の１波長の電気長を有する伝送線路１３で互いに接続されている。このため、第５の入出力端子から出力される信号と、第６の入出力端子から出力される信号とが９０度の位相差を有する。

図４の４相電力分配器では、第１の入出力端子１から第２の入出力端子２への透過係数Ｓ_２１は、下記の式（１１）のようになる。

また、図４の４相電力分配器において第１の入出力端子１から第５の入出力端子５への透過係数Ｓ_５１は、下記の式（１２）のようになる。

第１の入出力端子１に入力された信号は、第１の入出力端子１で反射されずに、互いに９０度の位相差を有する４つの等しい電力の信号として複数の入出力端子２、３、５及び６から出力される。

［４相電力分配器の動作］
図１の４相電力分配器５００が備える構成のうち、図２の４相電力分配器が備えていない第７の入出力端子７、第８の入出力端子８、遅延回路１５、遅延回路１６及び並列共振回路１７の動作について説明する。

図１に示す４相電力分配器５００の第７の入出力端子７には、設定周波数において２分の１波長の電気長を有する遅延回路１５が接続されている。第８の入出力端子８には、設定周波数において２分の１波長の電気長を有する遅延回路１６が接続されている。

並列共振回路１７は、入力された信号が設定周波数自体である場合には、オープンとなり、４相電力分配器５００の出力信号に影響を与えないものとみなすことができる。第１の入出力端子１から第７の入出力端子７への透過係数Ｓ_７１は、下記の式（１３）のようになる。

また、第１の入出力端子１から第８の入出力端子８への透過係数Ｓ_８１は、下記の式（１４）のようになる。

遅延回路１５及び１６はいずれも無損失とみなせる。図１の反射係数Ｓ_１１、透過係数Ｓ_３１、Ｓ_４１及びＳ_５１は、それぞれ図２の反射係数Ｓ_１１、透過係数Ｓ_３１、Ｓ_４１及びＳ_５１と同じ値になる。図１の４相電力分配器５００は、設定周波数の信号を第１の入出力端子１に入力された場合に、互いに９０度の位相差がある等しい電力の信号を複数の入出力端子３、５、７及び８から出力する。

一方、第４の入出力端子４は、第１の入出力端子１から伝送線路１０及び１１を経由して第４の入出力端子４に到達する信号と、第１の入出力端子１から伝送線路１４及び１３を経由して第４の入出力端子４に到達する信号とが設定周波数において打ち消し合うことにより、信号を出力しないアイソレーション端子になる。

遅延回路１５、１６及び並列共振回路１７は、設定周波数以外の周波数において４相電力分配器５００の他の構成によって生じる位相差の変化を補償する。このため、広い周波数範囲にわたって位相差の変化が小さい６端子ラットレース回路が実現される。

［並列共振回路がオープンスタブである場合の例］
図５は、図１の４相電力分配器５００の一例を示す図である。図５には、図１の並列共振回路１７が、オープンスタブ１８である場合の例を示す。図１と同様の構成については図１と同じ符号を付して説明を省略する。オープンスタブ１８は、設定周波数において２分の１波長の電気長を有する。オープンスタブ１８の特性インピーダンスは、伝送線路９～１４、遅延回路１５及び１６の特性インピーダンスと同じＺ_０である。オープンスタブ１８の特性インピーダンスは、第１の入出力端子１、第３の入出力端子３、第４の入出力端子４、第５の入出力端子５、第７の入出力端子７、第８の入出力端子８に接続される負荷のインピーダンスとそれぞれ同じであるものとする。

図６～図８は、回路シミュレータによる複数の入出力端子１、３、４、５、７及び８のシミュレーション結果を示す図である。図６は、複数の入出力端子１、３、４、５、７及び８の入力に対する反射量のシミュレーション結果を示す。図７は、第１の入出力端子１から複数の入出力端子３、４、５、７及び８への透過量（振幅特性）と、第１入出力端子１の入力に対する反射量（振幅特性）とのシミュレーション結果を示す。図８は、第１の入出力端子１から第５の入出力端子５へ到達した信号の移相量を基準（０度）とした、第１の入出力端子１から複数の入出力端子３、５、７及び８へ到達した信号の移相量のシミュレーション結果を示す。

シミュレーションでは、設定周波数ｆ_０＝１ＧＨｚとし、伝送線路９～１４、遅延回路１５、遅延回路１６及びオープンスタブ１８は、いずれも無損失であると仮定した。複数の入出力端子１、３、４、５、７及び８に接続される負荷インピーダンスは５０Ωであり、伝送線路９～１４、遅延回路１５及び１６の特性インピーダンスは５０Ωであり、オープンスタブ１８の特性インピーダンスは５０Ωである。

図７に示すように、入出力端子１の入力に対する反射量Ｓ_１１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－１８ｄＢ以下である。図７に示すように、第１の入出力端子１から複数の入出力端子３、５、７又は８への透過量Ｓ_３１、Ｓ_５１、Ｓ_７１又はＳ_８１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいていずれも（－６±０．２）ｄＢである。言い換えれば、第１の入出力端子１から複数の入出力端子３、５、７又は８への分配損失は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（６±０．２）ｄＢである。

第１の入出力端子１と第４の入出力端子４との間の透過量Ｓ_４１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－４４ｄＢ以下である。したがって、第１の入出力端子１と第４の入出力端子４との間の分配損失を示すアイソレーションは、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて４４ｄＢ以上である。

図８に示すように、第１の入出力端子１から第５の入出力端子５へ到達した信号の移相量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて０度である。第１の入出力端子１から第７の入出力端子７へ到達した信号の移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（９０±０.３）度である。第１の入出力端子１から第３の入出力端子３へ到達した信号の移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（１８０±０.１）度である。第１の入出力端子１から第８の入出力端子８へ到達した信号の移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（２７０±０.３）度である。周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて図８に示す各信号の位相差の変化は、最大で１度に抑制されている。

［４相電力分配器の設計例］
図９は、図５に示す４相電力分配器５００の実装におけるレイアウトの一例を示す図である。図９において、４相電力分配器５００は、第１の入出力端子３１（図１の第１の入出力端子１に対応）、第７の入出力端子３２（図１の第７の入出力端子７に対応）、第３の入出力端子３３（図１の第３の入出力端子３に対応）、第４の入出力端子３４（図１の第４の入出力端子４に対応）、第５の入出力端子３５（図１の第５の入出力端子５に対応）、第８の入出力端子３６（図１の第８の入出力端子８に対応）を備える。４相電力分配器５００は、設定周波数ｆ_０＝０.９６ＧＨｚ、複数の入出力端子３１～３６にそれぞれ接続される負荷インピーダンスが５０Ω、マイクロストリップラインからなる複数の伝送線路の特性インピーダンスがそれぞれ５０Ωになるように設計されている。

図１０～図１２は、図９に示す４相電力分配器５００の特性の実測値を示す図である。図１０は、複数の入出力端子３１～３６の入力に対する反射量の実測値を示す。図１１は、第１の入出力端子３１から複数の入出力端子３２～３６への透過量と、第１の入出力端子３１の入力に対する反射量との実測値を示す。さらに、図１２は、第１の入出力端子３１から複数の入出力端子３２、３３、３５、３６へ到達した信号の移相量の実測値を示す。図１１に示すように、入出力端子３１の入力に対する反射量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて－１８ｄＢ以下である。

図１１に示すように、第１の入出力端子３１から複数の入出力端子３２、３３、３５及び３６への透過量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて（－６.８３±０．４８）ｄＢである。言い換えれば、第１の入出力端子３１から複数の入出力端子３２、３３、３５及び３６への分配損失は、（６.８３±０．４８）ｄＢである。

第１の入出力端子３１から第４の入出力端子３４への透過量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて－３３ｄＢ以下である。つまり、第１の入出力端子３１から第４の入出力端子３４への分配損失を示すアイソレーションは、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて３３ｄＢ以上である。

図１２に示すように、第１の入出力端子３１から第５の入出力端子３５への移相量（すなわち、第１の入出力端子３１から第５の入出力端子３５に信号が伝送される間の移相量）を０度とする。第１の入出力端子３１から入出力端子３２への移相量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて（９０．５±０．６）度である。第１の入出力端子３１から第３の入出力端子３３への移相量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて（１７９．５±０.４）度である。第１の入出力端子３１から入出力端子３６への移相量は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて（２６９．５±０.９）度である。図１２に示す各信号の位相差の変化は、周波数ｆ＝０.９１ＧＨｚ～１.０１ＧＨｚにおいて最大で２度に抑制されている。

［比較例：従来の４相電力分配器］
図１３は、従来の４相電力分配器の一例を示す回路図である。図１３に示す４相電力分配器は、入出力端子５１～５６、及び、４分の１波長の電気長を有する伝送線路６１～７０を備える。入出力端子５１に入力された高周波信号は、入出力端子５２～５６に伝搬される。入出力端子５１～５６に接続される負荷インピーダンスをＺ_０とした場合、伝送線路６１～７０の特性インピーダンスはＺ_０であるものとする。

入出力端子５１に設定周波数の信号を入力した場合、互いに等しい電力を有し、且つ、位相が９０度ずつずれた信号が入出力端子５２、５３、５４及び５５から出力される。この場合、信号は、入出力端子５６からは出力されない。

図１４～図１６は、回路シミュレータにおける図１３の４相電力分配器の特性のシミュレーション結果を示す図である。図１４は、入出力端子５１～５６の入力に対する反射量のシミュレーション結果を示す。図１５は、入出力端子５１から入出力端子５２～５６への透過量と、入出力端子５１の入力に対する反射量とのシミュレーション結果を示す。さらに、図１６は、入出力端子５１から入出力端子５５へ到達した信号の移相量を基準（０度）とした、入出力端子５１から入出力端子５２～５４へ到達した信号の移相量のシミュレーション結果を示す。

シミュレーションでは、設定周波数ｆ_０＝１ＧＨｚであり、伝送線路６１～７０はいずれも無損失であると仮定した。入出力端子５１～５６の負荷インピーダンスはＺ_０＝５０Ω、伝送線路６１～７０の特性インピーダンスはＺ_０＝５０Ωである。

図１５に示すように、入出力端子５１の入力に対する反射量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－２２ｄＢ以下である。図１５に示すように、入出力端子５１から入出力端子５２、５３、５４又は５５への透過量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいていずれも（－６±０．５）ｄＢである。言い換えれば、入出力端子５１から入出力端子５２、５３、５４又は５５への分配損失は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（６±０．５）ｄＢである。

入出力端子５１と入出力端子５６との間の透過量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－２８ｄＢ以下である。したがって、入出力端子５１と入出力端子５６との間のアイソレーションは、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて２８ｄＢ以上である。

図１６に示すように、入出力端子５１から入出力端子５５への移相量を０度とする。入出力端子５１から入出力端子５４への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（９０±４．８）度である。入出力端子５１から入出力端子５３への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（１８０±１３．９）度である。入出力端子５１から入出力端子５２への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（２７０±９．９）度である。

［実施形態１の４相電力分配器による効果］
周波数ｆ_０＝１ＧＨｚの近傍において図１６に示す各信号間の位相差の変化は、最大で１４度となり、図１２に示す実施形態１の４相電力分配器５００の位相差の変化に比べて大きい。このように、従来の４相電力分配器では、入出力端子から出力される信号間の位相差が９０度になる周波数範囲が狭いという問題があった。

これに対し、実施形態１の４相電力分配器５００は、伝送線路９と伝送線路１０との接続部から分岐する配線に並列共振回路１７を接続し、入出力端子２及び６に遅延回路１５及び１６を接続することにより、設定周波数ｆ_０付近でのそれぞれの入出力端子の位相差の変化を抑制することができる。この結果、従来技術に比べて、広い周波数範囲にわたって位相差の変化が小さい４相電力分配器５００を実現できる。

＜実施形態２＞
図１７は、実施形態２の４相電力分配器５００の構成を示す回路図である。実施形態２の４相電力分配器５００は、図１の並列共振回路１７として、設定周波数において４分の１波長の電気長を有するショートスタブ１９を備える。図１と同様の構成については説明を省略する。

複数の入出力端子１、３、４、５、７及び８に接続される負荷のインピーダンスをそれぞれＺ_０とした場合、伝送線路９～１４、遅延回路１５及び遅延回路１６の特性インピーダンスはそれぞれＺ_０となる。ショートスタブ１９の特性インピーダンスはＺ_０/２となる。

図１８～図２０は、回路シミュレータによる図１７の４相電力分配器の特性のシミュレーション結果を示す図である。図１８は、複数の入出力端子１、３、４、５、７及び８の入力に対する反射量のシミュレーション結果を示す。図１９は、第１の入出力端子１から複数の入出力端子３、４、５、７及び８への透過量と、第１の入出力端子１の入力に対する反射量とのシミュレーション結果を示す。さらに、図２０は、第１の入出力端子１から第５の入出力端子５への移相量を基準（０度）とした、第１の入出力端子１から複数の入出力端子３、５、７及び８への移相量のシミュレーション結果を示す図である。

シミュレーションでは、設定周波数ｆ_０＝１ＧＨｚとし、伝送線路９～１４、遅延回路１５、遅延回路１６及びショートスタブ１９はいずれも無損失であると仮定した。また、複数の入出力端子１、３、４、５、７及び８に接続される負荷インピーダンスはそれぞれ５０Ωであり、伝送線路９～１４、遅延回路１５及び遅延回路１６の特性インピーダンスはそれぞれ５０Ωであり、ショートスタブ１９の特性インピーダンスは２５Ωであるものとした。図１９に示すように、入出力端子１の入力に対する反射量Ｓ_１１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－１８ｄＢ以下である。

図１９に示すように、第１の入出力端子１から複数の入出力端子３、５、７及び８への透過量Ｓ_３１、Ｓ_５１、Ｓ_７１、Ｓ_８１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（－６±０．２）ｄＢである。言い換えれば、第１の入出力端子１から複数の入出力端子３、５、７及び８への分配損失は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（６±０．２）ｄＢである。

第１の入出力端子１と第４の入出力端子４との間の透過量Ｓ_４１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－４４ｄＢ以下である。したがって、第１の入出力端子１と第４の入出力端子４との間のアイソレーションは、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて４４ｄＢ以上である。

図２０に示すように、第１の入出力端子１から第５の入出力端子５への移相量を０度とする。第１の入出力端子１から第７の入出力端子７への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（９０±０.３）度である。第１の入出力端子１から第３の入出力端子３への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（１８０±０.１）度である。第１の入出力端子１から第８の入出力端子８への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（２７０±０.４）度である。周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて図２０に示す各信号間の位相差の変化は、最大で１度に抑制されている。

＜実施形態３＞
図２１は、実施形態３の４相電力分配器５００の構成を示す回路図である。図２１に示す４相電力分配器５００の並列共振回路１７は、互いに並列に接続されたインダクタ２０及びキャパシタ２１から構成されている。図１と同様の構成については説明を省略する。

複数の入出力端子１、３、４、５、７及び８に接続される負荷インピーダンスをＺ_０とした場合、伝送線路９～１４、遅延回路１５及び１６の特性インピーダンスはＺ_０であり、インダクタ２０のインダクタンスＬはＬ＝Ｚ_０／（π×π×ｆ_０）となる。また、キャパシタ２１のキャパシタンスＣはＣ＝１／（４×ｆ_０×Ｚ_０）となる。

図２２～図２４は、回路シミュレータによる図２１の４相電力分配器５００の特性のシミュレーション結果を示す図である。図２２は、複数の入出力端子１、３、４、５、７及び８の入力に対する反射量のシミュレーション結果を示す。図２３は、第１の入出力端子１から入出力端子３、４、５、７及び８への透過量と、第１の入出力端子１の入力に対する反射量とのシミュレーション結果を示す。図２４は、第１の入出力端子１から入出力端子５への移相量を基準（０度）とした、第１の入出力端子１から複数の入出力端子３、５、７及び８への移相量のシミュレーション結果を示す。

シミュレーションでは、設定周波数ｆ_０＝１ＧＨｚであり、伝送線路９～１４、遅延回路１５及び１６はいずれも無損失であると仮定した。また、複数の入出力端子１、３、４、５、７及び８に接続される負荷インピーダンスは５０Ω、伝送線路９～１４、遅延回路１５及び１６の特性インピーダンスは５０Ωとし、インダクタ２０のインダクタンスはＬ＝Ｚ_０／（π×π×ｆ_０）＝５．０７［ｎＨ］、キャパシタ２１のキャパシタンスはＣ＝１／（４×ｆ_０×Ｚ_０）＝５［ｐＦ］とした。

図２３に示すように、入出力端子１の入力に対する反射量Ｓ_１１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－１８ｄＢ以下である。図２３に示すように、第１の入出力端子１から複数の入出力端子３、５、７又は８への透過量Ｓ_３１、Ｓ_５１、Ｓ_７１又はＳ_８１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいていずれも（－６±０．２）ｄＢである。言い換えれば、第１の入出力端子１から複数の入出力端子３、５、７又は８への分配損失は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（６±０．２）ｄＢである。

第１の入出力端子１と第４の入出力端子４との間の透過量Ｓ_４１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－４４ｄＢ以下である。つまり、第１の入出力端子１と第４の入出力端子４との間のアイソレーションは、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて４４ｄＢ以上である。

図２４に示すように、第１の入出力端子１から第５の入出力端子５への移相量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて０度である。第１の入出力端子１から第７の入出力端子７への移相量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（９０±０．３）度である。第１の入出力端子１から第３の入出力端子３への移相量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（１８０±０．１）度である。第１の入出力端子１から第８の入出力端子８への移相量は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（２７０±０．４）度である。周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて図２４に示す各信号の位相差の変化は、最大で１度に抑制されている。

＜実施形態４＞
実施の形態１～実施形態３に記述している伝送線路９～１４、遅延回路１５及び１６のうち、少なくとも一つの伝送線路については、集中定数素子（例えば、キャパシタ、インダクタなど）を用いて構成されていてもよい。

図２５は、集中定数素子で構成されている伝送線路の一例を示す構成図である。図２５（ａ）は集中定数素子で構成されている４分の１波長の電気長を有する伝送線路の一例を示す構成図である。図２５（ａ）に示す伝送線路は、インダクタ４３を有し、インダクタ４３の両端は、それぞれキャパシタ４１又は４２を介してグランドに接続されている。

図２５（ｂ）は集中定数素子で構成されている４分の３波長の電気長を有する伝送線路の一例を示す構成図である。図２５（ｂ）に示す伝送線路は、キャパシタ４１を有し、キャパシタ４１の両端は、それぞれインダクタ４３又は４４を介してグランドに接続されている。

図２５（ｃ）は集中定数素子で構成されているλ／２の電気長を有する伝送線路の一例を示す構成図である。図２５（ｃ）に示す伝送線路は、直列に接続されたインダクタ４３及びキャパシタ４１を備える。

［並列共振回路を備えていない変形例］
本発明の４相電力分配器は、並列共振回路を備える例に限定されない。図２６は、本変形例における４相電力分配器５００の構成を示す回路図である。図２６に示す４相電力分配器５００は、並列共振回路１７を備えていない点を除き、図１と同様の構成を有する。図１と同様の構成については図１と同じ符号を付して説明を省略する。

図２７～図２９は、回路シミュレータによる図２６に示す４相電力分配器５００の特性のシミュレーション結果を示す図である。図２７は、複数の入出力端子１、３、４、５、７、８の入力に対する反射量のシミュレーション結果を示す。図２８は、第１の入出力端子１から複数の入出力端子３、４、５、７、８への透過量と、第１の入出力端子１の入力に対する反射量とのシミュレーション結果を示す。図２９は、第１の入出力端子１から第５の入出力端子５への移相量を基準（０度）とした、第１の入出力端子１から複数の入出力端子３、５、７、８への移相量のシミュレーション結果を示す。

シミュレーションでは、設定周波数ｆ_０＝１ＧＨｚであり、伝送線路９～１４、遅延回路１５及び１６はいずれも無損失であると仮定した。複数の入出力端子１、３、４、５、７又は８に接続される負荷インピーダンスはそれぞれ５０Ωであり、伝送線路９～１４、遅延回路１５及び１６の特性インピーダンスはそれぞれ５０Ωである。

図２８に示すように、入出力端子１の入力に対する反射量Ｓ_１１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－１７ｄＢ以下である。図２８に示すように、第１の入出力端子１から複数の入出力端子３、５、７又は８への透過量Ｓ_３１、Ｓ_５１、Ｓ_７１及びＳ_８１は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいていずれも（－６±０．３）ｄＢである。言い換えれば、第１の入出力端子１から複数の入出力端子３、５、７及び８への分配損失は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（６±０．３）ｄＢである。

第１の入出力端子１と第４の入出力端子４との間の透過量Ｓ_４１は、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて－３３ｄＢ以下である。つまり、第１の入出力端子１と第４の入出力端子４との間のアイソレーションは、ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて３３ｄＢ以上である。

図２９に示すように、第１の入出力端子１から第５の入出力端子５への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて０度である。第１の入出力端子１から第７の入出力端子７への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（９０±４．６）度である。第１の入出力端子１から第３の入出力端子３への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（１８０±２．３）度である。第１の入出力端子１から第８の入出力端子８への移相量は、周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて（２７０±２．５）度である。

周波数ｆ＝０.９５ＧＨｚ～１.０５ＧＨｚにおいて図２９に示す各信号間の位相差の変化は、最大で８度に抑制されており、図１６に示す従来の電力分配器における各信号間の位相差の変化より小さい。したがって、４相電力分配器５００は、並列共振回路を備えていなくても、より広い周波数範囲にわたって位相差の変化が小さくなることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。

１－８、３１－３６、５１－５６入出力端子
９－１４、６１－７０伝送線路
１５、１６遅延回路
１７並列共振回路
１８オープンスタブ
１９ショートスタブ
２０インダクタ
２１、４１、４２キャパシタ
４３、４４インダクタ
１００電子機器
２００ラットレース回路
５００４相電力分配器

Claims

第１の入出力端子と第２の入出力端子との間に接続された、設定周波数で４分の１波長の電気長を有する第１の伝送線路と、
前記第２の入出力端子と第３の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第２の伝送線路と、
前記第３の入出力端子と第４の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第３の伝送線路と、
前記第４の入出力端子と第５の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第４の伝送線路と、
前記第５の入出力端子と第６の入出力端子との間に接続された、前記設定周波数で４分の１波長の電気長を有する第５の伝送線路と、
前記第６の入出力端子と前記第１の入出力端子との間に接続された、前記設定周波数で４分の３波長の電気長を有する第６の伝送線路と、
を有するラットレース回路と、
前記第２の入出力端子と第７の入出力端子との間に接続された前記設定周波数で２分の１波長の電気長を有する第７の伝送線路である第１遅延回路と、
前記第６の入出力端子と第８の入出力端子との間に接続された前記設定周波数で２分の１波長の電気長を有する第８の伝送線路である第２遅延回路と、
を備え、
前記第１の伝送線路、前記第２の伝送線路、前記第３の伝送線路、前記第４の伝送線路、前記第５の伝送線路、前記第６の伝送線路、前記第１遅延回路、及び前記第２遅延回路の特性インピーダンスは同一である、
４相電力分配器。
前記第１の伝送線路と前記第２の伝送線路との接続部に並列共振回路が接続されている、
請求項１に記載の４相電力分配器。
前記並列共振回路は、前記設定周波数での電気長が２分の１波長のオープンスタブである、
請求項２に記載の４相電力分配器。
前記並列共振回路は、前記設定周波数での電気長が４分の１波長のショートスタブである、
請求項２に記載の４相電力分配器。
前記並列共振回路は、並列に接続されたインダクタとキャパシタとを有する、
請求項２に記載の４相電力分配器。
前記第１の伝送線路、前記第２の伝送線路、前記第３の伝送線路、前記第４の伝送線路、前記第５の伝送線路、前記第６の伝送線路、前記第１遅延回路、及び前記第２遅延回路のうち、少なくとも一つの伝送線路が集中定数素子で構成されている、
請求項１から４のいずれか一項に記載の４相電力分配器。
請求項１から６のいずれか一項に記載の４相電力分配器と、
前記第１の入出力端子、前記第３の入出力端子、前記第４の入出力端子、前記第５の入出力端子、前記第７の入出力端子、及び前記第８の入出力端子のそれぞれに接続されており、前記特性インピーダンスと同一のインピーダンスを有する複数の負荷と、
を有する電子機器。