JP7250751B2 - 誤り率測定装置及びコードワード位置表示方法 - Google Patents

誤り率測定装置及びコードワード位置表示方法 Download PDF

Info

Publication number
JP7250751B2
JP7250751B2 JP2020213968A JP2020213968A JP7250751B2 JP 7250751 B2 JP7250751 B2 JP 7250751B2 JP 2020213968 A JP2020213968 A JP 2020213968A JP 2020213968 A JP2020213968 A JP 2020213968A JP 7250751 B2 JP7250751 B2 JP 7250751B2
Authority
JP
Japan
Prior art keywords
codeword
symbol
fec
length
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020213968A
Other languages
English (en)
Other versions
JP2022099902A (ja
Inventor
弘季 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2020213968A priority Critical patent/JP7250751B2/ja
Priority to US17/518,981 priority patent/US11687429B2/en
Publication of JP2022099902A publication Critical patent/JP2022099902A/ja
Application granted granted Critical
Publication of JP7250751B2 publication Critical patent/JP7250751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターン(PAM4信号)をテスト信号として被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率を測定するにあたって、特に、被測定物のFEC(Forward Error Correction:前方誤り訂正)動作が可能か否かを測定する誤り率測定装置及びコードワード位置表示方法に関する。
例えば下記特許文献1に開示されるように、誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率(BER:Bit Error Rate)を測定する装置として従来から知られている。
ところで、テスト信号として特にPAMを用いた場合、NRZに比べて多くの伝送量を実現できる一方で、Eye開口が小さくなるためNRZに比べSNRがとれなくなるため、シンボル数が増えるにつれて雑音の影響も大きくなり、エラーを0にするのが極めて困難である。そのため、測定対象の被測定物の通信規格に応じた領域で発生するFECシンボルエラーをカウントし、前方誤り訂正(FEC:Forward Error Correction)によるエラー訂正が可能か否かの測定が望まれている。
特開2007-274474号公報
上述した特許文献1の誤り率測定装置は、現在選択している位置を表示する機能を備えているが、FECシンボルのキャプチャデータの中でパターンのコードワード先頭位置と現在選択しているコードワード位置との相対的な位置関係を識別可能に表示する機能を備えていなかった。
つまり、現在選択しているコードワード位置がコードワード先頭位置からどのくらい離れているのかわからないという問題があった。このため、コードワード位置とコードワード毎の区切りの関係を即座に把握することができなかった。また、被測定物が特定入力パターンによってエラーが発生した場合、どこでエラーが発生しやすいのか、コードワード毎のUncorecctableコードワード(前方誤り訂正できないコードワード)の発生状況を把握することができなかった。
そこで、本発明は上記問題点に鑑みてなされたものであって、表示画面上のカーソルにて現在選択しているコードワード位置を把握することができる誤り率測定装置及びコードワード位置表示方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された誤り率測定装置は、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1であって、
既知パターンのNRZ信号を前記被測定物に入力したときに前記被測定物から折り返して受信するNRZ信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定する操作部4と、
前記被測定物から折り返して受信したNRZ信号を所定のサンプリング周期でサンプリングして得られるビット列データを表示画面に表示する表示部6と、
カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置を演算し、該コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を演算し、該表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル21aの位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を演算するコードワード位置演算手段7bと、
前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示する表示制御手段7cと、を備えたことを特徴とする。
本発明の請求項2に記載された誤り率測定装置は、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1であって、
既知パターンのPAM4信号を前記被測定物に入力したときに前記被測定物から折り返して受信するPAM4信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定する操作部4と、
前記被測定物から折り返して受信したPAM4信号を所定のサンプリング周期でサンプリングして得られるシンボル列データごとの最上位ビット列データと最下位ビット列データを表示画面に並列表示する表示部6と、
カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置を演算し、該コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を演算し、該表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル21aの位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を演算するコードワード位置演算手段7bと、
前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示する表示制御手段7cと、を備えたことを特徴とする。
本発明の請求項3に記載された誤り率測定装置は、請求項1または2の誤り率測定装置において、
前記表示制御手段7cは、前記操作部のキー操作と前記コードワード位置演算手段7bの演算結果に基づき、前記カーソル21aを所望のコードワードの先頭ビットに移動させることを特徴とする。
本発明の請求項4に記載されたコードワード位置表示方法は、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1のコードワード位置表示方法であって、
既知パターンのNRZ信号を前記被測定物に入力したときに前記被測定物から折り返して受信するNRZ信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定するステップと、
前記被測定物から折り返して受信したNRZ信号を所定のサンプリング周期でサンプリングして得られるビット列データを表示部6の表示画面に表示するステップと、
カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置をコードワード位置演算手段7bにて演算するステップと、
前記コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を前記コードワード位置演算手段にて演算するステップと、
前記表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル21aの位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を前記コードワード位置演算手段にて演算するステップと、
前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示するステップと、を含むことを特徴とする。
本発明の請求項5に記載されたコードワード位置表示方法は、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1のコードワード位置表示方法であって、
既知パターンのPAM4信号を前記被測定物に入力したときに前記被測定物から折り返して受信するPAM4信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定するステップと、
前記被測定物から折り返して受信したPAM4信号を所定のサンプリング周期でサンプリングして得られるシンボル列データごとの最上位ビット列データと最下位ビット列データを表示部6の表示画面に並列表示するステップと、
カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置をコードワード位置演算手段7bにて演算するステップと、
前記コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を前記コードワード位置演算手段にて演算するステップと、
前記表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル21aの位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を前記コードワード位置演算手段にて演算するステップと、
前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示するステップと、を含むことを特徴とする。
本発明の請求項6に記載されたコードワード位置表示方法は、請求項4または5のコードワード位置表示方法において、
操作部のキー操作と前記コードワード位置演算手段7bの演算結果に基づき、前記カーソル21aを所望のコードワードの先頭ビットに移動させるステップを含むことを特徴とする。
本発明によれば、ユーザが表示画面上のカーソルにて現在選択しているコードワード位置がコードワードの先頭位置からどのくらい離れているのかを表示するので、コードワード位置とコードワード毎の区切りの関係が即座に把握可能となる。
本発明に係る誤り率測定装置の概略構成を示すブロック図である。 PAM4信号の説明図である。 本発明に係る誤り率測定装置の設定画面の一例を示す図である。 本発明に係る誤り率測定装置において30bit単位でMSBデータとLSBデータを分割表示したときのキャプチャ画面の一例を示す図である。 本発明に係る誤り率測定装置において20bit単位でMSBデータとLSBデータを分割表示したときのキャプチャ画面の一例を示す図である。 本発明に係る誤り率測定装置において30bit単位でビット列データを表示したときのキャプチャ画面の一例を示す図である。 本発明に係る誤り率測定装置においてPAM4信号を被測定物に入力した場合のデータ分割表示を含むエラーカウントの処理動作のフローチャートである。 本発明に係る誤り率測定装置においてカーソルの選択位置におけるコードワード位置の演算方法の手順を示すフローチャートである。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
本発明に係る誤り率測定装置は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返される受信信号の誤り率を測定するものである。
図1に示すように、本実施の形態の誤り率測定装置1は、エラーを挿入した既知パターンのNRZ信号または4値のシンボル値を持つPAM4信号をテスト信号として被測定物Wに入力したときの被測定物Wからの受信信号とテスト信号との比較結果に基づいて被測定物WのFEC(Forward Error Correction)動作が可能か否かを測定する機能を有するものであり、信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7を備えて概略構成される。
なお、本実施の形態では、被測定物WのFEC動作が可能か否かを測定する機能を実現するための構成および処理内容を主体に説明する。
信号発生器2は、多値信号による基準データとして、各ビットの間で0に復帰しない方式のNRZ信号または所望のシンボル列データ(0、1、2、3のシンボル値からなるシンボルの列のデータ)からなるPAM4信号を発生する。
PAM4信号を発生する場合には、図1に示すように、信号発生器2が第1信号発生部2a、第2信号発生部2b、信号合成出力部2cを備えて概略構成される。
PAM4信号は、振幅がシンボルごとに4種類に分けられ、図2に示すように、4つの異なる振幅の電圧レベルV1,V2,V3,V4を有し、全体の振幅電圧範囲Hが電圧レベルの低い方から低電圧範囲H1、中電圧範囲H2、高電圧範囲H3に分けられ、3つのアイパターン開口部による連続した範囲からなる。
第1信号発生部2aは、固定データを含む既知パターンからなる所望のPAM4シンボル列を発生するにあたり、第2信号発生部2bが生成する最下位ビット列信号(LSB:Least Significant Bit )と足し合わせてPAM4信号を生成するための最上位ビット列信号(MSB:Most Significant Bit)を生成する。
第2信号発生部2bは、第1信号発生部2aが生成する最上位ビット列信号と足し合わせてPAM4信号を生成するための最下位ビット列信号を生成する。
第1信号発生部2a、第2信号発生部2bが発生する具体的なビット列信号としては、例えばPRBS7(パターン長:27 -1)、PRBS9(パターン長:29 -1)、PRBS10(パターン長:210-1)、PRBS11(パターン長:211-1)、PRBS15(パターン長:215-1)、PRBS20(パターン長:220-1)などの各種疑似ランダムパターン(PRBS:Pseudo Random Bit Sequence)といった周期パターンや、PRBS13Q、PRBS31Q、SSPRQなどのPAMを評価するための評価用パターン、RS-FEC(Reed- Solomon Forward Error Correction)エンコード付きのスクランブルアイドルパターンがある。
信号合成出力部2cは、第1信号発生部2aが発生する最上位ビット列信号と第2信号発生部2bが発生する最下位ビット列信号とを足し合わせてPAM4信号を出力する。このPAM4信号は、被測定物Wの誤り率などを測定する際、既知パターンのテスト信号として被測定物Wに入力される。
なお、テスト信号に挿入するエラーは任意である。例えば被測定物WのFECエラー耐性を調べる場合には任意のFECシンボルエラーが挿入される。また、被測定物Wの耐性確認をする場合にはエラーを挿入し、被測定物Wが他の任意のテスト信号でエラー確認する場合にはエラーを挿入せずにキャプチャ機能で確認する。
誤り検出器3は、信号発生器2から既知パターンのテスト信号として基準データであるNRZ信号またはPAM4信号が被測定物Wに入力されたときに、このNRZ信号またはPAM4信号の入力に伴って被測定物Wから出力される信号を受けて誤り率などを測定するもので、図1に示すように、信号受信部3a、同期検出部3b、位置情報記憶部3c、データ比較部3d、データ記憶部3eを備える。
信号受信部3aは、被測定物Wに入力したテスト信号がNRZ信号の場合、被測定物Wから受信したNRZ信号を所定のサンプリング周期でサンプリングしてビット列データ(0、1からなるビット列のデータ)に変換する。この信号受信部3aにて変換されたビット列データは、同期検出部3bに入力される。
信号受信部3aは、被測定物Wに入力したテスト信号がPAM4信号の場合、被測定物Wから受信したPAM4信号を所定のサンプリング周期でサンプリングしてシンボル列データ(0、1、2、3のシンボル値からなるシンボルの列のデータ)に変換する。この信号受信部3aにて変換されたシンボル列データは、同期検出部3bに入力される。
同期検出部3bは、被測定物Wに入力したテスト信号がNRZ信号の場合、操作部4にて予め設定される設定タイミングにより、記憶部5から読み込んだ基準となるNRZ信号のビット列のデータである基準データと、被測定物Wから受信して信号受信部3aから出力されるNRZ信号のビット列データとの同期を取って取り込み、取り込んだ入力データとなるビット列データをデータ比較部3dに出力する。
同期検出部3bは、被測定物Wに入力したテスト信号がPAM4信号の場合、操作部4にて予め設定される設定タイミングにより、記憶部5から読み込んだ基準となるPAM4信号のシンボル列のデータである基準データと、被測定物Wから受信して信号受信部3aから出力されるPAM4信号のシンボル列データとの同期を取って取り込み、取り込んだ入力データとなるシンボル列データをデータ比較部3dに出力する。
設定タイミングは、例えば表示部6の不図示の設定画面上で操作部4にて予め設定され、ユーザの指示によりトリガ信号を発生するタイミング、1コードワード長の中でFECシンボルエラーが指定数発生したタイミング(例えば1コードワード=544FECシンボルで、ユーザがFECシンボルエラーが16個発生したタイミングでキャプチャしたい場合には、16/544のFECシンボルエラーが発生したタイミングで同期をとる)、FECシンボルエラーが連続で指定数発生したタイミング(コードワードに関係なく、ユーザが指定した数で連続したFECシンボルエラーが発生したタイミングで同期をとる)である。
同期検出部3bは、信号受信部3aにて受信したビット列データまたはシンボル列データからアライメントマーカ情報を検出し、この検出したアライメントマーカ情報からコードワード先頭シンボル情報を取得し、取得したコードワード先頭シンボル情報を位置情報記憶部3cに通知する。
アライメントマーカ情報は、レーン識別用のパターンとして予め決まった周期で現れるスクランブルアイドルパターンに含まれるアライメントマーカパターンを規格に沿った周知の手順で検出することで得られる。
コードワード先頭シンボル情報は、FECシンボル位置データから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値である。
なお、FECシンボル位置、すなわち、ビット列データまたはシンボル列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出される。
また、コードワード先頭シンボル情報は、誤り率測定装置1にて予め固定値によるFPGA情報として記憶部5に記憶しておき、必要に応じて制御部7にて読み出すようにしてもよい。
同期検出部3bは、同期が取れたときにその旨をデータ比較部3dへ通知するとともに、同期が取れたときの基準データにおけるビットまたはシンボルの位置を表す同期位置を位置情報記憶部3cに記憶させる。
位置情報記憶部3cは、同期検出部3bにて基準データと信号受信部3aからのNRZ信号のビット列データまたはPAM4信号のシンボル列データとの同期が取れたときに、同期が取れたときの基準データにおけるビットまたはシンボルの位置を表す同期位置を記憶する。また、位置情報記憶部3cは、同期検出部3bから通知されるコードワード先頭シンボル情報を記憶する。
データ比較部3dは、被測定物Wに入力したテスト信号がNRZ信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだビット列データの1FECシンボル(10bitまたは20bit)の先頭を捉え、各ビットとエラーデータ(「1」)を比較して1コードワード長ごとのエラーを検出する。すなわち、ビット列データのビットが「1」であればエラーとして検出する。なお、ビット列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
データ比較部3dは、被測定物Wに入力したテスト信号がNRZ信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだビット列データを1FECシンボル長(10bitまたは20bit)ごとに分割し、1FECシンボル間隔でFECシンボルエラーを検出する。例えば1FECシンボル長が10bitであれば、ビット列データを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出する。
データ比較部3dは、被測定物Wに入力したテスト信号がPAM4信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだシンボル列データの1FECシンボル(10bitまたは20bit)の先頭を捉えて最上位ビット列データ(以下、MSBデータと言う)と最下位ビット列データ(以下、LSBデータと言う)にデータ分割手段3daにて分割し、MSBデータとLSBデータそれぞれをエラーデータ(「1」)と比較して1コードワード長ごとの最上位ビットエラー(以下、MSBエラーと言う)と最下位ビットエラー(以下、LSBエラーと言う)をそれぞれ検出する。すなわち、分割されたMSBデータが「1」であればMSBエラーとして検出してカウントし、分割されたLSBデータが「1」であればLSBエラーとして検出する。なお、シンボル列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
データ比較部3dは、被測定物Wに入力したテスト信号がPAM4信号の場合、MSBデータとLSBデータを1FECシンボル長(10bitまたは20bit)ごとに分割し、1FECシンボル間隔でFECシンボルエラーをMSBデータとLSBデータそれぞれで検出する。例えば1FECシンボル長が10bitであれば、MSBデータとLSBデータを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出する。
なお、図1では、説明の便宜上、データ比較部3dがデータ分割手段3daを含む構成として説明しているが、例えば周知のPAMデコーダでデータ分割手段3daを構成することができる。
データ記憶部3eは、基準データと同期が取れたビット列データまたはシンボル列データとともにデータ比較部3dによる比較結果データ、ビット列データやシンボル列データの1FECシンボルの先頭を示すFECシンボル位置データなどを記憶する。
操作部4は、設定手段としても機能するものであり、図1の誤り率測定装置1に備える例えば操作ノブ、各種キー、スイッチ、ボタンや表示部6の表示画面上のソフトキーなどのユーザインタフェースで構成される。操作部4は、設定タイミングの設定、表示部6の表示画面(図3のキャプチャ画面6a)上に表示されるビット列データやシンボル列データのブロックの指定、ボーレート、ビット列やシンボル列の発生条件などの設定、誤り率測定の開始・終了の指示など誤り率測定に関わる各種設定を行う。
図3(a)は被測定物Wから受信する信号に対する設定パラメータ(FECの1コードワード長、1FECシンボル長、FEC Symbol Error Threshold(キャプチャを開始するFECシンボルエラーの閾値)を設定する設定画面11の一例を示している。
図3(a)の設定画面11には、FECの1コードワードの長さを示す「Number of FEC Symbols in a Codeword」として、長さの一部を省略し、FECシンボルごとに区切られた例えば紫色のバー形状のグラフィック12で1コードワードが表示される。
「Number of FEC Symbols in a Codeword」のグラフィック12の直下位置には、「Codeword Length」を構成するFECシンボルの数をプルダウンメニューから選択設定するための入力ボックス13が表示される。図3(a)の設定画面11では、入力ボックス13に「544」が選択設定された状態を示している。
また、「Number of FEC Symbols in a Codeword」のグラフィック12の直上位置には、コードワードの一部を構成することを点線で示すとともに色分けした「Bit Length in a FEC Symbol」がバー形状のグラフィック14で表示される。例えばFEC Symbolのグラフィック14が青色、これ以外のCodewordのグラフィック12aに相当する部分が紫色で色分け表示される。
「Bit Length in a FEC Symbol」のグラフィック14の直上位置には、「FEC Symbol Length」のbit数(10bitまたは20bit)をプルダウンメニューから選択設定するための入力ボックス15が表示される。図3(a)の設定画面では、入力ボックス15に「10」が選択設定された状態を示している。
さらに、「Number of FEC Symbols in a Codeword」のグラフィック12の下部には、1コードワードに含まれるエラーとして、1Codewordのグラフィック12b中に「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が色分けして表示される。例えば1Codewordのグラフィック12bが紫色、「Bit Error」のグラフィック16が黄色、「FEC Symbol Error」のグラフィック17が赤色で色分け表示される。
「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が表示された1Codewordのグラフィック12bの直上位置には、「FEC Symbol Error Threshold」の閾値を等号(=)、等号付き不等号(≧)、数字を用いて設定するため入力ボックス18が表示される。
「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が表示された1Codewordのグラフィック12bの直下位置には、1コードワードを構成するFECシンボルの数を入力するための入力ボックス19が表示される。
そして、図3(a)の設定画面11の上部には、「FEC Symbol Capture Setting」の選択項目20が表示される。「FEC Symbol Capture Setting」の選択項目20は、図3(b)に示すように、被測定物Wの通信規格に応じた設定の選択項目がプルダウンメニュー表示される。図3(b)の例では、「Variable」、「50G PAM4」、「100G PAM4」、「25G NRZ」が選択項目としてプルダウンメニュー表示されている。
図3(a)は、「FEC Symbol Capture Setting」の選択項目20として「Variable」が選択された状態を示している。「Variable」が選択された状態では、各入力ボックスに対し、プルダウンメニューから自由に選択入力することができる。
また、図3(a)の例では、「50G PAM4」、「100G PAM4」、「25G NRZ」がプリセット設定の選択項目20として選択可能であり、何れかのプリセット設定が選択されると、選択されたプリセット設定の通信規格に基づく各パラメータが自動的に設定される。
例えば「50G PAM4」をプリセット設定として選択すると、コードワード長が「544」、FECシンボル長が「10」、FEC Symbol Error Thresholdが「16」に各パラメータが自動的に設定される。
また、「100G PAM4」をプリセット設定として選択すると、コードワード長が「272」、FECシンボル長が「20」、FEC Symbol Error Thresholdが「16」に各パラメータが自動的に設定される。
さらに、「25G NRZ」をプリセット設定として選択すると、コードワード長が「528」、FECシンボル長が「10」、FEC Symbol Error Thresholdが「8」に各パラメータが自動的に設定される。
このように、図3(a)の設定画面11では、1コードワードに対するFECシンボルの構成関係、1コードワードに対するFECシンボルエラーの対応関係を識別可能にグラフィック表示している。これにより、ユーザが被測定物Wの通信規格を知る熟練者でなくても「Number of FEC Symbols in a Codeword」、「Bit Length in a FEC Symbol」、「Bit Error」、「FEC Symbol Error」の構成関係や対応関係を視覚的に把握した上で被測定物Wから受信する信号に対するFECの各パラメータの設定を行うことができる。
なお、図3(a)の設定画面11では、「Number of FEC Symbols in a Codeword」、「Bit Length in a FEC Symbol」、「Bit Error」、「FEC Symbol Error」の構成関係を視覚的に把握しやすいように、「Number of FEC Symbols in a Codeword」を中心として、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」とを上下に配置してグラフィック表示する場合を図示したが、この配置に限定されるものではない。例えば、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」との配置を逆にしたり、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」とを「Number of FEC Symbols in a Codeword」の上部または下部に並べて配置してグラフィック表示してもよい。
記憶部5は、制御部7の制御により、予め設定された設定タイミングによりブロック単位で信号受信部3aから取り込んだシンボル列データを予め割り当てられた記憶容量で記憶する。本実施の形態では、表示部6の1つの表示領域(スクロール表示を含む表示サイズ)に表示可能なシンボル列データの塊を1ブロックとしている。例えば割り当てられる記憶容量が8Mbits(シンボル列データの4Msymbolに相当)で表示部6の1つの表示領域に表示可能なシンボル列データの塊を1ブロックとした場合、1ブロック=65536ビット=32768シンボルとして、4Msymbolのシンボル列データを予め設定される所定の分割数(1,2,4,8,16,32,64,128の何れかの分割数)で分割して記憶部5に記憶する。
なお、シンボル列データの最大分割数は、記憶部5に割り当てられる記憶容量に応じて決まる。例えば記憶部5に割り当てられる記憶容量が8Mbitsであれば、シンボル列データの最大分割数は128分割となる。
記憶部5は、信号合成出力部2cからの既知パターンのテスト信号として被測定物Wに入力するNRZ信号のビット列またはPAM4信号のシンボル列(0、1、2、3のシンボル値からなるシンボルの列)を記憶する。この既知パターンのテスト信号として被測定物Wに入力するNRZ信号のビット列またはPAM4信号のシンボル列は、被測定物Wから受信した信号から生成する入力データと比較するときの基準となる基準データとなっている。
また、記憶部5は、制御部7の後述するエラーカウント手段7aによるカウント結果を記憶する。さらに、記憶部5は、設定タイミング、ボーレート、ビット列、シンボル列の発生条件などの情報を記憶する。これらの情報は、操作部4によりユーザインタフェースを介して適宜選択設定することができる。
なお、制御部7や、信号発生器2において、テスト信号となるNRZ信号のビット列またはPAM4信号のシンボル列を把握できる場合は、制御部7や、信号発生器2から記憶部5へと既知パターンのテスト信号であるNRZ信号のビット列またはPAM4信号のシンボル列、すなわち基準データを記憶するように構成してもよい。
表示部6は、図1の誤り率測定装置1に備える例えば液晶表示器などで構成され、後述する表示制御手段7cの制御により、誤り率測定に関わる設定画面、誤り率測定を含む各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)、キャプチャ画面などを表示する。なお、表示部6は、表示画面上のソフトキーなどの操作部4の操作機能を兼ね備えている。
また、表示部6は、後述する表示制御手段7cの制御により、例えば図3(a)の設定画面11の他、図4~図6に示す表示形態のキャプチャ画面21を表示する。ここではキャプチャ画面21として図4を例にとって説明するが、図5と図6のキャプチャ画面21において、図4と同一の構成要素には同一番号を付し、その説明を省略している。
図4は表示部6のキャプチャ画面21の一例を示している。図4のキャプチャ画面21の右側上部の領域には、「Block」、「Block Length」、「Trigger Position」が表示される。「Block」には、キャプチャ画面21に表示するMSBデータとLSBデータが何番目のブロックかを数値入力するための入力ボックス22が表示される。「Block Length」には、1ブロック分のデータのサイズ(長さ)が表示される。「Trigger Position」には、トリガの位置が表示される。図4の例では、「Block」の入力ボックス22に「1」が入力され、「Block Length」が「32760」PAM4 Symbol、「Trigger Position」が「0」CW「235」FEC Symbolと表示されている状態を示している。なお、「Block」の入力ボックス22には、記憶部5の記憶容量に応じて決まるブロックの分割数(例えば1~128)まで設定入力可能である。
キャプチャ画面21の「Trigger Position」の下の領域には、デバッグ用途として用いられる「Viewer Mode」(閲覧モード)が表示される。「Viewer Mode」の「Notation」には、キャプチャ画面21上に表示するデータの表記(「Bin(MSB/LSB)、「Bin」(NRZモードのみ)、「Hex」(NRZモードのみ)、「Symbol」(PAM4モードのみ))を指定する入力ボックス23が表示される。「Viewer Mode」の「Format」には、キャプチャ画面上のデータの表示形式(「Pattern」(シンボル値表示のパターンデータのみ)、「Pattern+Waveform」(シンボル値表示のパターンデータ上に例えば青線による波形イメージ表示を行う))を指定する入力ボックス24が表示される。これらデータの表記と表示形式は、それぞれのプルダウンメニューから選択設定される。図4の例では、「Notation」の入力ボックス23のプルダウンメニューから「Bin(MSB/LSB)」が選択され、「Format」の入力ボックス24のプルダウンメニューから「Pattern」が選択されている状態を示している。
キャプチャ画面21の「Viewer Mode」の下の領域には、「Error」が表示される。「Error」には、エラーがあったビットを遷移状態に応じて色分け表示するためのチェックボックス25,26が表示される。図4の例では、Insertion Error(0→1)がある場合に赤色で表示する「INS」のチェックボックス25、Omission Error(1→0)がある場合に黄色で表示する「OMI」のチェックボックス26のそれぞれにチェックが入った状態を示している。
キャプチャ画面21の「Error」の下の領域には、特定パターンを検索するための「Move and Search」が表示される。「Move and Search」の「Patten」の入力ボックス27には、検索対象の特定パターンが入力され、「Target」の入力ボックス28には、検索対象のパターン(MSB、LSB、Allの何れか)がプルダウンメニューから選択設定(図4では「All」が選択設定)され、虫眼鏡ボタン29により前後の検索を行う。
キャプチャ画面21の「Move and Search」の下の領域には、キャプチャ画面21上のソフトキーの操作と後述するコードワード位置演算手段7bの演算結果(コードワード先頭位置)に基づき、カーソル21aを所望のコードワードの先頭ビットに移動させるための「Codeword Head Position Jump」が表示される。「Codeword Head Position Jump」には、キャプチャ画面21上のカーソル21aを最初のコードワードの先頭ビットに移動するためのソフトキー30、キャプチャ画面21上のカーソル21aを起点として1つ前のコードワードの先頭ビットにカーソル21aを移動するためのソフトキー31、キャプチャ画面21上のカーソル21aを起点として1つ後のコードワードの先頭ビットにカーソル21aを移動するためのソフトキー32、キャプチャ画面21上のカーソル21aを最後のコードワードの先頭ビットに移動するためのソフトキー33が表示される。
キャプチャ画面21の「Codeword Head Position Jump」の下の領域には、連続エラー検索を行うための「Error Search」が表示される。「Error Search」には、エラー検索条件として検索モード、検索対象のデータ、エラー数を設定するための「Search Mode」、「Continuous Error」、「Target」が表示される。「Search Mode」には、検索モード(FEC Symbol、bitの何れか)をプルダウンメニューから選択設定するための入力ボックス34が表示される。図4の例では、検索モードとして、入力ボックス34のプルダウンメニューから「FEC Symbol」が選択設定された状態を示している。「Continuous Error」には、等号(=)、等号付き不等号(≧)、数字を用いてエラー数を設定するための入力ボックス35,36が表示される。「Target」には、検索対象のデータ(MSB、LSB、Allの何れか)をプルダウンメニューから選択設定するための入力ボックス37が表示される。図4の例では、エラー検索条件として、入力ボックス35に「≧」が入力され、入力ボックス36に「1」が入力され、入力ボックス37に「All(全ての範囲)」が入力された状態を示しており、全てのデータにおいて1FECシンボル以上連続するFECシンボルエラーが検索される。
「Target」の下の領域には、キャプチャ画面21上のカーソル21aを最初のエラーのビットの位置に移動するためのソフトキー38、キャプチャ画面21上のカーソル21aを起点として1つ前のエラーのビットの位置にカーソル21aを移動するためのソフトキー39、キャプチャ画面21上のカーソル21aを起点として1つ後のエラーのビットの位置にカーソル21aを移動するためのソフトキー40、キャプチャ画面21上のカーソル21aを最後のエラーのビットの位置に移動するためのソフトキー41が表示される。
キャプチャ画面21の「Block Length」の左側のデータ表示領域42には、表示上の縦軸をアドレス、横軸をビットとして、入力データに基づく1ブロック分のシンボル列データの各シンボルごとのMSBデータとLSBデータが上下対に並んで表示される。図4の例では、上下対に並んで表示されるMSBデータとLSBデータが1シンボルのデータを構成しており、30シンボル分のMSBデータとLSBデータが上下一列に並んだ状態で、9列分のシンボルのMSBデータとLSBデータが各列上下に並んでデータ表示領域42に表示されている状態を示している。
なお、データ表示領域42に表示しきれないMSBデータとLSBデータは、右側のスクロールバー43を用いることによりデータ表示領域42に表示させて確認することができる。
また、シンボルごとのMSBデータとLSBデータが表示されるデータ表示領域42には、操作部4にて設定された1FECシンボル長ごとに区切り線44が表示される。図4の例では、操作部4にて1FECシンボル長が10bitに設定され、10bitごとに区切り線44が表示された状態を示している。
さらに、シンボルごとのMSBデータとLSBデータは、操作部4にて設定されたFECシンボルごとに改行して表示することもできる。例えばFECシンボル長が20bitに設定されている場合には、図5のキャプチャ画面21に示すように、シンボル列データの各シンボルごとのMSBデータとLSBデータが20bitごとに改行して表示される。
キャプチャ画面21におけるデータ表示領域42の下部には、最初のブロックのMSBデータとLSBデータをデータ表示領域42に表示するように指示するソフトキー45、1つ前のブロックのMSBデータとLSBデータをデータ表示領域42に表示するように指示するソフトキー46、1つ後のブロックのMSBデータとLSBデータをデータ表示領域42に表示するように指示するソフトキー47、最後のブロックのMSBデータとLSBデータをデータ表示領域42に表示するように指示するソフトキー48が表示される。
キャプチャ画面21の下部の領域には、エラーカウントの結果として、「First Error Block/Address」、「Last Error Block/Address」、「Total Error Counts Bit Error/Total Bits」、「Total FEC Symbol Error Counts FEC Symbol Error/Total FEC Symbols」、「Capture Depth」が表示される。「First Error Block/Address」の表示ボックス49には、最初にエラーが起こった箇所のブロックとアドレスが表示される。「Last Error Block/Address」の表示ボックス50には、最後にエラーが起こった箇所のブロックとアドレスが表示される。「Total Error Counts Bit Error/Total Bits」の表示ボックス51には、全体でカウントしたBit Totalエラー数と全Bit数が表示される。「Total FEC Symbol Error Counts FEC Symbol Error/TotalFEC Symbols」の表示ボックス52には、設定されたFECシンボル長でのFECシンボルエラー数とコードワードが何個あるかをカウントして表示される。「Capture Depth」の表示ボックス53には、キャプチャ取得ビット数が表示される。
制御部7は、PAM4信号の誤り率を測定するため、例えば中央処理装置(CPU)、ROM、RAMなどの記憶素子から構成され、信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6を統括制御するもので、エラーカウント手段7a、コードワード位置演算手段7b、表示制御手段7cを備える。
エラーカウント手段7aは、被測定物Wに入力したテスト信号がNRZ信号の場合、データ比較部3dにて検出したエラーをカウント(コードワードのカウントを含む)するとともに、1FECシンボル間隔で検出したFECシンボルエラーをカウントする。
エラーカウント手段7aは、被測定物Wに入力したテスト信号がPAM4信号の場合、データ比較部3dにて検出したMSBエラーとLSBエラーをカウント(コードワードのカウントを含む)するとともに、1FECシンボル間隔で検出したFECシンボルエラーをカウントする。
コードワード位置演算手段7bは、操作部4にて設定されるコードワード長とFECシンボル長、位置情報記憶部3cに記憶されるコードワード先頭シンボル情報、データ記憶部3eに記憶されるFECシンボル位置、キャプチャ画面21上のカーソル21aの位置情報(アドレス)に基づいてコードワードの位置情報を演算する。
さらに説明すると、コードワード位置演算手段7bは、キャプチャ画面21上のカーソル21aの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を下記の手順(1)~(4)に従って演算する。
(1)操作部4にて設定されたFECシンボル長(10bitまたは20bit)、同期検出部3bからの通知により位置情報記憶部3cに記憶されたコードワード先頭シンボル情報、データ比較部3dからの通知によりデータ記憶部3eに記憶されたFECシンボル位置に基づき、FECシンボル位置-(コードワード先頭シンボル情報:FECシンボル長)…式(1)の計算式によりコードワード先頭位置を算出する。
(2)(1)で求めたコードワード先頭位置から1コードワード長のbit数で割った余りを求め、さらに1コードワード長のbit数から引くことでキャプチャ画面21の0アドレス目のコードワード位置情報を算出する。すなわち、(コードワード長*FECシンボル長)-(コードワード先頭位置%(コードワード長*FECシンボル長)…式(2)の計算式によりキャプチャ画面21の0アドレス目のコードワード位置情報を算出する。
(3)(2)で求めた結果にキャプチャ画面21上でのカーソル21aの位置を足してコードワード長で割ることで現在のコードワードの位置を割り出す。すなわち、(キャプチャ画面21の0アドレス目のコードワード位置情報(bit)+キャプチャ画面21上のカーソル2aの選択アドレス)/(FECシンボル長*コードワード長)…式(3)の計算式により現在のコードワードの位置情報[コードワード]を算出する。
(4)(2)で求めた結果にキャプチャ画面21上でのカーソル21aの位置を足してコードワード長で割った余りを、さらにFECシンボル長で割ることで現在のFECシンボルの位置を割り出す。すなわち、(キャプチャ画面21の0アドレス目のコードワード位置情報(bit)+キャプチャ画面21でのカーソル21aの選択アドレス)%(FECシンボル長*コードワード長)/FECシンボル長…式(4)の計算式により現在のコードワードの位置情報[FECシンボル]を算出する。
なお、上記の演算により算出した結果は、キャプチャ画面21の「Codeword Pos」に表示される。例えば図4では、キャプチャ画面21の「Codeword Pos」に「0:90:MSB」がコードワード位置情報として表示された状態を示している。このコードワード位置情報は、キャプチャ画面21上のカーソル21aが現在選択しているコードワードがMSBにおける0コードワード目の90FECシンボル目を示している。
表示制御手段7cは、例えば図3(a)の設定画面11、図4~図6のキャプチャ画面21など、表示部6の表示画面への表示を制御する。
次に、上記のように構成される誤り率測定装置1のデータ分割表示を含むエラーカウントの処理動作として、PAM4信号のテスト信号を被測定物Wに入力した場合を例にとって図7を参照しながら説明する。
図7に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST11)。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1コードワード長、1FECシンボル長、FEC Symbol Error Thresholdを設定するか、被測定物Wの通信規格に応じたプリセット設定(例えば50G PAM4など)を選択して設定する。
上記設定を終えた後、信号発生器2にてエラー挿入した既知パターンのPAM4信号(設定パラメータに合わせた例えば50G PAM4など)をテスト信号として被測定物Wに入力する(ST12)。
そして、被測定物Wへのテスト信号の入力に伴って被測定物Wから折り返される信号を信号受信部3aにて受信してシンボル列データに変換し、変換したシンボル列データを記憶部5に記憶する(ST13)。
次に、設定タイミングで基準データ(テスト信号)と同期を取って記憶部5から取り込んだシンボル列データの1FECシンボル(10bitまたは20bit)の先頭を捉えてデータ分割手段3daにてMSBデータとLSBデータに分割する(ST14)。そして、この分割したMSBデータとLSBデータを上下対に並べて図4や図5のキャプチャ画面21に表示する(ST15)。例えば図4に示すように、30シンボル分のMSBデータとLSBデータが対をなして上下一列に並ぶように、9列分のシンボルのMSBデータとLSBデータを各列上下対に並べてデータ表示領域42に表示する。なお、シンボル列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
続いて、データ比較部3dにてMSBデータとLSBデータそれぞれをエラーデータ(「1」)と比較して1コードワード長ごとのMSBエラーとLSBエラーをそれぞれ検出し、検出した1コードワード長ごとのMSBエラーとLSBエラーをエラーカウント手段7aにてカウントする(ST16)。その際、コードワード数もカウントする。
なお、エラーデータ(「1」)は、MSBデータと比較するためのエラーデータとLSBデータと比較するためのエラーデータにそれぞれ分割されており、MSBデータが「1」であればMSBエラーとして検出してカウントし、LSBデータが「1」であればLSBエラーとして検出してカウントする。
そして、MSBデータとLSBデータを1FECシンボル長ごとに分割し、1FECシンボル間隔でFECシンボルエラーをMSBデータとLSBデータそれぞれで検出し、検出したFECシンボルエラーをエラーカウント手段7aにてカウントする(ST17)。例えば1FECシンボル長が10bitであれば、MSBデータとLSBデータを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出してカウントする。そして、表示制御手段7cの制御により、エラーカウント手段7aにてカウントした結果を例えば図4や図5のキャプチャ画面21に表示する。
なお、NRZ信号をテスト信号として被測定物Wに入力した場合は、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1コードワード長、1FECシンボル長、FEC Symbol Error Thresholdを設定するか、被測定物Wの通信規格に応じたプリセット設定(例えば25G NRZなど)を選択して設定する。
上記設定を終えた後、信号発生器2にてエラー挿入した既知パターンのNRZ信号(設定パラメータに合わせた例えば25G NRZなど)をテスト信号として被測定物Wに入力する。
そして、被測定物Wへのテスト信号の入力に伴って被測定物Wから折り返される信号を信号受信部3aにて受信してビット列データに変換し、変換したビット列データを記憶部5に記憶する。そして、記憶部5に記憶されたビット列データを図6のキャプチャ画面21に対し、縦軸をアドレス、横軸をビットとして表示する。
次に、設定タイミングで基準データ(テスト信号)と同期を取って記憶部5から取り込んだビット列データの1FECシンボル(10bitまたは20bit)の先頭を捉えて各ビットとエラーデータ(「1」)をデータ比較部3dにて比較して1コードワード長ごとのエラーを検出し、検出した1コードワード長ごとのエラーをエラーカウント手段7aにてカウントする。その際、コードワード数もカウントする。なお、ビット列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
続いて、ビット列データを1FECシンボル長ごとに分割し、1FECシンボル間隔でFECシンボルエラーを検出し、検出したFECシンボルエラーをエラーカウント手段7aにてカウントする。例えば1FECシンボル長が10bitであれば、ビット列データを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出してカウントする。そして、表示制御手段7cの制御により、エラーカウント手段7aにてカウントした結果を例えば図6のキャプチャ画面21に表示する。
次に、上記のように構成される誤り率測定装置1のコードワードの位置情報の演算方法として、図4のキャプチャ画面21上のカーソル21aにて現在選択されているコードワードの位置情報を演算する方法を例にとって図8を参照しながら説明する。
図8のST21:操作部4にて設定されるFECシンボル長、位置情報記憶部3cに記憶されたコードワード先頭シンボル情報、データ記憶部3eに記憶されたFECシンボル位置に基づく式(1)の計算式より、コードワード先頭位置を算出する。
図8のST22:式(1)の計算式にて算出したコードワード先頭位置、操作部4にて設定されるコードワード長、FECシンボル長に基づく式(2)の計算式より、キャプチャ画面21の0アドレス目のコードワード位置情報を算出する。
図8のST23:現在のコードワード位置情報[コードワード]として、キャプチャ画面21上のカーソル21aが現在選択しているコードワードが何コードワード目かを、式(3)の計算式より算出する。
図8のST24:現在のコードワード位置情報[FECシンボル]として、キャプチャ画面21上のカーソル21aが現在選択しているFECシンボルが1コードワード中の何FECシンボル目かを、式(4)の計算式より算出する)。
次に、上述した演算方法によって求められるコードワードの位置情報の具体的な数値例(例1、例2)について説明する。
なお、操作部4にて設定されるコードワード長を「544FECシンボル」、FECシンボル長を「10bit」とし、位置情報記憶部3cに記憶されるコードワード先頭シンボル情報を「2」、データ記憶部3eに記憶されるFECシンボル位置を「10000」とする。
まず、コードワード先頭位置[bit]は、FECシンボル位置-(コードワード先頭シンボル情報*FECシンボル長)…式(1)の計算式より、10000-(2*10)=9980[bit]となる。
また、キャプチャ画面21の0アドレス目のコードワード位置情報は、(コードワード長*FECシンボル長)-(コードワード先頭位置%(コードワード長*FECシンボル長))…式(2)の計算式より、(544*10)-(9980%(544*10))=900[bit]となる。
[例1]図4のキャプチャ画面21上のカーソル21aにて現在選択しているアドレスが0アドレス目の場合(なお、計算結果の小数点以下は切り捨てとする)
現在のコードワード位置情報[コードワード]は、(キャプチャ画面21の0アドレス目のコードワード位置情報+キャプチャ画面21上のカーソル21aにて現在選択しているアドレス)/(FECシンボル長*コードワード長)…式(3)の計算式より、(900+0)/(544*10)=0となる。
また、現在のコードワード位置情報[FECシンボル]は、(キャプチャ画面21の0アドレス目のコードワード位置情報+キャプチャ画面21上のカーソル21aにて現在選択しているアドレス)%(FECシンボル長*コードワード長)/FECシンボル長…式(4)の計算式より、(900+0)%(544*10)/10=90となる。
これにより、例1の場合、キャプチャ画面21上のカーソル21aにて現在選択している位置は、0コードワード目の90FECシンボル目となる。そして、キャプチャ画面21の「Codeword Pos」には、キャプチャ画面21上のカーソル21aがMSBの位置であれば、「0:90:MSB」と表示される。
[例2]図6のキャプチャ画面21上のカーソル21aにて現在選択しているアドレスが4540アドレス目の場合(なお、計算結果の小数点以下は切り捨てとする)
現在のコードワード位置情報[コードワード]は、式(3)の計算式より、(900+4540)/(544*10)=1となる。
また、現在のコードワード位置情報[FECシンボル]は、式(4)の計算式より、(900+4540)%(544*10)/10=0となる。
これにより、例2の場合、キャプチャ画面21上のカーソル21aにて現在選択している位置は、1コードワード目の0FECシンボル目となる。そして、キャプチャ画面21の「Codeword Pos」には、キャプチャ画面21上のカーソル21aがLSBの位置であれば、「1:0:LSB」と表示される。
ところで、上述した実施の形態では、図1に示すように、誤り率測定装置1に信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7が含まれる構成としたが、この構成に限定されるものではない。例えば、信号発生器2と誤り検出器3をそれぞれ別々にモジュール化または個別筐体とし、操作部4、表示部6を外部に接続したパーソナルコンピュータなどの外部装置で構成することもできる。
このように、本実施の形態によれば、ユーザがキャプチャ画面21上のカーソル21aにて現在選択しているコードワード位置が、キャプチャデータの中でコードワードの先頭位置からどのくらい離れているのかを表示する機能を有するので、コードワード位置とコードワード毎の区切りの関係が即座に把握可能となる。
また、被測定物Wが特定入力パターンによってエラーが発生した場合、どこでエラーが発生しやすいのか、コードワード毎のUncorecctableコードワード(前方誤り訂正できないコードワード)の発生状況を視覚的に把握できる。
さらに、図4~図6におけるソフトキー30,31,32,33を用いたコードワード先頭位置への移動機能により、コードワードの区切りが把握しやすくなり、デバッグを容易に行うことが可能となる。
また、図4や図5に示すように、シンボル列データをMSBデータとLSBデータにそれぞれ分割し、分割したMSBデータとLSBデータとを、キャプチャ画面21に並列表示したり、さらに上下対に並べてキャプチャ画面21に表示するので、ユーザはMSBデータとLSBデータをキャプチャ画面21上で比較しながらデータ解析を行うことができる。しかも、MSBデータとLSBデータのどちらにエラーがあるのか、偏りはあるのかなど視覚的に判別することが可能となる。
以上、本発明に係る誤り率測定装置及びコードワード位置表示方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 信号発生器
2a 第1信号発生部
2b 第2信号発生部
2c 信号合成出力部
3 誤り検出器
3a 信号受信部
3b 同期検出部
3c 位置情報記憶部
3d データ比較部
3da データ分割手段
3e データ記憶部
4 操作部
5 記憶部
6 表示部
7 制御部
7a エラーカウント手段
7b コードワード位置演算手段
7c 表示制御手段
11 設定画面
12,12a,12b Codewordのグラフィック
13,15,18,19,22,23,24,27,28,34,35,36,37 入力ボックス
14 FEC Symbolのグラフィック
16 Bit Errorのグラフィック
17 FEC Symbol Errorのグラフィック
20 選択項目
21 キャプチャ画面
21a カーソル
25,26 チェックボックス
29 虫眼鏡ボタン
30,31,32,33,38,39,40,41,45,46,47,48 ソフトキー
42 データ表示領域
43 スクロールバー
44 区切り線
49,50,51,52,53 表示ボックス
W 被測定物

Claims (6)

  1. 測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
    既知パターンのNRZ信号を前記被測定物に入力したときに前記被測定物から折り返して受信するNRZ信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定する操作部(4)と、
    前記被測定物から折り返して受信したNRZ信号を所定のサンプリング周期でサンプリングして得られるビット列データを表示画面に表示する表示部(6)と、
    カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置を演算し、該コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を演算し、該表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル(21a)の位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を演算するコードワード位置演算手段(7b)と、
    前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示する表示制御手段(7c)と、を備えたことを特徴とする誤り率測定装置。
  2. 測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
    既知パターンのPAM4信号を前記被測定物に入力したときに前記被測定物から折り返して受信するPAM4信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定する操作部(4)と、
    前記被測定物から折り返して受信したPAM4信号を所定のサンプリング周期でサンプリングして得られるシンボル列データごとの最上位ビット列データと最下位ビット列データを表示画面に並列表示する表示部(6)と、
    カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置を演算し、該コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を演算し、該表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル(21a)の位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を演算するコードワード位置演算手段(7b)と、
    前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示する表示制御手段(7c)と、を備えたことを特徴とする誤り率測定装置。
  3. 前記表示制御手段(7c)は、前記操作部のキー操作と前記コードワード位置演算手段(7b)の演算結果に基づき、前記カーソル(21a)を所望のコードワードの先頭ビットに移動させることを特徴とする請求項1または2に記載の誤り率測定装置。
  4. 測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のコードワード位置表示方法であって、
    既知パターンのNRZ信号を前記被測定物に入力したときに前記被測定物から折り返して受信するNRZ信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定するステップと、
    前記被測定物から折り返して受信したNRZ信号を所定のサンプリング周期でサンプリングして得られるビット列データを表示部(6)の表示画面に表示するステップと、
    カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置をコードワード位置演算手段(7b)にて演算するステップと、
    前記コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を前記コードワード位置演算手段にて演算するステップと、
    前記表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル(21a)の位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を前記コードワード位置演算手段にて演算するステップと、
    前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示するステップと、を含むことを特徴とするコードワード位置表示方法。
  5. 測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のコードワード位置表示方法であって、
    既知パターンのPAM4信号を前記被測定物に入力したときに前記被測定物から折り返して受信するPAM4信号に対する設定パラメータとして、前記FECのコードワード長、FECシンボル長を前記被測定物の通信規格に応じて設定するステップと、
    前記被測定物から折り返して受信したPAM4信号を所定のサンプリング周期でサンプリングして得られるシンボル列データごとの最上位ビット列データと最下位ビット列データを表示部(6)の表示画面に並列表示するステップと、
    カウンタを自走させて先頭を仮定することで検出される前記ビット列データの1FECシンボルの先頭をFECシンボル位置とするとともに、前記FECシンボル位置のデータから、何FECシンボル前にコードワードの先頭シンボルが存在するかを示す値をコードワード先頭シンボル情報とし、前記FECシンボル長と前記コードワード先頭シンボル情報と前記FECシンボル位置からコードワード先頭位置をコードワード位置演算手段(7b)にて演算するステップと、
    前記コードワード先頭位置と前記コードワード長と前記FECシンボル長から前記表示画面の0アドレス目のコードワード位置情報を前記コードワード位置演算手段にて演算するステップと、
    前記表示画面の0アドレス目のコードワード位置情報と前記コードワード長と前記FECシンボル長と前記表示画面上のカーソル(21a)の位置から該カーソルの現在の選択位置が何コードワード目の何FECシンボル目かを示すコードワードの位置情報を前記コードワード位置演算手段にて演算するステップと、
    前記コードワード位置演算手段にて演算されたコードワードの位置情報を前記表示画面に表示するステップと、を含むことを特徴とするコードワード位置表示方法。
  6. 操作部のキー操作と前記コードワード位置演算手段(7b)の演算結果に基づき、前記カーソル(21a)を所望のコードワードの先頭ビットに移動させるステップを含むことを特徴とする請求項4または5に記載のコードワード位置表示方法。
JP2020213968A 2020-12-23 2020-12-23 誤り率測定装置及びコードワード位置表示方法 Active JP7250751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020213968A JP7250751B2 (ja) 2020-12-23 2020-12-23 誤り率測定装置及びコードワード位置表示方法
US17/518,981 US11687429B2 (en) 2020-12-23 2021-11-04 Error rate measuring apparatus and codeword position display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020213968A JP7250751B2 (ja) 2020-12-23 2020-12-23 誤り率測定装置及びコードワード位置表示方法

Publications (2)

Publication Number Publication Date
JP2022099902A JP2022099902A (ja) 2022-07-05
JP7250751B2 true JP7250751B2 (ja) 2023-04-03

Family

ID=82023335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020213968A Active JP7250751B2 (ja) 2020-12-23 2020-12-23 誤り率測定装置及びコードワード位置表示方法

Country Status (2)

Country Link
US (1) US11687429B2 (ja)
JP (1) JP7250751B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116137551B (zh) * 2023-04-14 2023-07-18 西安晟昕科技股份有限公司 一种通信侦察性能测试控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274474A (ja) 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136952B2 (en) * 2014-01-17 2015-09-15 Tektronix, Inc. Pulse amplitude modulation (PAM) bit error test and measurement
US9699009B1 (en) * 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity
US10567123B2 (en) * 2018-02-26 2020-02-18 Keysight Technologies, Inc. Methods, systems and computer readable media for evaluating link or component quality using synthetic forward error correction (FEC)
US10938513B2 (en) * 2019-06-12 2021-03-02 Viavi Solutions Inc. Evaluation of bit error vectors for symbol error analysis

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274474A (ja) 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
アンリツ株式会社,BERTを用いたFEC評価方法,MP1800A_FEC-J-F-1,2014年06月
アンリツ株式会社,MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書(第 11 版),M-W3913AW-11.0,アンリツ株式会社,2020年11月30日,4-58 ~ 4-75,https://dl.cdn-anritsu.com/ja-jp/test-measurement/files/Manuals/Operation-Manual/MP1900A/mx190000a_opm_j_11_0.pdf

Also Published As

Publication number Publication date
JP2022099902A (ja) 2022-07-05
US11687429B2 (en) 2023-06-27
US20220197766A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
JP7139371B2 (ja) 誤り率測定装置及びデータ分割表示方法
JP7139375B2 (ja) 誤り率測定装置及び設定画面表示方法
US11379331B2 (en) Error rate measuring apparatus and error counting method
JP7308808B2 (ja) 誤り率測定装置及びエラー数表示方法
JP7250751B2 (ja) 誤り率測定装置及びコードワード位置表示方法
JP7184839B2 (ja) 誤り率測定装置及びエラーカウント方法
US11714130B2 (en) Error rate measuring apparatus and error distribution display method
JP7139376B2 (ja) 誤り率測定装置および連続エラー検索方法
JP7046882B2 (ja) 誤り率測定器及びエラー検索方法
US11677418B2 (en) Error rate measuring apparatus and uncorrectable codeword search method
JP2023039153A (ja) 誤り率測定装置及びコードワードエラー表示方法
JP6951399B2 (ja) 誤り率測定器のデータ表示装置及びエラーカウント方法
JP2011146791A (ja) 誤り率測定装置及び方法
JP7046883B2 (ja) 誤り率測定装置及び誤り率測定方法
JP2021069054A (ja) 誤り率測定装置及び誤り率測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230322

R150 Certificate of patent or registration of utility model

Ref document number: 7250751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150