JP7248138B2 - Semiconductor equipment and power conversion equipment - Google Patents

Semiconductor equipment and power conversion equipment Download PDF

Info

Publication number
JP7248138B2
JP7248138B2 JP2021550884A JP2021550884A JP7248138B2 JP 7248138 B2 JP7248138 B2 JP 7248138B2 JP 2021550884 A JP2021550884 A JP 2021550884A JP 2021550884 A JP2021550884 A JP 2021550884A JP 7248138 B2 JP7248138 B2 JP 7248138B2
Authority
JP
Japan
Prior art keywords
electrode
protective film
semiconductor device
film
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021550884A
Other languages
Japanese (ja)
Other versions
JPWO2021064944A1 (en
Inventor
博明 岡部
洪平 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021064944A1 publication Critical patent/JPWO2021064944A1/ja
Application granted granted Critical
Publication of JP7248138B2 publication Critical patent/JP7248138B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および電力変換装置に関し、特に、表面に絶縁性保護膜を有する半導体装置およびこの半導体装置を用いた電力変換装置に関するものである。 The present invention relates to a semiconductor device and a power conversion device, and more particularly to a semiconductor device having an insulating protective film on its surface and a power conversion device using this semiconductor device.

パワーデバイスに用いられる縦型の半導体装置において、耐圧確保のため、ｎ型の半導体層内のいわゆる終端領域にｐ型のガードリング領域（終端ウェル領域）を設けることが知られている（例えば、特許文献１参照）。これにより、半導体層とガードリング領域とのｐｎ接合により空乏層が形成され、逆電圧が印加された際の電界が緩和される。また、特許文献１に記載されたショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ ｄｉｏｄｅ：ＳＢＤ）では、表面電極であるアルミニウムを含む金属材料で構成されたアノード電極は、ワイヤ配線接合が行われることになる一部の領域以外が、絶縁性保護膜としてポリイミドと窒化シリコンによって覆われている。またこれがさらにゲル等の封止樹脂で封止される場合もある。なお、このような絶縁性保護膜および封止樹脂は、ＳＢＤに限らず、金属－酸化物－半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などほかの半導体装置へも適用され得る。
しかしながら、特許文献１に係る発明の構成において、ポリイミドによる表面保護膜、またはゲル等の封止樹脂は、高湿度状態において水分を含みやすい。この水分はアノード電極表面のアルミニウム層へ悪影響を及ぼし得る。具体的には、水分中へアルミニウムが溶け出したり、水分とアルミニウムとが反応することによって絶縁物の析出反応が生じたりする場合がある。このような場合、アノード電極と表面保護膜との界面で表面保護膜の剥離が起こりやすい。この剥離によって形成された空洞がリークパスとして作用することにより、半導体装置の絶縁信頼性が損なわれる。また、絶縁性保護膜として透湿性が低い窒化シリコンを用いた場合でも同様にアルミニウムを含む金属材料からなる表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜との剥離が生じ、絶縁信頼性が損なわれてしまう問題が発生する場合があった。In a vertical semiconductor device used for a power device, it is known to provide a p-type guard ring region (termination well region) in a so-called termination region in an n-type semiconductor layer in order to secure a breakdown voltage (for example, See Patent Document 1). As a result, a depletion layer is formed by the pn junction between the semiconductor layer and the guard ring region, and the electric field is relaxed when a reverse voltage is applied. In addition, in the Schottky barrier diode (SBD) described in Patent Document 1, the anode electrode made of a metal material containing aluminum, which is the surface electrode, is part of the surface electrode to which wire wiring bonding is to be performed. Areas other than the area are covered with polyimide and silicon nitride as an insulating protective film. In some cases, this is further sealed with sealing resin such as gel. Such an insulating protective film and sealing resin can be applied not only to SBDs but also to other semiconductor devices such as metal oxide semiconductor field effect transistors (MOSFETs).
However, in the configuration of the invention according to Patent Document 1, the polyimide surface protective film or the sealing resin such as gel tends to contain moisture in a high humidity state. This moisture can adversely affect the aluminum layer on the anode electrode surface. Specifically, there are cases in which aluminum dissolves into water, or reaction between water and aluminum causes a deposition reaction of an insulator. In such a case, peeling of the surface protective film tends to occur at the interface between the anode electrode and the surface protective film. A cavity formed by this peeling acts as a leak path, thereby impairing the insulation reliability of the semiconductor device. In addition, even when silicon nitride having low moisture permeability is used as the insulating protective film, deposition of an insulator due to surface corrosion of the surface electrode made of a metal material containing aluminum and accompanying separation from the insulating protective film also occur. , a problem that insulation reliability is impaired may occur.

一方、特許文献２には、パワーデバイス等に用いる縦型の半導体装置において、半導体表面上に設けられたアルミニウムを含有する金属材料からなる第１金属層と、第１金属層を覆い、ＴｉＮやＴｉとＴｉＮの積層構造等のチタンを含有する金属材料からなる第２金属層との積層構造を含む電極を含み、この積層構造を含む電極の外周が酸化シリコンや窒化シリコンからなる絶縁膜に覆われ、ワイヤ配線が第２金属層を貫通して第１金属層に接合される電力用半導体装置が記載されている。
しかしながら、電力用半導体素子をモジュール化する際にはアルミニウム電極にワイヤ配線を接合するため、アルミニウム電極上に無電解めっきによりはんだ接合可能なニッケル（Ｎｉ）、金（Ａｕ）等からなる付加電極が１μｍを超える厚膜で形成されることがある。特許文献２に係る発明の構成によれば、アルミニウム電極上にチタンを含有する金属層を形成した場合、ワイヤ配線接合を阻害することがあるという問題があった。また、チタンを含有する金属層の表面には無電解めっきによりＮｉ、Ａｕ膜が形成できないという問題があった。On the other hand, in Patent Document 2, in a vertical semiconductor device used for a power device or the like, a first metal layer made of a metal material containing aluminum is provided on the surface of the semiconductor, and the first metal layer is covered with TiN or the like. Including an electrode including a laminated structure with a second metal layer made of a metal material containing titanium, such as a laminated structure of Ti and TiN, and the outer periphery of the electrode including this laminated structure is covered with an insulating film made of silicon oxide or silicon nitride. A power semiconductor device is described in which wires pass through a second metal layer and are bonded to a first metal layer.
However, in order to connect wire wiring to aluminum electrodes when modularizing power semiconductor elements, additional electrodes made of nickel (Ni), gold (Au), etc., which can be soldered by electroless plating, are placed on aluminum electrodes. A thick film exceeding 1 μm may be formed. According to the configuration of the invention according to Patent Document 2, there is a problem that when a metal layer containing titanium is formed on an aluminum electrode, wire wiring bonding may be hindered. Moreover, there is a problem that a Ni or Au film cannot be formed on the surface of the metal layer containing titanium by electroless plating.

ＷＯ２０１３／１８３６７７号公報WO2013/183677 特開２０１７－７６７４１号公報JP 2017-76741 A

本発明は以上のような課題を解決するためになされたものであり、その目的は、絶縁信頼性を高めることができる半導体装置と、この半導体装置を用いた電力変換装置とを提供することである。 SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and an object of the present invention is to provide a semiconductor device capable of improving insulation reliability and a power converter using this semiconductor device. be.

本発明に係る半導体装置は、第１の導電型のドリフト層、および、ドリフト層の表層に形成され、第１の導電型と異なる第２の導電型を有する終端ウェル領域を含む半導体基板と、半導体基板の表面に形成され、縁部である外周端面は終端ウェル領域の表面に位置し、終端ウェル領域と接することにより終端ウェル領域へ電気的に接続され、アルミニウムを主成分とした金属材料で構成された表面電極と、表面電極の外周側の表面電極端部および終端ウェル領域を被覆するように、終端ウェル領域よりも外周側の半導体基板の表面まで延在する絶縁性保護膜と、表面電極と絶縁性保護膜との間に、チタンで構成された電極保護膜と、を備え、電極保護膜および絶縁性保護膜は、表面電極の電極形成領域に対応して表面電極が露出されるように開口する開口部を有し、電極保護膜は、表面電極端部から、表面電極の外周端面に沿って、終端ウェル領域の内側の表面まで延在するように形成されることを特徴とする。
本発明に係る電力変換装置は、主変換回路と、駆動回路と、制御回路とを有している。主変換回路は、本発明に係る半導体装置を有しており、入力される電力を変換して出力する。駆動回路は、本発明に係る半導体装置を駆動する駆動信号を半導体装置に出力する。制御回路は、駆動回路を制御する制御信号を駆動回路に出力する。 A semiconductor device according to the present invention includes: a drift layer of a first conductivity type; a semiconductor substrate including a termination well region formed on a surface layer of the drift layer and having a second conductivity type different from the first conductivity type; Formed on the surface of the semiconductor substrate, the outer peripheral end face, which is the edge, is located on the surface of the termination well region, is electrically connected to the termination well region by being in contact with the termination well region, and is made of a metal material containing aluminum as a main component. a surface electrode; an insulating protective film extending to a surface of a semiconductor substrate on the outer peripheral side of the termination well region so as to cover the surface electrode end portion on the outer peripheral side of the surface electrode and the termination well region; An electrode protective film made of titanium is provided between the electrode and the insulating protective film, and the electrode protective film and the insulating protective film expose the surface electrode corresponding to the electrode forming region of the surface electrode. and the electrode protective film is formed to extend from the end of the surface electrode to the inner surface of the termination well region along the outer peripheral end surface of the surface electrode. do.
A power conversion device according to the present invention includes a main conversion circuit, a drive circuit, and a control circuit. The main conversion circuit has the semiconductor device according to the present invention, converts input power, and outputs the converted power. The drive circuit outputs a drive signal for driving the semiconductor device according to the present invention to the semiconductor device. The control circuit outputs a control signal for controlling the drive circuit to the drive circuit.

本発明に係る半導体装置によれば、アルミニウムを主成分とした金属材料で構成された表面電極と絶縁性保護膜の間にアルミニウムよりも腐食耐性の強いチタンで構成された電極保護膜が形成されることにより、表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、半導体装置の絶縁信頼性を高めることができる。また、電極保護膜と絶縁性保護膜に表面電極を露出させる開口部を有するため、表面電極へのワイヤ配線の接合を阻害することがなく、表面電極上へ無電解めっきによる付加電極の形成も可能である。
本発明に係る電力変換装置によれば、主変換回路は本発明に係る半導体装置を有している。この半導体装置において、アルミニウムを主成分とした金属材料で構成された表面電極と絶縁性保護膜の間にアルミニウムよりも腐食耐性の強いチタンで構成された電極保護膜が形成されることにより、表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、半導体装置の絶縁信頼性を高めることができる。よって、電力変換装置の絶縁信頼性を高めることができる。According to the semiconductor device of the present invention, the electrode protection film made of titanium having higher corrosion resistance than aluminum is formed between the surface electrode made of a metal material containing aluminum as a main component and the insulating protection film. As a result, deposition of insulators due to surface corrosion of the surface electrodes and accompanying peeling of the insulating protective film can be suppressed, and the insulation reliability of the semiconductor device can be enhanced. In addition, since the electrode protective film and the insulating protective film have openings for exposing the surface electrodes, the bonding of wire wiring to the surface electrodes is not hindered, and additional electrodes can be formed on the surface electrodes by electroless plating. It is possible.
According to the power converter according to the present invention, the main converter circuit has the semiconductor device according to the present invention. In this semiconductor device, an electrode protective film made of titanium, which has higher corrosion resistance than aluminum, is formed between a surface electrode made of a metal material containing aluminum as a main component and an insulating protective film. It is possible to suppress deposition of an insulating material due to surface corrosion of the electrode and accompanying peeling of the insulating protective film, thereby enhancing the insulation reliability of the semiconductor device. Therefore, the insulation reliability of the power converter can be improved.

本発明の実施の形態１に係る半導体装置のＳＢＤ構成を概略的に示す上面図である。1 is a top view schematically showing an SBD configuration of a semiconductor device according to Embodiment 1 of the present invention; FIG. 本発明の実施の形態１に係る半導体装置のＳＢＤ構成を図１における線Ｉ－Ｉに沿って概略的に示す部分断面図である。2 is a partial cross-sectional view schematically showing the SBD configuration of the semiconductor device according to Embodiment 1 of the present invention along line II in FIG. 1; FIG. 本発明の実施の形態１に係る半導体装置の第１変形例のＳＢＤ構成を示す部分断面図である。FIG. 10 is a partial cross-sectional view showing the SBD configuration of the first modified example of the semiconductor device according to the first embodiment of the present invention; 本発明の実施の形態１に係る半導体装置の第２変形例のＳＢＤ構成を示す部分断面図である。FIG. 13 is a partial cross-sectional view showing the SBD configuration of the second modification of the semiconductor device according to the first embodiment of the present invention; 本発明の実施の形態１における半導体装置の第３変形例のＳＢＤ構成を示す上面図である。FIG. 13 is a top view showing the SBD configuration of the third modification of the semiconductor device according to the first embodiment of the present invention; 本発明の実施の形態１における半導体装置の第４変形例のＳＢＤ構成を示す上面図である。FIG. 14 is a top view showing the SBD configuration of the fourth modification of the semiconductor device according to Embodiment 1 of the present invention; 本発明の実施の形態１に係る半導体装置においてワイヤ配線が接合された構成を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing a configuration in which wire wirings are joined in the semiconductor device according to the first embodiment of the present invention; 本発明の実施の形態１に係る半導体装置において表面電極上に付加電極が形成された構成を示す部分断面図である。3 is a partial cross-sectional view showing a configuration in which an additional electrode is formed on the surface electrode in the semiconductor device according to Embodiment 1 of the present invention; FIG. 本発明の実施の形態２に係る半導体装置のＳＢＤ構成を示す部分断面図である。It is a partial cross-sectional view showing the SBD configuration of the semiconductor device according to the second embodiment of the present invention. 本発明の実施の形態２における半導体装置の第１変形例のＳＢＤ構成を示す部分断面図である。FIG. 12 is a partial cross-sectional view showing the SBD configuration of the first modified example of the semiconductor device according to the second embodiment of the present invention; 本発明の実施の形態２における半導体装置の第２変形例のＳＢＤ構成を示す部分断面図である。FIG. 12 is a partial cross-sectional view showing the SBD configuration of a second modification of the semiconductor device according to the second embodiment of the present invention; 本発明の実施の形態２における半導体装置の第３変形例のＳＢＤ構成を示す部分断面図である。FIG. 14 is a partial cross-sectional view showing the SBD configuration of a third modification of the semiconductor device according to the second embodiment of the present invention; 本発明の実施の形態２における半導体装置の第４変形例のＳＢＤ構成を示す部分断面図である。FIG. 12 is a partial cross-sectional view showing an SBD configuration of a fourth modification of the semiconductor device according to Embodiment 2 of the present invention; 本発明の実施の形態３に係る半導体装置のＳＢＤ構成を示す部分断面図である。FIG. 11 is a partial cross-sectional view showing the SBD configuration of a semiconductor device according to Embodiment 3 of the present invention; 本発明の実施の形態４に係る電力変換装置が適用された電力変換システムの構成を概略的に示すブロック図である。FIG. 10 is a block diagram schematically showing the configuration of a power conversion system to which a power conversion device according to Embodiment 4 of the present invention is applied;

以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。また、本明細書において、「～上」および「～を覆う」という場合、構成要素間に介在物が存在することが妨げられるものではない。例えば、「Ａ上に設けられたＢ」または「ＡがＢを覆う」と記載している場合、ＡとＢとの間に他の構成要素Ｃが設けられたものも設けられていないものも意味され得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。 Embodiments will be described below with reference to the accompanying drawings. It should be noted that the drawings are shown schematically, and the mutual relationship between the sizes and positions of the images shown in different drawings is not necessarily described accurately and can be changed as appropriate. Also, in the following description, the same components are denoted by the same reference numerals, and their names and functions are also the same. Therefore, detailed descriptions thereof may be omitted. In this specification, the terms "on" and "covering" do not preclude the presence of intervening elements between constituent elements. For example, when "B provided on A" or "A covers B" is described, the other component C may or may not be provided between A and B. can be implied. Also, in the following description, terms such as “upper”, “lower”, “side”, “bottom”, “front” or “back” may be used that mean specific positions and directions. are used for convenience in order to facilitate understanding of the contents of the embodiments, and are irrelevant to the direction of actual implementation.

実施の形態１．
図１は、実施の形態１に係る半導体装置１００のＳＢＤ構成を概略的に示す上面図である。図２は、実施の形態１における半導体装置１００のＳＢＤ構成を、図１の線Ｉ－Ｉに沿って概略的に示す断面図である。図２において、右側が半導体装置１００の終端側であり、または外周側でもある。左側がオン状態において主電流が流れる活性領域側である。Embodiment 1.
FIG. 1 is a top view schematically showing the SBD configuration of a semiconductor device 100 according to Embodiment 1. FIG. FIG. 2 is a cross-sectional view schematically showing the SBD configuration of the semiconductor device 100 according to the first embodiment along line II in FIG. In FIG. 2, the right side is the terminal side of the semiconductor device 100, or is also the outer peripheral side. The left side is the active region side through which the main current flows in the ON state.

図２に示すように、半導体装置１００は、エピタキシャル基板である半導体基板１０と、半導体基板１０の裏面Ｓ１の上に設けられた裏面電極１と、裏面Ｓ１と対向する表面Ｓ２の上に設けられた表面電極２と、表面Ｓ２の上に設けられた絶縁性保護膜３３としての表面保護膜３とを有している。
実施の形態１において、半導体基板１０は、例えばポリタイプ４Ｈの結晶構造を有する炭化珪素（ＳｉＣ）層を有し、半導体基板１０は炭化珪素基板である。よって半導体装置１００は、ＳｉＣショットキーバリアダイオード（ＳｉＣ－ＳＢＤ）である。半導体基板１０は、裏面Ｓ１側の単結晶基板１１と、単結晶基板１１上に配置され、表面Ｓ２側の半導体層１２を有している。単結晶基板１１は支持基板でもあり、半導体層１２はエピタキシャル層である。
半導体層１２は、ドリフト層４と、ドリフト層４の表層に形成された終端ウェル領域５とを有している。終端ウェル領域５は、フィールドリミッティングリング（Ｆｉｅｌｄ ｌｉｍｉｔｉｎｇ Ｒｉｎｇ：ＦＬＲ）またはガードリングと称される終端構造が設けられている。ドリフト層４の不純物濃度は１×１０１４／ｃｍ３以上１×１０１７／ｃｍ３以下である。ドリフト層４の不純物濃度は単結晶基板１１の不純物濃度よりも低い。よって、単結晶基板１１は、ドリフト層４に比して、低い抵抗率を有している。終端ウェル領域５は、ドリフト層４によって単結晶基板１１から隔てられている。ドリフト層４は、単結晶基板１１の導電型と同じ導電型を有しており、具体的には第１の導電型であるｎ型を有している。終端ウェル領域５は、半導体層１２内のいわゆる終端領域に、ドリフト層４の第１の導電型と異なる第２の導電型であるｐ型を有している。As shown in FIG. 2, a semiconductor device 100 includes a semiconductor substrate 10 which is an epitaxial substrate, a back surface electrode 1 provided on a back surface S1 of the semiconductor substrate 10, and a surface S2 provided on a surface S2 facing the back surface S1. and a surface protective film 3 as an insulating protective film 33 provided on the surface S2.
In the first embodiment, semiconductor substrate 10 has, for example, a silicon carbide (SiC) layer having a polytype 4H crystal structure, and semiconductor substrate 10 is a silicon carbide substrate. Therefore, the semiconductor device 100 is a SiC Schottky barrier diode (SiC-SBD). The semiconductor substrate 10 has a single crystal substrate 11 on the back surface S1 side and a semiconductor layer 12 on the front surface S2 side arranged on the single crystal substrate 11 . The single crystal substrate 11 is also a support substrate, and the semiconductor layer 12 is an epitaxial layer.
The semiconductor layer 12 has a drift layer 4 and a termination well region 5 formed on the surface of the drift layer 4 . The termination well region 5 is provided with a termination structure called a field limiting ring (FLR) or guard ring. Drift layer 4 has an impurity concentration of 1×10 14 /cm 3 or more and 1×10 17 /cm 3 or less. The impurity concentration of drift layer 4 is lower than that of single crystal substrate 11 . Therefore, single crystal substrate 11 has a lower resistivity than drift layer 4 . Termination well region 5 is separated from single crystal substrate 11 by drift layer 4 . Drift layer 4 has the same conductivity type as that of single-crystal substrate 11, and specifically has the n-type, which is the first conductivity type. The termination well region 5 has a p-type, which is a second conductivity type different from the first conductivity type of the drift layer 4 , in a so-called termination region within the semiconductor layer 12 .

また、半導体基板１０の表面Ｓ２に、表面電極２の縁部である表面電極２の外周端面２ａの位置により、半導体基板１０の表面Ｓ２は内側領域ＲＩと、内側領域ＲＩの外側である外側領域ＲＯとを区画されている。図２において、左側は内側領域ＲＩであり、右側は外側領域ＲＯである。終端ウェル領域５は、表面Ｓ２上において、内側領域ＲＩと外側領域ＲＯとの間から外側領域ＲＯの方へ延びる部分を有している。言い換えれば、終端ウェル領域５は、内側領域ＲＩと外側領域ＲＯとの境界を跨いで配置されている。終端ウェル領域５は、高濃度領域、低濃度領域など、複数の不純物濃度からなる領域を有しても良い。また、終端ウェル領域５の外周側のドリフト層４の表層に、終端ウェル領域５と同じｐ型からなり、終端ウェル領域５を取り囲む１つ以上のリング状の領域を有しても良い。 Further, on the surface S2 of the semiconductor substrate 10, the surface S2 of the semiconductor substrate 10 has an inner region RI and an outer region outside the inner region RI, depending on the position of the outer peripheral end surface 2a of the surface electrode 2, which is the edge of the surface electrode 2. It is partitioned with RO. In FIG. 2, the left side is the inner region RI and the right side is the outer region RO. Termination well region 5 has a portion extending from between inner region RI and outer region RO toward outer region RO on surface S2. In other words, the termination well region 5 is arranged across the boundary between the inner region RI and the outer region RO. The termination well region 5 may have regions with a plurality of impurity concentrations, such as a high-concentration region and a low-concentration region. Further, the surface layer of the drift layer 4 on the outer peripheral side of the termination well region 5 may have one or more ring-shaped regions surrounding the termination well region 5 and made of the same p-type as the termination well region 5 .

表面電極２は、半導体基板１０の表面Ｓ２の上に、半導体基板１０の内側領域ＲＩの少なくとも一部の上に設けられており、内側領域ＲＩと外側領域ＲＯとの境界上に位置する縁部である表面電極２の外周端面２ａを有している。実施の形態１において表面電極２は、図１と図２に示すように、内側領域ＲＩ全体の上に設けられており、外側領域ＲＯの上には設けられていない。
表面電極２は、ショットキー電極２１と電極パッド２２とを有している。ショットキー電極２１は、内側領域ＲＩの表面Ｓ２上に形成されており、ドリフト層４および終端ウェル領域５に接している。すなわち、表面電極２の外周端面２ａは終端ウェル領域５の表面に位置する。これにより、表面電極２は終端ウェル領域５へ電気的に接続されている。ショットキー電極２１の材料は、実施の形態１においては、ｎ型ＳｉＣ半導体とショットキー接合を形成する金属であればよく、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、金（Ａｕ）、またはタングステン（Ｗ）等が用いられ得る。ショットキー電極２１の厚みは、３０ｎｍ以上３００ｎｍ以下が好ましい。ショットキー電極２１は、例えば、厚み１００ｎｍのＴｉ膜である。
電極パッド２２はショットキー電極２１上に形成されている。電極パッド２２の材料はアルミニウム（Ａｌ）を含む金属材料であり、Ａｌもしくはアルミニウム・シリコン合金（Ａｌ－Ｓｉ）、アルミニウム・銅合金（Ａｌ―Ｃｕ）、アルミニウム・シリコン・銅合金（Ａｌ－Ｓｉ－Ｃｕ）のようなアルミニウム合金等を用いることができる。電極パッド２２の厚みは、３００ｎｍ以上１０μｍ以下が好ましい。電極パッド２２は、例えば、厚み３μｍのＡｌ膜である。The surface electrode 2 is provided on the surface S2 of the semiconductor substrate 10 and on at least a part of the inner region RI of the semiconductor substrate 10, and is positioned on the boundary between the inner region RI and the outer region RO. It has an outer peripheral end face 2a of the surface electrode 2. In Embodiment 1, as shown in FIGS. 1 and 2, the surface electrode 2 is provided over the entire inner region RI and is not provided over the outer region RO.
The surface electrode 2 has a Schottky electrode 21 and an electrode pad 22 . Schottky electrode 21 is formed on surface S<b>2 of inner region RI and is in contact with drift layer 4 and termination well region 5 . That is, the outer peripheral end surface 2 a of the surface electrode 2 is positioned on the surface of the termination well region 5 . The surface electrode 2 is thereby electrically connected to the termination well region 5 . In Embodiment 1, the material of Schottky electrode 21 may be any metal that forms a Schottky junction with an n-type SiC semiconductor, such as titanium (Ti), molybdenum (Mo), nickel (Ni), gold (Au ), or tungsten (W) or the like can be used. The thickness of Schottky electrode 21 is preferably 30 nm or more and 300 nm or less. The Schottky electrode 21 is, for example, a Ti film with a thickness of 100 nm.
An electrode pad 22 is formed on the Schottky electrode 21 . The material of the electrode pad 22 is a metal material containing aluminum (Al), such as Al, an aluminum-silicon alloy (Al--Si), an aluminum-copper alloy (Al--Cu), an aluminum-silicon-copper alloy (Al--Si-- Cu), aluminum alloys, etc. can be used. The thickness of the electrode pad 22 is preferably 300 nm or more and 10 μm or less. The electrode pad 22 is, for example, an Al film with a thickness of 3 μm.

電極保護膜６は、表面電極２の外周側の表面電極端部２ｂの表面に形成されている。
表面保護膜３は、半導体基板１０の表面Ｓ２に、表面電極端部２ｂを覆い、表面電極端部２ｂ上の電極保護膜６の表面から、外側領域ＲＯの終端ウェル領域５の表面を完全に被覆するように、外側領域における終端ウェル領域５の外周端面５ａよりも外周側の半導体基板１０の表面まで延在するように形成されている。
すなわち、電極保護膜６は、表面電極２と表面保護膜３との間に、表面電極２の表面保護膜３に覆われている領域に設けられる。実施の形態１において、電極保護膜６は、表面保護膜３に覆われている表面電極端部２ｂの表面に形成されている。
電極保護膜６がチタン（Ｔｉ）金属材料で構成される。電極保護膜６の材料としてはアルミニウムよりも腐食耐性の高い金属、例えばチタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）を含有する金属がよいが、電極パッド２２と表面保護膜３と密着でき、電極パッド２２上で開口部２３を形成する際の加工性の観点からＴｉが適している。Ｔｉで構成された電極保護膜６を用いることにより、アルミニウムを主成分とした金属材料で構成された電極パッド２２とポリイミドで構成された表面保護膜３とも密着性がよく、かつ、アルミニウムを主成分とした金属材料で構成された電極パッド２２上のＴｉで構成された電極保護膜６の開口パターンを選択的にエッチング除去できる。電極保護膜６の膜厚は１ｎｍ以上、より好ましくは５ｎｍ以上で、例えば厚み５０ｎｍのＴｉ膜である。電極保護膜６と電極パッド２２の間には電極保護膜６と電極パッド２２が反応して形成された合金層を有していてもよい。
表面保護膜３は、半導体層１２の外側領域ＲＯを少なくとも部分的に覆っている。表面保護膜３は、電極パッド２２が外部端子として機能することができるように、電極パッド２２の中央部（図２中の左部）上に開口を有している。表面保護膜３は絶縁材料からなる。表面保護膜３の材料は例えばポリイミドである。表面保護膜３の厚みは、例えば電極パッド２２の外周側の表面電極端部２ｂの上において１００ｎｍ以上である。ポリイミドは、他の有機物や高分子材料と比べて極めて高い耐熱性を有し、優れた機械的性質や化学薬品に対する耐性を有する。表面保護膜３にポリイミドを用いることにより、半導体装置の小型化および信頼性の向上に繋がる。The electrode protection film 6 is formed on the surface of the surface electrode end portion 2 b on the outer peripheral side of the surface electrode 2 .
The surface protective film 3 covers the surface electrode end portion 2b on the surface S2 of the semiconductor substrate 10, and completely extends from the surface of the electrode protective film 6 on the surface electrode end portion 2b to the surface of the termination well region 5 in the outer region RO. It is formed so as to cover the surface of the semiconductor substrate 10 on the outer peripheral side of the outer peripheral end face 5a of the termination well region 5 in the outer region.
That is, the electrode protective film 6 is provided between the surface electrode 2 and the surface protective film 3 in a region of the surface electrode 2 covered with the surface protective film 3 . In Embodiment 1, the electrode protective film 6 is formed on the surface of the surface electrode end portion 2 b covered with the surface protective film 3 .
Electrode protective film 6 is made of titanium (Ti) metal material. Materials for the electrode protection film 6 include metals having higher corrosion resistance than aluminum, such as titanium (Ti), tantalum (Ta), niobium (Nb), zirconium (Zr), tungsten (W), nickel (Ni), chromium ( Although a metal containing Cr) is preferable, Ti is suitable from the viewpoint of adhesion between the electrode pad 22 and the surface protective film 3 and workability when forming the opening 23 on the electrode pad 22 . By using the electrode protective film 6 made of Ti, the electrode pads 22 made of a metal material containing aluminum as a main component and the surface protective film 3 made of polyimide have good adhesiveness, and aluminum is used as a main component. The opening pattern of the electrode protective film 6 made of Ti on the electrode pad 22 made of the metal material can be selectively etched away. The film thickness of the electrode protection film 6 is 1 nm or more, more preferably 5 nm or more, and is, for example, a Ti film with a thickness of 50 nm. Between the electrode protective film 6 and the electrode pad 22, an alloy layer formed by the electrode protective film 6 reacting with the electrode pad 22 may be provided.
The surface protective film 3 at least partially covers the outer region RO of the semiconductor layer 12 . The surface protective film 3 has an opening on the central portion (the left portion in FIG. 2) of the electrode pad 22 so that the electrode pad 22 can function as an external terminal. The surface protective film 3 is made of an insulating material. The material of the surface protection film 3 is polyimide, for example. The thickness of the surface protective film 3 is, for example, 100 nm or more on the surface electrode end portion 2b on the outer peripheral side of the electrode pad 22 . Polyimide has extremely high heat resistance, excellent mechanical properties, and resistance to chemicals compared to other organic substances and polymeric materials. Using polyimide for the surface protection film 3 leads to miniaturization and improved reliability of the semiconductor device.

電極保護膜６と表面保護膜３は、表面電極２の電極形成領域に対応して表面電極２が露出されるように共に開口する。図２において、電極パッド２２の中央部上に、電極保護膜６と表面保護膜３とは同じ開口幅を有する開口部が形成されており、共に開口部２３を有している。この場合、電極保護膜６と表面保護膜３との開口部を同じマスクパターンで形成できるので生産性が高くなる。 The electrode protective film 6 and the surface protective film 3 are both opened so that the surface electrode 2 is exposed corresponding to the electrode forming region of the surface electrode 2 . In FIG. 2, the electrode protective film 6 and the surface protective film 3 have openings having the same opening width on the central portion of the electrode pad 22, and both have openings 23. As shown in FIG. In this case, since the openings of the electrode protective film 6 and the surface protective film 3 can be formed with the same mask pattern, the productivity is improved.

また、電極保護膜６の開口幅は表面保護膜３の開口幅と異なってもよい。図３に実施の形態１の第１変形例である半導体装置１０１を示す部分断面図である。図３に示すように、表面保護膜３は電極保護膜６上において、電極保護膜６より外周側に開口する。電極保護膜６は内側に突出した電極保護膜突出部６ｄを有する。すなわち、電極保護膜６と表面保護膜３とは異なる開口幅を有する開口部が形成され、電極保護膜６の開口幅が表面保護膜３の開口幅より小さく形成されている。表面電極２の上に、電極保護膜６で覆われている面積がより大きい。これにより、高湿度状態に使用しても絶縁物析出による表面保護膜３の剥離を防止でき、半導体装置の絶縁信頼性を高めることができる。 Also, the opening width of the electrode protective film 6 may be different from the opening width of the surface protective film 3 . FIG. 3 is a partial cross-sectional view showing a semiconductor device 101 as a first modification of the first embodiment. As shown in FIG. 3 , the surface protective film 3 is opened on the electrode protective film 6 to the outer peripheral side from the electrode protective film 6 . The electrode protective film 6 has an electrode protective film protruding portion 6d that protrudes inward. That is, the electrode protective film 6 and the surface protective film 3 have different opening widths, and the electrode protective film 6 has an opening width smaller than that of the surface protective film 3 . The area covered with the electrode protective film 6 on the surface electrode 2 is larger. As a result, peeling of the surface protective film 3 due to deposition of insulators can be prevented even when used in a high-humidity state, and the insulation reliability of the semiconductor device can be enhanced.

なお、上記実施の形態１においては第１導電型がｎ型であり第２導電型がｐ型であるが、代わりに、第１導電型がｐ型であり第２導電型がｎ型であってよい。また半導体基板１０が、ワイドバンドギャップ材料の一種である炭化珪素（ＳｉＣ）を用いるが、ＳｉＣに代わって他のワイドバンドギャップ材料が用いられてよい。また、ワイドバンドギャップ材料に代わって、他の材料、例えばＳｉ、が用いられてよい。また、半導体装置は、ＳＢＤ以外のダイオード、例えば、ｐｎ接合ダイオードまたはＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ：ジャンクションバリアショットキー）ダイオードであってよい。また、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化物－半導体電界効果トランジスタ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のようなトランジスタであってもよい。また、トランジスタはプレーナ型やトレンチ型であってもよい。 In the first embodiment, the first conductivity type is n-type and the second conductivity type is p-type. Alternatively, the first conductivity type is p-type and the second conductivity type is n-type. you can Also, semiconductor substrate 10 uses silicon carbide (SiC), which is a type of wide bandgap material, but other wide bandgap materials may be used instead of SiC. Also, instead of the wide bandgap material, other materials such as Si may be used. Also, the semiconductor device may be a diode other than the SBD, such as a pn junction diode or a JBS (Junction Barrier Schottky) diode. It may also be a transistor such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a JFET (Junction FET), or an IGBT (Insulated Gate Bipolar Transistor). Also, the transistor may be of a planar type or a trench type.

図４は、実施の形態１の第２変形例である半導体装置１０２を示す部分断面図である。半導体装置１０２は、半導体装置１００の表面保護膜３の代わりに、絶縁性保護膜３３として、高抵抗膜１３が用いられる。具体的には、高抵抗膜１３は、半導体基板１０の表面Ｓ２に、表面電極端部２ｂを覆い、表面電極端部２ｂ上の電極保護膜６の表面から、外側領域ＲＯの終端ウェル領域５の表面を完全に被覆するように、外側領域における終端ウェル領域５の外周端面５ａよりも外周側の半導体基板１０の表面まで延在するように形成されている。高抵抗膜１３の材料は、１０×１０１２Ωｃｍ以上の抵抗率を有していることが好ましく、例えば窒化シリコン（ＳｉＮ）である。高抵抗膜１３の厚みは、例えば１００ｎｍ以上である。電極保護膜６と高抵抗膜１３は、表面電極２の電極形成領域に対応して表面電極２が露出されるように共に開口する開口部２３を有する。図４において、電極保護膜６と高抵抗膜１３とは同じ開口幅の開口部２３が形成されているが、電極保護膜６と高抵抗膜１３とは異なる開口幅を有する開口部が形成され、電極保護膜６の開口幅が高抵抗膜１３の開口幅より小さく形成されてもよい。表面電極２の上に、電極保護膜６で覆われている面積がより大きい。これにより、高湿度状態に使用しても絶縁物析出による高抵抗膜１３の剥離を抑制することができ、半導体装置の絶縁信頼性を高めることができる。FIG. 4 is a partial cross-sectional view showing semiconductor device 102 as a second modification of the first embodiment. The semiconductor device 102 uses the high resistance film 13 as the insulating protective film 33 instead of the surface protective film 3 of the semiconductor device 100 . Specifically, the high resistance film 13 covers the surface electrode end 2b on the surface S2 of the semiconductor substrate 10, and extends from the surface of the electrode protection film 6 on the surface electrode end 2b to the termination well region 5 of the outer region RO. is formed to extend to the surface of the semiconductor substrate 10 on the outer peripheral side of the outer peripheral end face 5a of the termination well region 5 in the outer region so as to completely cover the surface of the . The material of the high resistance film 13 preferably has a resistivity of 10×10 12 Ωcm or more, such as silicon nitride (SiN). The thickness of the high resistance film 13 is, for example, 100 nm or more. The electrode protection film 6 and the high-resistance film 13 have openings 23 that are opened together so that the surface electrodes 2 are exposed corresponding to the electrode forming regions of the surface electrodes 2 . In FIG. 4, the electrode protective film 6 and the high resistance film 13 have the same opening width 23, but the electrode protective film 6 and the high resistance film 13 have different opening widths. , the opening width of the electrode protection film 6 may be formed smaller than the opening width of the high resistance film 13 . The area covered with the electrode protective film 6 on the surface electrode 2 is larger. As a result, peeling of the high-resistance film 13 due to deposition of insulators can be suppressed even when used in a high-humidity state, and the insulation reliability of the semiconductor device can be enhanced.

図５は、実施の形態１の第３変形例である半導体装置１０３を示す部分断面図である。半導体装置１０３は、半導体基板１０の表面Ｓ２上にさらにフィールド絶縁膜７を有している。フィールド絶縁膜７は、半導体基板１０の表面Ｓ２上に、終端ウェル領域５の少なくとも一部を覆い、内側領域ＲＩと外側領域ＲＯとの境界を跨ぐように、内側領域ＲＩにおける終端ウェル領域５の表面から外側領域ＲＯにおける終端ウェル領域５の外周端面５ａよりも外周側の半導体基板１０の表面に延在するように設けられている。
表面電極２の表面電極端部２ｂがフィールド絶縁膜７に乗り上がるように、表面電極２の縁部である表面電極２の外周端面２ａはフィールド絶縁膜７の上に配置されている。ショットキー電極２１はドリフト層４および終端ウェル領域５に接しているため、表面電極２は終端ウェル領域５へ電気的に接続されている。
また、表面保護膜３は、半導体層１２の表面上に、表面電極端部２ｂ上の電極保護膜６の表面から、フィールド絶縁膜７を覆い、フィールド絶縁膜７の外周端面７ａよりも外周側の半導体基板１０の表面まで延在するように配置されている。なお、表面保護膜３とフィールド絶縁膜７との外周端面が同じ位置にあってもよい。
フィールド絶縁膜７は、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）等の絶縁材料からなり、好ましくは１０ｎｍ以上の厚みを有している。フィールド絶縁膜７は、例えば、厚み１μｍのＳｉＯ２膜である。FIG. 5 is a partial cross-sectional view showing a semiconductor device 103 as a third modification of the first embodiment. Semiconductor device 103 further has field insulating film 7 on surface S<b>2 of semiconductor substrate 10 . The field insulating film 7 covers at least part of the termination well region 5 on the surface S2 of the semiconductor substrate 10, and extends over the termination well region 5 in the inner region RI so as to straddle the boundary between the inner region RI and the outer region RO. It is provided so as to extend from the surface to the surface of the semiconductor substrate 10 on the outer peripheral side of the outer peripheral end face 5a of the termination well region 5 in the outer region RO.
An outer peripheral end surface 2 a of the surface electrode 2 , which is the edge of the surface electrode 2 , is arranged on the field insulating film 7 so that the surface electrode end 2 b of the surface electrode 2 rides on the field insulating film 7 . Since Schottky electrode 21 is in contact with drift layer 4 and termination well region 5 , surface electrode 2 is electrically connected to termination well region 5 .
The surface protective film 3 covers the field insulating film 7 from the surface of the electrode protective film 6 on the surface electrode end 2b on the surface of the semiconductor layer 12, and is located on the outer peripheral side of the outer peripheral end surface 7a of the field insulating film 7. are arranged so as to extend to the surface of the semiconductor substrate 10 . The outer peripheral end surfaces of the surface protective film 3 and the field insulating film 7 may be located at the same position.
Field insulating film 7 is made of an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN), and preferably has a thickness of 10 nm or more. The field insulating film 7 is, for example, a 1 μm thick SiO 2 film.

次に、実施の形態１の半導体装置１００の製造方法の例について説明する。
はじめに、ｎ＋型の低抵抗ＳｉＣ半導体からなり、オフ角を有する単結晶基板１１を準備する。単結晶基板１１上において、ｎ型で不純物濃度が１×１０１４／ｃｍ３以上１×１０１７／ｃｍ３以下のＳｉＣのエピタキシャル成長が行われることによって、ドリフト層４となる部分を有する半導体層１２を形成する。
そして、フォトリソグラフィー工程によって、所定の形状を有するレジスト膜（図示せず）を形成する。レジスト膜を注入マスクとして用いてＡｌまたはホウ素（Ｂ）などのｐ型不純物（アクセプタ）をイオン注入することにより、ドリフト層４内の表層部にｐ型の終端ウェル領域５を形成する。終端ウェル領域５のドーズ量（不純物濃度）は、０．５×１０１３／ｃｍ２以上５×１０１３／ｃｍ２以下が好ましく、例えば１．０×１０１３／ｃｍ２である。イオン注入の注入エネルギーは、Ａｌの場合、例えば１００ｋｅＶ以上７００ｋｅＶ以下である。この場合、上記ドーズ量［ｃｍ－２］から換算された不純物濃度は、１×１０１７／ｃｍ３以上１×１０１９／ｃｍ３以下である。この時、レジスト膜を適宜パターニングすることで、終端ウェル領域５を取り囲む１つ以上のリング状の領域を同時に形成しても良い。また、レジストのパターニングと注入の工程を繰り返すことで、終端ウェル領域５が複数の不純物濃度からなるように形成しても良い。その後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気（１３００℃以上１９００℃以下）中で、３０秒以上１時間以下のアニールを行う。このアニールにより、イオン注入によって添加された不純物が活性化させられる。Next, an example of a method for manufacturing the semiconductor device 100 of Embodiment 1 will be described.
First, a single crystal substrate 11 made of an n+ type low-resistance SiC semiconductor and having an off angle is prepared. Semiconductor layer 12 having a portion to be drift layer 4 by epitaxially growing SiC of n-type impurity concentration of 1×10 14 /cm 3 or more and 1×10 17 /cm 3 or less on single crystal substrate 11 . to form
Then, a resist film (not shown) having a predetermined shape is formed by a photolithography process. By ion-implanting a p-type impurity (acceptor) such as Al or boron (B) using the resist film as an implantation mask, a p-type termination well region 5 is formed in the surface layer portion of the drift layer 4 . The dose (impurity concentration) of the terminal well region 5 is preferably 0.5×10 13 /cm 2 or more and 5×10 13 /cm 2 or less, for example, 1.0×10 13 /cm 2 . The ion implantation energy for Al is, for example, 100 keV or more and 700 keV or less. In this case, the impurity concentration converted from the dose amount [cm −2 ] is 1×10 17 /cm 3 or more and 1×10 19 /cm 3 or less. At this time, one or more ring-shaped regions surrounding the terminal well region 5 may be formed at the same time by appropriately patterning the resist film. Alternatively, the termination well region 5 may be formed to have a plurality of impurity concentrations by repeating the steps of resist patterning and implantation. Thereafter, annealing is performed for 30 seconds to 1 hour in an inert gas atmosphere (1300° C. to 1900° C.) such as argon (Ar) gas using a heat treatment apparatus. This annealing activates the impurities added by the ion implantation.

ここで、図５に示す第３変形例の半導体装置１０３を製造する場合には、例えばＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、化学気相成長法）により、半導体基板１０の表面Ｓ２上に、厚み１μｍのＳｉＯ２膜を成膜する。その後フォトリソグラフィー工程およびエッチング工程を用いたパターニングにより、表面Ｓ２の一部の上にフィールド絶縁膜７を形成する。パターニングは、フィールド絶縁膜７が、内側領域ＲＩと外側領域ＲＯとの境界を跨ぐように、かつ、外側領域ＲＯにおける終端ウェル領域５の端部を超えて延びるように行われる。
続いて、半導体基板１０の裏面Ｓ１に、例えばスパッタ法により、裏面電極１を形成する。なお裏面電極１の形成は、以下の工程によって表面Ｓ２側の工程が全て完了してから行われてもよい。Here, when manufacturing the semiconductor device 103 of the third modified example shown in FIG. A SiO2 film is formed. After that, a field insulating film 7 is formed on part of the surface S2 by patterning using a photolithography process and an etching process. The patterning is performed so that the field insulating film 7 straddles the boundary between the inner region RI and the outer region RO and extends beyond the edge of the termination well region 5 in the outer region RO.
Subsequently, the back surface electrode 1 is formed on the back surface S1 of the semiconductor substrate 10 by, for example, sputtering. Note that the formation of the back surface electrode 1 may be performed after all the steps on the front surface S2 side are completed by the following steps.

次に、半導体層１２が形成されている表面Ｓ２の全体の上に、例えばスパッタ法により、ショットキー電極２１の材料と、電極パッド２２の材料と、電極保護膜６とを順に成膜する。例えば、厚み１００ｎｍのＴｉ膜と、厚み３μｍのＡｌ膜と、厚み５０ｎｍのＴｉ膜とを順に成膜する。次に、フォトリソグラフィー工程とエッチング工程とを用いたパターニングによって、所望の形状のショットキー電極２１および電極パッド２２および電極保護膜６を形成する。金属膜のエッチングには、ドライエッチングまたはウェットエッチングを用いることができる。ウェットエッチングのエッチング液としてはフッ酸またはリン酸系のエッチング液を用いる。
なお、図６に示す実施の形態１の第４変形例の半導体装置１０４のように、ショットキー電極２１のパターニングが、電極パッド２２、電極保護膜６のパターニングと別に行われてもよい。この場合、図６に示すように、ショットキー電極２１の外周端面２１ａが電極パッド２２の外周端面２２ａ、電極保護膜６の外周端面６ａから張り出してショットキー電極２１の一部が電極パッド２２に覆われない構造が形成され得る。Next, the material of the Schottky electrode 21, the material of the electrode pad 22, and the electrode protective film 6 are formed in this order on the entire surface S2 on which the semiconductor layer 12 is formed, by, for example, sputtering. For example, a Ti film with a thickness of 100 nm, an Al film with a thickness of 3 μm, and a Ti film with a thickness of 50 nm are sequentially formed. Next, the Schottky electrode 21, the electrode pad 22, and the electrode protective film 6 having desired shapes are formed by patterning using a photolithography process and an etching process. Dry etching or wet etching can be used for etching the metal film. As an etchant for wet etching, a hydrofluoric acid or phosphoric acid-based etchant is used.
Note that the patterning of the Schottky electrode 21 may be performed separately from the patterning of the electrode pad 22 and the electrode protection film 6, as in the semiconductor device 104 of the fourth modification of the first embodiment shown in FIG. In this case, as shown in FIG. Uncovered structures can be formed.

次に、表面電極端部２ｂと、半導体基板１０の外側領域ＲＯの少なくとも一部分とを覆うように、表面保護膜３を形成する。表面保護膜３は、例えば、ポリイミドの塗布により成膜される。次にフォトリソグラフィー工程およびエッチング工程を用いたパターニングによって、所望の形状の表面保護膜３を形成する。
ここで、図４に示す第２変形例の半導体装置１０２を製造する場合には、表面保護膜３の代わりに高抵抗膜１３を形成する場合、例えばプラズマＣＶＤ法により、表面電極２が設けられた表面Ｓ２上に、ＳｉＮを成膜する。この時、ＳｉとＮの比率を調整することにより、ＳｉＮの抵抗率を調整することができる。次に、フォトリソグラフィー工程とエッチング工程とを用いたパターニングによって、所望の形状の高抵抗膜１３を形成する。高抵抗膜１３の厚みは１００ｎｍ以上が好ましく、例えば１μｍである。Next, surface protective film 3 is formed to cover surface electrode end portion 2 b and at least a portion of outer region RO of semiconductor substrate 10 . The surface protective film 3 is formed by coating polyimide, for example. Next, a surface protection film 3 having a desired shape is formed by patterning using a photolithography process and an etching process.
Here, when manufacturing the semiconductor device 102 of the second modification shown in FIG. 4, when forming the high resistance film 13 instead of the surface protective film 3, the surface electrode 2 is provided by plasma CVD, for example. A film of SiN is formed on the surface S2. At this time, by adjusting the ratio of Si and N, the resistivity of SiN can be adjusted. Next, a high resistance film 13 having a desired shape is formed by patterning using a photolithography process and an etching process. The thickness of the high resistance film 13 is preferably 100 nm or more, for example 1 μm.

次にポリイミドである表面保護膜３、もしくはＳｉＮである高抵抗膜１３のパターニングに使用したフォトレジストをマスクにして電極保護膜６をエッチングすることにより電極パッド２２の中央部上に電極保護膜６の開口部２３を形成する。電極保護膜６のエッチングにはウェットエッチングやドライエッチングを用いることができ、例えばフッ酸によるウェットエッチングや、フッ素系ガスによるドライエッチングでアルミニウムを主成分とした金属材料で構成された電極パッド２２を残して、選択的に電極保護膜６をエッチングできる。また、表面電極２上の電極保護膜６の開口幅がより小さく形成される図３に示す第１変形例の半導体装置１０１を製造することもできる。この場合、電極保護膜６の開口部のエッチングは、表面保護膜３もしくは高抵抗膜１３と異なるマスクを用いてエッチングを実施し、それぞれの膜でエッチング条件を調整して実施されてもよい。
以上により、半導体装置１００、半導体装置１０１、半導体装置１０２、半導体装置１０３、半導体装置１０４が得られる。Next, the electrode protective film 6 is etched on the central portion of the electrode pad 22 by etching the electrode protective film 6 using the photoresist used for patterning the surface protective film 3 of polyimide or the high resistance film 13 of SiN as a mask. to form an opening 23 of. Wet etching or dry etching can be used to etch the electrode protection film 6. For example, wet etching with hydrofluoric acid or dry etching with a fluorine-based gas can be used to form the electrode pads 22 made of a metal material containing aluminum as a main component. The electrode protective film 6 can be selectively etched while remaining. Also, it is possible to manufacture the semiconductor device 101 of the first modified example shown in FIG. 3 in which the opening width of the electrode protective film 6 on the surface electrode 2 is formed smaller. In this case, the etching of the opening of the electrode protection film 6 may be performed by using a mask different from that of the surface protection film 3 or the high resistance film 13 and adjusting the etching conditions for each film.
As described above, the semiconductor device 100, the semiconductor device 101, the semiconductor device 102, the semiconductor device 103, and the semiconductor device 104 are obtained.

次に、図２に示す半導体装置１００の動作について、以下に説明する。
表面電極２の電極パッド２２の電位を基準として、裏面電極１に負の電圧を印加すると、ＳｉＣ－ＳＢＤである半導体装置１００は、表面電極２から裏面電極１へ電流が流れる状態、すなわちオン状態（導通状態ともいう）となる。反対に、表面電極２を基準として、裏面電極１に正の電圧を印加すると、半導体装置１００はオフ状態（阻止状態ともいう）となる。
半導体装置１００がオフ状態にある場合、ドリフト層４の表面電極２に接する活性領域の表面、および、ドリフト層４と終端ウェル領域５とのｐｎ接合界面付近には、大きな電界がかかる。この電界が臨界電界に達してアバランシェ降伏が起こるときの裏面電極１への電圧が、最大電圧であるアバランシェ電圧と定義される。通常、半導体装置１００はアバランシェ降伏が起こらない範囲で使用され、定格電圧が定められる。Next, the operation of the semiconductor device 100 shown in FIG. 2 will be described below.
When a negative voltage is applied to the back electrode 1 with reference to the potential of the electrode pad 22 of the front surface electrode 2, the semiconductor device 100, which is a SiC-SBD, enters a state in which a current flows from the front surface electrode 2 to the back electrode 1, that is, an ON state. (also called conductive state). Conversely, when a positive voltage is applied to the back electrode 1 with the front electrode 2 as a reference, the semiconductor device 100 is turned off (also referred to as a blocking state).
When the semiconductor device 100 is in the off state, a large electric field is applied to the surface of the active region of the drift layer 4 in contact with the surface electrode 2 and near the pn junction interface between the drift layer 4 and the termination well region 5 . The voltage to the backside electrode 1 when this electric field reaches the critical electric field and avalanche breakdown occurs is defined as the maximum avalanche voltage. Normally, the semiconductor device 100 is used within a range in which avalanche breakdown does not occur, and the rated voltage is determined.

オフ状態においては、ドリフト層４の活性領域の表面、および、ドリフト層４と終端ウェル領域５とのｐｎ接合界面から、単結晶基板１１へ向かう方向（図２において下方向）とドリフト層４の外周方向（図２において右方向）とへ、空乏層が広がる。また、ドリフト層４と終端ウェル領域５とのｐｎ接合界面から、終端ウェル領域５内へも空乏層が広がり、この広がり具合は終端ウェル領域５の濃度に大きく依存する。このとき、半導体層１２表面の空乏化している領域では半導体層１２の外周側から中央に向かって電位差が生じている。
ここで、高湿度下で半導体装置１００をオフ状態とした場合を考える。表面保護膜３は、高い吸水性を有しているので、高湿度下では多くの水分を含有する。表面保護膜３と電極パッド２２の間に電極保護膜６が無い場合、この水分が半導体層１２および電極パッド２２の表面に達する。ここで、半導体装置１００に印加される電圧により、ドリフト層４の外周側が陽極として作用し、電極パッド２２が陰極として作用する。陰極となる電極パッド２２の近傍では、上記水分について、以下の式（１）で表される酸素の還元反応、および、式（２）で表される水素の生成反応が生じる。In the off state, the direction (downward in FIG. The depletion layer spreads outward (to the right in FIG. 2). A depletion layer also spreads into the termination well region 5 from the pn junction interface between the drift layer 4 and the termination well region 5 , and the extent of this spread largely depends on the concentration of the termination well region 5 . At this time, in the depleted region of the surface of the semiconductor layer 12, a potential difference is generated from the outer peripheral side of the semiconductor layer 12 toward the center.
Here, consider a case where the semiconductor device 100 is turned off under high humidity. Since the surface protective film 3 has high water absorbency, it contains a large amount of water under high humidity. If there is no electrode protective film 6 between the surface protective film 3 and the electrode pad 22 , this moisture reaches the surfaces of the semiconductor layer 12 and the electrode pad 22 . Here, due to the voltage applied to the semiconductor device 100, the outer peripheral side of the drift layer 4 acts as an anode, and the electrode pad 22 acts as a cathode. In the vicinity of the electrode pad 22 serving as the cathode, the water undergoes an oxygen reduction reaction represented by the following formula (1) and a hydrogen production reaction represented by the following formula (2).

Figure 0007248138000001
Figure 0007248138000001

Figure 0007248138000002
Figure 0007248138000002

この反応に伴い、電極パッド２２の近傍で水酸化物イオンの濃度が増加する。表面保護膜３と電極パッド２２の間に電極保護膜６が無い場合、水酸化物イオンは、アルミニウムを主成分とした金属材料で構成された電極パッド２２と化学的に反応し、アルミニウムが水酸化アルミニウムとなることがある。水酸化アルミニウムは、電極パッド２２の表面に絶縁物として析出する。
半導体基板１０がＳｉＣ基板である場合、ＳｉＣ基板の高い絶縁破壊電界を活用することにより、終端ウェル領域５の幅および終端ウェル領域５からドリフト層４の外周端面４ａまでの幅を小さく設計することができる。このような設計下では、オフ状態において陽極となるドリフト層４の外周端面４ａと、陰極となる電極パッド２２との距離が近くなる。よって、電極パッド２２付近で高電界が発生して反応が促進され、水酸化物イオンの濃度がより大きくなる。よって、電極パッド２２の表面での絶縁物の析出がより顕著となる。図２において、電極パッド２２の外周側の表面電極端部２ｂの表面部分に絶縁物が析出する。この析出によって表面保護膜３が押し上げられ、その結果、電極パッド２２と表面保護膜３との界面で剥がれが生じることがある。また、表面保護膜３の剥がれは、半導体層１２上を伸展し得る。言い換えれば、半導体層１２と表面保護膜３との界面でも剥がれが生じ得る。もしも、この剥がれによって終端ウェル領域５上に空洞部が形成されたとすると、空洞部に水分が入り込むことによって過剰なリーク電流が流れたり、あるいは空洞部で気中放電が起きたりすることによって、半導体装置１００が素子破壊に至ることがあり得る。Along with this reaction, the concentration of hydroxide ions increases near the electrode pad 22 . If there is no electrode protective film 6 between the surface protective film 3 and the electrode pad 22, hydroxide ions chemically react with the electrode pad 22 made of a metal material containing aluminum as a main component, and aluminum becomes water. May form aluminum oxide. Aluminum hydroxide is deposited on the surface of the electrode pad 22 as an insulator.
When the semiconductor substrate 10 is a SiC substrate, the width of the termination well region 5 and the width from the termination well region 5 to the outer peripheral edge surface 4a of the drift layer 4 are designed to be small by utilizing the high dielectric breakdown field of the SiC substrate. can be done. Under such a design, the distance between the outer peripheral end surface 4a of the drift layer 4, which becomes the anode in the OFF state, and the electrode pad 22, which becomes the cathode, becomes short. Therefore, a high electric field is generated in the vicinity of the electrode pad 22 to promote the reaction and increase the concentration of hydroxide ions. Therefore, deposition of the insulator on the surface of the electrode pad 22 becomes more pronounced. In FIG. 2, an insulator is deposited on the surface portion of the surface electrode end portion 2b on the outer peripheral side of the electrode pad 22 . This deposition pushes up the surface protective film 3 , and as a result, peeling may occur at the interface between the electrode pad 22 and the surface protective film 3 . Moreover, peeling of the surface protective film 3 may extend over the semiconductor layer 12 . In other words, peeling may also occur at the interface between the semiconductor layer 12 and the surface protective film 3 . If a cavity were to be formed above the termination well region 5 due to this peeling, moisture would enter the cavity and excessive leakage current would flow, or air discharge would occur in the cavity, causing the semiconductor The device 100 may lead to element destruction.

実施の形態１に係る半導体装置によれば、電極パッド２２と表面保護膜３の間に腐食耐性の強いＴｉで構成された電極保護膜６を備えていることで、電極パッド２２表面の絶縁物析出とこれに伴う表面保護膜３の剥れが抑制され、高湿度状態において使用しても絶縁信頼性が損なわれない。また、表面電極２を露出させる開口部２３を有していることで、図７に示すように、表面電極２の電極パッド２２へのワイヤ配線２４の接合を阻害することがない。また、図８に示すように、電極パッド２２上へ無電解めっきによるＮｉ、Ａｕ等を含む金属材料で構成された付加電極２５の形成が可能である。付加電極２５は、例えば、厚さ１μｍ以上の厚膜で形成されることも可能である。
また、図４を参照して、表面保護膜３の代わりに高抵抗膜１３が設けられてよい。高抵抗膜１３を設けた場合、高抵抗膜１３を流れる電流により電位勾配が発生し、表面電極２の端部へ高電界が発生しやすくなる。高抵抗膜１３と電極パッド２２の間に電極保護膜６が無い場合、電極パッド２２の端部においては、電極パッド２２の表面に絶縁物が析出しやすくなる。図４に示す半導体装置１０２においては、高抵抗膜１３と電極パッド２２の間にＴｉで構成された電極保護膜６を備えていることで電極パッド２２表面の腐食とそれに伴う高抵抗膜１３の剥れを抑制することができる。よって、上記剥がれに起因した気中放電が避けられる。
また、図５を参照して、半導体層１２の表面Ｓ２上にフィールド絶縁膜７をさらに有していることで、水分などの影響による浮遊イオンが半導体層１２に到達し、半導体層１２の表面Ｓ２において固定電荷として振舞うことを抑制することができる。ここで、表面保護膜３と電極パッド２２の間にＴｉで構成された電極保護膜６を備えていることで電極パッド２２表面の絶縁物の析出とこれに伴う表面保護膜３の剥れを抑制することができる。According to the semiconductor device according to the first embodiment, since the electrode protective film 6 made of Ti having high corrosion resistance is provided between the electrode pad 22 and the surface protective film 3, the insulator on the surface of the electrode pad 22 is prevented. Precipitation and accompanying peeling of the surface protective film 3 are suppressed, and insulation reliability is not impaired even when used in high-humidity conditions. Moreover, since the openings 23 for exposing the surface electrodes 2 are provided, bonding of the wire wirings 24 to the electrode pads 22 of the surface electrodes 2 is not hindered, as shown in FIG. Further, as shown in FIG. 8, it is possible to form an additional electrode 25 made of a metal material containing Ni, Au, etc. on the electrode pad 22 by electroless plating. The additional electrode 25 can be formed of a thick film having a thickness of 1 μm or more, for example.
Further, referring to FIG. 4, a high resistance film 13 may be provided instead of the surface protection film 3 . When the high resistance film 13 is provided, a potential gradient is generated by the current flowing through the high resistance film 13 , and a high electric field is likely to be generated at the end of the surface electrode 2 . In the absence of the electrode protective film 6 between the high resistance film 13 and the electrode pad 22 , the insulator tends to deposit on the surface of the electrode pad 22 at the edge of the electrode pad 22 . In the semiconductor device 102 shown in FIG. 4, since the electrode protection film 6 made of Ti is provided between the high resistance film 13 and the electrode pad 22, the corrosion of the surface of the electrode pad 22 and the accompanying corrosion of the high resistance film 13 are prevented. Peeling can be suppressed. Therefore, air discharge caused by the peeling can be avoided.
Further, referring to FIG. 5, since the field insulating film 7 is further provided on the surface S2 of the semiconductor layer 12, floating ions due to the influence of moisture or the like reach the semiconductor layer 12, and the surface of the semiconductor layer 12 is prevented from reaching the surface. It is possible to suppress behavior as a fixed charge in S2. Here, since the electrode protective film 6 made of Ti is provided between the surface protective film 3 and the electrode pad 22, the deposition of the insulating material on the surface of the electrode pad 22 and the accompanying peeling of the surface protective film 3 can be prevented. can be suppressed.

実施の形態１に係る半導体装置によれば、アルミニウムを主成分とした金属材料で構成された表面電極と、絶縁性保護膜としてのポリイミドで構成された表面保護膜またはＳｉＮで構成された高抵抗膜との間に、アルミニウムよりも腐食耐性の強いチタンで構成された電極保護膜が設けられたことにより、表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、絶縁信頼性を高めることができる。また、電極保護膜と絶縁性保護膜に表面電極を露出させる開口部を有するため、表面電極へのワイヤ配線の接合を阻害することがなく、表面電極上へ無電解めっきによる付加電極の形成も可能である。 According to the semiconductor device according to the first embodiment, the surface electrode is made of a metal material containing aluminum as a main component, and the surface protective film is made of polyimide as an insulating protective film or the high resistance film is made of SiN. By providing an electrode protective film made of titanium, which is more resistant to corrosion than aluminum, between the electrode and the film, deposition of insulators due to surface corrosion of the surface electrode and accompanying peeling of the insulating protective film are prevented. can be suppressed, and insulation reliability can be improved. In addition, since the electrode protective film and the insulating protective film have openings for exposing the surface electrodes, the bonding of wire wiring to the surface electrodes is not hindered, and additional electrodes can be formed on the surface electrodes by electroless plating. It is possible.

実施の形態２．
図９は実施の形態２に係る半導体装置２００を示す部分断面図である。実施の形態１では電極パッド２２の表面の表面保護膜３で覆われている部分に電極保護膜６が形成されていた。これに対して、半導体装置２００では、表面電極２の縁部である表面電極２の外周端面２ａにも被覆する電極保護膜１６が形成されている。
半導体装置２００において、電極保護膜１６は、表面電極２と表面保護膜３との間に、表面電極２の外周側の表面電極端部２ｂから、表面電極２の外周端面２ａに沿って、終端ウェル領域５の外周端面５ａを超えないように、半導体基板１０の上に外側領域ＲＯにおける終端ウェル領域５の内側の表面まで延在するように形成される。図９に示すように、電極保護膜１６は、表面電極端部２ｂの表面を覆う電極保護膜表面部１６ａと、表面電極２の外周端面２ａを覆う電極保護膜側面部１６ｂと、外側領域ＲＯにおける終端ウェル領域５の内側の表面上の電極保護膜延在部１６ｃとを含む。電極保護膜１６は、終端ウェル領域５の上まで形成されるが、終端ウェル領域５を超えた半導体基板１０の外周側の表面には形成されない。Ｔｉで構成された電極保護膜１６は導電性があり、電極保護膜１６が終端ウェル領域５を超えた半導体基板１０の外周側の表面まで形成されると、これに影響されて半導体基板１０内のオフ状態の電界分布が乱れてしまい、オフ状態の阻止電圧が低下してしまう。終端ウェル領域５を超えた半導体基板１０の外周側の表面には電極保護膜１６を形成しないことでオフ状態の阻止電圧の低下を防ぐことができる。Embodiment 2.
FIG. 9 is a partial cross-sectional view showing a semiconductor device 200 according to the second embodiment. In Embodiment 1, the electrode protective film 6 is formed on the portion of the surface of the electrode pad 22 that is covered with the surface protective film 3 . On the other hand, in the semiconductor device 200 , the electrode protective film 16 is formed to cover the outer peripheral end surface 2 a of the surface electrode 2 , which is the edge of the surface electrode 2 .
In the semiconductor device 200 , the electrode protective film 16 extends between the surface electrode 2 and the surface protective film 3 from the surface electrode end portion 2 b on the outer peripheral side of the surface electrode 2 along the outer peripheral end surface 2 a of the surface electrode 2 . It is formed on the semiconductor substrate 10 so as to extend to the inner surface of the termination well region 5 in the outer region RO so as not to exceed the outer peripheral end face 5a of the well region 5 . As shown in FIG. 9, the electrode protective film 16 includes an electrode protective film surface portion 16a covering the surface of the surface electrode end portion 2b, an electrode protective film side surface portion 16b covering the outer peripheral end surface 2a of the surface electrode 2, and an outer region RO and an electrode protection film extension portion 16c on the inner surface of the termination well region 5 in . The electrode protective film 16 is formed up to the termination well region 5 , but is not formed on the outer surface of the semiconductor substrate 10 beyond the termination well region 5 . The electrode protection film 16 made of Ti is conductive. off-state electric field distribution is disturbed, and the off-state blocking voltage is lowered. By not forming the electrode protective film 16 on the outer peripheral surface of the semiconductor substrate 10 beyond the termination well region 5, it is possible to prevent a reduction in blocking voltage in the OFF state.

図１０は実施の形態２の第１変形例である半導体装置２０１を示す部分断面図である。半導体装置２０１では、表面電極２が露出されるように、電極保護膜１６と表面保護膜３との開口部は異なる開口幅が形成され、電極保護膜１６の開口幅が表面保護膜３の開口幅より小さく形成されている。図１０に示すように、表面保護膜３は表面電極端部２ｂの表面を覆う電極保護膜表面部１６ａ上において、電極保護膜１６より外周側に開口する。電極保護膜１６は表面保護膜３より内側に突出した電極保護膜突出部１６ｄを有する。すなわち、電極保護膜１６で覆われている表面電極２の面積がより大きい。これにより、高湿度状態に使用しても表面電極の表面腐食による絶縁物析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、半導体装置の絶縁信頼性を高めることができる。 FIG. 10 is a partial cross-sectional view showing a semiconductor device 201 as a first modification of the second embodiment. In the semiconductor device 201 , the openings of the electrode protective film 16 and the surface protective film 3 have different opening widths so that the surface electrode 2 is exposed. It is formed smaller than the width. As shown in FIG. 10, the surface protective film 3 opens outward from the electrode protective film 16 on the electrode protective film surface portion 16a covering the surface of the surface electrode end portion 2b. The electrode protective film 16 has an electrode protective film protruding portion 16 d that protrudes inward from the surface protective film 3 . That is, the area of the surface electrode 2 covered with the electrode protection film 16 is larger. As a result, it is possible to suppress deposition of an insulating substance due to surface corrosion of the surface electrode and accompanying peeling of the insulating protective film even when used in a high-humidity state, and the insulation reliability of the semiconductor device can be improved.

図１１は実施の形態２の第２変形例である半導体装置２０２を示す部分断面図である。半導体装置２０２は、表面保護膜３の代わりに絶縁性保護膜３３として高抵抗膜１３が用いられる。
また、図１２は実施の形態２の第３変形例である半導体装置２０３を示す部分断面図である。半導体装置２０３は、半導体基板１０の表面Ｓ２上にフィールド絶縁膜７をさらに有している。
また、図９に示す半導体装置２００では、ショットキー電極２１と電極パッド２２とは同一パターニングが実施されるが、電極保護膜１６のパターニングが別に行われるが、ショットキー電極２１のパターニングと、電極パッド２２、電極保護膜１６のパターニングとはそれぞれ別に行われてもよい。この場合、図１３に示すように、実施の形態２の第４変形例である半導体装置２０４では、ショットキー電極２１の外周端面２１ａから張り出して電極パッド２２がショットキー電極２１を完全に覆い、電極保護膜１６が電極パッド２２を完全に覆う構造が形成され得る。この場合、表面電極２の製造方法として、ショットキー電極２１の成膜とパターニングを行ってから、電極パッド２２の成膜とパターニングを行うことにより表面電極２を形成する。この後、表面電極２の上に、電極保護膜１６の成膜とパターニングを実施する順になる。
なお、半導体装置２００における電極保護膜１６と同様に、実施の形態２に係る変形例である半導体装置２０１、半導体装置２０２、半導体装置２０３と半導体装置２０４においても、電極保護膜１６は終端ウェル領域５を超えた半導体基板１０の外周側の表面には形成されない。終端ウェル領域５を超えた半導体基板１０の外周側の表面には電極保護膜１６を形成しないことでオフ状態の阻止電圧の低下を防ぐことができる。FIG. 11 is a partial cross-sectional view showing a semiconductor device 202 as a second modification of the second embodiment. The semiconductor device 202 uses the high resistance film 13 as the insulating protective film 33 instead of the surface protective film 3 .
Also, FIG. 12 is a partial cross-sectional view showing a semiconductor device 203 which is a third modification of the second embodiment. Semiconductor device 203 further has field insulating film 7 on surface S<b>2 of semiconductor substrate 10 .
In the semiconductor device 200 shown in FIG. 9, the Schottky electrode 21 and the electrode pad 22 are patterned in the same manner, but the electrode protective film 16 is patterned separately. The patterning of the pad 22 and the electrode protection film 16 may be performed separately. In this case, as shown in FIG. 13, in a semiconductor device 204 which is a fourth modification of the second embodiment, an electrode pad 22 protrudes from an outer peripheral end face 21a of a Schottky electrode 21 and completely covers the Schottky electrode 21. A structure in which the electrode protection film 16 completely covers the electrode pad 22 can be formed. In this case, as a method for manufacturing the surface electrode 2 , the surface electrode 2 is formed by forming a film and patterning the Schottky electrode 21 and then forming a film and patterning the electrode pad 22 . After that, the electrode protection film 16 is formed and patterned on the surface electrode 2 in this order.
As with the electrode protective film 16 in the semiconductor device 200, in the semiconductor devices 201, 202, 203, and 204, which are modifications of the second embodiment, the electrode protective film 16 is formed in the terminal well region. It is not formed on the surface of the outer peripheral side of the semiconductor substrate 10 exceeding 5. By not forming the electrode protective film 16 on the outer peripheral surface of the semiconductor substrate 10 beyond the termination well region 5, it is possible to prevent a reduction in blocking voltage in the OFF state.

実施の形態２における半導体装置によれば、実施の形態１と同じ、アルミニウムを主成分とした金属材料で構成された表面電極と、絶縁性保護膜との間に、アルミニウムよりも腐食耐性の強いチタンで構成された電極保護膜が設けられたことにより、表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、絶縁信頼性を高めることができる。また、電極保護膜と絶縁性保護膜に表面電極を露出させる開口部を有するため、表面電極へのワイヤ配線の接合を阻害することがなく、表面電極上へ無電解めっきによる付加電極の形成も可能である。さらに、表面電極の絶縁性保護膜で覆われている部分に加えて、表面電極の外周端面にも電極保護膜が形成されているため、表面電極の外周端面の腐食による絶縁物の析出も抑制でき、高湿環境に対して更に絶縁信頼性を高めることができる。 According to the semiconductor device of the second embodiment, between the surface electrode made of the same metal material containing aluminum as the main component and the insulating protective film, which is the same as that of the first embodiment, a material having corrosion resistance higher than that of aluminum is provided. By providing the electrode protective film made of titanium, it is possible to suppress the deposition of insulating substances due to surface corrosion of the surface electrodes and the accompanying peeling of the insulating protective film, thereby improving the insulation reliability. can. In addition, since the electrode protective film and the insulating protective film have openings for exposing the surface electrodes, the bonding of wire wiring to the surface electrodes is not hindered, and additional electrodes can be formed on the surface electrodes by electroless plating. It is possible. Furthermore, in addition to the part covered with the insulating protective film of the surface electrode, the electrode protective film is also formed on the outer peripheral end face of the surface electrode, so deposition of insulators due to corrosion of the outer peripheral end face of the surface electrode is also suppressed. Insulation reliability can be further improved in a high-humidity environment.

実施の形態３．
図１４は実施の形態３の半導体装置３００を示す部分断面図である。実施の形態１では終端ウェル領域５が設けられた終端領域を覆うように表面保護膜３、もしくは高抵抗膜１３を用いたが、実施の形態３に係る半導体装置３００のように、表面保護膜３と高抵抗膜１３で構成された２層構造の絶縁性保護膜３３を用いてもよい。絶縁性保護膜３３は、半導体基板１０の表面Ｓ２側に形成された窒化シリコンで構成された高抵抗膜１３と、高抵抗膜１３の上に形成されたポリイミドで構成された表面保護膜３との積層構造である。半導体装置３００において、電極保護膜６、表面保護膜３と高抵抗膜１３とで積層された絶縁性保護膜３３は電極パッド２２上で開口するように同一パターニングが実施されている。 電極保護膜６は、表面電極２と積層構造の絶縁性保護膜３３との間に、表面電極２の絶縁性保護膜３３に覆われている領域に形成されている。電極保護膜６と絶縁性保護膜３３との電極パッド２２上での開口部の開口幅の大小関係は任意に選択できるが、電極保護膜６の開口幅と表面保護膜３、高抵抗膜１３の両方、またはいずれかの開口幅を同じとすることで、同じフォトレジストをマスクとしてエッチング加工ができるため、生産性が高くなる。 Embodiment 3.
FIG. 14 is a partial cross-sectional view showing semiconductor device 300 of the third embodiment. In the first embodiment, the surface protective film 3 or the high resistance film 13 is used so as to cover the termination region provided with the termination well region 5. However, like the semiconductor device 300 according to the third embodiment, the surface protective film 3 and the high resistance film 13 may be used. The insulating protective film 33 includes a high resistance film 13 made of silicon nitride and formed on the surface S2 of the semiconductor substrate 10, and a surface protective film 3 made of polyimide and formed on the high resistance film 13. is a laminated structure. In the semiconductor device 300 , the electrode protection film 6 , the surface protection film 3 and the insulating protection film 33 laminated with the high resistance film 13 are patterned in the same manner so as to open above the electrode pads 22 . The electrode protective film 6 is formed between the surface electrode 2 and the insulating protective film 33 of the laminated structure in the region covered with the insulating protective film 33 of the surface electrode 2 . The size relationship between the opening widths of the openings of the electrode protection film 6 and the insulating protection film 33 above the electrode pad 22 can be selected arbitrarily. By making both or one of the opening widths the same, etching can be performed using the same photoresist as a mask, so the productivity is increased.

なお、実施の形態３においても、実施の形態２に係る各半導体装置における電極保護膜１６を用いてよい。この場合、電極保護膜１６は、表面電極２と絶縁性保護膜３３との間に、表面電極端部２ｂから、表面電極２の外周端面２ａに沿って、半導体基板１０の上に終端ウェル領域５の外周端面５ａを超えないように外側領域ＲＯにおける終端ウェル領域５の内側の表面まで延在するように形成される。
また、実施の形態３においても、実施の形態１に係る半導体装置１０１における電極保護膜６、または実施の形態２に係る半導体装置２０１における電極保護膜１６を用いてよい。この場合、電極保護膜６または電極保護膜１６と絶縁性保護膜３３とは異なる開口幅を有する開口部が形成され、電極保護膜６または電極保護膜１６の開口幅が絶縁性保護膜３３の開口幅より小さい。すなわち、電極保護膜６または電極保護膜１６で覆われている表面電極２の面積がより大きい。これにより、高湿度状態に使用しても表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、半導体装置の絶縁信頼性を高めることができる。Also in the third embodiment, the electrode protection film 16 in each semiconductor device according to the second embodiment may be used. In this case, the electrode protective film 16 is formed between the surface electrode 2 and the insulating protective film 33, from the surface electrode end portion 2b, along the outer peripheral end surface 2a of the surface electrode 2, and on the semiconductor substrate 10 as a terminal well region. It is formed so as to extend to the inner surface of termination well region 5 in outer region RO so as not to exceed outer peripheral end face 5 a of 5 .
Also in the third embodiment, the electrode protective film 6 in the semiconductor device 101 according to the first embodiment or the electrode protective film 16 in the semiconductor device 201 according to the second embodiment may be used. In this case, an opening having an opening width different from that of the electrode protective film 6 or the electrode protective film 16 and that of the insulating protective film 33 is formed. smaller than the opening width. That is, the area of the surface electrode 2 covered with the electrode protective film 6 or the electrode protective film 16 is larger. As a result, it is possible to suppress deposition of an insulating material due to surface corrosion of the surface electrode and accompanying peeling of the insulating protective film even when used in a high-humidity state, and it is possible to improve the insulation reliability of the semiconductor device. .

実施の形態３における半導体装置によれば、実施の形態１と同じ、アルミニウムを主成分とした金属材料で構成された表面電極と、絶縁性保護膜との間に、アルミニウムよりも腐食耐性の強いチタンで構成された電極保護膜が設けられたことにより、表面電極の表面腐食による絶縁物の析出とこれに伴う絶縁性保護膜の剥れを抑制することができ、絶縁信頼性を高めることができる。また、電極保護膜と絶縁性保護膜に表面電極を露出させる開口部を有するため、表面電極へのワイヤ配線の接合を阻害することがなく、表面電極上へ無電解めっきによる付加電極の形成も可能である。さらに、表面保護膜と高抵抗膜で構成された２層構造を用いることで、半導体基板に対してより高い絶縁性が維持される。 According to the semiconductor device of the third embodiment, between the surface electrode made of the same metal material containing aluminum as the main component and the insulating protective film, which is the same as that of the first embodiment, a material having corrosion resistance higher than that of aluminum is provided. By providing the electrode protective film made of titanium, it is possible to suppress the deposition of insulating substances due to surface corrosion of the surface electrodes and the accompanying peeling of the insulating protective film, thereby improving the insulation reliability. can. In addition, since the electrode protective film and the insulating protective film have openings for exposing the surface electrodes, the bonding of wire wiring to the surface electrodes is not hindered, and additional electrodes can be formed on the surface electrodes by electroless plating. It is possible. Furthermore, by using a two-layer structure composed of a surface protection film and a high-resistance film, a higher insulating property can be maintained with respect to the semiconductor substrate.

実施の形態４．
実施の形態４は、上述した実施の形態１から３のいずれかに係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。このように実施の形態１から３のいずれかに係る半導体装置を電力変換装置に適用した場合、通常はゲルや樹脂などに埋め込まれて使用するが、これらの材料も完全に水分を遮断できるわけではなく、実施の形態１から３のいずれかに係る半導体装置の構成により半導体装置の絶縁保護が維持される。Embodiment 4.
Embodiment 4 is obtained by applying the semiconductor device according to any one of Embodiments 1 to 3 described above to a power converter. Although the present invention is not limited to a specific power converter, a case where the present invention is applied to a three-phase inverter will be described below as a fourth embodiment. As described above, when the semiconductor device according to any one of the first to third embodiments is applied to a power conversion device, it is usually embedded in gel, resin, or the like for use, but these materials can also completely block moisture. Instead, the insulation protection of the semiconductor device is maintained by the configuration of the semiconductor device according to any one of the first to third embodiments.

図１５は、実施の形態４に係る電力変換装置２０００が適用された電力変換システムの構成を概略的に示すブロック図である。電力変換システムは、電源１０００、電力変換装置２０００、および負荷３０００を有している。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 FIG. 15 is a block diagram schematically showing the configuration of a power conversion system to which power converter 2000 according to Embodiment 4 is applied. The power conversion system has a power supply 1000 , a power conversion device 2000 and a load 3000 . The power supply 1000 is a DC power supply and supplies DC power to the power converter 2000 . The power supply 1000 can be composed of various things, for example, it can be composed of a DC system, a solar battery, a storage battery, or it can be composed of a rectifier circuit or an AC/DC converter connected to an AC system. good too. Also, power supply 1000 may be configured by a DC/DC converter that converts DC power output from a DC system into predetermined power.

電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１５に示すように、入力される直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２００２と、駆動回路２００２を制御する制御信号を駆動回路２００２に出力する制御回路２００３とを有している。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。Power converter 2000 is a three-phase inverter connected between power supply 1000 and load 3000 , converts DC power supplied from power supply 1000 into AC power, and supplies AC power to load 3000 . As shown in FIG. 15, the power conversion device 2000 includes a main conversion circuit 2001 that converts input DC power into AC power and outputs it, and a driving circuit that outputs a drive signal for driving each switching element of the main conversion circuit 2001. It has a circuit 2002 and a control circuit 2003 that outputs a control signal for controlling the driving circuit 2002 to the driving circuit 2002 .
Load 3000 is a three-phase electric motor driven by AC power supplied from power conversion device 2000 . Note that the load 3000 is not limited to a specific application, but is an electric motor mounted on various electrical equipment, such as a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an electric motor for an air conditioner.

以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、スイッチング素子および還流ダイオードを有しており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、実施の形態４に係る主変換回路２００１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成され得る。主変換回路２００１の各スイッチング素子と各還流ダイオードとの少なくともいずれかに、上述した実施の形態１から３のいずれかに係る半導体装置が適用されている。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。 Details of the power converter 2000 will be described below. The main converter circuit 2001 has a switching element and a freewheeling diode (not shown). By switching the switching element, the DC power supplied from the power supply 1000 is converted into AC power and supplied to the load 3000. . Although there are various specific circuit configurations of the main conversion circuit 2001, the main conversion circuit 2001 according to Embodiment 4 is a two-level three-phase full bridge circuit, and includes six switching elements and each switching element. , and six freewheeling diodes anti-parallel to . The semiconductor device according to any one of the first to third embodiments described above is applied to at least one of each switching element and each freewheeling diode of main converter circuit 2001 . Six switching elements are connected in series every two switching elements to form upper and lower arms, and each upper and lower arm forms each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of each upper and lower arm, that is, the three output terminals of main conversion circuit 2001 are connected to load 3000 .

駆動回路２００２は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、それを主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より大きい電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より小さい電圧信号（オフ信号）である。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（ＰＷＭ：ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）制御によって主変換回路２００１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２００２に制御指令として制御信号を出力する。駆動回路２００２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。The drive circuit 2002 generates a drive signal for driving the switching element of the main converter circuit 2001 and supplies it to the control electrode of the switching element of the main converter circuit 2001 . Specifically, in accordance with a control signal from the control circuit 2003, which will be described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When maintaining the switching element in the ON state, the driving signal is a voltage signal (ON signal) greater than the threshold voltage of the switching element, and when maintaining the switching element in the OFF state, the driving signal is a voltage lower than the threshold voltage of the switching element. signal (off signal).
Control circuit 2003 controls switching elements of main converter circuit 2001 so that desired power is supplied to load 3000 . Specifically, based on the power to be supplied to the load 3000, the ON time, which is the time during which each switching element of the main converter circuit 2001 should be in the ON state, is calculated. For example, the main conversion circuit 2001 can be controlled by pulse width modulation (PWM) control that modulates the ON time of the switching element according to the voltage to be output. Then, a control signal is output to the drive circuit 2002 as a control command so that an ON signal is output to the switching element that should be in the ON state and an OFF signal is output to the switching element that should be in the OFF state at each time point. Drive circuit 2002 outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element according to this control signal.

実施の形態４に係る電力変換装置にでは、主変換回路２００１の還流ダイオードとして実施の形態１から３のいずれかに係る半導体装置を適用され得る。このように実施の形態１から３のいずれかに係る半導体装置を電力変換装置に適用した場合、通常はゲルや樹脂などに埋め込まれて使用するが、これらの材料も完全に水分を遮断できるわけではなく、実施の形態１から３で示した構成により半導体装置の絶縁保護が維持される。これにより信頼性向上を実現することができる。 In the power conversion device according to Embodiment 4, the semiconductor device according to any one of Embodiments 1 to 3 can be applied as the freewheeling diode of main conversion circuit 2001 . As described above, when the semiconductor device according to any one of the first to third embodiments is applied to a power conversion device, it is usually embedded in gel, resin, or the like for use, but these materials can also completely block moisture. Instead, the insulation protection of the semiconductor device is maintained by the configurations shown in the first to third embodiments. This makes it possible to improve reliability.

なお、実施の形態４では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。例えば、電力変換装置は３レベルのようなマルチレベルのものであってもよい。また単相負荷に電力を供給する場合には、単相のインバータに本発明が適用されてよい。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、負荷が電動機の場合のためのものに限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムのための電源装置に用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。In the fourth embodiment, an example in which the present invention is applied to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power converters. For example, the power converter may be multi-level, such as tri-level. Moreover, when power is supplied to a single-phase load, the present invention may be applied to a single-phase inverter. Moreover, when power is supplied to a DC load or the like, the present invention can be applied to a DC/DC converter or an AC/DC converter.
In addition, the power conversion device to which the present invention is applied is not limited to the one for the case where the load is an electric motor. It can also be used as a power supply device for a photovoltaic power generation system, a power storage system, or the like.

上記各実施の形態では、各構成要素の物性、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、記載されたものに本発明が限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形、追加または省略する場合、および、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、それを他の実施の形態の構成要素と組み合わせる場合が含まれる。
また、矛盾が生じない限り、上記各実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、発明を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成ってよく、また、１つの構成要素が、ある構造物の一部に対応してもよい。また、本発明の各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。In each of the above-described embodiments, the physical properties, materials, dimensions, shapes, relative arrangement relationships, implementation conditions, etc. of each component may be described, but these are examples in all aspects, The invention is not limited to what has been described. Thus, numerous variations not illustrated are envisioned within the scope of the invention. Examples include modifying, adding, or omitting any component, and extracting at least one component from at least one embodiment and combining it with components from other embodiments.
In addition, as long as there is no contradiction, "one" or "one" of the constituent elements described in the above embodiments may be provided. Furthermore, the constituent elements constituting the invention are conceptual units, and one constituent element may consist of a plurality of structures, and one constituent element may correspond to a part of a certain structure. good. In addition, each component of the present invention includes structures having other structures or shapes as long as they exhibit the same function.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。また、本明細書における説明は、本発明のすべての目的のために参照されるものであり、特段の記載がない限り、従来技術であると自認するものではない。 In addition, within the scope of the invention, each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted. Although the present invention has been described in detail, the above description is, in all aspects, illustrative and not intended to limit the present invention. It is understood that numerous variations not illustrated can be envisioned without departing from the scope of the invention. Also, the discussion herein is for all purposes of the present invention and is not admitted to be prior art unless specifically stated otherwise.

１ 裏面電極、２ 表面電極、３ 表面保護膜、４ ドリフト層、５ 終端ウェル領域、６、１６ 電極保護膜、７ フィールド絶縁膜、１０ 半導体基板、１１ 単結晶基板、１２半導体層、１３ 高抵抗膜、２１ ショットキー電極、２２ 電極パッド、２３ 開口部、２４ ワイヤ配線、２５ 付加電極、３３ 絶縁性保護膜、１００，１０１、１０２、１０３、１０４、１００ａ，１００ｂ，２００、２０１、２０２、２０３、２０４、３００ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００２ 駆動回路、２００３ 制御回路、３０００ 負荷 1 back electrode 2 front electrode 3 front protective film 4 drift layer 5 termination well region 6, 16 electrode protective film 7 field insulating film 10 semiconductor substrate 11 single crystal substrate 12 semiconductor layer 13 high resistance Film 21 Schottky electrode 22 Electrode pad 23 Opening 24 Wire wiring 25 Additional electrode 33 Insulating protective film 100, 101, 102, 103, 104, 100a, 100b, 200, 201, 202, 203 , 204, 300 semiconductor device 1000 power supply 2000 power converter 2001 main conversion circuit 2002 drive circuit 2003 control circuit 3000 load

Claims (13)

第１の導電型のドリフト層、および、前記ドリフト層の表層に形成され、前記第１の導電型と異なる第２の導電型を有する終端ウェル領域を含む半導体基板と、
前記半導体基板の表面に形成され、縁部である外周端面は前記終端ウェル領域の表面に位置し、前記終端ウェル領域と接することにより前記終端ウェル領域へ電気的に接続され、アルミニウムを主成分とした金属材料で構成された表面電極と、
前記表面電極の外周側の表面電極端部および前記終端ウェル領域を被覆するように形成され、前記終端ウェル領域よりも外周側の前記半導体基板の表面まで延在する絶縁性保護膜と、
前記表面電極と前記絶縁性保護膜との間に、チタンで構成された電極保護膜と、を備え、
前記電極保護膜および前記絶縁性保護膜は、前記表面電極の電極形成領域に対応して前記表面電極が露出されるように開口する開口部を有し、
前記電極保護膜は、前記表面電極端部から、前記表面電極の外周端面に沿って、前記終端ウェル領域の内側の表面まで延在するように形成されることを特徴とする半導体装置。 a semiconductor substrate including a first conductivity type drift layer and a termination well region formed on a surface layer of the drift layer and having a second conductivity type different from the first conductivity type;
An outer peripheral end surface, which is formed on the surface of the semiconductor substrate, is located on the surface of the termination well region, is electrically connected to the termination well region by being in contact with the termination well region, and contains aluminum as a main component. a surface electrode made of a metal material that
an insulating protective film formed so as to cover the surface electrode end portion on the outer peripheral side of the surface electrode and the termination well region and extending to the surface of the semiconductor substrate on the outer peripheral side of the termination well region;
an electrode protective film made of titanium between the surface electrode and the insulating protective film;
The electrode protective film and the insulating protective film have openings corresponding to the electrode forming regions of the surface electrodes and opening such that the surface electrodes are exposed,
The semiconductor device, wherein the electrode protective film is formed so as to extend from the end portion of the surface electrode to the inner surface of the termination well region along the outer peripheral end surface of the surface electrode. 前記電極保護膜と前記絶縁性保護膜とは同じ開口幅を有する開口部が形成されたことを有することを特徴とする請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1 , wherein openings having the same opening width are formed in said electrode protection film and said insulating protection film. 前記電極保護膜は、前記表面電極の表面において、前記絶縁性保護膜より内側に突出する突出部をさらに有し、
前記電極保護膜と前記絶縁性保護膜とは異なる開口幅を有する開口部が形成され、前記電極保護膜の開口幅が前記絶縁性保護膜の開口幅より小さいことを特徴とする請求項１に記載の半導体装置。 The electrode protective film further has a protruding portion that protrudes inward from the insulating protective film on the surface of the surface electrode,
2. The method according to claim 1 , wherein openings having different opening widths are formed in said electrode protective film and said insulating protective film, and the opening width of said electrode protective film is smaller than the opening width of said insulating protective film. The semiconductor device described. 第１の導電型のドリフト層、および、前記ドリフト層の表層に形成され、前記第１の導電型と異なる第２の導電型を有する終端ウェル領域を含む半導体基板と、
前記半導体基板の表面に形成され、縁部である外周端面は前記終端ウェル領域の表面に位置し、前記終端ウェル領域と接することにより前記終端ウェル領域へ電気的に接続され、アルミニウムを主成分とした金属材料で構成された表面電極と、
前記表面電極の外周側の表面電極端部および前記終端ウェル領域を被覆するように形成され、前記終端ウェル領域よりも外周側の前記半導体基板の表面まで延在する絶縁性保護膜と、
前記表面電極と前記絶縁性保護膜との間に、チタンで構成された電極保護膜と、を備え、
前記電極保護膜および前記絶縁性保護膜は、前記表面電極の電極形成領域に対応して前記表面電極が露出されるように開口する開口部を有し、
前記電極保護膜は、前記表面電極の表面において、前記絶縁性保護膜より内側に突出する突出部をさらに有し、
前記電極保護膜と前記絶縁性保護膜とは異なる開口幅を有する開口部が形成され、前記電極保護膜の開口幅が前記絶縁性保護膜の開口幅より小さいことを特徴とする半導体装置。 a semiconductor substrate including a first conductivity type drift layer and a termination well region formed on a surface layer of the drift layer and having a second conductivity type different from the first conductivity type;
An outer peripheral end surface, which is formed on the surface of the semiconductor substrate, is located on the surface of the termination well region, is electrically connected to the termination well region by being in contact with the termination well region, and contains aluminum as a main component. a surface electrode made of a metal material that
an insulating protective film formed so as to cover the surface electrode end portion on the outer peripheral side of the surface electrode and the termination well region and extending to the surface of the semiconductor substrate on the outer peripheral side of the termination well region;
an electrode protective film made of titanium between the surface electrode and the insulating protective film;
The electrode protective film and the insulating protective film have openings corresponding to the electrode forming regions of the surface electrodes and opening such that the surface electrodes are exposed,
The electrode protective film further has a protruding portion that protrudes inward from the insulating protective film on the surface of the surface electrode,
A semiconductor device according to claim 1, wherein openings having different opening widths are formed in said electrode protective film and said insulating protective film, and wherein the opening width of said electrode protective film is smaller than the opening width of said insulating protective film. 前記半導体基板の表面に前記終端ウェル領域の少なくとも一部を覆い、前記終端ウェル領域の表面から前記終端ウェル領域の外周端面よりも外周側の前記半導体基板の表面まで延在するフィールド絶縁膜をさらに備え、
前記表面電極端部が前記フィールド絶縁膜の上に乗りあがるように、前記表面電極の外周端面は、前記フィールド絶縁膜の上に位置し、
前記絶縁性保護膜は、前記フィールド絶縁膜を被覆することを特徴とする請求項１から４のいずれか１項に記載の半導体装置。 a field insulating film covering at least part of the termination well region on the surface of the semiconductor substrate and extending from the surface of the termination well region to the surface of the semiconductor substrate on the outer peripheral side of the outer peripheral end surface of the termination well region; prepared,
an outer peripheral end surface of the surface electrode is located on the field insulating film so that the end portion of the surface electrode rises above the field insulating film;
5. The semiconductor device according to claim 1, wherein said insulating protective film covers said field insulating film. 前記絶縁性保護膜は、ポリイミドで構成された表面保護膜であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。 6. The semiconductor device according to claim 1, wherein said insulating protective film is a surface protective film made of polyimide. 前記絶縁性保護膜は、窒化シリコンで構成された高抵抗膜であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。 6. The semiconductor device according to claim 1, wherein said insulating protective film is a high resistance film made of silicon nitride. 前記絶縁性保護膜は、前記半導体基板の表面側に形成された窒化シリコンで構成された高抵抗膜と、前記高抵抗膜の上に形成されたポリイミドで構成された表面保護膜との積層構造であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。 The insulating protective film has a laminated structure of a high resistance film made of silicon nitride formed on the surface side of the semiconductor substrate and a surface protective film made of polyimide and formed on the high resistance film. 6. The semiconductor device according to claim 1, wherein: 前記電極保護膜の膜厚は１ｎｍ以上であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。 9. The semiconductor device according to claim 1, wherein said electrode protection film has a film thickness of 1 nm or more. 前記電極形成領域にワイヤ配線の接合を有することを特徴とする請求項１から９のいずれか１項に記載の半導体装置。 10. The semiconductor device according to claim 1, wherein the electrode formation region has a wire wiring junction. 前記表面電極の前記開口部にニッケル、金を含む金属材料で構成された厚さ１μｍ以上の付加電極を有することを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。 11. The semiconductor device according to claim 1, further comprising an additional electrode made of a metal material containing nickel and gold and having a thickness of 1 [mu]m or more in said opening of said surface electrode. 前記半導体基板は、炭化珪素基板であることを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。 12. The semiconductor device according to claim 1, wherein said semiconductor substrate is a silicon carbide substrate. 請求項１から１２のいずれか１項に記載の半導体装置を有し、
入力される電力を変換して出力する主変換回路と、前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた、電力変換装置。 Having the semiconductor device according to any one of claims 1 to 12 ,
A main conversion circuit that converts and outputs input power, a drive circuit that outputs a drive signal for driving the semiconductor device to the semiconductor device, and a control that outputs a control signal for controlling the drive circuit to the drive circuit a circuit;
A power conversion device comprising:
JP2021550884A 2019-10-03 2019-10-03 Semiconductor equipment and power conversion equipment Active JP7248138B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039130 WO2021064944A1 (en) 2019-10-03 2019-10-03 Semiconductor device and power conversion device

Publications (2)

Publication Number Publication Date
JPWO2021064944A1 JPWO2021064944A1 (en) 2021-04-08
JP7248138B2 true JP7248138B2 (en) 2023-03-29

Family

ID=75337943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021550884A Active JP7248138B2 (en) 2019-10-03 2019-10-03 Semiconductor equipment and power conversion equipment

Country Status (2)

Country Link
JP (1) JP7248138B2 (en)
WO (1) WO2021064944A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022004867T5 (en) * 2021-11-05 2024-08-01 Rohm Co., Ltd. SEMICONDUCTOR COMPONENT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125354A (en) 2017-01-30 2018-08-09 サンケン電気株式会社 Semiconductor device
WO2018207449A1 (en) 2017-05-12 2018-11-15 三菱電機株式会社 Semiconductor device and power conversion device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443641A (en) * 1990-06-11 1992-02-13 Matsushita Electron Corp Manufacture of semiconductor element
JPH11312670A (en) * 1998-04-28 1999-11-09 Sony Corp Semiconductor device and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125354A (en) 2017-01-30 2018-08-09 サンケン電気株式会社 Semiconductor device
WO2018207449A1 (en) 2017-05-12 2018-11-15 三菱電機株式会社 Semiconductor device and power conversion device

Also Published As

Publication number Publication date
WO2021064944A1 (en) 2021-04-08
JPWO2021064944A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
JP6241572B2 (en) Semiconductor device
WO2017169086A1 (en) Semiconductor device, method for manufacturing same, and power conversion device
JP6870119B2 (en) Semiconductor devices and power converters
JP6995209B2 (en) Semiconductor devices and power converters
JP6656475B2 (en) Semiconductor device and power converter
JP7105926B2 (en) Semiconductor equipment and power conversion equipment
JP7248138B2 (en) Semiconductor equipment and power conversion equipment
WO2022168240A1 (en) Silicon carbide semiconductor device and power conversion device
WO2023007650A1 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP7262672B2 (en) Semiconductor equipment and power conversion equipment
US20230253345A1 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
JP7459292B2 (en) Semiconductor device and power conversion device
US20240274655A1 (en) Semiconductor device, electric power conversion device, and method for manufacturing semiconductor device
JP2023027528A (en) Silicon carbide semiconductor device and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210901

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R151 Written notification of patent or utility model registration

Ref document number: 7248138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151