JP7244712B2 - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP7244712B2
JP7244712B2 JP2023505749A JP2023505749A JP7244712B2 JP 7244712 B2 JP7244712 B2 JP 7244712B2 JP 2023505749 A JP2023505749 A JP 2023505749A JP 2023505749 A JP2023505749 A JP 2023505749A JP 7244712 B2 JP7244712 B2 JP 7244712B2
Authority
JP
Japan
Prior art keywords
frame
via electrode
package
electrode
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023505749A
Other languages
English (en)
Other versions
JPWO2022196097A5 (ja
JPWO2022196097A1 (ja
Inventor
孝友 緒方
太伸 阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of JPWO2022196097A1 publication Critical patent/JPWO2022196097A1/ja
Priority to JP2023036199A priority Critical patent/JP2023060888A/ja
Publication of JPWO2022196097A5 publication Critical patent/JPWO2022196097A5/ja
Application granted granted Critical
Publication of JP7244712B2 publication Critical patent/JP7244712B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Description

本発明は、パッケージに関し、特に、ビア電極によって貫通された枠部を有するセラミックスパッケージに関するものである。
セラミックグリーンシートを用いて製造されるセラミック部品として、水晶振動子用のパッケージが知られている。一般的な水晶振動子は、水晶ブランクと、水晶ブランクが収められるキャビティを有するパッケージと、キャビティを封止するための蓋とを有している。パッケージは、キャビティの底面をなす基板部と、キャビティを囲む枠部と、この枠部上に設けられたメタライズ層とを有している。メタライズ層に蓋が接合材(典型的には、ろう材)を用いて接合される。
パッケージの枠部上のメタライズ層は、通常、接地電位用の電極パッドに電気的に短絡されている。この電気的経路は、典型的には、枠部を貫通するビア電極を介して確保することができる。しかしながら、パッケージの小型化の進展にともなって枠部の材料幅(枠部の内壁面と外壁面との間の寸法)が小さくなってきており、これに対応しての微細なビア電極を形成することが困難となってきている。具体的には、微細なビア電極用の微細なビアホールを、焼成されることによって枠部となるグリーンシートに形成することが、困難となってきている。ビアホールの典型的な形成方法として、ピン形状を有する金型が用いられる場合、ビアホールを微細化するためにピン形状を微細化すると、ピンの機械的強度が不足しやすい。そこで、たとえば特開2007-27592号公報に開示された技術によれば、ビア電極に代わって、枠部の内壁面上に、略三日月状の形状を有するキャスタレーション電極が設けられている。
しかしながら、上記公報の技術のようにビア電極に代わってキャスタレーション電極がキャビティの側壁に設けられている場合、ろう材を用いた接合工程において、ろう材がキャビティ中へキャスタレーション電極に沿って流れ込みやすい。流れ込んだろう材と水晶ブランクとが接触することによって、水晶振動子の性能に悪影響が生じることがある。なお、ろう材の流れ込みによる機械的特性への悪影響は、パッケージに実装される素子が水晶ブランクの場合に特に懸念されるが、他の圧電素子の場合にも生じることがある。さらに、パッケージに実装される素子が電気的素子である限り、たとえば意図しない短絡のような、電気的特性への悪影響が懸念される。
特開2009-234074号公報は、ビアホールとしての微小な貫通孔を、セラミックグリーンシートに、レーザー加工技術によって形成する方法が開示されている。具体的には、厚みが250μm以下のセラミックグリーンシートに、直径30μm乃至50μmの貫通孔が、紫外線レーザーを用いて形成される。このように厚みに対して直径の小さい貫通孔がレーザー加工によって形成される場合、貫通孔がテーパ形状を有する傾向があることが指摘されている。そして上記公報においては、貫通孔のテーパ形状は、貫通孔への導体ペーストの充填を困難にするものとして問題視されている。そこで上記公報の技術においては、テーパ率を60%以上とすることができるレーザー光照射条件が検討されている。ここでテーパ率は、テーパの直径比によって定義されており、テーパ率100%は貫通孔がテーパ形状を有しないことを意味し、また、より小さなテーパ率は、より急激なテーパ形状を意味する。
特開2007-27592号公報 特開2009-234074号公報
本発明者らの検討によれば、上記公報に開示されたレーザー加工技術が、パッケージの枠部にビア電極を設ける目的で単純に適用されると、キャビティの気密性を十分に確保することが困難なことがある。この問題は、パッケージの小型化の進展にともなって枠部の幅が小さくなるほど深刻となる。
本発明は以上のような課題を解決するためになされたものであり、その目的は、気密性の低下を抑制することができるパッケージを提供することである。
第1態様は、キャビティが設けられたパッケージであって、セラミックスからなる枠部を備え、前記枠部は、第1面と、厚み方向において前記第1面と反対の第2面とを有しており、前記第2面は、前記キャビティを囲む内縁と、前記内縁を囲む外縁とを有しており、前記パッケージはさらに、セラミックスからなる基板部を備え、前記基板部は、前記枠部の前記第2面を支持する部分と、前記キャビティに面する部分とを有する第3面を有しており、前記パッケージはさらに、前記基板部の前記第3面上に設けられている電極層と、前記第1面と前記第2面との間で前記枠部を貫通するビア電極とを備え、前記ビア電極は、前記第1面で直径DAを有する端面と、前記第2面で前記電極層に接し前記直径DAよりも小さい直径DBを有する底面と、を有しており、平面視において前記ビア電極の前記底面は、前記枠部の前記第2面の前記内縁からの最小寸法LIと、前記枠部の前記第2面の前記外縁からの最小寸法LOとを有しており、LO>LIが満たされている。
第2態様は、第1態様のパッケージであって、前記直径DAは50μm以下である。
第3態様は、第1または第2態様のパッケージであって、前記枠部の前記第2面の前記内縁と前記外縁との間の最小寸法は200μm以下である。
第4態様は、第1から第3態様のいずれかのパッケージであって、LO≧LI×1.5が満たされている。
第5態様は、第1から第4態様のいずれかのパッケージであって、前記ビア電極は、前記厚み方向における前記端面と前記底面との中間位置において、(DA+DB)/2以下の直径を有している。
第6態様は、第1から第5態様のいずれかのパッケージであって、前記ビア電極は、前記厚み方向において前記端面からテーパ形状で延びる部分を有している。
第7態様は第6態様のパッケージであって、前記テーパ形状は5度以上のテーパ角を有している。
第8態様は、第6または第7態様のパッケージであって、前記テーパ形状は前記枠部の厚みの1/2以上の厚みを有している。
第9態様は、第1から第8態様のいずれかのパッケージであって、前記ビア電極は、前記端面と前記底面とをつなぐ側面を有しており、前記側面は、前記厚み方向に平行な断面視において、少なくとも1つの屈曲点を有している。
第10態様は、第9態様のパッケージであって、前記少なくとも1つの屈曲点は、逆方向に曲がる2つの屈曲点を含む。
第11態様は、第1から第10態様のいずれかのパッケージであって、前記枠部は、前記第1面と、前記第2面の前記外縁とをつなぐ外壁面を有しており、前記外壁面は、前記第1面につながる焼成面(as-fired surface)と、前記第2面につながる破断面(fracture sruface)とを有している。
第12態様は、第1から第11態様のいずれかのパッケージであって、前記枠部の前記第1面上に設けられ前記ビア電極の前記端面に接するメタライズ層をさらに備え、前記メタライズ層は前記ビア電極の前記端面との接続部分で局所的に厚くなっている。
第13態様は、第1から第11態様のいずれかのパッケージであって、前記枠部の前記第1面上に設けられ前記ビア電極の前記端面に接するメタライズ層をさらに備え、前記枠部の前記第1面は、前記ビア電極の前記端面に直接つながれた第1領域と、前記ビア電極の前記端面に前記第1領域を介してつながれた第2領域と、を有しており、前記第2領域は前記厚み方向に垂直であり、前記第1領域は、前記第2領域に対して、前記ビア電極の前記端面に近いほど前記枠部の厚みが小さくなるように傾斜している。
第1態様によれば、底面の直径DBが端面の直径DAに比して小さいことにより、ビア電極の底面の周りで、枠部の第2面と基板部の第3面との界面が広くされる。言い換えれば、ビア電極の底面の周りで、セラミックス間の積層界面が広くされる。ここで、LO>LIが満たされるようにビア電極の底面が配置されていることから、底面と枠部の第2面の外縁との間で、セラミックス間の積層界面が配置された箇所が、大きく確保される。ここで、セラミックス間の積層界面は、金属とセラミックスとの積層界面に比して、高い気密性を有する。よって、積層界面に沿ったリークに起因しての気密性の低下を抑制することができる。
第2態様によれば、ビア電極の直径DAが50μm以下の微細な寸法である。これにより、枠部の幅寸法も微細化することができる。この微細化が進むほど基板部と枠部との間の積層界面に沿ったリークが問題となりやすいところ、当該問題が、上述した理由によって効果的に抑制される。
第3態様によれば、枠部の第2面の内縁と外縁との間の最小寸法は200μm以下である。このように微細化が進むほど基板部と枠部との間の積層界面に沿ったリークが問題となりやすいところ、当該問題が、上述した理由によって効果的に抑制される。
第4態様によれば、LO≧LI×1.5が満たされている。これにより、基板部と枠部との間の積層界面に沿ったリークに起因しての気密性の低下を、より十分に抑制することができる。
第5態様によれば、前記ビア電極は、厚み方向における前記端面と前記底面との中間位置において、(DA+DB)/2以下の直径を有している。これにより、ビア電極の当該中間位置と、枠部の外壁面との間の距離を十分に確保することができる。よって、ビア電極と枠部との間の気密信頼性を高めることができる。
第6態様によれば、ビア電極は、厚み方向において端面からテーパ形状で延びる部分を有している。これにより、端面の直下において、ビア電極と、枠部の外壁面との間の距離を確保しやすくなる。よって、ビア電極と枠部との間の気密信頼性を高めることができる。
第7態様によれば、ビア電極の、端面から延びるテーパ形状は、5度以上のテーパ角を有している。これにより、端面の直下において、ビア電極と、枠部の外壁面との間の距離を、より十分に確保しやすくなる。
第8態様によれば、ビア電極の、端面から延びるテーパ形状は、枠部の厚みの1/2以上の厚みを有している。これにより、ビア電極と枠部の外壁面との間の距離を、テーパ形状によって、より十分に増大させることができる。
第9態様によれば、ビア電極の側面は、少なくとも1つの屈曲点を有している。これにより、パッケージの製造における焼結収縮に起因してのビア電極の側面と枠部との間のはがれを抑制することができる。
第10態様によれば、ビア電極の側面は、逆方向に曲がる2つの屈曲点を有している。これにより、パッケージの製造における焼結収縮に起因してのビア電極の側面と枠部との間のはがれを、より十分に抑制することができる。
第11態様によれば、枠部の外壁面は、第1面につながる焼成面と、第2面につながる破断面とを有している。破断面はブレイク工程によって形成されるところ、その工程ばらつきの影響によって、枠部の第2面の外縁とビア電極の底面との間の距離が小さくなることがある。しかしながら、前述したようにDA>DBかつLO>LIが満たされていることによって、当該距離が過小とはなりにくくなる。よって、当該距離が過小なことに起因しての枠部の気密性の不足を防止することができる。
第12態様によれば、メタライズ層は前記ビア電極の前記端面との接続部分で局所的に厚くなっている。これにより、ビア電極の端面の直径DAと底面の直径DBとを維持したままで、ビア電極の側面と枠部の第1面とがなす鈍角を、より大きくすることができる。よって、主に金属からなるビア電極およびメタライズ層と、セラミックスからなる枠部と、の間での熱膨張の差異に起因した熱応力を緩和することができる。
第13態様によれば、枠部の第1面の第1領域は、ビア電極の端面に近いほど枠部の厚みが小さくなるように傾斜している。これにより、ビア電極の端面の直径DAと底面の直径DBとを維持したままで、ビア電極の側面と枠部の第1面とがなす鈍角を、より大きくすることができる。よって、主に金属からなるビア電極およびメタライズ層と、セラミックスからなる枠部と、の間での熱膨張の差異に起因した熱応力を緩和することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態1における水晶振動子の構成を概略的に示す平面図である。 図1の線II-IIに沿う概略的な断面図である。 図1の水晶振動子の製造方法の一工程を概略的に示す平面図である。 図3の線IV-IVに沿う概略的な断面図である。 本発明の実施の形態1におけるパッケージの構成を概略的に示す平面図である。 図5の線VI-VIに沿う概略的な断面図である。 図5におけるメタライズ層および枠部の図示を省略した平面図である。 図7における基板部およびビア電極を、パッケージ電極パッドを破線で示しつつ、概略的に示す平面図である。 図5における枠部上のメタライズ層の図示を省略した平面図である。 図9の線X-Xに沿う概略的な断面図である。 図9の一部拡大図である。 本発明の実施の形態1におけるパッケージの製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態1におけるパッケージの製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態1におけるパッケージの製造方法の一工程を概略的に示す部分断面図である。 図10に示されたビア電極の構成の詳細を説明するための図である。 図15に示された構成を、枠部の枠上面の微細な傾斜を考慮しつつ、メタライズ層と共に示す図である。 本発明の実施の形態2におけるパッケージが有するビア電極の構成の詳細を説明するための図である。 図17に示された構成を、枠部の枠上面の微細な傾斜を考慮しつつ、メタライズ層と共に示す図である。 本発明の実施の形態3におけるパッケージが有するビア電極の構成の詳細を説明するための図である。 図19に示された構成を、枠部の枠上面の微細な傾斜を考慮しつつ、メタライズ層と共に示す図である。 図15の構成に対応する実施例を示す顕微鏡写真である。 図17の構成に対応する実施例を示す顕微鏡写真である。 図19の構成に対応する実施例を示す顕微鏡写真である。
以下、図面に基づいて本発明の実施の形態について説明する。
<実施の形態1>
図1は、本実施の形態1における水晶振動子900(電気的部品)の構成を概略的に示す平面図である。図2は、図1の線II-IIに沿う概略的な断面図である。図3は、水晶振動子900(図1)の製造方法における、水晶ブランク890(電気的素子)が実装された直後の構成を概略的に示す平面図である。図4は、図3の線IV-IVに沿う概略的な断面図である。
水晶振動子900は、パッケージ701と、水晶ブランク890と、ろう材960と、蓋980とを有している。パッケージ701にはキャビティCVが設けられている。水晶ブランク890は、キャビティCV内に収められており、パッケージ701の素子電極パッド211および素子電極パッド212の上に実装されている。蓋980は、ろう材960によってパッケージ701のメタライズ層600に接合されており、これによりキャビティCVが封止されている。ろう材960は、典型的には、金を含む合金からなることが好ましく、たとえば、金およびスズを含む合金、言い換えればAu-Sn系合金、からなる。蓋980は、金属からなり、例えば、鉄およびニッケルを含む合金からなる。なお本明細書において、合金は金属の一種とみなす。
メタライズ層600は、例えば、モリブデンおよびタングステンの少なくともいずれかを含む金属からなる。メタライズ層600の表面(ろう材960に面する面)には、めっき層が設けられていてよく、典型的には金めっき層が設けられている。また金めっき層の下地としてニッケルめっき層が設けられていてよい。本実施の形態においては、パッケージ701の枠部120の枠上面SF1上に直接設けられたメタライズ層600と、蓋980との間が、ろう材960のみによって接合されている。
図5は、パッケージ701の構成を概略的に示す平面図である。図6は、図5の線VI-VIに沿う概略的な断面図である。パッケージ701は、セラミック部100と、素子電極パッド211と、素子電極パッド212と、パッケージ電極パッド301~304とを有している。また詳しくは後述するが、パッケージ701は、セラミック部100に設けられた、電気的配線のための構成を有している。
セラミック部100は、セラミックからなり、好ましくは酸化物を主成分として有しており、より好ましくはアルミナを主成分として有しており、例えば実質的にアルミナからなる。セラミック部100は、基板部110と、枠部120とを含む。基板部110の材料と、枠部120の材料とは、同じであってよい。枠部120は厚み方向(図6における縦方向)において基板部110に積層されている。枠部120は、枠上面SF1(第1面)と、枠下面SF2(厚み方向において第1面と反対の第2面)とを有している。また枠部120は、枠上面SF1と枠下面SF2とを互いにつなぐ内壁面を有しており、当該内壁面はキャビティCVの側壁である。基板部110は基板上面SF3(第3面)を有している。基板上面SF3は、枠部120の枠下面SF2を支持する支持面部分SF3Sと、キャビティCVに面するキャビティ面部分SF3Cとを有している。キャビティ面部分SF3CはキャビティCVの底面をなしている。
素子電極パッド211および素子電極パッド212(図5)はキャビティCVに面してセラミック部100(図6)に配置されている。具体的には、素子電極パッド211および素子電極パッド212は、基板部110(図6)の上面(キャビティCVに面する面)上に配置されている。パッケージ電極パッド301~304(図5)はキャビティCV外においてセラミック部100(図6)に配置されている。具体的には、パッケージ電極パッド301~304は、基板部110(図6)の下面(キャビティCVに面する面とは反対の面)上に配置されている。
中継電極220(図5)は、基板部110(図6)の基板上面SF3上に設けられている。中継電極220は、少なくとも部分的に支持面部分SF3S(図6)上に配置されている。よって、中継電極220(図5)は、少なくとも部分的に枠部120に覆われている。中継電極220はさらに、枠部120には覆われずにキャビティCVの底面に配置された部分を有していてよい。言い換えれば、中継電極220は枠部120に部分的にのみ覆われていてよい。
図7は、メタライズ層600(図5)および枠部120(図6)の図示を省略した平面図である。図8は、図7における基板部110および基板ビア電極411~414を、パッケージ電極パッド301~304を破線で示しつつ、概略的に示す平面図である。
セラミック部100の基板部110にはその上面近傍において配線層401~403が埋め込まれている。配線層401は素子電極パッド211に接触しており、配線層402は素子電極パッド212に接触しており、配線層403は中継電極220に接触している。これらの接触を阻害しない範囲で配線層401~403は、基板部110の一部としての絶縁膜110i(図10参照)に被覆されていてよく、特に素子電極パッド211と配線層403との間は、絶縁膜110iによって絶縁されている。配線層403および中継電極220によって電極層200が構成されている。
パッケージ701は、セラミック部100の基板部110中に埋め込まれた基板ビア電極411~414を有している。基板ビア電極411は配線層402とパッケージ電極パッド301とを互いに接続している。基板ビア電極412は配線層403とパッケージ電極パッド302とを互いに接続している。基板ビア電極413は配線層401とパッケージ電極パッド303とを互いに接続している。基板ビア電極414は配線層403とパッケージ電極パッド304とを互いに接続している。
以上の構成から、素子電極パッド211はパッケージ電極パッド303に電気的に接続されており、素子電極パッド212はパッケージ電極パッド301に電気的に接続されており、中継電極220はパッケージ電極パッド302およびパッケージ電極パッド304に電気的に接続されている。
図9は、図5におけるメタライズ層600の図示を省略した平面図である。図10は、図9の線X-Xに沿う概略的な断面図である。図11は、図9の一部拡大図である。
枠部120の枠下面SF2は、キャビティCVを囲む内縁EIと、内縁EIを囲む外縁EOとを有している。内縁EIと外縁EOとの間の最小寸法WD(図11)は、200μm以下であってよく、典型的には20μm以上110μm以下である。枠部120は、枠上面SF1と、枠下面SF2の外縁EOとをつなぐ外壁面SF4を有している。また枠部120は、枠上面SF1と枠下面SF2の内縁EIとをつなぐ内壁面を有しており、内壁面はキャビティCVに面している。本実施の形態においては、外壁面SF4は、枠上面SF1につながる焼成面SF4Aと、枠下面SF2につながる破断面SF4Bとを有している。破断面SF4Bは、枠上面SF1から、おおよそ垂直な面であってよい。焼成面SF4Aは、図10に示されているように、枠上面SF1と破断面SF4Bとの間を面取りするベベル面であってよい。言い換えれば、焼成面SF4Aの法線方向は、枠上面SF1および破断面SF4Bの法線方向とは異なってよく、かつ、それらの間であってよい。
前述したように、配線層403および中継電極220によって、基板部110の基板上面SF3上に電極層200が構成されている。また、前述したように基板部110がその一部として絶縁膜110i(図10)を有している。変形例として、絶縁膜110iはパッケージの設計によっては省略されてよい。また電極層200は、配線層403および中継電極220のいずれか一方のみによって構成されてよい。例えば、電極層200は、中継電極220が省略されつつ配線層403を有していてよく、その場合において、配線層403と絶縁膜110iとの境界位置(図10における配線層403の右端位置)が支持面部分SF3S上の中継電極220の端位置(図10における中継電極220の右端位置)へずらされてよく、中継電極220は省略されてよい。またキャビティCVに面している絶縁膜110iの端は、枠部120に達するように変形されてよく、その場合、電極層200は絶縁膜110iによってキャビティCVから隔てられてよい。また、電極層200は、典型的には図10に示されているように支持面部分SF3Sとキャビティ面部分SF3Cとにまたがっているが、変形例として、支持面部分SF3S上にのみ配置されていてよい。また電極層200は、本実施の形態においては枠部120の枠下面SF2の外縁EOから離れた端(図10における右端)を有しているが、この端は外縁EOに達するように変形されてよい。
パッケージ701は、ビア電極510を有している。ビア電極510は枠上面SF1と枠下面SF2との間で枠部120を貫通している。ビア電極510は、枠上面SF1で端面SFAを有しており、また枠下面SF2で底面SFBを有している。平面視において、端面SFAの中心位置と、底面SFBの中心位置とは、おおよそ同じであってよい。底面SFBは、電極層200に接しており、本実施の形態においては中継電極220に接している。前述したように、中継電極220は配線層403に接触しており、配線層403(図7)には基板ビア電極412および基板ビア電極414が接続されている。よって基板ビア電極412および基板ビア電極414は、ビア電極510に電気的に接続されている。さらに、ビア電極510の端面SFAは、メタライズ層600(図6)に接している。よってメタライズ層600は、基板ビア電極412および基板ビア電極414のそれぞれを介して、パッケージ電極パッド302およびパッケージ電極パッド304に電気的に接続されている(図8参照)。
ビア電極510の端面SFAは直径DA(図11)を有している。直径DAは、最小寸法WDより小さく、50μm以下であってよい。ビア電極510の底面SFBは、直径DAよりも小さい直径DB(図11)を有している。ビア電極510は、厚み方向(図10における縦方向)における端面SFAと底面SFBとの中間位置(端面SFAの位置と底面SFBの位置との平均位置)において、(DA+DB)/2以下の直径を有していることが好ましい。テーパ率(直径DAに対する直径DBの百分率)は60%未満であることが好ましい。
平面視(図11)において底面SFBは、枠部120の枠下面SF2の内縁EIからの最小寸法LIと、枠部120の枠下面SF2の外縁EOからの最小寸法LOとを有している。LO>LIが満たされており、好ましくは、LO≧LI×1.5が満たされている。
図11に示された平面レイアウトにおいて、端面SFAおよび底面SFBの形状は、おおよそ円形形状であるが、これら形状は幾何学的に厳密な円形状から、製造誤差に起因して若干異なっていてもよい。その場合、直径DAおよび直径DBは、端面SFAおよび底面SFBを円形形状で近似することによって算出されてよい。
また図11に示された平面レイアウトにおいて、枠下面SF2(図10参照)の内縁EIは、第1直線部(図中、縦方向の直線部)と、第1直線部に対して直角方向に延びる第2直線部(図中、横方向の直線部)と、これらを互いにつなぐ角部とを有している。最小寸法LIは、この角部への寸法であってよい。
図12から図14は、複数のパッケージ701を一括して製造する製造方法の一工程を概略的に示す部分断面図である。なお図12から図14においては、説明の便宜上、メタライズ層600(図6)となる部分の図示が省略されている。メタライズ層600の形成は、例えば、導電ペーストの塗布とその焼成とによる周知技術によって可能であることから、その説明を省略する。なお当該焼成は、後述する焼成工程と共通であってよい。また、図12および図13は、図13の状態を図14の状態へと変化させる焼成工程よりも前の状態を示している。よって、図12および図13中の各構成は、完成されたパッケージ701とは異なり未焼成の材料からなるが、説明の便宜上、材料についてのこの相違を無視して、パッケージ701の構成を表す符号と同様の符号が図12および図13においても付されている。
グリーンシート700G(図12)は複数の領域701Gを含み、その各々が最終的にパッケージ701となる。図12状態において、ビア電極510は、導電ペーストが充填された貫通孔に対応する。当該貫通孔の形成は、グリーンシート700Gへのレーザー加工によって行われる。
グリーンシート700Gの枠上面SF1にトレンチTR1(図13)が形成される。また、グリーンシート700Gの、枠上面SF1と反対の面に、トレンチTR2(図13)が形成される。トレンチTR1とトレンチTR2とは、厚み方向において対向するように配置される。トレンチTR1およびトレンチTR2は、例えば、刃先をグリーンシート700Gへ押し付けることによって形成される。その後、グリーンシート700G(図13)を焼成する焼成工程が行われる。なお、焼成工程後に、必要に応じて、めっき工程も行われてよい。
上記焼成工程によって焼成シート700F(図14)が形成される。焼成工程において、トレンチTR1の内面は、焼成雰囲気にさらされる。よって、焼成シート700FのトレンチTR1の内面は焼成面となる。当該焼成面が、パッケージ701の焼成面SF4A(図10)となる。焼成シート700Fへ応力を印加することによって、トレンチTR1からクラックを発生させるブレイク工程が行われる。ブレイク工程によって枠部120が破断されることによって破断面が形成される。当該破断面が、パッケージ701の破断面SF4B(図10)となる。ブレイク工程は、トレンチTR1とトレンチTR2との間でクラックを発生させる工程であってよい。ブレイク工程により、焼成シート700Fから複数のパッケージ701が切り出される。
ブレイク工程において、トレンチTR1からのクラックは、理想的には図中実線矢印に示されたように厚み方向に沿って伸展するが、実際には、図中破線矢印に示されたように、一方のビア電極510(図中、左側のビア電極510)へ、他方のビア電極510(図中、右側のビア電極510)に比して、意図せず接近することがある。その結果、当該一方のビア電極510を有するパッケージ701において、枠部120の枠下面SF2の最小寸法LO(図11)が小さくなってしまうことがある。過小な最小寸法LOはパッケージ701のリークにつながりやすいので、最小寸法LOは、ある程度の余裕を有していることが望まれる。本実施の形態によれば、この余裕を確保しやすくなる。
図15は、ビア電極510(図10)の構成の詳細を説明するための図である。ビア電極510は、厚み方向(図中縦方向)の全体において端面SFAから底面SFBまでテーパ形状で延びる部分を有している。このテーパ形状は、厚み方向LDを基準として、5度以上のテーパ角TPAVを有していることが好ましい。ビア電極50は、端面SFAと底面SFBとをつなぐ側面を有している。点KAおよび点KBのそれぞれは、厚み方向における端面SFAおよび底面SFBの位置での当該側面の位置を示す。点KVは、厚み方向における点KAと点KBとの間での当該側面の位置を示す。点KWは、厚み方向における点KVと点KBとの間での当該側面の位置を示す。本実施の形態においては、点KAと点KBとを結ぶ直線上に、点KVおよび点KWが実質的に位置する。
図16は、図15に示された構成を、図15においては捨象されていた枠上面SF1の微細な傾斜を考慮しつつ、メタライズ層600(図6参照)と共に示す図である。枠部120の枠上面SF1は、ビア電極510の端面SFAに直接つながれた傾斜領域SF1d(第1領域)と、ビア電極510の端面SFAに傾斜領域SF1dを介してつながれた平行領域SF1f(第2領域)と、を有している。平行領域SF1fは厚み方向に垂直である。傾斜領域SF1dは、平行領域SF1fに対して、ビア電極510の端面SFAに近いほど枠部120の厚みが小さくなるように傾斜している。この傾斜の角度は、例えば、4°以上、20°以下である。傾斜領域SF1dはビア電極510の端面SFAを囲んでいてよく、平行領域SF1fはこの傾斜領域SF1dを囲んでいてよい。メタライズ層600は、枠上面SF1の傾斜領域SF1dおよび平行領域SF1f上に設けられており、ビア電極510の端面SFAに接している。
本実施の形態によれば、図11に示されているように、底面SFBの直径DBが端面SFAの直径DAに比して小さい。これにより、ビア電極510の底面SFBの周りで、枠部120の枠下面SF2(図10)と、基板部110の基板上面SF3(図10)との界面が広くされる。言い換えれば、ビア電極510の底面SFBの周りで、セラミックス間の積層界面が広くされる。ここで、図11に示されているように、LO>LIが満たされるようにビア電極510の底面SFBが配置されていることから、底面SFBと枠部120の枠下面SF2の外縁EOとの間で、セラミックス間の積層界面が配置された箇所が、大きく確保される。ここで、セラミックス間の積層界面は、金属とセラミックスとの積層界面に比して、高い気密性を有する。よって、積層界面に沿ったリークに起因しての気密性の低下を抑制することができる。
ビア電極510の直径DAは50μm以下であってよい。これにより、枠部120の最小寸法WD(図11)も微細化することができる。この微細化が進むほど基板部110と枠部120との間の積層界面に沿ったリークが問題となりやすいところ、当該問題が、上述した理由によって効果的に抑制される。
枠部120の枠下面SF2の内縁EIと外縁EOとの間の最小寸法は200μm以下であってよい。このように微細化が進むほど基板部110と枠部120との間の積層界面に沿ったリークが問題となりやすいところ、当該問題が、上述した理由によって効果的に抑制される。
図11を参照して、LO≧LI×1.5が満たされている場合、図10を参照して、基板部110の基板上面SF3と枠部120の枠下面SF2との間の積層界面に沿ったリークに起因しての気密性の低下を、より十分に抑制することができる。
ビア電極510は、厚み方向(図10における縦方向)における端面SFAと底面SFBとの中間位置において、図11を参照して、(DA+DB)/2以下の直径を有していてよい。これにより、ビア電極510の当該中間位置と、枠部120の外壁面SF4との間の距離を十分に確保することができる。よって、ビア電極510と枠部120との間の気密信頼性を高めることができる。
ビア電極510は、厚み方向(図10における縦方向)において、端面SFAからテーパ形状で延びる部分を有している。これにより、端面SFAの直下において、ビア電極510と、枠部120の外壁面SF4との間の距離を確保しやすくなる。よって、ビア電極510と枠部120との間の気密信頼性を高めることができる。特に本実施の形態においては、ビア電極510の全体がテーパ形状で延びているので、この効果がより十分に得られる。
テーパ角TPAV(図15)は5度以上であってよい。これにより、端面SFAの直下において、ビア電極510と、枠部120の外壁面SF4(図10)との間の距離を、より十分に確保しやすくなる。
枠部120の外壁面SF4(図10)は、枠上面SF1につながる焼成面SF4Aと、枠下面SF2につながる破断面SF4Bとを有している。破断面SF4Bはブレイク工程によって形成されるところ、その工程ばらつきの影響によって、最小寸法LO(図11)が小さくなることがある。しかしながら、前述したようにDA>DBかつLO>LIが満たされていることによって、最小寸法LOが過小とはなりにくくなる。よって、最小寸法LOが過小なことに起因しての枠部120の気密性の不足を防止することができる。
傾斜領域SF1d(図16)が前述したように傾斜していることにより、ビア電極510(図15)の直径DAおよび直径DBを維持したままで、ビア電極510の側面と枠上面SF1とがなす鈍角SHを、より大きくすることができる。よって、主に金属からなるビア電極510およびメタライズ層600と、セラミックスからなる枠部120と、の間での熱膨張の差異に起因した熱応力を緩和することができる。よって、熱応力に起因しての、クラック、または、ビア電極510と枠部120との間での剥がれを防止することができる。
補足すると、直径DB(図15)を一定として、直径DA(図15)を大きくするほど鈍角SH(図16)も大きくなる。しかしながら、前述したように枠部120の幅を小さくすることが近年求められており、それに対応して直径DAには設計上の上限がある。また、直径DA(図15)を一定として、直径DB(図15)を小さくするほど鈍角SH(図16)も大きくなる。しかしながら、直径DBが小さいほど、ビア電極510の底面SFBの面積も小さくなるので、図10の構成において、ビア電極510の底面SFBと電極層200の中継電極220との間の電気的接続が不十分になりやすい。
なお、傾斜領域SF1dによる上記効果が特に必要でない場合、傾斜領域SF1dは省略されてよい。言い換えれば、その場合は、枠上面SF1の、ビア電極510の端面SFAに直接つながれた領域が、厚み方向に垂直であってよい。
<実施の形態2>
図17は、本実施の形態2におけるパッケージ702が有するビア電極520の構成の詳細を説明するための図である。ビア電極520の側面は、厚み方向に平行な断面視(図17)において、少なくとも1つの屈曲点を有しており、具体的には、逆方向に曲がる2つの屈曲点とて点KVおよび点KWを有している。ビア電極520は、点KAから点KVまでの側面を有する部分521と、点KVから点KWまでの側面を有する部分522と、点KWから点KBまでの側面を有する部分523とを有している。部分521は、厚み方向において端面SFAからテーパ形状で延びており、このテーパ形状のテーパ角TPAVは5度以上であることが好ましい。部分521は、枠部120の厚みの1/2以上の厚みを有していることが好ましい。部分522は、部分521に比して緩やかなテーパ形状、または円筒状形状を有している。部分523は、部分522に比して急激なテーパ形状を有している。
図18は、図17に示された構成を、図17においては捨象されていた枠上面SF1の微細な傾斜を考慮しつつ、メタライズ層600(図6参照)と共に示す図である。図18に示された構成は、図16に示された構成においてビア電極510(実施の形態1)がビア電極520(本実施の形態2)に置換されたものに対応している。図18に示された構成によっても、図16に示された構成に関連して実施の形態1において述べた効果と同様の効果が得られる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
ビア電極520の部分521は、枠部120の厚みの1/2以上の厚みを有している。これにより、ビア電極520と枠部120の外壁面SF4(図10参照)との間の距離を、テーパ形状によって、より十分に増大させることができる。
ビア電極520の側面は、屈曲点(具体的には、点KVおよび点KW)を有している。これにより、パッケージ702の製造における焼結収縮に起因してのビア電極520の側面と枠部120との間のはがれを抑制することができる。屈曲点としての点KVおよび点KWが逆方向に曲がっていることにより、この効果が、より十分なものとされる。
<実施の形態3>
図19は、本実施の形態3におけるパッケージ703が有するビア電極530の構成の詳細を説明するための図である。ビア電極530は、点KAから点KVまでの側面を有する部分531と、点KVから点KWまでの側面を有する部分532と、点KWから点KBまでの側面を有する部分533とを有している。部分531は、厚み方向において端面SFAからテーパ形状で延びており、このテーパ形状のテーパ角TPAVは5度以上であることが好ましい。部分531は、枠部120の厚みの1/2以上の厚みを有していることが好ましい。部分532は、端面SFAから底面SFBへ向かう方向において逆テーパ形状を有している。部分533は、端面SFAから底面SFBへ向かう方向においてテーパ形状を有している。
図20は、図19に示された構成を、図19においては捨象されていた枠上面SF1の微細な傾斜を考慮しつつ、メタライズ層600(図6参照)と共に示す図である。図20に示された構成は、図16に示された構成においてビア電極510(実施の形態1)がビア電極530(本実施の形態3)に置換されたものに対応している。図20に示された構成によっても、図16に示された構成に関連して実施の形態1において述べた効果と同様の効果が得られる。
なお、上記以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態によれば、焼結収縮に起因してのビア電極520の側面と枠部120との間のはがれを抑制する効果が、実施の形態2に比して、より高められる。
<実施例>
図12を参照して、グリーンシート700G(図12)の形成において、ビア電極510が充填されることになる貫通孔は、前述したようにレーザー加工によって行われる。当該加工におけるレーザー光の照射時間および照射回数を、以下の表1に示されているように設定することによって、実施例1~8のパッケージを作製した。なお、全実施例に共通して、COレーザーからの、波長9.4μm、平均出力200Wのレーザー光が、開口径0.8mmのマスクを介してグリーンシート700Gへ照射された。
Figure 0007244712000001
実施例1~5においては、ビア電極510(図15)に対応する形状が得られた。具体的には、点KV(図15)を厚み方向における点KAと点KBとの中間位置(言い換えれば平均位置)とし、点KW(図15)を厚み方向における点KVと点KBとの中間位置(言い換えれば平均位置)として、直径DAは46μmであり、直径DV(点KVを通る直径)は34μmであり、直径DW(点KWを通る直径)は28μmであり、直径DBは23μmであった。また、点KAから点KBへのテーパ角は5.9度であり、点KAから点KVへのテーパ角は6.1度であり、点KVから点KWへのテーパ角は5.7度であり、点KWから点KBへのテーパ角は5.9度であった。このように、ビア電極の全体が、5.9±0.2度の範囲内で、ほぼ単調なテーパ形状を有していた。この観察時の顕微鏡写真の例を図21に示す。
なお、図21の例では、メタライズ層600(図6参照)がビア電極510の端面SFA(図15参照)との接続部分で局所的に厚くなっていた。直径DA(図15参照)は、当該接続部分(図21における矢印部分)において計測された。このことは、後述の図22および図23の例においても同様である。図21の例は、図16の構成に対応しており、メタライズ層600は、破線部(図16)より下方に突出することによって、ビア電極510の端面SFAとの接続部分で局所的に厚くなっていて、鈍角SH(図16)は、ビア電極510の左側および右側の各々で、113°であった。
実施例6においては、ビア電極520(図17)に対応する形状が得られた。具体的には、点KV(図17)および点KW(図17)のような屈曲点が観察された。この観察において、点KV(図17)は厚み方向における点KAと点KBとのおおよそ中間位置(言い換えれば平均位置)であり、点KW(図17)は厚み方向における点KVと点KBとのおおよそ中間位置(言い換えれば平均位置)であった。直径DAは47μmであり、直径DV(点KVを通る直径)は34μmであり、直径DW(点KWを通る直径)は33μmであり、直径DBは23μmであった。また、点KAから点KBへのテーパ角は6.1度であり、点KAから点KVへのテーパ角は6.5度であり、点KVから点KWへのテーパ角は0.8度であり、点KWから点KBへのテーパ角は10.5度であった。この観察時の顕微鏡写真の例を図22に示す。図22の例は、図18の構成に対応しており、メタライズ層600は、破線部(図18)より下方に突出することによって、ビア電極520の端面SFAとの接続部分で局所的に厚くなっていて、鈍角SH(図18)は、ビア電極520の左側および右側の各々で、114°であった。
実施例7および8においては、ビア電極530(図19)に対応する形状が得られた。具体的には、点KV(図19)および点KW(図19)のような屈曲点が観察された。この観察において、点KV(図19)は厚み方向における点KAと点KBとのおおよそ中間位置(言い換えれば平均位置)であり、点KW(図19)は厚み方向における点KVと点KBとのおおよそ中間位置(言い換えれば平均位置)であった。直径DAは45μmであり、直径DV(点KVを通る直径)は31μmであり、直径DW(点KWを通る直径)は32μmであり、直径DBは18μmであった。また、点KAから点KBへのテーパ角は6.9度であり、点KAから点KVへのテーパ角は6.9度であり、点KVから点KWへのテーパ角は-0.8度であり、点KWから点KBへのテーパ角は14.4度であった。点KVから点KWへのテーパ角はマイナスの値を有しており、これは逆テーパ形状を意味する。この観察時の顕微鏡写真の例を図23に示す。図23の例は、図20の構成に対応しており、メタライズ層600は、破線部(図20)より下方に突出することによって、ビア電極530の端面SFAとの接続部分で局所的に厚くなっていて、鈍角SH(図20)は、ビア電極530(図20)の左側および右側のそれぞれで、102°および120°であった。
以上、本発明の実施の形態1~3およびその変形例について説明した。これら実施の形態および変形例は、互いに矛盾しない限り、互いに自由に組み合わされてよい。
100 :セラミック
110i :絶縁膜
120 :枠部
200 :電極層
220 :中継電極
301~304:パッケージ電極パッド
401~403:配線層
411~414:基板ビア電極
510 :ビア電極
520 :ビア電極
530 :ビア電極
600 :メタライズ層
700F :焼成シート
700G :グリーンシート
701~703:パッケージ
CV :キャビティ
EI :内縁
EO :外縁
SF1 :枠上面(第1面)
SF1d :傾斜領域(第1領域)
SF1f :平行領域(第2領域)
SF4A :焼成面
SF4B :破断面

Claims (13)

  1. キャビティが設けられたパッケージであって、
    セラミックスからなる枠部を備え、前記枠部は、第1面と、厚み方向において前記第1面と反対の第2面とを有しており、前記第2面は、前記キャビティを囲む内縁と、前記内縁を囲む外縁とを有しており、前記パッケージはさらに、
    セラミックスからなる基板部を備え、前記基板部は、前記枠部の前記第2面を支持する部分と、前記キャビティに面する部分とを有する第3面を有しており、前記パッケージはさらに、
    前記基板部の前記第3面上に設けられている電極層と、
    前記第1面と前記第2面との間で前記枠部を貫通するビア電極とを備え、前記ビア電極は、前記第1面で直径DAを有する端面と、前記第2面で前記電極層に接し前記直径DAよりも小さい直径DBを有する底面と、を有しており、
    平面視において前記ビア電極の前記底面は、前記枠部の前記第2面の前記内縁からの最小寸法LIと、前記枠部の前記第2面の前記外縁からの最小寸法LOとを有しており、LO>LIが満たされている、パッケージ。
  2. 前記直径DAは50μm以下である、請求項1に記載のパッケージ。
  3. 前記枠部の前記第2面の前記内縁と前記外縁との間の最小寸法は200μm以下である、請求項1または2に記載のパッケージ。
  4. LO≧LI×1.5が満たされている、請求項1から3のいずれか1項に記載のパッケージ。
  5. 前記ビア電極は、前記厚み方向における前記端面と前記底面との中間位置において、(DA+DB)/2以下の直径を有している、請求項1から4のいずれか1項に記載のパッケージ。
  6. 前記ビア電極は、前記厚み方向において前記端面からテーパ形状で延びる部分を有している、請求項1から5のいずれか1項に記載のパッケージ。
  7. 前記テーパ形状は5度以上のテーパ角を有している、請求項6に記載のパッケージ。
  8. 前記テーパ形状は前記枠部の厚みの1/2以上の厚みを有している、請求項6または7に記載のパッケージ。
  9. 前記ビア電極は、前記端面と前記底面とをつなぐ側面を有しており、前記側面は、前記厚み方向に平行な断面視において、少なくとも1つの屈曲点を有している、請求項1から8のいずれか1項に記載のパッケージ。
  10. 前記少なくとも1つの屈曲点は、逆方向に曲がる2つの屈曲点を含む、請求項9に記載のパッケージ。
  11. 前記枠部は、前記第1面と、前記第2面の前記外縁とをつなぐ外壁面を有しており、
    前記外壁面は、前記第1面につながる焼成面と、前記第2面につながる破断面とを有している、
    請求項1から10のいずれか1項に記載のパッケージ。
  12. 前記枠部の前記第1面上に設けられ、前記ビア電極の前記端面に接するメタライズ層をさらに備え、
    前記メタライズ層は、前記ビア電極の前記端面との接続部分で局所的に厚くなっている、
    請求項1から11のいずれか1項に記載のパッケージ。
  13. 前記枠部の前記第1面上に設けられ、前記ビア電極の前記端面に接するメタライズ層をさらに備え、
    前記枠部の前記第1面は、前記ビア電極の前記端面に直接つながれた第1領域と、前記ビア電極の前記端面に前記第1領域を介してつながれた第2領域と、を有しており、前記第2領域は前記厚み方向に垂直であり、前記第1領域は、前記第2領域に対して、前記ビア電極の前記端面に近いほど前記枠部の厚みが小さくなるように傾斜している、請求項1から11のいずれか1項に記載のパッケージ。
JP2023505749A 2021-03-19 2022-01-21 パッケージ Active JP7244712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023036199A JP2023060888A (ja) 2021-03-19 2023-03-09 パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021045808 2021-03-19
JP2021045808 2021-03-19
PCT/JP2022/002211 WO2022196097A1 (ja) 2021-03-19 2022-01-21 パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023036199A Division JP2023060888A (ja) 2021-03-19 2023-03-09 パッケージ

Publications (3)

Publication Number Publication Date
JPWO2022196097A1 JPWO2022196097A1 (ja) 2022-09-22
JPWO2022196097A5 JPWO2022196097A5 (ja) 2023-03-15
JP7244712B2 true JP7244712B2 (ja) 2023-03-22

Family

ID=83320238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023505749A Active JP7244712B2 (ja) 2021-03-19 2022-01-21 パッケージ
JP2023036199A Pending JP2023060888A (ja) 2021-03-19 2023-03-09 パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023036199A Pending JP2023060888A (ja) 2021-03-19 2023-03-09 パッケージ

Country Status (4)

Country Link
JP (2) JP7244712B2 (ja)
CN (1) CN116250078B (ja)
TW (2) TW202329339A (ja)
WO (1) WO2022196097A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064354A (ja) 2000-08-18 2002-02-28 Daishinku Corp 表面実装型圧電振動子用パッケージおよび表面実装型圧電振動子用パッケージの製造方法
JP2003218660A (ja) 2002-01-24 2003-07-31 Kyocera Corp 圧電振動子収納用パッケージ
JP2013004693A (ja) 2011-06-15 2013-01-07 Daishinku Corp 電子部品用パッケージおよび圧電振動デバイス
JP2019192825A (ja) 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
WO2020208999A1 (ja) 2019-04-12 2020-10-15 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3426741B2 (ja) * 1994-10-27 2003-07-14 京セラ株式会社 半導体素子収納用パッケージ
JP2003110037A (ja) * 2001-09-27 2003-04-11 Kyocera Corp 電子部品収納用パッケージ
US7075775B2 (en) * 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP6096812B2 (ja) * 2013-01-22 2017-03-15 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP6342591B2 (ja) * 2015-11-25 2018-06-13 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
JP6834841B2 (ja) * 2017-08-09 2021-02-24 三菱電機株式会社 半導体装置
JP7102256B2 (ja) * 2018-06-27 2022-07-19 株式会社村田製作所 積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064354A (ja) 2000-08-18 2002-02-28 Daishinku Corp 表面実装型圧電振動子用パッケージおよび表面実装型圧電振動子用パッケージの製造方法
JP2003218660A (ja) 2002-01-24 2003-07-31 Kyocera Corp 圧電振動子収納用パッケージ
JP2013004693A (ja) 2011-06-15 2013-01-07 Daishinku Corp 電子部品用パッケージおよび圧電振動デバイス
JP2019192825A (ja) 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
WO2020208999A1 (ja) 2019-04-12 2020-10-15 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ

Also Published As

Publication number Publication date
TWI799161B (zh) 2023-04-11
JPWO2022196097A1 (ja) 2022-09-22
TW202329339A (zh) 2023-07-16
CN116250078B (zh) 2023-10-24
JP2023060888A (ja) 2023-04-28
CN116250078A (zh) 2023-06-09
WO2022196097A1 (ja) 2022-09-22
TW202240797A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
JP5312223B2 (ja) 配線基板
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
JP7244712B2 (ja) パッケージ
JP2014172100A (ja) 押圧溝形成用スリット刃及びセラミックパッケージの製造方法
JP7430579B2 (ja) パッケージおよびその製造方法
JP5725898B2 (ja) 電子部品収納用パッケージ
JP4384339B2 (ja) 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP2010135711A (ja) 電子部品収納用パッケージ
TW202425240A (zh) 封裝體
JP2024024588A (ja) パッケージ
JP7518951B2 (ja) パッケージ
JP2022103057A (ja) パッケージおよびその製造方法
CN117595821A (zh) 封装体
CN117595822A (zh) 封装体
TW202425241A (zh) 封裝體
JP2001144201A (ja) 電子部品装置
JP6334192B2 (ja) 圧電デバイスおよびその実装構造
CN114696777A (zh) 封装体及其制造方法
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
JP2010182709A (ja) 電子部品パッケージ、電子部品パッケージの製造方法、及び圧電デバイス
JP2017228730A (ja) 配線基板、電子装置および電子モジュール
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
JP2007208040A (ja) 回路基板とその製造方法
JP2023123109A (ja) パッケージ
JP2017022334A (ja) 多数個取り配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230126

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150