JP7241038B2 - 検出装置及び検出方法 - Google Patents

Description

本開示は、検出の分野に関し、特に、検出装置及び検出方法に関する。

表示パネルは、チップやフレキシブル回路を実装する前に電気的な検査を行う必要がある。異なる色の表示画面を検査することによって、表示画面に輝点、暗点、輝線等の欠陥があるか否かを検出する。これにより、欠陥製品に対して後続のモジュール製造工程を行うことを防止することができ、モジュール材料の浪費を回避し、早いうちに損失を止めることができる。

本発明の発明者は、従来技術中の検出回路は比較的複雑であり、より多くのスイッチング信号線を使用するため、検出回路が占めるフレームが比較的大きいことに着目した。

そこで、本開示の実施例は、スイッチング信号線の数を減らし、検出回路が占めるスペースを低減する案を提供する。

本開示の実施例の一態様は、第１のスイッチング信号線、第２のスイッチング信号線、及び第１組の検出信号線に電気的に接続され、第１のスイッチング信号と第２のスイッチング信号の制御の下、第１組の検出信号を介して第１の画素を駆動して発光させるよう配置される第１の回路と、第１のスイッチング信号線、第２のスイッチング信号線、及び第１組の検出信号線に電気的に接続され、第１のスイッチング信号と第２のスイッチング信号の制御の下、第１組の検出信号を介して第２の画素を駆動して発光させるように配置される第２の回路と、第１のスイッチング信号線又は第２のスイッチング信号線に電気的に接続され、かつ、第２組の検出信号線に電気的に接続され、第１のスイッチング信号又は第２のスイッチング信号の制御の下、第２組の検出信号を介して第３の画素を駆動して発光させるように配置される第３の回路とを備え、そのうち、第１の画素、第２の画素及び第３の画素は、それぞれ異なる。

幾つかの実施例では、第１組の検出信号線は、第１の検出信号線と第２の検出信号線とを備える。

幾つかの実施例では、前記第１の回路は、第１のスイッチング信号線と第１の検出信号線に電気的に接続され、前記第１のスイッチング信号による制御の下、第１の検出信号を介して前記第１の画素を駆動して発光させるように配置される第１のスイッチと、第２のスイッチング信号線と第２の検出信号線に電気的に接続され、前記第２のスイッチング信号による制御の下、第２の検出信号を介して前記第１の画素を駆動して発光させるように配置される第２のスイッチとを備える。

幾つかの実施例では、前記第１のスイッチ及び前記第２のスイッチは、スイッチングトランジスタである。

幾つかの実施例では、前記第１のスイッチのゲートは、前記第１のスイッチング信号線に電気的に接続され、前記第１のスイッチのドレインは、前記第１の検出信号線に電気的に接続され、前記第１のスイッチのソースは、前記第１の画素に電気的に接続され、前記第２のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第２のスイッチのドレインは前記第２の検出信号線に電気的に接続され、前記第２のスイッチのソースは前記第１の画素に電気的に接続されている。

幾つかの実施例では、前記第２の回路は、前記第１のスイッチング信号線と第２の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、第２の検出信号を介して前記第２の画素を駆動して発光させるように配置される第３のスイッチと、前記第２のスイッチング信号線と前記第１の検出信号線に電気的に接続され、前記第２のスイッチング信号の制御の下、第１の検出信号を介して前記第２の画素を駆動して発光させるように配置される第４のスイッチとを備える。

幾つかの実施例では、第３のスイッチ及び第４のスイッチは、スイッチングトランジスタである。

幾つかの実施例では、前記第３のスイッチのゲートは前記第１のスイッチング信号線に電気的に接続され、前記第３のスイッチのソースは前記第２の検出信号線に電気的に接続され、前記第３のスイッチのドレインは前記第２の画素に電気的に接続され、前記第４のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第４のスイッチのソースは前記第１の検出信号線に電気的に接続され、前記第４のスイッチのドレインは前記第２の画素に電気的に接続される。
幾つかの実施例では、前記第３の画素は、第１のサブ画素及び第２のサブ画素を備える。

幾つかの実施例では、前記第３の回路は、前記第１のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、前記第２組の検出信号を介して第１のサブ画素を駆動して発光させるように配置される第５のスイッチと、前記第１のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、前記第２組の検出信号を介して第２のサブ画素を駆動して発光させるように配置される第６のスイッチとを有する。

幾つかの実施例では、前記第５のスイッチ及び前記第６のスイッチは、スイッチングトランジスタである。

幾つかの実施例では、前記第５のスイッチのゲートは前記第１のスイッチング信号線に電気的に接続され、前記第５のスイッチのソースは前記第２組のの検出信号線に電気的に接続され、前記第５のスイッチのドレインは前記第１のサブ画素に電気的に接続され、前記第６のスイッチのゲートは、前記第５のスイッチのゲートに電気的に接続され、前記第６のスイッチのソースは、前記第２組の検出信号線に電気的に接続され、前記第６のスイッチのドレインは、前記第２のサブ画素に電気的に接続される。

幾つかの実施例では、前記第３の回路は、前記第２のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第２のスイッチング信号による制御の下、前記第２組の検出信号を介して前記第１のサブ画素を駆動して発光させるように配置される第５のスイッチと、前記第２のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第２のスイッチング信号による制御の下、前記第２組の検出信号を介して第２のサブ画素を駆動して発光させるように配置される第６のスイッチとを備える。

幾つかの実施例では、前記第５のスイッチ及び前記第６のスイッチは、スイッチングトランジスタである。

幾つかの実施例では、前記第５のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第５のスイッチのソースは前記第２組の検出信号線に電気的に接続され、前記第５のスイッチのドレインは前記第１のサブ画素に電気的に接続され、前記第６のスイッチのゲートは、前記第５のスイッチのゲートに電気的に接続され、前記第６のスイッチのソースは、前記第２組の検出信号線に電気的に接続され、前記第６のスイッチのドレインは、前記第２のサブ画素に電気的に接続される。

幾つかの実施例では、第２組の検出信号線は、第３の検出信号線を備える。
幾つかの実施例では、第１の画素は青色画素であり、第２の画素は赤色画素であり、第３の画素は緑色画素である。

本開示の実施例の他の一態様は、上述のいずれかの実施例に係る検出装置に基づく検出方法であって、第１の回路、第２の回路、及び第３の回路の導通状態を制御するように、第１のスイッチング信号線と第２のスイッチング信号線のレベル状態を制御するステップと、第１の回路が導通状態で第１組の検出信号を介して第１の画素を駆動して発光させ、第２の回路が導通状態で第１組の検出信号を介して第２の画素を駆動して発光させ、第３の回路が導通状態で第２組の検出信号を介して第３の画素を駆動して発光させるように、第１組の検出信号線と第２組の検出信号線のレベル状態を制御するステップと、を含む検出方法を提供する。

本開示の上述実施例では、第１のスイッチング信号線と第２のスイッチング信号線を共用することで、スイッチング信号線の数を効果的に減らし、検出回路が占めるスペースを低減し、狭額縁化製品の設計に有利である。

本開示の他の特徴及び利点は、添付の図面を参照して、本開示の例示的な実施例に関する以下の詳細な説明によって明らかになるであろう。

本明細書の一部を構成する図面は、本開示の実施例を説明し、本明細書と共に本開示の原理を説明する役割を果たす。
図面を参照し、以下の詳細な説明に基づいて、より明確に本開示を理解することができる。

本開示の幾つかの実施例に係る検出装置の概略構成図である。 本開示の別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の概略構成図である。 本開示の幾つかの実施例に係る検出方法のフローチャートである。 本開示の幾つかの実施例に係る検出装置の信号タイミング図である。 本開示の別の実施例に係る検出装置の概略構成図である。 本開示のさらに別の実施例に係る検出装置の信号タイミング図である。

なお、図面に示された各部分の寸法は、実際の比例関係に従って描かれていないことを理解されたい。また、同一又は類似の参照番号は、同一又は類似の部材を示す。

以下、図面を参照し、本開示の各種例示的な実施例について詳細に説明する。例示的な実施例に対する説明は、単に例示的なものであり、決して本開示及びその適用又は使用に対するいかなる限定とならない。本開示は多くの異なる形態で実施されてもよく、ここに記載の実施例に限定されない。これらの実施例は、本発明を徹底的、かつ完全に開示し、当業者に本開示の範囲を完全に伝えるために提供される。なお、特に明記しない限り、以下の実施例に記載されている部品とステップの相対的な配置、材料の組成、及び数値などは、単なる例示に過ぎず、本発明を限定するものではない。

本開示で使用される「第１の」、「第２の」及び類似の用語は、いかなる順序、数量、又は重要性も示さず、異なる部分を区別するために使用されるだけである。「含む」又は「包含」などの類似の用語は、その用語の前の要素がその用語の後に挙げられた要素を含むことを意味し、他の要素も含む可能性を排除するものではない。「上」、「下」、「左」、「右」などは、相対的な位置関係を示すためにのみ使用され、説明される対象の絶対位置が変化すると、その相対的な位置関係もそれに応じて変化する可能性がある。

本開示において、特定のデバイスが第１のデバイスと第２のデバイスとの間に位置すると説明された場合、当該特定のデバイスと第１のデバイス又は第２のデバイスとの間には、中間デバイスが存在してもよいし、しなくてもよい。特定のデバイスが他のデバイスに接続されると説明される場合、該特定のデバイスは、介在するデバイスなしで他のデバイスに直接接続されてもよく、介在するデバイスを有して他のデバイスに直接接続されなくてもよい。

本開示で使用される全ての用語（技術的用語又は科学的用語を含む）は、特に定義されない限り、本開示が属する技術分野の当業者によって理解されるものと同じ意味を有する。また、一般的な辞書などで定義されている用語は、関連する技術の文脈における意味と一致する意味を有すると解釈されるべきであり、本明細書で明確に定義されない限り、理想化された又は極端に形式的な意味で解釈されるべきではない。

関連分野の当業者に既存の技術、方法、及び装置については詳細に説明しないかもしれないが、適切な場合では、それらは本明細書の一部としてみなされるべきである。

図１は、本開示の幾つかの実施例に係る検出装置の概略構成図である。

図１に示すように、検出回路は、第１の回路１と、第２の回路２と、第３の回路３と、第１のスイッチング信号線ＳＷ１と、第２のスイッチング信号線ＳＷ２と、第１組の検出信号線Ｇ－ＥＴＤ１と、第２組の検出信号線Ｇ－ＥＴＤ２とを備える。

第１の回路１は、第１のスイッチング信号線ＳＷ１、第２のスイッチング信号線ＳＷ２、及び第１組の検出信号線Ｇ－ＥＴＤ１に電気的に接続され、第１のスイッチング信号及び第２のスイッチング信号の制御の下、第１組の検出信号を介して第１の画素Ｐ１を駆動して発光させるように配置される。例えば、第１のスイッチング信号及び第２のスイッチング信号の制御下で第１の回路１が導通状態にある場合、第１の回路１は、第１組の検出信号を介して第１の画素Ｐ１を駆動して発光させる。第２の回路２は、第１のスイッチング信号線ＳＷ１、第２のスイッチング信号線ＳＷ２、及び第１組の検出信号線Ｇ－ＥＴＤ１に電気的に接続され、第１のスイッチング信号及び第２のスイッチング信号の制御の下、第１組の検出信号を介して第２の画素Ｐ２を駆動して発光させるように配置される。例えば、第１のスイッチング信号及び第２のスイッチング信号の制御下で第２の回路２が導通状態にある場合、第２の回路２は、第１組の検出信号を介して第２の画素Ｐ２を駆動して発光させる。

第３の回路３は、第１のスイッチング信号線ＳＷ１に電気的に接続され、第２組の検出信号線Ｇ－ＥＴＤ２に電気的に接続され、第１のスイッチング信号の制御の下、第２組の検出信号を介して第３の画素Ｐ３を駆動して発光させるように配置される。例えば、第１のスイッチング信号の制御下で第３の回路３が導通状態にある場合、第３の回路３は、第２組の検出信号を介して第３の画素Ｐ３を駆動して発光させる。

なお、第１の画素Ｐ１、第２の画素Ｐ２及び第３の画素Ｐ３は、それぞれ異なる。幾つかの実施例では、第１の画素Ｐ１は青色画素であり、第２の画素は赤色画素であり、第３の画素は緑色画素である。もちろん、採用する色度空間に応じて、第１の画素Ｐ１、第２の画素Ｐ２、及び第３の画素Ｐ３を、それぞれ当該色度空間における異なる原色に設定してもよい。

本開示の上述実施例に係る検出装置は、第１のスイッチング信号線と第２のスイッチング信号線とを共用することで、スイッチング信号線の数を効果的に減らし、検出回路が占めるスベースを有効に低減し、狭額縁化製品の設計に有利である。

図２は本開示の別の実施例に係る検出装置の概略構成図である。図２が図１と異なる点は、図１に示す実施例では、第３の回路３が第１のスイッチング信号線ＳＷ１に電気的に接続され、図２に示す実施例では、第３の回路３が第２のスイッチング信号線ＳＷ２に電気的に接続されている点である。

図２に示すように、第３の回路３は、第２のスイッチング信号線ＳＷ２に電気的に接続され、第２組の検出信号線Ｇ－ＥＴＤ２に電気的に接続されている。これにより、第３の回路３は、第２のスイッチング信号による制御の下、第２組の検出信号を介して第３の画素Ｐ３を駆動して発光させる。

図３は本開示のさらに別の実施例に係る検出装置の概略構成図である。図３が図１と異なる点は、図３に示す実施例では、第１組の検出信号線Ｇ－ＥＴＤ１が第１の検出信号線ＥＴＤ１と第２の検出信号線ＥＴＤ２とを含む点である。第２組の検出信号線Ｇ－ＥＴＤ２は、第３の検出信号線ＥＴＤ３を含む。第１の検出信号線ＥＴＤ１及び第２の検出信号線ＥＴＤ２は、第１の回路１及び第２の回路２に電気的に接続され、第３の検出信号線ＥＴＤ３は、第３の回路３に電気的に接続される。

図３に示すように、第１の回路１と第２の回路２は、それぞれ第１のスイッチング信号線ＳＷ１、第２のスイッチング信号線ＳＷ２、第１の検出信号線ＥＴＤ１、及び第２の検出信号線ＥＴＤ２に電気的に接続されている。これにより、第１のスイッチング信号線ＳＷ１、第２のスイッチング信号線ＳＷ２、第１の検出信号線ＥＴＤ１、及び第２の検出信号線ＥＴＤ２の異なる状態の組み合わせを利用して、第１の回路１及び第２の回路２をそれぞれ制御し、さらに第１の画素Ｐ１及び第２の画素Ｐ２が発光するか否かをそれぞれ制御する。第３の回路３は、第１のスイッチング信号線ＳＷ１と第３の検出信号線ＥＴＤ３に電気的に接続されている。これにより、第１のスイッチング信号線ＳＷ１と第３の検出信号線ＥＴＤ３との異なる状態の組み合わせに応じて、第３の回路３を制御し、さらに第３の画素Ｐ３が発光するか否かを制御する。

図４は本開示のさらに別の実施例に係る検出装置の概略構成図である。図４が図３と異なる点は、図３に示す実施例では、第３の回路３は第１のスイッチング信号線ＳＷ１に電気的に接続され、図４に示す実施例では、第３の回路３は第２のスイッチング信号線ＳＷ２に電気的に接続されている点である。

図４に示すように、第３の回路３は、第２のスイッチング信号線ＳＷ２と第３の検出信号線ＥＴＤ３に電気的に接続されている。これにより、第２のスイッチング信号線ＳＷ２と第３の検出信号線ＥＴＤ３との異なる状態の組み合わせに応じて、第３の回路３を制御し、さらに第３の画素Ｐ３が発光するか否かを制御する。

図５は本開示のさらに別の実施例に係る検出装置の概略構成図である。

図５に示すように、第３の画素Ｐ３は、第１のサブ画素Ｐ３１と、第２のサブ画素Ｐ３２と、を有する。第１のサブ画素Ｐ３１と第２のサブ画素Ｐ３２の色は同じである。

また、図５に示す実施例では、第１の回路１は、第１のスイッチ１１と第２のスイッチ１２とを備える。

第１のスイッチ１１は、第１のスイッチング信号線ＳＷ１と第１の検出信号線ＥＴＤ１に電気的に接続され、第１のスイッチング信号の制御の下、第１の検出信号を介して第１の画素Ｐ１を駆動して発光させるように配置される。

第２のスイッチ１２は、第２のスイッチング信号線ＳＷ２と第２の検出信号線ＥＴＤ２に電気的に接続され、第２のスイッチング信号の制御の下、第２の検出信号を介して第１の画素Ｐ１を駆動して発光させるように配置される。

幾つかの実施例では、図５に示すように、第２の回路２は、第３のスイッチ２１と第４のスイッチ２２とを備える。

第３のスイッチ２１は、第１のスイッチング信号線ＳＷ１と第２の検出信号線ＥＴＤ２に電気的に接続され、第１のスイッチング信号の制御の下、第２の検出信号を介して第２の画素Ｐ２を駆動して発光させるように配置される。

第４のスイッチ２２は、第２のスイッチング信号線ＳＷ２と第１の検出信号線ＥＴＤ１に電気的に接続され、第２のスイッチング信号の制御の下、第１の検出信号を介して第２の画素Ｐ２を駆動して発光させるように配置される。

幾つかの実施例では、図５に示すように、第３の回路３は、第５のスイッチ３１と第６のスイッチ３２とを備える。

第５のスイッチ３１は、第１のスイッチング信号線ＳＷ１と第３の検出信号線ＥＴＤ３に電気的に接続され、第１のスイッチング信号の制御の下、第３の検出信号を介して第１のサブ画素Ｐ３１を駆動して発光させるように配置される。

第６のスイッチ３２は、第１のスイッチング信号線ＳＷ１及び第３の検出信号線ＥＴＤ３に電気的に接続され、第１のスイッチング信号の制御の下、第３の検出信号を介して第２のサブ画素Ｐ３２を駆動して発光させるように配置される。

幾つかの実施例では、第１のスイッチ１１、第２のスイッチ１２、第３のスイッチ２１、第４のスイッチ２２、第５のスイッチ３１、及び第６のスイッチ３２は、スイッチングトランジスタ、又はスイッチング信号に従ってスイッチング動作を実行できる他の回路もしくはデバイスである。

図６は本開示のさらに別の実施例に係る検出装置の概略構成図である。図６が図５と異なる点は、図５では、第５のスイッチ３１及び第６のスイッチ３２が第１のスイッチング信号線ＳＷ１に電気的に接続され、図６では、第５のスイッチ３１及び第６のスイッチ３２は、第２のスイッチング信号線ＳＷ２に電気的に接続されている点である。

図６に示すように、第５のスイッチ３１は、第２のスイッチング信号線ＳＷ２及び第３の検出信号線ＥＴＤ３に電気的に接続され、第２のスイッチング信号による制御の下、第３の検出信号を介して第１のサブ画素Ｐ３１を駆動して発光させるように配置される。第６のスイッチ３２は、第２のスイッチング信号線ＳＷ２及び第３の検出信号線ＥＴＤ３に電気的に接続され、第２のスイッチング信号の制御の下、第３の検出信号を介して第２のサブ画素Ｐ３２を駆動して発光させるように配置される。

図７は本開示のさらに別の実施例に係る検出装置の概略構成図である。図７が図５と異なる点は、図７に示す実施例では、第１のスイッチ１１がＰＭＯＳトランジスタＴＦＴ１、第２のスイッチ１２がＰＭＯＳトランジスタＴＦＴ２、第３のスイッチ２１がＰＭＯＳトランジスタＴＦＴ３、第４のスイッチ２２がＰＭＯＳトランジスタＴＦＴ４、第５のスイッチ３１がＰＭＯＳトランジスタＴＦＴ５、第６のスイッチ３２がＰＭＯＳトランジスタＴＦＴ６である点である。

図７に示すように、トランジスタＴＦＴ１のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、トランジスタＴＦＴ１のソースは第１の検出信号線ＥＴＤ１に電気的に接続され、トランジスタＴＦＴ１のドレインは第１の画素Ｐ１に電気的に接続される。トランジスタＴＦＴ２のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、トランジスタＴＦＴ２のソースは第２の検出信号線ＥＴＤ２に電気的に接続され、トランジスタＴＦＴ２のドレインは第１の画素Ｐ１に電気的に接続される。

トランジスタＴＦＴ３のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、トランジスタＴＦＴ３のソースは第２の検出信号線ＥＴＤ２に電気的に接続され、トランジスタＴＦＴ３のドレインは第２の画素Ｐ２に電気的に接続されている。トランジスタＴＦＴ４のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、トランジスタＴＦＴ４のソースは第１の検出信号線ＥＴＤ１に電気的に接続され、トランジスタＴＦＴ４のドレインは第２の画素Ｐ２に電気的に接続される。

トランジスタＴＦＴ５のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、トランジスタＴＦＴ５のソースは第３の検出信号線ＥＴＤ３に電気的に接続され、トランジスタＴＦＴ５のドレインは第１のサブ画素Ｐ３１に電気的に接続されている。

トランジスタＴＦＴ６のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、即ち、トランジスタＴＦＴ５のゲートに電気的に接続され、トランジスタＴＦＴ６のソースは第３の検出信号線ＥＴＤ３に電気的に接続され、トランジスタＴＦＴ６のドレインは第２のサブ画素Ｐ３２に電気的に接続される。

幾つかの実施例では、第１の画素Ｐ１は青色であり、第２の画素Ｐ２は赤色であり、第３の画素Ｐ３に含まれる第１のサブ画素Ｐ３１及び第２のサブ画素Ｐ３２はいずれも緑色である。

なお、第１の画素Ｐ１は、表示パネル全体の青色画素を表し、第２の画素Ｐ２は、表示パネル全体の赤色画素を表し、第３の画素Ｐ３は、表示パネル全体の緑色画素を表すことに留意されたい。

図７に示すように、第１のスイッチング信号線ＳＷ１から供給される第１のスイッチング信号がローレベル、第２のスイッチング信号線ＳＷ２から供給される第２のスイッチング信号がハイレベルである場合、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６がオンになり、トランジスタＴＦＴ２及びトランジスタＴＦＴ４がオフになる。このとき、トランジスタＴＦＴ１は第１の検出信号線ＥＴＤ１から供給される第１の検出信号に応じて第１の画素Ｐ１を駆動する。トランジスタＴＦＴ３は第２の検出信号線ＥＴＤ２から供給される第２の検出信号に応じて第２の画素Ｐ２を駆動する。トランジスタＴＦＴ５は第３の検出信号線ＥＴＤ３から供給される第３の検出信号に応じて第１のサブ画素Ｐ３１を駆動する。トランジスタＴＦＴ６は、第３の検出信号に応じて第２のサブ画素Ｐ３２を駆動する。

第１のスイッチング信号がハイレベル、第２のスイッチング信号がローレベルである場合、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６がオフになり、トランジスタＴＦＴ２及びトランジスタＴＦＴ４がオンになる。このとき、トランジスタＴＦＴ２は第２の検出信号線ＥＴＤ２から供給される第２の検出信号に応じて第１の画素Ｐ１を駆動し、トランジスタＴＦＴ４は第１の検出信号線ＥＴＤ１から供給される第１の検出信号に応じて第２の画素Ｐ２を駆動する。

図８は、本開示の幾つかの実施例に係る検出方法のフローチャートである。

ステップ８０１では、第１のスイッチング信号線と第２のスイッチング信号線のレベル状態を制御することで、第１の回路、第２の回路、及び第３の回路の導通状態を制御する。

ステップ８０２では、第１の回路が導通状態で第１組の検出信号を介して第１の画素を駆動して発光させ、第２の回路が導通状態で第１組の検出信号を介して第２の画素を駆動して発光させ、第３の回路が導通状態で第２組の検出信号を介して第３の画素を駆動して発光させるように、第１組の検出信号線と第２組の検出信号線のレベル状態を制御する。

図９は、本開示の幾つかの実施例に係る検出装置の信号タイミング図である。ここでは、第１の画素Ｐ１が青色（Ｂ）画素であり、第２の画素Ｐ２が赤色（Ｒ）画素であり、第１サブ画素Ｐ３１及び第２のサブ画素Ｐ３２が緑色（Ｇ）画素であるとする。

図９に示すように、第１期間Ｔ１では、第１のスイッチング信号はローレベルであり、第２のスイッチング信号はハイレベルである。図７に示す検出装置によれば、このとき、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５及びトランジスタＴＦＴ６がオンになり、トランジスタＴＦＴ２及びトランジスタＴＦＴ４がオフになる。第１期間Ｔ１では、第１の検出信号と第３の検出信号は共に第１のハイレベルであり、第２の検出信号はローレベルである。第１の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ１は第１のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。第３の検出信号も第１のハイレベルであるので、トランジスタＴＦＴ５は第１のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第１のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素も点灯する。このとき検出画面はシアン色を表示する。

第２期間Ｔ２では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はハイレベルのままであるため、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第２期間Ｔ２では、第１の検出信号はローレベルであり、第２の検出信号及び第３の検出信号はともに第１のハイレベルである。第２の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ３は第１のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。第３の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ５は第１のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第１のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素も点灯する。このとき検出画面は黄色を表示する。

第３期間Ｔ３では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はハイレベルのままであるため、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第３期間Ｔ３では、第１の検出信号及び第２の検出信号はローレベルであり、第３の検出信号は第１のハイレベルである。第３の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ５は第１のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第１のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素も点灯する。このとき検出画面は緑色を表示する。

第４期間Ｔ４では、第１のスイッチング信号はハイレベルになり、第２のスイッチング信号はローレベルになる。図７に示す検出装置によれば、このとき、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５及びトランジスタＴＦＴ６はオフになり、トランジスタＴＦＴ２及びトランジスタＴＦＴ４はオンになる。第４期間Ｔ４では、第１の検出信号は第２のハイレベルであり、第２の検出信号及び第３の検出信号はローレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ４は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。このとき検出画面は赤色を表示する。

なお、第１のハイレベルと第２のハイレベルのレベル値が異なるため、画素が点灯したときの輝度が異なることに留意されたい。

第５期間Ｔ５では、第１のスイッチング信号はハイレベルのままであり、第２のスイッチング信号はローレベルのままであるため、トランジスタＴＦＴ２及びトランジスタＴＦＴ４はオン状態のままである。第５期間Ｔ５では、第１の検出信号及び第３の検出信号はローレベルであり、第２の検出信号は第２のハイレベルである。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ２は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。このとき検出画面は青色を表示する。

第６期間Ｔ６では、第１のスイッチング信号はローレベルになり、第２のスイッチング信号はハイレベルになる。図７に示す検出装置によれば、このとき、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５及びトランジスタＴＦＴ６はオンになり、トランジスタＴＦＴ２及びトランジスタＴＦＴ４はオフになる。第６期間Ｔ６において、第１の検出信号及び第２の検出信号はローレベルであり、第３の検出信号は第２のハイレベルである。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素が点灯する。このとき検出画面は緑色を表示する。

第７期間Ｔ７では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はハイレベルのままであるため、トランジスタＴＦＴ１、トランジスタＴＦＴ３、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第７期間Ｔ７において、第１の検出信号、第２の検出信号、及び第３の検出信号は、全て第２のハイレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ１は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ３は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素が点灯する。このとき検出画面は白色を表示する。

このように、第１のスイッチング信号、第２のスイッチング信号、第１の検出信号、第２の検出信号、及び第３の検出信号のレベル値を制御することにより、検出画面を異なる色を表示することができる。

なお、図９に示す実施例では、各期間に先後順序はないことに留意されたい。必要に応じて第１のスイッチング信号、第２のスイッチング信号、第１の検出信号、第２の検出信号、及び第３の検出信号に対応するレベル値を設定することができる。

図１０は、本開示のさらに別の実施例に係る検出装置の概略構成図である。図１０が図６と異なる点は、図１０に示す実施例では、第１のスイッチ１１がＰＭＯＳトランジスタＴＦＴ１であり、第２のスイッチ１２がＰＭＯＳトランジスタＴＦＴ２であり、第３のスイッチ２１がＰＭＯＳトランジスタＴＦＴ３であり、第４のスイッチ２２がＰＭＯＳトランジスタＴＦＴ４であり、第５のスイッチ３１がＰＭＯＳトランジスタＴＦＴ５であり、第６のスイッチ３２がＰＭＯＳトランジスタＴＦＴ６であることである。幾つかの実施例では、第１の画素Ｐ１は青色であり、第２の画素Ｐ２は赤色であり、第３の画素Ｐ３に含まれる第１のサブ画素Ｐ３１及び第２のサブ画素Ｐ３２はいずれも緑色である。

図１０に示すように、トランジスタＴＦＴ１のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、トランジスタＴＦＴ１のソースは第１の検出信号線ＥＴＤ１に電気的に接続され、トランジスタＴＦＴ１のドレインは第１の画素Ｐ１に電気的に接続されている。トランジスタＴＦＴ２のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、トランジスタＴＦＴ２のソースは第２の検出信号線ＥＴＤ２に電気的に接続され、トランジスタＴＦＴ２のドレインは第１の画素Ｐ１に電気的に接続されている。

トランジスタＴＦＴ３のゲートは第１のスイッチング信号線ＳＷ１に電気的に接続され、トランジスタＴＦＴ３のソースは第２の検出信号線ＥＴＤ２に電気的に接続され、トランジスタＴＦＴ３のドレインは第２の画素Ｐ２に電気的に接続されている。トランジスタＴＦＴ４のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、トランジスタＴＦＴ４のソースは第１の検出信号線ＥＴＤ１に電気的に接続され、トランジスタＴＦＴ４のドレインは第２の画素Ｐ２に電気的に接続されている。

トランジスタＴＦＴ５のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、トランジスタＴＦＴ５のソースは第３の検出信号線ＥＴＤ３に電気的に接続され、トランジスタＴＦＴ５のドレインは第１のサブ画素Ｐ３１に電気的に接続される。

トランジスタＴＦＴ６のゲートは第２のスイッチング信号線ＳＷ２に電気的に接続され、即ち、トランジスタＴＦＴ５のゲートに電気的に接続され、トランジスタＴＦＴ６のソースは第３の検出信号線ＥＴＤ３に電気的に接続され、トランジスタＴＦＴ６のドレインは第２のサブ画素Ｐ３２に電気的に接続されている。

図１１は、本発明の別の実施例に係る検出装置の信号タイミング図である。ここでは、第１の画素Ｐ１が青色（Ｂ）画素であり、第２の画素Ｐ２が赤色（Ｒ）画素であり、第１のサブ画素Ｐ３１及び第２のサブ画素Ｐ３２が緑色（Ｇ）画素であるとする。

図１１に示すように、第１期間Ｔ１において、第１のスイッチング信号はローレベルであり、第２のスイッチング信号はハイレベルである。図１０に示す検出装置によれば、このとき、トランジスタＴＦＴ１とトランジスタＴＦＴ３がオンになり、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６がオフになる。第１期間Ｔ１では、第１の検出信号は第１のハイレベルであり、第２の検出信号及び第３の検出信号はいずれもローレベルである。第１の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ１は第１のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。このとき検出画面は青色を表示する。

第２期間Ｔ２では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はハイレベルのままであるため、トランジスタＴＦＴ１及びトランジスタＴＦＴ３はオン状態のままである。第２期間Ｔ２では、第１の検出信号及び第３の検出信号はいずれもローレベルであり、第２の検出信号が第１のハイレベルである。第２の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ３は第２の画素Ｐ２を第１のハイレベルで駆動し、その結果、赤色画素が点灯する。このとき検出画面は赤色を表示する。

第３期間Ｔ３では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はハイレベルのままであるため、トランジスタＴＦＴ１及びトランジスタＴＦＴ３はオン状態のままである。第３期間Ｔ３では、第１の検出信号及び第２の検出信号はいずれも第１のハイレベルであり、第３の検出信号はローレベルである。第１の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ１は第１のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。第２の検出信号が第１のハイレベルであるため、トランジスタＴＦＴ３は第２の画素Ｐ２を第１のハイレベルで駆動し、その結果、赤色画素が点灯する。このとき検出画面は紫色を表示する。

第４期間Ｔ４では、第１のスイッチング信号がハイレベルになり、第２のスイッチング信号がローレベルになる。図１０に示す検出装置によれば、このとき、トランジスタＴＦＴ１とトランジスタＴＦＴ３はオフになり、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオンになる。第４期間Ｔ４では、第１の検出信号は第２のハイレベルであり、第２の検出信号及び第３の検出信号はローレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ４は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。このとき検出画面は赤色を表示する。

第５期間Ｔ５では、第１のスイッチング信号はハイレベルのままであり、第２のスイッチング信号はローレベルのままであるため、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第５期間Ｔ５では、第１の検出信号及び第３の検出信号はローレベルであり、第２の検出信号は第２のハイレベルである。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ２は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。このとき検出画面は青色を表示する。

第６期間Ｔ６では、第１のスイッチング信号はハイレベルのままであり、第２のスイッチング信号はローレベルのままであるため、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第６期間Ｔ６では、第１の検出信号及び第２の検出信号はローレベルであり、第３の検出信号は第２のハイレベルである。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素が点灯する。このとき検出画面は緑色を表示する。

第７期間Ｔ７では、第１のスイッチング信号がローレベルになり、第２のスイッチング信号がハイレベルになり、図１０に示す検出装置から分かるように、このとき、トランジスタＴＦＴ１とトランジスタＴＦＴ３がオンになり、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５及びトランジスタＴＦＴ６がオフになる。第７期間Ｔ７において、第１の検出信号及び第２の検出信号はいずれも第２のハイレベルであり、第３の検出信号はローレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ１は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ３は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。このとき検出画面は紫色を表示する。

第８期間Ｔ８では、第１のスイッチング信号はローレベルのままであり、第２のスイッチング信号はローレベルになり、図１０に示す検出装置から分かるように、このとき、トランジスタＴＦＴ１、トランジスタＴＦＴ２、トランジスタＴＦＴ３、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６は、全てオン状態である。第８期間Ｔ８では、第１の検出信号、第２の検出信号、及び第３の検出信号は、いずれも第２のハイレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ１は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯し、トランジスタＴＦＴ４は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果、赤色画素が点灯する。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ２も第２のハイレベルで第１の画素Ｐ１を駆動し、トランジスタＴＦＴ３も第２のハイレベルで第２の画素Ｐ２を駆動する。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果緑色画素が点灯する。このとき検出画面は白色を表示する。

第９期間Ｔ９では、第１のスイッチング信号がハイレベルになり、第２のスイッチング信号はローレベルのままである。図１０に示す検出装置から分かるように、このとき、トランジスタＴＦＴ１とトランジスタＴＦＴ３はオフになり、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオンになる。第９期間Ｔ９では、第１の検出信号及び第３の検出信号は第２のハイレベルであり、第２の検出信号はローレベルである。第１の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ４は第２のハイレベルで第２の画素Ｐ２を駆動し、その結果赤色画素が点灯する。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素が点灯する。このとき検出画面は黄色を表示する。

第１０期間Ｔ１０では、第１のスイッチング信号はハイレベルのままであり、第２のスイッチング信号はローレベルのままであるため、トランジスタＴＦＴ２、トランジスタＴＦＴ４、トランジスタＴＦＴ５、及びトランジスタＴＦＴ６はオン状態のままである。第１０期間Ｔ１０において、第１の検出信号はローレベルであり、第２の検出信号及び第３の検出信号は第２のハイレベルである。第２の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ２は第２のハイレベルで第１の画素Ｐ１を駆動し、その結果、青色画素が点灯する。第３の検出信号が第２のハイレベルであるため、トランジスタＴＦＴ５は第２のハイレベルで第１のサブ画素Ｐ３１を駆動し、トランジスタＴＦＴ６は第２のハイレベルで第２のサブ画素Ｐ３２を駆動し、その結果、緑色画素が点灯する。このとき検出画面はシアン色を表示する。

このように、第１のスイッチング信号、第２のスイッチング信号、第１の検出信号、第２の検出信号、及び第３の検出信号のレベル値を制御することにより、検出画面に異なる色を表示させることができる。

なお、図１１に示す実施例では、各期間に先後順序はないことに留意されたい。必要に応じて第１のスイッチング信号、第２のスイッチング信号、第１の検出信号、第２の検出信号、及び第３の検出信号に対応するレベル値を設定することができる。

以上、本開示の各実施例について詳細に説明した。本開示の構想を不明瞭にすることを避けるために、本分野で周知される幾つかの細かい点について説明していない。当業者は、上述の説明から、ここに開示される技術案はどのように実施されるかを完全に理解することができる。

本開示の幾つかの特定の実施例について例を挙げて詳細に説明してきたが、当業者は、上述の例は単に説明するためのものであり、本開示の範囲を限定するためのものではないことを理解できる。当業者は、本開示の範囲と技術的思想の範疇内において、上述の実施例に対して、修正又は一部の技術的特徴に関する均等な置き換えを行うことができることを理解できる。本開示の範囲は、添付の特許請求の範囲によって規定される。

この出願は、中国出願番号が２０１８２０４１９３９２．９であり、出願日が２０１８年３月２７日である特許出願を基礎としており、その優先権を主張し、該中国出願の開示内容の全てが参照によって本出願に取り込まれる。

Claims (16)

1. 第１のスイッチング信号線、第２のスイッチング信号線、及び第１組の検出信号線に電気的に接続され、第１のスイッチング信号と第２のスイッチング信号の制御の下、第１組の検出信号を介して第１の画素を駆動して発光させるよう配置される第１の回路と、
   前記第１のスイッチング信号線、前記第２のスイッチング信号線、及び前記第１組の検出信号線に電気的に接続され、前記第１のスイッチング信号と前記第２のスイッチング信号の制御の下、前記第１組の検出信号を介して第２の画素を駆動して発光させるように配置される第２の回路と、
   前記第１のスイッチング信号線又は前記第２のスイッチング信号線に電気的に接続され、かつ、第２組の検出信号線に電気的に接続され、前記第１のスイッチング信号又は前記第２のスイッチング信号の制御の下、第２組の検出信号を介して第３の画素を駆動して発光させるように配置される第３の回路であって、前記第２組の検出信号は前記第３の回路のみを介して前記第３の画素に伝送される、第３の回路とを備える検出装置であって、
   そのうち、前記第１の画素、前記第２の画素及び前記第３の画素はそれぞれ異なる、
   検出装置。
2. 前記第１組の検出信号線は、第１の検出信号線と第２の検出信号線とを備える、
   請求項１に記載の検出装置。
3. 前記第１の回路は、
   前記第１のスイッチング信号線と前記第１の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、第１の検出信号を介して前記第１の画素を駆動して発光させるように配置される第１のスイッチと、
   前記第２のスイッチング信号線と前記第２の検出信号線に電気的に接続され、前記第２のスイッチング信号による制御の下、第２の検出信号を介して前記第１の画素を駆動して発光させるように配置される第２のスイッチとを備える、
   請求項２に記載の検出装置。
4. 前記第１のスイッチ及び前記第２のスイッチは、スイッチングトランジスタである、
   請求項３に記載の検出装置。
5. 前記第１のスイッチのゲートは、前記第１のスイッチング信号線に電気的に接続され、前記第１のスイッチのドレインは、前記第１の検出信号線に電気的に接続され、前記第１のスイッチのソースは、前記第１の画素に電気的に接続され、
   前記第２のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第２のスイッチのドレインは前記第２の検出信号線に電気的に接続され、前記第２のスイッチのソースは前記第１の画素に電気的に接続されている、
   請求項４に記載の検出装置。
6. 前記第２の回路は、
   前記第１のスイッチング信号線と前記第２の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、第２の検出信号を介して前記第２の画素を駆動して発光させるように配置される第３のスイッチと、
   前記第２のスイッチング信号線と前記第１の検出信号線に電気的に接続され、前記第２のスイッチング信号の制御の下、第１の検出信号を介して前記第２の画素を駆動して発光させるように配置される第４のスイッチ、とを備える、
   請求項２に記載の検出装置。
7. 前記第３のスイッチ及び前記第４のスイッチは、スイッチングトランジスタである、
   請求項６に記載の検出装置。
8. 前記第３のスイッチのゲートは前記第１のスイッチング信号線に電気的に接続され、前記第３のスイッチのソースは前記第２の検出信号線に電気的に接続され、前記第３のスイッチのドレインは前記第２の画素に電気的に接続され、
   前記第４のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第４のスイッチのソースは前記第１の検出信号線に電気的に接続され、前記第４のスイッチのドレインは前記第２の画素に電気的に接続される、
   請求項７に記載の検出装置。
9. 前記第３の画素は、第１のサブ画素及び第２のサブ画素を備える、
   請求項１に記載の検出装置。
10. 前記第３の回路は、
    前記第１のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、前記第２組の検出信号を介して前記第１のサブ画素を駆動して発光させるように配置される第５のスイッチと、
    前記第１のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第１のスイッチング信号の制御の下、前記第２組の検出信号を介して前記第２のサブ画素を駆動して発光させるように配置される第６のスイッチとを有する、
    請求項９に記載の検出装置。
11. 前記第５のスイッチ及び前記第６のスイッチは、スイッチングトランジスタである、
    請求項１０に記載の検出装置。
12. 前記第５のスイッチのゲートは前記第１のスイッチング信号線に電気的に接続され、前記第５のスイッチのソースは前記第２組の検出信号線に電気的に接続され、前記第５のスイッチのドレインは前記第１のサブ画素に電気的に接続され、
    前記第６のスイッチのゲートは、前記第５のスイッチのゲートに電気的に接続され、前記第６のスイッチのソースは、前記第２組の検出信号線に電気的に接続され、前記第６のスイッチのドレインは、前記第２のサブ画素に電気的に接続される、
    請求項１１に記載の検出装置。
13. 前記第３の回路は、
    前記第２のスイッチング信号線と前記第２組の検出信号線に電気的に接続され、前記第２のスイッチング信号による制御の下、前記第２組の検出信号を介して前記第１のサブ画素を駆動して発光させるように配置される第５のスイッチと、
    前記第２のスイッチング信号線と前記第２組の検出信号線とに電気的に接続され、前記第２のスイッチング信号による制御の下、前記第２組の検出信号を介して前記第２のサブ画素を駆動して発光させるように配置される第６のスイッチとを備える、
    請求項９に記載の検出装置。
14. 前記第５のスイッチ及び前記第６のスイッチは、スイッチングトランジスタである、
    請求項１３に記載の検出装置。
15. 前記第５のスイッチのゲートは前記第２のスイッチング信号線に電気的に接続され、前記第５のスイッチのソースは前記第２組の検出信号線に電気的に接続され、前記第５のスイッチのドレインは前記第１のサブ画素に電気的に接続され、
    前記第６のスイッチのゲートは、前記第５のスイッチのゲートに電気的に接続され、前記第６のスイッチのソースは、前記第２組の検出信号線に電気的に接続され、前記第６のスイッチのドレインは、前記第２のサブ画素に電気的に接続される、
    請求項１４に記載の検出装置。
16. 請求項１～１５のうちいずれか１項に記載の検出装置に基づく検出方法であって、
    前記第１の回路、前記第２の回路、及び前記第３の回路の導通状態を制御するように、前記第１のスイッチング信号線と前記第２のスイッチング信号線のレベル状態を制御するステップと、
    前記第１の回路が導通状態で前記第１組の検出信号を介して前記第１の画素を駆動して発光させ、前記第２の回路が導通状態で前記第１組の検出信号を介して前記第２の画素を駆動して発光させ、前記第３の回路が導通状態で前記第２組の検出信号を介して前記第３の画素を駆動して発光させるように、前記第１組の検出信号線と前記第２組の検出信号線のレベル状態を制御するステップと、を含む、
    検出方法。

Images