JP7240480B2 - エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路 - Google Patents

エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路 Download PDF

Info

Publication number
JP7240480B2
JP7240480B2 JP2021502818A JP2021502818A JP7240480B2 JP 7240480 B2 JP7240480 B2 JP 7240480B2 JP 2021502818 A JP2021502818 A JP 2021502818A JP 2021502818 A JP2021502818 A JP 2021502818A JP 7240480 B2 JP7240480 B2 JP 7240480B2
Authority
JP
Japan
Prior art keywords
gallium nitride
mode transistors
gate
depletion mode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021502818A
Other languages
English (en)
Other versions
JP7240480B6 (ja
JP2021531655A (ja
Inventor
スリラム、サプターリシ
ガオ、ジェニファー
フィッシャー、ジェレミー
シェパード、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2021531655A publication Critical patent/JP2021531655A/ja
Priority to JP2023032975A priority Critical patent/JP2023060151A/ja
Application granted granted Critical
Publication of JP7240480B2 publication Critical patent/JP7240480B2/ja
Publication of JP7240480B6 publication Critical patent/JP7240480B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、国防省により認められた契約書番号１１－Ｄ－５３０９の下で政府支援により行われた。政府は、本発明における一定の権利を有する。
本明細書において記載する発明の概念は、集積回路デバイスに関し、より詳細には、モノリシック・マイクロ波集積回路に関する。
パワー半導体デバイスは、大電流を伝達するため、高電圧をサポートするため及び／又は無線周波数などの高周波数で動作させるために広く使用されている。多様なパワー半導体デバイスが、例えば、パワー・スイッチング・デバイス及びパワー増幅器を含めて、本技術において知られている。多くのパワー半導体デバイスが、例えば、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ）を含めて、様々なタイプの電界効果トランジスタを使用して実装される。
最新のパワー半導体デバイスは、ワイド・バンドギャップ半導体材料から一般に製造される。例えば、パワーＨＥＭＴを、炭化ケイ素（ＳｉＣ）基板上に形成されたガリウムヒ素（ＧａＡｓ）に基づく材料系、又はより最近では、窒化ガリウム（ＧａＮ）に基づく材料系から製造することができる。パワー半導体デバイスを、単体デバイスとして、又はいわゆるモノリシック・マイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を形成するために共通基板上に形成される複数のデバイス（これは、トランジスタ及び抵抗器、インダクタ、キャパシタ、伝送線、等などの他の回路デバイスを含むことができる）として形成することができる。ＭＭＩＣは、特定の機能のために回路のすべてが単一の半導体チップへと集積される無線周波数信号及び／又はマイクロ波周波数信号で動作する集積回路を呼ぶ。実例のＭＭＩＣデバイスは、共通基板上にすべてが実装された関連するマッチング回路、フィード・ネットワーク、等を含むトランジスタ増幅器である。ＭＭＩＣトランジスタ増幅器は、並列に接続された複数のユニット・セルＨＥＭＴトランジスタを典型的には含む。
ＨＥＭＴ及びＭＯＳＦＥＴなどの電界効果トランジスタを、トランジスタがゼロのゲート－ソース電圧においてＯＮ状態であるか又はＯＦＦ状態であるかどうかに対応するデプレッション・モード型及びエンハンスメント・モード型へと分類することができる。エンハンスメント・モード・デバイスでは、デバイスは、ゼロ・ゲート－ソース電圧においてＯＦＦである、ところがデプレッション・モード・デバイスでは、デバイスは、ゼロ・ゲート－ソース電圧においてＯＮである。ＨＥＭＴは、典型的には、デプレッション・モード・デバイスとして実装され、そこではデバイスが、デバイスの障壁層とチャネル層との界面のところでの分極誘起電荷のためにゼロのゲート－ソース・バイアスで導電性である。
本発明の実施例にしたがって、ＭＭＩＣデバイスであって、モノリシック基板と、上記モノリシック基板上の窒化ガリウムに基づくチャネル層と、上記モノリシック基板とは反対側の上記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層とを含み、上記窒化ガリウムに基づく障壁層が、その最上面内にリセスを含む、ＭＭＩＣデバイスが提供される。第１のソース電極、第１のドレイン電極及び第１のゲート電極が、上記窒化ガリウムに基づくチャネル層とは反対側の上記窒化ガリウムに基づく障壁層上に設けられ、上記第１のゲート電極は、上記第１のゲート電極の底面が上記窒化ガリウムに基づく障壁層と直接接触する状態で上記第１のソース電極と上記第１のドレイン電極との間に位置する。第２のソース電極及び第２のドレイン電極もまた、上記窒化ガリウムに基づくチャネル層とは反対側の上記窒化ガリウムに基づく障壁層上に設けられる。ゲート絶縁層が、上記窒化ガリウムに基づく障壁層の上記リセス内にあり、第２のゲート電極が、上記窒化ガリウムに基づく障壁層とは反対側の上記ゲート絶縁層上にあり、上記第２のゲート電極が上記第２のソース電極と上記第２のドレイン電極との間に位置し、上記リセスの中へと延びる。上記第１のソース電極、上記第１のドレイン電極及び上記第１のゲート電極が、デプレッション・モード・トランジスタの電極を構成し、上記第２のソース電極、上記第２のドレイン電極及び上記第２のゲート電極が、エンハンスメント・モード・トランジスタの電極を構成する。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づくチャネル層を露出させるために上記窒化ガリウムに基づく障壁層を完全に貫通して延びる。上記リセスが、任意選択で上記窒化ガリウムに基づくチャネル層の最上面の中へとさらに延びることができる。
いくつかの実施例では、上記ＭＭＩＣデバイスが、上記窒化ガリウムに基づくチャネル層とは反対側の上記窒化ガリウムに基づく障壁層上に第３のソース電極と、第３のドレイン電極と、第３のゲート電極とをさらに含むことができ、上記第３のゲート電極は、上記第３のゲート電極の底面が上記障壁層と直接接触する状態で上記第３のソース電極と上記第３のドレイン電極との間に延びる。このような実施例では、上記デプレッション・モード・トランジスタが、第１のデプレッション・モード・トランジスタであってもよく、上記第３のソース電極、上記第３のドレイン電極及び上記第３のゲート電極が、第２のデプレッション・モード・トランジスタの電極であってもよい。
いくつかの実施例では、上記第２のソース電極と上記第２のゲート電極との間の第１の距離が、上記第２のドレイン電極と上記第２のゲート電極との間の第２の距離と実質的に同じであってもよい。いくつかの実施例では、上記第１のソース電極と上記第１のゲート電極との間の第３の距離が、上記第１のドレイン電極と上記第１のゲート電極との間の第４の距離よりも小さくてもよい。
いくつかの実施例では、上記ＭＭＩＣデバイスは、上記第１及び第２のソース電極、上記第１及び第２のドレイン電極、並びに上記第１及び第２のゲート電極の各々のための開口部を有する、上記窒化ガリウムに基づく障壁層上の絶縁層をさらに含むことができる。このような実施例では、上記絶縁層及び上記ゲート絶縁層が異なる材料から形成されてもよく、上記ゲート絶縁層が、上記絶縁層の少なくとも一部分の最上面に沿って及び上記第２のゲート電極のための上記絶縁層内の上記開口部の側壁に沿って延び得る。
いくつかの実施例では、上記ゲート絶縁層が酸化物層であってもよく、上記絶縁層が窒化物層であってもよい。
いくつかの実施例では、上記デプレッション・モード・トランジスタが、フィールド・プレートを含んでもよく、上記エンハンスメント・モード・トランジスタが、フィールド・プレートを含まない。
本発明のさらなる実施例にしたがって、半導体集積回路であって、基板と、上記基板の第１の領域上に形成された無線周波数（ＲＦ：ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）パワー増幅器であって、上記ＲＦパワー増幅器が、複数の窒化ガリウムに基づくデプレッション・モード・トランジスタを含む、ＲＦパワー増幅器と、上記基板の第２の領域上に形成されたデジタル回路であって、上記デジタル回路が、複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタを含む、デジタル回路とを含む、半導体集積回路が提供される。
いくつかの実施例では、上記デジタル回路が、複数の窒化ガリウムに基づくデプレッション・モード・トランジスタをさらに含むことができる。
いくつかの実施例では、上記半導体集積回路は、上記基板上の窒化ガリウムに基づくチャネル層と、上記基板とは反対側の上記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層であって、上記窒化ガリウムに基づく障壁層が、その最上面内に複数のリセスを含む、窒化ガリウムに基づく障壁層とをさらに含むことができる。上記基板の上記第１の領域内の上記窒化ガリウムに基づくデプレッション・モード・トランジスタのゲート電極が、上記窒化ガリウムに基づく障壁層と直接接触することができ、上記基板の上記第２の領域内の上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタのゲート電極が、上記窒化ガリウムに基づく障壁層内の上記それぞれのリセスの中へと延びることができる。
いくつかの実施例では、上記半導体集積回路は、上記窒化ガリウムに基づく障壁層と上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記それぞれのゲート電極との間の上記窒化ガリウムに基づく障壁層の上記リセス内にゲート絶縁層をさらに含むことができる。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づくチャネル層を露出させるために上記窒化ガリウムに基づく障壁層を完全に貫通して延びる。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づくチャネル層の最上面の中へとさらに延びる。
いくつかの実施例では、上記ゲート絶縁層が、酸化物層を含む。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づく障壁層の途中まで延びるだけであり、上記基板の上記第２の領域内の上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極が、上記窒化ガリウムに基づく障壁層のそれぞれの部分と直接接触する。
いくつかの実施例では、各々の窒化ガリウムに基づくエンハンスメント・モード・トランジスタが、ゲート電極、ソース電極及びドレイン電極を含み、各々の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極が、それ自体の対応するソース電極とドレイン電極との間で等距離である。
いくつかの実施例では、各々の窒化ガリウムに基づくデプレッション・モード・トランジスタが、ゲート電極、ソース電極及びドレイン電極を含み、各々の窒化ガリウムに基づくデプレッション・モード・トランジスタの上記ゲート電極が、それ自体の対応するドレイン電極までよりもそれ自体の対応するソース電極に近い。
いくつかの実施例では、上記半導体集積回路は、上記基板上の窒化ガリウムに基づくチャネル層と、上記基板とは反対側の上記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層とをさらに含むことができ、各々の窒化ガリウムに基づくエンハンスメント・モード・トランジスタが、ゲート電極、ソース電極及びドレイン電極を含み、上記窒化ガリウムに基づく障壁層が、各々の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ソース電極及び上記ドレイン電極の下を第１の導電型ドーパントでドープされ、上記窒化ガリウムに基づく障壁層が、各々の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極の下を第２の導電型ドーパントでドープされ、上記第１の導電型が上記第２の導電型とは反対である。
本発明のまたさらなる実施例にしたがって、半導体集積回路であって、モノリシック基板と、上記モノリシック基板の第１の領域上の第１の窒化ガリウムに基づくデプレッション・モード・トランジスタであって、上記第１の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第１のゲート幅及び第１のゲート長を有する、第１の窒化ガリウムに基づくデプレッション・モード・トランジスタと、上記モノリシック基板の第２の領域上の第２の窒化ガリウムに基づくデプレッション・モード・トランジスタであって、上記第２の窒化ガリウムに基づくデプレッション・モード・トランジスタが第２のゲート幅及び第２のゲート長を有する、第２の窒化ガリウムに基づくデプレッション・モード・トランジスタと、上記モノリシック基板の第２の領域上の窒化ガリウムに基づくエンハンスメント・モード・トランジスタであって、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタが第３のゲート幅及び第３のゲート長を有する、窒化ガリウムに基づくエンハンスメント・モード・トランジスタとを含む、半導体集積回路が提供される。
いくつかの実施例では、上記第１のゲート幅が、少なくとも１０倍だけ上記第２のゲート幅より大きい。
いくつかの実施例では、上記第１のゲート長が、上記第２のゲート長よりも短い。
いくつかの実施例では、上記第１のゲート幅が、少なくとも１０倍だけ上記第３のゲート幅より大きい。
いくつかの実施例では、上記第１のゲート長が、上記第３のゲート長よりも短い。
いくつかの実施例では、上記第２のゲート長が、上記第３のゲート長よりも長い
いくつかの実施例では、上記半導体集積回路は、上記モノリシック基板上の窒化ガリウムに基づくチャネル層と、上記モノリシック基板とは反対側の上記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層であって、上記窒化ガリウムに基づく障壁層の最上面がリセスを含む、窒化ガリウムに基づく障壁層とをさらに含むことができる。このような実施例では、上記第１の窒化ガリウムに基づくデプレッション・モード・トランジスタのゲート電極及び上記第２の窒化ガリウムに基づくデプレッション・モード・トランジスタのゲート電極が各々、上記窒化ガリウムに基づく障壁層と直接接触することができ、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタのゲート電極が、上記窒化ガリウムに基づく障壁層内の上記リセスの中へと延びる。
いくつかの実施例では、上記半導体集積回路は、上記窒化ガリウムに基づく障壁層と上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極との間の上記窒化ガリウムに基づく障壁層の上記リセス内にゲート絶縁層をさらに含むことができる。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づくチャネル層を露出させるために上記窒化ガリウムに基づく障壁層を完全に貫通して延びる。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づくチャネル層の最上面の中へとさらに延びる。
いくつかの実施例では、上記ゲート絶縁層が、酸化物層を含む。
いくつかの実施例では、上記リセスが、上記窒化ガリウムに基づく障壁層の途中まで延びるだけであり、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極が、上記リセスの側壁及び底面と直接接触する。
いくつかの実施例では、上記半導体集積回路は、上記モノリシック半導体基板上の窒化ガリウムに基づくチャネル層と、上記モノリシック半導体基板とは反対側の上記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層とをさらに含むことができる。このような実施例では、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタは、ゲート電極、ソース電極及びドレイン電極を含むことができ、上記窒化ガリウムに基づく障壁層が、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ソース電極及び上記ドレイン電極の下を第１の導電型ドーパントでドープされることがあり、上記窒化ガリウムに基づく障壁層が、上記窒化ガリウムに基づくエンハンスメント・モード・トランジスタの上記ゲート電極の下を第２の導電型ドーパントでドープされることがあり、上記第１の導電型が上記第２の導電型とは反対である。
本発明の追加の実施例にしたがって、窒化ガリウムに基づくモノリシック・マイクロ波集積回路デバイスを製造する方法が提供され、上記方法では、窒化ガリウムに基づくチャネル層が基板上に形成される。窒化ガリウムに基づく障壁層が、上記基板とは反対側の上記窒化ガリウムに基づくチャネル層上に形成される。絶縁層が、上記窒化ガリウムに基づく障壁層上に形成され、上記絶縁層が上記窒化ガリウムに基づく障壁層を露出させる複数の第１のゲート電極開口部と、上記窒化ガリウムに基づく障壁層を露出させる複数の第２のゲート電極開口部と、上記窒化ガリウムに基づく障壁層を露出させる複数のソース／ドレイン電極開口部とを含む。リセスが、上記第１のゲート電極開口部により露出される上記窒化ガリウムに基づく障壁層のそれぞれの部分内に形成される。ゲート絶縁層が、上記第１のゲート電極開口部内に形成され、上記ゲート絶縁層が上記それぞれのリセスの側壁及び底面を覆う。複数の第１のソース電極、複数の第２のソース電極、複数の第１のドレイン電極及び複数の第２のドレイン電極が、上記絶縁層の上記ソース／ドレイン電極開口部内に形成され、上記第１のソース電極、上記第２のソース電極、上記第１のドレイン電極及び上記第２のドレイン電極が上記窒化ガリウムに基づく障壁層の最上面と直接接触する。第１のゲート電極が、上記ゲート絶縁層上の上記第１のゲート電極開口部内に形成され、各々の第１のゲート電極が上記リセスのうちのそれぞれ１つの中へと延びる。第２のゲート電極が、上記絶縁層の第２のゲート電極開口部内に形成され、上記第２のゲート電極が上記窒化ガリウムに基づく障壁層の最上面と直接接触する。第１のソース電極、第１のドレイン電極及び第１のゲート電極の各々の組がエンハンスメント・モード・トランジスタの電極を構成し、第２のソース電極、第２のドレイン電極及び第２のゲート電極の各々の組がデプレッション・モード・トランジスタの電極を構成する。
外部制御回路から供給されるデジタル制御信号を使用して制御される従来の窒化ガリウムに基づくパワー半導体デバイスの概略平面図である。 デプレッション・モード・トランジスタ及びエンハンスメント・モード・トランジスタの両者を含む、本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスの３つの領域の概略断面図である。 図２Ａに図示された３つの断面領域のうちの１つに対応する概略平面図である。 図２Ａに図示された３つの断面領域のうちの１つに対応する概略平面図である。 図２Ａに図示された３つの断面領域のうちの１つに対応する概略平面図である。 本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスにおいて使用されることがある代替のエンハンスメント・モード・トランジスタ・デザインの断面図である。 本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスにおいて使用されることがあるもう１つの代替のエンハンスメント・モード・トランジスタ・デザインの断面図である。 本発明の様々な実施例による窒化ガリウムに基づくＭＭＩＣデバイスの概略平面図である。 本発明の様々な実施例による窒化ガリウムに基づくＭＭＩＣデバイスの概略平面図である。 本発明の様々な実施例による窒化ガリウムに基づくＭＭＩＣデバイスの概略平面図である。 本発明のある種の実施例による窒化ガリウムに基づくＭＭＩＣデバイスを製造する方法を記述するフロー・チャートである。
窒化ガリウムに基づくＨＥＭＴデバイスなどの窒化ガリウムに基づくパワー半導体デバイスは、無線通信システム、レーダ及び様々な他のワイヤレス用途において使用される高出力増幅器などの高出力ＲＦ用途に対して非常に将来有望な候補である。本明細書において使用されるように、「窒化ガリウムに基づく」という用語は、窒化ガリウム並びに窒化アルミニウム・ガリウム（ＡｌＧａＮ）及び窒化アルミニウム・インジウム・ガリウム（ＡｌＩｎＧａＮ）などの三元系及び四元系化合物を含め、少なくともガリウムと窒素とを含むこれらの半導電性化合物を呼ぶ。窒化ガリウムに基づくパワー半導体デバイスが、例えば、インピーダンス・マッチング・ネットワークなどの他の回路とつなげられる単体デバイス、又はＭＭＩＣデバイス（例えば、組込み型インピーダンス・マッチング・ネットワークを有する多段ＨＥＭＴ増幅器）の両者として開発されてきている。多くの用途では、窒化ガリウムに基づくパワー半導体デバイスは、制御信号によって制御される。典型的には、市販されているデジタル回路が、窒化ガリウムに基づくパワー半導体デバイスに供給される制御信号を発生するために使用される。これらのデジタル回路は、１つ又は複数の追加の半導体チップを備えることができ、典型的にはシリコンに基づく半導体デバイスである。
図１は、デジタル制御信号を使用して制御される従来の窒化ガリウムに基づくパワー半導体デバイスの概略平面図である。図１に示されたような、窒化ガリウムに基づく集積回路チップ１０が提供される。窒化ガリウムに基づく集積回路チップ１０は、例えば、基板上に形成された複数の窒化ガリウムに基づくエピタキシャル層を有する炭化ケイ素半導体基板などの母材基板１２を含むことができる。例えば、ＲＦ入力パッド１４、ＲＦ出力パッド１６、バイアス信号パッド１８及び制御信号パッド２０を含め、様々な入力／出力パッドを基板１２上に形成することができる。制御回路集積回路チップ３０もまた提供することができる。制御回路集積回路チップ３０を、例えば、シリコン基板を含むことができる第２の半導体基板３２上に実装することができる。例えば、バイアス信号パッド３４、制御信号入力パッド３６及び制御信号出力パッド３８を含め、様々な入力／出力パッドを、制御回路集積回路チップ３０の基板３２の上に形成することができる。図１は単一の制御回路集積回路チップ３０を図示するが、特に、既製のデジタル回路が制御回路を形成するために使用される場合には、複数の別々の制御回路集積回路チップ３０が、必要な制御信号を発生するために必要とされ得ることが認識されるだろう。
（図１の実例などの）いくつかのケースでは、窒化ガリウムに基づく集積回路チップ１０及び制御回路集積回路チップ３０を、シングル・パッケージ内にマウントすることができる。図１に示したように、このような実施例では、制御回路集積回路チップ３０に含まれる様々な出力パッド３８を窒化ガリウムに基づく集積回路チップ１０に含まれる入力パッド２０に接続する複数のボンド・ワイア又は他の相互接続部４０を設けることができる。他のケースでは、２つの集積回路チップ１０、３０を、別々にパッケージングすることができ、例えば、プリント回路基板上の制御線及び／又はボンド・ワイアを介して相互接続することができる。いずれのケースでも、２つの集積回路チップ１０、３０を相互接続することは、著しい付加的な複雑性及び製造プロセスの費用を追加しがちであり、デバイスの性能を低下させることがある。
本発明の実施例にしたがって、ＲＦ回路、及びＲＦ回路の動作を制御するデジタル制御信号を発生するために使用される制御回路の両者が単一のモノリシック基板上に形成される、窒化ガリウムに基づくＭＭＩＣデバイスが提供される。典型的には、窒化ガリウムに基づくＲＦ回路は、デプレッション・モード（ノーマリ・オン）トランジスタを使用して形成される。しかしながら、デプレッション・モード・トランジスタをもっぱら使用して形成されるデジタル制御回路は、設計することがさらに困難であり、実装するために著しく大きなチップ面積を必要とし、エンハンスメント・モード・トランジスタとデプレッション・モード・トランジスタとの組み合わせを使用して実装されるデジタル制御回路、又はエンハンスメント・モード・トランジスタをもっぱら使用して実装されるデジタル制御回路と比較したときにより多くの電力を使用する。結果として、デジタル制御回路は、従来の窒化ガリウムに基づくＲＦ ＭＭＩＣデバイスへは集積されていない。
本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスを、同じ機能を与える従来の多チップ回路と比較してより小さく、より安価に、より複雑性を少なくすることができる。その上、デジタル制御回路を窒化ガリウムに基づくＭＭＩＣへと集積することにより、高温性能の改善及びより高速な動作速度を含め、様々な性能の利点を実現することができる。その上、本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスを、現在利用可能なツール及び製造技術を使用して製造することができる。
いくつかの実施例では、例えば、炭化ケイ素基板などの基板上に形成された窒化ガリウムに基づくエピタキシャル構造を含む窒化ガリウムに基づくＭＭＩＣデバイスが提供される。窒化ガリウムに基づくエピタキシャル構造は、例えば、窒化ガリウムに基づくチャネル層、及び基板とは反対側の窒化ガリウムに基づくチャネル層上に形成された窒化ガリウムに基づく障壁層を含むことができる。例えば、バッファ層、歪バランシング（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ）層、遷移層、等などの、追加のエピタキシャル層を、窒化ガリウムに基づくチャネル層又は窒化ガリウムに基づく障壁層のいずれかの一部として含むことができる。複数のデプレッション・モード・トランジスタを、窒化ガリウムに基づくエピタキシャル構造の上に及び中に形成することができる。これらのデプレッション・モード・トランジスタは、ゲート電極、ソース電極及びドレイン電極を含むことができる。これらの電極を、窒化ガリウムに基づくチャネル層とは反対側の窒化ガリウムに基づく障壁層上に形成することができ、窒化ガリウムに基づく障壁層と直接接触させることができる。
加えて、複数のエンハンスメント・モード・トランジスタを、窒化ガリウムに基づくエピタキシャル構造の上に及び中に形成することができる。エンハンスメント・モード・トランジスタは、同様にゲート電極、ソース電極及びドレイン電極を含むことができる。ソース電極及びドレイン電極を、窒化ガリウムに基づく障壁層上に形成することができ、窒化ガリウムに基づく障壁層と直接接触させることができる。ソース電極とドレイン電極との間にある窒化ガリウムに基づく障壁層の一部分を、エッチングして除去することができて、チャネル層を露出させる開口部を障壁層に形成することができる。例えば、酸化物層（例えば、ＳｉＯ２）などのゲート絶縁層を、開口部内に形成することができ、ゲート電極を、窒化ガリウムに基づくチャネル層及び窒化ガリウムに基づく障壁層とは反対側のゲート絶縁層上に形成することができる。
他の実施例では、エンハンスメント・モード・トランジスタは、ソース電極とドレイン電極との間にある窒化ガリウムに基づく障壁層の一部分が部分的にしかエッチングで除去されないことがあり、その結果、窒化ガリウムに基づく障壁層内に形成した開口部が窒化ガリウムに基づくチャネル層を露出させないという異なるデザインを有することがある。ゲート電極が、窒化ガリウムに基づく障壁層の開口部内に形成される。
いくつかの実施例では、デプレッション・モード・トランジスタは、窒化ガリウムに基づくＨＥＭＴ ＲＦ増幅器のトランジスタなどの、無線周波数（「ＲＦ」）信号で動作するように構成された「ＲＦ」デプレッション・モード・トランジスタを含むことができる。いくつかの実施例では、デプレッション・モード・トランジスタは、加えて、デジタル制御回路の一部である「デジタル」デプレッション・モード・トランジスタを含むことができる。デジタル・デプレッション・モード・トランジスタ及びＲＦデプレッション・モード・トランジスタのサイズ及びレイアウトは、異なることがある。エンハンスメント・モード・トランジスタを、デジタル制御回路の一部である「デジタル」エンハンスメント・モード・トランジスタとすることができる。
本発明の実施例を、図２Ａ～図６を参照してここでより詳細に説明する。
図２Ａは、デプレッション・モード・トランジスタ及びエンハンスメント・モード・トランジスタの両者を含む本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスの３つの領域の概略断面図である。図２Ｂ～図２Ｄは、図２Ａに図示した３つの断面領域に対応する概略平面図である。
図２Ａ～図２Ｄを参照して、窒化ガリウムに基づくＭＭＩＣデバイス１００が３つの異なるタイプのトランジスタ、すなわち、ＲＦデプレッション・モード・トランジスタ２００、デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００を含むことを知ることができる。図２Ａは図面を単純化するために各々のトランジスタ２００、３００、４００の単一の事例を図示するに過ぎないが、典型的には、窒化ガリウムに基づくＭＭＩＣデバイス１００は、多数の各々のタイプのトランジスタ２００、３００、４００を含むだろうことが認識されるだろう。デジタル・デプレッション・モード・トランジスタ３００を、いくつかの実施例では省略することができることもまた認識されるだろう。
図２Ａに示したように、ＲＦデプレッション・モード・トランジスタ２００、デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００を、例えば、炭化ケイ素半導体基板１１０などのモノリシック基板１１０上にすべて形成することができる。例えば、基板１１０は、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ基板を含むことができる。炭化ケイ素は、窒化ガリウムに基づくデバイスにとって非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）がマッチングするよりも窒化ガリウムに基づく材料とのはるかに近い結晶格子マッチングを有する。炭化ケイ素のより近い格子マッチングは、サファイア上で一般に利用可能な窒化ガリウムに基づく材料よりも高い品質の窒化ガリウムに基づく材料をもたらすことができる。炭化ケイ素はまた、非常に高い熱伝導率を有し、そのため炭化ケイ素上の窒化ガリウムに基づくデバイスの全出力パワーは、典型的には、サファイア上に形成した同じデバイスのケースにおけるように基板の熱放散によっては制限されない。また、半絶縁性炭化ケイ素基板の有効性が、デバイス分離及び寄生容量の減少を提供することができる。炭化ケイ素を基板材料として使用することができるとはいえ、本発明の実施例は、サファイア、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ、等などのいずれかの適切な基板を利用することができる。
図２Ａに示したように、窒化ガリウムに基づくエピタキシャル構造１２０が、基板１１０の上に形成される。窒化ガリウムに基づくエピタキシャル構造１２０は、第１のグループの１つ又は複数の窒化ガリウムに基づく層１３０を含むことができる。第１のグループの窒化ガリウムに基づく層１３０は、ＡｌｘＧａ１－ｘＮ、ただし０≦ｘ＜１、などの窒化ガリウムに基づくチャネル層を含むことができる。本発明のある種の実施例では、窒化ガリウムに基づくチャネル層は、式ＡｌｘＧａ１－ｘＮ、ただしｘ＝０、を有することができ、チャネル層が窒化ガリウム層であることを示している。しかしながら、他の実施例では、窒化ガリウムに基づくチャネル層はまた、ＩｎＧａＮ、ＡｌＩｎＧａＮ、等などの異なる窒化ガリウムに基づく層であってもよいことが認識されるであろう。実例の実施例では、窒化ガリウムに基づくチャネル層は、アンドープであってもよい又は意図せずにドープされてもよく、約２０Åよりも大きな厚さまで成長されることがある。窒化ガリウムに基づくチャネル層はまた、超格子などの多層構造であってもよく、ＧａＮ、ＡｌＧａＮ、等の組み合わせを含むことができる。いくつかの実施例では、第１のグループの窒化ガリウムに基づく層１３０は、窒化ガリウムに基づくチャネル層、並びに例えば、バッファ層、核形成層、遷移層及び／又は歪バランシング層などの１つ又は複数の追加の層を含むことができる。例えば、窒化アルミニウム・バッファ層を、炭化ケイ素基板とデバイスの残りのものとの間で適切な結晶構造遷移を行うために含むことができる。本明細書では、第１のグループの窒化ガリウムに基づく層１３０を、窒化ガリウムに基づく層が窒化ガリウムに基づくチャネル層だけを含むのであるか又は追加の層もまた含むか否かに拘わらず窒化ガリウムに基づくチャネル層１３０と呼ぶだろう。
窒化ガリウムに基づくエピタキシャル構造１２０は、第２のグループの１つ又は複数の窒化ガリウムに基づく層１４０をさらに含むことができる。第２のグループの窒化ガリウムに基づく層１４０は、窒化ガリウムに基づく障壁層を含むことができ、また、遷移層及び／又は歪バランシング層を含むことができる。本明細書では、第２のグループの窒化ガリウムに基づく層が窒化ガリウムに基づく障壁層だけを含むか又は追加の層もまた含むか否かに拘わらず、第２のグループの窒化ガリウムに基づく層は、窒化ガリウムに基づく障壁層１４０と呼ばれるであろう。窒化ガリウムに基づくチャネル層１３０の上側表面と接触する窒化ガリウムに基づく障壁層１４０の下側部分のバンドギャップは、窒化ガリウムに基づくチャネル層１３０の最上層のバンドギャップを超えることがある。加えて、窒化ガリウムに基づくチャネル層１３０は、窒化ガリウムに基づく障壁層１４０よりも大きな電子親和力を有することがある。窒化ガリウムに基づくチャネル層１３０の伝導帯端のエネルギーは、窒化ガリウムに基づくチャネル層１３０と窒化ガリウムに基づく障壁層１４０との間の界面のところでの窒化ガリウムに基づく障壁層１４０の伝導帯端のエネルギーよりも小さい。
ある種の実施例では、窒化ガリウムに基づく障壁層１４０は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ若しくはＡｌＩｎＧａＮ、又はこれらの層の組み合わせであり、約０．１ｎｍと約３０ｎｍとの間の厚さをともなう。本発明のいくつかの実施例では、窒化ガリウムに基づく障壁層１４０は、ＡｌｘＧａ１－ｘＮ、ただし０＜ｘ＜１、である。特定の実施例では、アルミニウム濃度は、約２５％である。しかしながら、本発明の他の実施例では、窒化ガリウムに基づく障壁層１４０は、約５％と約１００％との間のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の具体的な実施例では、アルミニウム濃度は約１０％よりも大きい。いくつかの実施例では、窒化ガリウムに基づく障壁層１４０を、アンドープとすることができる又は約１０１９ｃｍ－３未満の濃度にｎ型ドーパントでドープすることができる。窒化ガリウムに基づく障壁層１４０を、十分に厚くすることができ、窒化ガリウムに基づくチャネル層１３０と窒化ガリウムに基づく障壁層１４０との間の界面のところに意味のあるキャリア濃度を誘起するために十分に高いアルミニウム濃度を有することがある。実例の実施例では、窒化ガリウムに基づくチャネル層１３０の最上部部分は、窒化ガリウムを含むことができ、一方で窒化ガリウムに基づく障壁層１４０の最下部部分は、窒化アルミニウム・ガリウムを含むことができる。
図２Ａにさらに示されるように、基板１１０は、第１の領域１１２及び第２の領域１１４を含むことができる。ＲＦデプレッション・モード・トランジスタ２００を、基板１１０の第１の領域１１２内に形成することができ、デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００を、基板１１０の第２の領域１１４内に形成することができる。
ここで図２Ａ及び図２Ｂを参照して、各々のＲＦデプレッション・モード・トランジスタ２００は、ゲート電極２１０、ソース電極２２０及びドレイン電極２３０を含む。ゲート電極２１０は、ソース電極２２０とドレイン電極２３０との間に平行に延びる比較的狭いゲート・フィンガ２１０を含むことができる。トランジスタの「ゲート幅」は、ゲート・フィンガ２１０が関係するソース電極２２０とドレイン電極２３０との間に延びる又はこれらと「重なる」距離を呼ぶ。図２Ｂに示したように、ＲＦデプレッション・モード・トランジスタ２００のゲート幅を、比較的大きくすることができる。描かれた実施例では、ＲＦデプレッション・モード・トランジスタのゲート・フィンガ２１０の幅は、約５００ミクロンである。
図２Ａにさらに示されるように、ソース／ドレイン領域１４２を、それぞれのソース電極及びドレイン電極２２０、２３０の下の窒化ガリウムに基づく障壁層１４０内に形成することができる。ソース／ドレイン領域１４２は、示したように、窒化ガリウムに基づくチャネル層１３０の中へと延びることがある。ソース／ドレイン領域１４２を、窒化ガリウムに基づく障壁層１４０のドープした（又はより高濃度にドープした）領域とすることができる。ソース／ドレイン領域１４２を、例えば、イオン注入により形成することができる。ソース／ドレイン領域１４２は、任意の適したドーピング濃度を有することができる。実例の実施例では、ソース／ドレイン領域１４２は、約１×１０２０から１×１０２１ｃｍ３－ までのドーピング濃度を有することができる。他の実施例では、ソース／ドレイン領域１４２は、窒化ガリウムに基づく障壁層１４０を完全に貫通するというよりは途中までしか延びないことがある。さらに他の実施例では、ソース電極及びドレイン電極２２０、２３０が窒化ガリウムに基づく障壁層１４０上に直接形成されるように、ソース／ドレイン領域１４２を省略することができる。下記により詳細に論じられるデジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００は、ソース／ドレイン領域１４２を省略することを含め、ソース／ドレイン領域１４２に関して上に論じた構成のうちのいずれかを有することができる。
図には示さなかったが、複数のＲＦデプレッション・モード・トランジスタ２００を、基板１１０の第１の領域１１２内に設けることができることが理解されるだろう。これらのＲＦデプレッション・モード・トランジスタ２００は、互いに並列に電気的に接続される複数のユニット・セル・トランジスタを含むことができる。各々のユニット・セル・トランジスタ２００は、１つ又は複数の隣接するユニット・セル・トランジスタ２００とソース電極２２０及び／又はドレイン電極２３０を共有することができる。
絶縁層１５０が、窒化ガリウムに基づく障壁層１４０の最上面の上に形成される。絶縁層１５０は、例えば、窒化シリコン層などの窒化物層を含むことができる。絶縁層１５０は、いくつかの実施例ではパッシベーション層として働くことができる。絶縁層１５０は、窒化ガリウムに基づく障壁層１４０からのゲート電極２１０の上側部分から横方向に延びるウィング２１２を追加で（又は代わりに）絶縁することができる。開口部が、それぞれのゲート電極、ソース電極及びドレイン電極２１０、２２０、２３０用に絶縁層１５０内に設けられる。これらの開口部は、ゲート電極、ソース電極及びドレイン電極２１０、２２０、２３０が窒化ガリウムに基づく障壁層１４０の最上面と直接接触できるように、窒化ガリウムに基づく障壁層１４０を露出させる。
デプレッション・モード・トランジスタ２００は、ＨＥＭＴトランジスタを含むことができる。窒化ガリウムに基づく障壁層１４０と窒化ガリウムに基づくチャネル層１３０との間のバンドギャップの違い及び窒化ガリウムに基づく障壁層１４０と窒化ガリウムに基づくチャネル層１３０との間の界面におけるピエゾ電気効果のために、２次元電子ガス（２ＤＥＧ）が、窒化ガリウムに基づくチャネル層１３０と窒化ガリウムに基づく障壁層１４０との間の接合部のところの窒化ガリウムに基づくチャネル層１３０内に誘起される。２ＤＥＧは、それぞれソース電極２２０及びドレイン電極２３０の下であるデプレッション・モード・トランジスタ２００のソース領域とドレイン領域との間の導電を可能にする高い導電性層として作用する。ソース電極２２０及びドレイン電極２３０は、障壁層１４０と直接接触することができる。ゲート・フィンガ２１０もまた、窒化ガリウムに基づく障壁層１４０と直接接触することができ、ソース電極２２０とドレイン電極２３０との間に位置する。ゲート・フィンガ２１０及びソース電極２２０とドレイン電極２３０とがすべて、同じ「長さ」（すなわち、電極がＸ方向に延びる距離）を有するように図２Ａには示されるとはいえ、実際には、図２Ｂに見られるように、ゲート・フィンガ２１０はソース電極２２０とドレイン電極２３０との長さよりも実質的に短い長さを有することが認識されるであろう。ソース電極２２０とドレイン電極２３０とは、必ずしも同じ長さを有する必要がないこともまた認識されるであろう。
ゲート・フィンガ２１０は、いくつかの実施例では金属ゲート・フィンガを含むことができる。ゲート・フィンガ２１０を形成するために使用する特定の材料を、例えば、窒化ガリウムに基づく障壁層１４０の組成に基づいて選択することができる。実例の実施例では、ゲート・フィンガ２１０は、Ｎｉ、Ｐｔ及びＡｕのうちの１つ又は複数を含むことができる。ソース電極２２０とドレイン電極２３０とは、Ｔｉ、Ｎｉ及びＰｔなどの１つ又は複数の金属を含むことができる。実例の実施例では、ソース電極２２０とドレイン電極２３０とは、Ｔｉ／Ｓｉ／Ｎｉ／Ｐｔ積層体を含むことができる。ソース電極２２０とドレイン電極２３０とは、窒化ガリウムに基づく障壁層１４０へのオーミック・コンタクトを形成することができる。ゲート電極２１０を、図２Ｂに示されているように、ドレイン電極２３０までよりもソース電極２２０により近づけることができる。
図２Ａ及び図２Ｂにさらに示されるように、スペーサ層２４０を、ゲート電極２１０の最上部に及び絶縁層１５０の最上部部分に形成することができる。フィールド・プレート２５０を、スペーサ層２４０の最上部に形成することができる。フィールド・プレート２５０は、ゲート電極２１０の一部分及びゲート電極２１０とドレイン電極２３０との間にある半導体構造１２０の一部分の両者と縦方向に重なることがある。フィールド・プレート２５０は、ゲート電極２１０及びフィールド・プレート２５０が縦方向に重なる半導体構造１２０の一部分の両者から電気的に絶縁される。フィールド・プレート２５０を、図には示されていない電気的接続部を介してソース電極２２０に接続することができる。フィールド・プレート２５０は、デバイスの絶縁破壊電圧、利得、及び最大動作周波数を向上させるためにトランジスタ２００のドレイン側の電場を再分布させる導電性プレートである。
図２Ａ及び図２Ｃは、デジタル・デプレッション・モード・トランジスタ３００のデザインを図示する。デジタル・デプレッション・モード・トランジスタ３００は、ＲＦデプレッション・モード・トランジスタ２００と類似の層及び領域を有することができるが、様々な領域のサイズは、まったく異なることがある。図２Ａ及び図２Ｃに示したように、デジタル・デプレッション・モード・トランジスタ３００は、基板１１０上に形成された窒化ガリウムに基づくチャネル層１３０、及び基板１１０とは反対側の窒化ガリウムに基づくチャネル層１３０上にある窒化ガリウムに基づく障壁層１４０を含む。窒化ガリウムに基づく障壁層１４０は、ソース／ドレイン領域１４２を含むことができる。ゲート電極３１０、ソース電極３２０及びドレイン電極３３０が、窒化ガリウムに基づく障壁層１４０上に形成される。ゲート電極３１０は、ソース電極３２０とドレイン電極３３０との間に平行に延びる。
上に論じた絶縁層１５０（例えば、窒化シリコン絶縁層）はまた、基板１１０の第２の領域１１４内の窒化ガリウムに基づく障壁層１４０の最上面の上に形成される。ゲート電極、ソース電極及びドレイン電極３１０、３２０、３３０は、絶縁層１５０のそれぞれの開口部内に形成される。デプレッション・モード・トランジスタ３００は、デプレッション・モード・トランジスタ２００のように、ＨＥＭＴトランジスタを含むことができ、上に論じたデプレッション・モード・トランジスタ２００と同じ方式で動作することができる。
図２Ｃに示したように、デジタル・デプレッション・モード・トランジスタ３００のゲート幅を、ＲＦデプレッション・モード・トランジスタ２００のゲート幅よりも桁違いに小さくすることができる。描かれた実施例では、デジタル・デプレッション・モード・トランジスタのゲート電極３１０の幅は、ＲＦデプレッション・モード・トランジスタ２００に関する約５００ミクロンのゲート幅と比較して、約３ミクロンである。描かれた実施例では、デジタル・デプレッション・モード・トランジスタのゲート電極３１０の長さは、ＲＦデプレッション・モード・トランジスタ２００に関する約０．１～０．５ミクロンのゲート長と比較して、約６～７ミクロンである。図２Ｃにも示されるように、デプレッション・モード・トランジスタ３００の各々のゲート幅を、実例の実施例ではデプレッション・モード・トランジスタ３００のゲート長の約半分とすることができる。ゲート電極、ソース電極及びドレイン電極３１０、３２０、３３０を、デプレッション・モード・トランジスタ２００のゲート電極、ソース電極及びドレイン電極２１０、２２０、２３０を形成するために使用した対応する材料と同じ材料から形成することができる。デプレッション・モード・トランジスタ２００に含まれるフィールド・プレート２５０を、デプレッション・モード・トランジスタ３００では省略することができる。加えて、ゲート電極３１０を、デプレッション・モード・トランジスタ３００ではソース電極３２０及びドレイン電極３３０から実質的に同距離に設置することができる。
次に図２Ａ及び図２Ｄを参照して、各々のデジタル・エンハンスメント・モード・トランジスタ４００は、ソース電極４２０とドレイン電極４３０との間に位置するゲート電極４１０を含む。デジタル・エンハンスメント・モード・トランジスタ４００のゲート幅を、ＲＦデプレッション・モード・トランジスタ２００のゲート幅よりも桁違いに小さくすることができ、デジタル・デプレッション・モード・トランジスタ３００のゲート幅とほぼ同じにすることができる。デジタル・エンハンスメント・モード・トランジスタ４００のゲート長を、デジタル・デプレッション・モード・トランジスタ３００のゲート長よりも１桁程度小さくすることができる。
デジタル・エンハンスメント・モード・トランジスタ４００を、上に説明したデジタル・デプレッション・モード・トランジスタ３００と同様にすることができるが、異なるゲート電極デザインを有することがある。特に、先ず図２Ｄを参照して、リセス４１２が窒化ガリウムに基づく障壁層１４０内に形成され、ゲート電極４１０がリセス４１２の中へと延びることが分かる。リセス４１２は、窒化ガリウムに基づく障壁層１４０を完全に貫通して延び、いくつかの実施例では、窒化ガリウムに基づくチャネル層１３０の中へと延びることがある。例えば、いくつかの実施例では、リセス４１２は、窒化ガリウムに基づくチャネル層１３０の中へと１ｎｍと１５ｎｍとの間で延びることがある。ゲート絶縁層４１４が、リセス４１２内に形成される。ゲート絶縁層４１４は、ゲート電極４１０を窒化ガリウムに基づくチャネル層１３０から分離するために、窒化ガリウムに基づく障壁層１４０の露出した側壁並びに窒化ガリウムに基づくチャネル層１３０の露出した最上面を覆うことができる。修正したゲート電極構成は、トランジスタ４００をエンハンスメント・モード・デバイスとして動作させる。有利なことに、エンハンスメント・モード・トランジスタ４００を、デプレッション・モード・トランジスタ２００、３００を形成するために使用して同じ汎用処理ステップを使用して形成することができ、デプレッション・モード・トランジスタ及びエンハンスメント・モード・トランジスタの両者が同じ基板上に容易に形成されることを可能にする。
デジタル・エンハンスメント・モード・トランジスタ４００は、いくつかの実施例では、デジタル・デプレッション・モード・トランジスタ３００のゲート幅と類似するゲート幅を有することがある。例えば、各々のデジタル・エンハンスメント・モード・トランジスタ４００のゲート幅を、約２～６ミクロンとすることができる。各々のデジタル・エンハンスメント・モード・トランジスタ４００のゲート長を、デジタル・デプレッション・モード・トランジスタのゲート長よりも小さくすることができる。例えば、各々のデジタル・エンハンスメント・モード・トランジスタ４００のゲート長を、１ミクロン未満にすることができる。
ＲＦデプレッション・モード・トランジスタ２００は、典型的には「ユニット・セル」トランジスタとして実装され、ここでは、単一のトランジスタとして動作するように並列に電気的に接続される複数の個々の「ユニット・セル」トランジスタが形成される。多くのユニット・セルを、デバイスの電流伝達能力及び電圧ブロッキング能力を高めるために設けることができる。対照的に、デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００は、これらのトランジスタがはるかに小さな電流レベルしか通さないので、典型的には、スタンド・アロン・トランジスタとして実装される。
いくつかの実施例では、ＲＦデプレッション・モード・トランジスタ２００は、ＲＦパワー増幅器を構成することができ、デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００を、ＲＦパワー増幅器へ入力されるＲＦ信号をゲートするデジタル制御回路を形成するように配置することができる。デジタル・デプレッション・モード・トランジスタ３００及びデジタル・エンハンスメント・モード・トランジスタ４００を、比較的小さな電場を発生する低電圧デバイスとすることができる。
本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスは、多数の利点を示すことができる。例えば、ＲＦトランジスタ及びデジタル制御トランジスタを、共通基板上に形成することができ、デジタル制御回路をＲＦ回路に接続する伝送線が共通基板上に形成されることを可能にする。このことは、ワイア・ボンディング又は他の技術を介して多数のチップを相互接続することの必要性及び関連するコストを回避することができる。このように、本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスを、同じ機能を与える従来の多チップ回路と比較して、より小さく、より安価に、且つ複雑性をより小さくすることができる。その上、本発明の実施例によるデバイスは、はるかに短い制御線を有することができ、これゆえ性能の向上を示すことができる。加えて、デジタル・トランジスタ３００、４００を窒化ガリウムに基づくトランジスタとして製造することにより、回路の高温性能及び総合的な堅固さを改善することができる。その上、デジタル・エンハンスメント・モード・トランジスタ４００を、デプレッション・モード・トランジスタ２００、３００を形成するために使用されるものと実質的に同じプロセス・ステップを使用して形成することができ、共通基板上にすべての３つのタイプのトランジスタを形成するために同じ処理機器を使用することを可能にする。エンハンスメント・モード・トランジスタ４００の製造は、窒化ガリウムに基づく障壁層１４０内にリセス４１２を形成するステップ及び基板１１０の第２の領域内にゲート絶縁層４１４を形成するステップの追加のステップを必要とすることがあるが、これらは、両者とも、製造プロセスへと容易に組み込むことができる標準処理ステップである。
図２Ａ及び図２Ｄに示したような窒化ガリウムに基づくエンハンスメント・モード・トランジスタは、窒化ガリウムに基づくエンハンスメント・モード・トランジスタを製造するための理想的な方法を表さないことがある従来にないデザインを有する。しかしながら、このデザインは、エンハンスメント・モード・トランジスタを、ＲＦトランジスタを形成するために使用される処理ステップ中に容易に製造することができるので、このデザインは、集積された制御回路を有する窒化ガリウムに基づくＭＭＩＣデバイスを形成するために使用されるときにある種の利点を示す。
本発明のさらなる実施例にしたがって、代替のデザインを有するエンハンスメント・モード・トランジスタを含む窒化ガリウムに基づくＭＭＩＣデバイスを、提供することができる。図３及び図４は、本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスにおいて使用することができる２つの代替のエンハンスメント・モード・トランジスタ・デザインを図示する。図３及び図４に図示したエンハンスメント・モード・トランジスタ・デザインを、図２Ａのエンハンスメント・モード・トランジスタ４００の代わりに使用することができる。
図３は、本発明の実施例による窒化ガリウムに基づくＭＭＩＣデバイスにおい使用することができる代替のエンハンスメント・モード・トランジスタ５００の断面図である。図３を図２Ａに比較することにより分かるように、エンハンスメント・モード・トランジスタ５００を、上に説明したエンハンスメント・モード・トランジスタ４００と同様にすることができるが、エンハンスメント・モード・トランジスタ５００は、窒化ガリウムに基づく障壁層１４０を完全には貫通しないで延びるリセス５１２を含む。ゲート電極５１０は、リセス５１２の側壁及びリセス５１２の底面を覆うようにリセス５１２内に形成される。
エンハンスメント・モード・トランジスタ５００では、ゲート絶縁層４１４がデバイスの順方向ゲート電圧を大きくするので、ゲート絶縁層４１４を任意選択で設けることができる。しかしながら、窒化ガリウムに基づく障壁層１４０の残りの部分はゲート電極５１０が窒化ガリウムに基づくチャネル層１３０と短絡を形成することを防止できるので、ゲート絶縁層４１４を他の実施例では省略することができることが認識されるだろう。ゲート絶縁層４１４を含む実施例では、ゲート絶縁層４１４を、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコン又はいずれかの他の適切な高誘電率材料などの高誘電率材料（すなわち、酸化シリコンの誘電率よりも大きい誘電率を有する材料）とすることができる。ゲート電極５１０は、いくつかの実施例では酸化ニッケルを含むことができ、これは、有利なことに、エンハンスメント・モード・トランジスタ５００のしきい値電圧を大きくできる。
図４は、本発明のその上にさらなる実施例による窒化ガリウムに基づくＭＭＩＣデバイスにおいて使用することができるもう１つの代替のエンハンスメント・モード・トランジスタ６００の断面図である。図６に示したように、エンハンスメント・モード・トランジスタ６００は、図２Ａ及び図２Ｄのエンハンスメント・モード・トランジスタ４００とはいく分か異なるデザインを有する。特に、エンハンスメント・モード・トランジスタ６００は、窒化ガリウム障壁層６４０内にリセスを含まず、また、いかなるゲート絶縁層をも含まない。エンハンスメント・モード・トランジスタ６００の窒化ガリウムに基づく障壁層６４０は、しかしながら、第２の導電型ドーパントでドープされるドープト領域６６０をゲート電極６１０の下に特に含む。例えば、窒化ガリウムに基づく障壁層６４０内のソース／ドレイン領域１４２がｎ型ドーパントでドープされる場合には、ドープト領域６６０を、ｐ型ドーパントでドープすることができる。ドープト領域６６０を、例えば、イオン注入により形成することができる。ある実例の実施例では、ドープト領域６６０を、マグネシウムなどのｐ型ドーパントでドープすることができる。例えば、８ｋｅＶ注入を、２×１０１３ｃｍ－２のドーズ量で実行することができる。
図５Ａ～図５Ｃは、本発明の様々な実施例による窒化ガリウムに基づくＭＭＩＣデバイスの概略平面図である。
先ず図５Ａを参照して、ＭＭＩＣデジタル・パワー増幅器７００が図示され、これは、ユニット・セルＲＦデプレッション・モード・トランジスタを使用して形成される増幅器段７１０、デジタル・デプレッション・モード・トランジスタとデジタル・エンハンスメント・モード・トランジスタとの組み合わせを使用して形成されるデジタル制御ブロック７２０、及びデジタル・デプレッション・モード・トランジスタとデジタル・エンハンスメント・モード・トランジスタとの組み合わせを使用して形成されるデジタル・ドライバ回路７３０を含む。ＭＭＩＣデジタル・パワー増幅器７００は、スイッチング増幅器として動作することができ、そこでは、スイッチング増幅器の増幅トランジスタが、線形領域にはほとんど留まらない（すなわち、トランジスタは、完全にオンであるか完全にオフであるかのいずれかである）、これは、パワー増幅器７００が非常に高い効率レベル（例えば、９０％を超える）を実現することを可能にできる。
図５Ｂは、ＲＦトランジスタ８１０、及びエンハンスメント・モード・トランジスタとデプレッション・モード・トランジスタとの両者を含む制御回路８２０を含んでいる集積回路８００の概略平面図である。制御回路８２０は、ＲＦトランジスタ８１０の直線性、温度応答、利得応答又は他の性能パラメータに影響を与えるようにＲＦトランジスタ８１０のバイアスを変調する、制限する、又はそうでなければ制御する。
図５Ｃは、同じ周波数帯を使用して信号を送信し、受信する時分割二重通信システムでの使用に適しているＭＭＩＣ送信／受信回路９００の概略平面図である。図５Ｃに示したように、ＭＭＩＣ送信／受信回路９００は、高出力増幅器回路９１０、低雑音増幅器回路９２０、送信／受信スイッチ９３０及びデジタル制御ブロック９４０を含む。高出力増幅器回路９１０及び低雑音増幅器回路９２０を、ユニット・セルＲＦデプレッション・モード・トランジスタを使用して各々実装することができる。制御ブロック９４０は、例えば、高出力増幅器９１０用の及び／又は低雑音増幅器９２０用のバイアス制御回路を含むことができ、送信／受信スイッチ９３０の動作を制御するためのデジタル制御回路をさらに含むことができる。制御ブロック９４０を、例えば、デジタル・デプレッション・モード・トランジスタ及びデジタル・エンハンスメント・モード・トランジスタを使用して実装することができる。
図６は、本発明のある種の実施例による窒化ガリウムに基づくＭＭＩＣデバイスを製造する方法を図説しているフロー・チャートである。図６に示したように、作業は、窒化ガリウムに基づくチャネル層をモノリシック基板上に形成することで始めることができる（ブロック１０００）。モノリシック基板は、例えば、炭化ケイ素ウェハを含むことができ、窒化ガリウムに基づくチャネル層が、窒化ガリウムに基づく材料の単一の層又は多数の層を含むことができる。次に、窒化ガリウムに基づく障壁層を、基板とは反対側の窒化ガリウムに基づくチャネル層上に形成することができる（ブロック１０１０）。窒化ガリウムに基づく障壁層は、単一の層又は多数の層を含むことができ、窒化ガリウムに基づく障壁層の下側部分のバンドギャップは、窒化ガリウムに基づく障壁層にすぐに隣接する窒化ガリウムに基づくチャネル層の上部部分のバンドギャップよりも大きい。
次に、絶縁層が、窒化ガリウムに基づく障壁層の上に形成され、この絶縁層は、複数の第１、第２及び第３のゲート電極開口部、並びに窒化ガリウムに基づく障壁層を露出させる複数のソース／ドレイン電極開口部を含む（ブロック１０２０）。次いで、複数のリセスが、第１のゲート電極開口部内の窒化ガリウムに基づく障壁層に形成される（ブロック１０３０）。ゲート絶縁層が、第１のゲート電極開口部内に形成され、このゲート絶縁層が、それぞれのリセスの側壁及び底面を覆う（ブロック１０４０）。ゲート絶縁層はまた、絶縁層の最上面の一部分を覆うことができる。
複数の第１のソース電極、複数の第２のソース電極、複数の第１のドレイン電極及び複数の第２のドレイン電極が、絶縁層のソース／ドレイン電極開口部内に形成され、そのため第１のソース電極、第２のソース電極、第１のドレイン電極及び第２のドレイン電極が、窒化ガリウムに基づく障壁層の最上面と直接接触する（ブロック１０５０）。次いで、分離注入プロセスを実行することができる（ブロック１０６０）。第１のゲート電極が、ゲート絶縁層上で第１のゲート電極開口部内に形成され、各々の第１のゲート電極が複数のリセスのうちのそれぞれ１つの中へと延びる（ブロック１０７０）。第２のゲート電極が、絶縁層の第２のゲート電極開口部内に形成され、第２のゲート電極が窒化ガリウムに基づく障壁層の最上面と直接接触する（ブロック１０８０）。第１のソース電極、第１のドレイン電極及び第１のゲート電極の各々のセットがエンハンスメント・モード・トランジスタの電極を構成し、第２のソース電極、第２のドレイン電極及び第２のゲート電極の各々のセットがデプレッション・モード・トランジスタの電極を構成する。
デジタル・エンハンスメント・モード・トランジスタ（及びデジタル・デプレッション・モード・トランジスタ）を、デジタル制御回路、デジタル論理部、及びデジタルＲＦドライバなどの多様な異なる回路を実装するために使用することができることが認識されるであろう。
第１の、第２の、等という用語を、様々な要素を記述するために本明細書において使用することがあるとはいえ、これらの要素は、これらの用語により限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素をもう１つから区別するために使用されるに過ぎない。例えば、第１の要素は、第２の要素と呼ばれることがあり、同様に、本発明の範囲から逸脱することなく、第２の要素が第１の要素と呼ばれることがある。本明細書において使用したように、「及び／又は」という用語は、関連する列挙した項目のうちの１つ又は複数の任意の組み合わせ及びすべての組み合わせを含む。
本明細書において使用するように、単数形「１つ（ａ）」、「１つ（ａｎ）」及び「その（ｔｈｅ）」は、文脈が別なふうに明確に指示しない限り、同様に複数形を含むものとする。本明細書において使用されるときに、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べた構成、整数、ステップ、作業、要素及び／又は構成要素の存在を特定するが、１つ又は複数の他の構成、整数、ステップ、作業、要素、構成要素及び／又はそのグループの存在又は追加を排除しないことがさらに理解されるであろう。
別段の定めがない限り、本明細書において使用した（技術用語及び科学用語を含め）すべての用語は、この発明が属する分野の当業者により一般に理解されるような同じ意味を有する。本明細書において使用した用語は、この明細書の文脈及び関係する技術におけるそれらの意味と矛盾のない意味を有するように解釈されるべきであり、本明細書において特別にそのように規定されない限り、理想化された感覚又は過度に形式的な感覚で解釈されないことがさらに理解されるであろう。
層、領域又は基板などのある要素がもう１つの要素の「上（ｏｎ）」である又は「上へと（ｏｎｔｏ）」延びていると呼ばれるときには、この要素が他の要素の直接上にあっても若しくは直接上へと延びてもよい、又は介在する要素がさらに存在してもよいことが理解されるだろう。対照的に、ある要素が、もう１つの要素の「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）」にある又は「直接上へと（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると呼ばれるときには、介在する要素は存在しない。ある要素がもう１つに「接続（ｃｏｎｎｅｃｔｅｄ）」される又は「つなげ（ｃｏｕｐｌｅｄ）」られると呼ばれるときには、この要素は、他の要素に直接接続される若しくはつなげられてもよく、又は介在する要素が存在してもよいこともまた理解されるであろう。対照的に、ある要素がもう１つの要素に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」又は「直接つなげられる（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と呼ばれるときには、介在する要素は存在しない。
「下方に（ｂｅｌｏｗ）」若しくは「上方に（ａｂｏｖｅ）」又は「上側に（ｕｐｐｅｒ）」若しくは「下側に（ｌｏｗｅｒ）」又は「水平に（ｈｏｒｉｚｏｎｔａｌ）」若しくは「横方向に（ｌａｔｅｒａｌ）」又は「垂直に（ｖｅｒｔｉｃａｌ）」などの相対的な用語を、１つの要素、層又は領域の図に図示されたようなもう１つの要素、層又は領域に対する関係を記述するために本明細書において使用することができる。これらの用語が、図に描かれた向きに加えて、デバイスの違った向きを包含するものであることが理解されるであろう。
発明の実施例が、発明の理想化した実施例（及び中間構造）の模式図である断面図を参照して本明細書では説明される。図面における層及び領域の厚さは、明確化のために誇張されることがある。加えて、例えば、製造技術及び／又は許容誤差の結果として図の形状からの変動が、予想される。このように、発明の実施例を、本明細書に図示された領域の特定の形状に限定するようには解釈すべきではなく、例えば、製造からもたらされる形状の偏差を含むものである。
図面及び明細書では、発明の典型的な実施例を開示してきているとはいえ、具体的な用語が採用されており、これらの用語は、一般的な感覚及び説明的な感覚で単に使用され、限定の目的ではなく、発明の範囲は、以下の特許請求の範囲において明らかにされる。

Claims (10)

  1. 基板と、
    前記基板の第１の領域上に形成された無線周波数（ＲＦ）パワー増幅器であって、前記ＲＦパワー増幅器が、第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタを含み、各々の前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第１のゲート電極を含む、前記ＲＦパワー増幅器と、
    前記基板の第２の領域上の第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタであって、各々の前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第２のゲート電極を含む、前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタと、
    前記基板の前記第２の領域上に形成されたデジタル回路であって、前記デジタル回路が、複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタを含み、各々の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタが、第３のゲート電極を含む、前記デジタル回路と
    を備え、
    前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタのうちの１つの第１のゲート電極の長さは、前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタのうちの１つの第２のゲート電極の長さよりも短いか、又は前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタのうちの１つの第３のゲート電極の長さよりも短い、半導体集積回路。
  2. 前記基板上の窒化ガリウムに基づくチャネル層と、
    前記基板とは反対側の前記窒化ガリウムに基づくチャネル層上の窒化ガリウムに基づく障壁層であって、前記窒化ガリウムに基づく障壁層が、その最上面に複数のリセスを含む、窒化ガリウムに基づく障壁層と
    をさらに備え、
    前記基板の前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタの前記第１のゲート電極が、前記窒化ガリウムに基づく障壁層と直接接触し、
    前記基板の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの前記第３のゲート電極が、前記窒化ガリウムに基づく障壁層内の前記それぞれのリセスの中へと延びる、請求項１に記載の半導体集積回路。
  3. 前記窒化ガリウムに基づく障壁層と前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの前記それぞれのゲート電極との間の前記窒化ガリウムに基づく障壁層の前記リセス内にゲート絶縁層をさらに備える、請求項２に記載の半導体集積回路。
  4. 前記リセスが、前記窒化ガリウムに基づくチャネル層を露出させるために前記窒化ガリウムに基づく障壁層を完全に貫通して延びる、請求項３に記載の半導体集積回路。
  5. 前記リセスが、前記窒化ガリウムに基づくチャネル層の最上面の中へとさらに延びる、請求項４に記載の半導体集積回路。
  6. 前記ゲート絶縁層が、酸化物層を含む、請求項５に記載の半導体集積回路。
  7. 前記リセスが、前記窒化ガリウムに基づく障壁層の途中までだけ延び、前記基板の前記第２の領域内の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの前記第３のゲート電極が、前記窒化ガリウムに基づく障壁層のそれぞれの部分と直接接触する、請求項２に記載の半導体集積回路。
  8. 各々の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタが、第３のソース電極及び第３のドレイン電極を含み、各々の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタの前記第３のゲート電極が、それ自体の対応する第３のソース電極と第３のドレイン電極との間で等距離である、請求項１及び２から７までのいずれか一項に記載の半導体集積回路。
  9. 各々の前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第１のソース電極及び第１のドレイン電極を含み、各々の前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタの前記第１のゲート電極が、それ自体の対応する第１のドレイン電極までよりも、それ自体の対応する第１のソース電極に近い、請求項１及び２から８までのいずれか一項に記載の半導体集積回路。
  10. 基板と、
    前記基板の第１の領域上に形成された無線周波数（ＲＦ）パワー増幅器であって、前記ＲＦパワー増幅器が、第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタを含み、各々の前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第１のゲート電極を含む、前記ＲＦパワー増幅器と、
    前記基板の第２の領域上の第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタであって、各々の前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタが、第２のゲート電極を含む、前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタと、
    前記基板の前記第２の領域上に形成されたデジタル回路であって、前記デジタル回路が、複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタを含み、各々の前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタが、第３のゲート電極を含む、前記デジタル回路と
    を備え、
    前記第１の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタのうちの１つの第１のゲート電極の幅は、前記第２の複数の窒化ガリウムに基づくデプレッション・モード・トランジスタのうちの１つの第２のゲート電極の幅よりも大きいか、又は前記複数の窒化ガリウムに基づくエンハンスメント・モード・トランジスタのうちの１つの第３のゲート電極の幅よりも大きい、半導体集積回路。
JP2021502818A 2018-07-19 2019-05-14 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路 Active JP7240480B6 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023032975A JP2023060151A (ja) 2018-07-19 2023-03-03 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/039,370 US10516043B1 (en) 2018-07-19 2018-07-19 Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US16/039,370 2018-07-19
PCT/US2019/032105 WO2020018169A1 (en) 2018-07-19 2019-05-14 Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023032975A Division JP2023060151A (ja) 2018-07-19 2023-03-03 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路

Publications (3)

Publication Number Publication Date
JP2021531655A JP2021531655A (ja) 2021-11-18
JP7240480B2 true JP7240480B2 (ja) 2023-03-15
JP7240480B6 JP7240480B6 (ja) 2024-02-13

Family

ID=66770563

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021502818A Active JP7240480B6 (ja) 2018-07-19 2019-05-14 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
JP2023032975A Pending JP2023060151A (ja) 2018-07-19 2023-03-03 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023032975A Pending JP2023060151A (ja) 2018-07-19 2023-03-03 エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路

Country Status (5)

Country Link
US (3) US10516043B1 (ja)
EP (1) EP3824493A1 (ja)
JP (2) JP7240480B6 (ja)
CN (1) CN112534570B (ja)
WO (1) WO2020018169A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US20200395358A1 (en) * 2019-06-17 2020-12-17 Intel Corporation Co-integration of extended-drain and self-aligned iii-n transistors on a single die
CN113161349B (zh) * 2020-01-22 2023-01-31 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
WO2022134017A1 (en) * 2020-12-25 2022-06-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20230188100A1 (en) 2021-12-10 2023-06-15 Wolfspeed, Inc. Group iii nitride based depletion mode differential amplifiers and related rf transistor amplifier circuits
CN115148734B (zh) * 2022-06-24 2024-04-09 西安电子科技大学广州研究院 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025730A1 (en) 2008-07-31 2010-02-04 Cree, Inc. Normally-off Semiconductor Devices and Methods of Fabricating the Same
JP2013500582A (ja) 2009-07-24 2013-01-07 トライクイント・セミコンダクター・インコーポレイテッド エンハンスメント型窒化ガリウム高電子移動度トランジスタ
JP2015529019A (ja) 2012-08-09 2015-10-01 日本テキサス・インスツルメンツ株式会社 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8963643B2 (en) * 2010-03-25 2015-02-24 Emhiser Research Limited Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
KR20140147435A (ko) * 2013-06-20 2014-12-30 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9006791B2 (en) 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9148092B1 (en) 2013-08-20 2015-09-29 Hrl Laboratories, Llc Monolithic integration of field-plate and T-gate devices
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
KR102254715B1 (ko) 2015-02-03 2021-05-24 삼성전자주식회사 소프트웨어 프로그래밍을 위한 레지스터 방법 및 장치
US9595928B2 (en) 2015-07-29 2017-03-14 Cree, Inc. Bias circuits and methods for depletion mode semiconductor devices
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025730A1 (en) 2008-07-31 2010-02-04 Cree, Inc. Normally-off Semiconductor Devices and Methods of Fabricating the Same
CN102171830A (zh) 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法
JP2011529639A (ja) 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
JP2013500582A (ja) 2009-07-24 2013-01-07 トライクイント・セミコンダクター・インコーポレイテッド エンハンスメント型窒化ガリウム高電子移動度トランジスタ
JP2015529019A (ja) 2012-08-09 2015-10-01 日本テキサス・インスツルメンツ株式会社 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ

Also Published As

Publication number Publication date
US20210119029A1 (en) 2021-04-22
JP7240480B6 (ja) 2024-02-13
EP3824493A1 (en) 2021-05-26
US11594628B2 (en) 2023-02-28
JP2023060151A (ja) 2023-04-27
CN112534570B (zh) 2024-03-08
JP2021531655A (ja) 2021-11-18
WO2020018169A1 (en) 2020-01-23
US10861963B2 (en) 2020-12-08
CN112534570A (zh) 2021-03-19
US20200066892A1 (en) 2020-02-27
US10516043B1 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
JP7240480B2 (ja) エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
US9502398B2 (en) Composite device with integrated diode
JP5746245B2 (ja) Ｉｉｉ−ｖ族及びｉｖ族複合スイッチ
JP5457046B2 (ja) 半導体装置
EP3440696B1 (en) Integrated resistor for semiconductor device
EP3966863A1 (en) Iii-v semiconductor device with integrated protection functions
US11545485B2 (en) Type III-V semiconductor substrate with monolithically integrated capacitor
US20220376098A1 (en) Field effect transistor with selective modified access regions
WO2022245885A1 (en) Transistors including semiconductor surface modification and related fabrication methods
US20130175542A1 (en) Group III-V and Group IV Composite Diode
US20230369479A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
JP2013197590A (ja) Ｉｉｉ−ｖ族及びｉｖ族複合ダイオード
TWI523148B (zh) 提升高電子遷移率電晶體元件崩潰電壓的方法
TWI842893B (zh) 具有整合保護功能之三五族半導體裝置
JP7417070B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
US20240194751A1 (en) Transistor devices including self-aligned ohmic contacts and contact regions and related fabrication methods
US20230078017A1 (en) Semiconductor device incorporating a substrate recess
US20220139852A1 (en) Transistor packages with improved die attach
WO2022246142A1 (en) Field effect transistor with modified access regions
CN118281051A (zh) 一种半导体器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230303

R150 Certificate of patent or registration of utility model

Ref document number: 7240480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150