CN112534570B - 具有增强模式和耗尽模式晶体管二者的单片微波集成电路 - Google Patents

具有增强模式和耗尽模式晶体管二者的单片微波集成电路 Download PDF

Info

Publication number
CN112534570B
CN112534570B CN201980052276.5A CN201980052276A CN112534570B CN 112534570 B CN112534570 B CN 112534570B CN 201980052276 A CN201980052276 A CN 201980052276A CN 112534570 B CN112534570 B CN 112534570B
Authority
CN
China
Prior art keywords
gallium nitride
barrier layer
gate
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980052276.5A
Other languages
English (en)
Other versions
CN112534570A (zh
Inventor
S·斯瑞拉姆
J·高
J·费舍
S·什帕德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN112534570A publication Critical patent/CN112534570A/zh
Application granted granted Critical
Publication of CN112534570B publication Critical patent/CN112534570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种基于氮化镓的单片微波集成电路包括基板(110)、基板上的沟道层(130)和沟道层上的阻挡层(140)。在阻挡层的顶表面中提供凹部(412)。在阻挡层上与沟道层相对地提供第一栅电极、第一源电极和漏电极，其中，第一栅电极(210、310)的底表面与阻挡层直接接触。在阻挡层上与沟道层相对地还提供第二栅电极(410)、第二源电极(420)和第二漏电极(430)。在阻挡层中的凹部中提供栅绝缘层(412)，并且第二栅电极与阻挡层相对地在栅绝缘层上并延伸到凹部中。第一栅电极、第一源电极和第一漏电极包括耗尽模式晶体管(200、300)的电极，并且第二栅电极、第二源电极和第二漏电极包括增强模式晶体管(400)的电极。

Description

具有增强模式和耗尽模式晶体管二者的单片微波集成电路
美国政府利益声明
本发明是在国防部授予的No.11-D-5309合约下的政府支持下完成的。政府具有本发明的一定的权利。
技术领域
本文描述的本发明构思涉及集成电路器件，并且更具体地，涉及单片微波集成电路。
背景技术
功率半导体器件被广泛地用于承载大电流、支持高电压和/或在诸如射频之类的高频下操作。在本领域中已知多种多样的功率半导体器件，包括例如功率开关器件和功率放大器。使用包括例如高电子迁移率晶体管(HEMT)和金属氧化物半导体场效应晶体管(MOSFET)的各种类型的场效应晶体管来实现许多功率半导体器件。
现代功率半导体器件通常由宽带隙半导体材料制成。例如，功率HEMT可以由基于砷化镓(GaAs)的材料***制成，或者最近，由在碳化硅(SiC)基板上形成的基于氮化镓(GaN)的材料***制成。功率半导体器件可以被形成为分立的器件，或者被形成为形成在公共基板上以提供所谓的单片微波集成电路(MMIC)的多个器件(可以包括晶体管和诸如电阻器、电感器、电容器、传输线等之类的其它电路器件)。MMIC是指在射频和/或微波频率信号上操作的集成电路，在该集成电路中用于特定功能的所有电路***都被集成在单个半导体芯片中。示例MMIC器件是晶体管放大器，该晶体管放大器包括全都在公共基板上实现的相关联的匹配电路、馈送网络等。MMIC晶体管放大器通常包括并联连接的多个单位单元HEMT晶体管。
与晶体管在栅-源电压为零时处于导通(ON)状态或是关断(OFF)状态对应，诸如HEMT和MOSFET之类的场效应晶体管可以被分为耗尽模式类型和增强模式类型。在增强模式器件中，器件在零栅-源电压处关断，而在耗尽模式器件中，器件在零栅-源电压处导通。HEMT通常被实现为耗尽模式器件，因为由于在器件的阻挡层与沟道层的界面处的极化感应电荷，它们在为零的栅-源偏置处是导电的。
发明内容
依据本发明的实施例，提供了MMIC器件，该MMIC器件包括单片基板，在单片基板上的基于氮化镓的沟道层以及在基于氮化镓的沟道层上的与单片基板相对的基于氮化镓的阻挡层，基于氮化镓的阻挡层包括在其顶表面中的凹部。第一源电极、第一漏电极和第一栅电极被提供在基于氮化镓的阻挡层上与基于氮化镓的沟道层相对，第一栅电极位于第一源电极和第一漏电极之间，其中第一栅电极的底表面与基于氮化镓的阻挡层直接接触。第二源电极和第二漏电极也被提供在基于氮化镓的阻挡层上与基于氮化镓的沟道层相对。栅绝缘层在基于氮化镓的阻挡层中的凹部中，以及第二栅电极在栅绝缘层上与基于氮化镓的阻挡层相对，第二栅电极位于第二源电极和第二漏电极之间并延伸到凹部中。第一源电极、第一漏电极和第一栅电极包括耗尽模式晶体管的电极，以及第二源电极、第二漏电极和第二栅电极包括增强模式晶体管的电极。
在一些实施例中，凹部延伸完全地通过基于氮化镓的阻挡层，以暴露基于氮化镓的沟道层。凹部可以可选地进一步延伸到基于氮化镓的沟道层的顶表面中。
在一些实施例中，MMIC器件还可以包括在基于氮化镓的阻挡层上与基于氮化镓的沟道层相对的第三源电极、第三漏电极和第三栅电极，第三栅电极在第三源电极和第三漏电极之间延伸，其中第三栅电极的底表面与阻挡层直接接触。在这样的实施例中，耗尽模式晶体管可以是第一耗尽模式晶体管，并且第三源电极、第三漏电极和第三栅电极可以是第二耗尽模式晶体管的电极。
在一些实施例中，第二源电极和第二栅电极之间的第一距离可以与第二漏电极和第二栅电极之间的第二距离基本上相同。在一些实施例中，第一源电极和第一栅电极之间的第三距离可以小于第一漏电极和第一栅电极之间的第四距离。
在一些实施例中，MMIC器件还可以包括在基于氮化镓的阻挡层上的绝缘层，该绝缘层具有用于第一源电极和第二源电极、第一漏电极和第二漏电极以及第一栅电极和第二栅电极中的每个的开口。在这样的实施例中，绝缘层和栅绝缘层可以由不同的材料形成，并且栅绝缘层可以沿着绝缘层的至少一部分的顶表面以及沿着用于第二栅电极的绝缘层中的开口的侧壁延伸。
在一些实施例中，栅绝缘层可以是氧化物层，以及绝缘层可以是氮化物层。
在一些实施例中，耗尽模式晶体管可以包括场板，以及增强模式晶体管不包括场板。
依据本发明的进一步实施例，提供了半导体集成电路，该半导体集成电路包括基板，形成在基板的第一区域上的射频(RF)功率放大器，RF功率放大器包括多个基于氮化镓的耗尽模式晶体管以及形成在基板的第二区域上的数字电路，数字电路包括多个基于氮化镓的增强模式晶体管。
在一些实施例中，数字电路还可以包括多个基于氮化镓的耗尽模式晶体管。
在一些实施例中，半导体集成电路还可以包括在基板上的基于氮化镓的沟道层以及在基于氮化镓的沟道层上的与基板相对的基于氮化镓的阻挡层，基于氮化镓的阻挡层包括在其顶表面中的多个凹部。基板的第一区域中的基于氮化镓的耗尽模式晶体管的栅电极可以直接接触基于氮化镓的阻挡层，并且基板的第二区域中的基于氮化镓的增强模式晶体管的栅电极可以延伸到基于氮化镓的阻挡层中的相应凹部中。
在一些实施例中，半导体集成电路还可以包括在基于氮化镓的增强模式晶体管的基于氮化镓的阻挡层与相应栅电极之间的基于氮化镓的阻挡层中的凹部中的栅绝缘层。
在一些实施例中，凹部延伸完全地通过基于氮化镓的阻挡层，以暴露基于氮化镓的沟道层。
在一些实施例中，凹部进一步延伸到基于氮化镓的沟道层的顶表面中。
在一些实施例中，栅绝缘层包括氧化物层。
在一些实施例中，凹部仅延伸部分地通过基于氮化镓的阻挡层，并且其中，基板的第二区域中的基于氮化镓的增强模式晶体管的栅电极直接接触基于氮化镓的阻挡层的相应部分。
在一些实施例中，每个基于氮化镓的增强模式晶体管包括栅电极、源电极和漏电极，并且其中，每个基于氮化镓的增强模式晶体管的栅电极在其对应的源电极和漏电极之间是等距的。
在一些实施例中，每个基于氮化镓的耗尽模式晶体管包括栅电极、源电极和漏电极，并且其中，与每个基于氮化镓的耗尽模式晶体管的栅电极距其对应的漏电极相比，每个基于氮化镓的耗尽模式晶体管的栅电极更靠近其对应的源电极。
在一些实施例中，半导体集成电路还可以包括在基板上的基于氮化镓的沟道层以及在基于氮化镓的沟道层上的与基板相对的基于氮化镓的阻挡层，其中，每个基于氮化镓的增强模式晶体管包括栅电极、源电极和漏电极，并且基于氮化镓的阻挡层在每个基于氮化镓的增强模式晶体管的源电极和漏电极下方掺杂有第一导电类型的掺杂剂，并且基于氮化镓的阻挡层在每个基于氮化镓的增强模式晶体管的栅电极下方掺杂有第二导电类型的掺杂剂，其中，第一导电类型与第二导电类型相反。
依据本发明的又进一步实施例，提供了半导体集成电路，该半导体集成电路包括单片基板，在单片基板的第一区域上的第一基于氮化镓的耗尽模式晶体管，第一基于氮化镓的耗尽模式晶体管具有第一栅宽度和第一栅长度，在单片基板的第二区域上的第二基于氮化镓的耗尽模式晶体管，第二基于氮化镓的耗尽模式晶体管具有第二栅宽度和第二栅长度，以及在单片基板的第二区域上的基于氮化镓的增强模式晶体管，基于氮化镓的增强模式晶体管具有第三栅宽度和第三栅长度。
在一些实施例中，第一栅宽度超过第二栅宽度至少十倍。
在一些实施例中，第一栅长度小于第二栅长度。
在一些实施例中，第一栅宽度超过第三栅宽度至少十倍。
在一些实施例中，第一栅长度小于第三栅长度。
在一些实施例中，第二栅长度超过第三栅长度。
在一些实施例中，半导体集成电路还可以包括在单片基板上的基于氮化镓的沟道层以及在基于氮化镓的沟道层上的与单片基板相对的基于氮化镓的阻挡层，基于氮化镓的阻挡层的顶表面包括凹部。在这样的实施例中，第一基于氮化镓的耗尽模式晶体管的栅电极和第二基于氮化镓的耗尽模式晶体管的栅电极可以各自直接接触基于氮化镓的阻挡层，并且基于氮化镓的增强模式晶体管的栅电极延伸到基于氮化镓的阻挡层中的凹部中。
在一些实施例中，半导体集成电路还可以包括在基于氮化镓的增强模式晶体管的栅电极和基于氮化镓的阻挡层之间的基于氮化镓的阻挡层中的凹部中的栅绝缘层。
在一些实施例中，凹部延伸完全地通过基于氮化镓的阻挡层，以暴露基于氮化镓的沟道层。
在一些实施例中，凹部进一步延伸到基于氮化镓的沟道层的顶表面中。
在一些实施例中，栅绝缘层包括氧化物层。
在一些实施例中，凹部仅延伸部分地通过基于氮化镓的阻挡层，并且其中，基于氮化镓的增强模式晶体管的栅电极直接接触凹部的侧壁和底表面。
在一些实施例中，半导体集成电路还可以包括：在单片半导体基板上的基于氮化镓的沟道层以及在基于氮化镓的沟道层上的与单片半导体基板相对的基于氮化镓的阻挡层。在这样的实施例中，基于氮化镓的增强模式晶体管可以包括栅电极、源电极和漏电极，并且基于氮化镓的阻挡层可以在基于氮化镓的增强模式晶体管的源电极和漏电极下方掺杂有第一导电类型的掺杂剂，并且基于氮化镓的阻挡层可以在基于氮化镓的增强模式晶体管的栅电极下方掺杂有第二导电类型的掺杂剂，其中，第一导电类型与第二导电类型相反。
依据本发明的附加的实施例，提供了制造基于氮化镓的单片微波集成电路器件的方法，在该方法中在基板上形成基于氮化镓的沟道层。在基于氮化镓的沟道层上与基板相对地形成基于氮化镓的阻挡层。在基于氮化镓的阻挡层上形成绝缘层，绝缘层包括暴露了基于氮化镓的阻挡层的多个第一栅电极开口、暴露了基于氮化镓的阻挡层的多个第二栅电极开口和暴露了基于氮化镓的阻挡层的多个源/漏电极开口。在基于氮化镓的阻挡层的由第一栅电极开口暴露的相应部分中形成凹部。在第一栅电极开口中形成栅绝缘层，栅绝缘层覆盖相应凹部的侧壁和底表面。在绝缘层中的源/漏电极开口中形成多个第一源电极、多个第二源电极、多个第一漏电极和多个第二漏电极，第一源电极、第二源电极，第一漏电极和第二漏电极直接接触基于氮化镓的阻挡层的顶表面。在栅绝缘层上的第一栅电极开口中形成第一栅电极，每个第一栅电极延伸到凹部中的相应一个凹部中。在绝缘层中的第二栅电极开口中形成第二栅电极，第二栅电极直接接触基于氮化镓的阻挡层的顶表面。每组第一源电极、第一漏电极和第一栅电极包括增强模式晶体管的电极，并且每组第二源电极、第二漏电极和第二栅电极包括耗尽模式晶体管的电极。
附图说明
图1是使用从外部控制电路供应的数字控制信号来控制的常规的基于氮化镓的功率半导体器件的示意性平面图。
图2A是根据本发明的实施例的包括耗尽模式晶体管和增强模式晶体管二者的基于氮化镓的MMIC器件的三个区域的示意性截面视图。
图2B至图2D是与图2A中图示的三个截面区域对应的示意性平面图。
图3是根据本发明的实施例的可以用于基于氮化镓的MMIC器件中的可替代增强模式晶体管设计的截面视图。
图4是根据本发明的实施例的可以用于基于氮化镓的MMIC器件中的另一可替代增强模式晶体管设计的截面视图。
图5A至图5C是根据本发明的各种实施例的基于氮化镓的MMIC器件的示意性平面图。
图6是描述了根据本发明的某些实施例的制造基于氮化镓的MMIC器件的方法的流程图。
具体实施方式
诸如基于氮化镓的HEMT器件之类的基于氮化镓的功率半导体器件对于诸如无线电通信***、雷达和各种其它无线应用中使用的高功率放大器之类的高功率RF应用而言是非常有前景的候选者。如本文所使用的，术语“基于氮化镓”是指包括至少镓和氮的那些半导体化合物，包括氮化镓以及诸如氮化铝镓(AlGaN)和氮化铝铟镓(AlInGaN)之类的三元和四元化合物。基于氮化镓的功率半导体器件已经被开发为与诸如例如阻抗匹配网络之类的其它电路***耦合的分立器件或者被开发为MMIC器件(例如，具有内置阻抗匹配网络的多级HEMT放大器)二者。在许多应用中，基于氮化镓的功率半导体器件被控制信号控制。通常，市场上可买到的数字电路被用于生成供应到基于氮化镓的功率半导体器件的控制信号。这些数字电路可以包括一个或多个附加的半导体芯片，并且通常是基于硅的半导体器件。
图1是使用数字控制信号来控制的常规的基于氮化镓的功率半导体器件的示意性平面图。如图1中所示，提供了基于氮化镓的集成电路芯片10。基于氮化镓的集成电路芯片10可以包括诸如例如其上形成有多个基于氮化镓的外延层的碳化硅半导体基板之类的基底基板12。各种输入/输出焊盘可以被形成在基板12上，各种输入/输出焊盘包括例如RF输入焊盘14、RF输出焊盘16、偏置信号焊盘18和控制信号焊盘20。还可以提供控制电路集成电路芯片30。控制电路集成电路芯片30可以被实现在第二半导体基板32上，该第二半导体基板32可以包括例如硅基板。各种输入/输出焊盘可以被形成在控制电路集成电路芯片30的基板32上，各种输入/输出焊盘包括例如偏置信号焊盘34、控制信号输入焊盘36和控制信号输出焊盘38。尽管图1图示了单个控制电路集成电路芯片30，但将理解的是，可能需要多个单独的控制电路集成电路芯片30来生成必要的控制信号，尤其如果是使用现成的数字电路来形成控制电路***。
在一些情况下(诸如，图1的示例)，基于氮化镓的集成电路芯片10和控制电路集成电路芯片30可以被安装在单个封装中。如图1中所示，在这样的实施例中，可以提供将控制电路集成电路芯片30中所包括的各种输出焊盘38连接到基于氮化镓的集成电路芯片10中所包括的输入焊盘20的多条键合线或其它互连件40。在其它情况下，两个集成电路芯片10、30可以例如经由印刷电路板上的控制线和/或键合线被单独地封装和互连。在任一种情况下，将两个集成电路芯片10、30互连倾向于增加制造工艺的显著附加复杂性和代价，并且还降低器件的性能。
依据本发明的实施例，提供了其中在单个单片基板上形成RF电路和用于生成控制RF电路的操作的数字控制信号的控制电路二者的基于氮化镓的MMIC器件。通常，使用耗尽模式(常开)晶体管形成基于氮化镓的RF电路。然而，与使用增强模式晶体管与耗尽模式晶体管的组合实现的数字控制电路或排他地使用增强模式晶体管实现的数字控制电路相比，排他地使用耗尽模式晶体管形成的数字控制电路更难设计，需要明显更多的芯片面积来实现，并使用了更多的功率。结果，数字控制电路尚未被集成到常规的基于氮化镓的RF MMIC器件中。
与提供相同功能的常规的多芯片电路相比，根据本发明的实施例的基于氮化镓的MMIC器件可以更小、更便宜且不那么复杂。此外，通过将数字控制电路***集成到基于氮化镓的MMIC中，可以实现各种性能优势，包括改善的高温性能和更快的操作速度。此外，可以使用当前可用的工具和制造技术来制造根据本发明的实施例的基于氮化镓的MMIC器件。
在一些实施例中，提供了包括在诸如例如碳化硅基板之类的基板上形成的基于氮化镓的外延结构的基于氮化镓的MMIC器件。基于氮化镓的外延结构可以包括例如基于氮化镓的沟道层和在基于氮化镓的沟道层上与基板相对地形成的基于氮化镓的阻挡层。可以包括附加的外延层作为基于氮化镓的沟道层或诸如例如缓冲层、应变平衡层、过渡层等之类的基于氮化镓的阻挡层的部分。可以在基于氮化镓的外延结构之上和之中形成多个耗尽模式晶体管。这些耗尽模式晶体管可以包括栅电极、源电极和漏电极。这些电极可以形成在与基于氮化镓的沟道层相对的基于氮化镓的阻挡层上，并可以与基于氮化镓的阻挡层直接接触。
附加地，可以在基于氮化镓的外延结构之上和之中形成多个增强模式晶体管。增强模式晶体管可以同样地包括栅电极、源电极和漏电极。源电极和漏电极可以被形成在基于氮化镓的阻挡层上并可以与基于氮化镓的阻挡层直接接触。基于氮化镓的阻挡层的在源电极和漏电极之间的部分可以被蚀刻掉，以在阻挡层中形成暴露沟道层的开口。可以在开口中形成诸如例如氧化物层(例如，SiO2)之类的栅绝缘层，并且栅电极可以与基于氮化镓的沟道层和基于氮化镓的阻挡层相对地形成在栅绝缘层上。
在其它实施例中，增强模式晶体管可以具有不同的设计，在设计中，基于氮化镓的阻挡层的在源电极和漏电极之间的部分可以仅被部分地蚀刻掉，使得基于氮化镓的阻挡层中形成的开口没有暴露基于氮化镓的沟道层。栅电极形成在基于氮化镓的阻挡层中的开口中。
在一些实施例中，耗尽模式晶体管可以包括被配置为在射频(“RF”)信号上操作的诸如基于氮化镓的HEMT RF放大器的晶体管之类的“RF”耗尽模式晶体管。在一些实施例中，耗尽模式晶体管可以附加地包括作为数字控制电路的部分的“数字”耗尽模式晶体管。数字耗尽模式晶体管和RF耗尽模式晶体管的尺寸和布局可以不同。增强模式晶体管可以是作为数字控制电路的部分的“数字”增强模式晶体管。
现在，将参考图2A至图6来更详细地描述本发明的实施例。
图2A是根据本发明的实施例的包括耗尽模式晶体管和增强模式晶体管二者的基于氮化镓的MMIC器件的三个区域的示意性截面视图。图2B至图2D是与图2A中图示的三个横截面区域对应的示意性平面图。
参照图2A至图2D，可以看出，基于氮化镓的MMIC器件100包括三种不同类型的晶体管，即，RF耗尽模式晶体管200、数字耗尽模式晶体管300和数字增强模式晶体管400。尽管为了简化图，图2A仅图示了每个晶体管200、300、400的单个实例，但将理解的是，通常基于氮化镓的MMIC器件100将包括多个每种类型的晶体管200、300、400。还将理解的是，在一些实施例中可以省略数字耗尽模式晶体管300。
如图2A中所示，RF耗尽模式晶体管200、数字耗尽模式晶体管300和数字增强模式晶体管400可以全部形成在诸如例如碳化硅半导体基板110之类的单片基板110上。例如，基板110可以包括4H-SiC或6H-SiC基板。与作为基于氮化镓的器件的非常常见的基板材料的蓝宝石(Al2O3)相比，碳化硅具有与基于氮化镓的材料接近得多的的晶格匹配。碳化硅的更接近的晶格匹配可以产生质量比蓝宝石上通常可得到的质量更高的基于氮化镓的材料。碳化硅还具有非常高的导热率，使得碳化硅上的基于氮化镓的器件的总输出功率通常不受基板的热耗散的限制，如同蓝宝石上形成的相同的器件的情况。而且，半绝缘碳化硅基板的可用性可以提供器件隔离和减小的寄生电容。尽管碳化硅可以被用作基板材料，本发明的实施例也可以利用诸如蓝宝石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等之类的任何合适的基板。
如图2A中所示，在基板110上形成基于氮化镓的外延结构120。基于氮化镓的外延结构120可以包括第一组一个或多个基于氮化镓的层130。第一组基于氮化镓的层130可以包括诸如AlxGa1-xN(其中，0≦x<1)之类的基于氮化镓的沟道层。在本发明的某些实施例中，基于氮化镓的沟道层可以具有式AlxGa1-xN，其中，x＝0表示沟道层是氮化镓层。然而，将理解的是，在其它实施例中，基于氮化镓的沟道层也可以是诸如InGaN、AlInGaN等之类的不同的基于氮化镓的层。在示例实施例中，基于氮化镓的沟道层可以是未掺杂的或非故意掺杂的，并可以生长到大于约的厚度。基于氮化镓的沟道层也可以是诸如超晶格之类的多层结构，并可以包括GaN、AlGaN等的组合。在一些实施例中，第一组基于氮化镓的层130可以包括基于氮化镓的沟道层以及诸如例如缓冲层、成核层、过渡层和/或应变平衡层之类的一个或多个附加的层。例如，可以包括氮化铝缓冲层，以在碳化硅基板和器件的其余部分之间提供适当的晶体结构过渡。本文中，无论第一组基于氮化镓的层仅包括基于氮化镓的沟道层还是还包括附加的层，第一组基于氮化镓的层130都将被称为基于氮化镓的沟道层130。
基于氮化镓的外延结构120还可以包括第二组一个或多个基于氮化镓的层140。第二组基于氮化镓的层140可以包括基于氮化镓的阻挡层，并且还可以包括诸如过渡层和/或应变平衡层之类的附加的层。本文中，无论第二组基于氮化镓的层仅包括基于氮化镓的阻挡层还是还包括另外的层，第二组基于氮化镓的层都将被称为基于氮化镓的阻挡层140。与基于氮化镓的沟道层130的上表面接触的基于氮化镓的阻挡层140的下部部分的带隙可以超过基于氮化镓的沟道层130的最上层的带隙。附加地，基于氮化镓的沟道层130可以具有比基于氮化镓的阻挡层140大的电子亲和力。基于氮化镓的沟道层130的导带边缘的能量小于基于氮化镓的阻挡层140的在基于氮化镓的沟道层130与基于氮化镓的阻挡层140之间的界面处的导带边缘的能量。
在某些实施例中，基于氮化镓的阻挡层140是AlN、AlInN、AlGaN或AlInGaN或其层的组合，具有在约0.1nm和约30nm之间的厚度。在本发明的一些实施例中，基于氮化镓的阻挡层140是AlxGa1-xN，其中，0＜x＜1。在具体实施例中，铝浓度为约25％。然而，在本发明的其它实施例中，基于氮化镓的阻挡层140包括具有在约5％和约100％之间的铝浓度的AlGaN。在本发明的具体实施例中，铝浓度大于约10％。在一些实施例中，基于氮化镓的阻挡层140可以不被掺杂或被掺杂有n型掺杂剂至小于约1019cm-3的浓度。基于氮化镓的阻挡层140可以足够厚，并具有足够高的铝浓度，以在基于氮化镓的沟道层130与基于氮化镓的阻挡层140之间的界面处引起显著的载流子浓度。在示例实施例中，基于氮化镓的沟道层130的最上部可以包括氮化镓，而基于氮化镓的阻挡层140的最下部可以包括氮化铝镓。
如图2A中进一步示出的，基板110可以包括第一区域112和第二区域114。RF耗尽模式晶体管200可以被形成在基板110的第一区域112中，且数字耗尽模式晶体管300和数字增强模式晶体管400可以被形成在基板110的第二区域114中。
现在参考图2A和图2B，每个RF耗尽模式晶体管200包括栅电极210、源电极220和漏电极230。栅电极210可以包括在源电极220和漏电极230之间平行延伸的相对窄的栅指状物210。晶体管的“栅宽度”是指栅指状物210在其相关联的源电极220和漏电极230之间延伸或与其相关联的源电极220和漏电极230“重叠”的距离。如图2B中所示，RF耗尽模式晶体管200的栅宽度可以相对大。在所描绘的实施例中，RF耗尽模式晶体管的栅指状物210的宽度为约500微米。
如图2A中进一步示出的，可以在相应的源电极220和漏电极230下方的基于氮化镓的阻挡层140中形成源/漏区142。如所示出的，源/漏区142可以延伸到基于氮化镓的沟道层130中。源/漏区142可以是基于氮化镓的阻挡层140的掺杂(或更重掺杂)的区域。源/漏区142可以例如通过离子注入形成。源/漏区142可以具有任何合适的掺杂浓度。在示例实施例中，源/漏区142可以具有约1×1020至1×1021cm3的掺杂浓度。在其它实施例中，源/漏区142可以仅延伸部分地通过而不是完全地通过基于氮化镓的阻挡层140。在另外的其它实施例中，源/漏区142可以被省略，使得使源电极220和漏电极230直接形成在基于氮化镓的阻挡层140上。下面将更详细讨论的数字耗尽模式晶体管300和数字增强模式晶体管400可以具有以上讨论的用于源/漏区142的配置中的任何配置，包括省略源/漏区142。
尽管未在图中示出，但将理解的是，可以在基板110的第一区域112中提供多个RF耗尽模式晶体管200。这些RF耗尽模式晶体管200可以包括彼此并联电连接的多个单位单元晶体管。每个单位单元晶体管200可以与一个或多个相邻的单位单元晶体管200共享源电极220和/或漏电极230。
在基于氮化镓的阻挡层140的顶表面上形成绝缘层150。绝缘层150可以包括例如诸如氮化硅层之类的氮化物层。在一些实施例中，绝缘层150可以用作钝化层。绝缘层150可以附加地(或可替代地)使从栅电极210的上部部分横向延伸的翼部212与基于氮化镓的阻挡层140绝缘。在绝缘层150中提供用于相应的栅电极210、源电极220和漏电极230的开口。这些开口暴露了基于氮化镓的阻挡层140，使得栅电极210、源电极220和漏电极230可以直接接触基于氮化镓的阻挡层140的顶表面。
耗尽模式晶体管200可以包括HEMT晶体管。由于基于氮化镓的阻挡层140与基于氮化镓的沟道层130之间的带隙的差异以及在基于氮化镓的阻挡层140与基于氮化镓的沟道层130之间的界面处的压电效应，因此在基于氮化镓的沟道层130与基于氮化镓的阻挡层140之间的结处的基于氮化镓的沟道层130中引起二维电子气(2DEG)。2DEG用作高传导率层，其允许耗尽模式晶体管200的分别在源电极220和漏电极230下方的源区和漏区之间导通。源电极220和漏电极230可以直接接触阻挡层140。栅指状物210也可以直接接触基于氮化镓的阻挡层140，并位于源电极220和漏电极230之间。虽然栅指状物210以及源电极220和漏电极230都在图2A中被示出为具有相同的“长度”(即，电极在X方向上延伸的距离)，但是将理解的是，实际上，栅指状物210具有基本上小于源电极220和漏电极230的长度的长度，如在图2B中可以看出的。还将理解的是，源电极220和漏电极230不需要具有相同的长度。
在一些实施例中，栅指状物210可以包括金属栅指状物。可以基于例如基于氮化镓的阻挡层140的成分来选择用于形成栅指状物210的(一个或多个)具体材料。在示例实施例中，栅指状物210可以包括Ni、Pt和Au中的一种或多种。源电极220和漏电极230可以包括诸如Ti、Ni和Pt之类的一种或多种金属。在示例实施例中，源电极220和漏电极230可以包括Ti/Si/Ni/Pt堆叠。源电极220与漏电极230可以形成到基于氮化镓的阻挡层140的欧姆接触。如图2B中所示，与栅电极210距漏电极230相比，栅电极210可以更靠近源电极220。
如图2A和图2B中进一步示出的，可以在栅电极210的顶部上以及绝缘层150的顶部部分上形成分隔层240。可以在分隔层240的顶部上形成场板250。场板250可以垂直地重叠栅电极210的一部分和半导体结构120的在栅电极210和漏电极230之间的一部分二者。场板250与栅电极210和半导体结构120的与场板250垂直重叠的一部分二者电隔离。场板250可以经由未在图中示出的电连接被连接到源电极220。场板250是导电板，其重新分配晶体管200的漏侧的电场，以便改善器件的击穿电压、增益和最大操作频率。
图2A和图2C图示了数字耗尽模式晶体管300的设计。数字耗尽模式晶体管300可以具有与RF耗尽模式晶体管200相似的层和区域，但是各种区域的尺寸可以大不相同。如图2A和图2C中所示，数字耗尽模式晶体管300包括形成在基板110上的基于氮化镓的沟道层130以及在基于氮化镓的沟道层130上的与基板110相对的基于氮化镓的阻挡层140。基于氮化镓的阻挡层140可以包括源/漏区142。在基于氮化镓的阻挡层140上形成栅电极310、源电极320和漏电极330。栅电极310在源电极320和漏电极330之间平行地延伸。
以上讨论的绝缘层150(例如，氮化硅绝缘层)也被形成在基板110的第二区域114中的基于氮化镓的阻挡层140的顶表面上。栅电极310、源电极320和漏电极330形成在绝缘层150中的相应开口中。像耗尽模式晶体管200一样，耗尽模式晶体管300可以包括HEMT晶体管，并可以以与以上讨论的耗尽模式晶体管200相同的方式操作。
如图2C中所示，数字耗尽模式晶体管300的栅宽度可以比RF耗尽模式晶体管200的栅宽度小几个数量级。在所描绘的实施例中，与RF耗尽模式晶体管200的约500微米的栅宽度相比，数字耗尽模式晶体管的栅电极310的宽度为约3微米。在所描绘的实施例中，与RF耗尽模式晶体管200的约0.1至0.5微米的栅长度相比，数字耗尽模式晶体管的栅电极310的长度为约6至7微米。还如图2C中所示，在示例实施例中，耗尽模式晶体管300中的每个耗尽模式晶体管的栅宽度可以是其栅长度的约一半。栅电极310、源电极320和漏电极330可以由与用于形成耗尽模式晶体管200的栅电极210、源电极220和漏电极230的对应材料相同的材料形成。可以在耗尽模式晶体管300中省略被包括在耗尽模式晶体管200中的场板250。附加地，在耗尽模式晶体管300中，栅电极310可以位于与源电极320和漏电极330基本上等距。
接下来参考图2A和图2D，每个数字增强模式晶体管400包括位于源电极420和漏电极430之间的栅电极410。数字增强模式晶体管400的栅宽度可以比RF耗尽模式晶体管200的栅宽度小若干个数量级，并且可以与数字耗尽模式晶体管300的栅宽度大约相同。数字增强模式晶体管400的栅长度可以比数字耗尽模式晶体管300的栅长度小一个数量级。
数字增强模式晶体管400可以类似于上述的数字耗尽模式晶体管300，但可以具有不同的栅电极设计。尤其是，首先参考图2A，可以看出，凹部412被形成在基于氮化镓的阻挡层140中，并且栅电极410延伸到凹部412中。在一些实施例中，凹部412可以延伸完全地通过基于氮化镓的阻挡层140，并且可以延伸到基于氮化镓的沟道层130中。例如，在一些实施例中，凹部412可以延伸到基于氮化镓的沟道层130中1nm和15nm之间。在凹部412中形成栅绝缘层414。栅绝缘层414可以覆盖基于氮化镓的阻挡层140的暴露的侧壁以及基于氮化镓的沟道层130的暴露的顶表面，以便将栅电极410与基于氮化镓的沟道层130隔离。修改后的栅电极配置使晶体管400操作为增强模式器件。有利地，可以使用用于形成耗尽模式晶体管200、300的相同的常见工艺步骤来形成增强模式晶体管400，以允许耗尽模式晶体管和增强模式晶体管二者被容易地形成在相同基板上。
在一些实施例中，数字增强模式晶体管400可以具有与数字耗尽模式晶体管300的栅宽度相似的栅宽度。例如，每个数字增强模式晶体管400的栅宽度可以是约2至6微米。每个数字增强模式晶体管400的栅长度可以比数字耗尽模式晶体管的栅长度小。例如，每个数字增强模式晶体管400的栅长度可以小于1微米。
RF耗尽模式晶体管200通常被实现为“单位单元”晶体管，其中，多个单独的“单位单元”晶体管被形成为并联地电连接以便操作为单个晶体管。可以提供许多单位单元，以增加器件的电流承载能力和电压阻断能力。相比之下，数字耗尽模式晶体管300和数字增强模式晶体管400通常被实现为独立的晶体管，因为这些晶体管通过小得多的电流水平。
在一些实施例中，RF耗尽模式晶体管200可以包括RF功率放大器，并且数字耗尽模式晶体管300和数字增强模式晶体管400可以被布置为形成对输入到RF功率放大器的RF信号进行栅控的数字控制电路。数字耗尽模式晶体管300和数字增强模式晶体管400可以是产生相对低的电场的低电压器件。
根据本发明的实施例的基于氮化镓的MMIC器件可以表现出许多优点。例如，RF晶体管和数字控制晶体管可以被形成在公共基板上，从而允许将数字控制电路连接到RF电路的传输线形成在公共基板上。这可以避免经由引线键合或其它技术互连多个芯片的必要和相关联的成本。如此，与提供相同功能的常规多芯片电路相比，根据本发明的实施例的基于氮化镓的MMIC器件可以更小、更便宜且不太复杂。而且，根据本发明的实施例的器件可以具有短得多的控制线，并且因此可以表现出改善的性能。附加地，通过将数字晶体管300、400制造为基于氮化镓的晶体管，可以改善电路的高温性能和整体鲁棒性。而且，可以使用与用于形成耗尽模式晶体管200、300基本上相同的工艺步骤来形成数字增强模式晶体管400，从而允许相同的工艺装备被用于在公共基板上形成全部三种类型的晶体管。增强模式晶体管400的制造可能需要在基于氮化镓的阻挡层140中形成凹部412并在基板110的第二区域中形成栅绝缘层414的附加步骤，但是这两者均为可以容易地并入制造工艺中的标准工艺步骤。
如图2A和图2D中所示的基于氮化镓的增强模式晶体管具有非传统设计，该非传统设计可能不代表制造基于氮化镓的增强模式晶体管的理想方式。然而，这种设计在用于形成具有集成控制电路***的基于氮化镓的MMIC器件时表现出某些优势，因为增强模式晶体管可以在用于形成RF晶体管的工艺步骤期间被容易地制造。
依据本发明的进一步实施例，可以提供包括具有可替代设计的增强模式晶体管的基于氮化镓的MMIC器件。图3和图4图示了根据本发明的实施例的可以用于基于氮化镓的MMIC器件的两种可替代增强模式晶体管设计。图3和图4中图示的增强模式晶体管设计可以用于取代图2A的增强模式晶体管400。
图3是根据本发明的实施例的可以用在基于氮化镓的MMIC器件中的可替代增强模式晶体管500的截面视图。如通过比较图3与图2A可以看出的，增强模式晶体管500可以与上述的增强模式晶体管400类似，但是增强模式晶体管500包括并未延伸完全地通过基于氮化镓的阻挡层140的凹部512。栅电极510被形成在凹部512中，以覆盖凹部512的侧壁和凹部512的底表面。
在增强模式晶体管500中，可以可选地提供栅绝缘层414，因为它可以增加器件的正向栅电压。然而，将理解的是，在其它实施例中可以省略栅绝缘层414，因为基于氮化镓的阻挡层140的其余部分可以防止栅电极510形成与基于氮化镓的沟道层130的短路。在包括栅绝缘层414的实施例中，栅绝缘层414可以是诸如例如氧化铝、氧化铪、氧化锆或任何其它合适的高介电常数材料之类的高介电常数材料(即，具有比氧化硅的介电常数高的介电常数的材料)。在一些实施例中，栅电极510可以包括氧化镍，其可以有利地增加增强模式晶体管500的阈值电压。
图4是根据本发明的又进一步实施例的可以用在基于氮化镓的MMIC器件中的另一可替代增强模式晶体管600的截面视图。如图6中所示，增强模式晶体管600具有与图2A和图2D的增强模式晶体管400有些不同的设计。尤其是，增强模式晶体管600不包括在氮化镓阻挡层640中的凹部，并且也不包括任何栅绝缘层。然而，增强模式晶体管600的基于氮化镓的阻挡层640的确在栅电极610的下方包括掺杂有第二导电类型掺杂剂的掺杂区660。例如，如果基于氮化镓的阻挡层640中的源/漏区142掺杂有n型掺杂剂，则掺杂区660可以掺杂有p型掺杂剂。掺杂区660可以例如通过离子注入形成。在示例实施例中，掺杂区660可以掺杂有诸如镁之类的p型掺杂剂。例如，可以以2×1013cm-2的剂量来执行8keV注入。
图5A至图5C是根据本发明的各种实施例的基于氮化镓的MMIC器件的示意性平面图。
首先参考图5A，图示了MMIC数字功率放大器700，该MMIC数字功率放大器700包括使用单位单元RF耗尽模式晶体管形成的放大器级710、使用数字耗尽模式晶体管与数字增强模式晶体管的组合形成的数字控制块720以及使用数字耗尽模式晶体管与数字增强模式晶体管的组合形成的数字驱动器电路***730。MMIC数字功率放大器700可以操作为开关放大器，其中，其放大晶体管在线性区域中度过极少的时间(即，晶体管完全导通或是完全关断)，其可以允许功率放大器700实现非常高的效率水平(例如，大于90％)。
图5B是包括RF晶体管810和包括增强模式晶体管和耗尽模式晶体管二者的控制电路***820的集成电路800的示意性平面图。控制电路***820调制、限制或以其它方式控制RF晶体管810的偏置，以便影响RF晶体管810的线性、温度响应、增益响应或其它性能参数。
图5C是适用于使用相同频带发送和接收信号的时分双工通信***中的MMIC发送/接收电路900的示意性平面图。如图5C中所示，MMIC发送/接收电路900包括高功率放大器电路910、低噪声放大器电路920、发送/接收开关930和数字控制块940。高功率放大器电路910和低噪声放大器电路920可以各自使用单位单元RF耗尽模式晶体管来实现。控制块940可以包括例如用于高功率放大器910和/或用于低噪声放大器920的偏置控制电路，并且还可以包括用于控制发送/接收开关930的操作的数字控制电路。例如，可以使用数字耗尽模式晶体管和数字增强模式晶体管来实现控制块940。
图6是图示了根据本发明的某些实施例的制造基于氮化镓的MMIC器件的方法的流程图。如图6中所示，操作可以开始于在单片基板上形成基于氮化镓的沟道层(框1000)。单片基板可以包括例如碳化硅晶圆，并且基于氮化镓的沟道层可以包括单层或多层的基于氮化镓的材料。接下来，可以在基于氮化镓的沟道层上与基板相对地形成基于氮化镓的阻挡层(框1010)。基于氮化镓的阻挡层可以包括单层或多层，并且基于氮化镓的阻挡层的下部部分的带隙大于基于氮化镓的沟道层的与基于氮化镓的阻挡层恰好相邻的上部部分的带隙。
接下来，在基于氮化镓的阻挡上形成绝缘层，该绝缘层包括多个第一栅电极开口、第二栅电极开口和第三栅电极开口以及暴露了基于氮化镓的阻挡层的多个源/漏电极开口(框1020)。然后，在第一栅电极开口中的基于氮化镓的阻挡中形成多个凹部(框1030)。在第一栅电极开口中形成栅绝缘层，该栅绝缘层覆盖相应凹部的侧壁和底表面(框1040)。栅绝缘层也可以覆盖绝缘层的顶表面的部分。
在绝缘层中的源/漏电极开口中形成多个第一源电极、多个第二源电极、多个第一漏电极和多个第二漏电极，使得第一源电极、第二源电极，第一漏电极和第二漏电极直接接触基于氮化镓的阻挡层的顶表面(框1050)。然后，可以执行隔离注入工艺(框1060)。在栅绝缘层上的第一栅电极开口中形成第一栅电极，每个第一栅电极延伸到凹部中的相应一个凹部中(框1070)。在绝缘层中的第二栅电极开口中形成第二栅电极，第二栅电极直接接触基于氮化镓的阻挡层的顶表面(框1080)。每组第一源电极、第一漏电极和第一栅电极包括增强模式晶体管的电极，并且每组第二源电极、第二漏电极和第二栅电极包括耗尽模式晶体管的电极。
将理解的是，数字增强模式晶体管(和数字耗尽模式晶体管)可以被用于实现诸如数字控制电路***、数字逻辑和数字RF驱动器之类的各种不同的电路。
将理解的是，虽然在本文中可以使用术语第一、第二等来描述各种元件，但这些元件不应该受这些术语限制。这些术语只是用于将一个元件与另一个元件区分开。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文中使用的，术语“和/或”包括一个或多个相关联的所列项的任何和全部组合。
如本文中使用的，单数形式“一(a/an)”和“该(the)”也旨在包括复数形式，除非上下文另外清楚指示。还将理解的是，术语“包括”和/或“包含”在本文中使用时，指明所述特征、整体、步骤、操作、元件和/或部件的存在，而并不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，本文使用的术语应被解释为具有与它们在相关技术和本说明书的上下文中的含义一致的含义，并且将不以理想化或过度正式的含义来解释，除非本文中如此明确定义。
将理解的是，当诸如层、区域或基板之类的元件被称为“在”另一个元件“上”或者延伸“到”另一元件“上”时，它可以直接在另一个元件上或者直接延伸到另一个元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一个元件“上”或者“直接”延伸“到”另一个元件“上”时，没有中间元件存在。还将理解的是，当元件被称为“连接到”或“耦合到”另一个元件时，它可以直接连接到或耦合到另一个元件，或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接耦合到”另一个元件时，没有中间元件存在。
在本文中可以使用诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所图示的。将理解的是，这些术语旨在还涵盖器件的除了图中描绘的方位之外的不同方位。
本文参考作为本发明的理想化实施例(和中间结构)的示意性图示的截面图示来描述本发明的实施例。为了清楚起见，附图中的区和层的厚度可以被夸大。附加地，将预计到作为例如制造技术和/或公差的结果的图示的形状的变化。因此，本发明的实施例不应该被解释为限于本文图示的区域的特定形状，而是包括例如由制造导致的形状偏差。
在附图和说明书中，已经公开有本发明的典型实施例，并且尽管采用了特定术语，但它们仅在一般性和描述性意义上使用，而不是出于限制的目的，在下面的权利要求中阐述了本发明的范围。

Claims (38)

1.一种单片微波集成电路，包括：
单片基板；
在所述单片基板上的基于氮化镓的沟道层；
在所述基于氮化镓的沟道层上的与所述单片基板相对的基于氮化镓的阻挡层，所述基于氮化镓的阻挡层包括在其顶表面中的凹部；
在所述基于氮化镓的阻挡层上的与所述基于氮化镓的沟道层相对的第一源电极、第一漏电极和第一栅电极，所述第一栅电极位于所述第一源电极和所述第一漏电极之间，其中所述第一栅电极的底表面与所述基于氮化镓的阻挡层直接接触；
在所述基于氮化镓的阻挡层上的与所述基于氮化镓的沟道层相对的第二源电极和第二漏电极；
在所述基于氮化镓的阻挡层中的所述凹部中的栅绝缘层；以及
在所述栅绝缘层上的与所述基于氮化镓的阻挡层相对的第二栅电极，所述第二栅电极位于所述第二源电极和所述第二漏电极之间并延伸到所述凹部中，
其中，所述第一源电极、所述第一漏电极和所述第一栅电极包括耗尽模式晶体管的电极，以及所述第二源电极、所述第二漏电极和所述第二栅电极包括增强模式晶体管的电极。
2.根据权利要求1所述的单片微波集成电路，其中，所述凹部延伸完全地通过所述基于氮化镓的阻挡层，以暴露所述基于氮化镓的沟道层。
3.根据权利要求2所述的单片微波集成电路，其中，所述凹部进一步延伸到所述基于氮化镓的沟道层的顶表面中。
4.根据权利要求1至3中任一项所述的单片微波集成电路，还包括：
在所述基于氮化镓的阻挡层上的与所述基于氮化镓的沟道层相对的第三源电极；
在所述基于氮化镓的阻挡层上的与所述基于氮化镓的沟道层相对的第三漏电极；
在所述基于氮化镓的阻挡层上的与所述基于氮化镓的沟道层相对的第三栅电极，所述第三栅电极在所述第三源电极和所述第三漏电极之间延伸，其中所述第三栅电极的底表面与所述阻挡层直接接触，
其中，所述耗尽模式晶体管包括第一耗尽模式晶体管，以及
其中，所述第三源电极、所述第三漏电极和所述第三栅电极包括第二耗尽模式晶体管的电极。
5.根据权利要求4所述的单片微波集成电路，其中，所述第二源电极和所述第二栅电极之间的第一距离与所述第二漏电极和所述第二栅电极的第二距离相同。
6.根据权利要求5所述的单片微波集成电路，其中，所述第一源电极和所述第一栅电极之间的第三距离小于所述第一漏电极和所述第一栅电极之间的第四距离。
7.根据权利要求1至3中任一项所述的单片微波集成电路，还包括在所述基于氮化镓的阻挡层上的绝缘层，所述绝缘层包括用于所述第一源电极和所述第二源电极、所述第一漏电极和所述第二漏电极以及所述第一栅电极和所述第二栅电极中的每个的开口，其中，所述绝缘层和所述栅绝缘层由不同的材料形成，并且其中，所述栅绝缘层沿着所述绝缘层的至少一部分的顶表面并沿着所述绝缘层中的用于所述第二栅电极的开口的侧壁延伸。
8.根据权利要求7所述的单片微波集成电路，其中，所述栅绝缘层包括氧化物层，以及所述绝缘层包括氮化物层。
9.根据权利要求1至3中任一项所述的单片微波集成电路，其中，所述耗尽模式晶体管包括场板，以及所述增强模式晶体管不包括场板。
10.一种半导体集成电路，包括：
基板；
在所述基板的第一区域上形成的射频RF功率放大器，所述RF功率放大器包括多个基于氮化镓的耗尽模式晶体管；以及
在所述基板的第二区域上形成的数字电路，所述数字电路包括多个基于氮化镓的增强模式晶体管。
11.根据权利要求10所述的半导体集成电路，其中，所述数字电路还包括多个基于氮化镓的耗尽模式晶体管。
12.根据权利要求10至11中任一项所述的半导体集成电路，还包括：
在所述基板上的基于氮化镓的沟道层；
在所述基于氮化镓的沟道层上的与所述基板相对的基于氮化镓的阻挡层，所述基于氮化镓的阻挡层包括在其顶表面中的多个凹部；
其中，所述基板的所述第一区域中的所述基于氮化镓的耗尽模式晶体管的栅电极直接接触所述基于氮化镓的阻挡层，以及
其中，所述基板的所述第二区域中的所述基于氮化镓的增强模式晶体管的栅电极延伸到所述基于氮化镓的阻挡层中的相应凹部中。
13.根据权利要求12所述的半导体集成电路，还包括所述基于氮化镓的阻挡层中的所述凹部中的在所述基于氮化镓的增强模式晶体管的相应栅电极和所述基于氮化镓的阻挡层之间的栅绝缘层。
14.根据权利要求13所述的半导体集成电路，其中，所述凹部延伸完全地通过所述基于氮化镓的阻挡层，以暴露所述基于氮化镓的沟道层。
15.根据权利要求14所述的半导体集成电路，其中，所述凹部进一步延伸到所述基于氮化镓的沟道层的顶表面中。
16.根据权利要求15所述的半导体集成电路，其中，所述栅绝缘层包括氧化物层。
17.根据权利要求12所述的半导体集成电路，其中，所述凹部仅延伸部分地通过所述基于氮化镓的阻挡层，并且其中，所述基板的所述第二区域中的所述基于氮化镓的增强模式晶体管的栅电极直接接触所述基于氮化镓的阻挡层的相应部分。
18.根据权利要求10至11中任一项所述的半导体集成电路，其中，每个基于氮化镓的增强模式晶体管包括栅电极、源电极和漏电极，并且其中，每个基于氮化镓的增强模式晶体管的栅电极在其对应的源电极和漏电极之间是等距的。
19.根据权利要求10至11中任一项所述的半导体集成电路，其中，每个基于氮化镓的耗尽模式晶体管包括栅电极、源电极和漏电极，并且其中，与每个基于氮化镓的耗尽模式晶体管的栅电极距其对应的漏电极相比，所述基于氮化镓的耗尽模式晶体管的栅电极更靠近其对应的源电极。
20.根据权利要求10所述的半导体集成电路，还包括：
在所述基板上的基于氮化镓的沟道层；以及
在所述基于氮化镓的沟道层上的与所述基板相对的基于氮化镓的阻挡层，
其中，每个基于氮化镓的增强模式晶体管包括栅电极、源电极和漏电极，以及
其中，所述基于氮化镓的阻挡层在每个基于氮化镓的增强模式晶体管的源电极和漏电极下方掺杂有第一导电类型的掺杂剂，以及所述基于氮化镓的阻挡层在每个基于氮化镓的增强模式晶体管的栅电极下方掺杂有第二导电类型的掺杂剂，其中，所述第一导电类型与所述第二导电类型相反。
21.一种半导体集成电路，包括：
单片基板；
在所述单片基板的第一区域上的第一基于氮化镓的耗尽模式晶体管，所述第一基于氮化镓的耗尽模式晶体管具有第一栅宽度和第一栅长度；
在所述单片基板的第二区域上的第二基于氮化镓的耗尽模式晶体管，所述第二基于氮化镓的耗尽模式晶体管具有第二栅宽度和第二栅长度；以及
在所述单片基板的所述第二区域上的基于氮化镓的增强模式晶体管，所述基于氮化镓的增强模式晶体管具有第三栅宽度和第三栅长度。
22.根据权利要求21所述的半导体集成电路，其中，所述第一栅宽度超过所述第二栅宽度至少十倍。
23.根据权利要求21至22中任一项所述的半导体集成电路，其中，所述第一栅长度小于所述第二栅长度。
24.根据权利要求21至22中任一项所述的半导体集成电路，其中，所述第一栅宽度超过所述第三栅宽度至少十倍。
25.根据权利要求21至22中任一项所述的半导体集成电路，其中，所述第一栅长度小于所述第三栅长度。
26.根据权利要求21至22中任一项所述的半导体集成电路，其中，所述第二栅长度超过所述第三栅长度。
27.根据权利要求21至22中任一项所述的半导体集成电路，还包括：
在所述单片基板上的基于氮化镓的沟道层；
在所述基于氮化镓的沟道层上的与所述单片基板相对的基于氮化镓的阻挡层，所述基于氮化镓的阻挡层的顶表面包括凹部，
其中，所述第一基于氮化镓的耗尽模式晶体管的栅电极和所述第二基于氮化镓的耗尽模式晶体管的栅电极各自直接接触所述基于氮化镓的阻挡层，以及所述基于氮化镓的增强模式晶体管的栅电极延伸到所述基于氮化镓的阻挡层中的所述凹部中。
28.根据权利要求27所述的半导体集成电路，还包括在所述基于氮化镓的增强模式晶体管的栅电极和所述基于氮化镓的阻挡层之间的在所述基于氮化镓的阻挡层中的所述凹部中的栅绝缘层。
29.根据权利要求27所述的半导体集成电路，其中，所述凹部延伸完全地通过所述基于氮化镓的阻挡层，以暴露所述基于氮化镓的沟道层。
30.根据权利要求29所述的半导体集成电路，其中，所述凹部进一步延伸到所述基于氮化镓的沟道层的顶表面中。
31.根据权利要求28所述的半导体集成电路，其中，所述栅绝缘层包括氧化物层。
32.根据权利要求27所述的半导体集成电路，其中，所述凹部仅延伸部分地通过所述基于氮化镓的阻挡层，并且其中，所述基于氮化镓的增强模式晶体管的栅电极直接接触所述凹部的侧壁和底表面。
33.根据权利要求21所述的半导体集成电路，还包括：
在单片半导体基板上的基于氮化镓的沟道层；以及
在所述基于氮化镓的沟道层上的与所述单片半导体基板相对的基于氮化镓的阻挡层，
其中，所述基于氮化镓的增强模式晶体管包括栅电极、源电极和漏电极，以及
其中，所述基于氮化镓的阻挡层在所述基于氮化镓的增强模式晶体管的源电极和漏电极下方掺杂有第一导电类型的掺杂剂，以及所述基于氮化镓的阻挡层在所述基于氮化镓的增强模式晶体管的栅电极下方掺杂有第二导电类型的掺杂剂，其中，所述第一导电类型与所述第二导电类型相反。
34.一种制造基于氮化镓的单片微波集成电路器件的方法，所述方法包括：
在基板上形成基于氮化镓的沟道层；
在所述基于氮化镓的沟道层上形成与所述基板相对的基于氮化镓的阻挡层；
在所述基于氮化镓的阻挡层上形成绝缘层，所述绝缘层包括暴露了所述基于氮化镓的阻挡层的多个第一栅电极开口、暴露了所述基于氮化镓的阻挡层的多个第二栅电极开口和暴露了所述基于氮化镓的阻挡层的多个源/漏电极开口；
在所述基于氮化镓的阻挡层的由所述第一栅电极开口暴露的相应部分中形成凹部；
在所述第一栅电极开口中形成栅绝缘层，所述栅绝缘层覆盖相应凹部的侧壁和底表面；
在所述绝缘层中的所述源/漏电极开口中形成多个第一源电极、多个第二源电极、多个第一漏电极和多个第二漏电极，所述第一源电极、所述第二源电极，所述第一漏电极和所述第二漏电极直接接触所述基于氮化镓的阻挡层的顶表面；
在所述栅绝缘层上的所述第一栅电极开口中形成第一栅电极，每个第一栅电极延伸到所述凹部中的相应一个凹部中，
在所述绝缘层中的第二栅电极开口中形成第二栅电极，所述第二栅电极直接接触所述基于氮化镓的阻挡层的顶表面；以及
其中，每组第一源电极、第一漏电极和第一栅电极包括增强模式晶体管的电极，以及每组第二源电极、第二漏电极和第二栅电极包括耗尽模式晶体管的电极。
35.根据权利要求34所述的方法，还包括在形成所述第一源电极和所述第二源电极以及所述第一漏电极和所述第二漏电极之前，在所述基于氮化镓的阻挡层中形成源/漏区。
36.根据权利要求34至35中任一项所述的方法，其中，所述凹部延伸完全地通过所述基于氮化镓的阻挡层。
37.根据权利要求34至35中任一项所述的方法，其中，所述凹部延伸到所述基于氮化镓的沟道层中。
38.根据权利要求34至35中任一项所述的方法，其中，所述栅绝缘层包括氧化物层。
CN201980052276.5A 2018-07-19 2019-05-14 具有增强模式和耗尽模式晶体管二者的单片微波集成电路 Active CN112534570B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/039,370 US10516043B1 (en) 2018-07-19 2018-07-19 Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US16/039,370 2018-07-19
PCT/US2019/032105 WO2020018169A1 (en) 2018-07-19 2019-05-14 Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors

Publications (2)

Publication Number Publication Date
CN112534570A CN112534570A (zh) 2021-03-19
CN112534570B true CN112534570B (zh) 2024-03-08

Family

ID=66770563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980052276.5A Active CN112534570B (zh) 2018-07-19 2019-05-14 具有增强模式和耗尽模式晶体管二者的单片微波集成电路

Country Status (5)

Country Link
US (3) US10516043B1 (zh)
EP (1) EP3824493A1 (zh)
JP (2) JP7240480B6 (zh)
CN (1) CN112534570B (zh)
WO (1) WO2020018169A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US20200395358A1 (en) * 2019-06-17 2020-12-17 Intel Corporation Co-integration of extended-drain and self-aligned iii-n transistors on a single die
CN113161349B (zh) * 2020-01-22 2023-01-31 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
US12046593B2 (en) 2020-12-25 2024-07-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20230188100A1 (en) 2021-12-10 2023-06-15 Wolfspeed, Inc. Group iii nitride based depletion mode differential amplifiers and related rf transistor amplifier circuits
CN115148734B (zh) * 2022-06-24 2024-04-09 西安电子科技大学广州研究院 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
KR20140147435A (ko) * 2013-06-20 2014-12-30 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US8963643B2 (en) * 2010-03-25 2015-02-24 Emhiser Research Limited Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US8933461B2 (en) * 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9148092B1 (en) 2013-08-20 2015-09-29 Hrl Laboratories, Llc Monolithic integration of field-plate and T-gate devices
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
KR102254715B1 (ko) 2015-02-03 2021-05-24 삼성전자주식회사 소프트웨어 프로그래밍을 위한 레지스터 방법 및 장치
US9595928B2 (en) 2015-07-29 2017-03-14 Cree, Inc. Bias circuits and methods for depletion mode semiconductor devices
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
KR20140147435A (ko) * 2013-06-20 2014-12-30 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
JP2021531655A (ja) 2021-11-18
US10516043B1 (en) 2019-12-24
US20200066892A1 (en) 2020-02-27
CN112534570A (zh) 2021-03-19
JP7240480B2 (ja) 2023-03-15
US20210119029A1 (en) 2021-04-22
US11594628B2 (en) 2023-02-28
JP2023060151A (ja) 2023-04-27
US10861963B2 (en) 2020-12-08
WO2020018169A1 (en) 2020-01-23
EP3824493A1 (en) 2021-05-26
JP7240480B6 (ja) 2024-02-13

Similar Documents

Publication Publication Date Title
CN112534570B (zh) 具有增强模式和耗尽模式晶体管二者的单片微波集成电路
US9502398B2 (en) Composite device with integrated diode
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
US20220208761A1 (en) Iii-v semiconductor device with integrated protection functions
KR20220020901A (ko) 향상된 성능 및 신뢰도를 갖는 트랜지스터들을 포함하는 고전자 이동도 트랜지스터들 및 전력 증폭기들
EP3440696B1 (en) Integrated resistor for semiconductor device
US20220376098A1 (en) Field effect transistor with selective modified access regions
US11545485B2 (en) Type III-V semiconductor substrate with monolithically integrated capacitor
US11658234B2 (en) Field effect transistor with enhanced reliability
CN117546299A (zh) 包括半导体表面修改的晶体管及相关制造方法
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
US11869964B2 (en) Field effect transistors with modified access regions
TWI842893B (zh) 具有整合保護功能之三五族半導體裝置
US20230078017A1 (en) Semiconductor device incorporating a substrate recess
US20240162304A1 (en) Field effect transistor including field plates
US20240194751A1 (en) Transistor devices including self-aligned ohmic contacts and contact regions and related fabrication methods
US20240250085A1 (en) Semiconductor device
US20240178285A1 (en) High electron mobility transistor and fabrication method thereof
US20240178311A1 (en) High Frequency, High Temperature Transistor Devices
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
KR20240005070A (ko) 변형된 액세스 영역들을 갖는 전계 효과 트랜지스터
TW202418544A (zh) 半導體裝置
CN118198006A (zh) 半导体装置
CN117995835A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant