JP7225349B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP7225349B2 JP7225349B2 JP2021181809A JP2021181809A JP7225349B2 JP 7225349 B2 JP7225349 B2 JP 7225349B2 JP 2021181809 A JP2021181809 A JP 2021181809A JP 2021181809 A JP2021181809 A JP 2021181809A JP 7225349 B2 JP7225349 B2 JP 7225349B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- bit line
- layer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
明の一形態は、半導体装置、その動作方法、その使用方法、およびその作製方法等に関す
る。なお、本発明の一形態は例示した技術分野に限定されるものではない。
トランジスタ、ダイオード、フォトダイオード等)を含む回路、同回路を有する装置等を
いう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路
、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一
例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体
が半導体装置であり、半導体装置を有している場合がある。
NDフラッシュメモリは、メモリセル当たりの配線、電極の数が少ないため、ビット単価
が低い大容量記憶装置として知られている。NANDフラッシュメモリにおいては、2次
元平面的なメモリセルの配置による高集積化の限界を迎えており、三次元的にメモリセル
を配置する技術に置き換わりつつある(例えば、特許文献1を参照)。
」、「酸化物半導体トランジスタ」、または「OSトランジスタ」と呼ぶ場合がある。)
が知られている。OSトランジスタはSiトランジスタに積層して設けることが可能であ
る。SiトランジスタとOSトランジスタとを組み合わせた様々な半導体装置が提案され
ている(例えば、非特許文献1を参照)。
ること、記憶装置を組み込んだ半導体装置の性能を向上することなどである。
課題の存在を妨げるものではない。列記した以外の課題は本明細書等の記載から自ずと明
らかになり、これらの課題も本発明の一形態の課題となり得る。
した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書等の記載
から、自ずと明らかとなるものであり、このような課題も、本発明の一形態の課題となり
得る。
ット線あたり第1乃至第M(Mは2以上の整数)ローカルビット線が設けられ、ローカル
ビット線には、第1乃至第M回路が電気的に接続され、第k(kは1乃至Mの整数)回路
は、第1トランジスタと、バッファアンプとを有し、第1トランジスタは、第kローカル
ビット線とグローバルビット線との導通を制御し、バッファアンプは、第kローカルビッ
ト線の電流を増幅して、グローバルビット線に出力し第1乃至第M回路の第1トランジス
タのオンオフは、互いに独立して制御され、第1乃至第M回路のバッファアンプの活性状
態は、互いに独立して制御される。
れている。
ある。
を有し、第2乃至第4トランジスタは、第1電源線と第2電源線との間に直列に電気的に
接続され、第k回路の第3トランジスタのゲートは、第kローカルビット線に電気的に接
続され、第1乃至第M回路の第2トランジスタへのバイアス電圧の入力は、互いに独立し
て制御され、第1乃至第M回路の第4トランジスタのオンオフは、互いに独立して制御さ
れる。
、金属酸化物を有する。
使用される場合がある。または、構成要素の混同を避けるために使用する場合がある。こ
れらの場合、序数詞の使用は構成要素の個数を限定するものではない。例えば、「第1」
を「第2」または「第3」に置き換えて、本発明の一形態を説明することができる。
気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直
接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定
の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示
された接続関係以外のものも、図または文章に記載されているものとする。X、Yは、対
象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層など)であるとする。
トは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして
機能する2個の端子は、トランジスタの入出力端子である。2つの入出力端子は、トラン
ジスタの導電型(nチャネル型、pチャネル型)及びトランジスタの3個の端子に与えら
れる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。また、本明細書等では、ゲート以外の2個の入出力端子を第1端子、第2端子等と呼ぶ
場合がある。
純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えるこ
とが可能である。
位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお
、電位とは相対的なものである。よって、GNDと記載されていても、必ずしも0Vを意
味しない場合もある。
、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置
関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明
した語句に限定されず、状況に応じて適切に言い換えることができる。
は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語
を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という
用語を「絶縁層」という用語に変更することが可能な場合がある。
ること、記憶装置を組み込んだ半導体装置の性能を向上することが可能になる。
必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上
記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ず
と明らかになるものである。
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
形態の中に、複数の構成例(作製方法例、動作方法例、使用方法例等も含む。)が示され
る場合は、互いの構成例を適宜組み合わせること、および他の実施の形態あに記載された
1または複数の構成例と適宜組み合わせることも可能である。
る。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に
示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信
号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しく
は電流のばらつきなどを含むことが可能である。
図1Aに、NAND型不揮発性記憶装置の構成例を示す。図1Aに示す記憶装置100は
、制御回路105、メモリセルアレイ120、周辺回路を有する。
み出しを行う。制御回路105は、外部からのコマンド信号を処理して、周辺回路の制御
信号を生成する。周辺回路として、行デコーダ111、行ドライバ112、書込み読出し
(W/R)回路115、列デコーダ116、ソース線ドライバ117、入出力回路118
、ローカルビット線選択回路119が設けられている。これらの回路は、メモリセルアレ
イ120の構成、および駆動方法等に応じて、適宜、取捨することができる。
選択ゲート線SGD、SGS、ローカルビット線LBLを有する。図1Bにメモリストリ
ング130の回路構成例を示す。メモリストリング130は、選択トランジスタST1、
ST2、メモリセル11_1―11_4を有する。メモリセル11_1―11_4は、そ
れぞれ、メモリトランジスタMT1で構成されている。
ト(FG)を備えるFG型メモリトランジスタでもよいし、絶縁物でなる電荷蓄積層を備
える絶縁物トラップ型(代表的には、MONOS型)メモリトランジスタでもよい。
気的に接続されている。メモリトランジスタMT1乃至MT4のゲートは、ワード線WL
1乃至WL4にそれぞれ電気的に接続されている。ローカルビット線LBLは列方向に延
在し、ワード線WL1乃至WL4、選択ゲート線SGS、SGDは行方向に延在する。
の他の要素の符号についても同様である。また、要素を区別する場合の符号として、『_
1』の他に、『a』、『b』等が用いられる場合がある。
で形成することができる。金属酸化物半導体を用いることで、オン電流特性が良好なOS
トランジスタで、メモリストリング130を構成することができる。
電流をもつ。一例として、ソースとドレイン間の電圧が3.5V、室温(25℃)下にお
いて、チャネル幅1μm当たりのオフ電流を1×10-20A未満、1×10-22A未
満、あるいは1×10-24A未満とすることができる。すなわち、ドレイン電流のオン
/オフ電流比を20桁以上150桁以下とすることができる。
金属酸化物は電子が励起されにくいことや、ホールの有効質量が大きいことなどから、O
Sトランジスタは、一般的なSiトランジスタと比較して、アバランシェ崩壊等が生じに
くい場合がある。これにより、例えばアバランシェ崩壊に起因するホットキャリア劣化等
を抑制できる場合がある。ホットキャリア劣化を抑制できことで、高いドレイン電圧でO
Sトランジスタを駆動することができる。
ンジスタMT1のフローティングノードに高い電圧を印加することが可能になるため、メ
モリトランジスタMT1でより多くの状態を保持する事が可能である。
、In‐Ga酸化物、In‐Zn酸化物、In‐M‐Zn酸化物(Mは、Ti、Ga、Y
、Zr、La、Ce、Nd、SnまたはHf)などがある。また、インジウムおよび亜鉛
を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれていてもよい。
、CAAC‐OS、nc‐OSなどの結晶部を有する金属酸化物であることが好ましい。
CAAC‐OSとは、c‐axis‐aligned crystalline met
al oxide semiconductorの略称である。nc‐OSとは、nan
ocrystalline metal oxide semiconductorの略
称である。
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域との間で格子配列の向
きが変化している箇所を指す。
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、CAAC‐OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウン
ダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、CAAC‐OSが、a‐b面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためと考えられる。
鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層
状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能で
あり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表
すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と
表すこともできる。
nm以下の領域)において原子配列に周期性を有する。また、nc‐OSは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、nc‐OSは、分析方法によっては、非晶質金属酸化物半導体と区別が付かない
場合がある。
、図1B以外の回路構成をもつメモリストリングをメモリセルアレイ120に設けてもよ
い。
行を決定する。行ドライバ112は、行デコーダ111のデコード結果に応じて、データ
の書込み、読出し、および消去に必要な電圧を、選択ゲート線SGS、SGD、SGL、
ワード線WLに入力する。
を決定する。W/R回路115は、アクセスする書込み電圧の調整、メモリセルアレイ1
20から読み出された電圧の検知等を行う。例えば、W/R回路115は、グローバルビ
ット線の電圧を検知するためのセンスアンプを備える。
セルアレイ120から読み出されたデータを一時的に保持すること等を行う。
れた階層ビット線構造が採用されている。図2A、図2Bを参照して、記憶装置100の
階層ビット線構造を説明する。
比較として、図2Bにビット線が階層化されていないメモリセルアレイの斜視模式図を示
す。NANDセルアレイ191の各列には、ビット線BLが設けられている。ビット線B
Lには、複数のメモリストリングが電気的に接続されている。ビット線BLはW/R回路
192に電気的に接続されている。
することで、チップ面積を低減し、メモリセルの密度を高めている。しかしながら、NA
NDセルアレイを3次元構造とすることで、読出しに時間がかかるという短所が生ずる。
メモリストリングのメモリトランジスタの電流駆動はプレナ型トランジスタよりも低い。
読出しに時において、選択されたメモリトランジスタの電流は、複数のメモリトランジス
タを通過する。そのため、ビット線BLの電圧が、データ判定(例えば、0/1判定)可
能な値に到達するのに時間を要する。
そこで、本実施の形態では、読み出し速度の改善のため、ビット線BLを複数のローカル
ビット線LBLに分割し、かつNANDセルアレイ上に、ローカルビット線LBLの選択
および駆動を行う回路を積層する。図2Aに、メモリセルアレイ120の斜視模式図を示
す。図2Aには、1本のビット線BLを2本のローカルビット線LBLa、LBLbに分
割した例を示す。
グローバルビット線部126に大別される。
リストリング130の配列に合わせて、ローカルビット線LBLa、LBLb、ワード線
WL1―WL4、ソース線SL、選択ゲート線SGS、SGDが設けられている。グロー
バルビット線部126には、グローバルビット線GBLが設けられている。グローバルビ
ット線GBLはW/R回路115に電気的に接続される。
線GBLの電圧を増幅し、データ判定を行う、NANDセルアレイ122に書き込むデー
タを一時的に格納する、NANDセルアレイ122から読み出したデータの一時的な格納
等を行う。また、メモリセル11が多値メモリセルである場合、W/R回路115は、書
込みデータをデコードして、書込み電圧を生成する、グローバルビット線GBLの電圧を
エンコードして、読み出しデータを生成する機能を備える。
けられている。ビット線分割回路140は、グローバルビット線GBLに導通するローカ
ルビット線LBLの選択等を行う。
図3A、図3Bを参照して、ビット線分割回路140について説明する。図3Aは、ビッ
ト線分割回路140の構成例を示す回路図であり、図3Bは、ビット線分割回路140の
動作例を示すタイミングチャートである。
140の単位回路である。回路141は、4個のトランジスタM10―M13を有する。
されている方を回路141aと呼び、他方を回路141bと呼ぶ。また、回路141a、
141bの要素を区別するために、符号に「a」、「b」を付加して記載する場合がある
。
ジスタM10―M13のバックゲートには、電圧Vbgがそれぞれ入力される。電圧Vb
gを変更することで、トランジスタM10―M13のしきい値電圧を変更することができ
る。なお、トランジスタM10のバックゲートを、ゲート、ソース、またはドレインに電
気的に接続してもよい。トランジスタM11-M13についても同様である。
pn接合を有する反転型トランジスタ(代表的には、Siトランジスタ)と比較して短チ
ャネル効果の一つであるDIBL(Drain‐Induced Barrier Lo
wering)の影響が小さい。つまり、OSランジスタは、Siトランジスタよりも短
チャネル効果に対する高い耐性を有する。
ジスタよりもゲート絶縁物を厚くすることが可能となる。例えば、チャネル長及びチャネ
ル幅が50nm以下の微細なトランジスタにおいても、10nm程度の厚いゲート絶縁物
を設けることが可能である。ゲート絶縁物を厚くすることで、寄生容量を低減することが
できるので、回路の動作速度を向上できる。またゲート絶縁物を厚くすることにで、リー
ク電流が低減されるため、静的消費電流の低減につながる。
ジスタはSiトランジスタよりもアバランシェ崩壊が起きにくい。
り高いゲート電圧でOSトランジスタを駆動することができる。ホットキャリア劣化が抑
制されることで、チャネル長を長くせずとも高ドレイン電圧でOSトランジスタを駆動す
ることが可能になる。よって、高電圧が入力される回路をOSトランジスタで構成するこ
とで、回路の信頼性を高めることができる。OSトランジスタの信頼性を劣化させずに、
チャネル長を縮小することで、回路の集積度を高めることができる。
なしで、複数のビット線分割回路140をNANDセルアレイ122に積層することが可
能である。
10は、ゲート書込み制御線GWEaに電気的に接続されており、トランジスタM10は
、ローカルビット線LBLaとグローバルビット線GBLとの導通を制御する。
ており、トランジスタM10は、ローカルビット線LBLbとグローバルビット線GBL
との導通を制御する。
下、接地線と呼ぶ)と電圧VHMを供給する電源線(以下、VHM線と呼ぶ場合がある。
)との間に直列に電気的に接続されている。トランジスタM11―M13によって、ソー
スフォロワ回路142aが構成される。トランジスタM11―M13のゲートは、それぞ
れ、バイアス制御線RBIa、ローカルビット線LBLa、読出し制御線GREaに電気
的に接続されている。トランジスタM12のソースはグローバルビット線GBLに電気的
に接続されている。トランジスタM11は、ソースフォロワ回路142aの電流源を構成
する。トランジスタM13はソースフォロワ回路142aの活性化を制御する。
構成する。ソースフォロワ回路142bは、バイアス制御線RBIa、ローカルビット線
LBLa、読出し制御線GREaに電気的に接続されている。
ファアンプとして機能する。従って、読出し動作時に、ローカルビット線LBLaに電気
的に接続されているメモリセル11を流れる電流をソースフォロワ回路142aで増幅し
て、グローバルビット線GBLに入力することができる。ソースフォロワ回路142bも
ソースフォロワ回路142aと同様に機能する。
BIa、RBIbは、ローカルビット線選択回路119によって駆動される。
がアクセス対象である場合の、ビット線分割回路140の動作例を説明する。
Ea、GREb、RBIa、RBIbは“L”が維持される。回路141bのトランジス
タM10はオフであり、ソースフォロワ回路142a、142bは非活性状態である。回
路141aのトランジスタM10がオンになり、グローバルビット線GBLとローカルビ
ット線LBLaとが導通されるため、グローバルビット線GBLの電圧が、ローカルビッ
ト線LBLaに入力される。
ス電圧Vbを入力する。その他の制御線GWEa、GWEb、GREb、RBIbは“L
”が維持される。回路141a、141bの各トランジスタM10はオフであり、ソース
フォロワ回路142bは非活性状態である。
が入力され、トランジスタM13はオンになる。よって、ソースフォロワ回路142aは
活性状態となり、グローバルビット線GBLを駆動する。ローカルビット線LBLaの電
圧に応じたドレイン電流がトランジスタM12に流れるため、グローバルビット線GBL
の電圧が変化する。
1よりも電流駆動能力の高いソースフォロワ回路142aが行っている。これより、グロ
ーバルビット線GBLの電圧がデータ判定可能な電圧に到達する時間が短縮されるため、
データ読み出しにかかる時間を低減することができる。
をサポートする。ソースフォロワ回路142aを流れる電流は、ローカルビット線LBL
aの電圧に応じて変化するので、ソースフォロワ回路142aは、メモリセル11が保持
する電圧レベルに応じた電流を、グローバルビット線GBLに入力することができる。
そのため、NANDフラッシュメモリは、記憶階層の下位レベルに位置し、主にストレー
ジとして使用される。NANDフラッシュメモリの動作速度は、メインメモリとして使用
されるDRAMの1000分の1(10-3)である。従って、コンピューティングシス
テムにおいて、NANDフラッシュメモリへのアクセスは、プロセッサの性能の著しい劣
化を招く。本実施の形態により、NANDフラッシュメモリの動作速度を向上することが
できるため、プロセッサの性能の劣化を低減できる。
ける例を説明したが、グローバルビット線あのローカルビット線数は2以上であればよい
。図4を参照して、ビット線階層構造の他の例を説明する。図4はメモリセルアレイの3
次元構造例を回路図で模式的に表した図である。
ト線が設けられている。メモリセルアレイ150の構成要素は、メモリセルアレイ120
と同様、NANDセルアレイ152、回路部154、グローバルビット線部156に大別
される。
Ldが設けられている。ローカルビット線LBLa―LBLdには、複数のメモリストリ
ング130がそれぞれ電気的に接続されている。グローバルビット線部156には、グロ
ーバルビット線GBLが設けられている。
れている。ビット線分割回路145は、回路141a―141dを有し、書込み制御線G
WEa―GWEd、読出し制御線GREa―GREd、バイアス制御線RBIa―RBI
dに電気的に接続されている。
際には、ビット線分割回路145によって、ローカルビット線LBLa―LBLdの何れ
か1が選択され、選択されたローカルビット線LBLはグローバルビット線GBLに電気
的に接続される。読出し動作の際には、読出し対象のローカルビット線LBLに電気的に
接続されているソースフォロア回路が活性化される。
ナルティが発生しないように、ビット線分割数を決定することが好ましい。
記憶装置100の周辺回路の一部をOSトランジスタで構成される回路で構成することが
できる。
は困難である。例えば、インジウムを含む金属酸化物(例えば、酸化インジウム)、ある
いは亜鉛を含む金属酸化物(例えば、酸化亜鉛)では、n型半導体は作製できるが、p型
半導体は作製できていない。現状、実用化レベルの特性を備えるpチャネル型OSトラン
ジスタの作製されていない。
ダイナミックロジック回路について説明する。
図5Aに4入力AND回路の一例を示す。図5Aに示すAND回路170において、電圧
VDD1用の電源線(以下、VDD1線と呼ぶ。)と電圧VSS用の電源厳線(以下、V
SS線と呼ぶ。)との間に、トランジスタM51、M40―M42、M52が電気的に直
列接続されている。トランジスタM40―M43のゲートはそれぞれノードA0―A3に
電気的に接続されている。トランジスタM51、M52のゲートは、ノードPRE、PR
EBに電気的に接続されている。ここではトランジスタM43とトランジスタM52の接
続ノードをノードYと呼ぶ。
タM51、容量素子C53、C51が電気的に直列接続されている。電圧VDD2は電圧
VDD1よりも高い電圧である。容量素子C53と容量素子C51との接続ノードは、ノ
ードYに電気的に接続され、トランジスタM53と容量素子C53との接続ノードはノー
ドOUTに電気的に接続されている。トランジスタM53のバックゲートは、ノードBS
Gに電気的に接続されている。トランジスタM53、容量素子C53によりブートストラ
ップ回路175が構成されている。
、ノードPRE、PREBを“L”、“H”にする。評価期間では、ノードA0―A3の
論理積が演算され、演算結果に応じたデータがノードOUTから出力される。
から電荷がリークすることを防ぐことができるので、AND回路170の駆動周波数に制
約がない。ブートストラップ回路175は適宜設ければよい。OSトランジスタはしきい
値電圧がSiトランジスタよりも高くなる場合がある。ブートストラップ回路175によ
ってノードYを昇圧することで、ノードOUTの出力信号に対する、トランジスタM40
―M43のしきい値電圧の影響を低減できる。
るので、ノードOUTの出力信号の振幅を変更できる。よって、ノードOUTに電気的に
接続される回路に応じて、ノードBSGの電圧を設定すればよい。
図5Bに4入力OR回路の一例を示す。OR回路171では、トランジスタM51のソー
スとノードY間にトランジスタM45―M48が並列に電気的に接続されている。トラン
ジスタM45―M48のゲートには、それぞれ、ノードA0―A3が電気的に接続されて
いる。プリチャージ期間では、ノードPRE、PREBを“H”、“L”にする。評価期
間では、ノードPRE、PREBを“L”、“H”にする。評価期間では、ノードA0―
A3の論理和が演算され、演算結果に応じたデータがノードOUTから出力される。
ット線分割回路140と共に回路部124に設けることが可能である。例えば、NAND
セルアレイ122と周辺回路とを導通するため引き回し配線が形成される領域に、OSト
ランジスタ回路を積層することができる。
続してもよいし、トランジスタM53と同様に、バックゲートに外部から電圧を入力して
もよい。または、トランジスタM51をバックゲートの無いOSトランジスタで構成して
もよい。AND回路170、OR回路171を構成するトランジスタについても同様であ
る。
ジポンプ回路の一例を図6に示す。
個のインバータ回路を有する。インバータ回路は、Siトランジスタで構成される。クロ
ック信号がアクティブであるとき、チャージポンプ回路173は、接地電圧を降圧し、負
電圧Vcpを生成する。例えば、負電圧Vcpは、ビット線分割回路140のトランジス
タM10-M13のバックゲートに入力される。なお、OSトランジスタによって、昇圧
型チャージポンプ回路を構成してもよい。
階層化することで、読出し時間を短縮することができる。また、ビット線分割回路をNA
NDセルアレイに積層することで、面積ペナルティなしに、ビット線を階層化することが
可能になる。
モリに限定されるものではなく、様々な記憶装置に適用が可能である。
本実施の形態では、上掲の記憶装置を有する電子部品、電子機器等について説明する。
籍端末、デジタルカメラ(ビデオカメラも含む)、録画再生装置、ナビゲーションシステ
ムなど)のストレージ装置に適用できる。または、記憶装置100は、メモリカード(例
えば、SDカード)、USBメモリ、SSD(ソリッド・ステート・ドライブ)等の各種
のリムーバブル記憶装置に適用される。図7A―図7Dに、リムーバブル記憶装置の幾つ
かの構成例を示す。
プ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐
体1101に収納されている。基板1104には、記憶装置100を構成する回路が設け
られている。例えば、基板1104には、メモリチップ1105、コントローラチップ1
106が取り付けられている。メモリチップ1105には、記憶装置100が組み込まれ
ている。コントローラチップ1106には、プロセッサ、ワークメモリ、ECC(誤り検
出訂正)回路等が組み込まれている。
る。SDカード1110は、筐体1111、コネクタ1112、基板1113を有する。
基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチッ
プ1114、コントローラチップ1115が取り付けられている。メモリチップ1114
には、上掲の記憶装置が組み込まれている。コントローラチップ1115には、プロセッ
サ、ワークメモリ、ECC回路等が組み込まれている。
容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設
けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メ
モリチップ1114のデータの読み出し、書き込みが可能となる。
SD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1
153は筐体1151に収納されている。例えば、基板1153には、メモリチップ11
54、メモリチップ1155、コントローラチップ1156が取り付けられている。メモ
リチップ1154には、記憶装置100が組み込まれている。基板1153の裏面側にも
メモリチップ1155を設けることで、SSD1150の容量を増やすことができる。メ
モリチップ1155にはワークメモリが組み込まれている。例えば、メモリチップ115
5には、DRAMチップを用いればよい。コントローラチップ1156には、プロセッサ
、ECC回路等が組み込まれている。コントローラチップ1156にも、ワークメモリと
して機能する記憶装置を設けてもよい。
タ、ワークステーション、サーバー、スーパーコンピュータ等)のストレージ装置に適用
される。
る。図8に示す情報処理システム1500は、ホスト装置1510、記憶装置1520、
出力装置1531、入力装置1532を有する。
えば、ホスト装置1510のストレージ装置として用いられており、各種データ(例えば
、プログラム、映像データ、音響データ等)を記憶する。
装置1510は、プロセッサ1511、メモリ部1512、I/F(インターフェース)
1513、およびバス1514を有する。バス1514により、プロセッサ1511、メ
モリ部1512およびI/F1513が相互接続されている。プロセッサ1511は、演
算装置および制御装置として機能し、ファームウエア等のプログラムに従って、情報処理
システム1500内の各種装置を制御する。プロセッサ1511には、CPU、マイクロ
プロセッサ(MPU)、FPGA、GPU等を用いることができる。メモリ部1512は
、メインメモリとして機能する記憶装置(例えば、DRAM)を含む。メモリ部1512
には、プロセッサ1511が実行するプログラムや、プロセッサ1511で処理したデー
タ等が格納される。メモリ部1512は、記憶装置100を有していてもよい。また、プ
ロセッサ1511が、記憶装置100を有していてもよい。
、および記憶装置1520との通信を行う。例えば、入力装置1532からの入力信号は
、I/F1513およびバス1514を経てプロセッサ1511に伝送される。
531として、表示装置、スピーカ、振動装置、発光装置(例えば、LEDランプ)等が
ある。複数の入力装置1532を情報処理システム1500に設けることができる。入力
装置1532としては、タッチセンサ、キーボード、マウス、操作ボタン、マイクロフォ
ン(音声入力装置)、カメラ(撮像装置)、各種のセンサ(照度センサ、色温度センサ、
赤外線センサ、紫外線センサ、加速度センサ、温度センサ、圧力センサなど)等がある。
に収められている態様であってもよいし、有線または無線で接続されている複数の装置で
構成されている態様でもよい。例えば、前者の態様として、ノート型PC(パーソナルコ
ンピュータ)、タブレット型情報端末、電子書籍端末、スマートフォン、携帯電話、オー
ディオ端末、録画再生装置等がある。後者の形態として、デスクトップ型PC、キーボー
ド、マウスおよびモニタのセットがある。また、録画再生装置、音響機器(スピーカ、ア
ンプ等)、およびテレビジョン装置を備えるAV(音響映像)システムや、監視カメラ、
表示装置、および録画用記憶装置を備える監視システム等がある。
を模式的に示す。
2011、表示部2012、照度センサ2013、カメラ2015、操作ボタン2016
を有する。筐体2011には、記憶装置100、プロセッサ等が組み込まれている。
2をスタイラスペン2017(または電子ペン)、指などでタッチ操作することで、情報
端末2010を操作することが可能である。情報端末2010の機能には、音声通話、カ
メラ2015を利用したビデオ通話、電子メール、手帳、インターネット接続、音楽再生
などがある。
、筐体2031、表示部2032、照度センサ2034、カメラ2035、キーボード2
036を有する。キーボード2036は、筐体2031から着脱可能な構成であってもよ
い。筐体2031にキーボード2036を装着した状態では、PC2030はノード型P
Cとして使用できる。筐体2031からキーボード2036を脱着した状態では、PC2
030はタブレット型PCとして使用できる。
み込まれている。
カメラ2103、スピーカ2104、表示部2105、下部カメラ2106、障害物セン
サ2107、移動機構2108、プロセッサ2110、記憶装置2111を備える。記憶
装置2111に記憶装置100を適応することができる。
てもよい。マイクロフォン2102、スピーカ2104を用いて、使用者はロボット21
00と音声によるコミュニケーションが可能である。上部カメラ2103および下部カメ
ラ2106は、ロボット2100の周囲を撮像する。例えば、上部カメラ2103で撮影
した使用者の情報をもとに、ロボット2100がスピーカ2104から発する音声が選択
される。
サ2107によって、ロボット2100の移動方向の障害物の有無を察知することができ
る。ロボット2100は、上部カメラ2103、下部カメラ2106、および障害物セン
サ2107を用いて、周囲の環境を認識しており、安全にかつ自立して移動することが可
能である。
3、プロペラ2124を有する。記憶装置2122に記憶装置100を適用することがで
きる。
レーザーレーダーなど各種センサなどを備える。自動車2140は、カメラ2141が撮
影した画像、およびセンサが取得したデータを解析し、ガードレール2150や歩行者の
有無など、周囲の状況を判断し、自動運転を行うことができる。自動車2140には、上
掲の記憶装置など、各種の電子部品が組み込まれている。
本実施の形態では、図10A―図13を参照して、OSトランジスタについて説明する。
本実施の形態に係るOSトランジスタは、上掲の記憶装置に用いることができる。
面図では、図の明瞭化のために一部の要素を省いて図示している。図10Bは、切断線X
1―X2による図10Aの断面図であり、OSトランジスタのチャネル長方向の断面図で
ある。図11Aは、切断線Y3―Y4による図10Aの断面図であり、OSトランジスタ
のチャネル幅方向の断面図である。図11Bは、切断線Y5―Y6による図10Aの断面
図である。図12は、図10Bの部分拡大図である。
0は、絶縁体層418、絶縁体層419、絶縁体層420に覆われている。411―41
6、422、425―427で示す要素は絶縁体である。
層構造であってもよい。このことは、他の要素についても同様である。
層440は金属酸化物層441―443で構成されている。金属酸化物層441―443
は、上掲のIn‐M‐Zn酸化物等で構成される。半導体層440には、層447A、4
47Bが設けられている。半導体層440の構成の説明は後述する。
461で構成されている。導電体層460は、絶縁体層422、金属酸化物層444を介
して、半導体層440と重なる。導電体層461は、絶縁体層414―415を介して半
導体層440と重なる。層447A、447Bに接して、導電体層462A、462Bが
設けられている。導電体層461に接して導電体層463が設けられている。導電体層4
62A、462Bはプラグとして機能し、導電体層463は配線として機能する。
導電体層471、472を有する。導電体層462A、462Bはそれぞれ導電体層47
3、474を有する。導電体層463は導電体層475、476を有する。
ントゲート側のゲート絶縁層は、絶縁体層422で構成されている。
26が設けられている。導電体層460側面に接して絶縁体層427設けられている。
窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子)の拡散を抑
制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原
子、酸素分子など)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
なお、本明細書において、不純物または酸素の拡散を抑制する機能とは、上記不純物、ま
たは上記酸素のいずれか一またはすべての拡散を抑制する機能とする。例えば、不純物ま
たは酸素の拡散を抑制する機能をもつ導電材料としては、タンタル、窒化タンタル、ルテ
ニウムまたは酸化ルテニウムなどが挙げられる。
例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いること
が好ましい。導電体層474、476も同様である。
り、導電体層472が酸化して導電率が低下することを抑制することができる。導電体層
462A、462B、463についても同様である。
銅は拡散しやすいため、半導体層440に拡散することで、OSトランジスタ400の電
気特性を低下させる場合がある。そこで、導電体層476に銅を用いる場合は、絶縁体層
412には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用
い、銅の拡散を抑えることが好ましい。
有する導電性材料を用いることが好ましい。導電体層470には導電体層469よりも抵
抗率が低い導電性材料を用いる。例えば、導電体層470には、チタン、タングステン、
銅、またはアルミニウムを主成分とする導電性材料を用いることができる。
ャネル幅方向において、導電体層461は、金属酸化物層442の端部よりも外側に延伸
している端部を有することが好ましい(図11A参照)。このような構成にすることで、
ゲート(導電体層460)の電界とバックゲート(導電体層461)の電界とによって、
OSトランジスタ400のチャネル形成領域を電気的に取り囲むことができる。よって、
OSトランジスタ400のオン電流を大きくできる。
がある。その場合、導電体層463の一部をバックゲートとして機能させればよい。
るとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい
。これにより、導電体層460が酸化するのを抑制することができる。また、絶縁体層4
25よりも上方からの水または水素などの不純物が、導電体層460および絶縁体層42
2を介して、半導体層440に混入することを抑制することができる。
ことで、導電体層460の加工の際、導電体層460の側面が概略垂直、具体的には、導
電体層460の側面と基板表面のなす角を、75度以上100度以下、好ましくは80度
以上95度以下とすることができる。導電体層460をこのような形状に加工することで
、次に形成する絶縁体層427を所望の形状に形成することができる。
る絶縁性材料を用いることで、バリア層の機能を兼ねてもよい。その場合、絶縁体層42
5は設けなくてもよい。
。これにより、基板側からOSトランジスタ400に不純物が混入するのを抑制すること
が好ましい。例えば、絶縁体層410として酸化アルミニウムなどを用い、絶縁体層41
2として窒化シリコンなどを用いることが好ましい。また、絶縁体層420の上にバリア
層として機能する絶縁体を設けてもよい。これにより、絶縁体層420の上からOSトラ
ンジスタ400に不純物が混入するのを抑制することができる。
散することを抑制できる。または、絶縁体層416などに含まれる酸素が、絶縁体層41
0および絶縁体層412よりも絶縁層410側に拡散することを抑制できる。
絶縁体層412よりも誘電率が低いことが好ましい。誘電率が低い層間膜を設けることで
、配線間に生じる寄生容量を低減することができる。
、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タン
タル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(
SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層
で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビス
マス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、
酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処
理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積
層して用いてもよい。
層442の伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、
金属酸化物層441および金属酸化物層443の電子親和力が、金属酸化物層442の電
子親和力より小さいことが好ましい。
、伝導帯下端はなだらかに変化することが好ましい。換言すると、金属酸化物層441、
金属酸化物層442、および金属酸化物層443の接合部における伝導帯下端は、連続的
に変化または連続接合することが好ましい。このようにするためには、金属酸化物層44
1と金属酸化物層442との界面、および金属酸化物層442と金属酸化物層443との
界面において形成される混合層の欠陥準位密度を低くするとよい。
属酸化物層443を上述の構成とすることで、金属酸化物層441と金属酸化物層442
との界面、および金属酸化物層442と金属酸化物層443との界面における欠陥準位密
度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくな
り、OSトランジスタ400は高いオン電流を得られる。
442、金属酸化物層442と酸化物半導体443が、酸素以外に共通の金属元素を主成
分とする。金属酸化物層442がIn‐Ga‐Zn酸化物の場合、金属酸化物層441お
よび金属酸化物層443として、In‐Ga‐Zn酸化物、Ga‐Zn酸化物、酸化ガリ
ウムなどを用いことができる。例えば、金属酸化物層441―443がIn‐Ga‐Zn
酸化物層である場合、金属酸化物層441のInに対するGaの原子数比が、金属酸化物
層442、443のInに対するGaの原子数比より大きいことが好ましい。
482bを有する。領域480はチャネル形成領域として機能する。領域481a、48
1bは、ソース領域およびドレイン領域として機能する。領域482a、482bは、絶
縁体層427と重畳する領域を有する。領域482a、482bの少なくとも一方は、導
電体層460と重畳する領域を有していてもよい。
領域481a、481bよりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である
。領域482aは、領域481aよりも酸素濃度が高く、キャリア密度が低い、かつ領域
480よりも酸素濃度が低く、キャリア密度が高い。つまり、領域482aは領域481
aよりも高抵抗であり、領域480よりも低抵抗である。領域482bについても、領域
482aと同様である。
領域481a、481bと、チャネルが形成される領域480との間に高抵抗領域が形成
されないため、トランジスタのオン電流、および移動度を大きくすることができる。また
、領域482a、482bを有することで、チャネル長方向において、領域481a、4
81bはそれぞれゲート(導電体層460)と重ならないため、ゲートの寄生容量を低減
。また、領域482a、482bを有することで、非導通時のリーク電流を小さくするこ
とができる。
これに限定されない。また、半導体層440において、各領域の境界は明確に検出するこ
とが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの
不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化(グ
ラデーションともいう。)していてもよい。つまり、チャネル形成領域に近い領域である
ほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい
。
付与することができる。つまり、回路設計の要求を満たすOSトランジスタ400を提供
することができる。
少なくとも一を所定の領域に添加すればよい。例えば、導電性を高める金属元素としては
、アルミニウム、チタン、タンタル、タングステン、クロムなどがある。不純物としては
、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などがあり、具体的には、
水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス元素(代表的には、アル
ゴン)等が挙げられる。
酸素欠損に捕獲される元素の含有率を高くすることで、領域481a、481bのキャリ
ア密度を高くし、低抵抗化を図ることができる。
て、金属含有膜(以下、金属含有膜と呼ぶ)を成膜するとよい。絶縁体層427を形成し
た後に、金属含有膜を形成することが好ましい。
層460、および絶縁体層427をマスクとすることで、自己整合的に半導体層440は
低抵抗化する。そのため、複数のOSトランジスタ400を同時に形成する場合、トラン
ジスタ間の電気特性バラつきを小さくすることができる。例えば、導電体層460の幅を
最小加工寸法とすることが可能であり、OSトランジスタ400微細化される。
。上記金属含有膜の厚さは、例えば、10nm以上200nm以下とするとよい。金属元
素を有する膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはAL
D法などを用いて行うことができる。
半導体層440の成分とが、金属化合物を形成し、領域481a、481bとなり、低抵
抗化する。また、半導体層440と当該金属元素を有する膜との界面、または当該界面近
傍に位置する半導体層440中の酸素の一部が層447A、447Bに吸収され、半導体
層440に酸素欠損を形成し、低抵抗化し、領域481a、481bを形成する場合があ
る。
理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有す
る膜の成分である金属元素が半導体層440へ、または半導体層440の成分である金属
元素が当該金属元素を有する膜へと、拡散し、半導体層440と、当該金属元素を有する
膜とが金属化合物を形成し、低抵抗化する。このようにして、半導体層440と当該金属
元素を有する膜との間に層447A、447Bが形成される。なお、その際、半導体層4
40の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って
、層447A、447Bは合金を含む場合がある。当該合金は、比較的安定な状態であり
、OSトランジスタ400の信頼性を劣化しない。
下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、熱処理は、窒素ま
たは不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素また
は不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行っても
よい。
81bに存在する酸素欠損の中に入った場合、比較的安定な状態となる。領域480に存
在する酸素欠損中の水素は、250℃以上の熱処理によって、酸素欠損から抜け出し、領
域481a、481bに拡散し、領域481a、481bに存在する酸素欠損の中に入り
、比較的安定な状態となる。従って、熱処理によって、領域481a、481bはより低
抵抗化し、領域480は高純度化(水、水素などの不純物の低減)し、より高抵抗化する
。
ことで、金属元素の添加が抑制される。また、領域480、482a、482bにおいて
、半導体層440中の酸素原子が、上述した金属含有膜へ吸収されることが抑制される。
ある。半導体層440中の水素が、当該酸素欠損に入ることで、領域481aのキャリア
密度は増加する。従って、領域481aは、低抵抗化される。領域481b、482a、
482bも低抵抗化される場合がある。
の水素は、当該膜へと吸収される。従って、半導体層440中の不純物である水素を低減
することができる。金属含有膜は、後にエッチングにより除去されるので、半導体層44
0から吸収した水素の大部分は除去される。
変動しやすく、信頼性低下する場合がある。また、チャネル形成領域に酸素欠損が含まれ
ていると、OSトランジスタはノーマリーオン特性となりやすい。従って、チャネルが形
成される領域480中の酸素欠損はできる限り低減されていることが好ましい。
)を含む絶縁体であることが好ましい。絶縁体層427が有する過剰酸素が領域480に
拡散することで、領域480の酸素欠損を低減し、領域480を高抵抗化することができ
る。
して、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリン
グ法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することがで
きる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装
置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向す
るターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面が
プラズマによる損傷を受けにくく成膜することができるので、絶縁体層418となる絶縁
体の成膜時に半導体層440への成膜ダメージを小さくすることができるので好ましい。
対向ターゲット型のスパッタリング装置を用いた成膜法を、VDSP(Vapor De
position SP)(登録商標)と呼ぶことができる。
有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素
領域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して
、スパッタリング法を用いた酸化膜を半導体層440上に形成したとしても、半導体層4
40には、過剰酸素領域が形成しにくいという傾向がある。従って、過剰酸素領域を有す
る絶縁体層427を領域480の周辺に設けることで、領域480へ、絶縁体層427の
過剰酸素を効果的に供給することができる。
427と同様、化学量論的組成を満たす酸素よりも多くの酸素過剰領域を有することが好
ましい。
原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過し
にくい。)ことが好ましい。絶縁体層415が、酸素の拡散を抑制する機能を有すること
で、絶縁体層416が有する過剰酸素領域の酸素は、絶縁体層414側へ拡散することな
く、効率よく半導体層440へ供給することができる。また、導電体層461が、絶縁体
層416が有する過剰酸素領域の酸素と反応することを抑制することができる。
ルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3
)または(Ba,Sr)TiO3(BST)などのいわゆるhigh‐k材料を含む絶縁
体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が
進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲー
ト絶縁体として機能する絶縁体にhigh‐k材料を用いることで、物理膜厚を保ちなが
ら、トランジスタ動作時のゲート電位の低減が可能となる。
。)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶
縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶
縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む
酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用い
て絶縁体層415を形成した場合、絶縁体層415は、半導体層440からの酸素の放出
や、OSトランジスタ400の周辺部から半導体層440への水素等の不純物の混入を抑
制する層として機能する。
ム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸
化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。上記
の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい
。
しい。なお、絶縁体層418は、酸化アルミニウムを用いることが好ましい。酸化アルミ
ニウムは、半導体層440と近接した状態で、熱処理を行うことで、半導体層440中の
水素を引き抜く場合がある。なお、半導体層440と、酸化アルミニウムとの間に層44
7A、447Bが設けられている場合、層447A、447B中の水素を酸化アルミニウ
ムが吸収し、水素が低減された層447A、447Bは、半導体層440中の水素を吸収
する場合がある。従って、半導体層440中の水素濃度を低減することができる。また、
絶縁体層418と、半導体層440とを近接した状態で熱処理を行うことで、絶縁体層4
18から半導体層440、絶縁体層416に酸素を供給できる場合がある。
図13にOSトランジスタのチャネル長方向の部分拡大図を示す。図13に示すOSトラ
ンジスタ402は、OSトランジスタ400の変形例であり、絶縁体層427に代えて絶
縁体層429が設けられている。なお、その他の構成については、図10乃至図12の説
明を援用する。
好ましい。つまり、絶縁体層429は、ゲート電極およびゲート絶縁体の側面を保護する
サイドバリアとして機能する。絶縁体層429で絶縁体層422、金属酸化物層444、
および導電体層460の側面を覆うことができる。従って、絶縁体層422、および金属
酸化物層444の端部などから半導体層440に水素、水などの不純物が混入するのを抑
制することができる。そのため、半導体層440と絶縁体層422との界面における酸素
欠損の形成が抑制され、OSトランジスタ402の信頼性を向上させることができる。
ことで、緻密な薄膜を成膜することができる。絶縁体層429は、例えば、酸化アルミニ
ウム、または酸化ハフニウムなどを用いることが好ましい。絶縁体層429として、AL
D法を用いて酸化アルミニウムを設ける場合、絶縁体層429の膜厚は、0.5nm以上
3.0nm以下とすることが好ましい。
100:記憶装置、 105:制御回路、 111:行デコーダ、 112:行ドライバ
、 116:列デコーダ、117:ソース線ドライバ、 118:入出力(I/O)回路
、 119:ローカルビット線選択回路、
120、150、190:メモリセルアレイ、 122、152、192:NANDセル
アレイ、 124、154:回路部、 126、156:グローバルビット線部、 13
0:メモリストリング、
140、145:ビット線分割回路、
141、141a、141b、141c、141d:回路、
142a、142b:ソースフォロワ回路、
170:AND回路、 171:OR回路、 173:チャージポンプ回路、 175:
ブートストラップ回路、
MT1:メモリトランジスタ、 ST1、ST2:選択トランジスタ、
WL1、WL2、WL3、WL4:ワード線、
SL:ソース線、 SGD、SGS:選択ゲート線、
BL:ビット線、
GBL:グローバルビット線、
LBL、LBLa、LBLb、LBLc、LBLd:ローカルビット線、
GWEa、GWEb、GWEc、GWEd:書込み制御線、
GREa、GREb、GREc、GREd:読出し制御線、
RBIa、RBIb、RBIc、RBId:バイアス制御線
A0、A1、A2、A3、OUT、PRE、PREB、Y:ノード、 C51、C53:
容量素子、 M10、M11、M12、M13、M40、M41、M42、M45、M4
6、M47、M48、M51、M52、M53:トランジスタ、
Claims (1)
- メモリセルアレイを有する記憶装置であって、
グローバルビット線あたり第1ローカルビット線乃至第M(Mは2以上の整数)ローカルビット線が設けられ、
前記第1ローカルビット線乃至前記第Mローカルビット線には、第1回路乃至第M回路がそれぞれ電気的に接続され、
第k(kは1乃至Mの整数)回路は、前記第kローカルビット線と前記グローバルビット線との導通を制御する第1トランジスタと、前記第kローカルビット線の電流を増幅して前記グローバルビット線に出力するバッファアンプとを有し、
前記バッファアンプは、第2トランジスタ乃至第4トランジスタを有し、
前記第2トランジスタのソースまたはドレインの一方は、第1電源線と電気的に接続され、
前記第2トランジスタのソースまたはドレインの他方は、前記第3トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2トランジスタのソースまたはドレインの他方は、前記グローバルビット線と電気的に接続され、
前記第3トランジスタのソースまたはドレインの他方は、前記第4トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第4トランジスタのソースまたはドレインの他方は、第2電源線と電気的に接続され、
前記第k回路の前記第3トランジスタのゲートは、前記第kローカルビット線と電気的に接続され、
前記第1回路乃至前記第M回路は、前記メモリセルアレイが有するNANDセルアレイ上に積層されている記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021181809A JP7225349B2 (ja) | 2017-06-23 | 2021-11-08 | 記憶装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017123121A JP6975560B2 (ja) | 2017-06-23 | 2017-06-23 | 記憶装置 |
JP2021181809A JP7225349B2 (ja) | 2017-06-23 | 2021-11-08 | 記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017123121A Division JP6975560B2 (ja) | 2017-06-23 | 2017-06-23 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022024001A JP2022024001A (ja) | 2022-02-08 |
JP7225349B2 true JP7225349B2 (ja) | 2023-02-20 |
Family
ID=87798642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021181809A Active JP7225349B2 (ja) | 2017-06-23 | 2021-11-08 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7225349B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006155750A (ja) | 2004-11-29 | 2006-06-15 | Sony Corp | 半導体記憶装置 |
JP2006286068A (ja) | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006294160A (ja) | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2015207761A (ja) | 2014-04-11 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP6975560B2 (ja) | 2017-06-23 | 2021-12-01 | 株式会社半導体エネルギー研究所 | 記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040706A (ja) * | 2009-07-15 | 2011-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013065638A (ja) * | 2011-09-15 | 2013-04-11 | Elpida Memory Inc | 半導体装置 |
-
2021
- 2021-11-08 JP JP2021181809A patent/JP7225349B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006155750A (ja) | 2004-11-29 | 2006-06-15 | Sony Corp | 半導体記憶装置 |
JP2006286068A (ja) | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006294160A (ja) | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2015207761A (ja) | 2014-04-11 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP6975560B2 (ja) | 2017-06-23 | 2021-12-01 | 株式会社半導体エネルギー研究所 | 記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022024001A (ja) | 2022-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11985828B2 (en) | Semiconductor device, semiconductor wafer, memory device, and electronic device | |
JP7439215B2 (ja) | 半導体装置 | |
JP2020038977A (ja) | 記憶装置 | |
US11682667B2 (en) | Memory cell including cell transistor including control gate and charge accumulation layer | |
KR20170023813A (ko) | 반도체 장치 | |
JP7305005B2 (ja) | 記憶装置 | |
WO2020152522A1 (ja) | 半導体装置および当該半導体装置を有する電気機器 | |
JP7328146B2 (ja) | 記憶装置及び電子機器 | |
JP2023067965A (ja) | 半導体装置 | |
JP6975560B2 (ja) | 記憶装置 | |
JP2024020315A (ja) | 半導体装置 | |
US20220093600A1 (en) | Semiconductor device and electronic device including the semiconductor device | |
JP7225349B2 (ja) | 記憶装置 | |
WO2018220471A1 (ja) | 記憶装置及びその動作方法 | |
JP7062385B2 (ja) | 記憶装置、及びその動作方法 | |
US11335813B2 (en) | Semiconductor device | |
JP2018206456A (ja) | 記憶装置 | |
JP2019016681A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7225349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |