JP7222581B2 - 隔離されたｉｉｉ－ｎ半導体デバイス - Google Patents

隔離されたｉｉｉ－ｎ半導体デバイス Download PDF

Info

Publication number
JP7222581B2
JP7222581B2 JP2021043162A JP2021043162A JP7222581B2 JP 7222581 B2 JP7222581 B2 JP 7222581B2 JP 2021043162 A JP2021043162 A JP 2021043162A JP 2021043162 A JP2021043162 A JP 2021043162A JP 7222581 B2 JP7222581 B2 JP 7222581B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
transistor
semiconductor device
filled trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021043162A
Other languages
English (en)
Other versions
JP2021141327A (ja
Inventor
ティピルネニ ナヴィーン
ペンハルカル サミール
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021141327A publication Critical patent/JP2021141327A/ja
Application granted granted Critical
Publication of JP7222581B2 publication Critical patent/JP7222581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

本願は、概して半導体デバイスに関し、更に特定して言えば、隔離されたＩＩＩ－Ｎ半導体デバイスに関連する。
集積回路デバイスは、典型的に、種々の半導体材料に関連して形成される。幾つかの応用例では、これらの材料は、既知のＩＩＩ－Ｎ半導体などの化合物材料を含み、これらは、周期表のＩＩＩ族からの要素の組み合わせを含むことが知られている。このような要素は、アルミニウム、ガリウム、インジウム、及び場合によってはボロンを含み、ＩＩＩ族－Ｎ半導体として、それらは、各要素が全体的な半導体材料に寄与するように、窒素と組み合わされる。ＩＩＩ－Ｎ半導体材料の例は、ガリウム窒化物、アルミニウムガリウム窒化物、インジウム窒化物、及びインジウムアルミニウムガリウム窒化物である。また、ＩＩＩ－Ｎ半導体デバイスは、共通のシリコン基板又はウェハを共有することによってその他のシリコンベースのデバイスと共に含まれ得、化合物半導体と下にあるシリコン基板と間の差に起因して、ＩＩＩ－Ｎ半導体デバイスに対して調整が成される。
上記アプローチは、ガリウム窒化物（ＧａＮ）デバイスとの関連などにおいて、種々の利点を有する。例えば、このようなデバイスは、発光ダイオード（ＬＥＤ）、ソーラーセル、放射耐性デバイス、及び、トランジスタを通常含む、高温又は高電圧デバイスを含み得る。しかし、これらのデバイスは、構造又は機能性に基づいて異なるデバイスと組み合わされる場合に起こり得る不安定性を含む、何らかの欠点を伴い得る。
図１（従来技術）は、ＧａＮトランジスタを用いて実装され得る従来のハーフブリッジ１０の概略、及びこのような実装が欠点を伴い得ることを図示する。具体的には、ハーフブリッジ１０は、２つのＧａＮトランジスタＴ１及びＴ２を含む。よく知られているように、トランジスタＴ１のドレインＤ（Ｔ１）が第１のレール電圧（Ｖｌｉｎｅとして示される）に接続され、トランジスタＴ２のソースＳ（Ｔ２）が第２のレール電圧（接地として示される）に接続される。従って、トランジスタＴ１はハイサイドと称され、トランジスタＴ２はローサイドと称される。トランジスタＴ１のソースＳ（Ｔ１）及びトランジスタＴ２のドレインＤ（Ｔ２）は接続され、ハーフブリッジ１０のための出力Ｖｏｕｔを提供する。トランジスタのゲートは、一般的な入力ブロック１２と共に図で示されるように種々の信号に接続され得る。これらの特定の信号は、本説明にとってさほど重要ではないが、これらの特定の信号により、トランジスタＴ１及びＴ２が、一方がオンで他方がオフであるように、及びその逆であるように、相補的に動作し得る。最後に、種々のトランジスタ構成において典型的であるように、トランジスタＴ１及びＴ２の各々は、それぞれのトランジスタの基板に接続されるソースを有し、このような接続はバックゲートと称されることもある。
オペレーションにおいて、トランジスタＴ１及びＴ２は、一度に一つ、及び典型的に５０パーセントデューティサイクルで、オンになるため、ハイサイドトランジスタＴ１がオンであるときＶｏｕｔがＶｌｉｎｅに向かい、ローサイドトランジスタＴ２がオンであるとき接地に向かう。負荷及び入力電圧に基づいて、このような回路は、例えば、コンバータ、スイッチングなどにおけるパワーエレクトロニクスなどを含む、種々の用途を有し得る。ハーフブリッジ１０は、種々の用途を有し、周知であるが、ＧａＮ技術を用いるブリッジを理想的に実装する際に問題が起こり得る。具体的には、ソース・バックゲート接続は、漏れ、不安定性、又は、異なる電圧が同じ基板に接続されることに起因するその他の性能低減の問題を起こし得る。例えば、Ｖｌｉｎｅが４００ボルトである高電圧応用例を考える。ハイサイドトランジスタＴ１がオンであるとき、ＶｌｉｎｅからトランジスタＴ１両端の電圧降下を減じたものがＶｏｕｔに接続される。例えば、その電圧降下が１ボルトである場合、トランジスタＴ１がオンであるとき、Ｖｏｕｔ＝３９９ボルトである。従って、トランジスタＴ１のソース・バックゲート接続は、バックゲートを３９９ボルトに接続し、同時にトランジスタＴ２のソース・バックゲート接続は、バックゲートを接地に接続し、それにより、これら２つのトランジスタ間にかなりのリーク経路がつくられる。代替として、各トランジスタのドレインをバックゲートに接続することによって、バックゲート接続が代わりに実装され得る。この代替例は、ハイサイドトランジスタＴ１及びローサイドトランジスタＴ２がオフであるときリークの問題を漸進的に低減するが、バックゲート上の高電圧が、所与の設計に対して一層高い表面電界となり得、寿命の低下につながり得、それにより、トランジスタ信頼性が低下する。このアプローチに関する付加的な課題には、絶縁ダイ取り付けの必要性など、パッケージング技術のニーズに付加される複雑性が含まれ得る。
記載される例において、半導体デバイスが、基板と、基板に対して固定位置に形成される低欠陥層と、低欠陥層上に形成されるＩＩＩ－Ｎ半導体材料を含み、低欠陥層において電子ガスを形成する障壁層とを含む。また、半導体デバイスは、ソースコンタクト、ドレインコンタクト、及び電位を受け取るためのゲートコンタクトを含み、この電位は、電子ガスと、ソースコンタクト及びドレインコンタクト間の電子ガスに応答して、電子ガスによって形成される導電性経路とを調節するためである。最後に、デバイスは、障壁層と基板との間の片側ＰＮ接合を含む。
別の態様において、第１の誘電体障壁及び第２の誘電体障壁の各々が、低欠陥層及び障壁層のそれぞれの端部に沿って整列され、更に、低欠陥層から基板に向かう方向に、及び片側ＰＮ接合の下の或る範囲まで延在する。
（従来技術）従来のハーフブリッジの概略を図示する。
基板及びｎ＋ドープされた層を含む、例示の実施例に従ったトランジスタ対の形成の断面図を図示する。
ミスマッチ隔離層及びバッファ層を付加した、図２のトランジスタ対の形成の断面図を図示する。
電気的隔離層を付加した、図３のトランジスタ対の形成の断面図を図示する。
低欠陥層、障壁層、キャップ層、及びゲート誘電体層を付加した、図４のトランジスタ対の形成の断面図を図示する。
トレンチ及びビアを付加した、図５のトランジスタ対の形成の断面図を図示する。
誘電体障壁、ソースコンタクト、ドレインコンタクト、ゲートコンタクト、及びソースから片側ＰＮ接合のｎ＋層までの電気的接続の形成後の、図６のトランジスタ対の形成の断面図を図示する。
ハーフブリッジとして電気的に接続される場合の図７のトランジスタ対の断面図を図示する。
誘電体障壁が複数の誘電体部材を用いて形成されるトランジスタ対のための、代替の例示の実施例の断面図を図示する。
エッチングされた領域を備える基板を含む、代替の例示の実施例に従ったトランジスタ対の形成の断面図を図示する。
エッチングされた領域表面に沿って形成されるｎ＋領域を付加した、図１０のトランジスタ対の形成の断面図を図示する。
ｎ＋領域内部のエリア内に形成される種々のＧａＮトランジスタ層を付加した、図１１のトランジスタ対の形成の断面図を図示する。
ソース、ドレイン、及びゲートコンタクトを付加した、図１２のトランジスタ対の形成の断面図を図示する。
表面電界を拡散するための電気的に浮遊する領域を付加した、図１３のトランジスタ対の形成の断面図を図示する。
図２～図９は、例示の実施例に従ったトランジスタ対２０の形成の断面図を図示し、トランジスタ対２０は、２つのＧａＮ電界効果トランジスタ（ＦＥＴ）を含む。幾つかの材料、プロセス細部、及び寸法は、それらが別の状況において既知であり、例示の実施例の範囲を示すために必要とされないため、省かれている。
図２を参照すると、シリコンウェハ、又はＧａＮ ＦＥＴの製造に適切なその他の基板などの、半導体基板２２に関連して、トランジスタ対２０が形成される。例示の実施例において、基板２２は、軽くドープされたｐ－型半導体材料を意味するｐ半導体材料である。例えば、そのようなドーピング濃度は、１ｅ１３／ｃｍ３～３ｅ２０／ｃｍ３の範囲であり得る。基板２２に相補的な、半導体材料の領域又は層２４が、基板２２の上側表面に沿って形成される（例えば、成長又は注入される）。図示する例において、基板２２がｐ－型材料であるので、層２４はｎ－型材料である。また、層２４は、基板２２に対して重くドープされることが好ましく、そのため、図２は、層２４がドーピングレベルにおいてｎ＋であることを図示する。例えば、そのようなドーピング濃度は、１ｅ１８／ｃｍ３～１ｅ２１／ｃｍ３の範囲であり得る。従って、前述を仮定すると、より少なくドープされた基板２２及びより多くドープされた層２４の組み合わせは、本明細書においてこれ以降に記載するような、片側ＰＮ接合を提供する。また、この又は類似の片側ＰＮ接合は、高度にドープされたｐ＋基板（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）上に低ドープされたｎ－型シリコン（１ｅ１３／ｃｍ３～１ｅ１８／ｃｍ３）層を成長させること、又は高度にドープされたｐ＋基板（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）上に低ドープされた（１ｅ１３／ｃｍ３～１ｅ１８／ｃｍ３）ｐ－型シリコン層を成長させること、及びその後、成長された低ドープされたシリコン層の頂部上にｎ＋領域（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）を形成することによって形成され得る。
図３を参照すると、付加的な製造工程及び項目が表わされている。具体的には、ミスマッチ隔離層２６が層２４上に形成され、そのため、ミスマッチ隔離層２６は、格子構造などにおいて、層２４の半導体材料と層２４の上のＩＩＩ－Ｎ層を含む層となるものとの間で、隔離を確立しミスマッチに対処するような名称とされる。例えば、ミスマッチ隔離層２６は、１０～１５００ナノメートルのアルミニウム窒化物であり得る。ミスマッチ隔離層２６上にバッファ層２８が形成される。例えば、バッファ層２８は、１～７ミクロンの厚みであり得、幾つかの層のスタックを含み得、幾つかの層のスタックは、より少ないガリウムを有するアルミニウムリッチ化合物のスタックの底部層で始まり、より大量のガリウム及びより少量のアルミニウムを有するスタックの頂部に向かって一つ又は複数の層まで推移する。そのため、要素の特定のストイキオメトリーに対する制限なしに、これらの材料は、ＡｌｘＧａ１－ｘＮとして示され得、ここで、ｘは、バッファ層２８の上側表面に向かって低減する。
図４を参照すると、付加的な製造工程及び対応する項目が表わされている。具体的には、バッファ層２８上に電気的隔離層３０が形成される。例えば、電気的隔離層３０は、５０～４０００ナノメートルの半絶縁性ガリウム窒化物であり得る。電気的隔離層３０の半絶縁性の態様は、電気的隔離層３０の下の層と電気的隔離層３０の上の層との間の所望のレベルの電気的隔離を提供し得る。代替として、トランジスタ対２０における電流密度に対する電荷トラップの望ましくない影響を低減するために、電気的隔離層３０はｎ型又はｐ型ドーパントでドープされ得る。
図５を参照すると、付加的な製造工程及び対応する項目が表わされている。電気的隔離層３０上に低欠陥層３２が形成される。例えば、低欠陥層３２は、２５～２０００ナノメートルのガリウム窒化物であり得る。低欠陥層３２は、電子移動度に対する悪影響を有し得る結晶欠陥を最小化するように形成され得る。低欠陥層３２の形成のこの方法は、炭素、鉄、又は、１ｅ１７／ｃｍ３未満のドーピング密度を有するなどのその他のドーパント種でドープされた低欠陥層３２となり得る。
引き続き図５を参照し、低欠陥層３２上に障壁層３４が形成される。例えば、障壁層３４は、２～３０ナノメートルの、ＡｌｘＧａ１－ｘＮ、又はインジウムを含むことによるＩｎｘＡｌｙＧａ１－ｘ－ｙＮであり得る。例えば、障壁層３４におけるＩＩＩ族要素の組成は、１５～３５パーセントのアルミニウム窒化物及び８５～６５パーセントのガリウム窒化物であり得る。低欠陥層３２上に障壁層３４を形成することで、障壁層３４のすぐ下の低欠陥層３２において、例えば、１（１０）１２～２（１０）１３／ｃｍ２の電子密度、つまり、シート電荷キャリア密度、の二次元電子ガスが生成される。電気的隔離層３０及び／又は低欠陥層３２の形成の間、電気的隔離層３０及び低欠陥層３２のシート電荷キャリア密度が、二次元電子ガスの下のトラップされた電荷及び鏡像電荷（ｉｍａｇｅ ｃｈａｒｇｅｓ）のためのスクリーンを提供するように、ｎ型ドーパントが付加される。例えば、付加されるｎ型ドーパントは、主にシリコン及び／又はゲルマニウムドーパントを含み得る。付加されるｎ型ドーパントは、電気的隔離層３０及び／又は低欠陥層３２のエピタキシャル成長の間付加され得る。代替として、付加されるｎ型ドーパントは、電気的隔離層３０及び／又は低欠陥層３２が形成された後、イオン注入により付加され得る。例えば、付加されるｎ型ドーパントの平均ドーピング密度は１ｅ１６／ｃｍ３～１ｅ１７／ｃｍ３であり得る。付加されたｎ型ドーパントの分布は、実質的に均一であり得、又は、ドーピング密度が、ドープされた領域の頂部よりもドープされた領域の底部において高くなるように徐々に変わり得る。
図５の締めくくりとして、障壁層３４上に任意選択のキャップ層３６が形成され得る。例えば、キャップ層３６は、１～５ナノメートルのガリウム窒化物であり得る。最後に、所望の閾値電圧を提供するため、障壁層３４及び存在する場合はキャップ層３６の上に、ゲート誘電体層３８が形成され得る。例えば、ゲート誘電体層３８はシリコン窒化物を含み得る。
図６を参照すると、付加的な構造を形成することを予期して付加的な製造工程が表されている。具体的には、図６において、上述の層の全てを介して、及び基板２２内に部分的に、アパーチャをエッチングすることによって、隔離トレンチ４０が形成される。トレンチ４０の寸法は、下記の考察を考慮して選択され得る。トレンチ４０は、近隣のＧａＮＦＥＴトランジスタ間の隔離を提供するように動作する。また、図６において、２つの最上層、即ちキャップ層３６及びゲート誘電体３８を介して、及び更に、所望に低いコンタクト抵抗を達成するような量の障壁層３４を残して障壁層３４の厚みの大半を介してアパーチャをエッチングすることによって、ソースエッチ４２が形成される。ソースエッチ４２を形成する同じエッチ工程の一部として、又は別個のエッチとして、エッチ４２から層２４の少なくとも上側表面まで下方にビア４４が形成され、これは、更にｐ基板２２と共に形成されるような片側ＰＮ接合のｎ＋部分を想起させる。例示のため、このようなビア４４が断面で円錐状に示されているが、許容可能な代替物が、垂直の側壁を備えてそれらを形成し得る。最後に、ソースエッチ４２を形成する同じエッチ工程の一部として、又は別個のエッチとして、２つの最上層、即ちキャップ層３６及びゲート誘電体３８を介して、及び更に障壁層３４の厚みの大半を介してアパーチャをエッチングすることによって、ドレインエッチ４６が、好ましくはソースエッチ４２と同じ深さまで、形成される。
図７を参照すると、付加的な構造を形成することを予期して付加的な製造工程が表されている。図７において、図６のトレンチ４０は、二酸化シリコン、シリコン窒化物、又はポリアミドなどを誘電性材料として用いて、誘電体障壁４８を形成するために誘電性材料で充填される。また、図６のビア４４は、金属又はドープされた半導体などのそれぞれの導体５０で充填されて、層２４への電気的コンタクトを提供する。また、図６のソースエッチ４２は、ソースコンタクト５２を形成するため、導体、好ましくは金属で充填される。各ソースコンタクト５２の底部は、低欠陥層３２における２次元電子ガスへのトンネリング接続を形成するように、障壁層３４内に延在するが、障壁層３４を完全には通過しない。同様に、図６のドレインエッチ４６は、低欠陥層３２において二次元電子ガスへのトンネリング接続を形成するように、障壁層３４内に延在するが障壁層３４を完全には通過しないドレインコンタクト５４を形成するため、同様に導体、好ましくは金属で充填される。最終的に、ソースコンタクト５２とドレインコンタクト５４の各それぞれのセット間にゲート導体５６が形成され、各このようなゲート導体５６はゲート誘電体層３８に接する。例えば、ゲート導体５６の各々は、デプリーションモードＦＥＴを提供するためにＩＩＩ－Ｎ半導体材料を含み得、他の種類のゲートもこの例の範囲内にある。
図７の付加された要素があるとして、トランジスタ対２０は、概してＴ１及びＴ２として示される２つのＧａＮ ＦＥＴを含む。また、各このようなＦＥＴに対し、ゲート導体５６は、それぞれのソースコンタクト５２から、例えば５００～５０００ナノメートル、横方向に分離され得、一方、各ゲート５６とそれぞれのドレインコンタクト５４との間の横方向間隔の距離は、ＦＥＴの最大動作電圧に依存する距離である。例えば、２００ボルトの最大動作電圧に対して設計されるＧａＮ ＦＥＴにおいて、そのドレインコンタクト５４は、そのゲート導体５６から１～８ミクロン横方向に分離され得る。６００ボルトの最大動作電圧に対して設計されるＧａＮ ＦＥＴにおいて、そのドレインコンタクト５４は、そのゲート導体５６から８～３０ミクロン横方向に分離され得る。
図７はまた、誘電体障壁４８の例示の実施例の隔離効果を図示する。トランジスタＴ１に対する例で見ると、ページの中央にある誘電体障壁４８は、トランジスタＴ１の左端部に沿った第１の誘電体障壁を表し、その端部は、障壁層３４、低欠陥層３２、電気的隔離層３０、バッファ層２８、ミスマッチ隔離層２６、ｎ＋ドープされた層２４を含む複数の異なる層にわたって、及び、基板２２に向かう方向で基板２２と層２４との間に形成される片側ＰＮ接合より下の深さまで、垂直に生じる。同様に、ページの右の誘電体障壁４８は、これら同じ層の第２の端部に沿った第２の誘電体障壁を表す。従って、これらの障壁は、層の連続性を遮断すること、また、片側ＰＮ接合の下に延在することにより、トランジスタＴ１と、トランジスタＴ２のような他の同等に隔離されたデバイスとを隔離するように働く。このような隔離の利点は、これ以降で更に説明する。
図８は、図７のトランジスタ対２０の例示を繰り返すが、トランジスタＴ１及びＴ２を用いてハーフブリッジ６０が形成されるような概略的な接続が付加的に示されている。概して、ハーフブリッジ６０からのソース／ドレイン及びゲート接続は、図１のハーフブリッジ１０のものに類似し、図８を図１と区別するため、図８における参照識別子にアポストロフィーが付加されている。とはいうものの、概して、ハーフブリッジ構成は理解しやすい。しかし、これらの接続以外にも、図７及び図８の例示の実施例の構造には更なる種々の態様がある。具体的には、図８において、各ソースコンタクト５２は層２４に電気的に接続され、これは、基板２２との組み合わせで、片側ＰＮ接合を提供するｎ＋ドープされた層を想起させる。種々の半導体ウェハにはよくあることだが、基板２２は接地に接続される。また、各誘電体障壁４８は、トランジスタと任意の横方向に近接する構造との間の隔離を提供し、図８の中央に示される誘電体障壁４８は、トランジスタＴ’１を形成する層を、トランジスタＴ’２を形成する層から分離する。このような分離される層には層２４が含まれる。絶縁性分離の結果、また、各それぞれのソースコンタクト５２から下方に延在する導体５０により提供される接続に起因して、各それぞれのトランジスタにおける片側ＰＮ接合に対する、異なるＰＮバイアスが達成される。より具体的には、トランジスタＴ’１では、層２４のそれぞれのセグメントは、（そのソースＳ（Ｔ’１）から）Ｖｏｕｔのバイアスを受け取り、一方、トランジスタＴ’１のための誘電体障壁４８間の半導体基板２２の部分が接地される。これに対し、トランジスタＴ’２では、層２４のそれぞれのセグメントは、（そのソースＳ（Ｔ’２）から）接地のバイアスを受け取り、一方、トランジスタＴ’２のための誘電体障壁４８間の半導体基板２２の部分も接地される。従って、ハーフブリッジ６０におけるハイサイドとして作用するときなど、トランジスタＴ’１がオンであるとき、層２４のそのセグメントと基板２２との間の片側ＰＮ接合は非常に強く逆バイアスされ、それにより、生じる及び上述したリークの懸念からトランジスタを隔離する。一方、トランジスタＴ’２では、それは、例示の実施例の構造により隔離され、隔離された片側ＰＮ接合の両側に接続される接地を有し、それにより、適切なオペレーションが促進される。
各それぞれのトランジスタに対するそれぞれの隔離された片側ＰＮ接合を含む、例示の実施例の構造によって達成される隔離の利点は、各誘電体障壁４８に対する寸法及び変動も示唆し得る。従って、このような寸法は、予期される又は特定の電圧レベルを想定して、片側ＰＮ接合における接合破壊を防止するように選ばれる。例えば、図８のアプローチにおいて、各このような障壁４８は、Ｖｉｓｏｌａｔｉｏｎ／２０Ｖミクロン幅の１倍から３倍であり得、ここで、Ｖｉｓｏｌａｔｉｏｎは必要とされる隔離の量である。また、各このような障壁４８は、好ましくは、層２４より下にＶｉｓｏｌａｔｉｏｎ／２０Ｖミクロンの１倍から３倍の範囲の距離まで延在する。実際、これらの考慮及び寸法は、その他の方式で近接するＧａＮトランジスタ間の垂直隔離を達成するために例示の実施例内で他の構造が実装され得ることを実証する。この点で、図９も図７のトランジスタ対２０の断面図を図示するが、図７の各誘電体障壁４８は複数の誘電体障壁４８’で置換されており、図９の例における各複数は４つの垂直の誘電体障壁４８’で構成される。ここでも、誘電性材料は、ポリアミド、二酸化シリコン、又はシリコン窒化物であり得るが、各誘電体障壁４８’が、１μｍからＶｉｓｏｌａｔｉｏｎ／２０Ｖミクロン幅の１倍から３倍の深さなど、図７における誘電体障壁４８に対して与えられる深さに比して、より小さい幅（１μｍ～１０μｍなど）及びより少ない深さを基板２２内に有し得る点で、寸法が異なる。
図１０～図１４は、同じく２つのＧａＮ ＦＥＴを含み得る、付加的な代替の例示の実施例のトランジスタ対２０の形成の断面図を図示する。
図１０を参照すると、シリコンウェハ、又はＧａＮ ＦＥＴの製造に適切なその他の基板などの半導体基板１２２に関連して、トランジスタ対２０が形成される。例示の実施例において、基板１２２は、ｐ半導体材料（軽くドープされたｐ型半導体材料）である。また、部分的に基板１２２内に２つのトレンチ１２４を形成するように、適切なマスキング及びエッチング（例えば、＜１１１＞ウェハのドライエッチ又は＜１００＞ウェハのウェットエッチ）が実施される。トレンチ１２４の寸法は、下記を考慮して選択され得るが、トレンチ１２４は、本明細書において後述するように、各トレンチに形成されるＧａＮ ＦＥＴトランジスタ間に、能動エリア及び何等かの隔離を提供するように動作する。また、トレンチ１２４の側壁は、エッチ条件に応じて、垂直であり得、又は傾斜し得る。
図１１は、付加的な製造工程及び項目を図示する。具体的には、基板１２２に相補的な、半導体材料の領域又は層１２６が、各トレンチ１２４の上側表面に沿って（即ち、基板１２２の平面に平行に）、また、各トレンチ１２４の各側壁に沿って形成される（例えば、成長されるか又は注入される）。例えば、基板１２２におけるこれらの露出されたトレンチ表面に沿って層１２６を注入するように基板１２２の位置を交互にするためにクワッド（ｑｕａｄ）注入が用いられ得、それにより、層１２６は、トレンチの底部に沿って、及び基板１２２の上側表面に向かう上方へ、の両方に延在する。図示する例において、基板１２２はｐ型材料であるため、層１２６はｎ型材料である。また、層１２６は好ましくは、基板１２２に比して重くドープされ、そのため、図１１は、層１２６がドーピングレベルにおいてｎ＋である（例えば、１ｅ１８／ｃｍ３～１ｅ２１／ｃｍ３）ことを図示する。また、従って、本明細書における教示から更に理解されるように、より少なくドープされた基板１２２とより多くドープされた層１２６との組み合わせは、片側ＰＮ接合を提供する。他の例示の実施例と同様に、この又は類似の片側ＰＮ接合は、高度にドープされたｐ＋基板（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）上に低ドープされたｎ型シリコン（１ｅ１３／ｃｍ３～１ｅ１８／ｃｍ３）層を成長させること、又は、高度にドープされたｐ＋基板（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）上に低ドープされた（１ｅ１３／ｃｍ３～１ｅ１８／ｃｍ３）ｐ型シリコン層を成長させること、及びその後、成長された低ドープされたシリコン膜の頂部上にｎ＋領域（１ｅ１８／ｃｍ３～３ｅ２１／ｃｍ３）を形成することによって形成され得る。
図１２を参照すると、付加的な製造工程及び項目が表わされている。具体的には、図１２において、トレンチ１２４からの残っているオープン領域（図１０参照）は、既に形成された層１２６に沿って、各トレンチにおけるそれぞれのＧａＮ ＦＥＴの最終的形成に向けて付加的な層で充填され、このような層が詳述された図５の実施例の参照番号が、図１２において再現されている。そのため、図１２において、このような層は、ミスマッチ隔離層２６、バッファ層２８、電気的隔離層３０、低欠陥層３２、障壁層３４、任意選択のキャップ層３６、及びゲート誘電体層３８を含む。
図１３を参照すると、付加的な製造工程が表わされている。具体的には、トレンチ（図示せず）が、図１２に図示された上側表面から形成され、ソースコンタクト１２８を形成するために、導体、好ましくは金属で充填される。各ソースコンタクト１２８の底部は、低欠陥層３２における二次元電子ガスへのトンネリング接続を形成するように、障壁層３４内に延在するが、障壁層３４を完全には通過しない。しかし、各ソースコンタクト１２８はまた、層１２６に接し、又は、任意選択で中間導体（図示せず）を介して、層１２６と、及び好ましくはその層の基板１２２の表面に向かって上方に延在する部分に、電気的に通信する。しかし、電気的観点から、この接続は、図１３の実施例はまた、ソース電位をＧａＮトランジスタの底部において片側ＰＮ接合に接続する点で、図７の実施例において示されるようなソースコンタクト５２及び導体５０の組み合わせのようになる。また図１３に関連して、ソースコンタクト１２８を形成する同じ（又は類似の）プロセスにおいて、ドレインエッチ（図示せず）が同様に、導体、好ましくは金属で充填されて、ドレインコンタクト１３０を形成し、ドレインコンタクト１３０は、低欠陥層３２において二次元電子ガスへのトンネリング接続を形成するように、障壁層３４内に延在するが、障壁層３４を完全には通過しない。最終的に、ソースコンタクト１２８とドレインコンタクト１３０の各それぞれのセットの間にゲート導体１３２が形成され、各このようなゲート導体１３２はゲート誘電体層３８に接する。
図１４は、図１３において図示されたものに付加される最終的な例示の実施例の構造を図示する。具体的には、図１３において、付加的な電気的に浮遊するｎ＋領域１３４が、適切なマスキング（図示せず）を用いて基板１２２の上側表面を介して形成され、図示する例において３つのこのような領域が、概してＴ’１及びＴ’２として示される２つのＧａＮ ＦＥＴを含むトランジスタ対２０として概して示されるものの間、及びそれらの外側端部の外、に形成される。電気的に浮遊するｎ＋領域１３４は、各領域が、各トランジスタの両端に印加される電位間に幾らかの電圧（例えば、０～６００ボルト）を獲得し得るように、表面において、デプリーションが生じ、拡張し始めるように電界を拡げるように動作する。このようにして、表面電界が、デバイス信頼性に対して所望なレベルを下回るように低減される。
上記から、種々の実施例が、ＧａＮ ＦＥＴなどのＩＩＩ－Ｎ半導体トランジスタに対して改善を提供する。種々の寸法を提供してきたが、このような手段は、応用例及びその他の考慮に従って調節され得る。一例として、例示の一実施例のハーフブリッジを説明してきたが、個々のＦＥＴ、他の構成におけるＦＥＴ、及び同じ基板に関連して形成されるＦＥＴ以外のデバイスと組み合わされるＦＥＴを備えるが、例示の実施例の教示を用いてこのようなＦＥＴをこのようなデバイスから隔離する、例示の実施例の構造が用いられ得る。実際、本明細書に記載される種々のトランジスタ構成要素は、参照により本願に組み込まれる、２０１４年６月２４日に登録された米国特許番号第８，７５９，８７９号においても見ることができる。この参照された米国特許は、同じく本明細書の教示とも容易に組み合わされ得る、その他のトランジスタ構成を含む。更に別の例として、例示の一実施例の片側ＰＮ接合を、接合の一部として基板に関連して説明してきたが、別の例示の実施例においてその接合は、基板から離れたＧａＮ層を用いて達成され得る。例えば、ｐ型／ＳｉＧａＮ又はＡｌＧａＮ層が、ｐ＋シリコン又は適切な基板の頂部上に成長され、その後、エピタキシー又は注入によりそのｐ型又はＳｉＧａＮの表面上にｎ＋層が形成される。これに従い、全てのその他の層が、上述のものに類似し得、この代替例において、ビアは、ｎ＋ＩＩＩ窒化物層に接するように形成され得る。
米国特許番号第８，７５９，８７９号
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (18)

  1. 半導体デバイスであって、
    基板と、
    前記基板の上の窒化ガリウム層と、
    前記窒化ガリウム層上のＩＩＩ－Ｎ半導体材料を含む障壁層と、
    前記障壁層上の窒化ガリウムを含むキャップ層と、
    前記キャップ層上の窒化シリコン層と、
    前記窒化ガリウム層と前記基板との間のドープされた層であって、前記基板に直接に接する、前記ドープされた層と、
    前記窒化シリコン層と前記キャップ層とを通じて前記障壁層内に延びるソースコンタクトと、
    前記ソースコンタクトから前記ドープされた層に延びる第１の導電性ビアと、
    前記窒化シリコン層と前記キャップ層とを通じて前記障壁層内に延びて前記障壁層を貫通しないドレインコンタクトと、
    前記ソースコンタクトと前記ドレインコンタクトとの間の前記窒化シリコン層上のゲートコンタクトと、
    前記半導体デバイスが隔離電圧を有し、
    前記窒化ガリウム層の第１の端と前記障壁層の第１の端と前記ドープされた層の第１の端とに沿った第１の誘電体充填トレンチと、
    前記窒化ガリウム層の第２の端と前記障壁層の第２の端と前記ドープされた層の第２の端とに沿った第２の誘電体充填トレンチと、
    を含む、半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、
    前記ドレインコンタクトと前記ドープされた層との間の第２の導電性ビアを更に含む、半導体デバイス。
  3. 請求項１に記載の半導体デバイスであって、
    前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとの間に第１のトランジスタが形成される、半導体デバイス。
  4. 請求項３に記載の半導体デバイスであって、
    第２のトランジスタが第１のトランジスタに近接して形成され、前記第２のトランジスタが前記第１の誘電体充填トレンチにより前記第１のトランジスタから隔離される、半導体デバイス。
  5. 請求項４に記載の半導体デバイスであって、
    第３の誘電体充填トレンチを更に含み、
    前記第２のトランジスタが、前記第１の誘電体充填トレンチと前記第３の誘電体充填トレンチとの間に位置し、前記第１の誘電体充填トレンチと前記第３の誘電体充填トレンチとの間の前記ドープされた層の一部を含む、半導体デバイス。
  6. 請求項５に記載の半導体デバイスであって、
    前記第２のトランジスタが、第２のソースコンタクトと、前記第２のソースコンタクトと前記ドープされた層の一部との間の導電性部材とを含む、半導体デバイス。
  7. 請求項１に記載の半導体デバイスであって、
    前記ドープされた層に近接する窒化アルミニウム層を更に含む、半導体デバイス。
  8. 請求項７に記載の半導体デバイスであって、
    前記窒化アルミニウム層に近接するバッファ層であって、前記窒化アルミニウム層に近接する第１の層と前記窒化アルミニウム層から離れて前記第１の層に近接する第２の層とを含み、前記第１及び第２の層がアルミニウムとガリウムとを含み、前記第１の層が前記第２の層よりもより多いアルミニウムを含んでより少ないガリウムを含む、前記バッファ層を更に含む、半導体デバイス。
  9. 請求項８に記載の半導体デバイスであって、
    前記バッファ層に近接する第２の窒化ガリウム層を更に含む、半導体デバイス。
  10. 半導体デバイスを形成する方法であって、
    第１の導電型を有する基板の上に窒化ガリウム層を形成することと、
    前記窒化ガリウム層上にＩＩＩ－Ｎ半導体材料を含む障壁層を形成することと、
    前記窒化ガリウム層と前記基板との間に第２の導電型のドープされた層を形成することであって、前記ドープされた層が前記基板に直接に接する、前記ドープされた層を形成することと、
    前記障壁層から前記ドープされた層に延びる第１の導電性ビアを形成することと、
    前記障壁層内に延びて前記第１の導電性ビアに接するソースコンタクトを形成することと、
    前記障壁層内に前記障壁層を貫通せずに延びるドレインコンタクトを形成することと、
    前記ソースコンタクトと前記ドレインコンタクトとの間にゲートコンタクトを形成することと、
    前記窒化ガリウム層の第１の端と前記障壁層の第１の端と前記ドープされた層の第１の端とに沿って第１の誘電体充填トレンチを形成することと、
    前記窒化ガリウム層の第２の端と前記障壁層の第２の端と前記ドープされた層の第２の端とに沿って第２の誘電体充填トレンチを形成することと、
    を含み、
    前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとが前記基板内に延びる、方法。
  11. 請求項１０に記載の方法であって、
    前記ドレインコンタクトと前記ドープされた層との間に第２の導電性ビアを形成することを更に含む、方法。
  12. 請求項１０に記載の方法であって、
    第１のトランジスタが前記第１の誘電体充填トレンチと前記第２の誘電体充填トレンチとの間に形成される、方法。
  13. 請求項１２に記載の方法であって、
    第２のトランジスタが前記第１のトランジスタに近接して形成され、前記第２のトランジスタが前記第１の誘電体充填トレンチによって前記第１のトランジスタから隔離される、方法。
  14. 請求項１３に記載の方法であって、
    第３の誘電体充填トレンチを形成することを更に含み、
    前記第２のトランジスタが、前記第１の誘電体充填トレンチと前記第３の誘電体充填トレンチとの間に位置し、前記第１の誘電体充填トレンチと第３の誘電体充填トレンチとの間に延びる前記ドープされた層の一部を含む、方法。
  15. 請求項１４に記載の方法であって、
    第２のソースコンタクトを形成することと、
    前記第２のソースコンタクトと前記ドープされた層の一部との間に導電性部材を形成することと、
    を更に含み、
    前記第２のトランジスタが前記第２のソースコンタクトと前記導電性部材とを含む、方法。
  16. 請求項１０に記載の方法であって、
    前記ドープされた層に近接して窒化アルミニウム層を形成することを更に含む、方法。
  17. 請求項１６に記載の方法であって、
    前記窒化アルミニウム層に近接してバッファ層を形成することであって、前記バッファ層が、前記窒化アルミニウム層に近接する第１の層と、前記窒化アルミニウム層から離れて前記第１の層に近接する第２の層とを含み、前記第１の層と前記第２の層とがアルミニウムとガリウムとを含み、前記第１の層が、前記第２の層よりもより多いアルミニウムを含み、前記第２の層よりもより少ないガリウムを含む、方法。
  18. 請求項１７に記載の方法であって、
    前記バッファ層に近接して第２の窒化ガリウム層を形成することを更に含む、方法。
JP2021043162A 2015-11-25 2021-03-17 隔離されたｉｉｉ－ｎ半導体デバイス Active JP7222581B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/951,927 2015-11-25
US14/951,927 US9685545B2 (en) 2015-11-25 2015-11-25 Isolated III-N semiconductor devices
JP2018527095A JP6921368B2 (ja) 2015-11-25 2016-11-25 隔離されたｉｉｉ−ｎ半導体デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018527095A Division JP6921368B2 (ja) 2015-11-25 2016-11-25 隔離されたｉｉｉ−ｎ半導体デバイス

Publications (2)

Publication Number Publication Date
JP2021141327A JP2021141327A (ja) 2021-09-16
JP7222581B2 true JP7222581B2 (ja) 2023-02-15

Family

ID=58721102

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018527095A Active JP6921368B2 (ja) 2015-11-25 2016-11-25 隔離されたｉｉｉ−ｎ半導体デバイス
JP2021043162A Active JP7222581B2 (ja) 2015-11-25 2021-03-17 隔離されたｉｉｉ－ｎ半導体デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018527095A Active JP6921368B2 (ja) 2015-11-25 2016-11-25 隔離されたｉｉｉ−ｎ半導体デバイス

Country Status (5)

Country Link
US (2) US9685545B2 (ja)
EP (1) EP3381049A4 (ja)
JP (2) JP6921368B2 (ja)
CN (2) CN116682728A (ja)
WO (1) WO2017091817A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453824B1 (en) * 2018-05-08 2019-10-22 International Business Machines Corporation Structure and method to form nanosheet devices with bottom isolation
JP7426786B2 (ja) * 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
CN110379807B (zh) * 2019-07-31 2021-02-26 厦门市三安集成电路有限公司 微电子器件及微电子器件制作方法
US11935947B2 (en) * 2019-09-04 2024-03-19 United Microelectronics Corp. Enhancement mode high electron mobility transistor
US11296190B2 (en) * 2020-01-15 2022-04-05 Globalfoundries U.S. Inc. Field effect transistors with back gate contact and buried high resistivity layer
US11251294B2 (en) * 2020-03-24 2022-02-15 Infineon Technologies Austria Ag High voltage blocking III-V semiconductor device
US20210384342A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
FR3111738B1 (fr) 2020-06-19 2022-08-05 Commissariat Energie Atomique Dispositif micro-électronique à substrat isolé, et procédé de fabrication associé
US11515397B2 (en) 2020-07-21 2022-11-29 Globalfoundries U.S. Inc. III-V compound semiconductor layer stacks with electrical isolation provided by a trap-rich layer
US11469225B2 (en) 2020-10-16 2022-10-11 Globalfoundries U.S. Inc. Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation
US11569374B2 (en) 2020-12-02 2023-01-31 Globalfoundries U.S. Inc. Implanted isolation for device integration on a common substrate
US20240047451A1 (en) * 2021-08-06 2024-02-08 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor ic chip and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153300A1 (en) 2010-12-15 2012-06-21 Alexander Lidow Semiconductor devices with back surface isolation
WO2013190997A1 (ja) 2012-06-20 2013-12-27 独立行政法人産業技術総合研究所 半導体装置
JP2015529019A (ja) 2012-08-09 2015-10-01 日本テキサス・インスツルメンツ株式会社 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276340A (en) * 1989-11-21 1994-01-04 Fujitsu Limited Semiconductor integrated circuit having a reduced side gate effect
US5077231A (en) * 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4449467B2 (ja) * 2004-01-28 2010-04-14 サンケン電気株式会社 半導体装置
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7466212B2 (en) * 2006-06-16 2008-12-16 Semiconductor Components Industries, L. L. C. Semiconductor filter structure and method of manufacture
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
WO2011061573A1 (en) * 2009-11-19 2011-05-26 Freescale Semiconductor, Inc. Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
US8536674B2 (en) * 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
KR20150011238A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
US9997507B2 (en) * 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
JP2015060920A (ja) * 2013-09-18 2015-03-30 株式会社デンソー 半導体装置およびその製造方法
WO2015125492A1 (ja) * 2014-02-24 2015-08-27 パナソニック株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153300A1 (en) 2010-12-15 2012-06-21 Alexander Lidow Semiconductor devices with back surface isolation
JP2014504013A (ja) 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス
WO2013190997A1 (ja) 2012-06-20 2013-12-27 独立行政法人産業技術総合研究所 半導体装置
CN104395993A (zh) 2012-06-20 2015-03-04 独立行政法人产业技术综合研究所 半导体装置
US20150155273A1 (en) 2012-06-20 2015-06-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device
JP2015529019A (ja) 2012-08-09 2015-10-01 日本テキサス・インスツルメンツ株式会社 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ

Also Published As

Publication number Publication date
EP3381049A4 (en) 2018-11-14
WO2017091817A1 (en) 2017-06-01
EP3381049A1 (en) 2018-10-03
JP2021141327A (ja) 2021-09-16
US20170148905A1 (en) 2017-05-25
JP6921368B2 (ja) 2021-08-18
US9685545B2 (en) 2017-06-20
JP2018536290A (ja) 2018-12-06
CN116682728A (zh) 2023-09-01
US20170250272A1 (en) 2017-08-31
CN108140579A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
JP7222581B2 (ja) 隔離されたｉｉｉ－ｎ半導体デバイス
US10600674B2 (en) Semiconductor devices with back surface isolation
EP2497116B1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US7510938B2 (en) Semiconductor superjunction structure
US9293524B2 (en) Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings
JP2006351691A (ja) 半導体装置
US9059027B2 (en) Semiconductor device
US9059278B2 (en) High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
US8659055B2 (en) Semiconductor device, field-effect transistor, and electronic device
US9412863B2 (en) Enhanced breakdown voltages for high voltage MOSFETS
JP2024511552A (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
US20230335631A1 (en) Semiconductor device and manufacturing method therefor
US20220130987A1 (en) High Voltage Blocking III-V Semiconductor Device
US8969926B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
US9054171B2 (en) HEMT semiconductor device
JP2020077828A (ja) スイッチング素子の製造方法
JP2017199720A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7222581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150