JP7216011B2 - ポーラーコードレートマッチング方法および装置 - Google Patents
ポーラーコードレートマッチング方法および装置 Download PDFInfo
- Publication number
- JP7216011B2 JP7216011B2 JP2019558699A JP2019558699A JP7216011B2 JP 7216011 B2 JP7216011 B2 JP 7216011B2 JP 2019558699 A JP2019558699 A JP 2019558699A JP 2019558699 A JP2019558699 A JP 2019558699A JP 7216011 B2 JP7216011 B2 JP 7216011B2
- Authority
- JP
- Japan
- Prior art keywords
- scheme
- rate
- bits
- puncturing
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Communication Control (AREA)
Description
通信デバイスによって、符号化されるべき情報または復号されるべき情報を取得するステップと、通信デバイスによって、コードレートRを決定するステップであって、R=K/Mであり、Kは情報ビットの量であるか、またはKは情報ビットの量およびチェックビットの量の和であり、Mはターゲットコード長であり、KおよびMは正の整数である、ステップと、コードレート、コードレートしきい値、情報ビットの量、および情報ビットしきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップ、またはコードレート、コードレートしきい値、ターゲットコード長、およびターゲットコード長しきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップ、またはコードレートおよび2つのコードレートしきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップであって、レートマッチング方式はパンクチャ方式もしくは短縮方式である、ステップと、決定されたレートマッチング方式に基づいて通信デバイスによって、符号化されるべき情報のポーラーコードをレートマッチングするステップ、または復号されるべき情報のポーラーコードをレートデマッチングするステップと
を含む、ポーラーコードレートマッチング方法を提供する。したがって、コードレートを決定した後に、通信デバイスは、コードレートとコードレートしきい値を比較すること、および情報ビットの量と情報ビットしきい値を比較することによって、使用されるべきレートマッチング方式を決定するか、またはコードレートとコードレートしきい値を比較すること、およびターゲットコード長とターゲットコード長しきい値を比較することによって、使用されるべきレートマッチング方式を決定するか、またはコードレートと2つのプリセットコードレートしきい値を比較することによって、使用されるべきレートマッチング方式を決定する。このようにして、パンクチャ方式または短縮方式は柔軟に選択されることが可能であり、例えば、パンクチャは低いコードレートのために使用され、短縮は高いコードレートまたは中間コードレートのために使用され、したがって、異なる符号化パラメータの下で性能は比較的良好であり、パンクチャ処理または短縮処理における性能損失が回避される。
パンクチャ方式3において、パンクチャの量P≦N/4であり、Nは、符号化されるべき情報のマザーコード長であるとき、プリセットパンクチャロケーションは、最初のPビットであるか、またはP>N/4であるとき、プリセットパンクチャロケーションは、ビット1からN/4およびビットjであり、jは、以下の式に従って決定され、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
記号┌┐は、最も近い整数に切り上げることを示し、記号└┘は、最も近い整数に切り捨てることを示し、
パンクチャ方式4は、符号化されるべき情報を等しい長さのS1個のビットグループに分割することであって、S1は正の整数である、分割することと、N1個のビットグループがパンクチャされる必要があると決定することと、N2個の残りのビットがパンクチャされる必要があると決定することであって、N2は、1つのビットグループ中に含まれるビットの量よりも小さく、
短縮は、短縮方式1、短縮方式2、短縮方式3、および短縮方式4のうちのいずれか1つであり、短縮方式1は、パンクチャの量に基づいて終了から短縮することであり、短縮方式2は、パンクチャの量に基づいて終了からビット逆順に短縮することであり、短縮方式3は、パンクチャの量およびプリセット短縮ロケーションに基づいて短縮することであり、
短縮方式3において、パンクチャの量P≦N/4であり、Nは、符号化されるべき情報のマザーコード長であるとき、プリセット短縮ロケーションは、最初のPビットであるか、またはP>N/4であるとき、プリセット短縮ロケーションは、ビット(3N/4+1)からNおよびビットiであり、iは、以下の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2、
短縮方式4は、符号化されるべき情報を等しい長さのS2個のビットグループに分割することであって、S2は正の整数である、分割することと、L1個のビットグループが短縮される必要があると決定することと、L2個の残りのビットがパンクチャされる必要があると決定することであって、L2は、1つのビットグループ中に含まれるビットの量よりも小さく、
第1のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用するステップであって、第1のプリセット条件は、コードレートが第1のコードレートしきい値A1以下であり、情報ビットの量が第1の情報ビットしきい値B1以下であり、A1が、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値であり、B1が、セット[30,48,80,200,1000]中のいずれかの値であることである、ステップ、
第2のプリセット条件が満たされる場合、短縮方式1、短縮方式3、もしくは短縮方式4を使用するステップであって、第2のプリセット条件は、コードレートが第2のコードレートしきい値A2以上であり、A2が、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値であり、A1がA2よりも小さいことである、ステップ、または
第1のプリセット条件も第2のプリセット条件も満たされない場合、短縮方式2を使用するステップ
を含む。
第1のプリセット条件は、コードレートがコードレートしきい値1/4よりも小さく、情報ビットの量が情報ビットしきい値200以下であることであり、第2のプリセット条件は、コードレートがコードレートしきい値3/4よりも大きいことであり、
コードレート、コードレートしきい値、情報ビットの量、および情報ビットしきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップは、第1のプリセット条件が満たされる場合、パンクチャ方式2もしくはパンクチャ方式4を使用するステップ、第2のプリセット条件が満たされる場合、短縮方式1もしくは短縮方式3を使用するステップ、または第1のプリセット条件も第2のプリセット条件も満たされない場合、短縮方式2を使用するステップを含む。この可能な設計では、チェックビットが、特に情報ビットに後続することも、その後に情報ビットが続くこともないとき、性能は比較的良好である。
第3のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用するステップであって、第3のプリセット条件は、コードレートが第1のコードレートしきい値A1以下であり、情報ビットの量が第1の情報ビットしきい値B1以下であり、A1が、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値であり、B1が、セット[30,48,80,200,1000]中のいずれかの値であることである、ステップ、または第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、もしくは短縮方式4を使用するステップ
を含む。この可能な設計では、ただ2つのレートマッチング方式が使用され、したがって、決定条件および複雑さが低減されることが可能である。
コードレート、コードレートしきい値、情報ビットの量、および情報ビットしきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップは、第3のプリセット条件が満たされる場合、パンクチャ方式2またはパンクチャ方式4を使用するステップ、第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、または短縮方式4を使用するステップを含む。
コードレート、コードレートしきい値、ターゲットコード長、およびターゲットコード長しきい値に基づいて通信デバイスによって、使用されるべきレートマッチング方式を決定するステップは、第4のプリセット条件が満たされる場合、パンクチャ方式2もしくはパンクチャ方式4を使用するステップ、第5のプリセット条件が満たされる場合、短縮方式1、短縮方式3、もしくは短縮方式4を使用するステップ、または第4のプリセット条件も第5のプリセット条件も満たされない場合、短縮方式2を使用するステップを含む。
コードレートが第3のコードレートしきい値A3以下である場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用するステップであって、A3が、セット[1/12,1/6,1/5,1/4,1/3,2/5]中のいずれかの値である、ステップ、
コードレートがA3よりも大きく第4のコードレートしきい値A4よりも小さい場合、短縮方式2を使用するステップであって、A4が、セット[1/2,2/3,3/4,5/6]中のいずれかの値である、ステップ、またはコードレートがA4以上である場合、短縮方式3もしくは短縮方式4を使用するステップ
を含む。
コードレートが1/4以下である場合、パンクチャ方式2もしくはパンクチャ方式4を使用するステップ、
コードレートが1/4以上であり1/2よりも小さい場合、短縮方式2を使用するステップ、または
コードレートが1/2以上である場合、短縮方式3もしくは短縮方式4を使用するステップ
を含む。
符号化されるべき情報または復号されるべき情報を取得するように構成された、取得モジュールと、
コードレートRを決定することであって、R=K/Mであり、Kは情報ビットの量であるか、またはKは情報ビットの量およびチェックビットの量の和であり、Mはターゲットコード長であり、KおよびMは正の整数である、決定することと、コードレート、コードレートしきい値、情報ビットの量、および情報ビットしきい値に基づいて、使用されるべきレートマッチング方式を決定すること、またはコードレート、コードレートしきい値、ターゲットコード長、およびターゲットコード長しきい値に基づいて、使用されるべきレートマッチング方式を決定すること、またはコードレートおよび2つのコードレートしきい値に基づいて、使用されるべきレートマッチング方式を決定することであって、レートマッチング方式はパンクチャ方式もしくは短縮方式である、決定することと、決定されたレートマッチング方式に基づいて、符号化されるべき情報のポーラーコードをレートマッチングすること、または復号されるべき情報のポーラーコードをレートデマッチングすることとを行うように構成された、処理モジュールと
を含む、ポーラーコードレートマッチング装置を提供する。
パンクチャ方式3において、パンクチャの量P≦N/4であり、Nは、符号化されるべき情報のマザーコード長であるとき、プリセットパンクチャロケーションは、最初のPビットであるか、またはP>N/4であるとき、プリセットパンクチャロケーションは、ビット1からN/4およびビットjであり、jは、以下の式に従って決定され、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
記号┌┐は、最も近い整数に切り上げることを示し、記号└┘は、最も近い整数に切り捨てることを示し、
パンクチャ方式4は、符号化されるべき情報を等しい長さのS1個のビットグループに分割することであって、S1は正の整数である、分割することと、N1個のビットグループがパンクチャされる必要があると決定することと、N2個の残りのビットがパンクチャされる必要があると決定することであって、N2は、1つのビットグループ中に含まれるビットの量よりも小さく、
短縮は、短縮方式1、短縮方式2、短縮方式3、および短縮方式4のうちのいずれか1つであり、短縮方式1は、パンクチャの量に基づいて終了から短縮することであり、短縮方式2は、パンクチャの量に基づいて終了からビット逆順に短縮することであり、短縮方式3は、パンクチャの量およびプリセット短縮ロケーションに基づいて短縮することであり、
短縮方式3において、パンクチャの量P≦N/4であり、Nは、符号化されるべき情報のマザーコード長であるとき、プリセット短縮ロケーションは、最初のPビットであるか、またはP>N/4であるとき、プリセット短縮ロケーションは、ビット(3N/4+1)からNおよびビットiであり、iは、以下の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2、
短縮方式4は、符号化されるべき情報を等しい長さのS2個のビットグループに分割することであって、S2は正の整数である、分割することと、L1個のビットグループが短縮される必要があると決定することと、L2個の残りのビットがパンクチャされる必要があると決定することであって、L2は、1つのビットグループ中に含まれるビットの量よりも小さく、
第1のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用することであって、第1のプリセット条件は、コードレートが第1のコードレートしきい値A1以下であり、情報ビットの量が第1の情報ビットしきい値B1以下であり、A1が、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値であり、B1が、セット[30,48,80,200,1000]中のいずれかの値であることである、使用すること、
第2のプリセット条件が満たされる場合、短縮方式1、短縮方式3、もしくは短縮方式4を使用することであって、第2のプリセット条件は、コードレートが第2のコードレートしきい値A2以上であり、A2が、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値であり、A1がA2よりも小さいことである、使用すること、または
第1のプリセット条件も第2のプリセット条件も満たされない場合、短縮方式2を使用すること
を行うように構成される。
第1のプリセット条件は、コードレートがコードレートしきい値1/4よりも小さく、情報ビットの量が情報ビットしきい値200以下であることであり、第2のプリセット条件は、コードレートがコードレートしきい値3/4よりも大きいことであり、
処理モジュールは、
第1のプリセット条件が満たされる場合、パンクチャ方式2もしくはパンクチャ方式4を使用すること、
第2のプリセット条件が満たされる場合、短縮方式1もしくは短縮方式3を使用すること、または
第1のプリセット条件も第2のプリセット条件も満たされない場合、短縮方式2を使用すること
を行うように特に構成される。
第3のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用することであって、第3のプリセット条件は、コードレートが第1のコードレートしきい値A1以下であり、情報ビットの量が第1の情報ビットしきい値B1以下であり、A1が、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値であり、B1が、セット[30,48,80,200,1000]中のいずれかの値であることである、使用すること、または
第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、もしくは短縮方式4を使用すること
を行うように構成される。
処理モジュールは、
第3のプリセット条件が満たされる場合、パンクチャ方式2もしくはパンクチャ方式4を使用すること、
第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、もしくは短縮方式4を使用すること
を行うように特に構成される。
第4のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用することであって、第4のプリセット条件は、コードレートが第1のコードレートしきい値A1以下であり、A1が、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値であることである、使用すること、
第5のプリセット条件が満たされる場合、短縮方式1、短縮方式3、もしくは短縮方式4を使用することであって、第5のプリセット条件は、コードレートが第2のコードレートしきい値A2よりも大きく、ターゲットコード長が第1のコード長しきい値C以下であり、A2が、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値であり、A1がA2よりも小さく、C=(N/2)×(1+β)、β=1/4×(1-(K+Kcrc)/Mであり、Kが情報ビットの量であり、Kcrcがチェックビットの量であることである、使用すること、または
第4のプリセット条件も第5のプリセット条件も満たされない場合、短縮方式2を使用すること
を行うように構成される。
処理モジュールは、
第4のプリセット条件が満たされる場合、パンクチャ方式2もしくはパンクチャ方式4を使用すること、または第5のプリセット条件が満たされる場合、短縮方式1、短縮方式3、もしくは短縮方式4を使用すること、または
第4のプリセット条件も第5のプリセット条件も満たされない場合、短縮方式2を使用すること
を行うように特に構成される。
コードレートが第3のコードレートしきい値A3以下である場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のうちのいずれか1つを使用することであって、A3が、セット[1/12,1/6,1/5,1/4,1/3,2/5]中のいずれかの値である、使用すること、
コードレートがA3よりも大きく第4のコードレートしきい値A4よりも小さい場合、短縮方式2を使用することであって、A4が、セット[1/2,2/3,3/4,5/6]中のいずれかの値である、使用すること、または
コードレートがA4以上である場合、短縮方式3もしくは短縮方式4を使用すること
を行うように構成される。
コードレートが1/4以下である場合、パンクチャ方式2もしくはパンクチャ方式4を使用すること、
コードレートが1/4以上であり1/2よりも小さい場合、短縮方式2を使用すること、または
コードレートが1/2以上である場合、短縮方式3もしくは短縮方式4を使用すること
を行うように特に構成される。
トランシーバは、符号化されるべき情報または復号されるべき情報を取得するように構成され、
メモリは、プログラム命令を記憶するように構成され、
プロセッサは、メモリ中のプログラム命令を呼び出して、第1の態様および第1の態様のいずれかの可能な設計によるポーラーコードレートマッチング方法を実施するように構成される。
j=N/4,...,N/4+┌((P-N/4)/2)┐-1、
j=N/2,...,N/2+└((P-N/4)/2)┘-1、
ここで記号┌┐は最も近い整数への切り上げを示し、および記号└┘は最も近い整数への切り捨てを示す。
i=3N/4-┌((P-N/4)/2)┐+1,...,3N/4、
i=N/2-└((P-N/4)/2)┘+1,...,N/2
第2のプリセット条件が満たされる場合、短縮方式1、短縮方式3、または短縮方式4を用い、または
第1のプリセット条件も第2のプリセット条件も満たされない場合、短縮方式2を用いるように構成される。
第1のプリセット条件は、コードレートがコードレートしきい値1/4未満であり、情報ビットの量が情報ビットしきい値200以下であることであり、および第2のプリセット条件は、コードレートがコードレートしきい値3/4より大きいことである。
第3のプリセット条件が満たされる場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のいずれか1つを用い、または第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、または短縮方式4を用いるように構成される。第3のプリセット条件に関しては、図3に示される実施形態での具体的な説明を参照されたい。詳細は、本明細書では再び述べられない。
第3のプリセット条件が満たされる場合、パンクチャ方式2またはパンクチャ方式4を用い、第3のプリセット条件が満たされない場合、短縮方式2、短縮方式3、または短縮方式4を用いるように構成される。
コードレートが第3のコードレートしきい値A3以下である場合、パンクチャ方式1、パンクチャ方式2、パンクチャ方式3、およびパンクチャ方式4のいずれか1つを用い、ここでA3はセット[1/12,1/6,1/5,1/4,1/3,2/5]内のいずれかの値であり、
コードレートがA3より大きく、第4のコードレートしきい値A4未満である場合、短縮方式2を用い、ここでA4はセット[1/2,2/3,3/4,5/6]内のいずれかの値であり、または、
コードレートがA4以上である場合、短縮方式3または短縮方式4を用いるように構成される。
メモリ1103とプロセッサ1102とを接続するように構成されたバス1104を、さらに含み得る。
Claims (18)
- 符号化されるべき情報ビットを取得するステップであって、符号化されるべき情報ビットの量はKであり、Kは正の整数である、ステップと、
前記符号化されるべき情報ビットをポーラー符号化して、符号化されたビットを取得するステップと、
M、コードレートR、およびターゲットコード長しきい値に基づいてレートマッチング方式を決定するステップであって、前記R=K/Mであり、前記Mはターゲットコード長であり、Mは正の整数である、ステップと、
前記決定されたレートマッチング方式に基づいて、前記符号化されたビットをレートマッチングして、レートマッチングされた後のビットを取得するステップと
を備え、
Rが第1のコードレートしきい値以下である場合、前記レートマッチング方式はパンクチャ方式であるように決定され、前記パンクチャ方式は、パンクチャの量およびプリセットパンクチャロケーションに基づいてパンクチャすることであり、前記パンクチャの量がP≦N/4であり、Nは前記符号化されるべき情報のマザーコード長である場合、前記プリセットパンクチャロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセットパンクチャロケーションは、ビット1からN/4およびビットjであり、jは次の式に従って決定されており、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
ここで、記号┌ ┐は最も近い整数へ切り上げることを示し、そして、記号└ ┘は最も近い整数へ切り捨てることを示し、そして
Mが前記ターゲットコード長しきい値より小さく、Rが第2のコードレートのしきい値より大きい場合、前記レートマッチング方式は短縮方式であるように決定され、前記パンクチャの量P≦N/4であり、Nは前記符号化されるべき情報のマザーコード長である場合、プリセット短縮ロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセット短縮ロケーションはビット(3N/4+1)からNまで、およびビットiであり、ここでiは、次の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2
である、レートマッチング方法。 - 前記第1のコードレートのしきい値は、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値である請求項1に記載の方法。
- 前記第2のコードレートのしきい値は、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値である請求項1に記載の方法。
- 符号化されるべき情報ビットを取得するように構成された、取得モジュールであって、
符号化されるべき情報ビットの量はKであり、Kは正の整数である、取得モジュールと、
前記符号化されるべき情報ビットをポーラー符号化して、符号化されたビットを取得することと、M、コードレートR、およびターゲットコード長しきい値に基づいてレートマッチング方式を決定することであって、前記R=K/Mであり、前記Mはターゲットコード長であり、Mは正の整数である、決定することとを行う
ように構成された、処理モジュールと
を備え、
Rが第1のコードレートしきい値以下である場合、前記レートマッチング方式はパンクチャ方式であるように決定され、前記パンクチャ方式は、パンクチャの量およびプリセットパンクチャロケーションに基づいてパンクチャすることであり、前記パンクチャの量がP≦N/4であり、Nは前記符号化されるべき情報のマザーコード長である場合、前記プリセットパンクチャロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセットパンクチャロケーションは、ビット1からN/4およびビットjであり、jは次の式に従って決定されており、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
ここで、記号┌ ┐は最も近い整数へ切り上げることを示し、そして、記号└ ┘は最も近い整数へ切り捨てることを示し、そして
Mが前記ターゲットコード長しきい値より小さく、Rが第2のコードレートのしきい値より大きい場合、前記レートマッチング方式は短縮方式であるように決定され、前記パンクチャの量P≦N/4であり、Nは前記符号化されるべき情報のマザーコード長である場合、プリセット短縮ロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセット短縮ロケーションはビット(3N/4+1)まで、からNおよびビットiであり、ここでiは、次の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2
であるレートマッチング装置。 - 前記第1のコードレートのしきい値は、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値である請求項4に記載の装置。
- 前記第2のコードレートのしきい値は、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値である請求項4に記載の装置。
- プロセッサと、前記プロセッサが実行するためのプログラム命令を記憶するメモリとを備える、レートマッチング装置であって、前記プロセッサによって実行されたとき、前記プログラム命令は、請求項1乃至3のいずれか一項に記載の方法を前記装置に実施させる、レートマッチング装置。
- レートマッチング装置であって、
符号化されるべき情報を取得するように構成された、トランシーバであって、符号化されるべき情報ビットの量はKであり、Kは正の整数である、トランシーバと、
プログラム命令を記憶するように構成された、メモリと、
前記メモリ中の前記プログラム命令を呼び出し、実行するように構成された、プロセッサであって、前記プロセッサによって実行されたとき、前記プログラム命令は、請求項1乃至3のいずれか一項に記載の方法を前記装置に実施させる、プロセッサと
を備える、レートマッチング装置。 - プログラムであって、前記プログラムは実行命令を備え、前記実行命令は可読記憶媒体に記憶され、前記実行命令が読み取られたとき、レートマッチング装置が、請求項1乃至3のいずれか一項に記載のレートマッチング方法を実施する、プログラム。
- 復号されるべき情報ビットを取得するステップであって、復号されるべき情報ビットの量はKであり、Kは正の整数である、ステップと、
M、コードレートR、およびターゲットコード長しきい値に基づいてレートマッチング方式を決定するステップであって、前記R=K/Mであり、前記Mはターゲットコード長であり、Mは正の整数である、ステップと、
前記決定されたレートマッチング方式に基づいて、前記復号されるべき情報ビットをレートデマッチングして、レートデマッチングされた後のビットを取得するステップと
を備え、
Rが第1のコードレートしきい値以下である場合、前記レートマッチング方式はパンクチャ方式であるように決定され、前記パンクチャ方式は、パンクチャの量およびプリセットパンクチャロケーションに基づいてパンクチャすることであり、前記パンクチャの量がP≦N/4であり、Nは前記復号されるべき情報のマザーコード長である場合、前記プリセットパンクチャロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセットパンクチャロケーションは、ビット1からN/4まで、およびビットjであり、jは次の式に従って決定されており、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
ここで、記号┌ ┐は最も近い整数へ切り上げることを示し、そして、記号└ ┘は最も近い整数へ切り捨てることを示し、そして
Mが前記ターゲットコード長しきい値より小さく、Rが第2のコードレートのしきい値より大きい場合、前記レートマッチング方式は短縮方式であるように決定され、前記パンクチャの量P≦N/4であり、Nは前記復号されるべき情報のマザーコード長である場合、プリセット短縮ロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセット短縮ロケーションはビット(3N/4 + 1)からNおよびビットiであり、ここでiは、次の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2
である、
レートデマッチング方法。 - 前記第1のコードレートのしきい値は、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値である請求項10に記載の方法。
- 前記第2のコードレートのしきい値は、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値である請求項10に記載の方法。
- 復号されるべき情報ビットを取得するように構成された、取得モジュールであって、
復号されるべき情報ビットの量はKであり、Kは正の整数である、取得モジュールと、
M、コードレートR、およびターゲットコード長しきい値に基づいてレートマッチング方式を決定することであって、前記R=K/Mであり、前記Mはターゲットコード長であり、Mは正の整数である、決定することと、前記決定されたレートマッチング方式に基づいて、前記復号されるべき情報ビットをレートデマッチングして、レートデマッチングされた後のビットを取得することとを行うように構成された、
処理モジュールと
を備え、
Rが第1のコードレートしきい値以下である場合、前記レートマッチング方式はパンクチャ方式であるように決定され、前記パンクチャ方式は、パンクチャの量およびプリセットパンクチャロケーションに基づいてパンクチャすることであり、前記パンクチャの量がP≦N/4であり、Nは前記復号されるべき情報のマザーコード長である場合、前記プリセットパンクチャロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセットパンクチャロケーションは、ビット1からN/4まで、およびビットjであり、jは次の式に従って決定されており、
j=N/4、...、N/4+┌((P-N/4)/2)┐-1、
j=N/2、...、N/2+└((P-N/4)/2)┘-1、
ここで、記号┌ ┐は最も近い整数へ切り上げることを示し、そして、記号└ ┘は最も近い整数へ切り捨てることを示し、そして
Mが前記ターゲットコード長しきい値より小さく、Rが第2のコードレートのしきい値より大きい場合、前記レートマッチング方式は短縮方式であるように決定され、前記パンクチャの量P≦N/4であり、Nは前記復号されるべき情報のマザーコード長である場合、プリセット短縮ロケーションは最初のPビットであり、またはP>N/4の場合、前記プリセット短縮ロケーションはビット(3N/4+1)からNおよびビットiであり、ここでiは、次の式に従って決定され、
i=3N/4-┌((P-N/4)/2)┐+1、...、3N/4、
i=N/2-└((P-N/4)/2)┘+1、...、N/2
である、レートデマッチング装置。 - 前記第1のコードレートのしきい値は、セット[1/12,1/6,1/5,1/4,1/3,1/2]中のいずれかの値である請求項13に記載の装置。
- 前記第2のコードレートのしきい値は、セット[1/4,1/3,1/2,2/3,3/4,5/6]中のいずれかの値である請求項14に記載の装置。
- プロセッサと、前記プロセッサが実行するためのプログラム命令を記憶するメモリとを備える、レートデマッチング装置であって、前記プロセッサによって実行されたとき、前記プログラム命令は、請求項10乃至12のいずれか一項に記載の方法を前記装置に実施させる、レートデマッチング装置。
- プログラムであって、前記プログラムは実行命令を備え、前記実行命令は可読記憶媒体に記憶され、前記実行命令が読み取られたとき、レートデマッチング装置が、請求項10乃至12のいずれか一項に記載のレートデマッチング方法を実施する、プログラム。
- 実行されたとき、請求項1乃至3のいずれか一項に記載の方法または請求項10乃至12のいずれか一項に記載の方法を実装するコンピュータプログラムを記憶するコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710296289.X | 2017-04-28 | ||
CN201710296289.XA CN108809482B (zh) | 2017-04-28 | 2017-04-28 | Polar码的速率匹配方法及装置 |
PCT/CN2018/084461 WO2018196786A1 (zh) | 2017-04-28 | 2018-04-25 | Polar码的速率匹配方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020521350A JP2020521350A (ja) | 2020-07-16 |
JP7216011B2 true JP7216011B2 (ja) | 2023-01-31 |
Family
ID=63920195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019558699A Active JP7216011B2 (ja) | 2017-04-28 | 2018-04-25 | ポーラーコードレートマッチング方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11005504B2 (ja) |
EP (1) | EP3618320B1 (ja) |
JP (1) | JP7216011B2 (ja) |
CN (2) | CN108809482B (ja) |
BR (1) | BR112019022474A2 (ja) |
WO (1) | WO2018196786A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809486B (zh) * | 2017-05-03 | 2020-09-04 | 华为技术有限公司 | Polar码编译码方法及装置 |
WO2019200607A1 (en) * | 2018-04-20 | 2019-10-24 | Qualcomm Incorporated | Harq of polar codes with parity check bits |
KR102213345B1 (ko) * | 2019-07-01 | 2021-02-08 | 한국과학기술원 | 패리티 검사 연접 극 부호의 설계 방법 및 그 장치 |
CN110933706A (zh) * | 2019-12-12 | 2020-03-27 | 惠州Tcl移动通信有限公司 | 一种网络通信设置方法、装置、存储介质及终端 |
US11474816B2 (en) * | 2020-11-24 | 2022-10-18 | International Business Machines Corporation | Code review using quantitative linguistics |
CN115001510B (zh) * | 2022-05-17 | 2024-05-28 | 北京航空航天大学 | 一种加速Polar码实施FSCL译码的码字构造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018175557A1 (en) | 2017-03-22 | 2018-09-27 | Idac Holdings, Inc. | Sub-block wise interleaving for polar coding systems, procedures, and signaling |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101674150B (zh) * | 2008-09-12 | 2013-06-12 | 中兴通讯股份有限公司 | 速率匹配方法和装置 |
CN103368583B (zh) * | 2012-04-11 | 2016-08-17 | 华为技术有限公司 | 极性码的译码方法和译码装置 |
WO2014116301A1 (en) * | 2013-01-24 | 2014-07-31 | California Institute Of Technology | Joint rewriting and error correction in write-once memories |
US10135460B2 (en) * | 2013-10-01 | 2018-11-20 | Texas Instruments Incorporated | Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes |
CN105164956B (zh) * | 2013-11-04 | 2019-05-24 | 华为技术有限公司 | Polar码的速率匹配方法和设备、无线通信装置 |
RU2667461C1 (ru) * | 2013-12-31 | 2018-09-19 | Хуавэй Текнолоджиз Ко., Лтд. | Способ и система обработки полярного кода и беспроводное устройство связи |
EP3799314B1 (en) * | 2014-02-20 | 2023-07-26 | Huawei Technologies Co., Ltd. | Rate matching with sub-block interleaving and a virtual buffer for polar codes |
CN105164959B (zh) | 2014-02-21 | 2019-06-21 | 华为技术有限公司 | 用于极化码的速率匹配的方法和装置 |
CN105874736B (zh) * | 2014-03-19 | 2020-02-14 | 华为技术有限公司 | 极性码的速率匹配方法和速率匹配装置 |
CA2972643C (en) | 2014-03-21 | 2020-05-26 | Huawei Technologies Co., Ltd. | Polar code rate matching method and apparatus |
RU2669743C1 (ru) * | 2014-03-31 | 2018-10-15 | Хуавэй Текнолоджиз Ко., Лтд. | Способ и устройство гибридного автоматического запроса на повторение с полярным кодом и беспроводное устройство связи |
RU2571587C2 (ru) * | 2014-04-10 | 2015-12-20 | Самсунг Электроникс Ко., Лтд. | Способ и устройство кодирования и декодирования данных в скрученном полярном коде |
KR102157667B1 (ko) * | 2014-05-15 | 2020-09-18 | 삼성전자주식회사 | 천공 장치 및 그의 천공 방법 |
CN107005690B (zh) | 2014-11-27 | 2019-10-01 | 华为技术有限公司 | 极化码的速率匹配的方法、装置和无线通信设备 |
US9954645B2 (en) * | 2014-12-05 | 2018-04-24 | Lg Electronics Inc. | Method and device for providing secure transmission based on polar code |
US9479291B2 (en) * | 2015-02-13 | 2016-10-25 | Samsung Electronics Co., Ltd. | Apparatus and method of constructing polar code |
US9742440B2 (en) * | 2015-03-25 | 2017-08-22 | Samsung Electronics Co., Ltd | HARQ rate-compatible polar codes for wireless channels |
US10231121B2 (en) * | 2015-06-24 | 2019-03-12 | Lg Electronics Inc. | Security communication using polar code scheme |
US10623142B2 (en) * | 2015-10-30 | 2020-04-14 | Huawei Technologies Canada Co., Ltd. | Method for determining an encoding scheme and symbol mapping |
CN108370255B (zh) * | 2015-11-24 | 2022-04-12 | 相干逻辑公司 | 极性码连续消去列表解码器中的存储器管理和路径排序 |
US10277252B2 (en) * | 2017-01-09 | 2019-04-30 | At&T Intellectual Property I, L.P. | Encoding data with polar codes for control channels |
CN107342845B (zh) * | 2017-03-25 | 2022-07-12 | 华为技术有限公司 | 一种速率匹配的方法和装置 |
-
2017
- 2017-04-28 CN CN201710296289.XA patent/CN108809482B/zh active Active
- 2017-04-28 CN CN201910795095.3A patent/CN110690941B/zh active Active
-
2018
- 2018-04-25 EP EP18790245.7A patent/EP3618320B1/en active Active
- 2018-04-25 BR BR112019022474-2A patent/BR112019022474A2/pt unknown
- 2018-04-25 JP JP2019558699A patent/JP7216011B2/ja active Active
- 2018-04-25 WO PCT/CN2018/084461 patent/WO2018196786A1/zh active Application Filing
-
2019
- 2019-10-28 US US16/665,294 patent/US11005504B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018175557A1 (en) | 2017-03-22 | 2018-09-27 | Idac Holdings, Inc. | Sub-block wise interleaving for polar coding systems, procedures, and signaling |
Non-Patent Citations (2)
Title |
---|
MediaTek Inc.,Comparison and optimization of Polar code rate matching[online],3GPP TSG RAN WG1 #88b R1-1704460,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_88b/Docs/R1-1704460.zip>,2017年03月25日 |
Qualcomm Incorporated,A comprehensive rate-matching scheme for polar codes and performance evaluation[online],3GPP TSG RAN WG1 #88b R1- 1706675,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_88b/Docs/R1-1706675.zip>,2017年04月09日 |
Also Published As
Publication number | Publication date |
---|---|
BR112019022474A2 (pt) | 2020-05-12 |
JP2020521350A (ja) | 2020-07-16 |
US11005504B2 (en) | 2021-05-11 |
EP3618320B1 (en) | 2022-05-18 |
EP3618320A1 (en) | 2020-03-04 |
CN108809482A (zh) | 2018-11-13 |
CN110690941A (zh) | 2020-01-14 |
EP3618320A4 (en) | 2020-09-16 |
US20200059253A1 (en) | 2020-02-20 |
CN110690941B (zh) | 2020-07-24 |
WO2018196786A1 (zh) | 2018-11-01 |
CN108809482B (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7216011B2 (ja) | ポーラーコードレートマッチング方法および装置 | |
EP3584974B1 (en) | Method and device for rate matching and rate de-matching | |
US10440606B2 (en) | Method and device for transmitting data | |
CN108631916B (zh) | 极化Polar码的速率匹配方法和装置、通信装置 | |
CN107800510B (zh) | 极化Polar码编码的方法及装置 | |
US11496156B2 (en) | Data processing method and device | |
US20190260503A1 (en) | Channel coding method and apparatus in communication system | |
US11936402B2 (en) | Puncturing of polar codes with complementary sequences | |
EP3637647A1 (en) | Encoding method, device and apparatus | |
CN109245852B (zh) | Polar码的速率匹配方法及装置 | |
US11362677B2 (en) | Channel encoding method and encoding apparatus | |
EP4250610A1 (en) | Method and device for determining polar code assistant bits | |
US20230208442A1 (en) | Encoding method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7216011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |