JP7209014B2 - work machine - Google Patents
work machine Download PDFInfo
- Publication number
- JP7209014B2 JP7209014B2 JP2020561986A JP2020561986A JP7209014B2 JP 7209014 B2 JP7209014 B2 JP 7209014B2 JP 2020561986 A JP2020561986 A JP 2020561986A JP 2020561986 A JP2020561986 A JP 2020561986A JP 7209014 B2 JP7209014 B2 JP 7209014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplex communication
- mounting head
- data
- jtag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本開示は、多重通信を行う装置の処理内容を確認する技術に関するものである。 TECHNICAL FIELD The present disclosure relates to technology for confirming processing details of a device that performs multiplex communication.
従来、制御装置と、装着ヘッドの間の通信を、光無線の多重通信で行う電子部品装着機がある(例えば、特許文献1など)。特許文献1に記載された電子部品装着機では、制御装置に接続された光無線装置と、装着ヘッドに接続された光無線装置との間で多重通信を行いながら装着作業を行う。
Conventionally, there is an electronic component mounting machine that performs optical wireless multiplex communication for communication between a control device and a mounting head (for example,
例えば、上記した装着ヘッドでは、各種のセンサ、カメラ、サーボモータなどを備え、それらの装置を制御する信号を処理する。装着ヘッドにおける処理のデバックや不具合の調査などのために処理信号を確認する場合、調査用の端末などを装着ヘッドに接続する必要が生じる。例えば、調査用のケーブルを接続するために、装着ヘッドを分解する必要が生じる。また、例えば、装着ヘッドが移動することで調査用のケーブルの脱落や断線が発生する虞がある。このため、装着ヘッドのような多重通信を行う装置の処理内容を確認しようとすると、確認作業が繁雑となる問題があった。 For example, the mounting head described above includes various sensors, cameras, servo motors, etc., and processes signals for controlling these devices. When checking processed signals for debugging processing in the mounting head or investigating defects, it becomes necessary to connect a terminal for investigation to the mounting head. For example, it becomes necessary to disassemble the mounting head in order to connect cables for investigation. Further, for example, there is a possibility that the cable for investigation may come off or break due to the movement of the mounting head. For this reason, when trying to confirm the processing contents of a device that performs multiplex communication, such as the mounting head, there is a problem that the confirmation work becomes complicated.
本開示は、上記の課題に鑑みてなされたものであり、処理内容を容易に確認できる作業機を提供することを目的とする。 The present disclosure has been made in view of the above problems, and an object of the present disclosure is to provide a work machine that allows easy confirmation of processing details.
上記課題を解決するために、本明細書は、固定部基板と、前記固定部基板との間で有線多重通信を通信可能に構成される多重通信装置と、前記多重通信装置を設けられた作業部と、前記作業部の動作を制御する装置本体部と、を備える作業機であって、前記多重通信装置は、前記多重通信装置で処理される処理信号をJTAG信号で出力するロジックアナライザ部と、前記JTAG信号を含む複数の信号を多重化した多重化データを前記固定部基板へ送信する多重化部と、を備え、前記装置本体部は、前記有線多重通信を介して伝送される制御情報により前記作業部の動作を制御し、前記固定部基板は、前記JTAG信号を処理する情報処理装置と接続可能な接続部を有し、前記制御情報と、前記JTAG信号とを多重化した前記多重化データを、前記多重通信装置との間で伝送し、前記多重通信装置から受信した前記多重化データから前記制御情報を分離して前記装置本体部に出力し、前記多重化データから前記JTAG信号を分離して前記情報処理装置へ出力し、前記作業部は、基板に対する電子部品の装着を行う装着ヘッドであり、前記装置本体部は、前記固定部基板を介して前記装着ヘッドを前記制御情報により制御し、前記ロジックアナライザ部は、前記制御情報により前記装着ヘッドが制御されるのに応じて前記多重通信装置で処理される前記処理信号を前記JTAG信号として出力し、且つ、前記装置本体部から前記装着ヘッドへの前記制御情報に基づく制御指示とは無関係に、前記JTAG信号を出力し、前記ロジックアナライザ部は、コンフィグ情報に基づいて論理回路を構築するプログラマブルロジックデバイスで構成され、前記情報処理装置は、ロジックアナライザソフトによりコンパイルファイルを作成可能であり、前記ロジックアナライザ部は、前記固定部基板を介して前記情報処理装置から受信した前記コンパイルファイルに基づいて論理回路を変更し、前記多重化データには、前記装置本体部が前記制御情報の伝送に用いるデータ領域と、前記情報処理装置が前記コンパイルファイルの伝送に用いるデータ領域とが別々に設定されている、作業機を開示する。 In order to solve the above problems, the present specification provides a fixed part substrate , a multiplex communication device configured to enable wired multiplex communication between the fixed part substrate , and an operation provided with the multiplex communication device. and a main unit for controlling the operation of the working unit, wherein the multiplex communication device includes a logic analyzer unit for outputting a JTAG signal as a processed signal processed by the multiplex communication device. and a multiplexing unit for transmitting multiplexed data obtained by multiplexing a plurality of signals including the JTAG signal to the fixed unit board , wherein the apparatus main unit transmits control information transmitted via the wired multiplex communication. The fixed part board has a connection part that can be connected to an information processing device that processes the JTAG signal, and the control information and the JTAG signal are multiplexed. transmitting the multiplexed data to and from the multiplex communication device, separating the control information from the multiplexed data received from the multiplex communication device and outputting the control information to the device main unit, and separating the JTAG signal from the multiplexed data is separated and output to the information processing device, the working section is a mounting head that mounts an electronic component on a board, and the apparatus main body section transfers the mounting head to the control information via the fixing section board. The logic analyzer unit outputs the processed signal processed by the multiplex communication device as the JTAG signal in response to the control of the mounting head by the control information, and the device main body unit output the JTAG signal regardless of the control instruction based on the control information from to the mounting head; The processing unit can create a compile file using logic analyzer software, and the logic analyzer unit changes the logic circuit based on the compile file received from the information processing unit via the fixed unit board, and performs the multiplexing. A work machine is disclosed in which a data area used by the apparatus main body for transmitting the control information and a data area used by the information processing apparatus for transmitting the compile file are separately set in the compilation data .
本開示の多重通信装置等によれば、ロジックアナライザ部から出力されるJTAG信号を多重化して通信部へ送信することができる。通信部側では、多重化データからJTAG信号を分離することで、多重通信装置で処理される処理信号を確認することができる。これにより、多重通信装置の処理内容を通信部側で容易に確認することができる。 According to the multiplex communication device and the like of the present disclosure, the JTAG signal output from the logic analyzer section can be multiplexed and transmitted to the communication section. By separating the JTAG signal from the multiplexed data on the communication unit side, it is possible to confirm the processed signal processed by the multiplex communication device. As a result, the processing contents of the multiplex communication device can be easily confirmed on the communication unit side.
以下、本開示の一実施形態について図面を参照しながら説明する。図1は、本実施形態の部品装着システム10の概略構成を示す平面図である。図2は、部品装着機20及びローダ13の概略構成を示す斜視図である。なお、以下の説明では、図1の左右方向をX方向と称し、図1の上下方向を前後方向(Y方向)と称し、X方向及びY方向に垂直な方向をZ方向(上下方向)と称して説明する。
An embodiment of the present disclosure will be described below with reference to the drawings. FIG. 1 is a plan view showing a schematic configuration of a
図1に示すように、部品装着システム10は、生産ライン11と、ローダ13と、ホストコンピュータ15とを備えている。生産ライン11は、X方向に並べられた複数の部品装着機20を有し、基板17に対する電子部品(図視略)の装着等を行う。基板17は、例えば、図1に示す左側の部品装着機20から右側の部品装着機20へと搬出され、搬送中に電子部品の装着等を実行される。
As shown in FIG. 1, the
図2に示すように、部品装着機20は、ベース21と、モジュール22とを備えている。ベース21は、Y方向に略直方体形状をなし、部品装着機20を設置する工場の床等に載置される。ベース21は、例えば、隣り合うモジュール22同士の基板搬送装置23の位置を合わせるように、上下方向の位置を調整される。ベース21は、隣の部品装着機20のベース21と互いに固定されている。モジュール22は、基板17に対する電子部品の装着等を行う装置であり、ベース21の上に載置されている。モジュール22は、ベース21に対して前後方向の前方側へ引き出し可能となっており、他のモジュール22と交換可能となっている。
As shown in FIG. 2, the
モジュール22は、基板搬送装置23と、フィーダ台24と、装着ヘッド25と、ヘッド移動機構27とを備える。基板搬送装置23は、モジュール22内に設けられ、基板17をX方向に搬送する。フィーダ台24は、モジュール22の前面に設けられ、側面視がL字状の台である。フィーダ台24は、X方向に複数配列されたスロット(図示略)を備える。フィーダ台24の各スロットには、電子部品を供給するフィーダ29が装着される。フィーダ29は、例えば、電子部品を所定のピッチで収容するテープから電子部品を供給するテープフィーダである。なお、図1に示すように、モジュール22の上部カバーの上には、部品装着機20に対する操作入力を行うタッチパネル26が設けられている。図2は、上部カバーやタッチパネル26を取り外した状態を示している。
The
装着ヘッド25は、フィーダ29から供給された電子部品を保持する保持部材(図示略)を有する。保持部材としては、例えば、負圧を供給されて電子部品を保持する吸着ノズルや、電子部品を把持して保持するチャックなどを採用できる。装着ヘッド25は、例えば、複数の保持部材の全体の位置や、個々の保持部材の位置を変更する駆動源として複数のサーボモータ75(図3参照)を有する。保持部材は、例えば、サーボモータ75の駆動に基づいて、Z方向に沿った軸を中心に回転する。装着ヘッド25は、保持部材で保持した電子部品を基板17に装着する。
The
また、ヘッド移動機構27は、モジュール22の上部部分において、X方向及びY方向の任意の位置に装着ヘッド25を移動させる。詳述すると、ヘッド移動機構27は、装着ヘッド25をX方向に移動させるX軸スライド機構27Aと、装着ヘッド25をY方向に移動させるY軸スライド機構27Bとを備える。X軸スライド機構27Aは、Y軸スライド機構27Bに取り付けられている。
Also, the
また、X軸スライド機構27Aは、例えば、産業用ネットワークに接続されるスレーブ61(図3参照)を備える。ここでいう産業用ネットワークとは、例えば、EtherCAT(登録商標)である。なお、本開示の産業用ネットワークとしては、EtherCAT(登録商標)に限らず、例えば、MECHATROLINK(登録商標)-IIIやProfinet(登録商標)等の他のネットワーク(通信規格)を採用できる。スレーブ61は、X軸スライド機構27Aに設けられたリレーやセンサなどの各種素子と接続され、装置本体部41(図3参照)から受信した制御データに基づいて、各種素子の入出力する信号を処理する。
The
Y軸スライド機構27Bは、駆動源としてリニアモータ(図示略)を有している。X軸スライド機構27Aは、Y軸スライド機構27Bのリニアモータの駆動に基づいてY方向の任意の位置に移動する。また、X軸スライド機構27Aは、駆動源としてリニアモータ77(図3参照)を有している。装着ヘッド25は、X軸スライド機構27Aに取り付けられ、X軸スライド機構27Aのリニアモータ77の駆動に基づいてX方向の任意の位置に移動する。従って、装着ヘッド25は、X軸スライド機構27A及びY軸スライド機構27Bの駆動にともなってモジュール22内でX方向及びY方向の任意の位置に移動する。
The Y-
また、装着ヘッド25は、X軸スライド機構27Aにコネクタを介して取り付けられ、ワンタッチで着脱可能であり、種類の異なる装着ヘッド25、例えば、ディスペンサヘッド等に変更できる。従って、本実施形態の装着ヘッド25は、部品装着機20(作業機の一例)に対して着脱可能となっている。また、X軸スライド機構27Aには、基板17を撮影するためのマークカメラ69(図3参照)が下方を向いた状態で固定されている。マークカメラ69は、ヘッド移動機構27の移動に伴って、基板17の任意の位置を上方から撮像可能となっている。マークカメラ69が撮像した画像データは、後述する多重通信によってX軸スライド機構27Aから装置本体部41へ送信され、装置本体部41の画像処理基板87(図3参照)において画像処理される。画像処理基板87は、画像処理によって、基板17に関する情報(マークなど)、装着位置の誤差等を取得する。
Moreover, the
また、装着ヘッド25は、上記した産業用ネットワークに接続されるスレーブ62(図3参照)を備える。スレーブ62には、装着ヘッド25に設けられたリレーやセンサなどの各種素子が接続されている。スレーブ62は、装置本体部41(図3参照)から受信した制御データに基づいて、各種素子の入出力する信号を処理する。また、装着ヘッド25には、保持部材に保持された電子部品を撮像するパーツカメラ71が設けられている。パーツカメラ71が撮像した画像データは、多重通信によって装着ヘッド25から装置本体部41へ送信され、装置本体部41の画像処理基板87(図3参照)において画像処理される。画像処理基板87は、画像処理によって、保持部材における電子部品の保持位置の誤差等を取得する。
The mounting
また、図2に示すように、ベース21の前面には、上部ガイドレール31と、下部ガイドレール33と、ラックギヤ35と、非接触給電コイル37とが設けられている。上部ガイドレール31は、X方向に延びる断面U字状のレールであり、開口部が下を向いている。下部ガイドレール33は、X方向に延びる断面L字状のレールであり、垂直面がベース21の前面に取り付けられ、水平面が前方に伸び出している。ラックギヤ35は、下部ガイドレール33の下部に設けられ、X方向に延び、前面に複数の縦溝が刻まれたギヤである。ベース21の上部ガイドレール31、下部ガイドレール33及びラックギヤ35は、隣接するベース21の上部ガイドレール31、下部ガイドレール33及びラックギヤ35と着脱可能に連結することができる。このため、部品装着システム10は、生産ライン11に並んだ部品装着機20の数を増減することができる。非接触給電コイル37は、上部ガイドレール31の上部に設けられ、X方向に沿って配置されたコイルであり、ローダ13への電力の供給を行う。
Further, as shown in FIG. 2 , an
ローダ13は、部品装着機20に対するフィーダ29の補充及び回収を自動で行う装置であり、フィーダ29をクランプする把持部(図示略)を備える。ローダ13には、上部ガイドレール31に挿入される上部ローラ(図示略)と、下部ガイドレール33に挿入される下部ローラ(図示略)とが設けられている。また、ローダ13には、駆動源としてモータが設けられている。モータの出力軸には、ラックギヤ35と噛み合うギヤが取り付けられている。ローダ13は、部品装着機20の非接触給電コイル37から電力の供給を受ける受電コイルを備えている。ローダ13は、非接触給電コイル37から受電した電力をモータに供給する。これにより、ローダ13は、モータによってギヤを回転させることで、X方向(左右方向)へ移動することができる。また、ローダ13は、上部ガイドレール31及び下部ガイドレール33内でローラを回転させ、上下方向や前後方向の位置を保持しながらX方向へ移動することができる。
The
図1に示すホストコンピュータ15は、部品装着システム10を統括的に管理する装置である。例えば、生産ライン11の部品装着機20は、ホストコンピュータ15の管理に基づいて、電子部品の装着作業を開始する。部品装着機20は、基板17を搬送しながら装着ヘッド25によって電子部品の装着作業を行う。また、ホストコンピュータ15は、フィーダ29の残りの電子部品の数を監視する。ホストコンピュータ15は、例えば、フィーダ29の補給が必要であると判断すると、補給が必要な部品種を収容したフィーダ29をローダ13にセットする指示を画面に表示する。ユーザは、画面を確認して、フィーダ29をローダ13にセットする。ホストコンピュータ15は、所望のフィーダ29がローダ13にセットされたことを検出すると、ローダ13に対して補給作業の開始を指示する。ローダ13は、指示を受けた部品装着機20の前方まで移動し、ユーザによってセットされたフィーダ29を把持部で挟持してフィーダ台24のスロットに装着する。これにより、新たなフィーダ29が部品装着機20に補給される。また、ローダ13は、部品切れになったフィーダ29を把持部で挟持してフィーダ台24から引き出して回収する。このようにして、新たなフィーダ29の補給及び部品切れとなったフィーダ29の回収を、ローダ13によって自動的行うことができる。
The
次に、部品装着機20が備える多重通信システムについて説明する。図3は、部品装着機20に適用される多重通信システムの構成を示すブロック図である。図2に示すように、部品装着機20は、装置本体部41と、固定部基板45をモジュール22内に備えている。装置本体部41及び固定部基板45は、基板搬送装置23の下方におけるモジュール22内に設けられている。図3に示すように、本実施形態の部品装着機20では、モジュール22内に固定された固定部基板45と、モジュール22内で移動する可動部(X軸スライド機構27A及び装着ヘッド25)との間のデータ伝送を、光ファイバケーブル81,82を介した光通信(多重通信)により行う。
Next, a multiplex communication system provided in the
装置本体部41は、サーボアンプ83、装置制御メイン基板85、及び画像処理基板87を有している。また、固定部基板45は、FPGA(Field Programmable Gate Array)91、JTAG用コネクタ92、送信側光電変換器93A,94A、受信側光電変換器93B,94B、多重JTAG用コネクタ96を有している。また、X軸スライド機構27Aは、X軸基板95、マークカメラ69、リニアモータ77、リニアスケール78を有している。また、装着ヘッド25は、ヘッド基板97、パーツカメラ71、サーボモータ75、エンコーダ76を有している。
The device
本実施形態の部品装着機20では、装着ヘッド25やX軸スライド機構27Aが有する装置の各種データを多重の光通信により送受信する。ここでいう各種データとは、例えば、X軸スライド機構27Aが有するリニアスケール78のリニアスケール信号、装着ヘッド25が有するエンコーダ76のエンコーダ信号である。また、各種データとは、例えば、マークカメラ69やパーツカメラ71の画像データである。また、各種データとは、X軸スライド機構27Aのスレーブ61や装着ヘッド25のスレーブ62の制御データである。なお、多重化するデータについては、図4及び図5を用いて一例を後述するが、これに限定されない。
In the
固定部基板45のFPGA91は、装置本体部41のサーボアンプ83、装置制御メイン基板85、画像処理基板87から入力したデータを多重化する。FPGA91は、例えば、起動時において、不揮発性メモリ(図示略)からコンフィグ情報を読み込んで多重化処理を行う論理回路を構築する。FPGA91は、例えば、時分割多重化方式(TDM:Time Division Multiplexing)により、入力したデータの多重化を行う。FPGA91は、例えば、サーボアンプ83等から入力した各種データを、入力ポートに対して割り当てた一定時間(タイムスロット)に応じて多重化し、多重化した多重化データを送信側光電変換器93A,94Aを介して、X軸スライド機構27Aや装着ヘッド25へ送信する。
The
JTAG用コネクタ92は、FPGA91に接続されている。JTAG用コネクタ92は、例えば、IEEE1149.1が規定するJTAG(Joint Test Action Group)によって提案された規格に準拠した通信を実行するコネクタである。JTAG用コネクタ92は、JTAG信号を入出力するピンを有する。JTAG信号とは、JTAGに準拠した形式の信号である。JTAG用コネクタ92は、例えば、後述するTCK(Test Clock)、TMS(Test Mode Select)、TDI(Test Data In)、TDO(Test Data Out)などのJTAG信号を入出力するピンを有している。また、JTAG用コネクタ92は、上記した信号の他に、グランドやVCC用のピンを有している。
The
FPGA91は、JTAG用コネクタ92を介してコンフィグ情報を入力し、入力したコンフィグ情報に基づいて論理回路を構築することが可能となっている。また、固定部基板45は、JTAG用コネクタ92を介して入力したコンフィグ情報に基づいて不揮発性メモリのコンフィグ情報を更新して、次回の起動時にFPGA91に読み込んで起動することが可能となっている。これにより、固定部基板45は、例えば、JTAG用コネクタ92を介して入力した情報に基づいて、コンフィグ情報の初期設定などを行うことができる。例えば、部品装着機20の製造メーカの作業者は、設定用PCをJTAG用コネクタ92に接続する。作業者は、設定用PCを操作してJTAG用コネクタ92を介してコンフィグ情報をFPGA91や固定部基板45の不揮発性メモリへ出力する。これにより、工場出荷時のコンフィグ情報などを設定することができる。
The
また、本実施形態の部品装着機20では、多重通信において、後述するX軸スライド機構27AのFPGA103や装着ヘッド25のFPGA113のデバック機能を実行するJTAG信号を伝送する。多重JTAG用コネクタ96は、多重化されるJATG信号の入出力に用いるためのコネクタである。詳細についは、後述する。
Further, in the
また、X軸スライド機構27AのX軸基板95は、送信側光電変換器101A、受信側光電変換器101B、FPGA103、JTAG用コネクタ105を有している。図3に示すように、X軸スライド機構27AのX軸基板95及び装着ヘッド25のヘッド基板97は、固定部基板45と同様の構成となっている。このため、X軸基板95及びヘッド基板97の説明において、固定部基板45と同様の構成については、その説明を適宜省略する。固定部基板45の送信側光電変換器93A及び受信側光電変換器93Bは、光ファイバケーブル81を介してX軸スライド機構27Aの送信側光電変換器101A及び受信側光電変換器101Bに接続されている。FPGA103は、マークカメラ69の画像データ、リニアスケール78のリニアスケール信号、スレーブ61の制御データなどを多重化する。X軸基板95は、上記した固定部基板45と同様に、JTAG用コネクタ105を介してコンフィグ情報等の入力が可能となっている。
Also, the
同様に、装着ヘッド25のヘッド基板97は、送信側光電変換器111A、受信側光電変換器111B、FPGA113、JTAG用コネクタ115を有している。固定部基板45の送信側光電変換器94A及び受信側光電変換器94Bは、光ファイバケーブル82を介して装着ヘッド25の送信側光電変換器111A及び受信側光電変換器111Bに接続されている。FPGA113は、装着ヘッド25のパーツカメラ71の画像データ、エンコーダ76のエンコーダ信号、スレーブ62の制御データなどを多重化する。なお、多重化の処理を行う回路(FPGA91,103,113)は、FPGAに限らず、プログラマブルロジックデバイス(PLD)、複合プログラマブルロジックデバイス(CPLD)でも良い。また、多重化処理は、特定用途向け集積回路(ASIC)による処理や、CPUによるソフトウェア処理などで実現しても良い。
Similarly, the
光ファイバケーブル81,82は、例えば、ケーブル内の光ファイバ線の配置や太さを調整して、耐屈曲性を高めたものである。これにより、装着ヘッド25やX軸スライド機構27Aの移動にともなって光ファイバケーブル81,82が屈曲した場合であっても、光ファイバ線を損傷させることなく、安定してデータを伝送できる。なお、固定部基板45、装着ヘッド25、X軸スライド機構27Aを接続する通信は、有線通信に限らず、レーザ等を用いた光無線通信でも良い。
The
固定部基板45の送信側光電変換器93Aは、FPGA91によって多重化された多重化データを光信号に変換し、光ファイバケーブル81を介してX軸基板95の受信側光電変換器101Bへ送信する。受信側光電変換器101Bは、送信側光電変換器93Aから受信した光信号を電気信号の光電流に変換してFPGA103へ出力する。本実施形態のFPGA103は、AD変換回路等を有し、アナログの光電流をデジタル信号に変換して処理する。
The transmission-side
また、FPGA103は、変換したデジタル信号、即ち、多重化データの非多重化を実行し、多重化データに多重化されたデータを分離する。FPGA103は、分離した各種のデータを、対応する装置へ出力する。これにより、固定部基板45とX軸スライド機構27Aとの間において、各種のデータを多重化した多重通信(光通信)が実行される。同様に、FPGA103は、マークカメラ69の画像データ等を多重化して送信側光電変換器101Aを介して固定部基板45の受信側光電変換器93Bへ送信する。FPGA91は、多重化データの非多重化を行い、分離した各種データを、装置本体部41の画像処理基板87などへ出力する。
The
また、固定部基板45は、X軸スライド機構27Aと同様に、装着ヘッド25との間でも多重の光通信を行う。固定部基板45の送信側光電変換器94A及び受信側光電変換器94Bは、光ファイバケーブル82を介してヘッド基板97の送信側光電変換器111A及び受信側光電変換器111Bと接続されている。固定部基板45のFPGA91は、光ファイバケーブル82を介して、ヘッド基板97のFPGA113と多重通信を行う。光ファイバケーブル81,82の多重通信回線は、例えば5Gbpsの全2重通信である。
Further, the
本実施形態の装置本体部41は、上記した多重の光通信により、X軸スライド機構27Aと装着ヘッド25に対する制御を実行する。装置本体部41のサーボアンプ83は、X軸スライド機構27Aのリニアスケール78に対する初期化処理、リニアスケール信号の取得処理などを実行する。リニアスケール78は、X軸スライド機構27Aのスライド位置を示すリニアスケール信号を、多重通信を介してサーボアンプ83へ送信する。サーボアンプ83は、X軸スライド機構27Aのリニアモータ77と電源線(図示略)を介して接続されており、リニアスケール78のリニアスケール信号に基づいてリニアモータ77へ供給する電力を変更することで、リニアモータ77に対するフィードバック制御を実行する。装置制御メイン基板85は、ホストコンピュータ15から受信した生産プログラムなどに基づいてサーボアンプ83を制御する。これにより、X軸スライド機構27Aは、生産プログラムに基づいたX方向の位置へ移動する。
The device
同様に、サーボアンプ83は、装着ヘッド25のエンコーダ76に対する初期化処理、エンコーダ信号の取得処理などを実行する。エンコーダ76は、サーボモータ75の回転位置などを示すエンコーダ信号を、多重通信を介してサーボアンプ83へ送信する。このサーボモータ75は、上記したように、装着ヘッド25が有する保持部材を駆動する駆動源等として機能する。サーボアンプ83は、装着ヘッド25のエンコーダ76と電源線(図示略)を介して接続されており、エンコーダ76のエンコーダ信号に基づいて、サーボモータ75に対するフィードバック制御を実行する。これにより、装着ヘッド25は、生産プログラムに基づいて、保持部材を回転や上下動させる。
Similarly, the
また、装置本体部41の装置制御メイン基板85は、上記した産業用ネットワークを介してX軸スライド機構27Aや装着ヘッド25の備えるリレーやセンサ等を制御可能となっている。装置制御メイン基板85は、産業用ネットワークにおけるマスターとして機能し、多重通信を介してX軸スライド機構27Aのスレーブ61や装着ヘッド25のスレーブ62へ制御データを送信する。スレーブ61,62は、装置制御メイン基板85から受信した制御データに基づいて、リレーやセンサを駆動する。また、スレーブ61,62は、リレーやセンサから取得した信号の値を制御データに書き込んで、多重通信を介して装置制御メイン基板85へ送信する。これにより、装置制御メイン基板85は、各装置のリレー等を制御することができる。
Further, the device control
尚、図3に示す多重通信システムの構成は、一例であり適宜変更可能である。例えば、Y軸スライド機構27B(図2参照)のリニアモータ(図示略)に取り付けたリニアスケール信号を、多重通信により伝送しても良い。また、Y軸スライド機構27Bのリレー等の信号を、多重通信により伝送しても良い。また、固定部基板45は、装置制御メイン基板85によって制御されるスレーブを備えても良い。また、スレーブ61は、FPGA103の回路ブロック(IPコアなど)、即ち、FPGA103の一部でも良い。また、部品装着機20は、産業用ネットワークに関わる機器(装置制御メイン基板85のマスターとして機能する回路、スレーブ61,62など)を備えなくとも良い。
Note that the configuration of the multiplex communication system shown in FIG. 3 is an example and can be changed as appropriate. For example, a linear scale signal attached to a linear motor (not shown) of the Y-
上記した構成により、装置制御メイン基板85は、ホストコンピュータ15から受信した生産プログラムに基づいて部品装着機20を制御する。装置制御メイン基板85は、例えば、CPUを主体として構成される処理回路であり、生産プログラムに基づいた処理を実行する。装置制御メイン基板85は、産業用ネットワークによって収集したデータ、リニアスケール78のリニアスケール信号、エンコーダ76のエンコーダ信号等を、多重通信を介して受信する。また、装置制御メイン基板85は、マークカメラ69やパーツカメラ71で撮像した画像データを画像処理基板87で処理した結果(保持位置の誤差など)を入力する。装置制御メイン基板85は、これらのデータ等に基づいて、次の制御内容(装着する電子部品の種類や装着位置など)を決定する。装置制御メイン基板85は、決定した制御内容に応じて各種装置を制御する。
With the configuration described above, the device control
(多重化データの構成)
次に、上記した多重通信により伝送される多重化データの内容について説明する。図4は、光ファイバケーブル82の多重通信において、固定部基板45から装着ヘッド25へ送信する多重化データの内容を示している。図5は、光ファイバケーブル82において、装着ヘッド25から固定部基板45へ送信する多重化データの内容を示している。なお、図4及び図5のデータ配列やデータの内容は、一例である。また、固定部基板45とX軸スライド機構27Aとを接続する光ファイバケーブル81で伝送される多重化データについては、光ファイバケーブル82の多重化データと同様の構成を採用できるため、その説明を省略する。(Structure of multiplexed data)
Next, the contents of the multiplexed data transmitted by the above multiplex communication will be described. FIG. 4 shows the contents of multiplexed data transmitted from the fixed
図4及び図5の各々には、32ビット(各8ビットのブロックA~D)の多重化データが示されている。例えば、多重化データは、伝送データのDCバランスを保持するために、8ビット(各ブロック)ごとに8B/10B変換され、合計で40ビットとなる。従って、多重化データは、例えば、1フレームが40ビットで構成されている。例えば1フレーム当りの周期を8nsec(周波数が125MHz)に設定した場合、FPGA91,113は、5Gbps(40ビット×125MHz)の多重の通信回線を構築する。
Each of FIGS. 4 and 5 shows 32-bit multiplexed data (blocks A to D of 8 bits each). For example, the multiplexed data is 8B/10B converted every 8 bits (each block) to maintain the DC balance of the transmission data, resulting in a total of 40 bits. Therefore, one frame of the multiplexed data is composed of 40 bits, for example. For example, when the period per frame is set to 8 nsec (frequency is 125 MHz),
図4及び図5は、1クロック(例えば8nsec)ごとの多重化データを示している。また、図4及び図5は、0~9の10クロックのデータを示している。図4に示す固定部基板45から送信する多重化データの先頭のブロックA(BIT(ビット)0~BIT7)は、例えば、装着ヘッド25に対する制御用のコマンドなどの送信に用いられる。このコマンドは、例えば、8B/10B変換におけるK符号(Kコード)の制御用のシンボルなどである。また、図4に示す多重化データのブロックBには、ブロックAと同様のデータが設定されている。ブロックA,Bの誤り訂正の方法としては、例えば、リード・ソロモン符号を用いることができる。また、ブロックA,Bには、データの有無を示す1ビットの値が設定されている。このデータの有無を示すビット値は、多重通信の通信速度(5Gbps)に対して、ブロックA,Bで伝送するデータを入出力する機器間の通信速度が遅い場合に、ブロックA,Bに有効なデータが設定されているか否かを示す値である。これにより、ブロックA,Bのデータを受信する受信側の機器は、このデータの有無を示すビット値に基づいて、有効なデータが設定されているのかを検出でき、データの処理やデータの破棄を迅速に行うことができる。
4 and 5 show multiplexed data for each clock (for example, 8 nsec). 4 and 5 show data of 10 clocks 0-9. The head block A (BIT (bit) 0 to BIT7) of the multiplexed data transmitted from the fixed
また、図5に示す装着ヘッド25から送信する多重化データのブロックA,Bには、パーツカメラ71の画素値(画像データ)が設定される。誤り訂正の方法としては、例えば、リード・ソロモン符号を用いることができる。なお、装着ヘッド25が複数のカメラを備えている場合、ブロックA,Bを、それぞれのカメラの画像データを伝送するために使い分けても良い。
Pixel values (image data) of the
また、図4に示す多重化データのブロックC(BIT1~BIT5)には、パーツカメラ71を制御する制御信号などが設定される。ここでいう制御信号とは、例えば、カメラリンク規格であれば制御信号CC1~CC4である。あるいは、制御信号とは、パーツカメラ71に対して撮像を指示するトリガー信号(図中のCAM-TRG)などである。また、ブロックCのBIT0には、ブロックCのデータの有無を示すビット値が設定される。
A control signal for controlling the
また、ブロックCのBIT6には、ブロックBに対するリード・ソロモン符号による符号化において、訂正能力を超えるバースト誤り等が発生したか否かを検出するためのパリティビット(図中のK符号フラグ)が設定されている。具体的には、例えば、リード・ソロモン符号による符号化の設定において、連続して2つのブロックの連続誤りを訂正可能な設定とする。この場合に、多重通信で3ブロック以上の連続誤りが発生すると受信側(装着ヘッド25)では、データを訂正できない。そこで、ブロックCのBIT6には、例えば、ブロックBの8ビットに対応する偶数パリティを設定しておき、受信側で3ブロック以上の連続誤りを検出した場合に、異常停止や画像データの補正(図5の固定部基板45が受信側の場合)などを実行する。また、ブロックCのBIT7には、BIT6と同様に、ブロックAに対応するパリティビットが設定されている。また、図5に示す多重化データのブロックCには、図4と同様に、BIT6,7にパリティビット(図中のK符号フラグ)が設定されている。なお、図5に示す空白部分は、データの設定がなされていない空きビットを示している。
In
また、図4及び図5のブロックDのBIT0~3には、装着ヘッド25のエンコーダ76のエンコーダ信号が設定される。ここでいうエンコーダ信号とは、図4の場合では、サーボアンプ83からエンコーダ76へ送信する初期設定の信号、状態の問い合わせを行う信号、位置情報の取得などを行う信号である。また、図5の場合では、エンコーダ信号は、エンコーダ76からサーボアンプ83へ送信する位置情報などを示す信号である。例えば、装着ヘッド25は、4組のサーボモータ75及びエンコーダ76を備える。この場合、装着ヘッド25は、4軸の移動方向へ保持部材を移動させることが可能となる。図4及び図5は、このような4軸のエンコーダ76の各々に対応して、4つのBIT0~3を設定されている。また、ブロックDのBIT0~BIT6のデータに対する誤り訂正の方法としては、例えば、ハミング符号を用いることができる。
BIT0 to BIT3 of block D in FIGS. 4 and 5 are set with encoder signals of the
ブロックDのBIT0には、10クロックのうち、最初の4クロック(図4及び図5中のクロック0~4)にエンコーダ信号のデータが設定されている(図4及び図5中のE1)。クロック0,2における各ビット位置には、エンコーダ信号がビット割り当てされている。また、クロック1,3における各ビット位置には、エンコーダ信号のデータの有無を示す情報(図4及び図5中の「E1有無」)がビット割り当てされている。このデータの有無を示す情報は、上記したように、例えば、多重化データのデータ転送レートに比べてエンコーダ信号のデータ転送レートが低速である場合に、低速なエンコーダ信号が各ビット位置(BIT0のクロック0,1)に設定されているか否かを示すための情報である。エンコーダ信号と、そのエンコーダ信号の有無を示す情報とは、1サイクルごとに交互に設定されている。
In BIT0 of block D, encoder signal data (E1 in FIGS. 4 and 5) is set in the first four clocks (
また、BIT0のクロック4には、サーボアンプ83とエンコーダ76の通信において、タイムアウトエラーが発生したか否かを示すタイムアウト情報が設定されている。また、BIT0のクロック5には、巡回冗長検査(CRC)用のビット値が送信側によって設定される(図4及び図5中の「CRC異常」)。BIT0のクロック6~9には、前方誤り訂正符号のハミング符号である4ビットの符号ビットが設定されている。誤り訂正符号は、例えば、ハミング符号(15,11)の短縮形である。また、BIT1~6のクロック6~9には、BIT0と同様に、4ビットの符号ビットが設定されている。FPGA91,103は、多重化データを受信した際に、多重化を解除したエンコーダ信号等のデータに対し、誤り訂正符号に基づいて誤り検出や訂正を実行する。なお、BIT1~BIT3には、BIT0と同様にエンコーダ信号に係わるデータが設定される。
Timeout information indicating whether or not a timeout error has occurred in communication between the
また、図4及び図5に示すブロックDのBIT4には、パーツカメラ71の制御信号が設定されている。ここでいう制御信号とは、例えば、パーツカメラ71がカメラリンク規格のカメラである場合、パーツカメラ71の照明の点灯等を制御するUART通信の制御信号である。BIT4のクロック4,5には、クロック0~3のデータ値に係わる情報が設定される。
A control signal for the
また、図4及び図5に示すブロックDのBIT5,6には、産業用ネットワーク、例えば、MECHATROLINK(登録商標)-IIIに係わるデータが設定されている(図4及び図5中の「MIII」など)。このデータは、スレーブ62の制御データである。BIT5,6のクロック0~3の4ビットには、MECHATROLINK(登録商標)-IIIの制御データが設定される。BIT5,6のクロック4には、データの有無を示す情報が設定される。また、BIT5,6のクロック5には、巡回冗長検査(CRC)用のビット値が送信側によって設定される。
また、図4及び図5に示すブロックDのBIT7には、装着ヘッド25のFPGA113のデバック機能を実行するJTAG信号のデータが設定されている。JTAG信号のデータには、誤り訂正の方法が設定されていない。なお、JATG信号のデータについても、他のデータと同様に、誤り訂正の符号を付加しても良い。
BIT7のTCK(Test Clock)は、JTAG規格におけるクロック信号(Test Clock)であり、例えば、JTAGコネクタを接続するシリアルデータバスのシステムクロックとして用いられる。本実施形態のFPGA113は、図3に示すように、TAPコントローラ121(ロジックアナライザ部の一例)と、多重化部123を備えている。なお、固定部基板45のFPGA91及びX軸スライド機構27AのFPGA103は、FPGA113と同様に、TAPコントローラ、多重化部を備える。図面が煩雑なるため、FPGA91,103のTAPコントローラ等の図示は省略する。
TCK (Test Clock) of BIT7 is a clock signal (Test Clock) in the JTAG standard, and is used, for example, as a system clock of a serial data bus connecting JTAG connectors. The
TAPコントローラ121は、例えば、Altera(登録商標)Inc.のsignal TAP(登録商標)やXilinx(登録商標)Inc.のChipScopeなどのロジックアナライザで用いられる論理回路である。TAPコントローラ121は、FPGA113の論理回路として構築される。TAPコントローラ121は、例えば、16状態のステートマシンである。ここでいう16状態のステートとは、例えば、テストロジックをリセットするTest-Logic-Restステートや、アイドル状態を維持するRun-Test/Idleステートなどである。TAPコントローラ121は、例えば、TCK以外の他の信号(TMS、TDI、TDO)を、TCKの立ち上がりエッジで取り込む。TAPコントローラ121は、後述するロジックアナライザソフトによって設定された観測対象の信号の取り込みを実行する。また、TAPコントローラ121は、取り込んだ信号を、トリガー条件などに基づいてJTAG信号(図5のブロックDのBIT7)として多重化部123へ出力する。
The
多重化部123は、FPGA113の論理回路として構築される。多重化部123は、上記したFPGA113における多重化処理、即ち、図4に示す多重化データの非多重化や、図5に示す多重化データの多重化処理を行う。
The
図4のブロックDにおけるBIT7のTMS(Test Mode Select)は、TAPコントローラ121の状態遷移を制御するデータである。TAPコントローラ121は、例えば、後述するFPGA開発用PC127(図3参照)のロジックアナライザソフトから受信したTMS信号に応じて、16状態の各ステート間を遷移する。これにより、FPGA開発用PC127は、TAPコントローラ121に対する制御を実行することができる。図4のBIT7のTDI(Test Data In)は、命令データ、テストデータ、回路データなどのTAPコントローラ121に対する入力データである。TAPコントローラ121は、TDI信号を、自身の各レジスタ等へ入力する。図5のBIT7のTDO(Test Data Out)は、命令データ、テストデータ、回路データなどのTAPコントローラ121からの出力データである。図4及び図5に示すように、TCK、TMS、TDO(TDI)は、1クロックごと(8nsecごと)に順番に送信される。尚、図4及び図5に示す多重化データの構成は一例であり、必要な通信速度、部品装着機20に取り付けた装置の種類、数などに応じて適宜変更される。例えば、JTAG信号として、リセット信号(TRST)を多重化して送受信しても良い。
TMS (Test Mode Select) of
図3に示すように、本実施形態の固定部基板45は、多重JTAG用コネクタ96を備えている。多重JTAG用コネクタ96は、FPGA91,103,113のTAPコントローラ121に対応して3つ設けられている。例えば、3つの多重JTAG用コネクタ96の各々は、図3に示すように、JTAG機器125を介してFPGA開発用PC127に接続される。JTAG機器125は、ケーブル126を介してFPGA開発用PC127と接続されている。ケーブル126は、例えば、USB規格に準拠した通信を行うUSBケーブルである。この場合、JTAG機器125は、多重JTAG用コネクタ96と接続されるシリアルケーブルをUSB規格のケーブルに変換する変換器である。
As shown in FIG. 3, the fixed
FPGA開発用PC127は、CPUを主体とするパーソナルコンピュータである。FPGA開発用PC127は、TAPコントローラ121の回路の設定、変更、追加などを行う際に、部品装着機20に接続される。FPGA開発用PC127は、ハードディスクに記憶されたロジックアナライザソフトをCPUで実行することで、FPGA91,103,113のTAPコントローラ121の設定、TAPコントローラ121に対する制御などを実行する。ここでいうロジックアナライザソフトとは、例えば、Altera(登録商標)Inc.のSignal TAP(登録商標)やXilinx(登録商標)Inc.のChipScopeなどのロジックアナライザ機能を設定するためのユーザインターフェースを提供するソフトである。従って、本実施形態の部品装着機20では、固定部基板45に接続したFPGA開発用PC127のロジックアナライザソフトは、固定部基板45のFPGA91のTAPコントローラに対する設定を行うことが可能となっている。また、FPGA開発用PC127のロジックアナライザソフトは、部品装着機20の多重通信システムを介して可動部(X軸スライド機構27Aや装着ヘッド25)のFPGA91,113のTAPコントローラ121に対する設定を行うことが可能となっている。
The
(ロジックアナライザソフトについて)
次に、FPGA開発用PC127のロジックアナライザソフトによるTAPコントローラ121の制御について説明する。図6は、TAPコントローラ121を制御するための処理手順を示すフローチャートである。以下の説明では、一例として装着ヘッド25のFPGA113のTAPコントローラ121について説明する。なお、FPGA103についても、FPGA113と同様に、TAPコントローラ(図示略)に対する設定等を行うことができる。(About logic analyzer software)
Next, control of the
まず、図6のステップ(以下、単にSと記載する)11において、ユーザは、FPGA開発用PC127を操作してロジックアナライザソフトを起動する。ユーザは、FPGA113にTAPコントローラ121を実装させるためのデザインファイル(Signal TAP(登録商標)であればSignal TAPファイル)を作成する。
First, in step 11 (hereinafter simply referred to as S) in FIG. 6, the user operates the
S13において、ユーザは、ロジックアナライザソフトを操作して、クロック信号や観測する信号を設定する。TAPコントローラ121は、例えば、S13で設定されたクロック信号の立ち上がりエッジに同期して、観測する信号をサンプリングする。従って、クロック信号は、例えば、処理信号の観測を開始するトリガー条件を設定するための信号である。ロジックアナライザソフトは、例えば、FPGA113のコンフィグ情報に基づいて、FPGA113で処理される各種の処理信号の情報を取得することができる。あるいは、ロジックアナライザソフトは、FPGA113と通信を実行し、FPGA113の処理信号の情報を取得しても良い。
In S13, the user operates the logic analyzer software to set the clock signal and the signal to be observed. The
ロジックアナライザソフトは、取得した処理信号の情報を、FPGA開発用PC127のモニターに表示する。ユーザは、モニターの表示を確認し、FPGA113の処理信号の中から、クロック信号や観測対象の信号を選択する。この観測対象の信号としては、例えば、多重化部123で処理する処理信号を採用できる。多重化部123の処理信号としては、画像データ、産業用ネットワークの制御データ、エンコーダ信号などの他に、光ファイバケーブル82の多重通信のリンク確立を示す信号、リンク切断などの異常を示す信号などを採用できある。なお、観測対象の信号としては、FPGA113で処理される他の信号(各種のセンサの信号など)を採用することもできる。
The logic analyzer software displays the acquired processed signal information on the monitor of the
観測対象の信号として多重化部123の処理信号を選択されると、後述するように、TAPコントローラ121は、多重化部123の処理信号をJTAG信号の形式(TDO信号など)で多重化部123へ出力する。多重化部123は、TAPコントローラ121から入力したJTAG信号を多重化データに多重化して送信する。従って、本実施形態のTAPコントローラ121は、多重化部123で処理される処理信号をJTAG信号として出力する。これにより、多重通信のリンクの確立を示す信号などを多重通信で送信し、固定部基板45側で信号の内容を確認できる。
When the signal processed by the
また、例えば、FPGA113の論理回路として、エンコーダ信号のデータ誤りなどが発生した場合に特定の信号レベルを変更する論理回路をTAPコントローラ121に構築しても良い。そして、この特定の信号を観測対象の信号として設定しても良い。これにより、エンコーダ信号の異常を観測することができる。
Further, for example, as a logic circuit of the
次に、ユーザは、ロジックアナライザソフトを操作して、デザインファイルのコンパイルを実行し、コンパイル後のファイル(Signal TAP(登録商標)であればSOFファイル)を生成する(S15)。次に、FPGA開発用PC127からFPGA113へコンパイル後のファイルのダウンロードを実行する(S17)。例えば、ユーザは、ロジックアナライザソフトを操作して、3つの多重JTAG用コネクタ96の各々と接続されたケーブル126のうち、FPGA113に対応するケーブル126を選択する。これにより、コンパイル後のファイルのダウンロード先を選択できる。
Next, the user operates the logic analyzer software to compile the design file and generate a compiled file (SOF file for Signal TAP (registered trademark)) (S15). Next, the compiled file is downloaded from the
ユーザによってダウンロードの実行がなされると、コンパイル後のファイルが、FPGA開発用PC127から多重JTAG用コネクタ96を介してFPGA91の多重化部(図示略)に入力される。FPGA91の多重化部は、例えば、図4に示す多重化データのブロックDのBIT7へコンパイル後のファイルのデータを多重化する。この場合、多重化データのブロックDのBIT7は、初期処理では、コンパイル後のファイルの伝送に用いられ、観測が開始されるとJTAG信号の転送に使用される。なお、コンパイル後のファイルの伝送を、多重化データのブロックDのBIT7以外のビットを用いて実行しも良い。
When the download is executed by the user, the compiled file is input from the
FPGA113は、例えば、コンパイル後のファイルを受信し、論理回路の一部を変更することで、TAPコントローラ121の回路構成を変更する。これにより、TAPコントローラ121の観測対象の信号を変更でき、TAPコントローラ121から出力するJTAG信号の内容や、取り込みを開始するトリガー条件などを変更できる。TAPコントローラ121は、変更された回路構成で起動し、処理信号の観測を開始する(S19)。また、ユーザは、部品装着機20の装着作業を開始させ、試験動作等を実行させる。
The
これにより、多重通信を介した分析が開始される(S21)。具体的には、例えば、FPGA開発用PC127のロジックアナライザソフトは、TMS信号を用いてTAPコントローラ121のステートを適宜変更する。また、ロジックアナライザソフトは、TDI信号を用いて、TAPコントローラ121に対する命令等を実行する。TAPコントローラ121は、ユーザによって設定された観測対象の信号をサンプリングしてJTAG信号(TDO信号など)として多重化部123へ出力する。多重化部123は、TAPコントローラ121から入力したJTAG信号を、多重通信を介して固定部基板45のFPGA91へ送信する。FPGA91の多重化部は、多重化データから図5に示すブロックDのBIT7を分離し、多重JTAG用コネクタ96を介してFPGA開発用PC127へJTAG信号を出力する。ロジックアナライザソフトは、応答や命令のJTAG信号をFPGA113へ再度送信等する。このFPGA開発用PC127のロジックアナライザソフトとFPGA113との間で伝送されるJTAG信号が、図4及び図5に示すブロックDのBIT7で伝送される。
As a result, analysis via multiplex communication is started (S21). Specifically, for example, the logic analyzer software of the
仮に、装着ヘッド25のJTAG用コネクタ115を用いてFPGA113の処理信号を分析する場合、装着ヘッド25の分解等が必要となる可能性がある。また、可動する装着ヘッド25と接続したケーブルの脱落や断線が発生する虞がある。これに対し、本実施形態では、FPGA開発用PC127を操作することで、多重通信で接続されたFPGA113のTAPコントローラ121に対する様々な制御を行うことができる。これにより、FPGA113の処理信号を分析するために装着ヘッド25を分解等する必要がなくなる。
If the
図7は、ロジックアナライザソフトが、FPGA開発用PC127に表示する観測画面の一例を示している。図7に示すように、観測画面には、図6のS13で設定した観測対象の信号の波形を表示する波形表示部131が表示されている。波形表示部131には、各観測対象信号の波形が表示されている。ユーザは、この波形を確認することで、FPGA113の処理信号の状態を確認できる。例えば、部品装着機20の装着作業においてエラーが発生した場合に、発生時の処理信号の状態からエラーの原因を分析することができる。
FIG. 7 shows an example of an observation screen displayed on the
波形表示部131は、例えば、横軸を時間として信号の波形を表示している。時間のゼロ(0)は、例えば、処理信号のサンプリングを開始した時間、即ち、S13で設定したクロック信号の立ち上がりのタイミング(トリガーの条件を満たした時間)を示している。
The
波形表示部131の上には、各種の設定ボタン133が表示されている。例えば、設定ボタン133の保存ボタンが押されることに応じて、FPGA開発用PC127は、波形表示部131に表示した観測対象信号のデータを保存する処理を行う。また、実行ボタンが押されることに応じて、FPGA開発用PC127は、TAPコントローラ121に対する信号の出力(サンプリング)を開始させる。また、停止ボタンが押されることに応じて、FPGA開発用PC127は、TAPコントローラ121に対し信号の出力を停止させる。また、設定ボタンは、観測対象の信号の変更などの各種の条件を変更する画面を表示するためのボタンである。
また、波形表示部131の右側には、選択中のケーブル126を表示するUSBケーブル選択表示画面135が表示されている。ユーザは、USBケーブル選択表示画面135のプルダウンメニューを操作することで、ケーブル126を選択、即ち、対象とするFPGA91,103,113(TAPコントローラ121)を選択することができる。例えば、プルダウンメニューのUSBケーブルの番号1,2,3は、FPGA91、103,113の順番に対応している。このような観測画面を用いて観測を行うことで、多重通信を介してFPGA91,103,113の処理信号を観測することが可能となる。
A USB cable
ここで、本実施形態のFPGA113は、固定された固定部基板45に対して可動する装着ヘッド25に設けられている。上記したように、装着ヘッド25のFPGA113は、多重通信によりJTAG信号を固定部基板45へ送信する。これにより、装着ヘッド25に調査用のケーブルなどを接続して装着ヘッド25から処理信号を直接取得する必要がなくなる。結果として、装着ヘッド25のような多重通信を行う装置の処理内容を確認しようとする場合に、確認作業が容易となる。
Here, the
また、TAPコントローラ121は、FPGAで構成される論理回路である。これによれば、固定部基板45側で処理信号を確認した後、必要に応じてTAPコントローラ121の論理回路の変更、取得する処理信号の変更などを行うことができる。
Also, the
また、FPGA113は、基板17に対する電子部品の装着を行う装着ヘッド25に設けられる。装着ヘッド25によって電子部品を基板17に装着する部品装着機20では、装着ヘッド25を高速に移動させながら作業を行う。このため、調査用のケーブルを装着ヘッド25に接続したまま装着作業を行わせると、ケーブルの脱落や断線が発生し、デバック等をすることがより困難となる。従って、装着ヘッド25を備える部品装着機20において、多重通信により装着ヘッド25から処理信号をJTAG信号で送信することは、極めて有効である。
Also, the
因みに、部品装着機20は、作業機の一例である。装着ヘッド25のFPGA113は、多重通信装置の一例である。固定部基板45は、通信部の一例である。TAPコントローラ121は、ロジックアナライザ部の一例である。FPGA開発用PC127は、表示装置の一例である。
Incidentally, the
以上、上記した本実施例によれば以下の効果を奏する。
本実施例の一態様では、FPGA113は、FPGA113で処理される処理信号をJTAG信号で出力するTAPコントローラ121と、JTAG信号を含む複数の信号を多重化した多重化データを固定部基板45へ送信する多重化部123と、を備えている。As described above, the present embodiment described above has the following effects.
In one aspect of the present embodiment, the
これによれば、TAPコントローラ121から出力されるJTAG信号を多重化して固定部基板45へ送信することができる。固定部基板45側では、多重化データからJTAG信号を分離することで、FPGA113(装着ヘッド25側)で処理される処理信号を確認することができる。これにより、多重通信により処理信号を取得できるため、調査用のケーブルを装着ヘッド25に接続する必要がなくなり、装着ヘッド25を分解等する必要がなくなる。また、調査用のケーブルを接続しないため、装着ヘッド25の移動によって調査用のケーブルの脱落や断線が発生する虞がなくなる。従って、装着ヘッド25の処理内容を容易に確認することができる。また、多重通信により必要な処理信号を固定部基板45側へ送信できるため、ヘッド基板97等に処理信号を蓄積するための大容量の記憶部を設ける必要がなくなる。
According to this, the JTAG signal output from the
尚、本開示は上記の実施例に限定されるものではなく、本開示の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、JTAG信号を多重通信で送信する多重通信装置は、可動する装置に限らず、固定された装置でも良い。
また、TAPコントローラ121は、多重化部123で処理する処理信号(リンクの確立を示す信号など)を、JTAG信号として出力しなくとも良い。
また、TAPコントローラ121や多重化部123は、FPGAなどのプログラマブルロジックデバイスでなくとも良い。例えば、TAPコントローラ121や多重化部123による処理を、ASCIなどのハードウェア処理で実現しても良く、CPUでプログラムを実行するなどしてソフトウェア処理で実現しても良い。It goes without saying that the present disclosure is not limited to the above embodiments, and that various improvements and modifications are possible without departing from the scope of the present disclosure.
For example, a multiplex communication device that transmits JTAG signals by multiplex communication is not limited to a movable device, and may be a fixed device.
Also, the
Also, the
また、上記実施形態では、本開示の作業機として、基板17に電子部品を装着する部品装着機20を採用したが、これに限らない。例えば、作業機としては、基板17にはんだを塗布するはんだ塗布装置、工作機械、介護用ロボットなど様々な作業機を採用することができる。
また、部品装着機20は、FPGA開発用PC127を備えない構成でも良い。Further, in the above-described embodiment, the
Further, the
17 基板、25 装着ヘッド、20 部品装着機(作業機)、45 固定部基板(通信部)、113 FPGA(多重通信装置)、121 TAPコントローラ(ロジックアナライザ部)、123 多重化部、127 FPGA開発用PC(表示装置)。 17 substrate, 25 mounting head, 20 component mounting machine (working machine), 45 fixed part substrate (communication part), 113 FPGA (multiplex communication device), 121 TAP controller (logic analyzer part), 123 multiplexing part, 127 FPGA development PC (display device).
Claims (3)
前記固定部基板との間で有線多重通信を通信可能に構成される多重通信装置と、
前記多重通信装置を設けられた作業部と、
前記作業部の動作を制御する装置本体部と、
を備える作業機であって、
前記多重通信装置は、
前記多重通信装置で処理される処理信号をJTAG信号で出力するロジックアナライザ部と、
前記JTAG信号を含む複数の信号を多重化した多重化データを前記固定部基板へ送信する多重化部と、
を備え、
前記装置本体部は、
前記有線多重通信を介して伝送される制御情報により前記作業部の動作を制御し、
前記固定部基板は、
前記JTAG信号を処理する情報処理装置と接続可能な接続部を有し、前記制御情報と、前記JTAG信号とを多重化した前記多重化データを、前記多重通信装置との間で伝送し、前記多重通信装置から受信した前記多重化データから前記制御情報を分離して前記装置本体部に出力し、前記多重化データから前記JTAG信号を分離して前記情報処理装置へ出力し、
前記作業部は、
基板に対する電子部品の装着を行う装着ヘッドであり、
前記装置本体部は、
前記固定部基板を介して前記装着ヘッドを前記制御情報により制御し、
前記ロジックアナライザ部は、
前記制御情報により前記装着ヘッドが制御されるのに応じて前記多重通信装置で処理される前記処理信号を前記JTAG信号として出力し、且つ、前記装置本体部から前記装着ヘッドへの前記制御情報に基づく制御指示とは無関係に、前記JTAG信号を出力し、
前記ロジックアナライザ部は、
コンフィグ情報に基づいて論理回路を構築するプログラマブルロジックデバイスで構成され、
前記情報処理装置は、
ロジックアナライザソフトによりコンパイルファイルを作成可能であり、
前記ロジックアナライザ部は、
前記固定部基板を介して前記情報処理装置から受信した前記コンパイルファイルに基づいて論理回路を変更し、
前記多重化データには、
前記装置本体部が前記制御情報の伝送に用いるデータ領域と、前記情報処理装置が前記コンパイルファイルの伝送に用いるデータ領域とが別々に設定されている、作業機。 a fixed part substrate ;
a multiplex communication device capable of performing wired multiplex communication with the fixed part substrate ;
a working unit provided with the multiplex communication device;
an apparatus main body section for controlling the operation of the working section;
A working machine comprising
The multiplex communication device
a logic analyzer unit that outputs a processed signal processed by the multiplex communication device as a JTAG signal;
a multiplexing unit that transmits multiplexed data obtained by multiplexing a plurality of signals including the JTAG signal to the fixed unit substrate ;
with
The device main body is
controlling the operation of the working unit by means of control information transmitted via the wired multiplex communication;
The fixed part substrate is
a connection unit that can be connected to an information processing device that processes the JTAG signal, and transmits the multiplexed data obtained by multiplexing the control information and the JTAG signal to and from the multiplex communication device; separating the control information from the multiplexed data received from the multiplex communication device and outputting it to the device main unit, separating the JTAG signal from the multiplexed data and outputting it to the information processing device;
The working unit
A mounting head for mounting electronic components on a substrate,
The device main body is
controlling the mounting head by the control information via the fixed part substrate;
The logic analyzer section
outputting the processed signal processed by the multiplex communication device as the JTAG signal in response to the control of the mounting head by the control information, and providing the control information from the device main body to the mounting head; outputting the JTAG signal regardless of the control instruction based on;
The logic analyzer section
It consists of programmable logic devices that build logic circuits based on configuration information,
The information processing device is
A compilation file can be created by logic analyzer software,
The logic analyzer section
changing a logic circuit based on the compile file received from the information processing device via the fixed part board;
The multiplexed data includes
A work machine , wherein a data area used by the apparatus body for transmitting the control information and a data area used by the information processing apparatus for transmitting the compile file are set separately .
前記コンパイルファイルに基づいて、前記処理信号のうち前記情報処理装置へ送信する観測対象の信号を変更される、請求項1に記載の作業機。 The logic analyzer section
2. The working machine according to claim 1, wherein a signal to be observed to be transmitted to said information processing device among said processed signals is changed based on said compile file.
前記多重化データにより受信した前記JTAG信号に基づいて、前記処理信号の波形を表示する、請求項1又は請求項2に記載の作業機。 The information processing device is
3. The working machine according to claim 1 , wherein the waveform of said processed signal is displayed based on said JTAG signal received by said multiplexed data.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/047491 WO2020136705A1 (en) | 2018-12-25 | 2018-12-25 | Multiplex communication device and working machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020136705A1 JPWO2020136705A1 (en) | 2021-09-09 |
JP7209014B2 true JP7209014B2 (en) | 2023-01-19 |
Family
ID=71126966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020561986A Active JP7209014B2 (en) | 2018-12-25 | 2018-12-25 | work machine |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7209014B2 (en) |
WO (1) | WO2020136705A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2023084582A1 (en) * | 2021-11-09 | 2023-05-19 | ||
WO2023105619A1 (en) * | 2021-12-07 | 2023-06-15 | 株式会社Fuji | Component mounting machine and method for manufacturing board |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030163773A1 (en) | 2002-02-26 | 2003-08-28 | O'brien James J. | Multi-core controller |
US20050262492A1 (en) | 2004-04-30 | 2005-11-24 | Xilinx, Inc | Dynamic reconfiguration of a system monitor (DRPORT) |
US20060179374A1 (en) | 2005-02-08 | 2006-08-10 | Gayle Noble | Wireless hardware debugging |
JP2007147352A (en) | 2005-11-25 | 2007-06-14 | Sony Corp | Wireless interface module and electronic equipment |
JP2014099167A (en) | 2012-10-19 | 2014-05-29 | Loarant Corp | Remote operation system, radio communication unit, and remote debug system |
JP2014515095A (en) | 2011-03-16 | 2014-06-26 | フォームファクター, インコーポレイテッド | Wireless probe card verification system and method |
JP2015053594A (en) | 2013-09-06 | 2015-03-19 | 富士機械製造株式会社 | Communication system, electronic component mounting apparatus, and method of compression processing in communication system |
US20170356961A1 (en) | 2016-06-13 | 2017-12-14 | Intel Corporation | Apparatuses and methods for a multiple master capable debug interface |
WO2018109792A1 (en) | 2016-12-12 | 2018-06-21 | 株式会社Fuji | Substrate work system |
WO2018150544A1 (en) | 2017-02-17 | 2018-08-23 | 株式会社Fuji | Multiplex communication system and work robot |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428674B1 (en) * | 2006-01-17 | 2008-09-23 | Xilinx, Inc. | Monitoring the state vector of a test access port |
-
2018
- 2018-12-25 WO PCT/JP2018/047491 patent/WO2020136705A1/en active Application Filing
- 2018-12-25 JP JP2020561986A patent/JP7209014B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030163773A1 (en) | 2002-02-26 | 2003-08-28 | O'brien James J. | Multi-core controller |
US20050262492A1 (en) | 2004-04-30 | 2005-11-24 | Xilinx, Inc | Dynamic reconfiguration of a system monitor (DRPORT) |
US20060179374A1 (en) | 2005-02-08 | 2006-08-10 | Gayle Noble | Wireless hardware debugging |
JP2007147352A (en) | 2005-11-25 | 2007-06-14 | Sony Corp | Wireless interface module and electronic equipment |
JP2014515095A (en) | 2011-03-16 | 2014-06-26 | フォームファクター, インコーポレイテッド | Wireless probe card verification system and method |
JP2014099167A (en) | 2012-10-19 | 2014-05-29 | Loarant Corp | Remote operation system, radio communication unit, and remote debug system |
JP2015053594A (en) | 2013-09-06 | 2015-03-19 | 富士機械製造株式会社 | Communication system, electronic component mounting apparatus, and method of compression processing in communication system |
US20170356961A1 (en) | 2016-06-13 | 2017-12-14 | Intel Corporation | Apparatuses and methods for a multiple master capable debug interface |
WO2018109792A1 (en) | 2016-12-12 | 2018-06-21 | 株式会社Fuji | Substrate work system |
WO2018150544A1 (en) | 2017-02-17 | 2018-08-23 | 株式会社Fuji | Multiplex communication system and work robot |
Non-Patent Citations (3)
Title |
---|
FT2232D Dual USB to Serial UART/FIFO IC Datasheet, Version 2.05,Future Technology Devices International Limited,2010年 |
大橋修,[第4回] OpenOCD,CodeZine開発者のための実装系Webマガジン,日本,2008年04月28日,<URL> https://web.archive.org/web/20091213185251/https://codezine.jp/article/detail/3714 |
特殊電子回路,ICの信号を波形で観る、JTAGロジックアナライザ,日本,2011年09月15日,<URL> https://web.archive.org/web/20110915044949/http://www.tokudenkairo.co.jp/jtag/jtaglogana.html |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020136705A1 (en) | 2021-09-09 |
WO2020136705A1 (en) | 2020-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7209014B2 (en) | work machine | |
CN111656333B (en) | Slave device, working machine, and method of storing log information | |
JP6461998B2 (en) | Working machine | |
EP3703024B1 (en) | Multiplex device, robot, and method for switching connection of multiplex device | |
CN107409151B (en) | Multiplex communication system and work machine | |
JP6742497B2 (en) | Multiplex communication system and work robot | |
WO2020003438A1 (en) | Logging device and sampling method | |
CN111602371B (en) | Multiplexing device, work machine, and communication disconnection method | |
JP7111830B2 (en) | working system | |
JP6615018B2 (en) | Multiplexed communication system and work machine | |
EP3444081B1 (en) | Working robot | |
JP7279182B2 (en) | work machine | |
WO2023084582A1 (en) | Optical communication device, operating machine, and communication method | |
WO2022259456A1 (en) | Optical multiplex communication device, work machine, and communication method | |
JP7149342B2 (en) | Optical communication device and work machine | |
JP7222115B2 (en) | Multiplex communication device and work machine | |
JP7445460B2 (en) | work system | |
WO2021171549A1 (en) | Work machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220921 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220921 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221003 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7209014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |