JP7207440B2 - ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法 - Google Patents

ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP7207440B2
JP7207440B2 JP2021007728A JP2021007728A JP7207440B2 JP 7207440 B2 JP7207440 B2 JP 7207440B2 JP 2021007728 A JP2021007728 A JP 2021007728A JP 2021007728 A JP2021007728 A JP 2021007728A JP 7207440 B2 JP7207440 B2 JP 7207440B2
Authority
JP
Japan
Prior art keywords
concentration
less
gan
atoms
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021007728A
Other languages
English (en)
Other versions
JP2021075456A (ja
Inventor
憲司 磯
達也 ▲高▼橋
多恵 望月
悠貴 江夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of JP2021075456A publication Critical patent/JP2021075456A/ja
Application granted granted Critical
Publication of JP7207440B2 publication Critical patent/JP7207440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、主として、ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法に関する。
ＧａＮ（窒化ガリウム）はIII－V族化合物半導体の一種であり、六方晶系に属するウルツ鉱型の結晶構造を備える。
バルクＧａＮ結晶の代表的な成長技法には、ＨＶＰＥ（Hydride Vapor Phase Epitaxy
）、高圧溶液成長法、アモノサーマル法およびＮａフラックス法がある（非特許文献１）。ＨＶＰＥは他の技法に比べＧａＮ結晶の成長レートが格段に高く、現在市販されているＧａＮウエハの殆ど全てはＨＶＰＥで成長されている。
アモノサーマル法で成長された直径１インチのｃ面ＧａＮシードウエハ上に、ＨＶＰＥでＧａＮ結晶を成長させ、そのＧａＮ結晶から直径１８ｍｍのｃ面ＧａＮウエハを切り出したとの報告がある（非特許文献２）。
アモノサーマル法で成長されたｃ面ＧａＮシードウエハ上にＨＶＰＥでＧａＮ結晶を成長させ、更に、そのＨＶＰＥ成長したＧａＮ結晶から切り出したｃ面シードウエハ上にＨＶＰＥによって、Ｓｉ（ケイ素）でドープしたＧａＮ結晶を成長させたとの報告がある（非特許文献３）。該ＳｉドープＧａＮ結晶の（００２）ＸＲＤロッキングカーブＦＷＨＭは３２ａｒｃｓｅｃであったという。
アモノサーマル法で成長されたｃ面ＧａＮシードウエハ上に、ＨＶＰＥによって、Ｇｅ（ゲルマニウム）でドープしたＧａＮ結晶を成長させたとの報告がある（非特許文献４）。該ＧｅドープＧａＮ結晶の（００２）ＸＲＤロッキングカーブＦＷＨＭは６７ａｒｃｓｅｃであったという。
酸性アモノサーマル法で成長されたｍ面ＧａＮシードウエハ上にＨＶＰＥで５．６ｍｍ厚のＧａＮ結晶を成長させ、そのＨＶＰＥ成長したＧａＮ結晶から直径２インチのｍ面ＧａＮウエハを切り出したとの報告がある（非特許文献５）。該２インチＨＶＰＥウエハの中央で１３ａｒｃｓｅｃという（２００）ＸＲＤロッキングカーブＦＷＨＭが得られている。
ＮＨ４Ｆ（フッ化アンモニウム）とＮＨ４Ｉ（ヨウ化アンモニウム）を鉱化剤に用いて酸性アモノサーマル法で成長させたＧａＮ結晶からなる、（００４）ＸＲＤロッキングカーブＦＷＨＭが約１０ａｒｃｓｅｃという導電性ｃ面ＧａＮウエハが知られている（特許文献１）。
上記にいうＸＲＤはＸ線回折（X-Ray Diffraction）のことであり、ＦＷＨＭは半値全
幅（Full Width at Half Maximum）のことである。
ＷＯ２０１８／０３０３１１Ａ１
H. Amano, Japanese Journal of Applied Physics 52 (2013) 050001 J. Z. Domagala, et al., Journal of Crystal Growth 456 (2016) 80 M. Iwinska, et al., Journal of Crystal Growth 456 (2016) 91 M. Iwinska, et al., Journal of Crystal Growth 480 (2017) 102 Y. Tsukada, et al., Japanese Journal of Applied Physics 55 (2016) 05FC01
アモノサーマル法で成長されたＧａＮ結晶に匹敵する２０ａｒｃｓｅｃ以下の（００４）ＸＲＤロッキングカーブＦＷＨＭを持つＧａＮ結晶を、量産性に優れたＨＶＰＥで成長させることができれば、ｃ面ＧａＮウエハを基板に用いて生産される窒化物半導体デバイスの開発促進や低コスト化に貢献できるものと、本発明者等は考えた。
本発明は、一面においてｎ型ＧａＮ結晶に関し、他の一面においてＧａＮウエハに関し、更に他の一面においてＧａＮウエハの製造方法に関し、更に他の一面においてエピタキシャルウエハの製造方法に関し、更に他の一面においてエピタキシャルウエハに関し、更に他の一面において窒化物半導体デバイスの製造方法に関し、更に他の一面においてバルクＧａＮ結晶の製造方法に関する。
本発明の実施形態には以下の［Ａ１］～［Ａ２６］が含まれるが、これらに限定されるものではない。
［Ａ１］最も高い濃度で含有するドナー不純物がＧｅであること、０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満、１８ａｒｃｓｅｃ未満、１６ａｒｃｓｅｃ未満、１４ａｒｃｓｅｃ未満または１２ａｒｃｓｅｃ未満であることを特徴とするｎ型ＧａＮ結晶。
［Ａ２］前記［Ａ１］に記載のｎ型ＧａＮ結晶であって、該結晶は互いに反対方向を向いた２つの主面を有し、該２つの主面はそれぞれ面積が３ｃｍ２以上であり、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下である、ｎ型ＧａＮ結晶。
［Ａ３］２０ｍｍ以上、４５ｍｍ以上、９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ａ２］に記載のｎ型ＧａＮ結晶。
［Ａ４］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、最も高い濃度で含有するドナー不純物がＧｅであること、０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、該一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であることを特徴とする、ｎ型ＧａＮ結晶。
［Ａ５］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ａ４］に記載のｎ型ＧａＮ結晶。
［Ａ６］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、最も高い濃度で含有するドナー不純物がＧｅであること、０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、該一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であることを特徴とする、ｎ型ＧａＮ結晶。
［Ａ７］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１
２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ａ６］に記載のｎ型ＧａＮ結晶。
［Ａ８］０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ａ２］～［Ａ７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ９］キャリア濃度が１×１０１８ｃｍ－３以上、２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上である、前記［Ａ２］～［Ａ７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ１０］不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、前記［Ａ２］～［Ａ９］のいずれかに記載のｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ａ１１］不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、前記［Ａ１０］に記載のｎ型ＧａＮ結晶。
［Ａ１２］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ａ２］～［Ａ１１］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ１３］Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、かつ、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上である、前記［Ａ２］～［Ａ１２］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ１４］Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ａ２］～［Ａ１３］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ１５］ＨＶＰＥで成長されたＧａＮ結晶である、前記［Ａ２］～［Ａ１４］のいずれかに記載のｎ型ＧａＮ結晶。
［Ａ１６］前記［Ａ２］～［Ａ１５］のいずれかに記載のｎ型ＧａＮ結晶からなるＧａＮウエハ。
［Ａ１７］前記［Ａ２］～［Ａ１５］のいずれかに記載のｎ型ＧａＮ結晶からなる第一領域がＧａ極性側に設けられ、該ｎ型ＧａＮ結晶よりもキャリア濃度が低い第二領域がＮ極性側に設けられた、ＧａＮウエハ。
［Ａ１８］前記第一領域の厚さが５μｍ以上２５０μｍ以下である、前記［Ａ１７］に記載のＧａＮウエハ。
［Ａ１９］前記第二領域が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、前記［Ａ１７］または［Ａ１８］に記載のＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ａ２０］前記第二領域が不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、前記［Ａ１９］に記載のＧａＮウエハ。
［Ａ２１］前記第二領域におけるＯ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ａ１７］～［Ａ２０］のいずれかに記載のＧａＮウエハ。
［Ａ２２］前記第二領域における、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ａ１７］～［Ａ２１］のいずれかに記載のＧａＮウエハ。
［Ａ２３］前記第一領域と前記第二領域の間に再成長界面を有する、前記［Ａ１７］～［Ａ２２］のいずれかに記載のＧａＮウエハ。
［Ａ２４］前記［Ａ１６］～［Ａ２３］のいずれかに記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ａ２５］前記［Ａ１６］～［Ａ２３］のいずれかに記載のＧａＮウエハと、該ＧａＮウ
エハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ａ２６］前記［Ａ１６］～［Ａ２３］のいずれかに記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
本発明の実施形態には、更に以下の［Ｂ１］～［Ｂ２９］が含まれる。
［Ｂ１］０．０３Ω・ｃｍ未満の室温抵抗率を有し、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満であり、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、ｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｂ２］前記［Ｂ１］に記載のｎ型ＧａＮ結晶であって、該結晶は互いに反対方向を向いた２つの主面を有し、該２つの主面はそれぞれ面積が３ｃｍ２以上であり、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下である、ｎ型ＧａＮ結晶。
［Ｂ３］２０ｍｍ以上、４５ｍｍ以上、９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ｂ２］に記載のｎ型ＧａＮ結晶。
［Ｂ４］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、０．０３Ω・ｃｍ未満の室温抵抗率を有すること、該一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｂ５］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下または１２ａｒｃｓｅｃ以下である、前記［Ｂ４］に記載のｎ型ＧａＮ結晶。
［Ｂ６］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、０．０３Ω・ｃｍ未満の室温抵抗率を有すること、該一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｂ７］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下または１２ａｒｃｓｅｃ以下である、前記［Ｂ６］に記載のｎ型ＧａＮ結晶。
［Ｂ８］０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ｂ２］～［Ｂ７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ９］キャリア濃度が１×１０１８ｃｍ－３以上または２×１０１８ｃｍ－３以上である、前記［Ｂ２］～［Ｂ７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１０］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｂ２］～［Ｂ９］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１１］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｂ２］～［Ｂ１０］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１２］最も高い濃度で含有するドナー不純物がＳｉである、前記［Ｂ２］～［Ｂ１１］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１３］Ｓｉを除くドナー不純物の総濃度が、Ｓｉ濃度の１０％以下、５％以下または１％以下である、前記［Ｂ１２］に記載のｎ型ＧａＮ結晶。
［Ｂ１４］キャリア濃度がＳｉ濃度の９０％以上である、前記［Ｂ１３］に記載のｎ型ＧａＮ結晶。
［Ｂ１５］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｂ２］～［Ｂ１４］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１６］Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、かつ、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上である、前記［Ｂ２］～［Ｂ１２］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１７］Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｂ１６］に記載のｎ型ＧａＮ結晶。
［Ｂ１８］ＨＶＰＥで成長されたＧａＮ結晶である、前記［Ｂ２］～［Ｂ１７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｂ１９］前記［Ｂ２］～［Ｂ１８］のいずれかに記載のｎ型ＧａＮ結晶からなるＧａＮウエハ。
［Ｂ２０］前記［Ｂ２］～［Ｂ１８］のいずれかに記載のｎ型ＧａＮ結晶からなる第一領域がＧａ極性側に設けられ、該ｎ型ＧａＮ結晶よりもキャリア濃度が低い第二領域がＮ極性側に設けられた、ＧａＮウエハ。
［Ｂ２１］前記第一領域の厚さが５μｍ以上２５０μｍ以下である、前記［Ｂ２０］に記載のＧａＮウエハ。
［Ｂ２２］前記第二領域が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、前記［Ｂ２０］または［Ｂ２１］に記載のＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｂ２３］前記第二領域が不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｂ２２］に記載のＧａＮウエハ。
［Ｂ２４］前記第二領域におけるＯ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｂ２０］～［Ｂ２３］のいずれかに記載のＧａＮウエハ。
［Ｂ２５］前記第二領域における、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｂ２０］～［Ｂ２４］のいずれかに記載のＧａＮウエハ。
［Ｂ２６］前記第一領域と前記第二領域の間に再成長界面を有する、前記［Ｂ２０］～［Ｂ２５］のいずれかに記載のＧａＮウエハ。
［Ｂ２７］前記［Ｂ１９］～［Ｂ２６］のいずれかに記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｂ２８］前記［Ｂ１９］～［Ｂ２６］のいずれかに記載のＧａＮウエハと、該ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｂ２９］前記［Ｂ１９］～［Ｂ２６］のいずれかに記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成
長させるステップと、からなる窒化物半導体デバイスの製造方法。
本発明の実施形態には、更に以下の［Ｃ１］～［Ｃ４４］が含まれる。
［Ｃ１］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、４５ｍｍ以上の直径を有すること、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満、１８ａｒｃｓｅｃ未満、１６ａｒｃｓｅｃ未満、１４ａｒｃｓｅｃ未満または１２ａｒｃｓｅｃ未満であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｃ２］９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ｃ１］に記載のｎ型ＧａＮ結晶。
［Ｃ３］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、該一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｃ４］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｃ３］に記載のｎ型ＧａＮ結晶。
［Ｃ５］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、該一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｃ６］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｃ５］に記載のｎ型ＧａＮ結晶。
［Ｃ７］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｃ１］～［Ｃ６］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ８］Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ１］～［Ｃ７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ９］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ１］～［Ｃ８］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ１０］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ１］～［Ｃ９］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ１１］５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の少なくともいずれかを有する、前記［Ｃ１］～［Ｃ１０］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ１２］ＨＶＰＥで成長されたＧａＮ結晶である、前記［Ｃ１］～［Ｃ１１］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｃ１３］前記［Ｃ１］～［Ｃ１２］のいずれかに記載のｎ型ＧａＮ結晶からなるＧａＮウエハ。
［Ｃ１４］前記［Ｃ１］～［Ｃ１２］のいずれかに記載のｎ型ＧａＮ結晶からなる裏層と、再成長界面を介して該ｎ型ＧａＮ結晶のＧａ極性側の主面上に形成された、ＧａＮからなる最小厚２０μｍ以上のおもて層とを有し、該おもて層では少なくとも上面から距離５μｍ以内の部分が高キャリア濃度領域に含まれ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域である、二層ＧａＮウエハ。
［Ｃ１５］前記おもて層では少なくとも上面から２０μｍ以内の部分が前記高キャリア濃度領域に含まれる、前記［Ｃ１４］に記載の二層ＧａＮウエハ。
［Ｃ１６］前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上の領域である、前記［Ｃ１４］または［Ｃ１５］に記載の二層ＧａＮウエハ。
［Ｃ１７］前記おもて層が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、前記［Ｃ１４］～［Ｃ１６］のいずれかに記載の二層ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｃ１８］前記おもて層が不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｃ１７］に記載の二層ＧａＮウエハ。
［Ｃ１９］前記おもて層におけるＯ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ１４］～［Ｃ１８］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ２０］前記高キャリア濃度領域がＳｉでドープされている、前記［Ｃ１４］～［Ｃ１９］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ２１］前記おもて層における、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ２０］に記載の二層ＧａＮウエハ。
［Ｃ２２］前記高キャリア濃度領域がＧｅでドープされている、前記［Ｃ１４］～［Ｃ２０］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ２３］前記おもて層における、Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｃ２２］に記載の二層ＧａＮウエハ。
［Ｃ２４］前記高キャリア濃度領域では、ｃ軸方向に沿ったキャリア濃度またはドナー不純物の総濃度の変動が、中央値から±２５％以内、±２０％以内、±１５％以内または±１０％以内である、前記［Ｃ１４］～［Ｃ２３］のいずれかに記載の二層ＧａＮウエハ。［Ｃ２５］前記［Ｃ１］～［Ｃ１２］のいずれかに記載のｎ型ＧａＮ結晶からなる裏層と、再成長界面を介して該ｎ型ＧａＮ結晶のＧａ極性側の主面上に形成された、ＧａＮからなる最小厚２０μｍ以上のおもて層とを有し、該おもて層では少なくとも上面から距離５μｍ以内の部分がキャリア補償領域に含まれ、該キャリア補償領域は補償不純物の総濃度の下限が１×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハ。
［Ｃ２６］前記おもて層では少なくとも上面から２０μｍ以内の部分が前記キャリア補償領域に含まれる、前記［Ｃ２５］に記載の二層ＧａＮウエハ。
［Ｃ２７］前記キャリア補償領域は、補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域である、前記［Ｃ２５］または［Ｃ２６］に記載の二層ＧａＮウエハ。
［Ｃ２８］前記おもて層が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上
の条件を充たす、前記［Ｃ２５］～［Ｃ２７］のいずれかに記載の二層ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｃ２９］前記キャリア補償領域では、ｃ軸方向に沿った補償不純物の総濃度の変動が、中央値から±２５％以内、±２０％以内、±１５％以内または±１０％以内である、前記［Ｃ２５］～［Ｃ２８］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ３０］当該二層ＧａＮウエハの厚さが３００μｍより大きく、前記おもて層の最大厚が３００μｍ以下、２５０μｍ以下または２００μｍ以下である、前記［Ｃ１４］～［Ｃ２９］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ３１］前記おもて層の最小厚が５０μｍ以上、７５μｍ以上または１００μｍ以上である、前記［Ｃ１４］～［Ｃ３０］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ３２］前記おもて層の最大厚と最小厚の差が２００μｍ以下、１００μｍ以下、５０μｍ以下、２５μｍ以下または１０μｍ以下である、前記［Ｃ１４］～［Ｃ３１］のいずれかに記載の二層ＧａＮウエハ。
［Ｃ３３］前記［Ｃ１３］～［Ｃ３２］のいずれかに記載のウエハを準備するステップと、該準備したウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｃ３４］前記［Ｃ１３］～［Ｃ３２］のいずれかに記載のウエハと、該ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｃ３５］前記［Ｃ１３］～［Ｃ３２］のいずれかに記載のウエハを準備するステップと、該準備したウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
［Ｃ３６］前記［Ｃ１３］に記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
［Ｃ３７］前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、前記［Ｃ３６］に記載の製造方法。
［Ｃ３８］前記ＧａＮ層の厚さが５００μｍ以下である、前記［Ｃ３６］または［Ｃ３７］に記載の製造方法。
［Ｃ３９］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上の領域である、前記［Ｃ３６］～［Ｃ３８］のいずれかに記載の製造方法。
［Ｃ４０］前記ＧａＮ層には前記高キャリア濃度が設けられ、前記高キャリア濃度領域がＧｅでドープされる、前記［Ｃ３６］～［Ｃ３９］のいずれかに記載の製造方法。
［Ｃ４１］前記ＧａＮ層には前記高キャリア濃度が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、前記［Ｃ３６］～［Ｃ４０］のいずれかに記載の製造方法。
［Ｃ４２］前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域である、前記［Ｃ３６］～［Ｃ３８］のいずれかに記載の製造方法。
［Ｃ４３］前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、前記［Ｃ３６］～［Ｃ４２］のいずれかに記載の製造方法。
［Ｃ４４］前記［Ｃ１３］に記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
本発明の実施形態には、更に以下の［Ｄ１］～［Ｄ１９］が含まれる。
［Ｄ１］最も高い濃度で含有するドナー不純物がＧｅであること、導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満、１８ａｒｃｓｅｃ未満、１６ａｒｃｓｅｃ未満、１４ａｒｃｓｅｃ未満または１２ａｒｃｓｅｃ未満であることを特徴とするｃ面ＧａＮウエハ。
［Ｄ２］面積３ｃｍ２以上の主面を備える、前記［Ｄ１］に記載のｃ面ＧａＮウエハ。
［Ｄ３］２０ｍｍ以上、４５ｍｍ以上、９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ｄ１］に記載のｃ面ＧａＮウエハ。
［Ｄ４］最も高い濃度で含有するドナー不純物がＧｅであること、導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であることを特徴とする、ｃ面ＧａＮウエハ。
［Ｄ５］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｄ４］に記載のｃ面ＧａＮウエハ。
［Ｄ６］最も高い濃度で含有するドナー不純物がＧｅであること、導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、および、一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であることを特徴とする、ｃ面ＧａＮウエハ。
［Ｄ７］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｄ６］に記載のｃ面ＧａＮウエハ。
［Ｄ８］おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、０．１度以下、または０．０８度以下である、前記［Ｄ１］～［Ｄ７］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ９］０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ｄ１］～［Ｄ８］のいずれかに記載のｃ面ＧａＮウエハ。［Ｄ１０］キャリア濃度が１×１０１８ｃｍ－３以上、２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上である、前記［Ｄ１］～［Ｄ８］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ１１］不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、前記［Ｄ１］～［Ｄ１０］のいずれかに記載のｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｄ１２］不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｄ１１］に記載のｃ面ＧａＮウエハ。
［Ｄ１３］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｄ１］～［Ｄ１２］
のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ１４］Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、かつ、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上である、前記［Ｄ１］～［Ｄ１３］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ１５］Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｄ１］～［Ｄ１４］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ１６］ＨＶＰＥで成長されたＧａＮ結晶からなる、前記［Ｄ１］～［Ｄ１５］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｄ１７］前記［Ｄ１］～［Ｄ１６］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｄ１８］前記［Ｄ１］～［Ｄ１６］のいずれかに記載のＧａＮウエハと、該ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｄ１９］前記［Ｄ１］～［Ｄ１６］のいずれかに記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
本発明の実施形態には、更に以下の［Ｅ１］～［Ｅ２０］が含まれる。
［Ｅ１］導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｅ２］面積３ｃｍ２以上の主面を備える、前記［Ｅ１］に記載のｃ面ＧａＮウエハ。
［Ｅ３］２０ｍｍ以上、４５ｍｍ以上、９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ｅ１］に記載のｃ面ＧａＮウエハ。
［Ｅ４］導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｅ５］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下または１２ａｒｃｓｅｃ以下である、前記［Ｅ４］に記載のｃ面ＧａＮウエハ。
［Ｅ６］導電型がｎ型であって０．０３Ω・ｃｍ未満の室温抵抗率を有すること、一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｅ７］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下または１２ａｒｃｓｅｃ以下である、前記［Ｅ６］に記載のｃ面ＧａＮウエハ。
［Ｅ８］おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、０．１度以下、または０．０８度以下である、前記［Ｅ１］～［Ｅ７］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ９］０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ｅ１］～［Ｅ８］のいずれかに記載のｃ面ＧａＮウエハ。［Ｅ１０］キャリア濃度が１×１０１８ｃｍ－３以上または２×１０１８ｃｍ－３以上である、前記［Ｅ１］～［Ｅ８］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１１］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｅ１］～［Ｅ１０］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１２］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｅ１］～［Ｅ１１］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１３］最も高い濃度で含有するドナー不純物がＳｉである、前記［Ｅ１］～［Ｅ１２］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１４］Ｓｉを除くドナー不純物の総濃度が、Ｓｉ濃度の１０％以下、５％以下または１％以下である、前記［Ｅ１３］に記載のｃ面ＧａＮウエハ。
［Ｅ１５］キャリア濃度がＳｉ濃度の９０％以上である、前記［Ｅ１４］に記載のｃ面ＧａＮウエハ。
［Ｅ１６］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｅ１］～［Ｅ１５］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１７］ＨＶＰＥで成長されたＧａＮ結晶からなる、前記［Ｅ１］～［Ｅ１６］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｅ１８］前記［Ｅ１］～［Ｅ１７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｅ１９］前記［Ｅ１］～［Ｅ１７］のいずれかに記載のｃ面ＧａＮウエハと、該ｃ面ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｅ２０］前記［Ｅ１］～［Ｅ１７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
本発明の実施形態には、更に以下の［Ｆ１］～［Ｆ２５］が含まれる。
［Ｆ１］導電型がｎ型であること、４５ｍｍ以上の直径を有すること、（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満、１８ａｒｃｓｅｃ未満、１６ａｒｃｓｅｃ未満、１４ａｒｃｓｅｃ未満または１２ａｒｃｓｅｃ未満であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｆ２］９５ｍｍ以上または１４５ｍｍ以上の直径を有する、前記［Ｆ１］に記載のｃ面ＧａＮウエハ。
［Ｆ３］導電型がｎ型であること、一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測
定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｆ４］前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｆ３］に記載のｃ面ＧａＮウエハ。
［Ｆ５］導電型がｎ型であること、一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とする、ｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｆ６］前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下、１６ａｒｃｓｅｃ以下、１４ａｒｃｓｅｃ以下、１２ａｒｃｓｅｃ以下または１０ａｒｃｓｅｃ以下である、前記［Ｆ５］に記載のｃ面ＧａＮウエハ。
［Ｆ７］おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、０．１度以下、または０．０８度以下である、前記［Ｆ１］～［Ｆ６］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ８］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｆ１］～［Ｆ７］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ９］Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、前記［Ｆ１］～［Ｆ８］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ１０］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｆ１］～［Ｆ９］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ１１］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｆ１］～［Ｆ１０］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ１２］５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の、少なくともいずれかを有する、前記［Ｆ１］～［Ｆ１１］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ１３］ＨＶＰＥで成長されたＧａＮ結晶からなる、前記［Ｆ１］～［Ｆ１２］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｆ１４］前記［Ｆ１］～［Ｆ１３］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｆ１５］前記［Ｆ１］～［Ｆ１３］のいずれかに記載のｃ面ＧａＮウエハと、該ｃ面ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｆ１６］前記［Ｆ１］～［Ｆ１３］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
［Ｆ１７］前記［Ｆ１］～［Ｆ１３］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
［Ｆ１８］前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、前記［Ｆ１７］に記載の製造方法。
［Ｆ１９］前記ＧａＮ層の厚さが５００μｍ以下である、前記［Ｆ１７］または［Ｆ１８］に記載の製造方法。
［Ｆ２０］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上の領域である、前記［Ｆ１７］～［Ｆ１９］のいずれかに記載の製造方法。
［Ｆ２１］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＧｅでドープされる、前記［Ｆ１７］～［Ｆ２０］のいずれかに記載の製造方法。
［Ｆ２２］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、前記［Ｆ１７］～［Ｆ２１］のいずれかに記載の製造方法。
［Ｆ２３］前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域である、前記［Ｆ１７］～［Ｆ１９］のいずれかに記載の製造方法。
［Ｆ２４］前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、前記［Ｆ１７］～［Ｆ２３］のいずれかに記載の製造方法。
［Ｆ２５］前記［Ｆ１］～［Ｆ１３］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
本発明の実施形態には、更に以下の［Ｇ１］～［Ｇ２９］が含まれる。
［Ｇ１］導電型がｎ型であること、一方の主面における転位密度が２×１０５ｃｍ－２以下、１×１０５ｃｍ－２以下、または５×１０４ｃｍ－２以下であること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｃ面ＧａＮウエハ：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｇ２］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｇ１］に記載のｃ面ＧａＮウエハ。
［Ｇ３］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｇ１］または［Ｇ２］に記載のｃ面ＧａＮウエハ。
［Ｇ４］おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、０．１度以下、または０．０８度以下である、前記［Ｇ１］～［Ｇ３］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ５］５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の、少なくともいずれかを有する、前記［Ｇ１］～［Ｇ４］のいずれかに記載のｃ面Ｇ
ａＮウエハ。
［Ｇ６］Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、前記［Ｇ１］～［Ｇ５］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ７］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｇ６］に記載のｃ面ＧａＮウエハ。
［Ｇ８］０．０３Ω・ｃｍ未満、０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ｇ１］～［Ｇ４］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ９］キャリア濃度が１×１０１８ｃｍ－３以上、２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上である、前記［Ｇ１］～［Ｇ４］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ１０］Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、かつ、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上である、前記［Ｇ８］または［Ｇ９］に記載のｃ面ＧａＮウエハ。
［Ｇ１１］最も高い濃度で含有するドナー不純物がＧｅである、前記［Ｇ８］～［Ｇ１０］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ１２］Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｇ１０］または［Ｇ１１］に記載のｃ面ＧａＮウエハ。
［Ｇ１３］最も高い濃度で含有するドナー不純物がＳｉである、前記［Ｇ８］または［Ｇ９］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ１４］Ｓｉを除くドナー不純物の総濃度が、Ｓｉ濃度の１０％以下、５％以下または１％以下である、前記［Ｇ１３］に記載のｃ面ＧａＮウエハ。
［Ｇ１５］キャリア濃度がＳｉ濃度の９０％以上である、前記［Ｇ１４］に記載のｃ面ＧａＮウエハ。
［Ｇ１６］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｇ１３］～［Ｇ１５］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ１７］ＨＶＰＥで成長されたＧａＮ結晶からなる、前記［Ｇ１］～［Ｇ１６］のいずれかに記載のｃ面ＧａＮウエハ。
［Ｇ１８］前記［Ｇ１］～［Ｇ１７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｇ１９］前記［Ｇ１］～［Ｇ１７］のいずれかに記載のｃ面ＧａＮウエハと、該ｃ面ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｇ２０］前記［Ｇ１］～［Ｇ１７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
［Ｇ２１］前記［Ｇ１］～［Ｇ７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
［Ｇ２２］前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、前記［Ｇ２１］に記載の製造方法。
［Ｇ２３］前記ＧａＮ層の厚さが５００μｍ以下である、前記［Ｇ２１］または［Ｇ２２］に記載の製造方法。
［Ｇ２４］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上の領域である、前記［Ｇ２１］～［Ｇ２３］のいずれかに記
載の製造方法。
［Ｇ２５］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＧｅでドープされる、前記［Ｇ２１］～［Ｇ２４］のいずれかに記載の製造方法。
［Ｇ２６］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、前記［Ｇ２１］～［Ｇ２５］のいずれかに記載の製造方法。
［Ｇ２７］前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域である、前記［Ｇ２１］～［Ｇ２３］のいずれかに記載の製造方法。
［Ｇ２８］前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、前記［Ｇ２１］～［Ｇ２７］のいずれかに記載の製造方法。
［Ｇ２９］前記［Ｇ１］～［Ｇ７］のいずれかに記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
本発明の実施形態には、更に以下の［Ｈ１］～［Ｈ３２］が含まれる。
［Ｈ１］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、少なくともひとつの１０ｍｍ×１０ｍｍの正方形エリアのＸ線異常透過像が得られること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｈ２］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、少なくともひとつの１５ｍｍ×１５ｍｍの正方形エリアのＸ線異常透過像が得られること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｈ３］互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、少なくともひとつの２０ｍｍ×２０ｍｍの正方形エリアのＸ線異常透過像が得られること、および、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たすことを特徴とするｎ型ＧａＮ結晶：
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
［Ｈ４］不純物濃度に関して前記条件（ａ）～（ｃ）の全てを充たす、前記［Ｈ１］～［Ｈ３］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ５］Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下である、前記［Ｈ１］～［Ｈ４］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ６］５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の、少なくともいずれかを有する、前記［Ｈ１］～［Ｈ５］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ７］Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、前記［Ｈ１］～［Ｈ６］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ８］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｈ７］に記載のｎ型ＧａＮ結晶。
［Ｈ９］０．０３Ω・ｃｍ未満、０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満または０．０１０Ω・ｃｍ未満の室温抵抗率を有する、前記［Ｈ１］～［Ｈ５］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ１０］キャリア濃度が１×１０１８ｃｍ－３以上、２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上である、前記［Ｈ１］～［Ｈ５］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ１１］Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、かつ、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上である、前記［Ｈ９］または［Ｈ１０］に記載のｎ型ＧａＮ結晶。
［Ｈ１２］最も高い濃度で含有するドナー不純物がＧｅである、前記［Ｈ９］～［Ｈ１１］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ１３］Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｈ１１］または［Ｈ１２］に記載のｎ型ＧａＮ結晶。
［Ｈ１４］最も高い濃度で含有するドナー不純物がＳｉである、前記［Ｈ９］または［Ｈ１０］に記載のｎ型ＧａＮ結晶。
［Ｈ１５］Ｓｉを除くドナー不純物の総濃度が、Ｓｉ濃度の１０％以下、５％以下または１％以下である、前記［Ｈ１４］に記載のｎ型ＧａＮ結晶。
［Ｈ１６］キャリア濃度がＳｉ濃度の９０％以上である、前記［Ｈ１５］に記載のｎ型ＧａＮ結晶。
［Ｈ１７］Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、前記［Ｈ１４］～［Ｈ１６］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ１８］ＨＶＰＥで成長されたＧａＮ結晶からなる、前記［Ｈ１］～［Ｈ１７］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ１９］ＧａＮウエハである、前記［Ｈ１］～［Ｈ１８］のいずれかに記載のｎ型ＧａＮ結晶。
［Ｈ２０］おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、０．１度以下、または０．０８度以下である、前記［Ｈ１９］に記載のｎ型ＧａＮ結晶。
［Ｈ２１］前記［Ｈ１９］または［Ｈ２０］に記載のｎ型ＧａＮ結晶を準備するステップと、該準備したｎ型ＧａＮ結晶の上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
［Ｈ２２］前記［Ｈ１９］または［Ｈ２０］に記載のｎ型ＧａＮ結晶と、該ｎ型ＧａＮ結晶上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
［Ｈ２３］前記［Ｈ１９］または［Ｈ２０］に記載のｎ型ＧａＮ結晶を準備するステップと、該準備したｎ型ＧａＮ結晶の上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
［Ｈ２４］前記［Ｈ１］～［Ｈ８］のいずれかに記載のｎ型ＧａＮ結晶であるＧａＮウエハを準備するステップと、該準備したＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
［Ｈ２５］前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、前記［Ｈ２４］に記載の製造方法。
［Ｈ２６］前記ＧａＮ層の厚さが５００μｍ以下である、前記［Ｈ２４］または［Ｈ２５］に記載の製造方法。
［Ｈ２７］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上または４×１０１８ｃｍ－３以上の領域である、前記［Ｈ２４］～［Ｈ２６］のいずれかに記載の製造方法。
［Ｈ２８］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＧｅでドープされる、前記［Ｈ２４］～［Ｈ２７］のいずれかに記載の製造方法。
［Ｈ２９］前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、前記［Ｈ２４］～［Ｈ２８］のいずれかに記載の製造方法。
［Ｈ３０］前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域である、前記［Ｈ２４］に記載の製造方法。
［Ｈ３１］前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、前記［Ｈ２４］～［Ｈ３０］のいずれかに記載の製造方法。
［Ｈ３２］前記［Ｈ１］～［Ｈ８］のいずれかに記載のｎ型ＧａＮ結晶であるＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
好ましい実施形態のひとつによれば、ＨＶＰＥで成長され、２０ａｒｃｓｅｃ以下の（００４）ＸＲＤロッキングカーブ半値幅を有するＧａＮ結晶が提供される。
図１は、実施形態に係るｎ型ＧａＮ結晶を示す斜視図である。 図２は、実施形態に係るｎ型ＧａＮ結晶を示す平面図である。 図３は、実施形態に係るｎ型ＧａＮ結晶を示す平面図である。 図４は、実施形態に係るＧａＮウエハを示す斜視図である。 図５は、実施形態に係るＧａＮウエハを示す断面図である。 図６は、実施形態に係るＧａＮウエハを示す平面図である。 図７は、実施形態に係るＧａＮウエハを示す平面図である。 図８は、二層ＧａＮウエハの一例を示す斜視図である。 図９は、ＨＶＰＥ装置の基本構成を示す模式面である。 図１０（ａ）は、サセプター上にシードとエッジカバーがセットされたところを示す断面図であり、図１０（ｂ）は図１０（ａ）に示すシード上にＧａＮ結晶が成長した状態を示す断面図である。 図１１は、サセプター上にシードとエッジカバーがセットされたところを示す断面図である。 図１２は、アモノサーマル法によるＧａＮ結晶の成長に用いられる結晶成長装置の基本構成を示す図面である。 図１３は、第一のｃ面ＧａＮウエハのＮ極性面上に、アモノサーマル法でＧａＮ結晶層を成長させたところを示す断面図である。 図１４は、実験６で作製したサンプルの構成と、実験６における三光子励起像の観察方向を示す図面である。 図１５は、ｃ面ＧａＮウエハのオフカット角が互いに垂直な２方向の成分に分解できることを説明する図面である。 図１６は、実験７において、ＨＶＰＥで成長されたＧａＮ結晶からなるｃ面ＧａＮウエハ（サンプルＥ－７）から得た、２０ｍｍ×２０ｍｍの正方形エリアの透過Ｘ線トポグラフィ像である（図面代用写真）。
ＧａＮ結晶では、（０００１）結晶面および（０００－１）結晶面を総称してｃ面といい、｛１０－１０｝結晶面をｍ面、｛１１－２０｝結晶面をａ面という。ｃ面に垂直な結晶軸はｃ軸、ｍ面に垂直な結晶軸はｍ軸、ａ面に垂直な結晶軸はａ軸と呼ばれる。
本明細書において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮ結晶の結晶軸、結晶面、結晶方位等を意味する。
六方晶のミラー指数（ｈｋｉｌ）は、ｈ＋ｋ＝－ｉの関係があることから、（ｈｋｌ）と３桁で表記されることもある。例えば、（０００４）を３桁で表記すると（００４）である。
以下、適宜図面を参照しながら、本発明を実施形態に即して説明する。
１．ｎ型ＧａＮ結晶
１．１．形態および寸法
図１に示す結晶１０は、実施形態に係るｎ型ＧａＮ結晶の一例である。
結晶１０は、互いに反対方向を向いた２つの主面（大面積面）、すなわち、第一主面１１と第二主面１２を有している。第一主面１１と第二主面１２は、どちらか一方がＧａ極性であり、他方がＮ極性である。第一主面１１と第二主面１２は、好ましくは互いに平行である。
第一主面１１がＧａ極性で第二主面１２がＮ極性であるとき、（０００１）結晶面に対する第一主面１１の傾斜は０度以上１０度以下である。該傾斜は０．２度以上であってもよく、また、５度未満、２．５度未満、２度未満、１．５度未満、１度未満または０．５度未満であってもよい。
（０００１）結晶面に対する第一主面１１の傾斜とは、別の言い方をすれば、結晶１０の［０００１］方向と、第一主面１１の法線ベクトルとがなす角度である。
第一主面１１がＮ極性で第二主面１２がＧａ極性であるとき、（０００－１）結晶面に対する第一主面１１の傾斜は０度以上１０度以下である。該傾斜は、５度未満、２．５度未満、２度未満、１．５度未満、１度未満または０．５度未満であってもよい。
第一主面１１および第二主面１２の面積は、それぞれ３ｃｍ２以上であることが好ましい。
結晶１０の直径ＤＣは、通常２０ｍｍ以上であり、４５ｍｍ以上、９５ｍｍ以上、あるいは１４５ｍｍ以上であってもよく、典型的には、２５～２７ｍｍ（約１インチ）、５０～５５ｍｍ（約２インチ）、１００～１０５ｍｍ（約４インチ）、１５０～１５５ｍｍ（約６インチ）等である。
第一主面１１および第二主面１２の形状は円に限定されるものではなく、正方形、長方形等の四角形、正六角形等、正八角形等の多角形、その他任意の形状に変更し得る。
結晶１０は、インゴットまたはウエハであり得る他、他のＧａＮ結晶上に成長したエピタキシャル層や、支持基板に貼り合わされた膜などであってもよい。つまり、結晶１０は自立していてもよいし、自立していなくてもよい。
結晶１０がインゴットであるとき、その厚さｔＣは、好ましくは１．５ｍｍ以上、より好ましくは２ｍｍ以上、更に好ましくは３ｍｍ以上である。
結晶１０がウエハであるとき、その厚さｔＣは、２００μｍ以上５００μｍ未満、５００μｍ以上７５０μｍ未満、７５０μｍ以上１ｍｍ未満、１ｍｍ以上２ｍｍ未満などであり得る。
結晶１０が、他のＧａＮ結晶上に成長したエピタキシャル層または支持基板に貼り合わされた膜であるとき、その厚さｔＣは、５μｍ以上５０μｍ未満、５０μｍ以上１００μｍ未満、１００μｍ以上１５０μｍ未満、１５０μｍ以上２５０μｍ以下などであり得る。
１．２．性質
結晶１０は、ＨＶＰＥで成長されたＧａＮからなる。
石英リアクターを備える通常のＨＶＰＥ装置で成長されたＧａＮは、不純物濃度に関して次の（ａ）～（ｃ）から選ばれる一以上の条件を充たすのが普通である。
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である。
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である。
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
結晶１０は、上記条件（ａ）～（ｃ）の全てを充たし得る。
結晶１０はドナー不純物を含有するｎ型半導体である。限定するものではないが、一例において、結晶１０の室温抵抗率（室温での比抵抗）は０．０３Ω・ｃｍ未満であり、好ましくは０．０２Ω・ｃｍ未満、より好ましくは０．０１５Ω・ｃｍ未満、更に好ましくは０．０１０Ω・ｃｍ未満であり得る。
結晶１０が含有し得るドナー不純物には、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）等の１４族元素と、Ｏ（酸素）、Ｓ（硫黄）等の１６族元素がある。
結晶１０が最も高い濃度で含有するドナー不純物は、好ましくはＳｉまたはＧｅである。
一例では、Ｓｉを除くドナー不純物の総濃度を、Ｓｉ濃度に比べ十分に低くすることで、結晶１０のキャリア濃度をＳｉ濃度の調節により制御可能とすることができる。そのためには、Ｓｉを除くドナー不純物の総濃度をＳｉ濃度の１０％以下、更には５％以下、更には１％以下とすることが好ましい。Ｓｉを除くドナー不純物の総濃度がＳｉ濃度の１０％以下であるときに、結晶１０のキャリア濃度はＳｉ濃度の９０％以上であり得る。
結晶１０にＧｅを添加するときは、成長時に用いるキャリアガスに含まれるＨ２のモル比を比較的高くすることが、Ｇｅの濃度ムラを低減するうえで有効であるが、それに伴い結晶１０のＳｉ濃度は１０１７ａｔｏｍｓ／ｃｍ３台以上となり得る。
結晶１０の抵抗率を十分に低下させるには、結晶１０の室温におけるキャリア濃度を１×１０１８ｃｍ－３以上、更には２×１０１８ｃｍ－３以上とすることが好ましい。該キャリア濃度は、３×１０１８ｃｍ－３以上、更には４×１０１８ｃｍ－３以上としてもよい。電気特性の観点からは、該キャリア濃度に上限は特に無いが、結晶１０の生産性を悪化させないために、該キャリア濃度は１×１０１９ｃｍ－３以下に設定することができ、８×１０１８ｃｍ－３以下、更には５×１０１８ｃｍ－３以下に設定してもよい。高濃度のドーピングは異常成長の発生頻度を高めるからである。
１．３．結晶品質
結晶１０の品質は、ＣｕＫα１放射を用いたωスキャンにより測定される（００４）ＸＲＤロッキングカーブＦＷＨＭを指標にして評価し得る。結晶品質が良好である程、（００４）ＸＲＤロッキングカーブＦＷＨＭは狭い。
（００４）ＸＲＤロッキングカーブ測定では、Ｘ線管球を電圧４５ｋＶ、電流４０ｍＡで動作させ、Ｇｅ（４４０）４結晶対称モノクロメータを用いて単色化したＣｕＫα線を第一主面１１に入射させる。Ｘ線をどの方向から第一主面１１に入射させるかは特に限定されず、例えば、Ｘ線の入射面がａ軸と垂直になるようにしてもよい。
Ｘ線のビームサイズは、入射角（反射面とＸ線とがなす角度）を９０°としたとき、す
なわちＸ線を反射面である（００４）面に垂直に入射させたときに、第一主面１１上における照射エリアのサイズが、ω軸に平行な方向について５ｍｍ、ω軸に垂直な方向について１ｍｍとなるように設定する。ω軸とは、ロッキングカーブ測定における試料の回転軸である。
Ｘ線のビームサイズをこのように設定したとき、ＧａＮの（００４）ＸＲＤロッキングカーブ測定では、ωが約３６．５°であることから、第一主面１１上における照射エリアのサイズは約１．７×５ｍｍ２である。
このようにして測定される（００４）ＸＲＤロッキングカーブＦＷＨＭは、２０ａｒｃｓｅｃ未満、更には１８ａｒｃｓｅｃ未満、更には１６ａｒｃｓｅｃ未満、更には１４ａｒｃｓｅｃ未満、更には１２ａｒｃｓｅｃ未満であり得る。
第一主面１１の直径が４０ｍｍを超えるときには、図２に示すように、第一主面１１上で１本のラインＬに沿って長さ４０ｍｍにわたり１ｍｍ毎に上記条件でωスキャンを行うことにより、該ラインＬ上に１ｍｍピッチで並んだ４０個の測定点ＰＭでの（００４）ＸＲＤロッキングカーブを得ることができる。この場合、各測定点ＰＭにおけるωスキャンでは、ω軸をラインＬと垂直とする。つまり、Ｘ線入射面とラインＬとが平行となるように、Ｘ線を結晶１０に入射させる。
好適例においては、第一主面１１上で少なくとも１本のラインに沿ってかかる測定をしたときに、全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であり得る。
該全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値は、１８ａｒｃｓｅｃ以下、更には１６ａｒｃｓｅｃ以下、更には１４ａｒｃｓｅｃ以下、更には１２ａｒｃｓｅｃ、更には１０ａｒｃｓｅｃ以下であり得る。
第一主面１１の直径が４０ｍｍを超えるときには、更に、第一主面１１上で、図３に例示するような互いに垂直な２本のラインＬ１およびＬ２のそれぞれに沿って、長さ４０ｍｍにわたり１ｍｍ毎に上記条件でωスキャンを行うことにより、１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを、各ラインＬ１、Ｌ２上で得ることができる。この場合、ラインＬ１上の各測定点におけるωスキャンではω軸をラインＬ１と垂直とし、ラインＬ２上の各測定点におけるωスキャンではω軸をラインＬ２と垂直とする。
好適例においては、第一主面１１上で、少なくとも２本の互いに垂直なラインのそれぞれに沿ってかかる測定をしたときに、各ライン上の全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であり得る。すなわち、該２本のラインの一方上の４０個の測定点間での最大値と他方上の４０個の測定点間での最大値が、どちらも２０ａｒｃｓｅｃ以下であり得る。
各ライン上の全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値は、１８ａｒｃｓｅｃ以下、更には１６ａｒｃｓｅｃ以下、更には１４ａｒｃｓｅｃ以下、更には１２ａｒｃｓｅｃ以下、更には１０ａｒｃｓｅｃ以下であり得る。
結晶１０からは、ラング法によるＸ線トポグラフィにおいて、少なくともひとつの１０ｍｍ×１０ｍｍの正方形エリアのＸ線異常透過像が得られ得る。
ラング法では、板状の試験片の一方の主面側にＸ線源が配置され、他方の主面側にＸ線検出器が配置される。
Ｘ線の異常透過はボルマン効果とも呼ばれ、通常であれば吸収現象のせいで透過し得ない厚さの結晶を、Ｘ線が透過する現象である。例えば、Ｘ線源にＭｏＫα（波長０．７１０７３Å）を用いたＸ線トポグラフィで、厚さ３４４μｍのＧａＮ結晶から透過像が得られる場合、それは異常透過像である。なぜなら、ＧａＮの吸収係数μは、Ｘ線源がＭｏＫ
αの場合には２９０．４０ｃｍ-1であり、ウエハの厚さｔが３４４μｍのときμ・ｔ＝１０．０となるところ、異常透過がなければμ・ｔ≧１０の条件で透過像は得られないからである。
異常透過像は結晶の完全性が低いときには観察されないので、Ｘ線トポグラフィにおいて異常透過像が得られるＧａＮ結晶は品質が良好であるといってよい。
結晶１０からは、少なくともひとつの１５ｍｍ×１５ｍｍの正方形エリアのＸ線異常透過像が得られることが好ましく、少なくともひとつの２０ｍｍ×２０ｍｍの正方形エリアのＸ線異常透過像が得られることがより好ましい。
２．ＧａＮウエハ
本明細書では、（０００１）結晶面または（０００－１）結晶面からのオフカットが１０度以下のＧａＮウエハを、ｃ面ＧａＮウエハと呼ぶ。
２．１．形態および寸法
図４に示すウエハ２０は、実施形態に係るＧａＮウエハの一例である。
ウエハ２０はｃ面ＧａＮウエハであり、互いに反対方向を向いたその２つの主面（大面積面）、すなわち、第一主面２１と第二主面２２は、一方がＧａ極性、他方がＮ極性である。Ｇａ極性側の主面はＧａ極性面と呼ばれることが、また、Ｎ極性側の主面はＮ極性面と呼ばれることがある。
第一主面２１がＧａ極性であるとき、（０００１）結晶面に対する第一主面２１の傾斜は０度以上１０度以下である。該傾斜は、０．２度以上であってもよく、また、５度未満、２．５度未満、１．５度未満、１度未満または０．５度未満であってもよい。
第一主面２１がＮ極性であるとき、（０００－１）結晶面に対する第一主面２１の傾斜は０度以上１０度以下である。該傾斜は、５度未満、２．５度未満、１．５度未満、１度未満または０．５度未満であってもよい。
第一主面２１と第二主面２２は、好ましくは互いに平行である。
ウエハ２０の直径ＤＷは、通常４５ｍｍ以上であり、９５ｍｍ以上、あるいは１４５ｍｍ以上であってもよく、典型的には５０～５５ｍｍ（約２インチ）、１００～１０５ｍｍ（約４インチ）、１５０～１５５ｍｍ（約６インチ）等である。
ウエハ２０の厚さｔＷは、直径ＤＷに応じて、ウエハ２０が自立可能かつハンドリング可能となるように設計される。例えばウエハ２０の直径ＤＷが約２インチのとき、厚さｔＷは好ましくは２５０～５００μｍ、より好ましくは３００～４５０μｍであり、ウエハ２０の直径ＤＷが約４インチのとき、厚さｔＷは好ましくは４００～８００μｍ、より好ましくは５００～６５０μｍである。ウエハ２０の直径ＤＷが約６インチのとき、厚さｔＷは好ましくは５００～８５０μｍ、より好ましくは６００～７５０μｍである。
ウエハ２０のオフカット角は、ｘ方向成分とｙ方向成分という、第一主面２１内で互いに直交する２方向の成分に分解することができる。図１５を参照して説明すると、第一主面２１の法線方向をｚ方向、ｃ軸に平行なベクトルをベクトルＶｃとしたとき、ウエハ２０のオフカット角はベクトルＶｃのｚ軸からの傾斜θに等しい。このベクトルＶｃは、ｘ方向成分であるベクトルＶｃｘと、ｙ方向成分であるベクトルＶｃｙとに分解することができる。ｘｚ平面上におけるベクトルＶｃの正射影がベクトルＶｃｘであり、ｙｚ平面上におけるベクトルＶｃの正射影がベクトルＶｃｙである。
ベクトルＶｃをこのように分解したとき、ベクトルＶｃｘのｚ軸からの傾斜がオフカット角θのｘ方向成分θｘであり、ベクトルＶｃｙのｚ軸からの傾斜がオフカット角θのｙ軸方向成分θｙである。
ウエハ２０では、第一主面２１の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、第一主面２１の中心を通りｙ方向に延びるライン上におけ
るオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下、好ましくは０．１度以下、より好ましくは０．０８度以下であり得る。この評価では、ウエハ２０を平面視したときに外周からの距離が５ｍｍ未満の部分は除外してもよい。
変動幅とは最大値と最小値の差であり、例えば変動幅が０．１５度以下であることは、言い換えると、中央値からの変動が±０．０７５度以内ということである。
ｘ方向はa面のひとつと平行であってもよく、そのときｙ方向はｍ面のひとつと平行で
ある。
ウエハ２０の第一主面２１は、例えばウエハ２０を基板に用いて窒化物半導体デバイスを製造する際に、窒化物半導体のエピタキシャル成長に使用されることが予定された主面、すなわち「おもて面」である。第一主面２１は鏡面仕上げされ、ＡＦＭで測定されるその根二乗平均（ＲＭＳ）粗さは、測定範囲２μｍ×２μｍにおいて好ましくは２ｎｍ未満であり、１ｎｍ未満または０．５ｎｍ未満であってもよい。
第二主面２２は「裏面」であり、鏡面仕上げされていてもよいし、艶消し仕上げされていてもよい。
ウエハ２０のエッジは面取りされていてもよい。
ウエハ２０には、結晶の方位を表示するオリエンテーション・フラットまたはノッチ、おもて面と裏面の識別を容易にするためのインデックス・フラット等、必要に応じて様々なマーキングを施してもよい。
ウエハ２０の主面は円形であるが、円形に限定されるものではなく、正方形、長方形、六角形、八角形、その他任意の形状に変更することができる。
２．２．性質
ウエハ２０は、ＨＶＰＥで成長されたＧａＮ結晶からなる。
石英リアクターを備える通常のＨＶＰＥ装置で成長されたＧａＮは、不純物濃度に関して次の（ａ）～（ｃ）から選ばれる一以上の条件を充たすのが普通である。
（ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である。
（ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である。
（ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
ウエハ２０は、上記条件（ａ）～（ｃ）の全てを充たし得る。
参考までに述べると、ＨＶＰＥで成長されたＧａＮは、赤外吸収スペクトルの３１５０～３２５０ｃｍ－１の範囲に吸収係数が０．５ｃｍ－１を超える吸収ピークが認められない点で、アモノサーマル法で成長されたＧａＮと見分けることができる。この赤外吸収ピークは、アモノサーマル法で成長されたＧａＮが高濃度に含有するガリウム空孔に関係している［S. Suihkonen, et al., Applied Physics Letters 108, 202105 (2016); W. Jiang, et al., Applied Physics Express 10, 075506 (2017)］。
ウエハ２０の意図的ドープは必要に応じて任意に行い得る。従って、一例においては、ウエハ２０を、意図的ドープしていないＧａＮ（ＵＩＤ－ＧａＮ；un-intentionally doped GaN）のみで形成することもできる。非意図的なドナー不純物ドーピングと、窒素空孔の生成が不可避的に発生するので、ＵＩＤ－ＧａＮの導電型はｎ型である。
ＵＩＤ－ＧａＮでは、Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下、Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下であり得る。
ＵＩＤ－ＧａＮでは、キャリア濃度が５×１０１７ｃｍ－３未満であり得るとともに、室温抵抗率が０．０４Ω・ｃｍ以上であり得る。
一例では、意図的ドーピングによってウエハ２０の室温抵抗率を低下させ、０．０３Ω・ｃｍ未満、更には０．０２Ω・ｃｍ未満、更には０．０１５Ω・ｃｍ未満、更には０．０１０Ω・ｃｍ未満とすることができる。抵抗率を十分に低下させるには、ウエハ２０の室温におけるキャリア濃度を１×１０１８ｃｍ－３以上、更には２×１０１８ｃｍ－３以上とすることが好ましい。該キャリア濃度は、３×１０１８ｃｍ－３以上、更には４×１０１８ｃｍ－３以上としてもよい。電気特性の観点からは、該キャリア濃度に上限は特に無いが、ウエハ２０の生産性を悪化させないために、該キャリア濃度は１×１０１９ｃｍ－３以下に設定することができ、８×１０１８ｃｍ－３以下、更には５×１０１８ｃｍ－３以下に設定してもよい。高濃度のドーピングはＧａＮ結晶の異常成長の発生頻度を高めるからである。
抵抗率を下げるためにウエハ２０に添加されるドーパントは、好ましくはドナー不純物であり、従って、ドーピングにより低抵抗化されたときのウエハ２０の導電型は好ましくはｎ型である。なぜなら、ドナー不純物の方が一般にアクセプター不純物より高い活性化率を示すからである。活性化率とは、ドープされたＧａＮにおける、ドーパントの濃度に対するキャリア濃度の比率のことである。
ドナー不純物として作用し得る元素には、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）等の１４族元素と、Ｏ（酸素）、Ｓ（硫黄）等の１６族元素がある。
ドナー不純物でドープされるとき、ウエハ２０が最も高い濃度で含有するドナー不純物は、好ましくはＳｉまたはＧｅであり、それは主に次の２つの理由による。
第一に、ＳｉとＧｅは、Ｏと並んで高い活性化率を有するドナー不純物である。
第二に、ＯでハイドープしたＧａＮを得るためにはファセット成長が必要であるのに対し、ＳｉまたはＧｅでハイドープしたＧａＮはｃ面成長により得ることができる。
ファセット成長とは、［０００１］配向したＧａＮ膜を、成長表面がピットだらけとなるように成長させる技法である。対照的に、かかるＧａＮ膜を成長表面が平らになるように成長させることをｃ面成長という。
貫通転位はピットの底に集まる性質を持つため、ファセット成長により形成されたＧａＮ膜では貫通転位の分布が不均一となる。そのようなＧａＮ膜から切り出されるｃ面ＧａＮウエハを、窒化物半導体デバイスの製造者は好まないことが多い。
（００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ以下のＧａＮ結晶は、貫通転位の密度が低いので、適切な条件でｃ面成長させたときの成長表面は、平坦でヒロックの無い、極めて良好なモホロジーを有するものとなり得る。ＳｉとＧｅは、この特徴を生かすことができるドナー不純物といえる。
好ましい一例では、Ｓｉを除くドナー不純物の総濃度を、Ｓｉ濃度に比べ十分に低くすることで、ウエハ２０のキャリア濃度をＳｉ濃度の調節により制御可能とすることができる。そのためには、Ｓｉを除くドナー不純物の総濃度をＳｉ濃度の１０％以下、更には５％以下、更には１％以下とすることが好ましい。Ｓｉを除くドナー不純物の総濃度がＳｉ濃度の１０％以下であるときに、ウエハ２０のキャリア濃度はＳｉ濃度の９０％以上であり得る。
ウエハ２０にＧｅを意図的に添加するときは、成長時に用いるキャリアガスに含まれるＨ２のモル比を比較的高くすることが、Ｇｅの濃度ムラを低減するうえで有効であるが、それに伴いウエハ２０のＳｉ濃度は、Ｓｉを意図的に添加しないときであっても、１０１７ａｔｏｍｓ／ｃｍ３台以上となり得る。
一態様では、ウエハ２０の一部のみを意図的ドープしてもよい。
図５に示す例では、ウエハ２０が、意図的ドープしたＧａＮ（ＩＤ－ＧａＮ；intentio
nally doped GaN）からなる第一領域Ｒ１をＧａ極性の第一主面２１側に有し、ＵＩＤ－
ＧａＮからなる第二領域Ｒ２をＮ極性の第二主面２２側に有している。第一領域Ｒ１は、第二領域Ｒ２よりも高いキャリア濃度と低い抵抗率を有している。
第一領域Ｒ１と第二領域Ｒ２の間には、これら２つの領域の中間のキャリア濃度を有する中間領域（図示せず）が設けられ得る。この中間領域においては、Ｎ極性側からＧａ極性側に向かってキャリア濃度が連続的または段階的に増加していてもよい。
第一領域Ｒ１の厚さｔ１は、例えば、５μｍ以上５０μｍ未満、５０μｍ以上１００μｍ未満、１００μｍ以上１５０μｍ未満、１５０μｍ以上２５０μｍ以下などであり得る。
第一領域Ｒ１と第二領域Ｒ２の間には、再成長界面が存在してもよい。すなわち、図５に示すウエハ２０は、ＵＩＤ－ＧａＮからなるｃ面ＧａＮウエハを完成させた後に、そのｃ面ＧａＮウエハのＧａ極性側主面上にＩＤ－ＧａＮ層をＨＶＰＥで成長させる工程を経て製造されたものであってもよい。
図５に示すウエハ２０において、第一領域Ｒ１における室温抵抗率は、０．０３Ω・ｃｍ未満、０．０２Ω・ｃｍ未満、０．０１５Ω・ｃｍ未満、または０．０１０Ω・ｃｍ未満であり得る。第一領域Ｒ１における室温でのキャリア濃度は、好ましくは１×１０１８ｃｍ－３以上、より好ましくは２×１０１８ｃｍ－３以上であり、３×１０１８ｃｍ－３以上、更には４×１０１８ｃｍ－３以上であってもよい。
第一領域Ｒ１が含有する意図的ドーパントは、好ましくはドナー不純物であり、そのときに第一領域Ｒ１が最も高い濃度で含有するドナー不純物はＳｉまたはＧｅである。好適例では、第一領域Ｒ１において、Ｓｉを除くドナー不純物の総濃度を、Ｓｉ濃度の１０％以下、更には５％以下、更には１％以下とすることができる。
第二領域Ｒ２においては、Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下、Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下、２×１０１６ａｔｏｍｓ／ｃｍ３以下または１×１０１６ａｔｏｍｓ／ｃｍ３以下、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下であり得る。
第二領域Ｒ２においては、キャリア濃度が５×１０１７未満であり得るとともに、室温抵抗率が０．０４Ω・ｃｍ以上であり得る。
２．３．結晶品質
ウエハ２０の結晶品質は、ＣｕＫα１放射を用いたωスキャンにより測定される（００４）ＸＲＤロッキングカーブＦＷＨＭを指標にして評価し得る。結晶品質が良好である程、（００４）ＸＲＤロッキングカーブＦＷＨＭは狭い。
（００４）ＸＲＤロッキングカーブ測定では、Ｘ線管球を電圧４５ｋＶ、電流４０ｍＡで動作させ、Ｇｅ（４４０）４結晶対称モノクロメータを用いて単色化したＣｕＫα線を第一主面２１に入射させる。
Ｘ線のビームサイズは、入射角（反射面とＸ線とがなす角度）を９０°としたとき、すなわちＸ線を反射面である（００４）面に垂直に入射させたときに、第一主面２１上における照射エリアのサイズが、ω軸に平行な方向について５ｍｍ、ω軸に垂直な方向について１ｍｍとなるように設定する。ω軸とは、ロッキングカーブ測定における試料の回転軸である。
Ｘ線のビームサイズをこのように設定したとき、ＧａＮの（００４）ＸＲＤロッキングカーブ測定ではωが約３６．５°であることから、第一主面２１上における照射面積は約１．７×５ｍｍ２である。
図６に示すように、ウエハ２０の第一主面２１上で１本のラインＬに沿って長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ラインＬ上に１ｍｍピッチで並ん
だ４０個の測定点ＰＭでの（００４）ＸＲＤロッキングカーブを得ることができる。各測定点ＰＭにおけるωスキャンでは、ω軸をラインＬと垂直とする。換言すれば、Ｘ線入射面とラインＬとが平行となるように、Ｘ線をウエハ２０に入射させる。
ウエハ２０では、第一主面２１上で少なくとも１本のラインに沿ってかかる測定をしたときに、全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下である。
該全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値は、１８ａｒｃｓｅｃ以下、更には１６ａｒｃｓｅｃ以下、更には１４ａｒｃｓｅｃ以下、更には１２ａｒｃｓｅｃ以下、更には１０ａｒｃｓｅｃ以下であり得る。
更に、ウエハ２０の第一主面２１上では、図７に例示するような互いに垂直な２本のラインＬ１およびＬ２のそれぞれに沿って、長さ４０ｍｍにわたり１ｍｍ毎に上記条件でωスキャンを行うことにより、１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを、各ラインＬ１、Ｌ２上で得ることができる。この場合、ラインＬ１上の各測定点におけるωスキャンではω軸をラインＬ１と垂直とし、ラインＬ２上の各測定点におけるωスキャンではω軸をラインＬ２と垂直とする。
好適例においては、第一主面２１上で、少なくとも２本の互いに垂直なラインのそれぞれに沿ってかかる測定をしたときに、各ライン上の全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であり得る。すなわち、該２本のラインの一方上の４０個の測定点間での最大値と他方上の４０個の測定点間での最大値が、どちらも２０ａｒｃｓｅｃ以下であり得る。
各ライン上の全測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値は、１８ａｒｃｓｅｃ以下、更には１６ａｒｃｓｅｃ以下、更には１４ａｒｃｓｅｃ以下、更には１２ａｒｃｓｅｃ以下、更には１０ａｒｃｓｅｃ以下であり得る。
ウエハ２０の第一主面２１上における転位密度は、好ましくは２×１０５ｃｍ－２以下、より好ましくは１×１０５ｃｍ－２以下、更に好ましくは５×１０４ｃｍ－２以下であり得る。転位密度の評価にあたっては、ウエハ２０を平面視したときに外周からの距離が５ｍｍ未満の部分を除外してもよい。
２．４．用途
ウエハ２０は、基板として、各種の窒化物半導体デバイスの製造に好ましく使用することができる。
窒化物半導体デバイスとは、デバイス構造の主要部が窒化物半導体で形成された半導体デバイスである。窒化物半導体は、窒化物系III－V族化合物半導体、III族窒化物系化合
物半導体、ＧａＮ系半導体などとも呼ばれ、ＧａＮを含む他、ＧａＮのガリウムの一部または全部を他の周期表第１３族元素（Ｂ、Ａｌ、Ｉｎ等）で置換した化合物を含む。
ウエハ２０を用いて製造され得る窒化物半導体デバイスの代表例は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）などの発光デバイスと、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）など
の電子デバイスであるが、これらに限定されるものではない。
窒化物半導体デバイスを製造するときは、ウエハ２０の第一主面２１上に一以上の窒化物半導体層をエピタキシャル成長させて、半導体デバイス構造を備えたエピタキシャルウエハを形成する。エピタキシャル成長法としては、ＭＯＣＶＤ、ＭＢＥ、パルス蒸着、スパッタリング、ＨＶＰＥなどの気相法が好ましく例示されるが、これらに限定はされない。
エッチング加工、イオン注入、電極や保護膜などの構造物の付与等を含み得る半導体プ
ロセスが実行された後、エピタキシャルウエハは必要に応じて薄化加工されたうえで分断され、窒化物半導体デバイスチップとされる。この薄化加工では、ウエハ２０の第二主面２２側が研削、研磨および／またはエッチングされる。
ウエハ２０がＵＩＤ－ＧａＮのみからなるときは、通常、ウエハ２０の表面に電極が形成されることはない。一例では、ＵＩＤ－ＧａＮのみからなるウエハ２０を用いてエピタキシャルウエハが形成された後、該エピタキシャルウエハからウエハ２０の全部が研削、研磨および／またはエッチングにより除去され得る。
ウエハ２０が、図５に示すように、第一主面２１側にＩＤ－ＧａＮで形成された第一領域Ｒ１、第二主面２２側にＵＩＤ－ＧａＮで形成された第二領域Ｒ２を有するとき、一例では、ウエハ２０を用いてエピタキシャルウエハが形成された後、ウエハ２０から第二領域Ｒ２が研削、研磨および／またはエッチングにより除去され、それにより露出した第一領域Ｒ１の表面に電極が形成され得る。
ウエハ２０がＩＤ－ＧａＮのみからなるとき、一例では、ウエハ２０を用いてエピタキシャルウエハが形成された後、ウエハ２０の第二主面２２上に電極が形成され得る。この電極が形成されるのは、エピタキシャルウエハの薄化工程の後であり得る。
ウエハ２０は、二層ＧａＮウエハの一部を構成する材料としても使用され得る。
図８に示す二層ウエハ４０は、二層ＧａＮウエハの一例であり、ウエハ２０の少なくとも一部からなる裏層Ｌｂと、ウエハ２０のＧａ極性側の主面上にエピタキシャル成長したＧａＮからなるおもて層Ｌｆとを有している。おもて層Ｌｆと裏層Ｌｂの間には再成長界面４３が存在する。
二層ウエハ４０は、ウエハ２０と同様に、基板として窒化物半導体デバイスの製造に用いられることが予定されている。従って、その厚さは通常のＧａＮウエハと同じく、直径が約２インチのときは好ましくは２５０～５００μｍ、より好ましくは３００～４５０μｍであり、直径が約４インチのときは好ましくは４００～８００μｍ、より好ましくは５００～６５０μｍであり、直径が約６インチのときは好ましくは５００～８５０μｍ、より好ましくは６００～７５０μｍである。
おもて層Ｌｆの厚さは一様であることが好ましいが、必須ではない。二層ウエハ４０において、Ｇａ極性側の主面４１に対し再成長界面４３が傾斜しているとき、おもて層Ｌｆの厚さは該傾斜方向に沿って変化する。おもて層Ｌｆの最小厚、すなわち厚さ最小の場所における厚さは、少なくとも２０μｍ、好ましくは５０μｍ以上であり、７５μｍ以上、１００μｍ以上などであってもよい。
二層ウエハ４０の厚さが３００μｍを超えるとき、おもて層Ｌｆの最大厚、すなわち厚さ最大の場所における厚さは、好ましくは３００μｍ以下、より好ましくは２５０μｍ以下、更に好ましくは２００μｍ以下である。
おもて層Ｌｆの最大厚と最小厚の差は２００μｍ以下であり、好ましくは１００μｍ以下、より好ましくは５０μｍ以下、更に好ましくは２５μｍ以下、更により好ましくは１０μｍ以下である。
おもて層Ｌｆでは、少なくとも上面から距離５μｍ以内の部分が、高キャリア濃度領域またはキャリア補償領域に含まれる。おもて層Ｌｆの上面とは、換言すれば、二層ウエハ４０のＧａ極性側の主面４１である。
好適例では、おもて層Ｌｆのうち、上面から距離Ｚ以内の部分が、高キャリア濃度領域またはキャリア補償領域に含まれる。ここで、Ｚは、おもて層Ｌｆの最小厚を超えない限りで、２０μｍ以上５０μｍ未満、５０μｍ以上１００μｍ未満、１００μｍ以上１５０μｍ未満、１５０μｍ以上２５０μｍ以下等であり得る。
高キャリア濃度領域は、キャリア濃度の下限が１×１０１８ｃｍ－３以上の領域である。高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上、３×１０１８ｃｍ－３以上、または４×１０１８ｃｍ－３以上の領域であり得る。
高キャリア濃度領域に好ましく添加されるドナー不純物は、ＳｉおよびＧｅである。
高キャリア濃度領域は、キャリア濃度の下限が４×１０１８ｃｍ－３以上であって、かつ、ドナー不純物の総濃度の下限が５×１０１８ａｔｏｍｓ／ｃｍ３以上、６×１０１８ａｔｏｍｓ／ｃｍ３以上、または８×１０１８ａｔｏｍｓ／ｃｍ３以上の領域であり得る。
高キャリア濃度領域におけるドナー不純物の総濃度は、結晶品質の著しい低下を避けるために、５×１０１９ａｔｏｍｓ／ｃｍ３以下、更には２×１０１９ａｔｏｍｓ／ｃｍ３以下、更には１×１０１９ａｔｏｍｓ／ｃｍ３以下とされ得る。
高キャリア濃度領域では、ｃ軸方向に沿ったキャリア濃度の変動が、中央値から好ましくは±２５％以内、より好ましくは±２０％以内、更に好ましくは±１５％以内、より更に好ましくは±１０％以内である。キャリア濃度の測定が困難な場合には、これをドナー不純物の総濃度で代用してもよい。
キャリア補償領域は、補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である。キャリア補償領域は、補償不純物の総濃度の下限が、５×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以上または５×１０１８ａｔｏｍｓ／ｃｍ３以上の領域であり得る。
補償不純物とは、ＧａＮ結晶中においてｎ型キャリアを補償する働きを持つ不純物である。好ましい補償不純物は、Ｃ（炭素）と遷移金属元素であり、遷移金属元素としては、Ｆｅ（鉄）、Ｍｎ（マンガン）、Ｃｏ（コバルト）、Ｃｒ（クロム）、Ｖ（バナジウム）、Ｎｉ（ニッケル）、Ｃｕ（銅）などが好ましく例示される。
キャリア補償領域における補償不純物の総濃度は、結晶品質の著しい低下を避けるために、５×１０１９ａｔｏｍｓ／ｃｍ３以下、更には２×１０１９ａｔｏｍｓ／ｃｍ３以下、更には１×１０１９ａｔｏｍｓ／ｃｍ３以下とされ得る。
キャリア補償領域では、ｃ軸方向に沿った補償不純物の総濃度の変動が、中央値から好ましくは±２５％以内、より好ましくは±２０％以内、更に好ましくは±１５％以内、より更に好ましくは±１０％以内である。
二層ウエハ４０を製造するときは、まずウエハ２０を準備し、次いでウエハ２０のＧａ極性側の主面上にＧａＮ層をエピタキシャル成長させて積層体を得る。ウエハ２０は、ＵＩＤ－ＧａＮのみからなるものが好ましい。
ＧａＮ層の成長方法に限定はなく、ＭＯＣＶＤでもよいが、好ましくはＨＶＰＥである。ＧａＮ層の成長厚は５００μｍ以下とすることが好ましい。ＧａＮ層の少なくとも一部を意図的にドーピングすることにより、高キャリア濃度領域またはキャリア補償領域が設けられる。
ＧａＮ層の成長により得られた積層体を薄化する薄化工程は、必要に応じて設けられる。薄化工程では、ウエハ２０のＮ極性側とＧａＮ層のＧａ極性側のいずれか一方または両方が研削、研磨および／またはエッチングされる。
二層ウエハ４０は、意図的にドープされた高キャリア濃度領域またはキャリア補償領域をおもて層Ｌｆにのみ有し得るが、窒化物半導体デバイス製造用の基板としての機能において、全体が意図的にドープされたＧａＮウエハに劣るものではない。なぜならば、一般に窒化物半導体デバイスの製造過程にはエピタキシャルウエハの薄化工程が含まれており、基板として用いられたＧａＮウエハはこの工程で裏面側から加工され、そのかなりの部分は除去されてしまうからである。
二層ウエハ４０では、窒化物半導体デバイスの製造過程で裏層Ｌｂが完全に除去されても、残ったおもて層Ｌｆが窒化物半導体デバイスチップの構造を支える基板としての役割
を担い得るよう、該おもて層Ｌｆの最小厚が少なくとも２０μｍ、好ましくは５０μｍ以上とされる。
上記の他に、ウエハ２０は、ＨＶＰＥ、ＴＨＶＰＥ（Tri-Halide Vapor Phase Epitaxy）、ＯＶＰＥ（Oxide Vapor Phase Epitaxy）、アモノサーマル法、Ｎａフラックス法、
その他各種の方法でバルクＧａＮ結晶を成長させる際に、シードウエハとして使用することもできる。この用途に特に適しているのは、ウエハ２０の中でもＵＩＤ－ＧａＮのみで形成されたものである。
３．ＧａＮ結晶の成長方法
以下では、実施形態に係るｎ型ＧａＮ結晶またはＧａＮウエハの製造に、あるいは実施形態に係るＧａＮウエハの製造方法で、好ましく用い得るＧａＮ結晶の成長方法について説明する。
３．１．ＨＶＰＥ装置
実施形態に係るｎ型ＧａＮ結晶またはＧａＮウエハの製造に、あるいは実施形態に係るＧａＮウエハの製造方法で使用し得る、ＨＶＰＥ装置の基本構成を図９に示す。
図９を参照すると、ＨＶＰＥ装置１００は、ホットウォール型のリアクター１０１と、該リアクター内に配置されるガリウム溜め１０２およびサセプター１０３と、該リアクターの外部に配置される第一ヒーター１０４および第二ヒーター１０５を備えている。第一ヒーター１０４および第二ヒーター１０５は、それぞれ、リアクター１０１を環状に取り囲んでいる。
リアクター１０１は石英管チャンバーである。リアクター１０１内には、主に第一ヒーター１０４で加熱される第一ゾーンＺ１と、主に第二ヒーター１０５で加熱される第二ゾーンＺ２がある。排気管ＰＥは第二ゾーンＺ２側のリアクター端に接続される。
第一ゾーンＺ１に配置されるガリウム溜め１０２は、ガス入口とガス出口を有する石英容器である。
第二ゾーンＺ２に配置されるサセプター１０３は、例えばグラファイトで形成される。サセプター１０３を回転させる機構は任意に設けることができる。
サセプター１０３上には、シードが配置される。
好ましくは、図１０（ａ）に示すように、シードのエッジを覆うエッジカバーが、シードとともにサセプター上に配置される。
エッジカバーは例えばグラファイトで形成され、その高さｈは、図１０（ｂ）に示すように、シード上に成長させるＧａＮ厚膜の上面の位置が、その成長終了時においてエッジカバーの上端よりも上にならないように設定される。
エッジカバーは、図１１に示すように、シードのエッジに加えて、シードの主面の外周部をも覆うものであってもよい。
大面積シード上にＧａＮ結晶厚膜を成長させるとき、エッジカバーが果たす役割は重要である。
本発明者等が経験したところでは、直径２インチの円形ＧａＮウエハをシードに用いたとき、ウエハが切り出せる厚さのＧａＮ層を割れないように成長させるには、エッジカバーの使用が不可欠であった。
一方、直径２インチの円より大面積だが矩形の主面を持つＧａＮウエハをシードに使用したときは、エッジカバーなしでも、ウエハが切り出せる厚さのＧａＮ膜を割れないように成長させることが可能であった。しかし、エッジカバーなしで成長させたＧａＮ厚膜は表面モホロジーが悪く、ｃ軸方向に突き出たリッジが外縁に沿って形成され、該リッジの内側壁面には大型のピットが密に発生した他、該リッジの表面には微細なクラックが観察された。このＧａＮ厚膜をｃ面に沿ってスライスすると、エッジから中央部に延びるクラ
ックが発生し、所望のウエハを取得することができなかった。
再び図９に戻ると、ＧａＮ結晶を成長させるときは、第一ヒーター１０４および第二ヒーター１０５でリアクター１０１内を加熱するとともに、キャリアガスで希釈されたＮＨ３（アンモニア）を、アンモニア導入管Ｐ１を通して第二ゾーンＺ２に供給し、また、キャリアガスで希釈されたＨＣｌ（塩化水素）を、塩化水素導入管Ｐ２を通してガリウム溜め１０２に供給する。このＨＣｌはガリウム溜め１０２の中の金属ガリウムと反応し、生じたＧａＣｌ（塩化ガリウム）は塩化ガリウム導入管Ｐ３を通して第二ゾーンＺ２に運ばれる。第二ゾーンＺ２でＮＨ３とＧａＣｌが反応し、生じるＧａＮがサセプター１０３上に置かれたシードの上で結晶化する。
シード上に成長するＧａＮ結晶を不純物でドープするときは、キャリアガスで希釈されたドーピングガスを、ドーパント導入管Ｐ４を通してリアクター１０１内の第二ゾーンＺ２に導く。
アンモニア導入管Ｐ１、塩化水素導入管Ｐ２、塩化ガリウム導入管Ｐ３およびドーパント導入管Ｐ４は、リアクター１０１内に配置される部分を石英で形成することができる。
図９では、ノズルからサセプター１０３までの距離が、アンモニア導入管Ｐ１と塩化ガリウム導入管Ｐ３とで同じであるが、限定するものではなく、アンモニア導入管Ｐ１のノズルを塩化ガリウム導入管Ｐ３のノズルよりも、サセプター１０３から離れた位置（上流側）に開口させてもよい。
あるいは、図９では独立しているアンモニア導入管Ｐ１のノズルと塩化ガリウム導入管Ｐ３のノズルを一体化し、前者を外管、後者を内管とする二重管ノズルとしてもよい。
図９では、塩化ガリウム導入管Ｐ３とドーパント導入管Ｐ４のノズルが独立したものとして描かれているが、限定するものではない。例えば、成長するＧａＮ結晶を均一にドープするために、ＧａＣｌとドーピングガスが混合されてから共通ノズルを通して第二ゾーンＺ２内に放出されるよう、ドーパント導入管Ｐ４のノズルを塩化ガリウム導入管Ｐ３内に開口させてもよい。
成長するＧａＮ結晶をＳｉでドープするとき、ドーピングガスにはＳｉＨ４（シラン）、ＳｉＨ３Ｃｌ（モノクロロシラン）、ＳｉＨ２Ｃｌｓ（ジクロロシラン）、ＳｉＨＣｌ３（トリクロロシラン）またはＳｉＣｌ４（テトラクロロシラン）を好ましく使用し得る。
成長するＧａＮ結晶をＧｅでドープするとき、ドーピングガスにはＧｅＨ４（ゲルマン）、ＧｅＨ３Ｃｌ（モノクロロゲルマン）、ＧｅＨ２Ｃｌｓ（ジクロロゲルマン）、ＧｅＨＣｌ３（トリクロロゲルマン）またはＧｅＣｌ４（テトラクロロゲルマン）を好ましく使用し得る。
成長するＧａＮ結晶は、意図的にドーピングしていないにも拘らず、ＯおよびＳｉを含有することがあり得る。恐らく、意図しないＳｉはリアクターまたは配管を構成する石英に由来し、意図しないＯはかかる石英と外部からリアクター内に侵入した水分のいずれかまたは両方に由来する。
図９では省略されている部品を含め、リアクター１０１内に配置される部品には、石英とカーボンの他に、ＳｉＣ（炭化珪素）、ＳｉＮｘ（窒化ケイ素）、ＢＮ（窒化ホウ素）、アルミナ、Ｗ（タングステン）、Ｍｏ（モリブデン）などで形成されたものを用いることができる。そうすることで、シード上に成長するＧａＮ結晶における、Ｓｉ、ＯおよびＨを除く各不純物の濃度は、意図的なドーピングをしない限り、５×１０１５ａｔｏｍｓ／ｃｍ３以下とし得る。
３．２．シード
実施形態に係るｎ型ＧａＮ結晶またはＧａＮウエハの成長に用いられるシードの好適例は、ＮＨ４ＦとＮＨ４Ｉを鉱化剤に用いて酸性アモノサーマル法で成長されたｃ面ＧａＮウエハであり、その製造方法については、前述の特許文献１（ＷＯ２０１８／０３０３１１Ａ１）を参照することができる。
このｃ面ＧａＮウエハはしばしば１０１８ａｔｏｍｓ／ｃｍ３台中盤以上の酸素濃度を有するにも拘らず、そのＧａ極性側の主面上には酸素濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下のＧａＮ結晶を、ＨＶＰＥで、殆ど歪みを発生させることなく成長させることが可能である。
該主面の（０００１）結晶面に対する傾斜は、好ましくは０度から１度、より好ましくは０度から０．５度の範囲内である。
３．３．成長条件
シード上にＧａＮ結晶をＨＶＰＥで成長させるときの好ましい条件は、以下に記す通りである。
ガリウム溜めの温度は、例えば５００～１０００℃であり、好ましくは７００℃以上、また、好ましくは９００℃以下である。
サセプター温度は、例えば９００～１１００℃であり、好ましくは９３０℃以上、より好ましくは９５０℃以上であり、また、好ましくは１０５０℃以下、より好ましくは１０２０℃以下である。
リアクター内のＮＨ３分圧とＧａＣｌ分圧との比であるＶ／ＩＩＩ比は、例えば１～２０とし得るが、好ましくは２以上、より好ましくは３以上であり、また、好ましくは１０以下である。
Ｖ／ＩＩＩ比は大き過ぎても小さ過ぎても、成長するＧａＮの表面モホロジーが悪化する原因となる。表面モホロジーの悪化は、結晶品質の低下や意図せずＧａＮ結晶に取り込まれる酸素の濃度が高くなる原因となる。
不純物によっては、ＧａＮ結晶への取り込み効率が、成長中のＧａＮ表面に露出するファセットの方位に強く依存するものがある。成長中の表面モホロジーが良好でなかったＧａＮ結晶の内部では、かかる不純物の濃度の均一性が低いが、それは、モホロジーの悪い表面には様々な方位のファセットが存在することによる。
このような不純物の典型例はＯ（酸素）であるが、Ｇｅ（ゲルマニウム）も同様の傾向があることを本発明者等は見出している。後述するように、意図的にＧｅドープしたＧａＮ結晶を成長させるとき、キャリアガス中のＨ２のモル比を下げ過ぎない方がよいのは、このことに関係している。
その他として、低過ぎるＶ／ＩＩＩ比の使用は、成長するＧａＮ結晶の窒素空孔濃度を増加させる。窒素空孔がＧａＮウエハやＧａＮウエハ上に形成される窒化物半導体デバイスに与える影響は今のところ明らかではないが、点欠陥であることから、その濃度はできるだけ低くすべきと考えられる。
ＧａＮ結晶の成長レートは、リアクター内のＮＨ３分圧とＧａＣｌ分圧の積をパラメータとして制御できる。該レートは例えば２０～２００μｍ／ｈであり、好ましくは３０μｍ／ｈ以上、より好ましくは４０μｍ／ｈ以上であり、また、好ましくは１２０μｍ／ｈ以下、より好ましくは１００μｍ／ｈ以下、更に好ましくは８０μｍ／ｈ以下である。
酸性アモノサーマル法で成長させたＧａＮ結晶からなる、結晶品質の高いシード上にＨＶＰＥでＧａＮ結晶を成長させるとき、成長レートを低くし過ぎると、局所的に成長が停止した領域が成長表面に形成される問題が発生することを、本発明者等は見出している。
２０μｍ／ｈ～５０μｍ／ｈという低い成長レートを採用したとき、酸性アモノサーマル法で成長させたＧａＮ結晶からなるシードと、該シード上にＨＶＰＥで成長するＧａＮ結晶との界面で、新たな貫通転位が発生することを好ましく防止することができる。
生産効率を上げるために、成長の途中で成長レートを上げてもよい。最初の成長レートを４０μｍ／ｈとし、途中で成長レートを８０μｍ／ｈまたは１２０μｍ／ｈに上げたとき、８０μｍ／ｈで成長させたＧａＮ結晶の貫通転位密度は、酸性アモノサーマル法で成長させたＧａＮ結晶からなるシードのそれと変わらず、１２０μｍ／ｈで成長させたＧａＮ結晶においても、貫通転位密度はかかるシードのせいぜい２倍であることが、本発明者等による実験で示唆された。
成長レートを上げるときは、成長するＧａＮ結晶の表面モホロジーが悪化しない範囲で行うべきである。表面モホロジーの悪化に伴い生じ得る問題については前述の通りである。
ＮＨ３、ＨＣｌおよびドーピングガスのそれぞれを希釈するキャリアガスには、Ｈ２（水素ガス）、Ｎ２（窒素ガス）またはＨ２とＮ２の混合ガスを好ましく用いることができる。
キャリアガス中のＨ２のモル比は、成長するＧａＮ結晶の不純物濃度に影響する。なお、ここでいう、キャリアガス中のＨ２のモル比は、リアクター外からリアクター内にキャリアガスとして供給される各ガス種の流量に基づいて算出される。
参考として、サファイア基板上にＨＶＰＥで成長させたＧａＮ結晶から切り出したｃ面ＧａＮウエハのＧａ極性面上に、同じＶ／ＩＩＩ比を用いて略同じ成長レートでＨＶＰＥにより成長させたＳｉドープＧａＮとＧｅドープＧａＮの不純物濃度が、キャリアガス中のＨ２のモル比によりどのように変化するかを調べた結果を下記表１に示す。使用したドーピングガスは、ＳｉドープではＳｉＨ２Ｃｌ２、ＧｅドープではＧｅＣｌ４である。
Figure 0007207440000001
表１から分かるように、ＳｉドープしたＧａＮ結晶のＯ濃度は、キャリアガスのＨ２のモル比が０（ゼロ）のときＳｉ濃度の１０％以下となり得る。Ｓｉ以外のドナー不純物は実質的にＯのみなので、これはＳｉを除くドナー不純物の総濃度がＳｉ濃度の１０％以下であることに等しい。キャリアガス中のＨ２のモル比を上げると、ＳｉドープＧａＮのＯ濃度は更に低くなり、該モル比が０．７のときでＳｉ濃度の１％未満となり得る。
一方、ＧｅドープしたＧａＮ結晶では、キャリアガス中のＨ２のモル比が０（ゼロ）のとき、該モル比が０．７のときに比べ、Ｇｅ濃度が１０倍以上高く、また、Ｓｉ濃度に対するＧｅ濃度の比も高い。従って、一見すると、キャリアガス中のＨ２のモル比は低い方が好ましいかのようだが、必ずしもそうではない。
キャリアガス中のＨ２のモル比が０（ゼロ）のときは、該モル比が０．７のときよりＯ
濃度も１桁高いことから分かるように、該モル比が０のときは成長中のＧａＮの表面モホロジーが悪く、Ｇｅ濃度が高いのもこれが原因であることを本発明者等は確認している。
ＯとＧｅはいずれもドナー不純物であることから、キャリアガス中のＨ２のモル比が低過ぎる条件で成長させたＧａＮ結晶では、キャリア濃度の均一性の低下という問題が発生し得る。
従って、Ｇｅドーピングするときのキャリアガス中のＨ２のモル比は０．３～０．７程度であることが好ましい。かかる条件で成長させたＧｅドープＧａＮ結晶では、Ｇｅ濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上のとき、Ｓｉ濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる。
ＳｉとＧｅのいずれでドープしたときも、ＨＶＰＥで成長されるＧａＮ結晶のＯ濃度は、キャリアガス中のＨ２のモル比を上げると低下する傾向があり、２×１０１６ａｔｏｍｓ／ｃｍ３以下、更には１×１０１６ａｔｏｍｓ／ｃｍ３以下となり得る。これは、成長中のＧａＮ結晶の表面モホロジーが改善されるためと考えられる。
シードに用いるｃ面ＧａＮウエハの結晶品質も、その上に成長するＧａＮ結晶の表面モホロジーに影響する。品質の高いシード上には、よりＯ濃度の低いＧａＮ結晶を成長させ得る。
シード上にＧａＮ結晶を成長させるとき、ドーピングガスは最初から供給してもよいが、好ましくは、ＧａＮ層の成長厚が少なくとも１０μｍに達してから供給を開始する。また、ドーピングガスは供給開始から数分ないし数十分かけて、供給レートを徐々に所定値まで増加させることが好ましい。
４．実験結果
以下に、本発明者等が行なった実験について記す。
実験において、アモノサーマル法によるＧａＮ結晶の成長には、図１２に基本構成を示す結晶成長装置を用いた。この結晶成長装置は、オートクレーブと、その中に設置されるＰｔ－Ｉｒ合金製のカプセルを備えている。カプセルは、Ｐｔ製のバッフルで相互に区画された溶解ゾーンおよび成長ゾーンを内部に有する。ＧａＮ結晶を成長させるとき、溶解ゾーンにはフィードストックが鉱化剤（図示せず）とともに置かれ、成長ゾーンにはシードがＰｔワイヤで吊される。
真空ポンプ、アンモニアボンベおよび窒素ボンベが接続されたガスラインが、バルブを介してオートクレーブおよびカプセルと接続されている。カプセルにＮＨ３（アンモニア）を入れる際には、アンモニアボンベから供給されるＮＨ３の量をマスフローメーターで確認することが可能となっている。
カプセルに入れるＮＨ３の量に応じて、カプセルを所定温度に加熱したときのカプセル内の圧力が決まる。カプセルの内側と外側の圧力がバランスするように、カプセル内だけでなくオートクレーブとカプセルの間の空間にもＮＨ３が封入される。
シード、フィードストックおよび鉱化剤が設置され、ＮＨ３の導入が完了したら、カプセルは密封され、内部が超臨界状態となるようにオートクレーブの外側からヒーター（図示せず）で加熱される。溶解ゾーンと成長ゾーンの間に温度勾配を設けるために、複数のヒーターによってオートクレーブの上部と下部は別々に加熱される。
４．１．実験１
（１）シードの準備
まず、ＮＨ4ＦおよびＮＨ4Ｉを鉱化剤に用いたアモノサーマル法で成長させた、０．４ｍｍの厚さを有する、第一のｃ面ＧａＮウエハを準備した。
該第一のｃ面ＧａＮウエハの鏡面仕上げされたＮ極性面上に、リフトオフ法を用いて、１００ｎｍ厚のＴｉＷ下地層上に１００ｎｍ厚のＰｔ表面層を積層した二層構造のスパッタ膜からなる、ストライプパターンの選択成長マスクを形成した。該選択成長マスクに設
けた線状開口の線幅は５０μｍ、線状開口間のピッチは２ｍｍであった。ストライプ方向は、該ウエハを構成するＧａＮ結晶のａ面と平行とした。
かかる選択成長マスクをＮ極性面上に形成した第一のｃ面ＧａＮウエハをシードに用いて、アモノサーマル法でＧａＮ結晶を成長させた。
アモノサーマル工程では、フィードストックに多結晶ＧａＮを、また、鉱化剤にＮＨ4
ＦおよびＮＨ4Ｉを用いた。
該多結晶ＧａＮは、加熱下で単体ＧａにＨＣｌガスを接触させて気体ＧａＣｌを発生させ、その気体ＧａＣｌをＮＨ3ガスと反応させる方法で製造した。
鉱化剤の仕込み量は、ＮＨ4ＦおよびＮＨ4Ｉのそれぞれについて、ＮＨ3溶媒に対する
モル比で１．０％とした。ＮＨ4Ｉ鉱化剤は、反応容器であるＰｔ－Ｉｒカプセル内でＨ
Ｉ（ヨウ化水素）ガスとＮＨ3を反応させることにより合成した。
アモノサーマル工程において、溶解ゾーンの温度Ｔ１と成長ゾーンの温度Ｔ２の平均値は６００℃から６２０℃の間、両ゾーン間の温度差Ｔ１－Ｔ２（Ｔ１＞Ｔ２）は５℃から１０℃の間、カプセル内圧力は２００ＭＰａから２３０ＭＰａの間とした。かかる条件が、３０日以上維持された。 第一のｃ面ＧａＮウエハのＮ極性面上には、図１３に示すように、ＧａＮ結晶が層をなすように成長し、その厚さｔは３ｍｍであった。選択成長マスクと隣接する部分にはボイドが形成され、該ボイドの高さｈ、すなわち選択成長マスクの上面からボイド上端までの距離は、０．５ｍｍから１ｍｍの間であった。注記すると、第一のｃ面ＧａＮウエハのＧａ極性面上にもＧａＮ結晶は成長したが、図１３では図示を省略している。
次いで、成長したＧａＮ結晶層を加工して、０．４ｍｍの厚さを有する第二のｃ面ＧａＮウエハを形成した。第二のｃ面ＧａＮウエハのＧａ極性面は、研削で鏡面平坦化した後、ダメージ層を除去するためにＣＭＰで仕上げた。
この第二のｃ面ＧａＮウエハと同等の方法で作製したｃ面ＧａＮウエハで、（００４）ＸＲＤロッキングカーブの半値全幅を測定すると、１０ａｒｃｓｅｃ未満の値が得られた。
（２）Ｇｅドープｃ面ＧａＮウエハの作製
上記第二のｃ面ＧａＮウエハを分断してなる、Ｇａ極性面の面積が約７ｃｍ２で厚さ０．４ｍｍのｃ面ＧａＮウエハをシードに用いて、そのＧａ極性面上に、図９に示すＨＶＰＥ装置と共通の基本構成を備える気相成長装置を用いて、ＨＶＰＥでＧａＮ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、サセプター上にシードをセットした。エッジカバーは使用しなかった。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．２５ａｔｍ、０．７３ａｔｍおよび０．０２ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクターを加熱した。
サセプター温度が１００２℃に到達した後は、サセプター温度を一定に保持し、ＧａＮを成長させた。Ｇａ溜めの温度は８００℃に設定した。リアクター内に供給するキャリアガスは、モル比にして６９％をＨ２とし、残りをＮ２とした。
成長開始直後から６０分間は、ＧａＣｌおよびＮＨ３をそれぞれの分圧が７．７×１０－３ａｔｍおよび２．３×１０－２ａｔｍとなるようにリアクター内に供給し、意図的なドーピングガスの供給は行わなかった。
成長開始から６０分後、リアクター内へのＧｅＣｌ４（テトラクロロゲルマン）の供給を開始した。ＧｅＣｌ４の供給レートは５分間かけて徐々に増加させた。
ＧｅＣｌ４の供給レートが所定値に達した後は、ＧａＣｌ、ＮＨ３およびＧｅＣｌ４を
、それぞれの分圧が７．７×１０－３ａｔｍ、２．３×１０－２ａｔｍおよび１．７×１０－７ａｔｍとなるようにリアクター内に供給して、ＧｅドープしたＧａＮ厚膜を約２．７ｍｍ成長させた。
厚さと成長時間から算出したＧｅドープＧａＮ厚膜の成長レートは、約３３μｍ／ｍｉｎであった。
次いで、このＧｅドープＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハのＧａ極性面に、研削による平坦化とそれに続くＣＭＰ仕上げを施した。該ウエハのＮ極性面側のスライスダメージは、エッチングにより除去した。更に、ウエハをカットすることにより、厚さ３３５μｍ、主面の面積約７ｃｍ２の、Ｇｅドープｃ面ＧａＮウエハ（以下「サンプルＥ－１」とも呼ぶ）を完成させた。
（３）評価
＜（００４）ＸＲＤロッキングカーブＦＷＨＭ＞
Ｇａ極性面上の、エッジから離れた位置にて、サンプルＥ－１の（００４）ＸＲＤロッキングカーブ測定を行った。
測定ではＸ線回折装置［スペクトリス（株）製 パナリティカル X’Pert Pro MRD］
が備えるラインフォーカスＣｕＫα線源を４５ｋＶ、４０ｍＡで動作させ、Ｇｅ（４４０）４結晶対称モノクロメータを用いてＣｕＫα１線を得た。使用した光学系は平行光学系で、入射側には１／２スリット、Ｘ線ミラーおよびｗ１ｍｍ×ｈ１ｍｍのクロススリットを用いた。検出器には半導体ピクセル検出器であるPIXcel3D（登録商標）の０Ｄモードを用いた。角度分解能は５～６ａｒｃｓｅｃであった。
Ｘ線のビームサイズは、入射角を９０°としたとき、すなわちＸ線を試料基板のＧａ極性面に垂直に入射させたときに、該Ｇａ極性面上における照射エリアのサイズが、ω軸に平行な方向について５ｍｍ、ω軸に垂直な方向について１ｍｍとなるように設定した。
ロッキングカーブ測定では、Ｘ線をＧａＮ結晶のａ軸に垂直な方向から試料に入射させた。換言すれば、Ｘ線の入射面をＧａＮ結晶のａ面と平行にした。（００４）ＸＲＤロッキングカーブのＦＷＨＭは８．５ａｒｃｓｅｃであった。
＜電気特性＞
サンプルＥ－１の室温抵抗率と、ホール測定により求めた室温でのキャリア濃度およびキャリア移動度は、それぞれ、０．０１２Ω・ｃｍ、１．５×１０１８ｃｍ－３および３４７ｃｍ２／Ｖ・ｓであった。
＜不純物濃度＞
サンプルＥ－１の不純物濃度をダイナミックＳＩＭＳにより測定したところ、Ｇｅ濃度が１．４×１０１８ａｔｏｍｓ／ｃｍ３、Ｓｉ濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３、Ｏ濃度が６．８×１０１５ａｔｏｍｓ／ｃｍ３であり、Ｈ、ＣｌおよびＣの濃度は検出下限未満であった。
このＳＩＭＳ測定における検出下限濃度は、Ｇｅが１×１０１５ａｔｏｍｓ／ｃｍ３、Ｓｉが５×１０１４ａｔｏｍｓ／ｃｍ３、Ｏが４×１０１５ａｔｏｍｓ／ｃｍ３、Ｈ（水素）が２×１０１６ａｔｏｍｓ／ｃｍ３、Ｃｌ（塩素）が１×１０１４ａｔｏｍｓ／ｃｍ３、Ｃ（炭素）が３×１０１５ａｔｏｍｓ／ｃｍ３であった。
４．２．実験２
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有する、Ｇａ極性面の面積が約６ｃｍ２で厚さ０．４ｍｍのｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このシードのＧａ極性面上に、実験１で用いたものと同じ気相成長装置を用いて、ＨＶＰＥでＧａ
Ｎ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、気相成長装置のサセプター上にシードをセットした。エッジカバーは使用しなかった。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．６７ａｔｍ、０．３１ａｔｍおよび０．０２ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクター内を加熱した。
サセプター温度が１０００℃に到達した後は、サセプター温度を一定に保持し、ＧａＮを成長させた。Ｇａ溜めの温度は９００℃に設定した。成長時にリアクター内に供給するキャリアガスは、モル比にして６９％をＨ２とし、残りをＮ２とした。
成長開始直後から６０分間は、ＧａＣｌおよびＮＨ３をそれぞれの分圧が７．９×１０－３ａｔｍおよび２．４×１０－２ａｔｍとなるようにリアクター内に供給し、意図的なドーピングガスの供給は行わなかった。
成長開始から６０分後、リアクター内へのＳｉＨ２Ｃｌ２の供給を開始した。ＳｉＨ２Ｃｌ２の供給レートは５分間かけて徐々に増加させた。
ＳｉＨ２Ｃｌ２の供給レートが所定値に達した後は、ＧａＣｌ、ＮＨ３およびＳｉＨ２Ｃｌ２を、それぞれの分圧が７．９×１０－３ａｔｍ、２．４×１０－２ａｔｍおよび１．９×１０－８ａｔｍとなるようにリアクター内に供給して、ＳｉドープしたＧａＮ厚膜を約２．３８ｍｍ成長させた。
厚さと成長時間から算出したＳｉドープＧａＮ厚膜の成長レートは４０μｍ／ｈであった。
次いで、このＳｉドープＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハのＧａ極性面に、研削による平坦化とそれに続くＣＭＰ仕上げを施した。該ウエハのＮ極性面側のスライスダメージは、エッチングにより除去した。更に、ウエハをカットすることにより、厚さ３３５μｍ、主面の面積約６ｃｍ２の、Ｓｉドープｃ面ＧａＮウエハ（以下「サンプルＥ－２」とも呼ぶ）を完成させた。
Ｇａ極性面上の、エッジから離れた位置にて、実験１と同様にしてサンプルＥ－２の（００４）ＸＲＤロッキングカーブ測定を行った結果、そのＦＷＨＭは１０．０ａｒｃｓｅｃであった。
サンプルＥ－２の室温抵抗率と、ホール測定により求めた室温におけるキャリア濃度およびキャリア移動度は、それぞれ、０．０１３Ω・ｃｍ、１．３×１０１８ｃｍ－３および３９１ｃｍ２／Ｖ・ｓであった。
サンプルＥ－２の不純物濃度をダイナミックＳＩＭＳで測定したところ、Ｓｉ濃度が１．４×１０１８ａｔｏｍｓ／ｃｍ３で、Ｏ（酸素）、Ｈ（水素）、Ｃｌ（塩素）およびＣ（炭素）の濃度は検出下限未満であった。このＳＩＭＳ測定における検出下限濃度は、Ｓｉが５×１０１４ａｔｏｍｓ／ｃｍ３、Ｏが４×１０１５ａｔｏｍｓ／ｃｍ３、Ｈが２×１０１６ａｔｏｍｓ／ｃｍ３、Ｃｌが１×１０１４ａｔｏｍｓ／ｃｍ３、Ｃが３×１０１５ａｔｏｍｓ／ｃｍ３であった。
サンプルＥ－２において、Ｓｉを除くドナー不純物の総濃度はＳｉ濃度の１％未満であり、キャリア濃度はＳｉ濃度の９３％であった。
４．３．実験３
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有する、Ｇａ極性面の面積が約３３ｃｍ２で厚さ０．４ｍｍのｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このシードのＧａ極性面上に、実験１で用いたものと同型の気相成長装置を用いて、ＨＶＰＥで
ＧａＮ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、気相成長装置のサセプター上にシードをセットするとともに、シードの周囲を高さ６ｍｍのグラファイト製エッジカバーで取り囲んだ。エッジカバーはシードのエッジに密着させた。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．７３ａｔｍ、０．２４ａｔｍおよび０．０２４ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクター内を加熱した。
サセプター温度が１０００℃に到達した後は、サセプター温度を一定に保持し、ＧａＮを成長させた。Ｇａボートの温度は９００℃に設定した。成長時にリアクター内に供給するキャリアガスは、モル比にして７５％をＨ２とし、残りをＮ２とした。
成長開始直後から６０分間は、ＧａＣｌおよびＮＨ３をそれぞれの分圧が７．９×１０－３ａｔｍおよび２．４×１０－２ａｔｍとなるようにリアクター内に供給し、意図的なドーピングガスの供給は行わなかった。
成長開始から６０分後、リアクター内へのＳｉＨ２Ｃｌ２の供給を開始した。ＳｉＨ２Ｃｌ２の供給レートは５分間かけて徐々に増加させた。
ＳｉＨ２Ｃｌ２の供給レートが所定値に達した後は、ＧａＣｌ、ＮＨ３およびＳｉＨ２Ｃｌ２を、それぞれの分圧が７．９×１０－３ａｔｍ、２．４×１０－２ａｔｍおよび１．６×１０－３ａｔｍとなるようにリアクター内に供給して、ＳｉドープしたＧａＮ厚膜を約２ｍｍ成長させた。
厚さと成長時間から算出したＳｉドープＧａＮ厚膜の成長レートは３５μｍ／ｈであった。
次いで、成長したＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハのＧａ極性面に、研削による平坦化とそれに続くＣＭＰ仕上げを施した。該ウエハのＮ極性面側のスライスダメージは、エッチングにより除去した。更に、ウエハをカットすることにより、厚さ３６０μｍ、主面の面積約３０ｃｍ２の、Ｓｉドープｃ面ＧａＮ基板（以下「サンプルＥ－３」とも呼ぶ）を完成させた。
サンプルＥ－３のＧａ極性面側で（００４）ＸＲＤロッキングカーブを測定した。
まず、Ｇａ極性面の略中央を通りｍ軸に垂直な１本のラインに沿って、長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ライン上に１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを得た。Ｘ線をＧａＮ結晶のｍ軸に垂直な方向から試料に入射させたことを除き、各測定点における測定条件は実験１と同じであった。
４０個の測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値は１９．３ａｒｃｓｅｃ、平均値は１０．５ａｒｃｓｅｃであった。
次に、Ｇａ極性面の略中央を通りａ軸に垂直な１本のラインに沿って、長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ライン上に１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを得た。各測定点における測定条件は実験１と同じであった。
４０個の測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値は１６．２ａｒｃｓｅｃ、平均値は１０．４ａｒｃｓｅｃであった。
Ｇａ極性面の中央で測定したサンプルＥ－３のキャリア濃度は、１．５×１０１８ｃｍ－３であった。
４．４．実験４
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有する、
Ｇａ極性面の面積が約３２ｃｍ２で厚さ０．５６ｍｍのｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このシードのＧａ極性面上に、実験１で用いたものと同型の気相成長装置を用いて、ＨＶＰＥでＧａＮ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、気相成長装置のサセプター上にシードをセットするとともに、高さ４ｍｍのグラファイト製エッジカバーで、シードのエッジおよびＧａ極性面の外周部を覆った。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．３０ａｔｍ、０．６５ａｔｍおよび０．０５２ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクター内を加熱した。
サセプター温度が９６０℃に到達したところでＧａＮの成長を開始した。成長開始から１０分後、リアクター内へのＳｉＨ２Ｃｌ２の供給を開始した。ＳｉＨ２Ｃｌ２の供給レートは３０分間かけて徐々に増加させた。
成長開始から３時間経過後までの成長条件は、ガリウム溜め温度８００℃、サセプター温度９６０℃、ＧａＣｌ分圧６．０×１０－３ａｔｍ、ＮＨ３分圧４．１×１０－２ａｔｍ、ＳｉＨ２Ｃｌ２分圧２．１×１０－８ａｔｍであった。３時間経過後以降はサセプター温度を９９８℃に上げた。リアクター内に供給するキャリアガスは、モル比にして４０％をＨ２とし、残りをＮ２とした。
このようにして、ＳｉドープしたＧａＮ厚膜を約２．２ｍｍの厚さに成長させた。成長レートは３７μｍ／ｈであった。
次いで、成長したＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハのＧａ極性面に、研削による平坦化とそれに続くＣＭＰ仕上げを施した。該ウエハのＮ極性面側のスライスダメージは、エッチングにより除去した。更に、ウエハをカットすることにより、厚さ４００μｍ、主面の面積約１６ｃｍ２の、ｃ面ＧａＮウエハ（以下「サンプルＥ－４」とも呼ぶ）を完成させた。
サンプルＥ－４のＧａ極性面側で（００４）ＸＲＤロッキングカーブを測定した。
Ｇａ極性面の中央を通りｍ軸に垂直な１本のラインに沿って、長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ライン上に１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを得た。Ｘ線をＧａＮ結晶のｍ軸に垂直な方向から試料に入射させたことを除き、各測定点における測定条件は実験１と同じであった。
４０個の測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値は１７．８ａｒｃｓｅｃ、平均値は１１．２ａｒｃｓｅｃであった。
Ｇａ極性面の中央で測定したサンプルＥ－４のキャリア濃度は、１．５×１０１８ｃｍ－３であった。
ＳｉＨ２Ｃｌ２の供給量を増加させたこと以外はサンプルＥ－４を成長させたときと略同じ条件を用いて、結晶品質がサンプルＥ－４と同等で、Ｇａ極性面の中央におけるキャリア濃度が２．８×１０１８ｃｍ－３のｃ面ＧａＮ基板を成長させることも可能だった。
４．５．実験５
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有する、Ｇａ極性面の面積が約３３．８ｃｍ２で厚さ０．５５ｍｍのｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このシードのＧａ極性面上に、実験１で用いたものと同型の気相成長装置を用いて、ＨＶＰＥでＧａＮ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、気相成長装置のサセプター上にシードをセットするとともに、高さ４ｍｍのグラファイト製エッジカバーで、シードのエッジおよびＧａ極性面の外周部を覆った。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．３０ａｔｍ、０．６５ａｔｍおよび０．０５２ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクター内を加熱した。
サセプター温度が１００５℃に到達したところでＧａＮの成長を開始した。成長条件は、ガリウム溜め温度８００℃、サセプター温度１００５℃、ＧａＣｌ分圧９．０×１０－３ａｔｍ、ＮＨ３分圧４．１×１０－２ａｔｍとし、リアクター内に供給するキャリアガスは、モル比にして３８％をＨ２とし、残りをＮ２とした。
更に、成長開始から５時間後、リアクター内へのＧｅＣｌ４の供給を開始した。ＧｅＣｌ４分圧は、３０分間かけて徐々に１．９×１０-７ａｔｍまで増加させ、その後は一定
とした。
このようにして、ＧｅドープしたＧａＮ厚膜を約３ｍｍの厚さに成長させた。成長レートは４７μｍ／ｈであった。
次いで、成長したＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハのＧａ極性面に、研削による平坦化とそれに続くＣＭＰ仕上げを施した。該ウエハのＮ極性面側のスライスダメージは、エッチングにより除去した。更に、ウエハをカットすることにより、厚さ４００μｍ、主面の面積約１９．５ｃｍ２の、ｃ面ＧａＮウエハ（以下「サンプルＥ－５」とも呼ぶ）を完成させた。
サンプルＥ－５のＧａ極性面側で（００４）ＸＲＤロッキングカーブを測定した。
まず、Ｇａ極性面の中央を通りｍ軸に垂直な１本のラインに沿って、長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ライン上に１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを得た。Ｘ線をＧａＮ結晶のｍ軸に垂直な方向から試料に入射させたことを除き、各測定点における測定条件は実験１と同じであった。
４０個の測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値は９．４ａｒｃｓｅｃ、平均値は７．５ａｒｃｓｅｃであった。
次に、Ｇａ極性面の略中央を通りａ軸に垂直な１本のラインに沿って、長さ４０ｍｍにわたり１ｍｍ毎にωスキャンを行うことにより、該ライン上に１ｍｍピッチで並んだ４０個の測定点での（００４）ＸＲＤロッキングカーブを得た。各測定点における測定条件は実験１と同じであった。
４０個の測定点間での（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値は１１．０ａｒｃｓｅｃ、平均値は７．９ａｒｃｓｅｃであった。
Ｇａ極性面の中央で測定したサンプルＥ－５のキャリア濃度は、４．９×１０１８ｃｍ－３であった。
更に、ＰＬ（フォトルミネセンス）イメージング装置［（株）フォトンデザイン製ＰＬＩ－２００］を用いて、サンプルＥ－５のＧａ極性面上の複数の測定点で、２３０μｍ×２３０μｍの正方形エリア内に観察されるＰＬ画像中の暗点の数をカウントした。ＰＬ画像の取得は、水銀ランプを励起源とし、励起波長３１３ｎｍ、検出波長３６５±５ｎｍという条件で行った。検出器は２０４８×２０４８画素のＣＭＯＳカメラだったので、画素分解能は約０．１１μｍである。
複数の測定点は、一辺２．８８ｍｍの正方格子の格子点に位置しており、その数は３８１個であった。
３８１個の測定点間における暗点密度の平均は３．３×１０４ｃｍ－２で、暗点が観察されなかった測定点の数は全体の５４％に上った。平均値の算出にあたり、暗点が観察されなかった測定点における暗点密度は０ｃｍ－２とし、暗点が１個だけ観察された測定点
における転位密度は、２３０×２３０μｍ２あたり１個であるから、１．９×１０３ｃｍ－２とした。
ＰＬイメージングによる上記の暗点密度測定の後で、サンプルＥ－５を２７０℃に加熱した濃度８９％の硫酸で１時間エッチングしたところ、そのＧａ極性面に形成されたエッチピットはＰＬイメージの暗点と１対１で対応していた。この方法で形成されるエッチピットは、カソードルミネセンス像に現れる暗点とも１対１対応することを、本発明者等は別途確認している。
上述のＧｅドープした厚さ約３ｍｍのＧａＮ厚膜からサンプルＥ－５と同時にスライスされ、サンプルＥ－５と同様の加工を経て完成された厚さ４００μｍ、主面の面積約２０ｃｍ２のｃ面ＧａＮウエハにおける主面内でのオフカット角の変動を調べた。ａ面のひとつに平行な方向をｘ方向に選び、ｘ方向に垂直な方向をｙ方向としたとき、Ｇａ極性面の中心を通りｘ方向に延びる長さ４ｃｍのライン上において、オフカット角のｘ方向成分の変動幅は０．０４度（中心値から±０．０２度）であり、Ｇａ極性面の中心を通りｙ方向に延びる長さ４ｃｍのライン上において、オフカット角のｙ方向成分の変動幅は０．０６度（中心値から±０．０３度）であった。
４．６．実験６
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有するｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このシードのＧａ極性主面上に、実験１で使用したものと同型の気相成長装置を用いて、異なる条件でＨＶＰＥによりＧａＮ結晶を成長させることにより、サンプルＥ－６ａ～Ｅ－６ｅを作製した。
ＨＶＰＥでＧａＮ結晶を成長させるとき、サセプター温度は約１０００℃、Ｇａ溜めの温度は８００℃とし、リアクター内に供給するキャリアガスは、モル比にして６９％をＨ２とし、残りをＮ２とした。
サンプルＥ－６ａ～Ｅ－６ｅのいずれについても、シード上に最初に成長させる第一層は、成長レート約４０μｍ／ｈで形成した。
サンプルＥ－６ａは、シード上に第一層のみを成長させたものである。
サンプルＥ－６ｂは、第一層の成長に続いて、成長レート８０μｍ／ｈで、厚さ４０μｍの第二層を成長させることにより作製した。
サンプルＥ－６ｃは、第一層の成長に続いて、成長レート１２０μｍ／ｈで、厚さ４０μｍの第二層を成長させることにより作製した。
サンプルＥ－６ｄは、第一層の成長に続いて、ＳｉＨ２Ｃｌ２（ジクロロシラン）を用いてＳｉドープした厚さ２１μｍの第二層を成長させることにより作製した。
サンプルＥ－６ｅは、第一層の成長に続いて、ＧｅＣｌ４（テトラクロロゲルマン）を用いてＧｅドープした厚さ２１μｍの第二層を成長させることにより作製した。
各サンプルを作製したときの、ＨＶＰＥによるＧａＮ結晶の成長条件は下記表２に示す通りである。
Figure 0007207440000002
サンプルＥ－６ａ～Ｅ－６ｅのいずれにおいても、シード上にＨＶＰＥで成長させたＧａＮ結晶の上面は、肉眼観察で鏡面平坦であった。
サンプルＥ－６ｄおよびＥ－６ｅの断面を蛍光顕微鏡で観察したところ、第一層と第二層の界面の平坦性は良好であった。
サンプルＥ－６ｄおよびＥ－６ｅの、ラマン分光法で評価した第二層のキャリア濃度は、どちらも１×１０１８ｃｍ－３であった。
多光子励起顕微鏡（株式会社ニコン製 高速多光子共焦点レーザー顕微鏡システム Ａ１Ｒ－ＭＰ＋）を用いて、サンプルＥ－６ａ～Ｅ－６ｅそれぞれの三光子励起像（３ＰＰＬ像）を、図１４に示すようにＨＶＰＥ－ＧａＮ結晶の表面側から観察した（ただし、サンプルＥ－６ａは第二層を有さない）。励起源には波長８００ｎｍのＴｉ－サファイアモードロックレーザーを用い、パルス幅１４０ｆｓおよび繰り返し周波数８０ＭＨｚで駆動させた。
３ＰＰＬ像観察から、次のことが分かった。
サンプルＥ－６ａの第一層に存在する貫通転位は、シードから伝搬したものだけであった。シードと第一層との界面においても、また、第一層の途中においても、新たな貫通転位の発生は認められなかった。
サンプルＥ－６ｂでは、第一層の貫通転位が、第一層と第二層の界面で分岐することなく、第二層に伝搬していた。第二層の途中における新たな貫通転位の発生は認められなかった。
サンプルＥ－６ｃでは、サンプルＥ－６ｂと異なり、第一層から第二層に伝搬する貫通転位の全てが、第一層と第二層の界面で二分岐していた。つまり、第二層では貫通転位の本数が第一層の２倍となっていた。
サンプルＥ－６ｄでは、一部の貫通転位が、第一層から第二層に伝搬する際に、第一層と第二層の界面で二分岐していたが、そのような貫通転位の割合は、１００にひとつという程度であった。第二層の途中における新たな貫通転位の発生は認められなかった。
サンプルＥ－６ｅにおいても、一部の貫通転位が、第一層から第二層に伝搬する際に、第一層と第二層の界面で二分岐していたが、そのような貫通転位の割合は、５０にひとつという程度であった。第二層の途中における新たな貫通転位の発生は認められなかった。
このようなサンプルＥ－６ｄおよびＥ－６ｅの３ＰＰＬ観察結果は、ＳｉまたはＧｅの
ドーピングが貫通転位密度に殆ど影響を与えないことを示唆している。
４．７．実験７
シードとして、実験１で作製した第二のｃ面ＧａＮウエハと同等の結晶品質を有する、Ｇａ極性面の面積が約２４．８ｃｍ２で厚さ０．５３ｍｍのｃ面ＧａＮウエハを、鉱化剤にＮＨ４ＦとＮＨ４Ｉを使ってアモノサーマル法で成長させたＧａＮ結晶から作製した。このＧａＮ結晶の製造過程では、線幅２０μｍの線状開口が傾斜した四角格子パターンをなす選択成長マスクが使用された。傾斜した四角格子パターンは、それぞれがa面に平行
で互いに６０度の角をなす２つのストライプパターンを重ね合わせたもので、２つのストライプパターンの一方はピッチ２ｍｍ、他方はピッチ１５ｍｍであった。
このシードのＧａ極性面上に、実験１で用いたものと同型の気相成長装置を用いて、ＨＶＰＥでＧａＮ厚膜を成長させた。手順は概ね以下に記す通りである。
まず、気相成長装置のサセプター上にシードをセットするとともに、高さ４ｍｍのグラファイト製エッジカバーで、シードのエッジおよびＧａ極性面の外周部を覆った。
次いで、Ｎ２、Ｈ２およびＮＨ３を、それぞれの分圧が０．３０ａｔｍ、０．６５ａｔｍおよび０．０５２ａｔｍとなるようにリアクター内に供給しながら、リアクターの外側に設置したヒーターによってリアクター内を加熱した。
サセプター温度が１００５℃に到達したところでＧａＮの成長を開始した。成長条件は、ガリウム溜め温度８００℃、サセプター温度１００５℃、ＧａＣｌ分圧９．２×１０－３ａｔｍ、ＮＨ３分圧４．２×１０－２ａｔｍとし、リアクター内に供給するキャリアガスは、モル比にして４０％をＨ２とし、残りをＮ２とした。
更に、成長開始から５時間後、リアクター内へのＧｅＣｌ４の供給を開始した。ＧｅＣｌ４分圧は、３０分間かけて徐々に１．６×１０-７ａｔｍまで増加させ、その後は一定
とした。また、成長開始から５時間後、４時間かけて徐々にＧａＣｌ分圧９．４×１０－３ａｔｍとした。
このようにして、ＧｅドープしたＧａＮ厚膜を約３ｍｍの厚さに成長させた。成長レートは４３μｍ／ｈであった。
次いで、成長したＧａＮ厚膜をｃ面に平行にスライスし、得られたウエハの両方の主面に、それぞれ、研削による平坦化とそれに続くＣＭＰ仕上げを施した。更に、ウエハをカットすることにより、厚さ４００μｍ、主面の面積約１５．２ｃｍ２の、ｃ面ＧａＮウエハ（以下「サンプルＥ－７」とも呼ぶ）を完成させた。
Ｇａ極性面の中央で測定したサンプルＥ－７のキャリア濃度は、２．０×１０１８ｃｍ－３であった。
Ｘ線回折装置［（株）リガク製ハイスループット＆高分解能Ｘ線トポグラフイメージングシステム ＸＲＴｍｉｃｒｏｎ］を用いて、サンプルＥ－７のＸ線トポグラフィ分析を
行った。（１１０）結晶面からの回折を利用して得られた２０ｍｍ×２０ｍｍの正方形エリアの透過Ｘ線トポグラフィ像を図１６に示す。使用したＸ線源はＭｏＫαで、試料の厚さは４００μｍであったから、μ・ｔ＝１１．６であった。従って、該Ｘ線トポグラフィ像は異常透過像である。
過去に、ＨＶＰＥで成長されたＧａＮ結晶からなるｍ面ＧａＮウエハでＸ線異常透過像が観察された例（ＷＯ２０１５／０２０１６１）はあるが、ＨＶＰＥで成長されたｃ面ＧａＮウエハにおけるＸ線の異常透過を報告するのは、本願が初めてではないかと思われる。
図１６を参照すると、図中を左右方向に延びる欠陥アレイからなるストライプと、該ストライプから６０度傾斜した、左下から右上方向に延びる欠陥領域が観察される。該ストライプはa面に平行でピッチが２ｍｍであり、シード用のｃ面ＧａＮウエハの製造過程で
用いられた選択成長マスクのパターンを反映している。
ドーパントをＧｅからＳｉに変更したこと以外は実質的に同じ方法で作製した厚さ３５０μｍのｃ面ＧａＮウエハにおいても、２０ｍｍ×２０ｍｍの正方形エリアの透過Ｘ線トポグラフィ像を得ることができた。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。本明細書に記載された各実施形態は、発明の趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
１０ 結晶
１１、２１ 第一主面
１２、２２ 第二主面
２０ ウエハ
４０ 二層ウエハ
４３ 再成長界面
１００ ＨＶＰＥ装置
１０１ リアクター
１０２ ガリウム溜め
１０３ サセプター
１０４ 第一ヒーター
１０５ 第二ヒーター
Ｚ１ 第一ゾーン
Ｚ２ 第二ゾーン
Ｐ１ アンモニア導入管
Ｐ２ 塩化水素導入管
Ｐ３ 塩化ガリウム導入管
Ｐ４ ドーパント導入管
ＰＥ 排気管

Claims (65)

  1. 互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、
    ４５ｍｍ以上の直径を有し、３０ｃｍ２以下の面積を有すること、
    （００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満であること、および、不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすことを特徴とするｎ型ＧａＮ結晶：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  2. 互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、
    該一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすこと
    を特徴とする、ｎ型ＧａＮ結晶：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  3. 前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下である、請求項２に記載のｎ型ＧａＮ結晶。
  4. 互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、
    該一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓ
    ｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすこと
    を特徴とする、ｎ型ＧａＮ結晶：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  5. 前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下である、請求項４に記載のｎ型ＧａＮ結晶。
  6. Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、請求項１～５のいずれか一項に記載のｎ型ＧａＮ結晶。
  7. Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、請求項１～６のいずれか一項に記載のｎ型ＧａＮ結晶。
  8. ５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の、少なくともいずれかを有する、請求項１～７のいずれか一項に記載のｎ型ＧａＮ結晶。
  9. 請求項１～８のいずれか一項に記載のｎ型ＧａＮ結晶からなるＧａＮウエハ。
  10. 請求項１～８のいずれか一項に記載のｎ型ＧａＮ結晶からなる裏層と、再成長界面を介して該ｎ型ＧａＮ結晶のＧａ極性側の主面上に形成された、ＧａＮからなる最小厚２０μｍ以上のおもて層とを有し、該おもて層では少なくとも上面から距離５μｍ以内の部分が高キャリア濃度領域に含まれ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域である、二層ＧａＮウエハ。
  11. 前記おもて層では少なくとも上面から２０μｍ以内の部分が前記高キャリア濃度領域に含まれる、請求項１０に記載の二層ＧａＮウエハ。
  12. 前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上の領域である、請求項１０または１１に記載の二層ＧａＮウエハ。
  13. 前記おもて層が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、請求項１０～１２のいずれか一項に記載の二層ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  14. 前記おもて層が不純物濃度に関する前記条件（ａ）～（ｃ）の全てを充たす、請求項１３に記載の二層ＧａＮウエハ。
  15. 前記おもて層におけるＯ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項１０～１４のいずれか一項に記載の二層ＧａＮウエハ。
  16. 前記高キャリア濃度領域がＳｉでドープされている、請求項１０～１５のいずれか一項に記載の二層ＧａＮウエハ。
  17. 前記おもて層における、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、請求項１６に記載の二層ＧａＮウエハ。
  18. 前記高キャリア濃度領域がＧｅでドープされている、請求項１０～１６のいずれか一項に記載の二層ＧａＮウエハ。
  19. 前記おもて層における、Ｇｅ、Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、請求項１８に記載の二層ＧａＮウエハ。
  20. 前記高キャリア濃度領域では、ｃ軸方向に沿ったキャリア濃度またはドナー不純物の総濃度の変動が、中央値から±２５％以内である、請求項１０～１９のいずれか一項に記載の二層ＧａＮウエハ。
  21. 請求項１～８のいずれか一項に記載のｎ型ＧａＮ結晶からなる裏層と、再成長界面を介して該ｎ型ＧａＮ結晶のＧａ極性側の主面上に形成された、ＧａＮからなる最小厚２０μｍ以上のおもて層とを有し、該おもて層では少なくとも上面から距離５μｍ以内の部分がキャリア補償領域に含まれ、該キャリア補償領域は補償不純物の総濃度の下限が１×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハ。
  22. 前記おもて層では少なくとも上面から２０μｍ以内の部分が前記キャリア補償領域に含まれる、請求項２１に記載の二層ＧａＮウエハ。
  23. 前記キャリア補償領域は、補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、請求項２１または２２に記載の二層ＧａＮウエハ。
  24. 前記おもて層が、不純物濃度に関して下記（ａ）～（ｃ）から選ばれる一以上の条件を充たす、請求項２１～２３のいずれか一項に記載の二層ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  25. 前記キャリア補償領域では、ｃ軸方向に沿った補償不純物の総濃度の変動が、中央値から±２５％以内である、請求項２１～２４のいずれか一項に記載の二層ＧａＮウエハ。
  26. 当該二層ＧａＮウエハの厚さが３００μｍより大きく、前記おもて層の最大厚が３００μｍ以下である、請求項１０～２５のいずれか一項に記載の二層ＧａＮウエハ。
  27. 前記おもて層の最小厚が５０μｍ以上である、請求項１０～２６のいずれか一項に記載の二層ＧａＮウエハ。
  28. 前記おもて層の最大厚と最小厚の差が２００μｍ以下である、請求項１０～２７のいずれか一項に記載の二層ＧａＮウエハ。
  29. 請求項９～２８のいずれか一項に記載のウエハを準備するステップと、該準備したウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
  30. 請求項９～２８のいずれか一項に記載のウエハと、該ＧａＮウエハ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
  31. 請求項９～２８のいずれか一項に記載のウエハを準備するステップと、該準備したウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒
    化物半導体デバイスの製造方法。
  32. 請求項９に記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
  33. 前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、請求項３２に記載の製造方法。
  34. 前記ＧａＮ層の厚さが５００μｍ以下である、請求項３２または３３に記載の製造方法。
  35. 前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上の領域である、請求項３２～３４のいずれか一項に記載の製造方法。
  36. 前記ＧａＮ層には前記高キャリア濃度が設けられ、前記高キャリア濃度領域がＧｅでドープされる、請求項３２～３５のいずれか一項に記載の製造方法。
  37. 前記ＧａＮ層には前記高キャリア濃度が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、請求項３２～３６のいずれか一項に記載の製造方法。
  38. 前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、請求項３２～３４のいずれか一項に記載の製造方法。
  39. 前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、請求項３２～３８のいずれか一項に記載の製造方法。
  40. 請求項９に記載のＧａＮウエハを準備するステップと、該準備したＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
  41. 導電型がｎ型であること、
    ４５ｍｍ以上の直径を有し、３０ｃｍ２以下の面積を有すること、
    （００４）ＸＲＤロッキングカーブＦＷＨＭが２０ａｒｃｓｅｃ未満であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすこと
    を特徴とするｃ面ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  42. 導電型がｎ型であること、
    一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすこと
    を特徴とする、ｃ面ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  43. 前記全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下である、請求項４２に記載のｃ面ＧａＮウエハ。
  44. 導電型がｎ型であること、
    一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの最大値が２０ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）の全ての条件を充たすこと
    を特徴とする、ｃ面ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  45. 前記各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下である、請求項４４に記載のｃ面ＧａＮウエハ。
  46. おもて面の中心を通りｘ方向に延びるライン上におけるオフカット角のｘ方向成分の変動幅と、おもて面の中心を通り該ｘ方向に垂直なｙ方向に延びるライン上におけるオフカット角のｙ方向成分の変動幅が、それぞれ、長さ４０ｍｍの区間内で０．１５度以下である、請求項４１～４５のいずれか一項に記載のｃ面ＧａＮウエハ。
  47. Ｓｉ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下である、請求項４１～４６のいずれか一項に記載のｃ面ＧａＮウエハ。
  48. Ｓｉ、ＯおよびＨを除く各不純物の濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下である、請求項４１～４７のいずれか一項に記載のｃ面ＧａＮウエハ。
  49. ５×１０１７ｃｍ－３未満のキャリア濃度と、０．０４Ω・ｃｍ以上の室温抵抗率の、少なくともいずれかを有する、請求項４１～４８のいずれか一項に記載のｃ面ＧａＮウエハ。
  50. 請求項４１～４９のいずれか一項に記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなるエピタキシャルウエハの製造方法。
  51. 請求項４１～４９のいずれか一項に記載のｃ面ＧａＮウエハと、該ｃ面ＧａＮ上にエピタキシャル成長したひとつ以上の窒化物半導体層と、からなるエピタキシャルウエハ。
  52. 請求項４１～４９のいずれか一項に記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にひとつ以上の窒化物半導体層をエピタキシャル成長させるステップと、からなる窒化物半導体デバイスの製造方法。
  53. 請求項４１～４９のいずれか一項に記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハのＧａ極性側の主面上に厚さ２０μｍ以上のＧａＮ層をエピタキシャル成長させるステップとを有し、該ＧａＮ層には高キャリア濃度領域またはキャリア
    補償領域が設けられ、該高キャリア濃度領域はキャリア濃度の下限が１×１０１８ｃｍ－３以上の領域であり、該キャリア補償領域は補償不純物の総濃度の下限が２×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、二層ＧａＮウエハの製造方法。
  54. 前記エピタキシャル成長させるステップでは、前記ＧａＮ層をＨＶＰＥで成長させる、請求項５３に記載の製造方法。
  55. 前記ＧａＮ層の厚さが５００μｍ以下である、請求項５３または５４に記載の製造方法。
  56. 前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域は、キャリア濃度の下限が２×１０１８ｃｍ－３以上の領域である、請求項５３～５５のいずれか一項に記載の製造方法。
  57. 前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＧｅでドープされる、請求項５３～５６のいずれか一項に記載の製造方法。
  58. 前記ＧａＮ層には前記高キャリア濃度領域が設けられ、前記高キャリア濃度領域がＳｉで意図的にドープされる、請求項５３～５７のいずれか一項に記載の製造方法。
  59. 前記ＧａＮ層には前記キャリア補償領域が設けられ、前記キャリア補償領域は、補償不純物の総濃度の下限が５×１０１７ａｔｏｍｓ／ｃｍ３以上の領域である、請求項５３～５５のいずれか一項に記載の製造方法。
  60. 前記エピタキシャル成長させるステップで得た積層体を薄化するステップを更に有する、請求項５３～５９のいずれか一項に記載の製造方法。
  61. 請求項４１～４９のいずれか一項に記載のｃ面ＧａＮウエハを準備するステップと、該準備したｃ面ＧａＮウエハの上にＧａＮをエピタキシャル成長させるステップと、を有するバルクＧａＮ結晶の製造方法。
  62. 互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、
    該一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）のすべての条件を充たすこと
    を特徴とする、ｎ型ＧａＮ結晶：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  63. 互いに反対方向を向いた２つの主面を有し、該２つの主面の一方はＧａ極性であって（０００１）結晶面に対する傾斜が０度以上１０度以下であるｎ型ＧａＮ結晶において、
    該一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）のすべての条件を充たすこと
    を特徴とする、ｎ型ＧａＮ結晶：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  64. 導電型がｎ型であること、
    一方の主面上で少なくとも１本のラインに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）のすべての条件を充たすこと
    を特徴とする、ｃ面ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
  65. 導電型がｎ型であること、
    一方の主面上で少なくとも２本の互いに垂直なラインのそれぞれに沿って長さ４０ｍｍにわたり１ｍｍ毎に（００４）ＸＲＤロッキングカーブを測定したときに、各ライン上の全測定点間における（００４）ＸＲＤロッキングカーブＦＷＨＭの平均値が１８ａｒｃｓｅｃ以下であること、および、
    不純物濃度に関して下記（ａ）～（ｃ）のすべての条件を充たすこと
    を特徴とする、ｃ面ＧａＮウエハ：
    （ａ）Ｓｉ濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以上である；
    （ｂ）Ｏ濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下である；
    （ｃ）Ｈ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以下である。
JP2021007728A 2018-08-17 2021-01-21 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法 Active JP7207440B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018153432 2018-08-17
JP2018153432 2018-08-17
JP2019059630 2019-03-27
JP2019059630 2019-03-27
JP2019080810 2019-04-22
JP2019080810 2019-04-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020537396A Division JPWO2020036047A1 (ja) 2018-08-17 2019-07-24 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2021075456A JP2021075456A (ja) 2021-05-20
JP7207440B2 true JP7207440B2 (ja) 2023-01-18

Family

ID=69525393

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020537396A Pending JPWO2020036047A1 (ja) 2018-08-17 2019-07-24 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法
JP2021007728A Active JP7207440B2 (ja) 2018-08-17 2021-01-21 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020537396A Pending JPWO2020036047A1 (ja) 2018-08-17 2019-07-24 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法

Country Status (7)

Country Link
US (1) US11987903B2 (ja)
EP (1) EP3839108A4 (ja)
JP (2) JPWO2020036047A1 (ja)
KR (1) KR20210041077A (ja)
CN (2) CN112567078B (ja)
TW (1) TW202020940A (ja)
WO (1) WO2020036047A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7497222B2 (ja) 2020-06-12 2024-06-10 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物基板、及びｉｉｉ族窒化物結晶の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009126722A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2009269816A (ja) 2006-03-13 2009-11-19 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2015214441A (ja) 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法および自立基板
WO2016125890A1 (ja) 2015-02-06 2016-08-11 三菱化学株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd ＧａＮ結晶の製造方法、ＧａＮ結晶基板および半導体デバイス
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
JP2009126723A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP5310604B2 (ja) * 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011256082A (ja) 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd ＧａＮ結晶自立基板およびその製造方法
JP5748033B1 (ja) 2013-08-08 2015-07-15 三菱化学株式会社 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009269816A (ja) 2006-03-13 2009-11-19 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2009126722A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2015214441A (ja) 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法および自立基板
WO2016125890A1 (ja) 2015-02-06 2016-08-11 三菱化学株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FREITAS Jr, J.A., et al，HVPE GaN wafers with improved crystalline and electrical properties，Journal of Crystal Growth，2016年，vol.456，p.113-120，DOI:10.1016/j.jcrysgro.2016.06.052
IWINSKA, M., et al.，Crystal growth of HVPE-GaN doped with germanium，Journal of Crystal Growth，2017年，Vol. 480，P. 102-107
IWINSKA,M., et al.，Homoepitaxial growth of HVPE-GaN doped with Si，Journal of Crystal Growth，2016年，vol.456，p.91-96，DOI：10.1016/j.jcrysgro.2016.08.043

Also Published As

Publication number Publication date
CN112567078B (zh) 2023-04-25
JPWO2020036047A1 (ja) 2021-08-10
CN112567078A (zh) 2021-03-26
WO2020036047A1 (ja) 2020-02-20
JP2021075456A (ja) 2021-05-20
CN116288724A (zh) 2023-06-23
US20210164127A1 (en) 2021-06-03
EP3839108A4 (en) 2021-10-20
US11987903B2 (en) 2024-05-21
KR20210041077A (ko) 2021-04-14
EP3839108A1 (en) 2021-06-23
TW202020940A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
JP6516036B2 (ja) 自立ＧａＮ基板、ＧａＮ単結晶の製造方法、半導体デバイスの製造方法、並びにＧａＮ層接合基板およびその製造方法
US11670687B2 (en) Gallium nitride substrate and manufacturing method of nitride semiconductor crystal
JP7347555B2 (ja) 導電性Ｃ面ＧａＮ基板
JP7207440B2 (ja) ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法
WO2023210696A1 (ja) ｎ型ＧａＮ基板及びｎ型ＧａＮ結晶
EP3978656A1 (en) Gan substrate wafer and method for manufacturing same
WO2024135744A1 (ja) ＧａＮ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R151 Written notification of patent or utility model registration

Ref document number: 7207440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151