JP7197645B1

JP7197645B1 - Light emitting diode package with multiple test terminals and parallel connection components

Info

Publication number: JP7197645B1
Application number: JP2021123144A
Authority: JP
Inventors: 復邦陳; 志強張; 長清黄; 俊銘 ▲らい▼; 文星黄; 増光蔡; 國欣黄
Original assignee: 聯嘉光電股▲ふん▼有限公司
Priority date: 2021-07-28
Filing date: 2021-07-28
Publication date: 2022-12-27
Anticipated expiration: 2041-07-28
Also published as: JP2023018836A

Abstract

【課題】発光ダイオードチップと並列接続副部品がダイボンディングされた後も、それぞれの電気的特性が個別に測定可能となる発光ダイオードパッケージ。【解決手段】本発明はパッケージングキャリア２０と、パッケージングキャリア上の電気的テスト第１、第２、第３位置接点（３１、３２、３３）とを含み、パッケージングキャリアは上方平面と、下底部平面とを有し、上方部品平面には主部品第１及び第２電極(４１、４２）と、副部品第１及び第２電極（４３、４４）が設けられ、電気的テスト第１位置接点３１は主部品第１電極４１及び副部品第１電極４３に接続され、電気的テスト第２位置接点３２は副部品第２電極４４に接続され、電気的テスト第３位置接点３３は主部品第２電極に接続される。これより電気的テスト第１、第２、第３位置接点にて主部品発光ダイオードチップ及び並列接続副部品のそれぞれの電気的特性を個別に測定することができる。【選択図】図６A light-emitting diode package in which the electrical characteristics of each light-emitting diode chip and parallel-connected sub-components can be individually measured even after they are die-bonded. The present invention includes a packaging carrier (20) and electrical test first, second and third position contacts (31, 32, 33) on the packaging carrier, the packaging carrier having an upper plane and a lower bottom plane, the upper component plane being provided with main component first and second electrodes (41, 42) and secondary component first and second electrodes (43, 44); A position contact 31 is connected to a main part first electrode 41 and a sub-part first electrode 43, an electrical test second position contact 32 is connected to a sub-part second electrode 44, and an electrical test third position contact 33 is connected to the main part. It is connected to the component second electrode. Thus, the electrical characteristics of each of the main component light emitting diode chip and parallel-connected subcomponents can be individually measured at the electrical test first, second and third position contacts. [Selection drawing] Fig. 6

Description

本発明は、発光ダイオードのパッケージ構造に関し、特に、複数のテスト端子及び並列接続部品を有する発光ダイオードパッケージに関する。 TECHNICAL FIELD The present invention relates to a light emitting diode package structure, and more particularly to a light emitting diode package with multiple test terminals and parallel connection components.

発光ダイオード（ＬＥＤ）は半導体の電子と正孔の結合で高輝度を得る光源である。関連の製品は高輝度殺菌（紫外線）、自動車のヘッドライト及びテールライト（青色光、黄色光、赤色光）、プロジェクター用光源（青色光、緑色光、赤色光）、赤外線による危険検知（赤外線）に用いることができる。性能に優れた高出力ＬＥＤ部品には高輝度と高照度だけでなく、高い信頼性も求められる。例えば、自動車のヘッドライトモジュールでは、ＬＥＤが不動作になる場合に、夜間の安全走行に影響がある。自動車用ＬＥＤの場合は、たとえ１ｐｐｍという微小な不動作でも、自動車業界の基準からすれば改善が必要である。 A light emitting diode (LED) is a light source that obtains high brightness by combining electrons and holes in a semiconductor. Related products include high-intensity sterilization (ultraviolet light), automobile headlights and taillights (blue light, yellow light, red light), light sources for projectors (blue light, green light, red light), danger detection by infrared light (infrared light). can be used for High-power LED components with excellent performance require not only high brightness and high illumination, but also high reliability. For example, in a car headlight module, safety driving at night is affected if the LEDs become inoperative. In the case of automotive LEDs, even as little as 1 ppm deactivation is in need of improvement by automotive industry standards.

ＬＥＤチップ構造によって、ＬＥＤは様々なタイプに分けられる。低コストの水平型チップの他に、高出力大サイズチップ分野ではプロセスが複雑なフリップチップ型及び垂直型の高出力ＬＥＤチップが開発されている。例えば、特許文献１には、フリップチップ（ＦＬＩＰ－ＣＨＩＰ）型ＬＥＤチップ構造が開示されている。特許文献２には、垂直型ＬＥＤチップ構造が開示されている。特許文献３には、垂直型ＬＥＤを用いた複数のコンタクトによる技術案が開示されており、Ｎ電極が下方電極として用いられ、側壁が絶縁の複数のコンタクトがＰ型半導体層、量子井戸層を垂直に通過してＮ型半導体層内に延伸することで、動作電流がＮ型半導体層内に均一分散され、パッケージング工程でワイヤーボンディングに用いるためにＰ電極に側縁が設けられる。 According to the LED chip structure, LEDs are divided into various types. In addition to low-cost horizontal chips, flip-chip and vertical high-power LED chips with complex processes have been developed in the field of high-power large-size chips. For example, Patent Document 1 discloses a flip-chip (FLIP-CHIP) type LED chip structure. Patent Document 2 discloses a vertical LED chip structure. Patent Document 3 discloses a technical proposal using a plurality of contacts using a vertical LED, in which an N electrode is used as a lower electrode, and a plurality of contacts with insulating sidewalls are composed of a P-type semiconductor layer and a quantum well layer. The perpendicular passage into the N-type semiconductor layer distributes the operating current evenly in the N-type semiconductor layer and provides a side edge to the P-electrode for use in wire bonding during the packaging process.

従来、ＬＥＤが不動作になるのはウェハーの欠陥で生成される漏れ電流（ｌｅａｋａｇｅｃｕｒｒｅｎｔ）が主な原因で、他にはパッケージング工程で、発光ダイオードの半導体部分でチップダイボンディング工程と電極導通工程における応力で半導体層が牽引されること、又は高温工程における熱応力もしくはパッケージング接着材に牽引されて微細な亀裂が形成されたりフィルムが剥離されたりしてより大きな漏れ電流が生成することで、パッケージが不動作になり又は信頼性が低下することが挙げられる。 In the past, the failure of LEDs was mainly caused by the leakage current generated by wafer defects. Process stresses pulling the semiconductor layers, or thermal stresses in high temperature processes or packaging adhesives pulling microcracks or film delamination to create higher leakage currents. , the package becomes inoperable or unreliable.

例えば、図１は従来のパッケージの回路模式図である。図２に示すように、従来の発光ダイオードパッケージ構造の断面模式図であり、ＬＥＤチップ１のＳＭＤパッケージングを行う時には、キャリアダイボンディング接着層４ＡによってＰ電極２をパッケージングキャリア３のダイボンディングベース４に接着させ、ワイヤーボンディングによりＮ電極５の金線６をワイヤーボンディング端子７に電気的に接続させ、ダイボンディングベース４は導電性金属８を介してパッケージングキャリア３の他側に位置するアノード９Ａ（Ａｎｏｄｅ）に、ワイヤーボンディング端子７は同カソード９Ｂ（Ｃａｔｈｏｄｅ）に電気的に接続される。強い静電気で部品が損傷することを防ぐために、ＬＥＤチップ１にツェナーダイオード１Ａ（Ｚｅｎｅｒｄｉｏｄｅ）が並列に接続されてもよい。 For example, FIG. 1 is a schematic circuit diagram of a conventional package. As shown in FIG. 2, which is a schematic cross-sectional view of a conventional light emitting diode package structure, when the LED chip 1 is SMD packaged, the P electrode 2 is attached to the die bonding base of the packaging carrier 3 by the carrier die bonding adhesive layer 4A. 4, the gold wire 6 of the N electrode 5 is electrically connected to the wire bonding terminal 7 by wire bonding, and the die bonding base 4 is an anode located on the other side of the packaging carrier 3 via the conductive metal 8. The wire bonding terminal 7 is electrically connected to the cathode 9B (Cathode) of the cathode 9A (Anode). A Zener diode 1A (Zener diode) may be connected in parallel to the LED chip 1 in order to prevent the components from being damaged by strong static electricity.

高い信頼性という要件を満たすためには、パッケージング後のＬＥＤチップ１に対して、アノード９Ａ及びカソード９Ｂをテスト接点としてテスト機器で検出することで、自動車用ＬＥＤの高い基準を満たすことができる。 In order to meet the requirements of high reliability, the anode 9A and cathode 9B of the LED chip 1 after packaging can be detected by test equipment as test contacts, which can meet the high standards of automotive LEDs. .

しかし、ＬＥＤチップ１を検出する時には、部品の不動作が深刻な場合は、順方向電圧Ｖｆと輝度から分かるものの、半導体に微細な亀裂が存在する場合は、これを知るには逆方向バイアス特性（例えば、Ｉｒ）に頼るしかない。ＬＥＤチップ１にツェナーダイオード１Ａが並列に接続された場合、逆方向バイアス電圧下における電気的特性（例えば、漏れ電流Ｉｒ）を測定することができず、順方向バイアス電圧動作下における光学的又は電気的特性（例えば、輝度、波長、Ｖｆ）を測定する必要があるため、ＬＥＤチップ１の信頼性と検出可能性が低下しかねない。 However, when detecting the LED chip 1, if the malfunction of the component is serious, it can be known from the forward voltage Vf and the luminance, but if there is a fine crack in the semiconductor, it is necessary to know the reverse bias characteristic. (eg, Ir). When the Zener diode 1A is connected in parallel to the LED chip 1, the electrical characteristics (for example, the leakage current Ir) under the reverse bias voltage cannot be measured, and the optical or electrical characteristics under the forward bias voltage operation cannot be measured. Reliability and detectability of the LED chip 1 may be compromised due to the need to measure physical properties (eg, brightness, wavelength, Vf).

並列に接続されたツェナーダイオード１Ａの他にも、回路に他の並列接続副部品が存在する場合に、ＬＥＤチップ１の電気的特性の測定に干渉を与えかねない。逆方向バイアス動作下におけるＬＥＤチップ１の漏れ電流を正確に測定できなければ、パッケージング工程後のＬＥＤチップ１の信頼性にも劣化テストによる評価にも大きな支障があると考えられる。 In addition to the parallel-connected Zener diode 1A, if there are other parallel-connected subcomponents in the circuit, they may interfere with the measurement of the electrical characteristics of the LED chip 1. FIG. If the leakage current of the LED chip 1 under reverse bias operation cannot be accurately measured, it is considered that the reliability of the LED chip 1 after the packaging process and the evaluation by the deterioration test are greatly hindered.

米国登録特許第ＵＳ８１８３５７９Ｂ２号US Registered Patent No. US8183579B2 米国登録特許第ＵＳ８５４６８３１号U.S. Registered Patent No. US8546831 米国登録特許第ＵＳ８３１９２５０号U.S. Registered Patent No. US8319250

本発明は上記の実情に鑑みてなされたもので、主たる目的は複数のテスト端子及び並列接続部品を有する発光ダイオードパッケージを開示することであり、主部品なる発光ダイオードチップと並列接続副部品がダイボンディングされた後も、主部品なる発光ダイオードチップと並列接続副部品のそれぞれの電気的特性を測定することができる。 SUMMARY OF THE INVENTION The main object of the present invention is to disclose a light emitting diode package having a plurality of test terminals and parallel-connected parts, wherein the light-emitting diode chip as the main part and the parallel-connected sub-parts are the die. After bonding, the electrical characteristics of each of the light emitting diode chip, which is the main component, and the parallel-connected subcomponents can be measured.

本発明は複数のテスト端子及び並列接続部品を有する発光ダイオードパッケージであり、主部品なる発光ダイオードチップと並列接続副部品とがダイボンディングされ、パッケージングキャリアと、電気的テスト第１位置接点と、電気的テスト第２位置接点と、電気的テスト第３位置接点とを含む。当該パッケージングキャリアは両側に位置する上方部品平面と、下底部ＳＭＤ電極平面とを有し、当該上方部品平面には主部品第１電極と、主部品第２電極と、副部品第１電極と、副部品第２電極とが設けられ、当該主部品第１電極及び当該主部品第２電極は当該主部品なる発光ダイオードチップに電気的に接続され、当該副部品第１電極及び当該副部品第２電極は当該並列接続副部品に電気的に接続され、実施形態によって、電気的に接続されることはダイボンディング、ワイヤーボンディングなどであってもよく、電気的に接続されたものでさえあれば問題はなく、且つ当該主部品第１電極と当該副部品第１電極は電気的に接続される。当該電気的テスト第１位置接点は当該パッケージングキャリアに設けられ且つ当該主部品第１電極及び当該副部品第１電極に電気的に接続され、当該電気的テスト第２位置接点は当該パッケージングキャリアに設けられ且つ当該副部品第２電極に電気的に接続され、当該電気的テスト第３位置接点は当該パッケージングキャリアに設けられ且つ当該主部品第２電極に電気的に接続される。 The present invention is a light-emitting diode package with a plurality of test terminals and parallel-connected parts, wherein the light-emitting diode chip as the main part and the parallel-connected sub-parts are die-bonded, the packaging carrier, the electrical test first position contact, An electrical test second position contact and an electrical test third position contact are included. The packaging carrier has an upper component plane and a lower SMD electrode plane located on both sides, and the upper component plane includes a main component first electrode, a main component second electrode and a subcomponent first electrode. , and a sub-component second electrode, the main component first electrode and the main component second electrode are electrically connected to the main component light emitting diode chip, and the sub-component first electrode and the sub-component second electrode are electrically connected to the main component light emitting diode chip. The two electrodes are electrically connected to the parallel-connected subcomponents, and depending on the embodiment, the electrically connected may be die bonding, wire bonding, etc., as long as they are electrically connected. There is no problem, and the main part first electrode and the sub-part first electrode are electrically connected. The electrical test first location contact is provided on the packaging carrier and electrically connected to the main component first electrode and the subcomponent first electrode, and the electrical test second location contact is provided on the packaging carrier. and electrically connected to the sub-component second electrode, and the electrical test third position contact is provided on the packaging carrier and electrically connected to the main component second electrode.

このようにして、主部品第１電極及び主部品第２電極により主部品なる発光ダイオードチップがダイボンディングされ、副部品第１電極及び副部品第２電極により並列接続副部品がダイボンディングされ、本発明では主部品なる発光ダイオードチップと並列接続副部品がダイボンディング工程により重要な構造に接続された後も、電気的テスト第１、第２、第３位置接点により主部品なる発光ダイオードチップ及び並列接続副部品のそれぞれの電気的特性を測定することができ、最後に電気的テスト第２、第３位置接点を接続させれば済み、接続工程が簡単かつ安全に行われるため、主部品なる発光ダイオードチップの信頼性が保持される。 In this manner, the light emitting diode chip as the main component is die-bonded by the main component first electrode and the main component second electrode, and the parallel connection sub-component is die-bonded by the sub-component first electrode and the sub-component second electrode. In the invention, after the light emitting diode chip as the main component and the sub-component are connected to the important structure by the die bonding process, the light emitting diode chip as the main component and the parallel connection can be electrically tested by the first, second and third position contacts. It is possible to measure the electrical characteristics of each of the connecting sub-parts, and finally connect the electrical test second and third position contacts, the connection process is simple and safe, so the main part is light emission. Diode chip reliability is preserved.

図１は従来のパッケージの回路模式図である。FIG. 1 is a schematic circuit diagram of a conventional package. 図２は従来の発光ダイオードパッケージ構造の断面模式図である。FIG. 2 is a schematic cross-sectional view of a conventional light emitting diode package structure. 図３は本発明に係るパッケージングキャリアの正面の構造模式図である。FIG. 3 is a front structural schematic view of the packaging carrier according to the present invention. 図４は本発明に係るパッケージングキャリアの背面の構造模式図である。FIG. 4 is a structural schematic view of the back side of the packaging carrier according to the present invention. 図５は本発明に係るパッケージ構造の回路模式図である。FIG. 5 is a schematic circuit diagram of a package structure according to the present invention. 図６は本発明の一実施例に係るパッケージングキャリアの正面の構造模式図である。FIG. 6 is a front structural schematic diagram of a packaging carrier according to an embodiment of the present invention. 図７は本発明の一実施例に係るパッケージ構造の断面模式図である。FIG. 7 is a schematic cross-sectional view of a package structure according to one embodiment of the present invention. 図８は本発明の一実施例に係る別のパッケージ構造の断面模式図である。FIG. 8 is a schematic cross-sectional view of another package structure according to one embodiment of the present invention. 図９は本発明の一実施例に係る回路接続の模式図その１である。FIG. 9 is a schematic diagram 1 of circuit connection according to an embodiment of the present invention. 図１０は本発明の一実施例に係る回路接続の模式図その２である。FIG. 10 is a second schematic diagram of circuit connection according to an embodiment of the present invention. 図１１は本発明の別の実施例に係るパッケージングキャリアの構造模式図である。FIG. 11 is a structural schematic diagram of a packaging carrier according to another embodiment of the present invention. 図１２は本発明の別の実施例に係るパッケージングキャリアの構造模式図である。FIG. 12 is a structural schematic diagram of a packaging carrier according to another embodiment of the present invention. 図１３は本発明の更なる実施例に係るパッケージ構造の回路模式図である。FIG. 13 is a circuit schematic diagram of a package structure according to a further embodiment of the present invention. 図１４は本発明の更なる実施例に係るパッケージングキャリアの構造模式図である。FIG. 14 is a structural schematic diagram of a packaging carrier according to another embodiment of the present invention.

本発明の特徴、目的及び利点の一層の理解のために、好ましい実施例を挙げ図面を参照して説明する。
図３、図４及び図５に示すように、本発明は複数のテスト端子及び並列接続部品を有する発光ダイオードパッケージであり、主部品なる発光ダイオードチップ１０と並列接続副部品１１とがダイボンディングされ、パッケージングキャリア２０と、電気的テスト第１位置接点３１と、電気的テスト第２位置接点３２と、電気的テスト第３位置接点３３とを含む。 For a better understanding of the features, objects and advantages of the present invention, preferred embodiments will be described with reference to the drawings.
As shown in FIGS. 3, 4 and 5, the present invention is a light-emitting diode package having a plurality of test terminals and parallel-connected parts, in which a light-emitting diode chip 10 as a main part and a parallel-connected sub-part 11 are die-bonded. , a packaging carrier 20 , an electrical test first position contact 31 , an electrical test second position contact 32 and an electrical test third position contact 33 .

図６及び図７に示すように、パッケージングキャリア２０は両側に位置する上方部品平面２１と、下底部ＳＭＤ電極平面２２とを有し、上方部品平面２１には主部品第１電極４１と、主部品第２電極４２と、副部品第１電極４３と、副部品第２電極４４とが設けられ、主部品第１電極４１及び主部品第２電極４２により主部品なる発光ダイオードチップ１０がダイボンディングされ、副部品第１電極４３及び副部品第２電極４４により並列接続副部品１１がダイボンディングされ、且つ主部品第１電極４１と副部品第１電極４３は電気的に接続される。 As shown in FIGS. 6 and 7, the packaging carrier 20 has an upper component plane 21 located on both sides and a lower bottom SMD electrode plane 22. On the upper component plane 21, a main component first electrode 41; A main component second electrode 42, a subcomponent first electrode 43, and a subcomponent second electrode 44 are provided. The sub-component first electrode 43 and the sub-component second electrode 44 are used to die-bond the parallel-connected sub-component 11, and the main component first electrode 41 and the sub-component first electrode 43 are electrically connected.

また、電気的テスト第１位置接点３１はパッケージングキャリア２０に設けられ且つ主部品第１電極４１及び副部品第１電極４３に電気的に接続される。電気的テスト第２位置接点３２はパッケージングキャリア２０に設けられ且つ副部品第２電極４４に電気的に接続される。電気的テスト第３位置接点３３はパッケージングキャリア２０に設けられ且つ主部品第２電極４２に電気的に接続される。 Also, an electrical test first position contact 31 is provided on the packaging carrier 20 and electrically connected to the main component first electrode 41 and the subcomponent first electrode 43 . An electrical test second position contact 32 is provided on the packaging carrier 20 and electrically connected to the subcomponent second electrode 44 . An electrical test third position contact 33 is provided on the packaging carrier 20 and electrically connected to the main part second electrode 42 .

実際の構造としては、パッケージングキャリア２０にはセラミック基板（窒化アルミニウム、酸化アルミニウム、炭化ケイ素）、銅基板、ＢＴ（ＢｉｓｍａｌｅｉｍｉｄｅＴｒｉａｚｉｎｅ）板などを選んでもよく、パッケージングキャリア２０は単層の板とされてもよいし又は複数層の板とされてもよい。電気的テスト第１位置接点３１、電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３は上方部品平面２１に設けられる。下底部ＳＭＤ電極平面２２にはキャリアの第１外部電極５１と、キャリアの第２外部電極５２と、キャリアの中継電極５３とが設けられる。且つキャリアの第１外部電極５１は第１電極導通穴６１を介して主部品第１電極４１、副部品第１電極４３及び電気的テスト第１位置接点３１に電気的に接続される。キャリアの第２外部電極５２は第２電極導通穴６２を介して主部品第２電極４２及び電気的テスト第３位置接点３３に電気的に接続される。キャリアの中継電極５３はキャリアの中継電極導通穴６３を介して副部品第２電極４４及び電気的テスト第２位置接点３２に電気的に接続される。また、下底部ＳＭＤ電極平面２２にはかさ上げ層５４が設けられてもよく（図４参照）、かさ上げ層５４の高さはキャリアの第１外部電極５１、キャリアの第２外部電極５２及びキャリアの中継電極５３の高さに等しく、これにより後続の工程の要件が満たされる。 In terms of actual structure, the packaging carrier 20 may be selected from a ceramic substrate (aluminum nitride, aluminum oxide, silicon carbide), a copper substrate, a BT (bismaleimide triazine) board, etc., and the packaging carrier 20 may be a single-layer board. or a multi-layer plate. An electrical test first position contact 31 , an electrical test second position contact 32 and an electrical test third position contact 33 are provided on the upper component plane 21 . A carrier first external electrode 51 , a carrier second external electrode 52 , and a carrier relay electrode 53 are provided on the lower bottom SMD electrode plane 22 . And the first external electrode 51 of the carrier is electrically connected to the main part first electrode 41 , the sub-part first electrode 43 and the electrical test first position contact 31 through the first electrode conduction hole 61 . The second external electrode 52 of the carrier is electrically connected to the main part second electrode 42 and the electrical test third position contact 33 through the second electrode conducting hole 62 . The relay electrode 53 of the carrier is electrically connected to the subcomponent second electrode 44 and the electrical test second position contact 32 through the relay electrode conduction hole 63 of the carrier. In addition, a raising layer 54 may be provided on the lower bottom SMD electrode plane 22 (see FIG. 4), and the height of the raising layer 54 is the first outer electrode 51 of the carrier, the second outer electrode 52 of the carrier, and the height of the second outer electrode 52 of the carrier. It is equal to the height of the carrier relay electrode 53, which satisfies the requirements of subsequent processes.

また、電気的テスト第１位置接点３１、主部品第１電極４１及び副部品第１電極４３はパッケージングキャリア２０に内蔵された金属導電層６４（図７参照）で電気的に接続されてもよい。電気的テスト第２位置接点３２及び副部品第２電極４４も、パッケージングキャリア２０に内蔵された金属導電層６４で電気的に接続されてもよい。電気的テスト第３位置接点３３が主部品第２電極４２に電気的に接続されることとしては、パッケージングキャリア２０に内蔵された金属導電層６４（図７参照）で電気的に接続されることであってもよい。且つ金属導電層６４はパッケージングキャリア２０の上方部品平面２１に形成されてもよい（図６参照）。 Also, the electrical test first position contact 31, the main part first electrode 41 and the sub-part first electrode 43 may be electrically connected by a metal conductive layer 64 (see FIG. 7) built in the packaging carrier 20. good. The electrical test second position contact 32 and the subcomponent second electrode 44 may also be electrically connected with a metal conductive layer 64 embedded in the packaging carrier 20 . The electrical test third position contact 33 is electrically connected to the main part second electrode 42 by means of the metal conductive layer 64 (see FIG. 7) embedded in the packaging carrier 20. It may be And the metal conductive layer 64 may be formed on the upper component plane 21 of the packaging carrier 20 (see FIG. 6).

本発明では主部品なる発光ダイオードチップ１０は水平型発光ダイオード、フリップチップ型発光ダイオード、垂直型発光ダイオード及び複数のコンタクトを備えた垂直型発光ダイオード（例えば、特許文献３）から選ばれるいずれか１種であってもよく、且つ主部品なる発光ダイオードチップ１０としては単一の発光ダイオードチップ又は直列に接続された複数の発光ダイオードチップを用いて発光輝度を増すことができる。本発明に係るパッケージ構造の断面は図７に示すとおりである。主部品なる発光ダイオードチップ１０は垂直型発光ダイオードであり、主部品なる発光ダイオードチップ１０は上部に位置するＮ型電極１０１と、底部に位置するＰ型電極１０２とを含み、Ｐ型電極１０２はキャリアダイボンディング接着層１０３により主部品第２電極４２にダイボンディングされ、Ｎ型電極１０１は金線６５を用いたワイヤーボンディングによって主部品第１電極４１に接続される。並列接続副部品１１はツェナーダイオード、コンデンサ及び発光ダイオードチップから選ばれるいずれか１種で、様々な機能を実現することができ、しかも並列接続副部品１１が発光ダイオードチップである場合には、並列接続副部品１１の順方向電圧（Ｖｆ）は主部品なる発光ダイオードチップ１０の順方向電圧（Ｖｆ）に近い必要がある。並列接続副部品１１がツェナーダイオードである場合には、双方向ツェナーダイオード（Ｂｉ－ｄｉｒｅｃｔｉｏｎａｌＺｅｎｅｒＤｉｏｄｅｓ）を選んでもよいし、又は単方向ツェナーダイオード（ＺｅｎｅｒＤｉｏｄｅ）を選んでもよく、単方向ツェナーダイオード（ＺｅｎｅｒＤｉｏｄｅ）である場合には、並列接続副部品１１は反対の極性で主部品なる発光ダイオードチップ１０に並列に接続される必要がある。 In the present invention, the light-emitting diode chip 10, which is the main component, is any one selected from horizontal light-emitting diodes, flip-chip light-emitting diodes, vertical light-emitting diodes, and vertical light-emitting diodes with multiple contacts (for example, Patent Document 3). A single LED chip or multiple LED chips connected in series can be used as the LED chip 10, which is the main component, to increase the brightness of the emitted light. A cross section of the package structure according to the present invention is shown in FIG. The main component light emitting diode chip 10 is a vertical light emitting diode, and the main component light emitting diode chip 10 includes an upper N-type electrode 101 and a lower P-type electrode 102. The P-type electrode 102 is The carrier die bonding adhesive layer 103 is die-bonded to the main component second electrode 42 , and the N-type electrode 101 is connected to the main component first electrode 41 by wire bonding using a gold wire 65 . The parallel-connected subcomponent 11 is one selected from a Zener diode, a capacitor, and a light-emitting diode chip, and can realize various functions. The forward voltage (Vf) of the connection subcomponent 11 should be close to the forward voltage (Vf) of the light emitting diode chip 10, which is the main component. If the parallel-connected sub-component 11 is a Zener diode, you may choose Bi-directional Zener Diodes, or you may choose Uni-directional Zener Diodes. Zener Diode), the parallel-connected sub-component 11 should be connected in parallel with the main component light-emitting diode chip 10 with the opposite polarity.

図５に示すように、発光ダイオードパッケージ構造の回路に３つのテスト接点があり、電気的テスト第１位置接点３１、電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３である。電気的テスト第１位置接点３１及び電気的テスト第２位置接点３２を選んでテストを行う場合には、並列接続副部品１１が正常な電気的特性で動作するかどうかをテストするために利用できる。電気的テスト第１位置接点３１及び電気的テスト第３位置接点３３を選んでテストを行う場合には、並列接続副部品１１が存在するときに、主部品なる発光ダイオードチップ１０の小電流下の順方向電圧Ｖｆ、及び主部品なる発光ダイオードチップ１０の逆方向バイアス電圧動作下における漏れ電流の正確な数値を測定することができ、逆方向バイアス漏れ電流の形成原因としては半導体における欠陥の拡大や、高温炉での劣化、ＥＳＤテストなどが挙げられる。 As shown in FIG. 5 , there are three test contacts in the circuit of the light emitting diode package structure, which are the electrical test first position contact 31 , the electrical test second position contact 32 and the electrical test third position contact 33 . When the electrical test first position contact 31 and the electrical test second position contact 32 are selected for testing, they can be used to test whether the parallel connection subcomponent 11 operates with normal electrical characteristics. . When the electrical test first position contact 31 and the electrical test third position contact 33 are selected for testing, when the parallel connection sub-component 11 exists, the light emitting diode chip 10 as the main component under a small current It is possible to measure the forward voltage Vf and the leakage current under the reverse bias voltage operation of the light emitting diode chip 10 which is the main component. , degradation in a high-temperature furnace, ESD testing, and the like.

テストが完了した後、電気的テスト第２位置接点３２と電気的テスト第３位置接点３３は導電性金属６６を介して電気的に接続される。導電性金属６６はワイヤーボンディング工程の金線を用いてもよいし、又は半導体フィルムとして形成されてもよい。 After the test is completed, electrical test second location contact 32 and electrical test third location contact 33 are electrically connected via conductive metal 66 . The conductive metal 66 may use gold wire in a wire bonding process, or may be formed as a semiconductor film.

パッケージングキャリア２０上の部品を保護するために、テストが完了した後、図７に示すように、本発明はパッケージングキャリア２０の上方部品平面２１を覆ってパッケージングするパッケージング材７０をさらに含んでもよく、これによりパッケージングキャリア２０上の部品、例えば、主部品なる発光ダイオードチップ１０、電気的テスト第１位置接点３１、電気的テスト第２位置接点３２、電気的テスト第３位置接点３３、主部品第１電極４１、主部品第２電極４２、副部品第１電極４３、副部品第２電極４４などを保護することができる。 In order to protect the components on the packaging carrier 20, the present invention further applies a packaging material 70 to cover and package the upper component plane 21 of the packaging carrier 20, as shown in FIG. may include components on the packaging carrier 20, such as the main component light emitting diode chip 10, the electrical test first position contact 31, the electrical test second position contact 32, the electrical test third position contact 33. , the main part first electrode 41, the main part second electrode 42, the sub-part first electrode 43, the sub-part second electrode 44, etc. can be protected.

図８に示すように、別の実施例では、本発明は第１パッケージング材７１及び第２パッケージング材７２をさらに含んでもよく、第１パッケージング材７１によって主部品なる発光ダイオードチップ１０、並列接続副部品１１、主部品第１電極４１、主部品第２電極４２、副部品第１電極４３及び副部品第２電極４４が覆われる。 As shown in FIG. 8, in another embodiment, the present invention may further include a first packaging material 71 and a second packaging material 72, the first packaging material 71 being the main part of the light emitting diode chip 10; The parallel connection subcomponent 11, the main component first electrode 41, the main component second electrode 42, the subcomponent first electrode 43 and the subcomponent second electrode 44 are covered.

また、パッケージングされていない電気的テスト第１位置接点３１、電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３を用いてテストを行えば、パッケージング工程の時に、金線６５がパッケージング材によって牽引されると主部品なる発光ダイオードチップ１０が間接的に牽引され破壊されて、主部品なる発光ダイオードチップ１０に微細な亀裂が形成され又はフィルムが剥離されると不動作又は不安定になるという従来の問題を解決することができる。 In addition, if a test is performed using the first electrical test position contact 31, the second electrical test position contact 32, and the third electrical test position contact 33, which are not packaged, the gold wire 65 is removed during the packaging process. When pulled by the packaging material, the light-emitting diode chip 10, which is the main component, is indirectly pulled and destroyed. It can solve the traditional problem of being unstable.

テストが完了した後、電気的テスト第２位置接点３２と電気的テスト第３位置接点３３は導電性金属６６を介して電気的に接続される。最後に第２パッケージング材７２で導電性金属６６、電気的テスト第１位置接点３１、電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３を覆えば、全体のパッケージング工程が完了する。また、主部品なる発光ダイオードチップ１０が不動作になる場合には、第２パッケージング材７２だけを取り外して、接続導線６６を除去し又は遮断させれば、主部品なる発光ダイオードチップ１０の損傷は避けられ、再び検出すれば、簡単にかつ効果的に部品の不動作の原因を判明することができる。 After the test is completed, electrical test second location contact 32 and electrical test third location contact 33 are electrically connected via conductive metal 66 . Finally, the second packaging material 72 covers the conductive metal 66, the first electrical test position contact 31, the second electrical test position contact 32 and the third electrical test position contact 33, and the whole packaging process is completed. complete. Also, if the main component, the light emitting diode chip 10, becomes inoperable, only the second packaging material 72 is removed and the connection lead 66 is removed or cut off. is avoided, and if detected again, the cause of the non-operation of the component can be easily and effectively determined.

図９に示すように、一実施例では、電気的テスト第１位置接点３１、電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３はパッケージングキャリア２０の下底部ＳＭＤ電極平面２２に設けられてもよい。実際の構造としては、キャリアの第１外部電極５１がそのまま電気的テスト第１位置接点３１とされ、キャリアの中継電極５３が電気的テスト第２位置接点３２とされ、キャリアの第２外部電極５２が電気的テスト第３位置接点３３とされてもよい。テストが完了した後、パッケージングキャリア２０の下底部ＳＭＤ電極平面２２は回路基板８０を覆い、且つキャリアの第２外部電極５２とキャリアの中継電極５３は下底部ＳＭＤ電極平面２２においてはんだペースト８１によって電気的に接続される。これにより、パッケージングキャリア２０は複数として並列されてもよく、しかも当該構造においては、回路基板８０は複数のパッケージングキャリア２０のキャリアの第１外部電極５１及びキャリアの第２外部電極５２にそれぞれ電気的に接続される複数の回路基板延伸電極８２を有し、後続の工程でこれを利用することができる。 In one embodiment, the electrical test first position contact 31, the electrical test second position contact 32 and the electrical test third position contact 33 are the lower bottom SMD electrode plane 22 of the packaging carrier 20, as shown in FIG. may be provided in As for the actual structure, the first external electrode 51 of the carrier is directly used as the first electrical test position contact 31, the relay electrode 53 of the carrier is used as the second electrical test position contact 32, and the second external electrode 52 of the carrier. may be the electrical test third position contact 33 . After the test is completed, the lower bottom SMD electrode plane 22 of the packaging carrier 20 covers the circuit board 80 , and the second external electrodes 52 of the carrier and the relay electrodes 53 of the carrier are soldered on the lower bottom SMD electrode plane 22 by solder paste 81 . electrically connected. Thus, a plurality of packaging carriers 20 may be arranged in parallel, and in this structure, the circuit board 80 is connected to the carrier first external electrodes 51 and the carrier second external electrodes 52 of the plurality of packaging carriers 20 respectively. It has a plurality of circuit board extension electrodes 82 that are electrically connected and can be used in subsequent processes.

図１０に示すように、一実施例では、キャリアの第１外部電極５１、キャリアの第２外部電極５２及びキャリアの中継電極５３は回路基板８０の回路基板上方平面８３に延伸してもよく、且つキャリアの第２外部電極５２とキャリアの中継電極５３は回路基板上方平面８３において導電性フィルム８１Ａを介して電気的に接続される。 As shown in FIG. 10, in one embodiment, the carrier first external electrode 51, the carrier second external electrode 52 and the carrier relay electrode 53 may extend to the circuit board upper plane 83 of the circuit board 80, Further, the second external electrode 52 of the carrier and the relay electrode 53 of the carrier are electrically connected via the conductive film 81A on the upper plane 83 of the circuit board.

前記実施例では、主部品なる発光ダイオードチップ１０として垂直型発光ダイオードが選ばれるが、本発明ではフリップチップ型発光ダイオード、複数のコンタクトを備えた垂直型発光ダイオードなどを使用することもでき、以下それぞれを説明する。 In the above embodiment, a vertical light emitting diode is selected as the light emitting diode chip 10, which is the main component. Explain each.

図１１に示すように、主部品なる発光ダイオードチップ１０Ａとしてフリップチップ型発光ダイオードが選ばれ、且つ並列接続副部品１１Ａとしてフリップチップ型発光ダイオードが選ばれる場合には、主部品なる発光ダイオードチップ１０Ａ、並列接続副部品１１Ａはそれぞれフリップチップ方式でパッケージングキャリア２０にダイボンディングされてもよい。 As shown in FIG. 11, when a flip-chip type light emitting diode is selected as the main component light emitting diode chip 10A and a flip chip type light emitting diode is selected as the parallel connection sub-component 11A, the main component light emitting diode chip 10A is selected. , the parallel-connected subcomponents 11A may be die-bonded to the packaging carrier 20 in a flip-chip manner, respectively.

図１２に示すように、主部品なる発光ダイオードチップ１０Ｂとして複数のコンタクトを備えた垂直型発光ダイオードが選ばれ、並列接続副部品１１Ｂとしてコンデンサが選ばれる場合には、主部品なる発光ダイオードチップ１０ＢのＮ型電極（底部に位置し、図示されていない）が主部品第１電極４１にダイボンディングされた上に、当該主部品なる発光ダイオードチップのＰ型電極１０２はワイヤーボンディング方式で金線６５によって主部品第２電極４２に電気的に接続されてもよい。且つ図１２に示すように、第１電極導通穴６１及び第２電極導通穴６２だけを有し、且つ電気的テスト第２位置接点３２及び電気的テスト第３位置接点３３はテストした後、導電性金属６６（ワイヤーボンディング又は金属フィルム）によって電気的に接続され、そのためにキャリアの中継電極導通穴６３がなくてもよい。 As shown in FIG. 12, when a vertical light emitting diode with a plurality of contacts is selected as the main component light emitting diode chip 10B and a capacitor is selected as the parallel connection subcomponent 11B, the main component light emitting diode chip 10B is die-bonded to the main component first electrode 41, and the P-type electrode 102 of the light-emitting diode chip, which is the main component, is connected to the gold wire 65 by wire bonding. may be electrically connected to the main part second electrode 42 by the . And as shown in FIG. 12, it only has a first electrode conduction hole 61 and a second electrode conduction hole 62, and the electrical test second position contact 32 and the electrical test third position contact 33 are conductive after testing. are electrically connected by a conductive metal 66 (wire bonding or metal film), so that the relay electrode conduction hole 63 of the carrier may be omitted.

図１３に示すように、本発明の更なる実施例に係るパッケージ構造の回路模式図である。本実施例では、主部品なる発光ダイオードチップ１０Ｃは複数の発光ダイオードチップ１０Ｃ１、１０Ｃ２、１０Ｃ３が直列に接続されたものであってもよい。別の実施例では、主部品なる発光ダイオードチップは複数の発光ダイオードチップが並列に接続されたものであってもよい。本実施例では、例えば、図１３で、直列に接続された３つの発光ダイオードチップ１０Ｃ１、１０Ｃ２及び１０Ｃ３が単一のＬＥＤチップと同じ順方向電流で動作する場合に、発光ダイオードチップ１０Ｃ１、１０Ｃ２及び１０Ｃ３（主部品なる発光ダイオードチップ１０Ｃ）の全体電圧（Ｖｆ）は単一のＬＥＤチップの場合の３倍で、その発光効率も単一のＬＥＤチップの場合の３倍である。そのために、従来の自動車ヘッドライトのパッケージとしては高い電圧でより多くの光出力を得るために、複数のＬＥＤチップが直列に接続されたものが一般的である。 As shown in FIG. 13, it is a circuit schematic diagram of a package structure according to a further embodiment of the present invention. In this embodiment, the light-emitting diode chip 10C, which is the main component, may be formed by connecting a plurality of light-emitting diode chips 10C1, 10C2, and 10C3 in series. In another embodiment, the main light emitting diode chip may be a plurality of light emitting diode chips connected in parallel. In this embodiment, for example, in FIG. 13, when the three light emitting diode chips 10C1, 10C2 and 10C3 connected in series operate at the same forward current as a single LED chip, the light emitting diode chips 10C1, 10C2 and The overall voltage (Vf) of 10C3 (the main light-emitting diode chip 10C) is three times that of a single LED chip, and its luminous efficiency is also three times that of a single LED chip. For this reason, a conventional automotive headlight package typically includes a plurality of LED chips connected in series in order to obtain more light output at a higher voltage.

発光ダイオードチップ１０Ｃ１、１０Ｃ２及び１０Ｃ３が直列に接続された回路においては、一部が損傷されて漏れ電流が生成した場合に、直列接続回路の中で発光ダイオードチップ１０Ｃ１、１０Ｃ２及び１０Ｃ３のいずれかが正常なチップであれば、損傷したチップの漏れ電流は検出できない。そのために、当該欠点を解消するためには、異なる発光ダイオードチップ１０Ｃ１と１０Ｃ２と１０Ｃ３との間には電気的テスト位置接点３３Ｂ、３３Ｃがそれぞれ追加されてもよく、図１３に示すとおりである。発光ダイオードチップ１０Ｃ１と１０Ｃ２との間には電気的テスト位置接点３３Ｂが追加され、発光ダイオードチップ１０Ｃ２と１０Ｃ３との間には電気的テスト位置接点３３Ｃが追加される。 In a circuit in which the light emitting diode chips 10C1, 10C2 and 10C3 are connected in series, if a part is damaged and a leakage current is generated, one of the light emitting diode chips 10C1, 10C2 and 10C3 in the series connection circuit A normal chip cannot detect the leakage current of a damaged chip. Therefore, electrical test position contacts 33B, 33C may be added between the different light emitting diode chips 10C1, 10C2 and 10C3, respectively, to overcome this drawback, as shown in FIG. An electrical test location contact 33B is added between light emitting diode chips 10C1 and 10C2, and an electrical test location contact 33C is added between light emitting diode chips 10C2 and 10C3.

図１３に示すように、電気的テスト第３位置接点３３及び電気的テスト位置接点３３Ｂを測定すれば発光ダイオードチップ１０Ｃ１の漏れ電流特性を測定することができる。同様に、電気的テスト位置接点３３Ｂ及び電気的テスト位置接点３３Ｃを測定すれば発光ダイオードチップ１０Ｃ２の漏れ電流特性を測定することができる。同様に、電気的テスト位置接点３３Ｃ及び電気的テスト第１位置接点３１を測定すれば発光ダイオードチップ１０Ｃ３の漏れ電流特性を測定することができる。より多くのＬＥＤチップが直列に接続された場合は、前記方法を準用することができる。 As shown in FIG. 13, the leakage current characteristic of the light emitting diode chip 10C1 can be measured by measuring the third electrical test position contact 33 and the electrical test position contact 33B. Similarly, by measuring electrical test position contact 33B and electrical test position contact 33C, the leakage current characteristics of light emitting diode chip 10C2 can be measured. Similarly, by measuring the electrical test position contact 33C and the electrical test first position contact 31, the leakage current characteristics of the light emitting diode chip 10C3 can be measured. If more LED chips are connected in series, the above method can be applied mutatis mutandis.

図１４に示すように、本発明の更なる実施例に係るパッケージングキャリアの構造模式図である。本実施例では、発光ダイオードチップ１０Ｃ１は主部品チップＡ第２電極４２Ａにダイボンディングされ、発光ダイオードチップ１０Ｃ１のＮ電極１２Ｃ１はワイヤーボンディング方式で主部品チップＢ第２電極４２ＢのダイボンディングベースのＰ電極端子４２Ｂ１に接続され、且つ電気的テスト位置接点３３Ｂに電気的に接続される。 As shown in FIG. 14, it is a structural schematic diagram of a packaging carrier according to a further embodiment of the present invention. In this embodiment, the light-emitting diode chip 10C1 is die-bonded to the main component chip A second electrode 42A, and the N-electrode 12C1 of the light-emitting diode chip 10C1 is wire-bonded to the die-bonding base P of the main component chip B second electrode 42B. It is connected to electrode terminal 42B1 and electrically connected to electrical test location contact 33B.

発光ダイオードチップ１０Ｃ２は主部品チップＢ第２電極４２Ｂにダイボンディングされ、発光ダイオードチップ１０Ｃ２のＮ電極１２Ｃ２はワイヤーボンディング方式で主部品チップＣ第２電極４２ＣのダイボンディングベースのＰ電極端子４２Ｃ１に接続され、且つ電気的テスト位置接点３３Ｃに電気的に接続される。 The light emitting diode chip 10C2 is die-bonded to the main component chip B second electrode 42B, and the N electrode 12C2 of the light emitting diode chip 10C2 is wire-bonded to the die bonding base P electrode terminal 42C1 of the main component chip C second electrode 42C. and electrically connected to the electrical test position contact 33C.

発光ダイオードチップ１０Ｃ３は主部品チップＣ第２電極４２Ｃにダイボンディングされ、発光ダイオードチップ１０Ｃ３のＮ電極１２Ｃ３はワイヤーボンディング方式で主部品第１電極４１に接続されて、副部品なるツェナーダイオード１１Ｃに並列に接続される。 The light-emitting diode chip 10C3 is die-bonded to the second electrode 42C of the main component chip C, and the N-electrode 12C3 of the light-emitting diode chip 10C3 is connected to the first electrode 41 of the main component by wire bonding, parallel to the Zener diode 11C, which is a sub-component. connected to

当該実施例でパッケージングキャリアの５つのテスト接点は、電気的テスト第１位置接点３１、電気的テスト第２位置接点３２、電気的テスト第３位置接点３３、電気的テスト位置接点３３Ｂ及び電気的テスト位置接点３３Ｃを含み、５つの複列プローブを用いて、プログラム化した測定を行うことができる。 In this embodiment, the five test contacts of the packaging carrier are an electrical test first position contact 31, an electrical test second position contact 32, an electrical test third position contact 33, an electrical test position contact 33B and an electrical test position contact 33B. Five double row probes can be used to make programmed measurements, including test location contacts 33C.

上述した内容から分かるように、本発明は少なくとも以下の利点を有する。
１．本発明では主部品なる発光ダイオードチップは水平型発光ダイオード、フリップチップ型発光ダイオード、垂直型発光ダイオード又は複数のコンタクトを備えた垂直型発光ダイオードであってもよく、単一のＬＥＤチップとして動作してもよいし直列に接続された複数のＬＥＤチップとして動作してもよく、適用範囲が広く、パッケージング及びテストの両方の使用要件が満たされる。 As can be seen from the above content, the present invention has at least the following advantages.
1. In the present invention, the light-emitting diode chip, which is the main component, can be a horizontal light-emitting diode, a flip-chip light-emitting diode, a vertical light-emitting diode, or a vertical light-emitting diode with multiple contacts, and operates as a single LED chip. It can operate as multiple LED chips connected in series, which has a wide application range and meets both packaging and test usage requirements.

２．電気的テスト第１、第２、第３位置接点を利用して主部品なる発光ダイオードチップ及び並列接続副部品のそれぞれの電気的特性を測定することで、並列接続副部品が存在する回路では主部品なる発光ダイオードチップの逆方向バイアス電気的特性（例えば、漏れ電流Ｉｒ）をテストして、チップ原料の欠陥、パッケージングプロセスにおける機械的応力、熱応力、静電力により損傷した部品を特定できないという従来の問題を解決することができ、主部品なる発光ダイオードチップの信頼性が保持される。 2. Electrical test Using the first, second, and third position contacts to measure the electrical characteristics of each of the main light-emitting diode chip and the parallel-connected sub-component, Test the reverse bias electrical characteristics (e.g., leakage current Ir) of light-emitting diode chips as components to identify components damaged by defects in chip raw materials, mechanical stress in the packaging process, thermal stress, and electrostatic forces. Conventional problems can be solved, and the reliability of the main component, the light-emitting diode chip, is maintained.

３．電気的テスト第１、第２、第３位置接点をパッケージングキャリアの上方部品平面又は下底部ＳＭＤ電極平面に設けることで、テスト接点の様々な接続形態を実現できる。 3. By providing the electrical test first, second and third position contacts in the upper component plane or the lower bottom SMD electrode plane of the packaging carrier, various connection configurations of the test contacts can be realized.

４．第１パッケージング材と第２パッケージング材で段階的にパッケージングするという二次パッケージングの設計により、パッケージング工程の時に、ワイヤーボンディングを受ける金属がパッケージング材によって牽引されると主部品なる発光ダイオードチップが間接的に牽引され破壊されて、微細な亀裂が形成され又はフィルムが剥離されることで部品の性能が低下するにも関わらず、これを検出できないという従来の問題を解決することができる。 4. Due to the design of the secondary packaging, which is packaged step by step with the first packaging material and the second packaging material, during the packaging process, the metal undergoing wire bonding becomes the main part when pulled by the packaging material. To solve the conventional problem that a light-emitting diode chip is indirectly pulled and destroyed to form a fine crack or a film is peeled off, which degrades the performance of a component but cannot be detected. can be done.

５．二次パッケージングという設計を用いると、部品が不動作になる場合には、第２パッケージング材だけを取り外して接続導線を除去し又は遮断させれば、主部品なる発光ダイオードチップの損傷は避けられ、再び検出すれば、簡単にかつ効果的に部品の不動作の原因を判明することができる。 5. With the design of secondary packaging, when the component becomes inoperable, only the secondary packaging material can be removed to remove or cut off the connection lead, thus avoiding damage to the main component, the light-emitting diode chip. If it is detected again, the cause of non-operation of the component can be easily and effectively determined.

１半導体デバイス
１Ａツェナーダイオード
２Ｐ電極
３パッケージングキャリア
４ダイボンディングベース
５Ｎ電極
６金線
７ワイヤーボンディング端子
８導電性金属
９Ａアノード
９Ｂカソード
１０、１０Ａ、１０Ｂ、１０Ｃ発光ダイオードチップ
１０Ｃ１、１０Ｃ２、１０Ｃ３発光ダイオードチップ
１０１Ｎ型電極
１０２Ｐ型電極
１１、１１Ａ、１１Ｂ並列接続副部品
１２Ｃ１、１２Ｃ２、１２Ｃ３Ｎ電極
２０パッケージングキャリア
２１上方部品平面
２２下底部ＳＭＤ電極平面
３１電気的テスト第１位置接点
３２電気的テスト第２位置接点
３３電気的テスト第３位置接点
３３Ｂ、３３Ｃ電気的テスト位置接点
４１主部品第１電極
４２主部品第２電極
４２Ａ主部品チップＡ第２電極
４２Ｂ主部品チップＢ第２電極
４２Ｂ１ダイボンディングベースのＰ電極端子
４２Ｃ主部品チップＣ第２電極
４２Ｃ１ダイボンディングベースのＰ電極端子
１０３ダイボンディング接着層
４３副部品第１電極
４４副部品第２電極
５１キャリアの第１外部電極
５２キャリアの第２外部電極
５３キャリアの中継電極
５４かさ上げ層
６１第１電極導通穴
６２第２電極導通穴
６３キャリアの中継電極導通穴
６４金属導電層
６５金線
６６導電性金属
７０パッケージング材
７１第１パッケージング材
７２第２パッケージング材
８０回路基板
８１はんだペースト
８１Ａ導電性フィルム
８２回路基板延伸電極
８３回路基板上方平面 1 Semiconductor Device 1A Zener Diode 2 P Electrode 3 Packaging Carrier 4 Die Bonding Base 5 N Electrode 6 Gold Wire 7 Wire Bonding Terminal 8 Conductive Metal 9A Anode 9B Cathode 10, 10A, 10B, 10C Light Emitting Diode Chip 10C1, 10C2, 10C3 Light emitting diode chip 101 N-type electrode 102 P-type electrode 11, 11A, 11B Parallel connected subcomponents 12C1, 12C2, 12C3 N electrode 20 Packaging carrier 21 Upper component plane 22 Lower bottom SMD electrode plane 31 Electrical test first position contact 32 electrical test second position contact 33 electrical test third position contact 33B, 33C electrical test position contact 41 main component first electrode 42 main component second electrode 42A main component chip A second electrode 42B main component chip B second electrode Electrode 42B1 P-electrode terminal of die-bonding base 42C Second electrode of main component chip C 42C1 P-electrode terminal of die-bonding base 103 Die-bonding adhesive layer 43 Sub-component first electrode 44 Sub-component second electrode 51 First external electrode of carrier 52 Second external electrode of carrier 53 Relay electrode of carrier 54 Raising layer 61 First electrode conduction hole 62 Second electrode conduction hole 63 Relay electrode conduction hole of carrier 64 Metal conductive layer 65 Gold wire 66 Conductive metal 70 Packaging material 71 First packaging material 72 Second packaging material 80 Circuit board 81 Solder paste 81A Conductive film 82 Circuit board extension electrode 83 Circuit board upper plane

Claims

主部品なる発光ダイオードチップと並列接続副部品とがダイボンディングされる、複数のテスト端子及び並列接続部品を有する発光ダイオードパッケージであって、
両側に位置する上方部品平面と、下底部ＳＭＤ電極平面とを有し、前記上方部品平面には主部品第１電極と、主部品第２電極と、副部品第１電極と、副部品第２電極とが設けられ、前記主部品第１電極及び前記主部品第２電極により前記主部品なる発光ダイオードチップがダイボンディングされ、前記副部品第１電極及び前記副部品第２電極により前記並列接続副部品がダイボンディングされ、前記主部品第１電極と前記副部品第１電極は電気的に接続されるパッケージングキャリアと、
前記下底部ＳＭＤ電極平面に設けられ且つ前記主部品第１電極及び前記副部品第１電極に電気的に接続される電気的テスト第１位置接点と、
前記下底部ＳＭＤ電極平面に設けられ且つ前記副部品第２電極に電気的に接続される電気的テスト第２位置接点と、
前記下底部ＳＭＤ電極平面に設けられ且つ前記主部品第２電極に電気的に接続される電気的テスト第３位置接点とを含むことを特徴とする前記発光ダイオードパッケージ。 A light-emitting diode package having a plurality of test terminals and parallel-connected components, in which a light-emitting diode chip as a main component and parallel-connected sub-components are die-bonded,
It has an upper part plane and a lower SMD electrode plane located on both sides, and the upper part plane has a main part first electrode, a main part second electrode, a sub-part first electrode and a sub-part second electrode. The light emitting diode chip as the main component is die-bonded by the main component first electrode and the main component second electrode, and the parallel connection sub-component is formed by the sub-component first electrode and the sub-component second electrode. a packaging carrier on which a component is die-bonded and the main component first electrode and the subcomponent first electrode are electrically connected;
an electrical test first position contact provided on the bottom SMD electrode plane and electrically connected to the main part first electrode and the sub-part first electrode;
an electrical test second position contact provided on the lower bottom SMD electrode plane and electrically connected to the sub-component second electrode;
and an electrical test third position contact provided on the lower bottom SMD electrode plane and electrically connected to the main component second electrode.

前記下底部ＳＭＤ電極平面にはキャリアの第１外部電極と、キャリアの第２外部電極と、キャリアの中継電極とがさらに設けられ、且つ前記キャリアの第１外部電極は第１電極導通穴を介して前記主部品第１電極及び前記副部品第１電極に電気的に接続され、前記キャリアの第２外部電極は第２電極導通穴を介して前記主部品第２電極に電気的に接続され、前記キャリアの中継電極はキャリアの中継電極導通穴を介して前記副部品第２電極に電気的に接続されることを特徴とする請求項１に記載の発光ダイオードパッケージ。 A first external electrode of a carrier, a second external electrode of a carrier, and a relay electrode of a carrier are further provided on the bottom SMD electrode plane, and the first external electrode of the carrier is connected through a first electrode conduction hole. the second external electrode of the carrier is electrically connected to the main part second electrode through a second electrode conduction hole, 2. The light emitting diode package of claim 1 , wherein the relay electrode of the carrier is electrically connected to the second electrode of the sub-part through a relay electrode conduction hole of the carrier.

前記パッケージングキャリアの前記下底部ＳＭＤ電極平面は回路基板を覆い、且つ前記キャリアの第２外部電極と前記キャリアの中継電極は前記下底部ＳＭＤ電極平面においてはんだペーストによって電気的に接続されることを特徴とする請求項２に記載の発光ダイオードパッケージ。 wherein the lower bottom SMD electrode plane of the packaging carrier covers a circuit board, and the second external electrodes of the carrier and the relay electrodes of the carrier are electrically connected by solder paste on the lower bottom SMD electrode plane. 3. The light emitting diode package of claim 2 .

前記パッケージングキャリアの前記下底部ＳＭＤ電極平面は回路基板に設けられ、且つ前記キャリアの第１外部電極、前記キャリアの第２外部電極及び前記キャリアの中継電極は前記回路基板の回路基板上方平面に延伸し、且つ前記キャリアの第２外部電極と前記キャリアの中継電極は前記回路基板上方平面において導電性フィルムを介して電気的に接続されることを特徴とする請求項２に記載の発光ダイオードパッケージ。 The bottom SMD electrode plane of the packaging carrier is provided on a circuit board, and the first external electrode of the carrier, the second external electrode of the carrier and the relay electrode of the carrier are on the circuit board upper plane of the circuit board. 3. The light emitting diode package of claim 2 , wherein the second external electrode of the carrier and the relay electrode of the carrier are electrically connected through a conductive film on the upper plane of the circuit board. .

前記主部品なる発光ダイオードチップは水平型発光ダイオード、フリップチップ型発光ダイオード、垂直型発光ダイオード及び複数のコンタクトを備えた垂直型発光ダイオードから選ばれるいずれか１種であることを特徴とする請求項１に記載の発光ダイオードパッケージ。 3. The light emitting diode chip as the main component is one selected from a horizontal light emitting diode, a flip chip light emitting diode, a vertical light emitting diode and a vertical light emitting diode with a plurality of contacts. 2. The light emitting diode package according to 1.

前記パッケージングキャリアの材質はセラミック基板、ＢＴ板、銅基板及び炭化ケイ素基板から選ばれるいずれか１種であることを特徴とする請求項１に記載の発光ダイオードパッケージ。 The light emitting diode package of claim 1, wherein the material of the packaging carrier is one selected from a ceramic substrate, a BT plate, a copper substrate and a silicon carbide substrate.

前記主部品なる発光ダイオードチップは複数の発光ダイオードチップが直列に接続されたものであることを特徴とする請求項１に記載の発光ダイオードパッケージ。 2. The light emitting diode package as claimed in claim 1, wherein said light emitting diode chip as said main component comprises a plurality of light emitting diode chips connected in series.

異なる前記発光ダイオードチップの間には電気的テスト位置接点がそれぞれ追加されることを特徴とする請求項７に記載の発光ダイオードパッケージ。 8. The light emitting diode package of claim 7 , wherein an electrical test position contact is added between the different light emitting diode chips respectively.

前記主部品なる発光ダイオードチップは複数の発光ダイオードチップが並列に接続されたものであることを特徴とする請求項１に記載の発光ダイオードパッケージ。 2. The light-emitting diode package as claimed in claim 1, wherein said light-emitting diode chip as said main component comprises a plurality of light-emitting diode chips connected in parallel.

前記並列接続副部品はツェナーダイオード、コンデンサ及び発光ダイオードチップから選ばれるいずれか１種であり、且つ前記並列接続副部品が発光ダイオードチップである場合には、前記並列接続副部品の順方向電圧は前記主部品なる発光ダイオードチップの順方向電圧に近いことを特徴とする請求項１に記載の発光ダイオードパッケージ。 When the parallel-connected subcomponent is one selected from Zener diodes, capacitors, and light-emitting diode chips, and when the parallel-connected subcomponent is a light-emitting diode chip, the forward voltage of the parallel-connected subcomponent is 2. The light emitting diode package as claimed in claim 1, wherein the forward voltage is close to the forward voltage of the main light emitting diode chip.

前記並列接続副部品がツェナーダイオードで且つ単方向である場合には、前記並列接続副部品は反対の極性で前記主部品なる発光ダイオードチップに並列に接続されることを特徴とする請求項１０に記載の発光ダイオードパッケージ。 11. The method according to claim 10 , wherein when said parallel-connected sub-component is a Zener diode and is unidirectional, said parallel-connected sub-component is connected in parallel with said main component light-emitting diode chip with opposite polarity. A light emitting diode package as described.